JP2009065741A - Dc-dc converter - Google Patents
Dc-dc converter Download PDFInfo
- Publication number
- JP2009065741A JP2009065741A JP2007229323A JP2007229323A JP2009065741A JP 2009065741 A JP2009065741 A JP 2009065741A JP 2007229323 A JP2007229323 A JP 2007229323A JP 2007229323 A JP2007229323 A JP 2007229323A JP 2009065741 A JP2009065741 A JP 2009065741A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- transformer
- capacitor
- winding
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、例えば商用電源をDC(直流)化させて低電圧に変換させる降圧比の大きいDC−DCコンバータとそのスイッチ制御方法に関する。 The present invention relates to a DC-DC converter having a large step-down ratio for converting a commercial power source into DC (direct current) and converting it to a low voltage, and a switch control method thereof.
入力電圧をVin、出力電圧をVout、時比率をDとしたとき、Vout=D×(1−D)×Vinとなる基本式が成立するDC−DCコンバータにおいて、トランスの2次側に流れるターンオフ時の電流の傾きは、漏れインダクタンス成分により比較的緩やかな電流波形が得られる。このため、ターンオフ時のスイッチ素子のリカバリ電流は通常の方式のコンバータに比べて小さく、リカバリ損失も小さい(例えば特許文献1参照)。 When the input voltage is Vin, the output voltage is Vout, and the duty ratio is D, in the DC-DC converter in which the basic expression Vout = D × (1−D) × Vin is established, the turn-off flowing to the secondary side of the transformer As for the slope of the current, a relatively gentle current waveform is obtained due to the leakage inductance component. For this reason, the recovery current of the switch element at the time of turn-off is smaller than that of a normal converter, and the recovery loss is also small (see, for example, Patent Document 1).
しかし、導通損失を低減する目的でFET(電界効果トランジスタ)等のスイッチ素子を使用する場合に、FETのボディダイオードのリカバリ時間が長いため、リカバリ損失の増大、サージ電圧増大等の問題が生じる。特に、インダクタンスの機能を有するトランスの2次側に接続されたスイッチ素子に印加される電圧は、通常の方式のコンバータ方式に比べて高くなるため、その問題が深刻である。サージ電圧を抑えるための手段として、CRスナバ回路、CRDスナバ回路等があるが、リカバリ損失として発生しまい、効率が悪化する。また、コンバータに使用するスイッチ素子のサージ電圧を抑えたとしても、ダイオードのリカバリ損失が発生するため、効率の低下が避けられない。
以上述べたように、従来のDC−DCコンバータでは、スイッチ素子のリカバリ損失、サージ電圧が効率面に大きな影響を及ぼしている。 As described above, in the conventional DC-DC converter, the recovery loss of the switch element and the surge voltage have a great influence on the efficiency.
本発明は上記の課題を解決すべく、スイッチ素子のサージ電圧を抑制しつつゼロ電圧スイッチング(ZVS)を実現し、リカバリ損失をほぼゼロにすることが可能なDC−DCコンバータとそのスイッチ制御方法を提供することを目的とする。 In order to solve the above-described problems, the present invention realizes zero voltage switching (ZVS) while suppressing a surge voltage of a switch element, and a DC-DC converter capable of almost zero recovery loss and a switch control method thereof The purpose is to provide.
上記問題を解決するために、本発明に係るDC−DCコンバータは、入力直流電源の正極端及び負極端間にシリアル接続される第1及び第2のスイッチ素子と、前記第1及び第2のスイッチ素子の中点に接続される第1のコンデンサと、前記第1のコンデンサに1次側巻線の一方端が接続され、インダクタンスの機能を有する第1のトランスと、前記第1のトランスの1次側巻線の他方端に1次側巻線の一方端が接続され、当該1次側巻線の他方端が前記入力直流電源の負極端に接続され、2次側巻線が前記第1のトランスの2次側巻線とシリアル接続される第2のトランスと、前記第1及び第2のトランスそれぞれのシリアル接続された2次側巻線の両端間にシリアル接続され、前記第1のトランスの2次側巻線に接続される第3のスイッチ素子及び前記第2のトランスの2次側巻線に接続される第4のスイッチ素子と、前記第1及び第2のトランスそれぞれのシリアル接続された2次側巻線の中点と前記第3及び第4のスイッチ素子の中点との間に接続され、その両端が出力端となる第2のコンデンサと、前記第3のスイッチ素子の両端間に第3のコンデンサ及び第5のスイッチ素子をシリアル接続してなるアクティブクランプ回路とを具備することを特徴とする。 In order to solve the above-described problem, a DC-DC converter according to the present invention includes first and second switch elements that are serially connected between a positive electrode end and a negative electrode end of an input DC power supply, and the first and second switch elements. A first capacitor connected to a midpoint of a switch element; a first transformer having one end of a primary winding connected to the first capacitor and having an inductance function; and One end of the primary side winding is connected to the other end of the primary side winding, the other end of the primary side winding is connected to the negative end of the input DC power source, and the secondary side winding is the first side winding. A second transformer that is serially connected to the secondary winding of the first transformer, and serially connected between both ends of the serially connected secondary windings of the first and second transformers; The third switch connected to the secondary winding of the transformer A fourth switch element connected to the secondary winding of the element and the second transformer, a midpoint of the serially connected secondary winding of each of the first and second transformers, and the third switching element. And a second capacitor that is connected between the middle point of the fourth switch element and whose both ends serve as output terminals, and a third capacitor and a fifth switch element between both ends of the third switch element. And an active clamp circuit connected in serial.
また、そのスイッチ制御方法は、前記第1及び第2のスイッチ素子については、それぞれ導通の防止、およびゼロ電圧スイッチングを実現するためのデッドタイム期間以外はどちらかのスイッチが必ずオンさせて動作させ、前記第3及び第4のスイッチ素子については、導通期間にオンさせて動作させ、前記アクティブクランプ回路の第5のスイッチ素子については、前記第1のトランスの2次側巻線に接続された第4のスイッチ素子がターンオフし、かつ、リカバリ電流が終了している期間にオンさせて動作させること特徴とする。 In addition, the switch control method is to operate the first and second switch elements by always turning on one of the switches except for the dead time period for preventing conduction and realizing zero voltage switching. The third and fourth switch elements are turned on during the conduction period to operate, and the fifth switch element of the active clamp circuit is connected to the secondary winding of the first transformer. The fourth switch element is turned on and operated during a period when the recovery current is finished.
すなわち、上記構成によるDC−DCコンバータでは、入力電圧をVin、出力電圧をVout、時比率をDとしたとき、Vout=D×(1−D)×Vinとなる基本式が成立するDC−DCコンバータにおいて、第1及び第2のトランスのシリアル接続された2次側巻線の両端に整流素子としての第3及び第4のスイッチ素子とし、第1のトランス側の第4のスイッチ素子に並列にコンデンサと第5のスイッチ素子からなるアクティブクランプ回路を接続することにより、スイッチ素子のサージ電圧を抑制しつつゼロ電圧スイッチング(ZVS)を実現し、これによってリカバリ損失をほぼゼロにする。 That is, in the DC-DC converter having the above configuration, when the input voltage is Vin, the output voltage is Vout, and the time ratio is D, a DC-DC that satisfies the basic equation Vout = D × (1−D) × Vin holds. In the converter, third and fourth switch elements as rectifier elements are provided at both ends of the serially connected secondary windings of the first and second transformers, and in parallel with the fourth switch element on the first transformer side. By connecting an active clamp circuit composed of a capacitor and a fifth switch element to the capacitor, zero voltage switching (ZVS) is realized while suppressing the surge voltage of the switch element, thereby making the recovery loss almost zero.
本発明によれば、サージ電圧を抑制しつつゼロ電圧スイッチング(ZVS)を実現し、リカバリ損失をほぼゼロにすることが可能なDC−DCコンバータとそのスイッチ制御方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, zero voltage switching (ZVS) is implement | achieved, suppressing a surge voltage, The DC-DC converter which can make recovery loss substantially zero, and its switch control method can be provided.
以下、図面を参照して本発明の実施の形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は本発明に係るDC−DCコンバータの一実施形態を示す回路図である。図1に示すDC−DCコンバータ100は、入力電圧源(Vin)10より直流電圧が供給される。入力電圧源10の正極側は、第1のスイッチ素子(例えばFET)11の一方端に接続され、この第1のスイッチ素子11の他方端は、第2のスイッチ素子(例えばFET)12の一方端に接続され、第2のスイッチ素子12の他方端は、入力電圧源10の負極側に接続される。
FIG. 1 is a circuit diagram showing an embodiment of a DC-DC converter according to the present invention. The DC-
上記のようにシリアル接続された第1のスイッチ素子11と第2のスイッチ素子12との接続中点は、第1のコンデンサ13、インダクタ(コイル)14、第1のトランス15の1次側巻線151、第2のトランス16の1次側巻線161を介して第2のスイッチ素子12の他方端に接続される。尚、インダクタ14は、第1のトランス15の一次側巻線による機能に含まれるものとする。
The midpoint of connection between the
第1のトランス15の1次側巻線151に対向する2次側巻線152は、第2のトランス16の2次側巻線162とシリアル接続される。第1及び第2のトランス15,16それぞれのシリアル接続された2次側巻線152,162の両端間には、第1のトランス15の2次側巻線152に接続される第4のスイッチ素子(例えばFET)18及び第2のトランス16の2次側巻線162に接続される第3のスイッチ素子(例えばFET)17がシリアル接続される。
The
上記2次側巻線152,162の接続中点と第3及び第4のスイッチ素子17,18の接続中点との間には第2のコンデンサ19が接続され、その両端が出力端(直流出力電圧Vout)に接続される。上記第4のスイッチ素子18の両端間には、第3のコンデンサ201及び第5のスイッチ素子(例えばFET)202をシリアル接続してなるアクティブクランプ回路20が接続される。また、このアクティブクランプ回路20と共に第4のスイッチ素子18の両端間には共振用の第4のコンデンサ21が接続される。
A
ここで、上記第1乃至第5のスイッチ素子11,12,17,18,202の制御入力端は制御回路22に接続され、この制御回路22により、出力電圧Voutの変化に応じて、それぞれ所定のタイミングでオン・オフ制御される。第1のスイッチ素子11のオン/オフはドライブ信号DrvAにより制御し、第2のスイッチ素子12のオン/オフはドライブ信号DrvBにより制御し、第3のスイッチ素子17のオン/オフはドライブ信号DrvCにより制御し、第4のスイッチ素子18のオン/オフはドライブ信号DrvDにより制御し、第5のスイッチ素子202のオン/オフはドライブ信号DrvEにより制御するものとする。
Here, the control input terminals of the first to
上記構成において、以下、図2を参照してその動作を説明する。なお、説明のため、スイッチ素子、トランス、インダクタの電圧降下、スイッチ素子(202)以外のリカバリ電流は無視する。 The operation of the above configuration will be described below with reference to FIG. For the sake of explanation, the voltage drop of the switch element, transformer, inductor, and recovery current other than the switch element (202) are ignored.
ドライブ信号DrvA,DrvBは、第1及び第2のスイッチ素子11,12の同時導通の防止、およびゼロ電圧スイッチングを実現するために、図2(a),(b)に示すように、オフの期間(デッドタイム期間)以外はどちらかのスイッチ素子11,12が必ずオンするように制御させる。ドライブ信号DrvC、ドライブ信号DrvDは、図2(c),(d)に示すように、それぞれ第3のスイッチ素子17、第4のスイッチ素子18に順方向電流が流れている期間にオンするように制御させる。ドライブ信号DrvEは、図2(e)に示すように、第5のスイッチ素子202にリカバリ電流が流れている期間を除いたドライブ信号DrvDがオフの期間にオンするよう制御させる。
The drive signals DrvA and DrvB are turned off as shown in FIGS. 2A and 2B in order to prevent simultaneous conduction of the first and
上記ドライブ信号によるスイッチ制御下において、コンデンサ13、インダクタ14、一次側巻線151,161を流れる電流Ipを図2(f)に示し、第3のスイッチ素子17に流れる電流Irec1を図2(g)に示し、第4のスイッチ素子18に流れる電流Irec2を図2(h)に示し、コンデンサ21に流れる電流Is1を図2(i)に示し、アクティブクランプ回路20に流れる電流Is2を図2(j)に示し、第4のスイッチ素子18に係る電圧Vrec2を図2(k)に示す。
Under the switch control by the drive signal, the current Ip flowing through the
このとき、時比率Dは(1)式で定義される。
D=Ton/Ts …(1)
ただし、Tonはドライブ信号DrvAのオン時間、Tsはスイッチング周期である。
At this time, the duty ratio D is defined by equation (1).
D = Ton / Ts (1)
However, Ton is the ON time of the drive signal DrvA, and Ts is a switching period.
また、第1のトランス15の1次側巻線151の巻数をNl1、第2のトランス16の2次側巻線152の巻数をNl2としたとき、巻数比nl1を(2)式のように定義し、
nl1=Nl1/Nl2 …(3)
第2のトランス16の1次側巻線161の巻数をNt1、と2次側巻線162の巻数をNt2としたとき、巻数比nt1を(4)式のように定義する。
nt1=Nt1/Nt2 …(4)
出力リップル電圧を最小にするには、第1、第2のトランス15,16それぞれの巻数比nl1,nt1を等しくすればよく、(5)式のように新たにnと定義する。
Further, when the number of turns of the primary side winding 151 of the
nl1 = Nl1 / Nl2 (3)
When the number of turns of the primary side winding 161 of the
nt1 = Nt1 / Nt2 (4)
In order to minimize the output ripple voltage, the turn ratios nl1 and nt1 of the first and
n=nl1=nt1 …(5)
このとき、出力電圧は(6)式で表される。
Vout=D×(1−D)×Vin/n …(6)
よって、任意の出力電圧に設定する場合は、時比率、すなわちドライブ信号DrvAのオン時間を変更することで可能となる。ドライブ信号DrvBはドライブ信号DrvAがオンの期間および、1次側スイッチ素子11,12のゼロ電圧スイッチングのためのデッドタイム以外にオンとなる信号である。ドライブ信号DrvCは第3のスイッチ素子17が順方向に電流が流れる期間、すなわち、ドライブ信号DrvAのオン時間に第4のスイッチ素子18との両導通期間を加えた期間にオンとなる信号である。ドライブ信号DrvDは第4のスイッチ素子18が順方向に電流が流れる期間、すなわち、ドライブ信号DrvBのオン時間に第3のスイッチ素子17との両導通期間を加えた期間にオンとなる信号である。ドライブ信号DrvEは第4のスイッチ素子18がターンオフし、そのリカバリ時間により電流が負側に流れ込む期間以降にオンし、ドライブ信号DrvAがオフするまでの期間オンとなる信号である。
n = nl1 = nt1 (5)
At this time, the output voltage is expressed by equation (6).
Vout = D × (1-D) × Vin / n (6)
Therefore, when setting to an arbitrary output voltage, it becomes possible by changing the duty ratio, that is, the ON time of the drive signal DrvA. The drive signal DrvB is a signal that is turned on other than the period when the drive signal DrvA is on and the dead time for zero voltage switching of the primary
上記信号で動作させると、アクティブクランプ回路20のコンデンサ201には、入力電圧Vinとコンデンサ13に印加される電圧Vin×Dの差分に巻数nを除した電圧
(Vin−Vin×D)/n=Vin(1−D)/n …(7)
が印加される。この電圧は、コンデンサ容量が第4のスイッチ素子18のリカバリ電流×リカバリ時間に比べて十分大きい場合にクランプされる。
When operated by the above signal, the
(Vin−Vin × D) / n = Vin (1−D) / n (7)
Is applied. This voltage is clamped when the capacitor capacity is sufficiently larger than the recovery current of the
ドライブ信号DrvBがオフになると、第4のスイッチ素子18に流れる電流Irec2(図2(h))は徐々に減少し始め、スイッチ素子18がオフになっても、スイッチ素子18の整流作用により徐々に0に近づき、さらにリカバリ電流によりマイナス方向に流れ始め、スイッチ素子18固有のリカバリ時間と電流の傾きに依存するピーク点に達すると、マイナス方向の電流Is1(図2(i))が共振用コンデンサ21から流れ始める。インダクタ14と共振用コンデンサ21の共振ピーク電流に達すると、アクティブクランプ回路20から電流Is2(図2(j))が流れ始める。この期間に第4のスイッチ素子18に印加される電圧Vrec2はゼロから緩やかに(7)式の電圧値に達する(いわゆるゼロ電圧スイッチング(ZVS))ため、リカバリ電流とスイッチ素子18に印加される電圧Vrec2により発生するリカバリ損失は殆ど発生させずにスイッチング可能となる。スイッチ素子18のオフからオンのスイッチング期間も同様の現象となるため、スイッチング損失は殆ど発生しない。
When the drive signal DrvB is turned off, the current Irec2 (FIG. 2 (h)) flowing through the
以上に述べたように、上記実施形態の構成によれば、入力電圧をVin、出力電圧をVout、時比率をDとしたとき、Vout=D×(1−D)×Vinとなる基本式が成立するDC−DCコンバータ100において、トランス15の2次側の整流素子をスイッチ素子17,18とし、インダクタの機能を有するトランス15の二次側のスイッチ素子18に並列にコンデンサ201とスイッチ素子202からなるアクティブクランプ回路20と共振用コンデンサ21を接続することにより、スイッチ素子のサージ電圧を抑制しつつゼロ電圧スイッチング(ZVS)を実現し、これによってリカバリ損失をほぼゼロにすることができ、サージ電圧の抑制、効率を向上させることができる。
As described above, according to the configuration of the above embodiment, when the input voltage is Vin, the output voltage is Vout, and the time ratio is D, the basic equation Vout = D × (1−D) × Vin is obtained. In the formed DC-
尚、図1の実施形態において、第5のスイッチ素子202は出力端の負電圧(−V0)側に接続されているが、出力端の正電圧(+V0)側に接続されていても同様の効果が得られる。また、この第5のスイッチ素子202は、PチャンネルFETでも同様の効果が得られる。また、アクティブクランプ回路20において、コンデンサ201とスイッチ素子202を入れ替えても同様の効果が得られる。DrvC、DrvD、DrvEの制御は、効率が特に問題なければ、固定の値としてもかまわない。また、共振用に用いる第4のコンデンサ21は効率等で特に問題なければなくてもかまわない。
In the embodiment of FIG. 1, the
その他、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。 In addition, the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.
100…DC−DCコンバータ、11…第1のスイッチ素子、12…第2のスイッチ素子、13…第1のコンデンサ、14…インダクタ、15…第1のトランス、151…1次側巻線、152…2次側巻線、16…第2のトランス、161…1次側巻線、162…2次側巻線、17…第3のスイッチ素子、18…第4のスイッチ素子、19…第2のコンデンサ、20…アクティブクランプ回路、201…第3のコンデンサ、202…第5のスイッチ素子、21…第4のコンデンサ、22…制御回路、DrvA,DrvB,DrvC,DrvD,DrvE。
DESCRIPTION OF
Claims (5)
前記第1及び第2のスイッチ素子の中点に接続される第1のコンデンサと、
前記第1のコンデンサに1次側巻線の一方端が接続され、インダクタンスの機能を有する第1のトランスと、
前記第1のトランスの1次側巻線の他方端に1次側巻線の一方端が接続され、当該1次側巻線の他方端が前記入力直流電源の負極端に接続され、2次側巻線が前記第1のトランスの2次側巻線とシリアル接続される第2のトランスと、
前記第1及び第2のトランスそれぞれのシリアル接続された2次側巻線の両端間にシリアル接続され、前記第2のトランスの2次側巻線に接続される第3のスイッチ素子及び前記第1のトランスの2次側巻線に接続される第4のスイッチ素子と、
前記第1及び第2のトランスそれぞれのシリアル接続された2次側巻線の中点と前記第3及び第4のスイッチ素子の中点との間に接続され、その両端が出力端となる第2のコンデンサと、
前記第4のスイッチ素子の両端間に第3のコンデンサ及び第5のスイッチ素子をシリアル接続してなるアクティブクランプ回路と、
を具備することを特徴とするDC−DCコンバータ。 First and second switch elements serially connected between a positive terminal and a negative terminal of an input DC power supply;
A first capacitor connected to a midpoint of the first and second switch elements;
A first transformer having one end of a primary winding connected to the first capacitor and having an inductance function;
One end of the primary side winding is connected to the other end of the primary side winding of the first transformer, and the other end of the primary side winding is connected to the negative end of the input DC power source. A second transformer whose side winding is serially connected to the secondary side winding of the first transformer;
A third switch element serially connected between both ends of a serially connected secondary winding of each of the first and second transformers, and connected to a secondary winding of the second transformer; A fourth switch element connected to the secondary winding of one transformer;
Each of the first and second transformers is connected between the midpoint of the serially connected secondary windings and the midpoint of the third and fourth switch elements, and both ends thereof are output ends. Two capacitors,
An active clamp circuit formed by serially connecting a third capacitor and a fifth switch element between both ends of the fourth switch element;
The DC-DC converter characterized by comprising.
前記第1及び第2のスイッチ素子の中点に接続される第1のコンデンサと、
前記第1のコンデンサに1次側巻線の一方端が接続され、インダクタンスの機能を有する第1のトランスと、
前記第1のトランスの1次側巻線の他方端に1次側巻線の一方端が接続され、当該1次側巻線の他方端が前記入力直流電源の負極端に接続され、2次側巻線が前記第1のトランスの2次側巻線とシリアル接続される第2のトランスと、
前記第1及び第2のトランスそれぞれのシリアル接続された2次側巻線の両端間にシリアル接続され、前記第2のトランスの2次側巻線に接続される第3のスイッチ素子及び前記第1のトランスの2次側巻線に接続される第4のスイッチ素子と、
前記第1及び第2のトランスそれぞれのシリアル接続された2次側巻線の中点と前記第3及び第4のスイッチ素子の中点との間に接続され、その両端が出力端となる第2のコンデンサと、
前記第4のスイッチ素子の両端間に第3のコンデンサ及び第5のスイッチ素子をシリアル接続してなるアクティブクランプ回路と、
を具備することを特徴とするDC−DCコンバータに用いられ、
前記第1及び第2のスイッチ素子については、それぞれ導通の防止、およびゼロ電圧スイッチングを実現するためのデッドタイム期間以外はどちらかのスイッチが必ずオンさせて動作させ、
前記第3及び第4のスイッチ素子については、導通期間にオンさせて動作させ、
前記アクティブクランプ回路の第5のスイッチ素子については、前記第1のトランスの2次側巻線に接続された第4のスイッチ素子がターンオフし、かつ、リカバリ電流が終了している期間にオンさせて動作させることを特徴とするDC−DCコンバータのスイッチ制御方法。 First and second switch elements serially connected between a positive terminal and a negative terminal of an input DC power supply;
A first capacitor connected to a midpoint of the first and second switch elements;
A first transformer having one end of a primary winding connected to the first capacitor and having an inductance function;
One end of the primary side winding is connected to the other end of the primary side winding of the first transformer, and the other end of the primary side winding is connected to the negative end of the input DC power source. A second transformer whose side winding is serially connected to the secondary side winding of the first transformer;
A third switch element serially connected between both ends of a serially connected secondary winding of each of the first and second transformers, and connected to a secondary winding of the second transformer; A fourth switch element connected to the secondary winding of one transformer;
Each of the first and second transformers is connected between the midpoint of the serially connected secondary windings and the midpoint of the third and fourth switch elements, and both ends thereof are output ends. Two capacitors,
An active clamp circuit formed by serially connecting a third capacitor and a fifth switch element between both ends of the fourth switch element;
Is used for a DC-DC converter characterized by comprising:
For the first and second switch elements, one of the switches must be turned on and operated except for a dead time period for preventing conduction and realizing zero voltage switching,
The third and fourth switch elements are turned on during the conduction period to operate.
The fifth switch element of the active clamp circuit is turned on while the fourth switch element connected to the secondary winding of the first transformer is turned off and the recovery current is finished. A switch control method for a DC-DC converter, characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007229323A JP2009065741A (en) | 2007-09-04 | 2007-09-04 | Dc-dc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007229323A JP2009065741A (en) | 2007-09-04 | 2007-09-04 | Dc-dc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009065741A true JP2009065741A (en) | 2009-03-26 |
Family
ID=40559818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007229323A Pending JP2009065741A (en) | 2007-09-04 | 2007-09-04 | Dc-dc converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009065741A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011004469A (en) * | 2009-06-16 | 2011-01-06 | Nissin Electric Co Ltd | Bidirectional dc-dc converter |
CN102739101A (en) * | 2012-06-20 | 2012-10-17 | 东南大学 | Forward-flyback inverter |
CN105467367A (en) * | 2016-01-12 | 2016-04-06 | 四川九洲空管科技有限责任公司 | Blocking and crosslinking device based on T3CAS |
-
2007
- 2007-09-04 JP JP2007229323A patent/JP2009065741A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011004469A (en) * | 2009-06-16 | 2011-01-06 | Nissin Electric Co Ltd | Bidirectional dc-dc converter |
CN102739101A (en) * | 2012-06-20 | 2012-10-17 | 东南大学 | Forward-flyback inverter |
CN105467367A (en) * | 2016-01-12 | 2016-04-06 | 四川九洲空管科技有限责任公司 | Blocking and crosslinking device based on T3CAS |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6198260B1 (en) | Zero voltage switching active reset power converters | |
US7385833B2 (en) | Snubber circuit for a power converter | |
US11469674B2 (en) | Resonant DC-DC converter | |
JP4553881B2 (en) | Control method of DC / DC converter | |
US20100328971A1 (en) | Boundary mode coupled inductor boost power converter | |
US11095227B2 (en) | Interleaved LLC resonant converter | |
US9787201B2 (en) | Bidirectional isolated multi-level DC-DC converter and method thereof | |
US11527959B2 (en) | Control method of power conversion device | |
US8111053B2 (en) | DC-DC converter | |
JP7329971B2 (en) | converter | |
US11664728B2 (en) | Power conversion device | |
US10742130B2 (en) | Phase shift bridge converter using clamp circuit connected to the center-tap of the transformer on the secondary side | |
TWI580166B (en) | Interleaved boost converter | |
JP2009065741A (en) | Dc-dc converter | |
JP4438885B2 (en) | Isolated switching power supply | |
JP7329972B2 (en) | Converter and converter control method | |
JP2006191706A (en) | Dc converter | |
JP5517361B2 (en) | DC-DC converter | |
JP3069565B1 (en) | Switching power supply | |
KR102413600B1 (en) | Non-Isolation, high??voltage-output DC-DC converter using self-driven synchronous switch | |
JP2010068701A (en) | Dc-dc converter | |
TW201916554A (en) | High step-down converter which comprises two input capacitors connected in series and having an input voltage sharing effect for high input voltage applications | |
JP2010246314A (en) | Half-bridge dc/dc converter | |
JP2005020948A (en) | Dc-dc converter | |
JP2005210773A (en) | Dc-dc converter |