JP2009065088A - Manufacturing method of ferroelectric memory device - Google Patents
Manufacturing method of ferroelectric memory device Download PDFInfo
- Publication number
- JP2009065088A JP2009065088A JP2007233876A JP2007233876A JP2009065088A JP 2009065088 A JP2009065088 A JP 2009065088A JP 2007233876 A JP2007233876 A JP 2007233876A JP 2007233876 A JP2007233876 A JP 2007233876A JP 2009065088 A JP2009065088 A JP 2009065088A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- gas
- forming
- flow rate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、強誘電体キャパシタを有する強誘電体メモリ装置の製造方法に関する。 The present invention relates to a method of manufacturing a ferroelectric memory device having a ferroelectric capacitor.
強誘電体メモリ装置(FeRAM)は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できる。そのため、DRAM並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
ここで、強誘電体材料としては、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O3:PZT)などのペロブスカイト型酸化物やタンタル酸ビスマスストロンチウム(SrBi2TaO9:SBT)などのビスマス層状化合物などが挙げられる。
A ferroelectric memory device (FeRAM) is a nonvolatile memory capable of low voltage and high speed operation utilizing spontaneous polarization of a ferroelectric material, and a memory cell can be composed of one transistor / one capacitor (1T / 1C). . Therefore, since it can be integrated in the same manner as a DRAM, it is expected as a large-capacity nonvolatile memory.
Here, as the ferroelectric material, a perovskite oxide such as lead zirconate titanate (Pb (Zr, Ti) O 3 : PZT) or a bismuth layer such as bismuth strontium tantalate (SrBi 2 TaO 9 : SBT) is used. Compound etc. are mentioned.
強誘電体メモリ装置を構成する強誘電体キャパシタの周辺には、外界から侵入する水素などの還元種を阻止する水素バリア膜が設けられている。これにより、強誘電体材料において酸素欠損が生じ、強誘電体キャパシタの電気特性が劣化することを防止している。
また、強誘電体キャパシタは、水素バリア膜を被覆する層間絶縁膜上に形成された配線と、水素バリア膜及び層間絶縁膜を貫通するコンタクトホールに形成されたプラグを介して導通している(例えば、特許文献1参照)。
コンタクトホールは、ドライエッチング法を用いて形成されている。ここでは、層間絶縁膜にコンタクトホールを形成する工程と水素バリア膜にコンタクトホールを形成する工程とで、エッチング時に用いるガスを変更している。
In addition, the ferroelectric capacitor is electrically connected to the wiring formed on the interlayer insulating film covering the hydrogen barrier film and the plug formed in the contact hole penetrating the hydrogen barrier film and the interlayer insulating film ( For example, see Patent Document 1).
The contact hole is formed using a dry etching method. Here, the gas used during etching is changed between the step of forming contact holes in the interlayer insulating film and the step of forming contact holes in the hydrogen barrier film.
しかしながら、上記従来の強誘電体メモリ装置の製造方法においても、以下の課題が残されている。すなわち、層間絶縁膜と水素バリア膜とでエッチング時に用いるガスを変更しているため、製造工程が複雑化するという問題がある。 However, the following problems remain in the conventional method for manufacturing a ferroelectric memory device. That is, since the gas used at the time of etching is changed between the interlayer insulating film and the hydrogen barrier film, there is a problem that the manufacturing process becomes complicated.
本発明は、上記従来の問題に鑑みてなされたもので、コンタクトホールの形成工程を簡略化した強誘電体メモリ装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a method for manufacturing a ferroelectric memory device in which a contact hole forming process is simplified.
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる強誘電体メモリ装置の製造方法は、基板上に強誘電体キャパシタを形成する工程と、該強誘電体キャパシタを被覆する水素バリア膜を形成する工程と、該水素バリア膜を被覆する絶縁膜を形成する工程と、フルオロカーボンガス及び酸素ガスを含む混合ガスを用いたエッチングにより前記絶縁膜を貫通する第1貫通孔を形成する工程と、前記混合ガスを用いたエッチングにより前記水素バリア膜を貫通する第2貫通孔を前記第1貫通孔と連続して形成する工程とを備え、前記第1貫通孔の形成工程における前記フルオロカーボンガスの流量及び前記酸素ガスの流量の和に対する前記フルオロカーボンガスの流量の割合が、前記第2貫通孔の形成工程における前記フルオロカーボンガスの流量の割合よりも小さいことを特徴とする。 The present invention employs the following configuration in order to solve the above problems. That is, a method of manufacturing a ferroelectric memory device according to the present invention includes a step of forming a ferroelectric capacitor on a substrate, a step of forming a hydrogen barrier film covering the ferroelectric capacitor, and the hydrogen barrier film. Forming a first through hole penetrating the insulating film by etching using a mixed gas containing a fluorocarbon gas and an oxygen gas, and etching using the mixed gas Forming a second through-hole penetrating the hydrogen barrier film continuously with the first through-hole, and with respect to the sum of the flow rate of the fluorocarbon gas and the flow rate of the oxygen gas in the formation step of the first through-hole The ratio of the flow rate of the fluorocarbon gas is smaller than the ratio of the flow rate of the fluorocarbon gas in the step of forming the second through hole. And features.
この発明では、ガスの流量を変更するだけで絶縁膜と水素バリア膜とを選択的にエッチングできるため、製造工程の簡略化が図れる。
すなわち、エッチング時において酸素ガスに対するフルオロカーボンガスの流量の割合を小さくすると、絶縁膜のエッチングレートに対する水素バリア膜のエッチングレートが低くなる。このため、第1貫通孔の形成時に酸素ガスに対するフルオロカーボンガスの流量の割合を小さくすることで、第1貫通孔を形成するときに絶縁膜を貫通して水素バリア膜がエッチングされることを抑制できる。また、第2貫通孔の形成時に酸素ガスに対するフルオロカーボンガスの流量の割合を大きくすることで、水素バリア膜のエッチングレートが高くなって第2貫通孔の形成時間を短縮できる。このように、混合ガス中のフルオロカーボンガス及び酸素ガスそれぞれの流量を変更するだけで選択的なエッチングを行うことができるため、第1及び第2貫通孔それぞれの形成工程が簡略化する。
また、絶縁膜と水素バリア膜とを選択的にエッチングできるため、絶縁膜の膜厚にバラツキが生じていても、第1貫通孔の形成時に水素バリア膜がエッチングされることを防止できる。これにより、第2貫通孔の形成時に強誘電体キャパシタがエッチングされることを抑制し、強誘電体キャパシタの電気特性が劣化することを防止する。
In the present invention, since the insulating film and the hydrogen barrier film can be selectively etched only by changing the gas flow rate, the manufacturing process can be simplified.
That is, when the ratio of the flow rate of the fluorocarbon gas to the oxygen gas is reduced during etching, the etching rate of the hydrogen barrier film with respect to the etching rate of the insulating film is lowered. Therefore, by reducing the ratio of the flow rate of the fluorocarbon gas to the oxygen gas when forming the first through hole, it is possible to prevent the hydrogen barrier film from being etched through the insulating film when forming the first through hole. it can. Further, by increasing the ratio of the flow rate of the fluorocarbon gas to the oxygen gas when forming the second through hole, the etching rate of the hydrogen barrier film is increased and the time for forming the second through hole can be shortened. As described above, selective etching can be performed only by changing the flow rates of the fluorocarbon gas and the oxygen gas in the mixed gas, thereby simplifying the process of forming the first and second through holes.
In addition, since the insulating film and the hydrogen barrier film can be selectively etched, even when the film thickness of the insulating film varies, the hydrogen barrier film can be prevented from being etched when the first through hole is formed. Accordingly, the ferroelectric capacitor is prevented from being etched when the second through hole is formed, and the electrical characteristics of the ferroelectric capacitor are prevented from being deteriorated.
また、本発明における強誘電体メモリ装置の製造方法は、前記第1貫通孔の形成工程における前記フルオロカーボンガスの流量と前記酸素ガスとの流量との和が、前記第2貫通孔の形成工程における前記フルオロカーボンガスの流量と前記酸素ガスとの流量との和よりも多いことが好ましい。
この発明では、第1貫通孔の形成時におけるフルオロカーボンガスの流量と酸素ガスの流量との和を第2貫通孔の形成時よりも多くすることで、第1貫通孔の形成工程において絶縁膜を貫通して水素バリア膜がエッチングされることをより確実に抑制できる。
In the method for manufacturing a ferroelectric memory device according to the present invention, the sum of the flow rate of the fluorocarbon gas and the flow rate of the oxygen gas in the step of forming the first through hole is the same as in the step of forming the second through hole. The flow rate is preferably larger than the sum of the flow rate of the fluorocarbon gas and the flow rate of the oxygen gas.
In this invention, the sum of the flow rate of the fluorocarbon gas and the flow rate of the oxygen gas at the time of forming the first through hole is made larger than that at the time of forming the second through hole, so that the insulating film is formed in the first through hole forming step. It can suppress more reliably that the hydrogen barrier film penetrates and is etched.
また、本発明における強誘電体メモリ装置の製造方法は、前記第1貫通孔の形成工程における高周波バイアスパワーが、前記第2貫通孔の形成工程における高周波バイアスパワーよりも大きいことが好ましい。
この発明では、第1貫通孔の形成時における高周波バイアスパワーを第2貫通孔の形成時よりも大きくすることで、第1貫通孔の形成工程において水素バリア膜がさらにエッチングされにくくなる。
In the method of manufacturing a ferroelectric memory device according to the present invention, it is preferable that the high frequency bias power in the first through hole forming step is larger than the high frequency bias power in the second through hole forming step.
According to the present invention, the high frequency bias power at the time of forming the first through-hole is made larger than that at the time of forming the second through-hole, so that the hydrogen barrier film is further hardly etched in the first through-hole forming step.
また、本発明における強誘電体メモリ装置の製造方法は、前記フルオロカーボンガスが、パーフルオロカーボンガスであることが好ましい。
この発明では、強誘電体材料に対する還元種となる水素を構成元素として含まないパーフルオロカーボンガスを用いることで、強誘電体材料において酸素欠損が発生することを防止できる。
In the method for manufacturing a ferroelectric memory device according to the present invention, the fluorocarbon gas is preferably a perfluorocarbon gas.
In the present invention, by using a perfluorocarbon gas that does not contain hydrogen as a constituent element for the ferroelectric material as a constituent element, oxygen deficiency can be prevented from occurring in the ferroelectric material.
また、本発明における強誘電体メモリ装置の製造方法は、前記第1貫通孔の形成工程と前記第2貫通孔の形成工程とを、同一チャンバ内で連続して行うことが好ましい。
この発明では、流量比の異なる混合ガスを用いるため、同一チャンバ内で連続して第1及び第2貫通孔を形成できる。これにより、強誘電体メモリ装置の製造工程の短縮化が図れる。
In the method for manufacturing a ferroelectric memory device according to the present invention, it is preferable that the first through hole forming step and the second through hole forming step are continuously performed in the same chamber.
In the present invention, since mixed gases having different flow ratios are used, the first and second through holes can be formed continuously in the same chamber. Thereby, the manufacturing process of the ferroelectric memory device can be shortened.
また、本発明における強誘電体メモリ装置の製造方法は、前記混合ガスが、一酸化炭素ガスを含むことが好ましい。
この発明では、第1及び第2貫通孔それぞれの形成時に、マスクとして用いるレジスト層がエッチングされにくくなる。これにより、第1及び第2貫通孔の加工精度が維持できる。
In the method for manufacturing a ferroelectric memory device according to the present invention, the mixed gas preferably contains carbon monoxide gas.
In the present invention, the resist layer used as a mask is less likely to be etched when the first and second through holes are formed. Thereby, the processing accuracy of the first and second through holes can be maintained.
以下、本発明における強誘電体メモリ装置の製造方法の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。ここで、図1は強誘電体メモリ装置の製造方法により製造される強誘電体メモリ装置を模式的に示す拡大断面図、図2は強誘電体メモリ装置の製造方法を示す工程図である。 Hereinafter, an embodiment of a method for manufacturing a ferroelectric memory device according to the present invention will be described with reference to the drawings. In each drawing used in the following description, the scale is appropriately changed to make each member a recognizable size. Here, FIG. 1 is an enlarged cross-sectional view schematically showing a ferroelectric memory device manufactured by the method for manufacturing a ferroelectric memory device, and FIG. 2 is a process diagram showing the method for manufacturing the ferroelectric memory device.
〔強誘電体メモリ装置〕
まず、本実施形態における強誘電体メモリ装置の製造方法により製造される強誘電体メモリ装置を、図1を参照しながら説明する。
強誘電体メモリ装置1は、1トランジスタ/1キャパシタ(1T/1C)型のメモリセル構造を有するスタック型であって、図1に示すように、半導体基板(基板)2と、半導体基板2上に形成された強誘電体キャパシタ3及びトランジスタ4とを備えている。
[Ferroelectric memory device]
First, a ferroelectric memory device manufactured by the method for manufacturing a ferroelectric memory device in this embodiment will be described with reference to FIG.
The ferroelectric memory device 1 is a stack type having a 1-transistor / 1-capacitor (1T / 1C) type memory cell structure. As shown in FIG. 1, a semiconductor substrate (substrate) 2 and a
半導体基板2は、例えばSi(シリコン)によって構成されており、上面に順に第1層間絶縁膜11、水素バリア膜12及び第2層間絶縁膜(絶縁膜)13が積層されている。
第1層間絶縁膜11は、例えばSiO2(酸化ケイ素)で構成されており、半導体基板2上に形成されたトランジスタ4を被覆している。また、第1層間絶縁膜11の後述するドレイン領域42上には、貫通孔15が形成されており、プラグ16が充填されている。
プラグ16は、貫通孔15内に充填された導電材料で構成されており、例えばW(タングステン)やMo(モリブデン)、Ta(タンタル)、Ti(チタン)、Ni(ニッケル)などで形成されている。
The
The first interlayer
The
水素バリア膜12は、例えばAlOx(アルミナ)で形成されている。そして、水素バリア膜12は、第1層間絶縁膜11上に形成された強誘電体キャパシタ3の上面及び側面を被覆している。また、水素バリア膜12には、貫通孔(第2貫通孔)21が形成されている。
第2層間絶縁膜13は、図1に示すように、第1層間絶縁膜11と同様に、例えばSiO2で形成されている。そして、第2層間絶縁膜13は、水素バリア膜12を被覆している。また、第2層間絶縁膜13には、貫通孔(第1貫通孔)22が形成されている。貫通孔22は、貫通孔21と連続して形成されている。
なお、第2層間絶縁膜13の上面と、貫通孔21、22それぞれの内壁面と、強誘電体キャパシタ3の上面において貫通孔21、22により露出している領域とには、プラグ23との密着性を向上させるための密着層(図示略)が形成されている。密着層は、例えばTiNやTiAlN、これらの積層膜などのように水素バリア性を有する材料により形成されている。
The
As shown in FIG. 1, the second interlayer
The upper surface of the second
プラグ23は、例えばWやMo、Ta、Ti、Niなどで形成されている。
また、第2層間絶縁膜13上には、プラグ23と導通する配線24が形成されている。配線24は、プラグ23と一体的に形成されている。なお、配線24の表面には、反射防止膜(図示略)が形成されている。
The
A
強誘電体キャパシタ3は、第1層間絶縁膜11及びプラグ16上に形成されており、下層から順に、導電膜31、酸素バリア膜32、下部電極33、強誘電体膜34及び上部電極35を積層した構成となっている。
導電膜31は、例えばTiNなどの導電材料で構成されており、プラグ16と強誘電体キャパシタ3との導通を図っている。
酸素バリア膜32は、例えばTiAlN、TiAl、TiSiN、TiN、TaN、TaSiNなどの酸素バリア性を有する材料で形成されている。
The
The
The
下部電極33は、例えばIr(イリジウム)、Pt(白金)、Ru(ルテニウム)、Rh(ロジウム)、Pd(パラジウム)、Os(オスミウム)のうちから少なくとも1つまたはこれらの合金あるいはこれらの酸化物からなる。ここで、下部電極33は、IrまたはPtからなることが好ましく、Irからなることがより好ましい。なお、下部電極33は、単層膜であっても、積層した多層膜であってもよい。 The lower electrode 33 is made of, for example, at least one of Ir (iridium), Pt (platinum), Ru (ruthenium), Rh (rhodium), Pd (palladium), Os (osmium), an alloy thereof, or an oxide thereof. Consists of. Here, the lower electrode 33 is preferably made of Ir or Pt, and more preferably made of Ir. The lower electrode 33 may be a single layer film or a laminated multilayer film.
そして、下部電極33が結晶質である場合には、図1に示すように、下部電極33の結晶配向と酸素バリア膜32の結晶配向が互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。このとき、下部電極33の結晶配向と強誘電体膜34の結晶配向とも、互いに接触する界面においてエピタキシャルの方位関係となることが好ましい。
例えば、酸素バリア膜32が立法晶系に属してその結晶配向が(111)配向である場合、または酸素バリア膜32が六方方晶系に属してその結晶配向が(001)配向である場合、下部電極33の結晶配向が(111)配向であることが好ましい。この構成によれば、下部電極33上に強誘電体膜34を形成する場合において、強誘電体膜34の結晶配向を(111)配向とすることが容易になる。
When the lower electrode 33 is crystalline, it is preferable that the crystal orientation of the lower electrode 33 and the crystal orientation of the
For example, when the
強誘電体膜34は、A1−bB1−aXaO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料で形成されている。ここで、上記一般式中のAは、Pbからなり、Pbの一部をLaに置換してもよい。また、Bは、Zr(ジルコニウム)及びTiのうちの少なくとも一方からなる。そして、Xは、V(バナジウム)、Nb(ニオブ)、Ta、Cr(クロム)、Mo、W、Ca(カルシウム)、Sr(ストロンチウム)及びMg(マグネシウム)のうちの少なくとも1つからなる。このとき、強誘電体膜34を構成する強誘電体材料としては、例えばPZTやSBT、(Bi,La)4Ti3O12(チタン酸ビスマスランタン:BLT)などの公知の材料を用いることができ、なかでもPZTであることが好ましい。
The
ここで、強誘電体材料としてPZTを用いるときには、強誘電体キャパシタ3の信頼性の観点から下部電極33としてIrを用いることが好ましい。
また、強誘電体材料としてPZTを用いる場合には、より大きな自発分極量を獲得するため、上述したようにPZTにおけるTiの含有量をZrの含有量より多くすることが好ましい。さらに、強誘電体膜34がPZTで構成され、PZTにおけるTiの含有量がZrの含有量よりも多い場合には、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であることが好ましい。
Here, when using PZT as the ferroelectric material, it is preferable to use Ir as the lower electrode 33 from the viewpoint of the reliability of the
Further, when PZT is used as the ferroelectric material, in order to obtain a larger spontaneous polarization amount, it is preferable to make the Ti content in the PZT larger than the Zr content as described above. Furthermore, when the
上部電極35は、上述した下部電極33と同様の材料やAl、Ag(銀)、Niなどからなる。なお、上部電極35は、単層膜であっても、積層した多層膜であってもよい。ここで、上部電極35は、PtまたはIrOxとIrとの多層膜からなることが好ましい。
The
トランジスタ4は、図1に示すように、半導体基板2の表層に形成されたソース領域41、ドレイン領域42及びチャネル領域(図示略)と、チャネル領域上に形成されたゲート絶縁膜43と、ゲート絶縁膜43上に形成されたゲート電極44とを備えている。そして、トランジスタ4は、ドレイン領域42上に形成されたプラグ16と導通している。
また、トランジスタ4は、半導体基板2に間隔をおいて複数形成されており、隣接する他のトランジスタ4との間に設けられた素子分離領域45によって互いの絶縁が図られている。
As shown in FIG. 1, the transistor 4 includes a
In addition, a plurality of transistors 4 are formed at intervals in the
〔強誘電体メモリ装置の製造方法〕
次に、上述した強誘電体メモリ装置1の製造方法について、図2を参照しながら説明する。
最初に、半導体基板2にトランジスタ4を形成すると共にトランジスタ4を被覆する第1層間絶縁膜11を形成する。そして、第1層間絶縁膜11を貫通する貫通孔15を形成し、プラグ16でこの貫通孔15を充填する。
次に、第1層間絶縁膜11上に強誘電体キャパシタ3を形成する(図2(a))。ここでは、第1層間絶縁膜11上に導電膜31の構成材料からなる膜と、酸素バリア膜32の構成材料からなる膜と、下部電極33の構成材料からなる膜と、強誘電体膜34の構成材料からなる膜と、上部電極35の構成材料からなる膜とを積層して形成する。そして、これらをフォトリソグラフィ技術などによりパターニングする。これにより、強誘電体キャパシタ3を形成する。このとき、酸素バリア膜32がプラグ16と導通する。
[Manufacturing Method of Ferroelectric Memory Device]
Next, a manufacturing method of the above-described ferroelectric memory device 1 will be described with reference to FIG.
First, the transistor 4 is formed on the
Next, the
続いて、強誘電体キャパシタ3を被覆する水素バリア膜12を形成する(図2(b))。ここでは、第1層間絶縁膜11及び強誘電体キャパシタ3を被覆するように、CVD法によりAlOx膜を形成する。
なお、CVD法以外に、スパッタ法によってAlOx膜を形成してもよい。
また、強誘電体キャパシタ3中の強誘電体膜34は、その成膜条件などによっては酸素欠損を起こしている場合がある。したがって、水素バリア膜12を形成した後、必要に応じて酸素雰囲気で加熱処理を行い、水素バリア膜12を介して強誘電体膜34に酸素を供給して酸素欠損を補填してもよい。ここで、加熱処理の温度としては、例えば550℃〜750℃であり、600℃〜750℃であることが好ましい。
Subsequently, a
In addition to the CVD method, an AlOx film may be formed by a sputtering method.
Further, the
そして、水素バリア膜12を被覆する第2層間絶縁膜13を形成する(図2(c))。ここでは、強誘電体キャパシタ3に対するダメージが十分に小さい成膜法である、TEOS(テトラエトキシシラン)を原料としたプラズマCVD法(プラズマTEOS法)によりSiO2膜を形成する。この後、CMP処理によりSiO2膜の上面を平坦化する。なお、プラズマTEOS法以外に、スパッタ法によってSiO2膜を形成してもよい。
Then, a second
続いて、第2層間絶縁膜13に貫通孔22を形成し(図2(d))、水素バリア膜12に貫通孔21を形成する(図2(e))。ここでは、第2層間絶縁膜13の上面に形成されて貫通孔21、22の形成領域に開口を有するレジスト層(図示略)をマスクとし、ドライエッチング法により貫通孔21、22を形成する。なお、エッチング装置としては、例えばAlliance4520XL(ラムリサーチ社製)を用いている。
ここで、ドライエッチング時におけるガスの流量及び高周波バイアスパワーそれぞれを変更したときの第2層間絶縁膜13を構成するSiO2膜のエッチングレート及び水素バリア膜12を構成するAlOx膜のエッチングレートそれぞれを、表1に示す。
Subsequently, a through
Here, the etching rate of the SiO 2 film that constitutes the second
表1に示すように、エッチング時にチャンバ内に導入される混合ガスは、パーフルオロカーボンガスであるC4F8ガスと、O2ガスと、COガスと、Arガスと、N2ガスとの混合ガスとなっている。
そして、表1の条件2、3に示すように、C4F8ガス及びO2ガスに対するC4F8ガスの割合を小さくすると、第2層間絶縁膜13を構成するSiO2膜のエッチングレートが水素バリア膜12を構成するAlOx膜のエッチングレートに対して高くなる。
また、条件1、4に示すように、C4F8ガス及びO2ガスの流量を多くすると、SiO2膜のエッチングレートがAlOx膜のエッチングレートに対して高くなる。
さらに、条件3、4に示すように、高周波バイアスパワーを大きくすると、SiO2膜のエッチングレートがAlOx膜のエッチングレートに対して高くなる。
そこで、本実施形態では、貫通孔22、21の形成時におけるドライエッチング条件を、それぞれ条件1、2としている。
As shown in Table 1, the mixed gas introduced into the chamber during etching is a mixture of C 4 F 8 gas, O 2 gas, CO gas, Ar gas, and N 2 gas, which are perfluorocarbon gases. It is gas.
Then, as shown in the
Further, as shown in Conditions 1 and 4, when the flow rates of C 4 F 8 gas and O 2 gas are increased, the etching rate of the SiO 2 film becomes higher than the etching rate of the AlO x film.
Further, as shown in
Therefore, in this embodiment, the dry etching conditions at the time of forming the through
そして、条件1に示す条件で第2層間絶縁膜13をエッチングして貫通孔22を形成すると、第2層間絶縁膜13の水素バリア膜12に対するエッチングレートの比率が高いため、貫通孔22の形成時に水素バリア膜12が過剰にエッチングされない。これにより、貫通孔22の形成時において、水素バリア膜12がエッチストップ層として機能する。
また、条件2に示す条件で水素バリア膜12をエッチングして貫通孔21を形成すると、水素バリア膜12の第2層間絶縁膜13に対するエッチングレートの比率が高くなるため、短時間で貫通孔21が形成される。このとき、同一の半導体基板2において第2層間絶縁膜13の膜厚に面内バラツキが生じていても、貫通孔22の形成時に水素バリア膜12が過剰にエッチングされないため、貫通孔22の形成後における水素バリア膜12の膜厚のバラツキを小さくなる。これにより、貫通孔21の形成時に強誘電体キャパシタ3の上部電極35がエッチングされることを抑制する。
なお、貫通孔22を形成する工程と貫通孔21を形成する工程とは、同一のチャンバ内で混合ガスの流量を変更することによって行われている。
When the through-
Further, when the through-
The step of forming the through
以上のように、貫通孔22、21を形成することにより、強誘電体キャパシタ3の上面の一部が露出する。
その後、貫通孔22を充填するプラグ23と配線24とを一体的に形成する。以上のようにして、図1に示すような強誘電体メモリ装置1を製造する。
As described above, by forming the through
Thereafter, the
以上のように、本実施形態における強誘電体メモリ装置1の製造方法によれば、C4F8ガス及びO2ガスの流量を変更するだけで貫通孔22の形成時において第2層間絶縁膜13を選択的にエッチングして水素バリア膜12がエッチングされることを抑制できる。これにより、貫通孔22、21の形成工程の簡略化が図れる。
ここで、フルオロカーボンガスとして還元種となる水素を構成元素として含まないC4F8ガスを用いることで、貫通孔21の形成時に強誘電体膜34に酸素欠損が発生することを防止できる。
As described above, according to the method for manufacturing the ferroelectric memory device 1 in the present embodiment, the second interlayer insulating film can be formed when the through
Here, by using a C 4 F 8 gas that does not contain hydrogen as a reducing species as a fluorocarbon gas, it is possible to prevent oxygen deficiency from occurring in the
また、貫通孔22の形成時におけるC4F8ガスの流量とO2ガスの流量を貫通孔21の形成時よりも多くすると共に、貫通孔22の形成時における高周波バイアスパワーを貫通孔21の形成時よりも大きくすることで、貫通孔22の形成時に水素バリア膜12がエッチングされることをより確実に防止できる。
そして、混合ガスがCOガスを含有しているため、貫通孔22、21の形成時におけるレジスト層のエッチング選択性を高めることができる。
Further, the flow rate of C 4 F 8 gas and the flow rate of O 2 gas at the time of forming the through
Since the mixed gas contains CO gas, the etching selectivity of the resist layer when forming the through
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、強誘電体キャパシタは、スタック型構造に限らず、例えばプレーナ型など、他の構造であってもよい。
また、フルオロカーボンガスは、パーフルオロカーボンガスであるC4F8ガスに限らず、例えばC4F6ガスやC5F8ガスなど他のパーフルオロカーボンガスであってもよく、例えばCHF3ガスのように構成元素として水素を含む他のフルオロカーボンガスであってもよい。
In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, the ferroelectric capacitor is not limited to the stack type structure, but may be another structure such as a planar type.
Further, the fluorocarbon gas is not limited to C 4 F 8 gas, which is a perfluorocarbon gas, and may be other perfluorocarbon gas such as C 4 F 6 gas or C 5 F 8 gas, for example, CHF 3 gas. Other fluorocarbon gas containing hydrogen as a constituent element may be used.
そして、第2層間絶縁膜に貫通孔を形成する工程におけるフルオロカーボンガスの流量と酸素ガスの流量との和に対するフルオロカーボンガスの流量は、水素バリア膜に貫通孔を形成する工程におけるフルオロカーボンガスの流量と酸素ガスの流量との和に対するフルオロカーボンガスの流量の割合よりも小さければ、他の割合であってもよい。
さらに、第2層間絶縁膜に貫通孔を形成する工程におけるフルオロカーボンガスの流量と酸素ガスの流量との和は、水素バリア膜に貫通孔を形成する工程におけるフルオロカーボンガスの流量と酸素ガスの流量との和以下であってもよい。
また、第2層間絶縁膜に貫通孔を形成する工程における高周波バイアスパワーは、水素バリア膜に貫通孔を形成する工程における高周波バイアスパワー以下であってもよい。
そして、混合ガスの構成は、少なくともフルオロカーボンガス及び酸素ガスを含有していればよく、レジスト層に対する十分なエッチング選択性が得られれば一酸化炭素ガスを含まない構成とするなど、他の構成としてもよい。
The flow rate of the fluorocarbon gas with respect to the sum of the flow rate of the fluorocarbon gas and the flow rate of the oxygen gas in the step of forming the through hole in the second interlayer insulating film is equal to the flow rate of the fluorocarbon gas in the step of forming the through hole in the hydrogen barrier film. Any other ratio may be used as long as it is smaller than the ratio of the flow rate of the fluorocarbon gas to the sum of the flow rate of the oxygen gas.
Further, the sum of the flow rate of the fluorocarbon gas and the flow rate of the oxygen gas in the step of forming the through hole in the second interlayer insulating film is equal to the flow rate of the fluorocarbon gas and the flow rate of the oxygen gas in the step of forming the through hole in the hydrogen barrier film. Or less than the sum of
Further, the high frequency bias power in the step of forming the through hole in the second interlayer insulating film may be equal to or lower than the high frequency bias power in the step of forming the through hole in the hydrogen barrier film.
The mixed gas only needs to contain at least a fluorocarbon gas and an oxygen gas, and if a sufficient etching selectivity for the resist layer is obtained, the carbon monoxide gas is not included. Also good.
1 強誘電体メモリ装置、2 半導体基板(基板)、3 強誘電体キャパシタ、12 水素バリア膜、13 第2層間絶縁膜(絶縁膜)、21 貫通孔(第2貫通孔)、22 貫通孔(第1貫通孔) DESCRIPTION OF SYMBOLS 1 Ferroelectric memory device, 2 Semiconductor substrate (substrate), 3 Ferroelectric capacitor, 12 Hydrogen barrier film, 13 2nd interlayer insulation film (insulation film), 21 Through-hole (2nd through-hole), 22 Through-hole ( 1st through hole)
Claims (6)
該強誘電体キャパシタを被覆する水素バリア膜を形成する工程と、
該水素バリア膜を被覆する絶縁膜を形成する工程と、
フルオロカーボンガス及び酸素ガスを含む混合ガスを用いたエッチングにより前記絶縁膜を貫通する第1貫通孔を形成する工程と、
前記混合ガスを用いたエッチングにより前記水素バリア膜を貫通する第2貫通孔を前記第1貫通孔と連続して形成する工程とを備え、
前記第1貫通孔の形成工程における前記フルオロカーボンガスの流量及び前記酸素ガスの流量の和に対する前記フルオロカーボンガスの流量の割合が、前記第2貫通孔の形成工程における前記フルオロカーボンガスの流量の割合よりも小さいことを特徴とする強誘電体メモリ装置の製造方法。 Forming a ferroelectric capacitor on the substrate;
Forming a hydrogen barrier film covering the ferroelectric capacitor;
Forming an insulating film covering the hydrogen barrier film;
Forming a first through hole penetrating the insulating film by etching using a mixed gas containing a fluorocarbon gas and an oxygen gas;
Forming a second through-hole penetrating the hydrogen barrier film by etching using the mixed gas continuously with the first through-hole,
The ratio of the flow rate of the fluorocarbon gas to the sum of the flow rate of the fluorocarbon gas and the flow rate of the oxygen gas in the first through-hole forming step is higher than the ratio of the flow rate of the fluorocarbon gas in the second through-hole forming step. A manufacturing method of a ferroelectric memory device characterized by being small.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007233876A JP2009065088A (en) | 2007-09-10 | 2007-09-10 | Manufacturing method of ferroelectric memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007233876A JP2009065088A (en) | 2007-09-10 | 2007-09-10 | Manufacturing method of ferroelectric memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009065088A true JP2009065088A (en) | 2009-03-26 |
JP2009065088A5 JP2009065088A5 (en) | 2010-10-28 |
Family
ID=40559379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007233876A Withdrawn JP2009065088A (en) | 2007-09-10 | 2007-09-10 | Manufacturing method of ferroelectric memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009065088A (en) |
-
2007
- 2007-09-10 JP JP2007233876A patent/JP2009065088A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4535076B2 (en) | Ferroelectric capacitor and manufacturing method thereof | |
US9171850B2 (en) | Ferroelectric capacitor | |
US7755125B2 (en) | Semiconductor device including ferroelectric capacitor | |
US20090250787A1 (en) | Semiconductor storage device and manufacturing method of the same | |
JP4930371B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2006134663A1 (en) | Semiconductor device and method for manufacturing same | |
JPWO2008038343A1 (en) | Semiconductor device having capacitor and method of manufacturing the same | |
JP2006073648A (en) | Semiconductor device and its manufacturing method | |
JP4797717B2 (en) | Ferroelectric memory device and method for manufacturing ferroelectric memory device | |
JP4105656B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003086771A (en) | Capacitive element, and semiconductor device and its manufacturing method | |
JP2006310637A (en) | Semiconductor device | |
JP2007053179A (en) | Manufacturing method of semiconductor device | |
JP2009071142A (en) | Manufacturing method of ferroelectric memory device | |
JP2007042871A (en) | Ferroelectric capacitor and its manufacturing method, and ferroelectric memory | |
WO2000046856A1 (en) | Capacitor and method of its manufacture | |
JP2007042870A (en) | Ferroelectric capacitor and its manufacturing method, and ferroelectric memory | |
JP2006147935A (en) | Semiconductor device | |
JP2009065088A (en) | Manufacturing method of ferroelectric memory device | |
JP2009071141A (en) | Manufacturing method of ferroelectric memory device, and ferroelectric memory device | |
JP5994466B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008135620A (en) | Manufacturing method of ferroelectric memory device | |
JP4649899B2 (en) | Semiconductor memory device and manufacturing method thereof | |
JP4802780B2 (en) | Ferroelectric memory device and method for manufacturing ferroelectric memory device | |
JP5360161B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100909 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100909 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111226 |