JP2009064969A - Semiconductor device, and its manufacturing method - Google Patents

Semiconductor device, and its manufacturing method Download PDF

Info

Publication number
JP2009064969A
JP2009064969A JP2007231722A JP2007231722A JP2009064969A JP 2009064969 A JP2009064969 A JP 2009064969A JP 2007231722 A JP2007231722 A JP 2007231722A JP 2007231722 A JP2007231722 A JP 2007231722A JP 2009064969 A JP2009064969 A JP 2009064969A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
insulating film
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007231722A
Other languages
Japanese (ja)
Inventor
Tetsuya Kitada
哲也 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007231722A priority Critical patent/JP2009064969A/en
Publication of JP2009064969A publication Critical patent/JP2009064969A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a schottky barrier diode capable of expressing a forward characteristic and a backward characteristic according to use application in spite of having one type of schottky metal. <P>SOLUTION: This semiconductor device is fabricated by forming a schottky junction region with a semiconductor substrate 1 having a first conductivity type semiconductor layer 2 on a surface, a guard ring 6 comprising a second conductivity type semiconductor region extending into a layer from a surface of the semiconductor layer 2, and a metal layer 4 formed on the semiconductor layer surface surrounded by the guard ring 6. The schottky junction region includes: an eutectic region 7 having an eutectic layer formed between the metal layer 4 and the semiconductor layer 2; and an eutectic region surrounded by the eutectic region 7, having an insulation film pattern 5 interposed between the metal layer 4 and the semiconductor layer 2, and having an eutectic thickness smaller than that of the eutectic region. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置およびその製造方法にかかり、特に使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリア半導体装置を提供するものである。   The present invention relates to a semiconductor device and a method for manufacturing the same, and particularly provides a Schottky barrier semiconductor device that exhibits forward characteristics and reverse characteristics according to usage.

従来、ショットキー接合による整流特性を利用したショットキーバリア型の半導体装置として、2種類のショットキーメタルを用いて2種類のショットキーバリアダイオードを形成し、これら2種類のショットキーバリアダイオードの面積を適当に調整して並列に接続することで、使用用途に応じた順方向特性、逆方向特性を有するショットキーバリア半導体装置を提供するものがあった(例えば、特許文献1参照)。図9(a)は、特許文献1に記載された従来のショットキーバリア半導体装置の平面図を示すものであり、図9(b)は断面図を示すものである。   Conventionally, two types of Schottky barrier diodes are formed using two types of Schottky barriers as a Schottky barrier type semiconductor device using rectification characteristics by Schottky junction, and the areas of these two types of Schottky barrier diodes are formed. There is a device that provides a Schottky barrier semiconductor device having forward characteristics and reverse characteristics according to the intended use by appropriately adjusting and connecting them in parallel (for example, see Patent Document 1). FIG. 9A shows a plan view of a conventional Schottky barrier semiconductor device described in Patent Document 1, and FIG. 9B shows a cross-sectional view.

この半導体装置は、図9(a)および(b)に示すように、第1のショットキーバリアダイオードD1、第2のショットキーバリアダイオードD2を同一基板上に形成したものである。ここでは、N型半導体基板101の上に低濃度N型半導体層102が形成され、低濃度N型半導体層102の表面部には第1のショットキーバリアダイオードD1および第2のショットキーバリアダイオードD2を形成する部分をそれぞれ囲むP型半導体領域からなるガードリング106が形成され、これらガードリング106の表面部にはこれらガードリング106に沿って酸化膜103が形成され、これら酸化膜103に囲まれた2つの領域に第1のショットキーメタル104Sおよび第2のショットキーメタル104がそれぞれ積層されている。第1のショットキーバリアダイオードD1と第2のショットキーバリアダイオードD2の面積比率および第1のショットキーメタル104Sと第2のショットキーメタル104の種類を変化させることで使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリア半導体装置を提供している。   In this semiconductor device, as shown in FIGS. 9A and 9B, a first Schottky barrier diode D1 and a second Schottky barrier diode D2 are formed on the same substrate. Here, a low-concentration N-type semiconductor layer 102 is formed on an N-type semiconductor substrate 101, and a first Schottky barrier diode D1 and a second Schottky barrier diode are formed on the surface portion of the low-concentration N-type semiconductor layer 102. Guard rings 106 made of P-type semiconductor regions surrounding the portions forming D 2 are formed, and oxide films 103 are formed along the guard rings 106 on the surface portions of the guard rings 106, and are surrounded by the oxide films 103. The first Schottky metal 104S and the second Schottky metal 104 are stacked in the two regions. By changing the area ratio of the first Schottky barrier diode D1 and the second Schottky barrier diode D2 and the type of the first Schottky metal 104S and the second Schottky metal 104, the forward direction according to the intended use A Schottky barrier semiconductor device that exhibits characteristics and reverse characteristics is provided.

特開2004−103853号公報JP 2004-103853 A

しかしながら、前記装置構成では2種類のショットキーメタルが必要となり別工程で形成しなければならないため、工程が複雑化するという課題を有する。
また、複数のショットキーバリアダイオードを搭載した半導体装置だけでなく、ディスクリート型のショットキーバリアダイオードにおいても、所望のバリアハイトを得るために、ショットキーメタルを選択しなければならないが、使用する金属材料を変えることなく所望の特性を得ることのできる半導体装置構造が望まれていた。
However, the apparatus configuration requires two types of Schottky metal and must be formed in a separate process, which has a problem that the process becomes complicated.
In addition to semiconductor devices equipped with a plurality of Schottky barrier diodes, a Schottky metal must be selected in order to obtain a desired barrier height in discrete Schottky barrier diodes. There has been a demand for a semiconductor device structure capable of obtaining desired characteristics without changing the above.

本発明は、前記実情に鑑みてなされたもので、1種類のショットキーメタルを用いて、使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリアダイオードを含む半導体装置およびその製造方法を提供することを目的とする。
また、本発明は、使用するショットキーメタル材料を変更することなく、使用用途に応じて所望のバリアハイトを得ることが出来、所望の順方向特性、逆方向特性を発現するショットキーバリアダイオードを含む半導体装置およびその製造方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and a semiconductor device including a Schottky barrier diode that exhibits forward characteristics and reverse characteristics in accordance with the intended use using one kind of Schottky metal, and its manufacture It aims to provide a method.
In addition, the present invention includes a Schottky barrier diode that can obtain a desired barrier height according to the intended use without changing the Schottky metal material to be used, and exhibits desired forward characteristics and reverse characteristics. An object of the present invention is to provide a semiconductor device and a manufacturing method thereof.

そこで、本発明のショットキーバリア型の半導体装置は、第1導電型の半導体層を表面に備えた半導体基板と、前記半導体層の表面から層内に延びる第2導電型の半導体領域からなるガードリング層と、前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合領域を形成した半導体装置であって、前記ショットキー接合領域は、前記金属層と前記半導体層との間に共晶層が形成された共晶領域と、前記共晶領域で囲まれ、前記金属層と前記半導体層との間に絶縁膜パターンが介在し、前記共晶領域よりも共晶厚さが薄い共晶間領域とを含むことを特徴とする。
共晶層の近傍に絶縁膜が存在すると共晶層の最外殻電子は絶縁膜に引き寄せられて安定する。よって、絶縁膜近傍のバリアハイトはその他の部分よりも高くなる。従って絶縁膜の面積が大きいとバリアハイトの高い特性が発現し、絶縁膜の面積が小さいとバリアハイトの低い特性が発現する。このように、第2の絶縁膜の近傍に存在する共晶層の最外殻電子のエネルギーは、第2の絶縁膜を構成する原子の影響を受けて変化するので、同箇所のバリアハイトは第2の絶縁膜から離れた場所の共晶層のバリアハイトとは異なる。そこで第2の絶縁膜を存在させるピッチ(面積)を変化させることで、バリアハイトを調整し、使用用途に応じた順方向特性、逆方向特性を発現する半導体装置を得ることができる。ここで第2の絶縁膜を構成する原子としては、共晶層の最外殻電子を引き寄せるのに十分な大きさの電気陰性度を有する原子であれば、第2の絶縁膜が存在しない場合よりもバリアハイトを高くすることができるため、酸素、窒素の他、炭素、硫黄、ホウ素、リンなどが有効である。
Accordingly, a Schottky barrier type semiconductor device of the present invention is a guard comprising a semiconductor substrate having a first conductivity type semiconductor layer on its surface and a second conductivity type semiconductor region extending from the surface of the semiconductor layer into the layer. A semiconductor device in which a Schottky junction region is formed by a ring layer, the semiconductor layer surface surrounded by the guard ring, and a metal layer formed on the semiconductor layer surface, wherein the Schottky junction region is A eutectic region in which a eutectic layer is formed between the metal layer and the semiconductor layer, and an insulating film pattern is interposed between the metal layer and the semiconductor layer, and is surrounded by the eutectic region. And an inter-eutectic region having a eutectic thickness smaller than that of the crystal region.
If an insulating film is present in the vicinity of the eutectic layer, the outermost electrons in the eutectic layer are attracted to the insulating film and stabilized. Therefore, the barrier height in the vicinity of the insulating film is higher than other portions. Therefore, when the area of the insulating film is large, characteristics with high barrier height are exhibited, and when the area of the insulating film is small, characteristics with low barrier height are exhibited. Thus, since the energy of the outermost shell electrons of the eutectic layer existing in the vicinity of the second insulating film changes under the influence of the atoms constituting the second insulating film, the barrier height at the same location is This is different from the barrier height of the eutectic layer located away from the two insulating films. Therefore, by changing the pitch (area) in which the second insulating film is present, the barrier height is adjusted, and a semiconductor device that exhibits forward characteristics and reverse characteristics according to the intended use can be obtained. Here, when the second insulating film does not exist as long as the atoms constituting the second insulating film are atoms having an electronegativity large enough to attract the outermost electrons of the eutectic layer, In addition to oxygen and nitrogen, carbon, sulfur, boron, phosphorus, etc. are effective.

また本発明は、上記半導体装置において、前記共晶層は、前記絶縁膜パターン下でつながるように形成されたものを含む。
この構成により、ショットキー接合領域における電流路の面積を実質的に低減することなく、バリアハイトを調整することができる。
Further, the present invention includes the semiconductor device, wherein the eutectic layer is formed so as to be connected under the insulating film pattern.
With this configuration, the barrier height can be adjusted without substantially reducing the area of the current path in the Schottky junction region.

また本発明は、上記半導体装置において、前記半導体層表面には、前記ガードリング層の一部を覆う、環状の第1の絶縁膜が形成されており、前記ショットキー接合領域の前記半導体層表面には,第2の絶縁膜からなる前記絶縁膜パターンが形成されたものを含む。   According to the present invention, in the semiconductor device described above, an annular first insulating film is formed on the surface of the semiconductor layer so as to cover a part of the guard ring layer, and the surface of the semiconductor layer in the Schottky junction region Includes those in which the insulating film pattern made of the second insulating film is formed.

また本発明は、上記半導体装置において、前記絶縁膜パターンは幅が数百nmよりも小さいものを含む。
絶縁膜パターンの幅が数百nm幅を超えると逆バイアス印加時に、絶縁膜パターン下の電界が強くなり、リーク電流が増大するという問題があることから、絶縁膜パターンの幅が数百nm幅を超えないようにするのが望ましい。
According to the present invention, in the semiconductor device, the insulating film pattern includes a width smaller than several hundred nm.
If the width of the insulating film pattern exceeds several hundreds of nanometers in width, there is a problem that the electric field under the insulating film pattern becomes strong and the leakage current increases when reverse bias is applied. It is desirable not to exceed.

また本発明は、上記半導体装置において、前記第2の絶縁膜は酸素原子を含むものを含む。   According to the present invention, in the semiconductor device, the second insulating film includes an oxygen atom.

また本発明は、上記半導体装置において、前記第2の絶縁膜は窒素原子を含むものを含む。   According to the present invention, in the semiconductor device, the second insulating film includes a nitrogen atom.

また本発明は、上記半導体装置において、前記第2の絶縁膜は酸素原子及び窒素原子を含むものを含む。   According to the present invention, in the semiconductor device, the second insulating film includes an oxygen atom and a nitrogen atom.

また本発明は、上記半導体装置において、前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として含むものを含む。   The present invention includes the above semiconductor device including a Schottky barrier diode having the Schottky junction as a circuit element.

また本発明は、上記半導体装置において、前記半導体集積回路は、MOSFETを回路要素として含むものを含む。   According to the present invention, in the semiconductor device, the semiconductor integrated circuit includes a MOSFET as a circuit element.

また本発明は、上記半導体装置において、第1のショットキーバリアダイオードと第2のショットキーバリアダイオードとを具備し、前記第1および第2のショットキーバリアダイオードのショットキー接合面を構成する金属層は同一の金属層であり、前記第1のショットキーバリアダイオードのショットキー接合面の第2の絶縁膜は、前記第2のショットキーバリアダイオードのショットキー接合面の第2の絶縁膜とはパターンピッチが異なるものを含む。   According to the present invention, in the above semiconductor device, the first Schottky barrier diode and the second Schottky barrier diode are provided, and the metal constituting the Schottky junction surface of the first and second Schottky barrier diodes is provided. And the second insulating film on the Schottky junction surface of the first Schottky barrier diode is the same as the second insulating film on the Schottky junction surface of the second Schottky barrier diode. Includes those having different pattern pitches.

また本発明は、上記半導体装置において、前記金属層は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とで構成されるものを含む。   According to the present invention, in the semiconductor device, the metal layer includes a Schottky metal layer including any of nickel, molybdenum, and titanium and an electrode layer including aluminum.

また本発明は、第1導電型の半導体層を表面に備えた半導体基板を用意する工程と、前記半導体層の表面から層内に延びる第2導電型の半導体領域からなるガードリング層を形成する工程と、前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合を形成する工程を含む半導体装置の製造方法であって、前記ショットキー接合を形成する工程が、前記半導体層表面に、数nmから数百nm幅の絶縁膜パターンを形成する工程と、金属層を形成する工程と、前記金属層と前記半導体層との共晶反応により、共晶層を形成する工程とを含むことを特徴とする。   According to another aspect of the present invention, there is provided a step of preparing a semiconductor substrate having a first conductivity type semiconductor layer on a surface thereof, and forming a guard ring layer comprising a second conductivity type semiconductor region extending from the surface of the semiconductor layer into the layer. A method of manufacturing a semiconductor device, comprising: a step; and a step of forming a Schottky junction between the surface of the semiconductor layer surrounded by the guard ring and a metal layer formed on the surface of the semiconductor layer, Forming an insulating film pattern having a width of several to several hundreds nm on the surface of the semiconductor layer, forming a metal layer, and eutectic reaction between the metal layer and the semiconductor layer. And a step of forming a eutectic layer.

また本発明は、上記半導体装置の製造方法において、前記共晶層を形成する工程は、共晶層が前記絶縁膜パターン下でつながるように熱処理を行う工程であるものを含む。   According to the present invention, in the method of manufacturing a semiconductor device, the step of forming the eutectic layer includes a step of performing heat treatment so that the eutectic layer is connected under the insulating film pattern.

また本発明は、上記半導体装置の製造方法において、第1導電型の半導体基板の上にエピタキシャル成長で前記半導体基板よりも低濃度の第1導電型の半導体層を形成する工程と、前記半導体層上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜にガードリング形成予定領域に対応する開口を形成し、前記半導体層を露出させる窓開け工程と、露出した前記半導体層表面に第2導電型の不純物を注入し、前記半導体層の表面から層内へ環状に延在するガードリング層を形成する工程と、前記半導体層の周縁から前記ガードリング層の一部までを覆う環状のパターンを構成するように前記第1の絶縁膜を残して、他の部分の前記第1の絶縁膜を選択的に除去する工程と、前記第1の絶縁膜を除去する工程によって露出させた前記半導体層の表面および、ガードリング層の表面に数nmから数百nmの幅の第2の絶縁膜を形成する工程と、前記半導体層の表面および前記ガードリング層の表面に金属層を形成する工程と、熱処理によって前記半導体層および前記ガードリング層と金属層との共晶層を形成する共晶層形成工程と、を含むものを含む。   According to the present invention, in the method of manufacturing a semiconductor device, a step of forming a first conductivity type semiconductor layer having a concentration lower than that of the semiconductor substrate by epitaxial growth on the first conductivity type semiconductor substrate; Forming a first insulating film on the first insulating film; forming an opening in the first insulating film corresponding to a guard ring formation planned region; exposing the semiconductor layer; and exposing the surface of the exposed semiconductor layer. Implanting impurities of the second conductivity type to form a guard ring layer extending annularly from the surface of the semiconductor layer into the layer, and an annular covering from the periphery of the semiconductor layer to a part of the guard ring layer The first insulating film is left so as to constitute the pattern, and the first insulating film in other portions is selectively removed and the first insulating film is removed by the step of removing the first insulating film. Of the semiconductor layer Forming a second insulating film having a width of several nanometers to several hundreds of nanometers on the surface and the surface of the guard ring layer; forming a metal layer on the surface of the semiconductor layer and the surface of the guard ring layer; And a eutectic layer forming step of forming a eutectic layer of the semiconductor layer and the guard ring layer and the metal layer by heat treatment.

また本発明は、上記半導体装置の製造方法において、前記第2の絶縁膜を形成する工程は、CVD法により絶縁膜を形成し、フォトリソグラフィによりパターニングする工程であるものを含む。   According to the present invention, in the method of manufacturing a semiconductor device, the step of forming the second insulating film includes a step of forming an insulating film by a CVD method and patterning by photolithography.

また本発明は、上記半導体装置の製造方法において、前記第2の絶縁膜を形成する工程は、酸化シリコン膜を形成する工程であるものを含む。   According to the present invention, in the semiconductor device manufacturing method, the step of forming the second insulating film includes a step of forming a silicon oxide film.

また本発明は、上記半導体装置の製造方法において、前記第2の絶縁膜を形成する工程は、窒化シリコン膜を形成する工程であるものを含む。   According to the present invention, in the method for manufacturing a semiconductor device, the step of forming the second insulating film includes a step of forming a silicon nitride film.

また本発明は、上記半導体装置の製造方法において、前記第2の絶縁膜を形成する工程は、酸窒化シリコン膜を形成する工程であるものを含む。   According to the present invention, in the method of manufacturing a semiconductor device, the step of forming the second insulating film includes a step of forming a silicon oxynitride film.

また本発明は、上記半導体装置の製造方法において、前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として半導体集積回路を構成するものであり、前記半導体集積回路内で用いられる金属層を用いて、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ(バリアハイト)が所望の値となるように、前記絶縁膜パターンの大きさおよび密度を決定する工程と、前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、絶縁膜パターンを形成する工程とを含む。   According to the present invention, in the semiconductor device manufacturing method, a semiconductor integrated circuit is configured using the Schottky barrier diode having the Schottky junction as a circuit element, and a metal layer used in the semiconductor integrated circuit is used. Before the formation of the metal layer, the step of determining the size and density of the insulating film pattern so that the barrier height (barrier height) of the Schottky junction in the Schottky barrier diode becomes a desired value, Forming an insulating film pattern so as to have a desired barrier height in the semiconductor integrated circuit.

また本発明は、上記半導体装置の製造方法において、複数のショットキーバリアダイオードを含み、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ(バリアハイト)が所望の値となるように、ショットキーバリアダイオード毎に前記絶縁膜パターンの大きさおよび密度を決定する工程と、前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、前記絶縁膜パターンの大きさまたは密度の異なる絶縁膜パターンを形成する工程とを含む。   The present invention also provides a method for manufacturing a semiconductor device, comprising: a plurality of Schottky barrier diodes, wherein a Schottky barrier barrier height (barrier height) in the Schottky barrier diode is a desired value. Determining the size and density of the insulating film pattern for each diode; and prior to the formation of the metal layer, the size or density of the insulating film pattern so as to have a desired barrier height in the semiconductor integrated circuit. Forming different insulating film patterns.

また本発明は、上記半導体装置の製造方法において、前記金属層を形成する工程は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層を形成する工程と、アルミニウムを含む電極層を形成する工程とを含む。   According to the present invention, in the method for manufacturing a semiconductor device, the step of forming the metal layer includes a step of forming a Schottky metal layer including any of nickel, molybdenum, and titanium, and an electrode layer including aluminum. Process.

以上のように、本発明によれば、同一の金属層(ショットキーメタル)を用いながらも、バリアハイトを調整することができ、使用用途に応じた順方向特性、逆方向特性を発現するショットキーバリア半導体装置およびその製造方法を提供することが可能となる。   As described above, according to the present invention, while using the same metal layer (Schottky metal), the barrier height can be adjusted, and the Schottky that expresses the forward characteristics and the reverse characteristics according to the intended use. It becomes possible to provide a barrier semiconductor device and a manufacturing method thereof.

半導体集積回路においては、一度のメタル積層工程でMOS、および、半導体層とのオーミック接合部、および、半導体層とのショットキー接合部を同時に形成する場合がある。従来の技術では同時に形成されたショットキー接合のバリアハイトは等しくならざるを得なかったが、半導体層と金属層との間に介在させる絶縁膜のパターンを調整するのみで容易に所望のバリアハイトを得ることができる。   In a semiconductor integrated circuit, a MOS and an ohmic junction with a semiconductor layer and a Schottky junction with a semiconductor layer may be formed simultaneously in a single metal lamination process. In the conventional technique, the barrier height of the Schottky junction formed simultaneously has to be equal, but a desired barrier height can be easily obtained only by adjusting the pattern of the insulating film interposed between the semiconductor layer and the metal layer. be able to.

本発明の半導体装置の技術を半導体集積回路に適用すれば、集積回路を構成する複数のショットキー接合をそれぞれ固有のバリアハイトとすることが可能となる。集積回路のなかでもCMOSとショットキーバリア半導体装置との複合素子において、ショットキー接合のバリアハイトをコントロールする要望が強く、本発明はこの要望に応えることが可能である。   When the technology of the semiconductor device of the present invention is applied to a semiconductor integrated circuit, a plurality of Schottky junctions constituting the integrated circuit can each have a unique barrier height. There is a strong demand for controlling the barrier height of a Schottky junction in a composite element of a CMOS and a Schottky barrier semiconductor device among integrated circuits, and the present invention can meet this demand.

以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
本発明の実施の形態1における半導体装置としてのショットキーバリアダイオードは、図1(a)および(b)に示すように、ショットキー接合を形成する金属層と半導体層との間に、間欠的に数nmから数百nm幅の絶縁膜パターンが配されており、絶縁膜パターン以外の領域は共晶層が形成されるようにし、絶縁膜を存在させるピッチ(面積)を変化させることで、バリアハイトを調整したことを特徴とする。図1(a)は同ショットキーバリアダイオードの断面を示し、図1(b)はショットキーメタルを除去した状態を上面視する上面図である。
Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
As shown in FIGS. 1A and 1B, the Schottky barrier diode as the semiconductor device in the first embodiment of the present invention is intermittently provided between the metal layer forming the Schottky junction and the semiconductor layer. An insulating film pattern with a width of several nanometers to several hundreds of nanometers is arranged, and a region other than the insulating film pattern is formed with a eutectic layer, and by changing a pitch (area) at which the insulating film exists, It is characterized by adjusting the barrier height. FIG. 1A shows a cross section of the Schottky barrier diode, and FIG. 1B is a top view of the state in which the Schottky metal is removed as viewed from above.

このショットキーバリアダイオードは、図1に示すように、第1導電型の半導体層としてN−型のシリコン層2を表面に備えたN型のシリコン基板と、前記N−型のシリコン層2の表面から層内に延びるP型のシリコン領域からなるガードリング層6と、前記ガードリング層6で囲まれたN−型のシリコン層2と、N−型のシリコン層2表面に形成された金属層4であるモリブデン層とでショットキー接合を形成した半導体装置であって、前記金属層4とN−型のシリコン層2との間には、間欠的に数nmから数百nm幅の酸化シリコン膜からなる絶縁膜パターンが配されており、絶縁膜パターン5以外の領域は共晶層7としてのモリブデンシリサイド層が形成されたものである。ここで絶縁膜パターン5の幅を数nmから数百nmとしたのは、解像限界を考慮して形成しうる大きさが数nmからであり、数百nmを越えると、共晶層が形成されない領域が大きくなりすぎて、接合領域の抵抗が高くなってしまうという不都合がある。   As shown in FIG. 1, the Schottky barrier diode includes an N-type silicon substrate having an N− type silicon layer 2 on the surface as a first conductivity type semiconductor layer, and an N− type silicon layer 2. Guard ring layer 6 composed of a P-type silicon region extending from the surface into the layer, N-type silicon layer 2 surrounded by guard ring layer 6, and metal formed on the surface of N-type silicon layer 2 A semiconductor device in which a Schottky junction is formed with a molybdenum layer which is a layer 4, and an oxide having a width of several nm to several hundred nm is intermittently provided between the metal layer 4 and the N− type silicon layer 2. An insulating film pattern made of a silicon film is arranged, and a region other than the insulating film pattern 5 is formed with a molybdenum silicide layer as the eutectic layer 7. Here, the width of the insulating film pattern 5 is set to several nanometers to several hundred nanometers because the size that can be formed in consideration of the resolution limit is from several nanometers. There is an inconvenience that the region that is not formed becomes too large and the resistance of the junction region becomes high.

かかる構成によれば、この絶縁膜の近傍に存在する共晶層の最外殻電子のエネルギーは、この絶縁膜を構成する原子の影響を受けて変化するので、同箇所のバリアハイトはこの絶縁膜から離れた場所の共晶層のバリアハイトとは異なる。そこでこの絶縁膜を存在させる間隔および幅(大きさ)ひいては面積率を変化させることで、バリアハイトを調整し、使用用途に応じた順方向特性、逆方向特性を発現する半導体装置を得ることができるものである。
このようにして、絶縁膜パターン5を存在させる面積を増化させるに従い、より低リークのショットキーバリア半導体装置を得ることができる。
According to such a configuration, the energy of the outermost electrons of the eutectic layer existing in the vicinity of the insulating film changes under the influence of the atoms constituting the insulating film, so that the barrier height at the same location is This is different from the barrier height of the eutectic layer at a distance from Therefore, by changing the interval and width (size) of the insulating film, and thus the area ratio, it is possible to adjust the barrier height and obtain a semiconductor device that exhibits forward characteristics and reverse characteristics according to the intended use. Is.
In this way, as the area where the insulating film pattern 5 exists is increased, a Schottky barrier semiconductor device with lower leakage can be obtained.

次に、この様なショットキーバリアダイオードの製造方法について説明する。図2および図3を参照しつつ説明する。
図2および図3は本発明の実施の形態のショットキーバリアダイオードの製造過程の主な工程終了時点の断面を現すもので、1はN型シリコン基板、2は低濃度N型シリコン層、3はP型ガードリング層6上を含む周縁を覆う第1の絶縁膜、4はショットキー接合を形成するモリブデンなどの金属膜、5は第2の絶縁膜のパターン、7はN型シリコン層と金属膜4としてのショットキーメタルとの共晶層であるモリブデンシリサイド層を各々示している。
Next, a method for manufacturing such a Schottky barrier diode will be described. This will be described with reference to FIGS.
2 and 3 show cross sections at the end of the main steps of the manufacturing process of the Schottky barrier diode according to the embodiment of the present invention, where 1 is an N-type silicon substrate, 2 is a low concentration N-type silicon layer, 3 Is a first insulating film covering the periphery including the P-type guard ring layer 6, 4 is a metal film such as molybdenum forming a Schottky junction, 5 is a pattern of the second insulating film, 7 is an N-type silicon layer A molybdenum silicide layer that is a eutectic layer with a Schottky metal as the metal film 4 is shown.

まず、図2(a)に示すように、N型シリコン基板1上にエピタキシャル成長にて低濃度のN−型シリコン層2を形成し、該N−型シリコン層2の上に熱酸化法にて酸化シリコン膜を形成して第1の絶縁膜3を形成する(初期酸化工程)。   First, as shown in FIG. 2A, a low-concentration N− type silicon layer 2 is formed on an N type silicon substrate 1 by epitaxial growth, and a thermal oxidation method is formed on the N− type silicon layer 2. A silicon oxide film is formed to form the first insulating film 3 (initial oxidation step).

次いで、図2(b)に示すように、初期酸化工程の後に、P型ガードリング層形成予定部の上部に位置する第1の絶縁膜3をエッチング除去して低濃度N−型シリコン層2の表面を露出させる(窓開け工程)。   Next, as shown in FIG. 2B, after the initial oxidation step, the first insulating film 3 located above the portion where the P-type guard ring layer is to be formed is removed by etching to remove the low-concentration N-type silicon layer 2. To expose the surface (window opening process).

この後、図2(c)に示すように、窓開け工程の後に露出したN−型シリコン層2の表面に第1の絶縁膜3をマスクとしてP型ドーパントであるボロンを注入し、熱拡散法にてドライブ拡散を施してN−型シリコン層2の表面からN−型シリコン層2内へ環状に延在するP型ガードリング層6を形成し、N型シリコン基板1と低濃度N−型シリコン層2とP型ガードリング層6とから成る半導体基板Sを構成する(P型ガードリング層形成工程)。   Thereafter, as shown in FIG. 2 (c), boron, which is a P-type dopant, is implanted into the surface of the N-type silicon layer 2 exposed after the window opening process using the first insulating film 3 as a mask to perform thermal diffusion. The P-type guard ring layer 6 extending annularly from the surface of the N-type silicon layer 2 into the N-type silicon layer 2 is formed by drive diffusion by the method, and the N-type silicon substrate 1 and the low concentration N- A semiconductor substrate S composed of a p-type silicon layer 2 and a p-type guard ring layer 6 is formed (P-type guard ring layer forming step).

次いで、図3(a)に示すように、半導体基板Sの第一主面上に形成された該基板の周縁からP型ガードリング層6の一部までを覆う環状の第1の絶縁膜3を残して、他の部分の第1の絶縁膜3を選択的にエッチング除去してN−型シリコン層2の表面とP型ガードリング層6の表面とを露出させる(第1の絶縁膜除去工程)。   Next, as shown in FIG. 3A, an annular first insulating film 3 covering the periphery of the substrate formed on the first main surface of the semiconductor substrate S to a part of the P-type guard ring layer 6. The other portions of the first insulating film 3 are selectively removed by etching to expose the surface of the N− type silicon layer 2 and the surface of the P type guard ring layer 6 (first insulating film removal). Process).

次いで、図3(b)に示すように、熱処理あるいはCVD法によって第1の絶縁膜除去工程にて露出させたN−型シリコン層2の表面とP型ガードリング層6の表面に第2の絶縁膜5を形成し、数nmから数百nmの幅の複数の第2の絶縁膜5を残して、他の部分の第2の絶縁膜5をエッチング除去する(第2の絶縁膜形成工程)。   Next, as shown in FIG. 3B, the second surface is exposed to the surface of the N-type silicon layer 2 and the surface of the P-type guard ring layer 6 exposed in the first insulating film removal step by heat treatment or CVD. The insulating film 5 is formed, and the second insulating film 5 in other portions is removed by etching while leaving the plurality of second insulating films 5 having a width of several nm to several hundred nm (second insulating film forming step). ).

そして、図3(c)に示すように、蒸着あるいはスパッタにて、第1の絶縁膜3で囲まれた複数の第2の絶縁膜5およびN−型シリコン層2の表面およびP型ガードリング層6の表面を覆い、さらに第1の絶縁膜3の周辺まで延在する金属層4としてモリブデン層を積層する(ショットキーメタル形成工程)。   Then, as shown in FIG. 3C, the surface of the plurality of second insulating films 5 and the N− type silicon layer 2 surrounded by the first insulating film 3 and the P-type guard ring by vapor deposition or sputtering. A molybdenum layer is laminated as a metal layer 4 covering the surface of the layer 6 and extending to the periphery of the first insulating film 3 (Schottky metal forming step).

そして最後に、図3(d)に示すように、熱処理にて低濃度N−型シリコン層2およびP型ガードリング層6と金属層4との共晶層7を形成する(共晶層形成工程)。図4はその要部拡大図であり、第2の絶縁膜パターン5の間隔と大きさにより、図5にバンド図を示すようにバリアハイトが変化する。第2の絶縁膜パターン5の幅(大きさ)については共晶層形成工程における熱処理によって共晶層が前記絶縁膜パターン下でつながるように熱処理を行うようにすればよい。   And finally, as shown in FIG.3 (d), the eutectic layer 7 of the low concentration N <-> type | mold silicon layer 2 and the P type guard ring layer 6, and the metal layer 4 is formed by heat processing (eutectic layer formation). Process). FIG. 4 is an enlarged view of a main part thereof, and the barrier height changes depending on the interval and size of the second insulating film pattern 5 as shown in the band diagram of FIG. The width (size) of the second insulating film pattern 5 may be heat-treated so that the eutectic layer is connected under the insulating film pattern by heat treatment in the eutectic layer forming step.

なお、本実施の形態において、N−型のシリコン層2と金属層4との間に介在させる絶縁膜として複数の第2の絶縁膜パターン5を平行に形成されたものとして説明したが、これに限定されるものでは無く、図6に変形例を示すように、点在する円状等とし、そのピッチを調整するようにしても良い。この第2の絶縁膜パターンの幅については熱処理によって共晶層が前記絶縁膜パターン下でつながるように熱処理を行うようにすればよい。   Although the present embodiment has been described on the assumption that a plurality of second insulating film patterns 5 are formed in parallel as an insulating film interposed between the N− type silicon layer 2 and the metal layer 4, The present invention is not limited to this, and as shown in a modified example in FIG. With respect to the width of the second insulating film pattern, heat treatment may be performed so that the eutectic layer is connected under the insulating film pattern by heat treatment.

尚、本実施の形態において、第1導電型をN型とし、第2導電型をP型として説明したが、これにも限定されるものでは無く、双方を逆に反転させても良い。その場合、アノードとカソードも逆になる。   In the present embodiment, the first conductivity type is N-type and the second conductivity type is P-type. However, the present invention is not limited to this, and both may be reversed. In that case, the anode and cathode are also reversed.

(実施の形態2)
次に、本発明の実施の形態2について説明する。本実施の形態では、図7に示すように、第1および第2のショットキーバリアダイオードD1,D2を同一基板上に形成した半導体集積回路であり、同一の金属層4を用いつつも、第1のショットキーバリアダイオードD1の方が第2のショットキーバリアダイオードD2よりもバリアハイトが高くなるように形成されている。この第1および第2のショットキーバリアダイオードのショットキー接合面を構成する金属層4は同一の金属層(モリブデン)であり、前記第1のショットキーバリアダイオードのショットキー接合面の第2の絶縁膜は、前記第2のショットキーバリアダイオードのショットキー接合面の第2の絶縁膜とはパターンピッチが大きい。
この構成によれば、同一金属層で2種の高さのショットキー障壁を得ることができるため、金属層の形成およびパターニング工程が1回ですみ工数の低減を図ることができる。
(Embodiment 2)
Next, a second embodiment of the present invention will be described. In the present embodiment, as shown in FIG. 7, the first and second Schottky barrier diodes D1 and D2 are semiconductor integrated circuits formed on the same substrate, and the same metal layer 4 is used while the first metal layer 4 is used. The one Schottky barrier diode D1 is formed to have a higher barrier height than the second Schottky barrier diode D2. The metal layer 4 constituting the Schottky junction surface of the first and second Schottky barrier diodes is the same metal layer (molybdenum), and the second Schottky junction surface of the first Schottky barrier diode is the second. The insulating film has a larger pattern pitch than the second insulating film on the Schottky junction surface of the second Schottky barrier diode.
According to this configuration, two types of Schottky barriers can be obtained with the same metal layer, so that the number of steps can be reduced by forming and patterning the metal layer only once.

(実施の形態3)
次に、本発明の実施の形態3について説明する。本実施の形態では、図8に示すように、ショットキーバリアダイオードDと、トレンチMOSFET(MOS)とを同一基板上に形成した半導体集積回路であり、同一の金属層4を用いつつも、第1のショットキーバリアダイオードDのショットキー接合と、トレンチMOSFETのオーミック接合とを良好に形成している。このショットキーバリアダイオードのショットキー接合面を構成する金属層4と、トレンチMOSFETの電極とは同一の金属層(モリブデン)で構成されている。
(Embodiment 3)
Next, a third embodiment of the present invention will be described. In the present embodiment, as shown in FIG. 8, the Schottky barrier diode D and the trench MOSFET (MOS) are semiconductor integrated circuits formed on the same substrate, and the same metal layer 4 is used while the first metal layer 4 is used. The Schottky junction of one Schottky barrier diode D and the ohmic junction of the trench MOSFET are formed well. The metal layer 4 constituting the Schottky junction surface of this Schottky barrier diode and the electrode of the trench MOSFET are made of the same metal layer (molybdenum).

ショットキーバリアダイオードDについては、前記実施の形態1および2と同様であり説明を省略するが、MOSFETはこのN型シリコン基板1上に形成されたN型エピタキシャル成長層で構成されたドレイン領域11上にP型領域14と、P型領域14の表面上に形成されたN+ 型のソース領域13とを構成している。そして、ソース領域13及びP型領域14を貫通し且つドレイン領域11の上部に達するトレンチTが設けられ、該トレンチTの内部にはドープトポリシリコンからなる縦型のゲート電極20が埋め込まれている。この縦型のゲート電極20の最上面は、ソース領域13の存在するエピタキシャル層の表面よりも所定の深さだけ下に位置するように形成される。そして、前記トレンチTの内部における縦型のゲート電極20の上側に絶縁膜30が充填されている。また、ドレイン領域11及びP型領域14のそれぞれにおける前記トレンチの垂直な壁面となる面と、縦型のゲート電極20との間には、ゲート絶縁膜となる酸化シリコン膜40が介在している。また、エピタキシャル層Eの上には、ソース領域13に接続される金属層4からなる電極が設けられている。
この構成によれば、MOSFETのソース配線と同一金属層で所望の障壁高さのショットキー障壁を得ることができるため、金属層の形成およびパターニング工程が1回ですみ工数の低減を図ることができる。
The Schottky barrier diode D is the same as in the first and second embodiments, and the description thereof is omitted. However, the MOSFET is on the drain region 11 composed of an N-type epitaxial growth layer formed on the N-type silicon substrate 1. In addition, a P-type region 14 and an N + -type source region 13 formed on the surface of the P-type region 14 are configured. A trench T that penetrates the source region 13 and the P-type region 14 and reaches the upper portion of the drain region 11 is provided, and a vertical gate electrode 20 made of doped polysilicon is embedded in the trench T. Yes. The uppermost surface of the vertical gate electrode 20 is formed to be located a predetermined depth below the surface of the epitaxial layer where the source region 13 exists. An insulating film 30 is filled on the upper side of the vertical gate electrode 20 in the trench T. A silicon oxide film 40 serving as a gate insulating film is interposed between the vertical gate electrode 20 and the surface serving as the vertical wall surface of the trench in each of the drain region 11 and the P-type region 14. . On the epitaxial layer E, an electrode made of the metal layer 4 connected to the source region 13 is provided.
According to this configuration, a Schottky barrier having a desired barrier height can be obtained with the same metal layer as the source wiring of the MOSFET, so that the number of steps can be reduced by forming and patterning the metal layer only once. it can.

ショットキーバリアダイオードおよびこれを用いた半導体集積回路として有用であり、特に使用用途に応じた順方向特性、逆方向特性を発現させるのに適していることからDCDC電源回路など種々のデバイスに適用可能である。   It is useful as a Schottky barrier diode and a semiconductor integrated circuit using the same, and can be applied to various devices such as a DCDC power supply circuit because it is suitable for developing a forward characteristic and a reverse characteristic according to the intended use. It is.

本発明の実施の形態1におけるショットキーバリアダイオードの断面図および上面図Sectional drawing and top view of Schottky barrier diode in Embodiment 1 of this invention 同ショットキーバリアダイオードの製造工程図Manufacturing process diagram of the Schottky barrier diode 同ショットキーバリアダイオードの製造工程図Manufacturing process diagram of the Schottky barrier diode 本発明の実施の形態1におけるショットキーバリアダイオードの要部説明図Explanatory drawing of the principal part of the Schottky barrier diode in Embodiment 1 of this invention 本発明の実施の形態1におけるショットキーバリアダイオードの原理説明図Explanatory drawing of the principle of the Schottky barrier diode in Embodiment 1 of this invention 本発明の実施の形態の変形例を示す図The figure which shows the modification of embodiment of this invention 本発明の実施の形態2における半導体装置を示す断面図および上面図Sectional drawing and top view which show the semiconductor device in Embodiment 2 of this invention 本発明の実施の形態3における半導体装置を示す断面図および上面図Sectional drawing and top view which show the semiconductor device in Embodiment 3 of this invention 従来のショットキーバリア半導体装置の断面図Sectional view of a conventional Schottky barrier semiconductor device

符号の説明Explanation of symbols

1 N型半導体基板
2 低濃度N型半導体層
3 第1の絶縁膜
4 金属層
5 第2の絶縁膜
6 P型ガードリング層
7 共晶層
S 半導体基板
D1 第一のショットキーバリアダイオード
D2 第二のショットキーバリアダイオード
101 N型半導体基板
102 低濃度N型半導体層
103 酸化膜
104 第一のショットキーメタル
104s 第二のショットキーメタル
105 表面電極メタル
106 P型半導体領域
108 裏面電極メタル
DESCRIPTION OF SYMBOLS 1 N type semiconductor substrate 2 Low concentration N type semiconductor layer 3 First insulating film 4 Metal layer 5 Second insulating film 6 P type guard ring layer 7 Eutectic layer S Semiconductor substrate D1 First Schottky barrier diode D2 First Second Schottky barrier diode 101 N-type semiconductor substrate 102 Low-concentration N-type semiconductor layer 103 Oxide film 104 First Schottky metal 104s Second Schottky metal 105 Surface electrode metal 106 P-type semiconductor region 108 Back electrode metal

Claims (21)

第1導電型の半導体層を表面に備えた半導体基板と、
前記半導体層の表面から層内に延びる第2導電型の半導体領域からなるガードリング層と、
前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合領域を形成した半導体装置であって、
前記ショットキー接合領域は
前記金属層と前記半導体層との間に共晶層が形成された共晶領域と、前記共晶領域で囲まれ、前記金属層と前記半導体層との間に絶縁膜パターンが介在し、前記共晶領域よりも共晶厚さが薄い共晶間領域とを含む半導体装置。
A semiconductor substrate provided with a semiconductor layer of a first conductivity type on the surface;
A guard ring layer comprising a semiconductor region of a second conductivity type extending from the surface of the semiconductor layer into the layer;
A semiconductor device in which a Schottky junction region is formed by a surface of the semiconductor layer surrounded by the guard ring and a metal layer formed on the surface of the semiconductor layer,
The Schottky junction region is surrounded by a eutectic region in which a eutectic layer is formed between the metal layer and the semiconductor layer, and an insulating film between the metal layer and the semiconductor layer. A semiconductor device including an inter-eutectic region having a pattern and a thinner eutectic thickness than the eutectic region.
請求項1に記載の半導体装置であって、
前記共晶層は、前記絶縁膜パターン下でつながるように形成された半導体装置。
The semiconductor device according to claim 1,
The eutectic layer is a semiconductor device formed to be connected under the insulating film pattern.
請求項1または2に記載の半導体装置であって、
前記半導体層表面には、前記ガードリング層の一部を覆う、環状の第1の絶縁膜が形成されており、
前記ショットキー接合領域の前記半導体層表面には、第2の絶縁膜からなる前記絶縁膜パターンが形成された半導体装置。
The semiconductor device according to claim 1, wherein
On the surface of the semiconductor layer, an annular first insulating film that covers a part of the guard ring layer is formed,
A semiconductor device in which the insulating film pattern made of a second insulating film is formed on the surface of the semiconductor layer in the Schottky junction region.
請求項1乃至3のいずれかに記載の半導体装置であって、
前記絶縁膜パターンは幅が数百nmよりも小さい半導体装置。
A semiconductor device according to any one of claims 1 to 3,
The insulating film pattern is a semiconductor device having a width smaller than several hundred nm.
請求項1乃至4のいずれかに記載の半導体装置であって、
前記第2の絶縁膜は酸素原子を含む半導体装置。
The semiconductor device according to claim 1,
The second insulating film is a semiconductor device containing oxygen atoms.
請求項1乃至4のいずれかに記載の半導体装置であって、
前記第2の絶縁膜は窒素原子を含む半導体装置。
The semiconductor device according to claim 1,
The second insulating film is a semiconductor device containing nitrogen atoms.
請求項1乃至4のいずれかに記載の半導体装置であって、
前記第2の絶縁膜は酸素原子及び窒素原子を含む半導体装置。
The semiconductor device according to claim 1,
The second insulating film is a semiconductor device containing oxygen atoms and nitrogen atoms.
請求項1乃至7のいずれかに記載の半導体装置であって、
前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として含む半導体集積回路を備えた半導体装置。
A semiconductor device according to claim 1,
A semiconductor device comprising a semiconductor integrated circuit including a Schottky barrier diode having the Schottky junction as a circuit element.
請求項8に記載の半導体装置であって、
前記半導体集積回路は、MOSFETを回路要素として含む半導体装置。
The semiconductor device according to claim 8,
The semiconductor integrated circuit is a semiconductor device including a MOSFET as a circuit element.
請求項8または9に記載の半導体装置であって、
第1のショットキーバリアダイオードと第2のショットキーバリアダイオードとを具備し、
前記第1および第2のショットキーバリアダイオードのショットキー接合領域を構成する金属層は同一の金属層であり、
前記第1のショットキーバリアダイオードのショットキー接合領域の第2の絶縁膜は、前記第2のショットキーバリアダイオードのショットキー接合領域の第2の絶縁膜とはパターンピッチが異なる半導体装置。
A semiconductor device according to claim 8 or 9, wherein
Comprising a first Schottky barrier diode and a second Schottky barrier diode;
The metal layers constituting the Schottky junction regions of the first and second Schottky barrier diodes are the same metal layer,
The second insulating film in the Schottky junction region of the first Schottky barrier diode is a semiconductor device having a pattern pitch different from that of the second insulating film in the Schottky junction region of the second Schottky barrier diode.
請求項1乃至10のいずれかに記載の半導体装置であって、
前記金属層は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層と、アルミニウムを含む電極層とで構成される半導体装置。
A semiconductor device according to claim 1,
The metal layer is a semiconductor device including a Schottky metal layer containing any of nickel, molybdenum, and titanium and an electrode layer containing aluminum.
第1導電型の半導体層を表面に備えた半導体基板を用意する工程と、
前記半導体層の表面から層内に延びる第2導電型の半導体領域からなるガードリング層を形成する工程と、
前記ガードリングで囲まれた前記半導体層表面と、前記半導体層表面に形成された金属層とでショットキー接合を形成する工程を含む半導体装置の製造方法であって、
前記ショットキー接合を形成する工程が、
前記半導体層表面に、絶縁膜パターンを形成する工程と、
金属層を形成する工程と、
前記金属層と前記半導体層との共晶反応により、共晶層を形成する工程とを含み、
前記金属層と前記半導体層との間に共晶層が形成された共晶領域と、前記共晶領域で囲まれ、前記金属層と前記半導体層との間に絶縁膜パターンが介在し、前記共晶領域よりも共晶厚さが薄い共晶間領域とを含む半導体装置の製造方法。
Preparing a semiconductor substrate having a first conductivity type semiconductor layer on its surface;
Forming a guard ring layer comprising a semiconductor region of a second conductivity type extending from the surface of the semiconductor layer into the layer;
A method of manufacturing a semiconductor device, including a step of forming a Schottky junction between the surface of the semiconductor layer surrounded by the guard ring and a metal layer formed on the surface of the semiconductor layer,
Forming the Schottky junction;
Forming an insulating film pattern on the surface of the semiconductor layer;
Forming a metal layer;
Forming a eutectic layer by a eutectic reaction between the metal layer and the semiconductor layer,
A eutectic region in which a eutectic layer is formed between the metal layer and the semiconductor layer; and an eutectic region surrounded by the eutectic region, and an insulating film pattern interposed between the metal layer and the semiconductor layer, A method for manufacturing a semiconductor device, comprising: an intereutectic region having a eutectic thickness smaller than that of the eutectic region.
請求項12に記載の半導体装置の製造方法であって、
前記共晶層を形成する工程は、共晶層が前記絶縁膜パターン下でつながるように熱処理を行う工程である半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 12,
The step of forming the eutectic layer is a method of manufacturing a semiconductor device, which is a step of performing heat treatment so that the eutectic layer is connected under the insulating film pattern.
請求項12または13に記載の半導体装置の製造方法であって、
第1導電型の半導体基板の上にエピタキシャル成長で前記半導体基板よりも低濃度の第1導電型の半導体層を形成する工程と、
前記半導体層上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜にガードリング形成予定領域に対応する開口を形成し、前記半導体層を露出させる窓開け工程と、
露出した前記半導体層表面に第2導電型の不純物を注入し、前記半導体層の表面から層内へ環状に延在するガードリング層を形成する工程と、
前記半導体層の周縁から前記ガードリング層の一部までを覆う環状のパターンを構成するように前記第1の絶縁膜を残して、他の部分の前記第1の絶縁膜を選択的に除去する工程と、
前記第1の絶縁膜を除去する工程によって露出させた前記半導体層の表面および、ガードリング層の表面に数nmから数百nmの幅の第2の絶縁膜を形成する工程と、
前記半導体層の表面および前記ガードリング層の表面に金属層を形成する工程と、
熱処理によって前記半導体層および前記ガードリング層と金属層との共晶層を形成する共晶層形成工程と、を含むことを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 12 or 13,
Forming a first conductivity type semiconductor layer having a concentration lower than that of the semiconductor substrate by epitaxial growth on the first conductivity type semiconductor substrate;
Forming a first insulating film on the semiconductor layer;
Forming a window corresponding to a guard ring formation scheduled region in the first insulating film, and exposing the semiconductor layer; and
Injecting a second conductivity type impurity into the exposed semiconductor layer surface to form a guard ring layer extending annularly from the surface of the semiconductor layer into the layer;
The first insulating film is selectively removed while leaving the first insulating film so as to form an annular pattern covering the periphery of the semiconductor layer to a part of the guard ring layer. Process,
Forming a second insulating film having a width of several to several hundred nm on the surface of the semiconductor layer exposed by the step of removing the first insulating film and the surface of the guard ring layer;
Forming a metal layer on the surface of the semiconductor layer and the surface of the guard ring layer;
And a eutectic layer forming step of forming a eutectic layer of the semiconductor layer and the guard ring layer and the metal layer by heat treatment.
請求項12乃至14のいずれかに記載の半導体装置の製造方法であって、
前記第2の絶縁膜を形成する工程は、CVD法により絶縁膜を形成し、フォトリソグラフィによりパターニングする工程である半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 12, comprising:
The step of forming the second insulating film is a method of manufacturing a semiconductor device, which is a step of forming an insulating film by a CVD method and patterning by a photolithography.
請求項12乃至15のいずれかに記載の半導体装置の製造方法であって、
前記第2の絶縁膜を形成する工程は、酸化シリコン膜を形成する工程である半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 12, comprising:
The method of manufacturing a semiconductor device, wherein the step of forming the second insulating film is a step of forming a silicon oxide film.
請求項12乃至15のいずれかに記載の半導体装置の製造方法であって、
前記第2の絶縁膜を形成する工程は、窒化シリコン膜を形成する工程である半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 12, comprising:
The method of manufacturing a semiconductor device, wherein the step of forming the second insulating film is a step of forming a silicon nitride film.
請求項12乃至15のいずれかに記載の半導体装置の製造方法であって、
前記第2の絶縁膜を形成する工程は、酸窒化シリコン膜を形成する工程である半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 12, comprising:
The method of manufacturing a semiconductor device, wherein the step of forming the second insulating film is a step of forming a silicon oxynitride film.
請求項12乃至18のいずれかに記載の半導体装置の製造方法であって、
前記ショットキー接合を備えたショットキーバリアダイオードを回路要素として半導体集積回路を構成するものであり、
前記半導体集積回路内で用いられる金属層を用いて、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ(バリアハイト)が所望の値となるように、前記絶縁膜パターンの大きさおよび密度を決定する工程と、
前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、絶縁膜パターンを形成する工程とを含む半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 12, comprising:
A semiconductor integrated circuit is configured with a Schottky barrier diode having the Schottky junction as a circuit element,
Using the metal layer used in the semiconductor integrated circuit, the size and density of the insulating film pattern are determined so that the barrier height (barrier height) of the Schottky junction in the Schottky barrier diode becomes a desired value. And a process of
Forming a dielectric film pattern so as to have a desired barrier height in the semiconductor integrated circuit prior to forming the metal layer.
請求項12乃至19のいずれかに記載の半導体装置の製造方法であって、
複数のショットキーバリアダイオードを含み、前記ショットキーバリアダイオードにおけるショットキー接合の障壁高さ(バリアハイト)が所望の値となるように、ショットキーバリアダイオード毎に前記絶縁膜パターンの大きさおよび密度を決定する工程と、
前記金属層の形成に先立ち、前記半導体集積回路内で所望のバリアハイトをもつように、前記絶縁膜パターンの大きさまたは密度の異なる絶縁膜パターンを形成する工程とを含む半導体装置の製造方法。
A method of manufacturing a semiconductor device according to any one of claims 12 to 19,
A plurality of Schottky barrier diodes are included, and the size and density of the insulating film pattern are set for each Schottky barrier diode so that the barrier height (barrier height) of the Schottky junction in the Schottky barrier diode becomes a desired value. A step of determining;
Forming an insulating film pattern having a different size or density of the insulating film pattern so as to have a desired barrier height in the semiconductor integrated circuit prior to forming the metal layer.
請求項12乃至20のいずれかに記載の半導体装置の製造方法であって、
前記金属層を形成する工程は、ニッケル、モリブデン、チタンのいずれかを含むショットキーメタル層を形成する工程と、アルミニウムを含む電極層を形成する工程とを含む半導体装置の製造方法。
A method for manufacturing a semiconductor device according to any one of claims 12 to 20,
The step of forming the metal layer includes a step of forming a Schottky metal layer containing any of nickel, molybdenum, and titanium and a step of forming an electrode layer containing aluminum.
JP2007231722A 2007-09-06 2007-09-06 Semiconductor device, and its manufacturing method Withdrawn JP2009064969A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007231722A JP2009064969A (en) 2007-09-06 2007-09-06 Semiconductor device, and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007231722A JP2009064969A (en) 2007-09-06 2007-09-06 Semiconductor device, and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2009064969A true JP2009064969A (en) 2009-03-26

Family

ID=40559294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007231722A Withdrawn JP2009064969A (en) 2007-09-06 2007-09-06 Semiconductor device, and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2009064969A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201659A (en) * 2016-05-02 2017-11-09 ローム株式会社 Electronic component and manufacturing method for the same
CN113169224A (en) * 2018-12-27 2021-07-23 京瓷株式会社 Circuit and electric device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201659A (en) * 2016-05-02 2017-11-09 ローム株式会社 Electronic component and manufacturing method for the same
CN113169224A (en) * 2018-12-27 2021-07-23 京瓷株式会社 Circuit and electric device

Similar Documents

Publication Publication Date Title
JP4980663B2 (en) Semiconductor device and manufacturing method
KR101473141B1 (en) Semiconductor device and manufacturing method of the same
JP5298565B2 (en) Semiconductor device and manufacturing method thereof
EP1359624A2 (en) Vertical type MOSFET and manufacturing method thereof
JP4435847B2 (en) Semiconductor device and manufacturing method thereof
JP2005191227A (en) Semiconductor device
JP2008103563A (en) Superjunction semiconductor device manufacturing method
JP5687128B2 (en) Semiconductor device and manufacturing method thereof
JP2004127968A (en) Semiconductor device and its fabricating method
JP5754397B2 (en) Manufacturing method of vertical trench IGBT
JP2010003960A (en) Semiconductor device, and manufacturing method thereof
JP5939448B2 (en) Semiconductor device and manufacturing method thereof
TWI324826B (en) Semiconductor device and manufacturing method of the same
JP2018082050A (en) Silicon carbide semiconductor element and manufacturing method of the same
KR20110086714A (en) Semiconductor device and semiconductor device manufacturing method
JP2006210569A (en) Semiconductor device and manufacturing method thereof
JP5616720B2 (en) Semiconductor device and manufacturing method thereof
JP5881100B2 (en) Manufacturing method of semiconductor device
JP2011040431A (en) Semiconductor device and method of manufacturing the same
JP5526493B2 (en) Trench gate type semiconductor device and manufacturing method thereof
JP4794546B2 (en) Semiconductor device and manufacturing method thereof
JP2006186134A (en) Semiconductor device
JP2019036688A (en) Semiconductor device and method of manufacturing the same
JP5367332B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2009064969A (en) Semiconductor device, and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100805

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20111107

Free format text: JAPANESE INTERMEDIATE CODE: A761