JP2009054050A - Raid装置、raid装置の制御部およびraid装置のライトバック制御方法 - Google Patents

Raid装置、raid装置の制御部およびraid装置のライトバック制御方法 Download PDF

Info

Publication number
JP2009054050A
JP2009054050A JP2007221721A JP2007221721A JP2009054050A JP 2009054050 A JP2009054050 A JP 2009054050A JP 2007221721 A JP2007221721 A JP 2007221721A JP 2007221721 A JP2007221721 A JP 2007221721A JP 2009054050 A JP2009054050 A JP 2009054050A
Authority
JP
Japan
Prior art keywords
write
data
raid
storage area
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007221721A
Other languages
English (en)
Other versions
JP4430092B2 (ja
Inventor
Hidejiro Ookurotani
秀治郎 大黒谷
Mikio Ito
実希夫 伊藤
Kazuhiko Ikeuchi
和彦 池内
Chikashi Maeda
親志 前田
秀夫 ▲高▼橋
Hideo Takahashi
Yoshihito Konta
與志仁 紺田
Norihide Kubota
典秀 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007221721A priority Critical patent/JP4430092B2/ja
Priority to US12/179,942 priority patent/US8364893B2/en
Publication of JP2009054050A publication Critical patent/JP2009054050A/ja
Application granted granted Critical
Publication of JP4430092B2 publication Critical patent/JP4430092B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12Replacement control
    • G06F12/121Replacement control using replacement algorithms
    • G06F12/123Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

【課題】RAID4/RAID5/RAID6をサポートするRAID装置がRAID4/RAID5/RAID6以外のRAIDレベルをサポートする場合に、ライトバックの効率を向上すること。
【解決手段】バッファ管理部19がバッファの獲得待ち数を管理し、ダーティーデータがRAID4/RAID5/RAID6のデータであり、バッファの獲得待ち数が所定の数N以下でない場合に、ライトバックスケジュール部42が、ダーティーデータをライトバックしないようにする。
【選択図】 図1

Description

この発明は、ライトバックの効率を向上することができるRAID装置、RAID装置の制御部およびRAID装置のライトバック制御方法に関するものである。
データ記録の不揮発性、大容量性などの特徴を有する磁気ディスク装置はコンピュータの外部記憶装置として広く用いられている。データの内容を複数の磁気ディスク装置に二重化して記憶したり、パリティデータなどの冗長な情報を付け加えて記録したりするための装置としてRAID(リダンダント・アレイ・オブ・インエクスペンシブ・ディスク)装置が用いられている。
このようなRAID装置とホストコンピュータとの間でのデータの転送を制御するRAID制御装置は、大容量のキャッシュメモリを搭載し、そのキャッシュメモリに一時データを保持することによってデータ転送の性能向上を図っている。またこのようなRAID制御装置の配下には、様々なRAIDレベルの磁気ディスク装置が多数接続されて使用される。
RAID装置では、ホストコンピュータからキャッシュメモリに書き込まれたデータに対してはライトバック、すなわち非同期での磁気ディスク装置への書き出しが行われる。この磁気ディスク装置へのデータのライトバックは、RAID装置としての全体的な性能を考慮して、LRU(Least Recently Used)法によってアクセス頻度の低いデータから行われる。
一般的にRAID装置においては、キャッシュメモリの容量と磁気ディスク装置の合計した容量とを比較すると、圧倒的に磁気ディスク装置の合計した容量のほうが大きい。そのため、ライトバック動作を効率的に行うことで、キャッシュメモリの空き容量の低下を防ぎ、RAID装置の能力を十分に発揮することが要求される。
しかし、特定の磁気ディスク装置へのライトバックが多いと、その磁気ディスク装置の負荷が高くなり、RAID装置全体としてライトバックを効率良く行うことができない。そこで、ライトバックのスケジュール時にライトバックが多い磁気ディスク装置はスケジュールの対象から除外することが行われている(例えば、特許文献1参照。)。
特開2005−293205号公報
RAID装置がRAID4またはRAID5またはRAID6(以下「RAID4/RAID5/RAID6」と記載)をサポートする場合には、ライトバック時にパリティを計算するためにバッファが必要となる。したがって、RAID4/RAID5/RAID6の磁気ディスク装置が多数存在する場合には、多数のバッファが必要となり、磁気ディスク装置の負荷が低いときでも、バッファの不足によってライトバック処理が中断するという問題がある。
ライトバック処理中はキャッシュメモリに対して排他制御が行われるため、ライトバック処理が中断すると、ホストコンピュータからの処理を長時間阻害してしまう可能性もある。また、RAS処理によって一旦動作中のライトバックを回収する必要がある場合にも、その回収作業に時間を要してしまうという問題もある。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、バッファの不足に起因するライトバック処理の中断を防ぎ、ライトバックの効率を向上することができるRAID装置、RAID装置の制御部およびRAID装置のライトバック制御方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明は、上位装置と接続される第1のインタフェースが接続される第1のアダプタと、前記上位装置から送信されるデータの処理を制御する制御部と、前記データが記憶される複数の記憶装置と接続される第2のインタフェースが接続される第2のアダプタとを備えたRAID装置であって、前記制御部は、前記データを保持する第1の記憶域と、前記データを前記記憶装置にライトバックするライトバック動作時に使用される第2の記憶域と、前記第1の記憶域に記憶されるデータのライトバック動作種別と前記第2の記憶域の使用状況とを示すライトバック情報と、前記ライトバック情報に基づいてライトバック対象データを決定するライトバックデータ決定部と、前記ライトバック対象データを前記記憶装置に書き込むライトバック動作を行うライトバック実行部とを備える事を特徴とする。
また、本発明は、複数の記憶装置を備えたRAID装置の制御部であって、上位装置から送信されたデータを保持する第1の記憶域と、前記データを前記記憶装置にライトバックするライトバック動作時に使用される第2の記憶域と、前記第1の記憶域に記憶されるデータのライトバック動作種別と前記第2の記憶域の使用状況とを示すライトバック情報と、前記ライトバック情報に基づいてライトバック対象データを決定するライトバックデータ決定部と、前記ライトバック対象データを前記記憶装置に書き込むライトバック動作を行うライトバック実行部とを備える事を特徴とする。
また、本発明は、複数の記憶装置を備えたRAID装置のライトバック制御方法であって、上位装置から送られたデータを第1の記憶域に保持するステップと、前記記憶域に記憶されるデータのライトバック動作種別とライトバック動作時に使用される第2の記憶域の使用状況とに基づいてライトバック対象データを決定するステップと、前記ライトバック対象データを前記記憶装置に書き込むライトバックステップとを備える事を特徴とする。
かかる発明によれば、ライトバック情報に基づいてライトバック対象データを決定するよう構成したので、第2の記憶域の不足に起因するライトバック処理の中断を防ぐことができる。
また、本発明は、上記発明において、前記ライトバックデータ決定部は、前記第2の記憶域が使用中の場合は、ライトバック動作時に前記第2の記憶域を使用しないデータをライトバック対象として決定することを特徴とする。
本発明によれば、第2の記憶域が使用中の場合は、ライトバック動作時に第2の記憶域を使用しないデータをライトバック対象として決定するよう構成したので、第2の記憶域を使用しないデータを効率良くライトバックすることができる。
また、本発明は、上記発明において、前記ライトバックデータ決定部は、前記第2の記憶域の使用状況と前記記憶装置の負荷状態に基づいてライトバック対象データを決定することを特徴とする。
本発明によれば、記憶装置の負荷状態にも基づいてライトバック対象データを決定するよう構成したので、特定の記憶装置の負荷が高くなることを防ぐことができる。
本発明によれば、第2の記憶域の不足に起因するライトバック処理の中断を防ぐことができるので、ライトバックの効率を向上することができるという効果を奏する。そのため、キャッシュメモリの空き容量の低下を防止することができ、RAID装置の能力を十分に発揮することが可能となる。
本発明によれば、第2の記憶域を使用しないデータを効率良くライトバックするので、ライトバック全体の効率を向上することができるという効果を奏する。
また、本発明によれば、特定の記憶装置の負荷が高くなることを防ぐので、RAID装置全体としてライトバックの効率を向上することができるという効果を奏する。
以下に添付図面を参照して、この発明に係るRAID装置、RAID装置の制御部およびRAID装置のライトバック制御方法の好適な実施例を詳細に説明する。
まず、本実施例に係るRAID装置の構成について説明する。図1は、本実施例に係るRAID装置の構成を示す機能ブロック図である。同図に示すように、このRAID装置1は、複数のRAIDグループ10と、RAID制御装置12とを有する。なお、このRAID装置1は、RAID4、RAID5、RAID6および他のRAIDレベルをサポートするものとする。
図1では、RAID装置1が6つのRAIDグループRLU(レイド・ロジカル・ユニット)#00〜RLU#05から構成される。このうちRLU#04およびRLU#05のレベルはRAID1である。RLU#00およびRLU#01のレベルはRAID5であり、RLU#00はデータ格納用の磁気ディスク装置4台とパリティ格納用の1台の磁気ディスク装置を備え、RLU#01はデータ格納用の15台、パリティ格納用の1台の磁気ディスク装置を備える。RLU#02およびRLU#03のレベルはRAID1+0であり、RLU#02はデータ格納用の4台、ミラー用の4台の磁気ディスク装置を備え、RLU#03はデータ格納用の8台とミラー用の8台の磁気ディスク装置を備える。
RAID制御装置12は、RAIDグループ10へのデータの書き込みおよびRAIDグループ10からのデータの読み出しを制御する装置であり、ホストコンピュータ11との間のデータ転送を制御するためのチャネルアダプタ13、RAIDグループ10との間のデータ転送を制御するデバイスアダプタ14、および中央制御部15を備えている。
中央制御部15は、RAID制御装置12全体を制御する装置であり、キャッシュメモリ16と、キャッシュメモリ管理部17と、RAID装置管理部18と、バッファ管理部19と、ライトバック部41と、ライトバックスケジュール部42とを有する。
キャッシュメモリ16は、ホストコンピュータ11とRAIDグループ10との間で転送が行われるデータを一時的に保持するメモリである。キャッシュメモリ管理部17は、キャッシュメモリ16を管理する管理部であり、各キャッシュデータの状態などを管理する。各キャッシュデータの状態としては、まだ磁気ディスク装置に書き込みが行われていないかどうか、すなわちダーティーデータであるか否か、ライトバック中であるか否か、排他処理が行われているか否かなどがある。また、このキャッシュメモリ管理部17は、LRU法によってキャッシュデータを管理する。
図2は、LRU法によるキャッシュデータの管理を説明するための説明図である。同図において、RAID制御装置12のキャッシュメモリ16内のデータは、ホストコンピュータ11による使用頻度の最も高いMRUの位置のデータから、最も使用頻度の低いLRUの位置のデータまで、リンクを用いて並べられ、ホストコンピュータ11からのアクセスがあった場合にはキャッシュヒットしたものとして、最も使用頻度の高いデータとしてMRUの位置に接続される。また、ダーティーデータに対してはライトバック、すなわち非同期でのRAIDグループ10への書き出しが行われる。
RAID装置管理部18は、RAIDグループ10に関する情報を管理する管理部であり、各RAIDグループ10のRADIレベルに基づくライトバック動作種別、すなわちライトバック時にパリティを計算するためにバッファが必要となるかどうか、磁気ディスク装置の負荷などの情報を管理する。バッファ管理部19は、RAID4/RAID5/RAID6のキャッシュデータをライトバックする際にパリティの作成に必要となるバッファを管理する管理部である。なお、RAID装置管理部18が管理する各RAIDグループのライトバック動作種別、バッファ管理部19が管理するバッファの獲得待ち数の情報は、後述するようにライトバックの制御に用いられるライトバック情報を構成する。
ライトバック部41は、キャッシュデータのライトバックを行う処理部であり、RAID4/RAID5/RAID6のキャッシュデータに対しては、バンド幅ライトまたはスモールライトを行う。ここで、バンド幅ライトはストライプのデータが全て揃っている場合に行われるライトバックであり、スモールライトはストライプのデータのうち揃っていないデータがある場合に行われるライトバックである。
具体的には、このライトバック部41は、バンド幅ライトでは、以下の手順でライトバックを行う。
(1)バッファを確保する。
(2)キャッシュ領域上のダーティーデータから、新パリティを作成し、バッファに書き込む。
(3)キャッシュ領域上のダーティーデータと、バッファ上の新パリティをディスクに書き込む。
(4)バッファを開放する。
また、このライトバック部41は、スモールライトでは、以下の手順でライトバックを行う。
(1)バッファを確保する。
(2)ディスクから旧データと旧パリティを読み出して、バッファに書き込む。
(3)キャッシュ領域上のダーティーデータとバッファ上の旧データと旧パリティから、新パリティを作成し、バッファに書き込む。
(4)キャッシュ領域上のダーティーデータと、バッファ上の新パリティをディスクに書き込む。
(5)バッファを開放する。
ライトバックスケジュール部42は、ライトバックを行うキャッシュデータを決定し、ライトバック部41にライトバックを指示する処理部である。図3は、ライトバックスケジュール部42によるライトバック対象決定処理の処理手順を示すフローチャートである。なお、このライトバック対象決定処理は、ホストコンピュータ11からのディスクアクセス要求がないときなどに起動される。
図3に示すように、ライトバックスケジュール部42は、ダーティーデータが存在するか否かを判定し(ステップS101)、ダーティーデータが存在しない場合には、処理を終了する。一方、ダーティーデータが存在する場合には、LRU位置から順にダーティーデータを一つ選択し(ステップS102)、キャッシュメモリ管理部17が管理する情報に基づいてダーティーデータがライトバック中あるいは他の排他中であるか否かを判定する(ステップS103)。
その結果、ライトバック中でも他の排他中でもない場合には、ダーティーデータがRAID4/RAID5/RAID6のデータであるか否か、すなわちライトバック時にパリティを計算するためにバッファが必要となるかどうか(ライトバック動作種別)を判定し(ステップS104)、RAID4/RAID5/RAID6のデータでない場合には、ステップS106に進む。これに対して、RAID4/RAID5/RAID6のデータである場合には、バッファ管理部19が管理する情報に基づいてバッファの獲得待ち数が所定の数N以下であるか否かを判定する(ステップS105)。
その結果、バッファの獲得待ち数が所定の閾値N以下である場合には、ステップS106に進み、ダーティーデータの格納対象であるRAIDグループの磁気ディスク装置の負荷が閾値以下であるか否かをRAID装置管理部18が管理する情報に基づいて判定する(ステップS106)。その結果、閾値以下である場合には、ダーティーデータについてのライトバックをライトバック部41に指示する(ステップS107)。
これに対して、ダーティーデータの格納対象であるRAIDグループの磁気ディスク装置の負荷が閾値以下でない場合、バッファの獲得待ち数が所定の数N以下でない場合、ダーティーデータがライトバック中あるいは他の排他中である場合には、ライトバックを指示することなくステップS108に進む。
そして、最後のダーティーデータであるか否かを判定し(ステップS108)、最後のダーティーデータでない場合には、ステップS102に戻って次のダーティーデータを選択し、最後のダーティーデータである場合には、処理を終了する。
上述してきたように、本実施例では、バッファ管理部19がバッファの獲得待ち数を含む情報を管理し、ダーティーデータがRAID4/RAID5/RAID6のデータであり、バッファの獲得待ち数が所定の数N以下でない場合に、ライトバックスケジュール部42が、ダーティーデータをライトバックしないこととしたので、バッファの獲得待ちに起因してライトバック処理が中断する割合を減らすことができ、効率良くライトバックを行うことができる。また、所定の数Nを小さくすることによって、バッファの獲得待ちが発生しないようにすることもできる。そのため、キャッシュメモリの空き容量の低下を防止することができ、RAID装置の能力を十分に発揮することが可能となる。
なお、本実施例では、RAID制御装置について説明したが、このRAID制御装置は一般的なコンピュータシステムを基本として構成することが可能である。図4はそのようなコンピュータシステム、すなわちハードウェア環境の構成ブロック図である。
図4においてコンピュータシステムは中央処理装置(CPU)20、リードオンリメモリ(ROM)21、ランダムアクセスメモリ(RAM)22、通信インタフェース23、記憶装置24、入出力装置25、可搬型記憶媒体の読み取り装置26、およびこれらの全てが接続されたバス27によって構成されている。
記憶装置24としてはハードディスク、磁気ディスクなど様々な形式の記憶装置を使用することができ、このような記憶装置24、またはROM21に図3のフローチャートに一部の処理手順が示されたRAID制御プログラムが格納され、そのRAID制御プログラムがCPU20によって実行されることにより、本実施例に係るライトバックが可能となる。
このようなRAID制御プログラムは、プログラム提供者28からネットワーク29、および通信インタフェース23を介して、例えば記憶装置24に格納されることも、また市販され、流通している可搬型記憶媒体30に格納され、可搬型記憶媒体読み取り装置26にセットされて、CPU20によって実行されることも可能である。可搬型記憶媒体30としてはCD−ROM、フレキシブルディスク、光ディスク、光磁気ディスク、DVDなど様々な形式の記憶媒体を使用することができ、このような記憶媒体に格納されたRAID制御プログラムが可搬型記憶媒体読み取り装置26によって読み取られることにより、本実施例に係るライトバックが可能となる。
なお、ここでは、CPU20を用いるコンピュータシステムについて説明したが、CPUの代わりにMCU(Micro Controller Unit)やMPU(Micro Processing Unit)を用いることもできる。
(付記1)上位装置と接続される第1のインタフェースが接続される第1のアダプタと、
前記上位装置から送信されるデータの処理を制御する制御部と、
前記データが記憶される複数の記憶装置と接続される第2のインタフェースが接続される第2のアダプタと、
複数の記憶装置とを備えたRAID装置であって、
前記制御部は、
前記データを保持する第1の記憶域と、
前記データを前記記憶装置にライトバックするライトバック動作時に使用される第2の記憶域と、
前記第1の記憶域に記憶されるデータのライトバック動作種別と前記第2の記憶域の使用状況とを示すライトバック情報と、
前記ライトバック情報に基づいてライトバック対象データを決定するライトバックデータ決定部と、
前記ライトバック対象データを前記記憶装置に書き込むライトバック動作を行うライトバック実行部と
を備える事を特徴とするRAID装置。
(付記2)前記第2の記憶域は前記ライトバック動作時のパリティ計算に用いられ、前記ライトバック情報は前記データのライトバック動作時にパリティ計算の有無を示す情報を含むことを特徴とする付記1に記載のRAID装置。
(付記3)前記ライトバックデータ決定部は、前記第2の記憶域が使用中の場合は、ライトバック動作時に前記第2の記憶域を使用しないデータをライトバック対象として決定することを特徴とする付記1〜2に記載のRAID装置。
(付記4)前記ライトバックデータ決定部は、前記第2の記憶域の使用状況と前記記憶装置の負荷状態に基づいてライトバック対象データを決定することを特徴とする付記3に記載のRAID装置。
(付記5)複数の記憶装置を備えたRAID装置の制御部であって、
上位装置から送信されたデータを保持する第1の記憶域と、
前記データを前記記憶装置にライトバックするライトバック動作時に使用される第2の記憶域と、
前記第1の記憶域に記憶されるデータのライトバック動作種別と前記第2の記憶域の使用状況とを示すライトバック情報と、
前記ライトバック情報に基づいてライトバック対象データを決定するライトバックデータ決定部と、
前記ライトバック対象データを前記記憶装置に書き込むライトバック動作を行うライトバック実行部と
を備える事を特徴とするRAID装置の制御部。
(付記6)前記第2の記憶域は前記ライトバック動作時のパリティ計算に用いられ、前記ライトバック情報は前記データのライトバック動作時にパリティ計算の有無を示す情報を含むことを特徴とする付記5に記載のRAID装置の制御部。
(付記7)前記ライトバックデータ決定部は、前記第2の記憶域が使用中の場合は、ライトバック動作時に前記第2の記憶域を使用しないデータをライトバック対象として決定することを特徴とする付記5〜6に記載のRAID装置の制御部。
(付記8)前記ライトバックデータ決定部は、前記第2の記憶域の使用状況と前記記憶装置の負荷状態に基づいてライトバック対象データを決定することを特徴とする付記7に記載のRAID装置の制御部。
(付記9)複数の記憶装置を備えたRAID装置のライトバック制御方法であって、
上位装置から送られたデータを第1の記憶域に保持するステップと、
前記記憶域に記憶されるデータのライトバック動作種別とライトバック動作時に使用される第2の記憶域の使用状況とに基づいてライトバック対象データを決定するステップと、
前記ライトバック対象データを前記記憶装置に書き込むライトバックステップと
を備える事を特徴とするRAID装置のライトバック制御方法。
(付記10)前記第2の記憶域は前記ライトバック動作時のパリティ計算に用いられ、前記ライトバック情報は前記データのライトバック動作時にパリティ計算の有無を示す情報を含むことを特徴とする付記9に記載のRAID装置のライトバック制御方法。
(付記11)前記ライトバックデータ決定ステップは、前記第2の記憶域が使用中の場合は、ライトバック動作時に前記第2の記憶域を使用しないデータをライトバック対象として決定することを特徴とする付記9〜10に記載のRAID装置のライトバック制御方法。
(付記12)前記ライトバックデータ決定ステップは、前記第2の記憶域の使用状況と前記記憶装置の負荷状態に基づいてライトバック対象データを決定することを特徴とする付記11に記載のRAID装置のライトバック制御方法。
以上のように、本発明に係るRAID装置、RAID装置の制御部およびRAID装置のライトバック制御方法は、コンピュータシステムの記憶装置に有用であり、特に、多様なRAIDレベルをサポートする記憶装置に適している。
本実施例に係るRAID装置の構成を示す機能ブロック図である。 LRU法によるキャッシュデータの管理を説明するための説明図である。 ライトバックスケジュール部によるライトバック対象決定処理の処理手順を示すフローチャートである。 本実施例に係るRAID制御プログラムを実行するコンピュータの構成を示す機能ブロック図である。
符号の説明
1 RAID装置
10 RAIDグループ
11 ホストコンピュータ(サーバ)
12 RAID制御装置
13 チャネルアダプタ
14 デバイスアダプタ
15 中央制御部
16 キャッシュメモリ
17 キャッシュメモリ管理部
18 RAID装置管理部
19 バッファ管理部
20 CPU
21 リードオンリメモリ(ROM)
22 ランダムアクセスメモリ(RAM)
23 通信インタフェース
24 記憶装置
25 入出力装置
26 可搬型記憶媒体読み取り装置
27 バス
28 プログラム提供者
29 ネットワーク
30 可搬型記憶媒体
41 ライトバック部
42 ライトバックスケジュール部

Claims (5)

  1. 上位装置と接続される第1のインタフェースが接続される第1のアダプタと、
    前記上位装置から送信されるデータの処理を制御する制御部と、
    前記データが記憶される複数の記憶装置と接続される第2のインタフェースが接続される第2のアダプタと、
    複数の記憶装置とを備えたRAID装置であって、
    前記制御部は、
    前記データを保持する第1の記憶域と、
    前記データを前記記憶装置にライトバックするライトバック動作時に使用される第2の記憶域と、
    前記第1の記憶域に記憶されるデータのライトバック動作種別と前記第2の記憶域の使用状況とを示すライトバック情報と、
    前記ライトバック情報に基づいてライトバック対象データを決定するライトバックデータ決定部と、
    前記ライトバック対象データを前記記憶装置に書き込むライトバック動作を行うライトバック実行部と
    を備える事を特徴とするRAID装置。
  2. 前記ライトバックデータ決定部は、前記第2の記憶域が使用中の場合は、ライトバック動作時に前記第2の記憶域を使用しないデータをライトバック対象として決定することを特徴とする請求項1に記載のRAID装置。
  3. 前記ライトバックデータ決定部は、前記第2の記憶域の使用状況と前記記憶装置の負荷状態に基づいてライトバック対象データを決定することを特徴とする請求項2に記載のRAID装置。
  4. 複数の記憶装置を備えたRAID装置の制御部であって、
    上位装置から送信されたデータを保持する第1の記憶域と、
    前記データを前記記憶装置にライトバックするライトバック動作時に使用される第2の記憶域と、
    前記第1の記憶域に記憶されるデータのライトバック動作種別と前記第2の記憶域の使用状況とを示すライトバック情報と、
    前記ライトバック情報に基づいてライトバック対象データを決定するライトバックデータ決定部と、
    前記ライトバック対象データを前記記憶装置に書き込むライトバック動作を行うライトバック実行部と
    を備える事を特徴とするRAID装置の制御部。
  5. 複数の記憶装置を備えたRAID装置のライトバック制御方法であって、
    上位装置から送られたデータを第1の記憶域に保持するステップと、
    前記記憶域に記憶されるデータのライトバック動作種別とライトバック動作時に使用される第2の記憶域の使用状況とに基づいてライトバック対象データを決定するステップと、
    前記ライトバック対象データを前記記憶装置に書き込むライトバックステップと
    を備える事を特徴とするRAID装置のライトバック制御方法。
JP2007221721A 2007-08-28 2007-08-28 Raid装置、raid装置の制御部およびraid装置のライトバック制御方法 Active JP4430092B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007221721A JP4430092B2 (ja) 2007-08-28 2007-08-28 Raid装置、raid装置の制御部およびraid装置のライトバック制御方法
US12/179,942 US8364893B2 (en) 2007-08-28 2008-07-25 RAID apparatus, controller of RAID apparatus and write-back control method of the RAID apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007221721A JP4430092B2 (ja) 2007-08-28 2007-08-28 Raid装置、raid装置の制御部およびraid装置のライトバック制御方法

Publications (2)

Publication Number Publication Date
JP2009054050A true JP2009054050A (ja) 2009-03-12
JP4430092B2 JP4430092B2 (ja) 2010-03-10

Family

ID=40409299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007221721A Active JP4430092B2 (ja) 2007-08-28 2007-08-28 Raid装置、raid装置の制御部およびraid装置のライトバック制御方法

Country Status (2)

Country Link
US (1) US8364893B2 (ja)
JP (1) JP4430092B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140133603A (ko) * 2012-03-09 2014-11-19 텐센트 테크놀로지(센젠) 컴퍼니 리미티드 데이터 저장 방법 및 장치
JP2015111334A (ja) * 2013-12-06 2015-06-18 富士通株式会社 ストレージ制御装置、ストレージ制御プログラム、およびストレージ制御方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791980B2 (en) * 2012-06-05 2014-07-29 Tangome, Inc. Controlling CPU usage to balance fast and slow devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572660A (en) * 1993-10-27 1996-11-05 Dell Usa, L.P. System and method for selective write-back caching within a disk array subsystem
US5802572A (en) * 1996-03-15 1998-09-01 International Business Machines Corporation Write-back cache having sub-line size coherency granularity and method for maintaining coherency within a write-back cache
JP4429780B2 (ja) * 2004-03-31 2010-03-10 富士通株式会社 記憶制御装置、制御方法、および制御プログラム。
JP4435705B2 (ja) * 2005-03-14 2010-03-24 富士通株式会社 記憶装置、その制御方法及びプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140133603A (ko) * 2012-03-09 2014-11-19 텐센트 테크놀로지(센젠) 컴퍼니 리미티드 데이터 저장 방법 및 장치
KR101663215B1 (ko) * 2012-03-09 2016-10-14 텐센트 테크놀로지(센젠) 컴퍼니 리미티드 데이터 저장 방법 및 장치
JP2015111334A (ja) * 2013-12-06 2015-06-18 富士通株式会社 ストレージ制御装置、ストレージ制御プログラム、およびストレージ制御方法

Also Published As

Publication number Publication date
US8364893B2 (en) 2013-01-29
JP4430092B2 (ja) 2010-03-10
US20090063769A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
US7975168B2 (en) Storage system executing parallel correction write
JP4429780B2 (ja) 記憶制御装置、制御方法、および制御プログラム。
US7555599B2 (en) System and method of mirrored RAID array write management
US7127557B2 (en) RAID apparatus and logical device expansion method thereof
US8145828B2 (en) Flash memory-mounted storage apparatus
JP4372134B2 (ja) データ比較機能を有するストレージシステム
US7076605B1 (en) Method and apparatus for writing data to a storage device
JP5958020B2 (ja) ストレージシステム
US9015434B2 (en) Storage system, and apparatus and method for controlling storage
US20140115384A1 (en) Fast data recovery from hdd failure
US9582433B2 (en) Disk array flushing method and disk array flushing apparatus
JP3987295B2 (ja) 処理最適化方法、コンピュータ、及び記憶装置
JPWO2008136075A1 (ja) ストレージ管理プログラム、ストレージ管理装置およびストレージ管理方法
JP2005276196A (ja) ドライブ故障に続いてドライブリカバリを行うためのシステムおよび方法
US8769195B2 (en) Storage apparatus and storage apparatus control method
JP4430092B2 (ja) Raid装置、raid装置の制御部およびraid装置のライトバック制御方法
JP5505329B2 (ja) ディスクアレイ装置及びその制御方法
JP2008027162A (ja) データ記録装置およびデータ記録プログラム
US8667218B2 (en) Storage apparatus comprising RAID groups of RAID 1 series and control method of writing to RAID group of RAID 1 series
JP4714720B2 (ja) ストレージ装置及びその制御方法、並びにディスク装置
JP6613603B2 (ja) ストレージ制御装置、ストレージ制御プログラム、およびストレージシステム
JP7288191B2 (ja) ストレージ制御装置およびストレージ制御プログラム
JP4757320B2 (ja) コピー制御装置
JP2009244923A (ja) 負荷分散システム
JPH09305330A (ja) ディスクアレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4430092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4