JP2009049879A - Two-port type irreversible circuit element - Google Patents

Two-port type irreversible circuit element Download PDF

Info

Publication number
JP2009049879A
JP2009049879A JP2007215829A JP2007215829A JP2009049879A JP 2009049879 A JP2009049879 A JP 2009049879A JP 2007215829 A JP2007215829 A JP 2007215829A JP 2007215829 A JP2007215829 A JP 2007215829A JP 2009049879 A JP2009049879 A JP 2009049879A
Authority
JP
Japan
Prior art keywords
ferrite
center
port
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007215829A
Other languages
Japanese (ja)
Other versions
JP4793350B2 (en
Inventor
Takaya Wada
貴也 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007215829A priority Critical patent/JP4793350B2/en
Publication of JP2009049879A publication Critical patent/JP2009049879A/en
Application granted granted Critical
Publication of JP4793350B2 publication Critical patent/JP4793350B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a two-port type irreversible circuit element which reduces an insertion loss without increasing a firing step. <P>SOLUTION: The present invention relates to a 2-port type irreversible circuit element comprising a ferrite-magnet assembly constituted of a ferrite 32 which is held between a pair of permanent magnets and to which a DC magnetic field is applied, a first central electrode 35 and a second central electrode 36 disposed in the ferrite 32. The ferrite 32 is constituted of a central layer 33 and outside layers 34A, 34B securing an insulated state of the first and second central electrodes 35, 36, and is integrally fired while including the first and second central electrodes 35, 36. The first and second central electrodes 35, 36 are formed from Pd or Ag/Pd durable to high-temperature firing. On a surface of the second central electrode 36 formed on an outer surface of the outside layers 34A, 34B, a plating film is formed which is constituted of a metal material with high conductivity. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、2ポート型非可逆回路素子、特に、マイクロ波帯でアイソレータとして使用される2ポート型非可逆回路素子に関する。   The present invention relates to a two-port nonreciprocal circuit device, and more particularly to a two-port nonreciprocal circuit device used as an isolator in a microwave band.

従来より、アイソレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。   Conventionally, nonreciprocal circuit elements such as isolators have a characteristic of transmitting a signal only in a predetermined direction and not transmitting in a reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as a car phone or a mobile phone.

この種の非可逆回路素子は、中心電極が配置されたフェライトとそれに直流磁界を印加する永久磁石と、整合容量や抵抗などによって構成されている。特許文献1,2には、Ag/Pd合金で中心電極を形成したフェライトを焼成・一体化した3ポート型非可逆回路素子が記載されている。中心電極をAg/Pd合金で形成するのはフェライトの焼成温度が1350℃程度と高温であるため、それよりも焼結温度の低いCu,Agなどは用いることができないことによる。   This type of non-reciprocal circuit element includes a ferrite having a central electrode disposed thereon, a permanent magnet that applies a DC magnetic field thereto, a matching capacitor, a resistance, and the like. Patent Documents 1 and 2 describe a three-port nonreciprocal circuit device in which a ferrite having a central electrode formed of an Ag / Pd alloy is sintered and integrated. The reason why the center electrode is formed of an Ag / Pd alloy is that the firing temperature of ferrite is as high as about 1350 ° C., and therefore Cu, Ag, etc. having a sintering temperature lower than that cannot be used.

しかしながら、Pd又はAg/Pdは導電率が10×106S程度と低く、特に、第1及び第2中心電極をフェライトに配置し、グランドポートに接続された第2中心電極の他端とグランドポートとの間に整合容量を設けた挿入損失の低い2ポート型アイソレータでは、第2中心電極に大きな電流が流れるために、第2中心電極を導電率の低いPd又はAg/Pdで形成するとQ値が低くなり、かえって挿入損失が大きくなる問題点を有していた。 However, Pd or Ag / Pd has a low conductivity of about 10 × 10 6 S. In particular, the first and second center electrodes are arranged in ferrite, and the other end of the second center electrode connected to the ground port is connected to the ground. In a two-port isolator with a low insertion loss provided with a matching capacitor between the ports, a large current flows through the second center electrode. Therefore, if the second center electrode is formed of Pd or Ag / Pd having a low conductivity, Q However, there was a problem that the value was lowered and the insertion loss was increased.

一方、低挿入損失を維持するためには、導電率が高いCu,Agなどで中心電極を形成すればよいが、これではフェライトと同時焼成できないために別途焼成することになり、焼成工程が増加し、大幅なコストアップを招来してしまう。
特開平06−343005号公報 特開平10−270911号公報
On the other hand, in order to maintain low insertion loss, the center electrode may be formed of Cu, Ag or the like having high conductivity. However, since this cannot be simultaneously fired with ferrite, it is fired separately, increasing the firing process. However, this leads to a significant cost increase.
Japanese Patent Laid-Open No. 06-343005 JP-A-10-270911

そこで、本発明の目的は、焼成工程の増加を来すことなく、挿入損失が小さい2ポート型非可逆回路素子を提供することにある。   Accordingly, an object of the present invention is to provide a two-port nonreciprocal circuit device having a small insertion loss without increasing the firing process.

前記目的を達成するため、本発明に係る2ポート型非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された導体膜からなる第1中心電極と、
前記第1中心電極と電気的に絶縁状態で交差して前記フェライトに配置され、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続された導体膜からなる第2中心電極と、
前記入力ポートと前記出力ポートとの間に電気的に接続された第1整合容量と、
前記出力ポートと前記グランドポートとの間に電気的に接続された第2整合容量と、
前記入力ポートと前記出力ポートとの間に電気的に接続された抵抗と、
を備え、
前記フェライトと前記永久磁石は、前記第1及び第2中心電極が配置された面と平行に両側から永久磁石によって挟着されたフェライト・磁石組立体を構成し、
前記フェライトは、中心層と、前記第1中心電極と前記第2中心電極との絶縁状態を確保する外側層とで構成され、中心層上に第1中心電極がPd又はAg/Pdにて形成され、外側層の外面に第2中心電極がPd又はAg/Pdにて形成され、かつ、中心層、外側層、第1及び第2中心電極が一体的に焼結されており、
前記第2中心電極の表面には導電率が40×106S以上の金属材料からなるめっき膜が形成されていること、
を特徴とする。
In order to achieve the above object, a two-port non-reciprocal circuit device according to the present invention comprises
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first central electrode made of a conductor film disposed on the ferrite, having one end electrically connected to the input port and the other end electrically connected to the output port;
A second conductive film that intersects the first center electrode in an electrically insulated state and is disposed on the ferrite, having one end electrically connected to the output port and the other end electrically connected to the ground port; A center electrode;
A first matching capacitor electrically connected between the input port and the output port;
A second matching capacitor electrically connected between the output port and the ground port;
A resistor electrically connected between the input port and the output port;
With
The ferrite and the permanent magnet constitute a ferrite / magnet assembly sandwiched by permanent magnets from both sides in parallel with the surface on which the first and second center electrodes are disposed,
The ferrite is composed of a center layer and an outer layer that ensures insulation between the first center electrode and the second center electrode, and the first center electrode is formed of Pd or Ag / Pd on the center layer. The second center electrode is formed of Pd or Ag / Pd on the outer surface of the outer layer, and the center layer, the outer layer, the first and second center electrodes are integrally sintered,
A plating film made of a metal material having a conductivity of 40 × 10 6 S or more is formed on the surface of the second center electrode;
It is characterized by.

本発明に係る2ポート型非可逆回路素子においては、第2中心電極の表面に導電率が40×106S以上の金属材料からなるめっき膜を形成したため、第2中心電極のQ値が大きく、動作時に第2中心電極に大きな電流が容易に流れることになり、挿入損失がより低下する。しかも、フェライトの中心層と外側層と第1及び第2中心電極とを同時に一体的に焼成することができ、製造工程が簡略化される。また、第2中心電極は第1中心電極の外側に配置されるので、第2中心電極のコイルの断面積が大きくなってインダクタンスが大きくなり、挿入損失がより小さくなる。 In the two-port nonreciprocal circuit device according to the present invention, since the plating film made of a metal material having a conductivity of 40 × 10 6 S or more is formed on the surface of the second center electrode, the Q value of the second center electrode is large. During operation, a large current easily flows through the second center electrode, and the insertion loss is further reduced. In addition, the ferrite center layer, outer layer, and first and second center electrodes can be simultaneously and integrally fired, simplifying the manufacturing process. In addition, since the second center electrode is disposed outside the first center electrode, the cross-sectional area of the coil of the second center electrode is increased, the inductance is increased, and the insertion loss is further decreased.

本発明に係る2ポート型非可逆回路素子において、めっき膜はCu又はAgにて形成することができる。また、フェライトの中心層と外側層とはそれぞれの飽和磁化が異なっていることが好ましい。外側層の飽和磁化が中心層に対して小さい場合、あるいは、大きい場合のいずれであってもよい。同じフェライト(マイクロ波用磁性体材料)であっても、中心層と外側層とで飽和磁化を異ならせているので中心層と外側層とで透磁率に差を生じ、アイソレータとして動作する。   In the two-port nonreciprocal circuit device according to the present invention, the plating film can be formed of Cu or Ag. Further, it is preferable that the saturation magnetization differs between the ferrite central layer and the outer layer. Either the case where the saturation magnetization of the outer layer is small or the case where it is large relative to the central layer may be used. Even if the same ferrite (magnetic material for microwaves) is used, the saturation magnetization differs between the central layer and the outer layer, so that the magnetic permeability differs between the central layer and the outer layer, and the device operates as an isolator.

また、外側層の厚みは中心層の厚みよりも小さいことが好ましい。第1及び第2中心電極の結合が強くなる。   The thickness of the outer layer is preferably smaller than the thickness of the center layer. The coupling between the first and second center electrodes becomes stronger.

本発明によれば、フェライトの中心層、外側層、第1及び第2中心電極を一体的に同時焼成することができるので焼成工程を少なくして低コストで製造できるとともに、Pd又はAg/Pdからなる第2中心電極の表面に導電率の大きい金属材料からなるめっき膜を形成したため、第2中心電極のQ値が大きくなって挿入損失が低下する。   According to the present invention, the ferrite central layer, outer layer, and first and second central electrodes can be integrally fired at the same time, so that the number of firing steps can be reduced and manufacturing can be performed at low cost, and Pd or Ag / Pd Since a plating film made of a metal material having a high conductivity is formed on the surface of the second center electrode made of, the Q value of the second center electrode is increased and the insertion loss is reduced.

以下、本発明に係る2ポート型非可逆回路素子の実施例について添付図面を参照して説明する。   Embodiments of a two-port nonreciprocal circuit device according to the present invention will be described below with reference to the accompanying drawings.

本発明に係る2ポート型非可逆回路素子の一実施例である2ポート型アイソレータの分解斜視図を図1に示す。この2ポート型アイソレータは、集中定数型アイソレータであり、概略、平板状ヨーク10と、回路基板20と、フェライト32と永久磁石41とからなるフェライト・磁石組立体30とで構成されている。なお、図1において、斜線を付した部分は導電体である。   FIG. 1 shows an exploded perspective view of a 2-port isolator which is an embodiment of a 2-port nonreciprocal circuit device according to the present invention. This 2-port type isolator is a lumped constant type isolator, and generally includes a flat yoke 10, a circuit board 20, and a ferrite / magnet assembly 30 including a ferrite 32 and a permanent magnet 41. In FIG. 1, the hatched portion is a conductor.

フェライト32は、図2に示すように、中心層33と二つの外側層34A,34Bとからなり、それぞれマイクロ波用磁性体材料が用いられている。外側層34A,34Bは飽和磁化(Ms)が中心層33の飽和磁化よりも小さい材料又は大きい材料が使用され、第1及び第2中心電極35,36を絶縁状態に確保する絶縁層として機能している。なお、中心層33及び外側層34A,34Bの材料に関しては後に詳述する。   As shown in FIG. 2, the ferrite 32 is composed of a center layer 33 and two outer layers 34A and 34B, each of which uses a magnetic material for microwaves. The outer layers 34A and 34B are made of a material whose saturation magnetization (Ms) is smaller or larger than the saturation magnetization of the center layer 33, and functions as an insulating layer for ensuring the first and second center electrodes 35 and 36 in an insulated state. ing. The materials of the center layer 33 and the outer layers 34A and 34B will be described in detail later.

フェライト32の中心層33は、直方体形状をなし、第1主面を符号32aで示し、第2主面を符号32bで示し、上面及び下面を符号32c,32dで示す。   The center layer 33 of the ferrite 32 has a rectangular parallelepiped shape, the first main surface is indicated by reference numeral 32a, the second main surface is indicated by reference numeral 32b, and the upper and lower surfaces are indicated by reference numerals 32c and 32d.

また、永久磁石41はフェライト32に対して磁界を主面32a,32bに垂直方向に印加するように主面32a,32bに対向して、例えば、エポキシ系の接着剤42(図1参照)を介して接着され、フェライト・磁石組立体30を形成している。永久磁石41の主面は主面32a,32bと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。   Further, the permanent magnet 41 opposes the main surfaces 32a and 32b so as to apply a magnetic field to the ferrite 32 in a direction perpendicular to the main surfaces 32a and 32b, for example, an epoxy-based adhesive 42 (see FIG. 1). To form a ferrite / magnet assembly 30. The main surface of the permanent magnet 41 has the same dimensions as the main surfaces 32a and 32b, and is arranged with the main surfaces facing each other so that their external shapes match.

第1中心電極35は中心層33の第1及び第2主面32a,32bに導体膜にて形成されている。即ち、第1主面32aにおいて第1中心電極35は、右下から立ち上がって左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面32c上の中継用電極35aを介して第2主面32bに回り込む。第2主面32bにおいて第1中心電極35は、第1主面32aと透視状態でほぼ重なるように形成され、その一端は下面32dに形成された接続用電極35bに接続されている。また、第1中心電極35の他端は下面32dに形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35が形成された主面32a,32bには外側層(絶縁層)34A,34Bが設けられ、以下に説明する第2中心電極36との絶縁性が確保されている。   The first center electrode 35 is formed of a conductor film on the first and second main surfaces 32 a and 32 b of the center layer 33. That is, on the first main surface 32a, the first center electrode 35 rises from the lower right and is inclined at a relatively small angle with respect to the long side at the upper left, rises at the upper left, and is a relay electrode on the upper surface 32c. It goes around to the 2nd main surface 32b via 35a. The first central electrode 35 is formed on the second main surface 32b so as to substantially overlap the first main surface 32a in a see-through state, and one end thereof is connected to the connection electrode 35b formed on the lower surface 32d. The other end of the first center electrode 35 is connected to a connection electrode 35c formed on the lower surface 32d. Thus, the first center electrode 35 is wound around the ferrite 32 for one turn. Outer layers (insulating layers) 34A and 34B are provided on the main surfaces 32a and 32b on which the first center electrode 35 is formed, and insulation with the second center electrode 36 described below is ensured.

第2中心電極36は外側層34A,34Bに導体膜にて形成されている。まず、0.5ターン目36aが外側層34Aにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36bを介して外側層34Bに回り込み、1ターン目36cが外側層34Bにおいてほぼ垂直に第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面32dの中継用電極36dを介して外側層34Aに回り込み、1.5ターン目36eが外側層34Aにおいて0.5ターン目36aと平行に第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36fを介して外側層34Bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36o、がフェライト32の表面にそれぞれ形成されている。また、第2中心電極36の両端は、それぞれ下面32dに形成された接続用電極35c,36pに接続されている。なお、接続用電極35cは第1中心電極35及び第2中心電極36のそれぞれの端部の接続用電極として共用されている。   The second center electrode 36 is formed of a conductor film on the outer layers 34A and 34B. First, in the outer layer 34A, the 0.5th turn 36a is formed in a state of being inclined at a relatively large angle with respect to the long side from the lower right to the upper left and intersecting the first center electrode 35, and for the relay on the upper surface 32c. The first turn 36c is formed in the outer layer 34B so as to cross the first center electrode 35 substantially vertically in the outer layer 34B through the electrode 36b. The lower end of the first turn 36c goes around the outer layer 34A via the relay electrode 36d on the lower surface 32d, and the 1.5th turn 36e is parallel to the 0.5th turn 36a in the outer layer 34A. It is formed in an intersecting state and wraps around the outer layer 34B via the relay electrode 36f on the upper surface 32c. Similarly, the second turn 36g, the relay electrode 36h, the 2.5th turn 36i, the relay electrode 36j, the third turn 36k, the relay electrode 36l, the 3.5th turn 36m, the relay electrode 36n, the fourth turn The eyes 36o are formed on the surface of the ferrite 32, respectively. Further, both ends of the second center electrode 36 are connected to connection electrodes 35c and 36p formed on the lower surface 32d, respectively. The connection electrode 35 c is shared as a connection electrode at each end of the first center electrode 35 and the second center electrode 36.

即ち、第2中心電極36はフェライト32に螺旋状に4ターン巻回されていることになる。ここで、ターン数とは、中心電極36が第1又は第2主面32a,32bをそれぞれ1回横断した状態を0.5ターンとして計算している。そして、中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。   That is, the second center electrode 36 is wound around the ferrite 32 in a spiral manner for four turns. Here, the number of turns is calculated by assuming that the state in which the center electrode 36 crosses the first or second main surface 32a, 32b once each is 0.5 turns. The crossing angle of the center electrodes 35 and 36 is set as necessary, and the input impedance and insertion loss are adjusted.

また、接続用電極35b,35c,36pや中継用電極35a,36b,36d,36f,36h,36j,36l,36nは上下面32c,32dに形成された凹部37(図3参照)に電極用導体を塗布又は充填して形成されている。また、上下面32c,32dには各種電極と平行にダミー凹部38も形成され、かつ、ダミー電極39a,39b,39cが形成されている。この種の電極は、中心層33となるマザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部37,38に導体膜として形成したものであってもよい。   The connection electrodes 35b, 35c, 36p and the relay electrodes 35a, 36b, 36d, 36f, 36h, 36j, 36l, 36n are electrode conductors in recesses 37 (see FIG. 3) formed on the upper and lower surfaces 32c, 32d. It is formed by coating or filling. In addition, dummy recesses 38 are formed on the upper and lower surfaces 32c and 32d in parallel with various electrodes, and dummy electrodes 39a, 39b, and 39c are formed. This type of electrode is formed by forming a through hole in advance in a mother ferrite substrate serving as the center layer 33, filling the through hole with an electrode conductor, and then cutting at a position where the through hole is divided. Various electrodes may be formed as conductor films in the recesses 37 and 38.

永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。   As the permanent magnet 41, a strontium-based, barium-based, or lanthanum-cobalt-based ferrite magnet is usually used. As the adhesive 42 for bonding the permanent magnet 41 and the ferrite 32, it is optimal to use a one-component thermosetting epoxy adhesive.

回路基板20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図4及び図5に示すように、整合用コンデンサC1,C2,Cs1,Cs2,Cp1,Cp2、終端抵抗Rが内蔵されている。また、上面には端子電極25a,25b,25cが、下面には外部接続用端子電極26,27,28がそれぞれ形成されている。   The circuit board 20 is a laminated board obtained by forming predetermined electrodes on a plurality of dielectric sheets, laminating them, and sintering them. As shown in FIGS. , Matching capacitors C1, C2, Cs1, Cs2, Cp1, Cp2 and a terminating resistor R are incorporated. Terminal electrodes 25a, 25b, and 25c are formed on the upper surface, and external connection terminal electrodes 26, 27, and 28 are formed on the lower surface, respectively.

これらの整合用回路素子と前記第1及び第2中心電極35,36との接続関係は、例えば、第1回路例である図4及び第2回路例である図5に示すとおりである。ここで、図4に示す第1回路例に基づいて接続関係を説明する。   The connection relationship between these matching circuit elements and the first and second center electrodes 35 and 36 is, for example, as shown in FIG. 4 as a first circuit example and FIG. 5 as a second circuit example. Here, the connection relationship will be described based on the first circuit example shown in FIG.

回路基板20の下面に形成された外部接続用端子電極26が入力ポートP1として機能し、この端子電極26は整合用コンデンサC1と終端抵抗Rとに接続されている。また、この電極26は回路基板20の上面に形成された端子電極25a及びフェライト32の下面32dに形成された接続用電極35bを介して第1中心電極35の一端に接続されている。   The external connection terminal electrode 26 formed on the lower surface of the circuit board 20 functions as the input port P1, and this terminal electrode 26 is connected to the matching capacitor C1 and the termination resistor R. The electrode 26 is connected to one end of the first center electrode 35 via a terminal electrode 25 a formed on the upper surface of the circuit board 20 and a connection electrode 35 b formed on the lower surface 32 d of the ferrite 32.

第1中心電極35の他端及び第2中心電極36の一端は、フェライト32の下面32dに形成された接続用電極35c及び回路基板20の上面に形成された端子電極25bを介して終端抵抗R及びコンデンサC1,C2に接続され、かつ、回路基板20の下面に形成された外部接続用端子電極27に接続されている。この電極27が出力ポートP2として機能する。   The other end of the first center electrode 35 and one end of the second center electrode 36 are connected to a termination resistor R via a connection electrode 35 c formed on the lower surface 32 d of the ferrite 32 and a terminal electrode 25 b formed on the upper surface of the circuit board 20. And connected to capacitors C 1 and C 2 and to an external connection terminal electrode 27 formed on the lower surface of the circuit board 20. This electrode 27 functions as the output port P2.

第2中心電極36の他端は、フェライト32の下面32dに形成された接続用電極36p及び回路基板20の上面に形成された端子電極25cを介してコンデンサC2及び回路基板20の下面に形成された外部接続用端子電極28と接続されている。この電極28はグランドポートP3として機能する。   The other end of the second center electrode 36 is formed on the lower surface of the capacitor C2 and the circuit board 20 via the connection electrode 36p formed on the lower surface 32d of the ferrite 32 and the terminal electrode 25c formed on the upper surface of the circuit board 20. The external connection terminal electrode 28 is connected. This electrode 28 functions as a ground port P3.

また、図5に示す第2回路例では、入力ポートP1側にコンデンサCs1,Cp1が接続され、出力ポートP2側にコンデンサCs2,Cp2が接続されており、これらのコンデンサはインピーダンス調整用として用いられている。   In the second circuit example shown in FIG. 5, capacitors Cs1 and Cp1 are connected to the input port P1 side, and capacitors Cs2 and Cp2 are connected to the output port P2 side. These capacitors are used for impedance adjustment. ing.

前記フェライト・磁石組立体30は、回路基板20上に載置され、フェライト32の下面32dの各種電極が回路基板20上の端子電極25a,25b,25cとリフローはんだ付けなどによって一体化されるとともに、永久磁石41の下面が回路基板20上に接着剤にて一体化される。   The ferrite / magnet assembly 30 is placed on the circuit board 20, and various electrodes on the lower surface 32d of the ferrite 32 are integrated with the terminal electrodes 25a, 25b, 25c on the circuit board 20 by reflow soldering or the like. The lower surface of the permanent magnet 41 is integrated on the circuit board 20 with an adhesive.

平板状ヨーク10は、電磁シールド機能を有するもので、前記フェライト・磁石組立体30の上面に誘電体層(接着剤層)15を介して固定されている。平板状ヨーク10の機能は、フェライト・磁石組立体30から磁気の漏れ、高周波電磁界の漏れを抑えること、外部からの磁気の影響を抑えること、本アイソレータをチップマウンタを用いて図示しない基板に搭載する際に、バキュームノズルでピックアップする場所を提供することである。なお、平板状ヨーク10は必ずしも接地されている必要はないが、はんだ付けや導電性接着剤などで接地してもよく、接地すると高周波シールドの効果が向上する。   The flat yoke 10 has an electromagnetic shielding function, and is fixed to the upper surface of the ferrite / magnet assembly 30 via a dielectric layer (adhesive layer) 15. The functions of the flat yoke 10 are to suppress magnetic leakage from the ferrite / magnet assembly 30 and leakage of high-frequency electromagnetic fields, to suppress the influence of external magnetism, and this isolator is mounted on a substrate (not shown) using a chip mounter. It is to provide a place to pick up with a vacuum nozzle when mounting. The flat yoke 10 does not necessarily need to be grounded, but may be grounded by soldering or conductive adhesive, and the effect of the high frequency shield is improved when grounded.

ところで、以上の構成からなる2ポート型アイソレータにおいては、第1中心電極35の一端が入力ポートP1に接続され他端が出力ポートP2に接続され、第2中心電極36の一端が出力ポートP2に接続され他端がグランドポートP3に接続されているため、挿入損失の小さな2ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第2中心電極36に大きな高周波電流が流れ、第1中心電極35にはほとんど高周波電流が流れない。従って、第1中心電極35及び第2中心電極36によって生じる高周波磁界の方向は第2中心電極36の配置によってその方向が決まる。高周波磁界の方向が決まることにより、挿入損失をより低下させる対策が容易になる。   In the two-port isolator having the above configuration, one end of the first center electrode 35 is connected to the input port P1, the other end is connected to the output port P2, and one end of the second center electrode 36 is connected to the output port P2. Since the other end is connected to the ground port P3, a two-port lumped constant isolator with low insertion loss can be obtained. Further, during operation, a large high-frequency current flows through the second center electrode 36 and almost no high-frequency current flows through the first center electrode 35. Therefore, the direction of the high-frequency magnetic field generated by the first center electrode 35 and the second center electrode 36 is determined by the arrangement of the second center electrode 36. By determining the direction of the high-frequency magnetic field, a measure for further reducing the insertion loss is facilitated.

さらに、フェライト・磁石組立体30は、フェライト32と一対の永久磁石41が接着剤42で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。   Further, the ferrite / magnet assembly 30 is mechanically stable because the ferrite 32 and the pair of permanent magnets 41 are integrated with the adhesive 42, and becomes a robust isolator that is not deformed or damaged by vibration or impact. .

本アイソレータにおいて、回路基板20は多層誘電体基板である。これにて、内部にコンデンサや抵抗などの回路網を内蔵することができ、アイソレータの小型化、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上が期待できる。勿論、回路基板20は必ずしも多層である必要はなく、単層であってもよく、整合用コンデンサなどをチップタイプとして外付けしてもよい。   In this isolator, the circuit board 20 is a multilayer dielectric substrate. As a result, a circuit network such as a capacitor and a resistor can be built inside, and the miniaturization and thinning of the isolator can be achieved, and the connection between the circuit elements is performed within the substrate, so that improvement in reliability is expected. it can. Of course, the circuit board 20 does not necessarily have to be a multilayer, and may be a single layer, and a matching capacitor or the like may be externally attached as a chip type.

ここで、前記フェライト32、第1及び第2中心電極35,36の材料と製造方法について説明する。   Here, materials and manufacturing methods of the ferrite 32, the first and second center electrodes 35 and 36 will be described.

まず、酸化イットリウム(Y23)及び酸化鉄(Fe23)を主成分とするマイクロ波用磁性体粉末と、ポリビニルアルコール系有機バインダとを有機溶剤中に分散し、第1のスラリーを得る。前記マイクロ波用磁性体粉末に代えて、マンガンマグネシウムフェライト、ニッケル亜鉛フェライト、カルシウムバナジウムガーネットなどの適宜磁性体材料粉末を用いてもよい。 First, a magnetic powder for microwaves mainly composed of yttrium oxide (Y 2 O 3 ) and iron oxide (Fe 2 O 3 ) and a polyvinyl alcohol organic binder are dispersed in an organic solvent, and a first slurry is prepared. Get. Instead of the magnetic powder for microwaves, magnetic material powders such as manganese magnesium ferrite, nickel zinc ferrite, and calcium vanadium garnet may be used as appropriate.

次に、前述のごとくして得たマイクロ波用磁性体スラリー(第1のスラリー)を、例えば、ドクターブレード法によって、数10μmの均一な厚みのマイクロ波用磁性体グリーンシートを成形し、例えば、100mm×100mmの寸法を有する矩形形状に打ち抜く。   Next, a microwave magnetic material green sheet having a uniform thickness of several tens of μm is formed from the microwave magnetic material slurry (first slurry) obtained as described above, for example, by a doctor blade method. , Punched into a rectangular shape having dimensions of 100 mm × 100 mm.

他方、第2のスラリーとして、前記第1のスラリーと同様の組成系で、飽和磁化が小さくなるように、あるいは、飽和磁化が大きくなるように組成を調整したマイクロ波用磁性体スラリーを得る。この第2のスラリーから前記同様の成形法にてグリーンシートを成形して所定寸法の矩形形状に打ち抜く。なお、グリーンシートの成形は押出成形などであってもよい。また、マイクロ波用磁性体材料において、組成を調整して飽和磁化(Ms)を変化させること自体は従来から周知である。   On the other hand, as the second slurry, a microwave magnetic slurry is prepared with the same composition system as the first slurry so that the saturation magnetization is decreased or the composition is adjusted so that the saturation magnetization is increased. A green sheet is formed from the second slurry by the same forming method as described above and punched into a rectangular shape having a predetermined size. The green sheet may be formed by extrusion. Further, in a magnetic material for microwaves, it is well known that the saturation magnetization (Ms) is changed by adjusting the composition itself.

第1のスラリーからなるグリーンシートを複数枚積層して中心層33を形成し、凹部37,38を形成して導体ペーストを充填する。中心層33の主面32a,32b上には導体ペーストにてスクリーン印刷法により第1中心電極35を形成する。一方、外側層34A,34B上に導体ペーストにてスクリーン印刷法により第2中心電極36を形成する。また、外側層34A,34Bには上下面32c,32dに設けた電極と導通するための切欠きが形成され、該切欠きには導体ペーストを充填する。ここで、各種電極を形成する導体ペーストは、パラジウム又はパラジウムと銀粉末と有機溶剤とを混合してなる導体ペーストが用いられる。なお、中心電極35,36の形成はグラビア転写法などであってもよい。   A plurality of green sheets made of the first slurry are laminated to form the center layer 33, and the recesses 37 and 38 are formed to fill the conductor paste. A first center electrode 35 is formed on the main surfaces 32a and 32b of the center layer 33 by a screen printing method using a conductive paste. On the other hand, the second center electrode 36 is formed on the outer layers 34A and 34B by a screen printing method using a conductive paste. The outer layers 34A and 34B are formed with notches for electrical connection with the electrodes provided on the upper and lower surfaces 32c and 32d, and the notches are filled with a conductive paste. Here, as the conductor paste for forming various electrodes, a conductor paste formed by mixing palladium or palladium, silver powder, and an organic solvent is used. The center electrodes 35 and 36 may be formed by a gravure transfer method or the like.

導体ペーストとしてパラジウム又は銀パラジウム合金を用いるのは、フェライト32(マイクロ波用磁性体材料からなる中心層33及び外側層34A,34B)と同時焼成する際、1350℃程度の焼成温度に耐え得るためである。但し、パラジウム又は銀パラジウム合金は導電率が10×106S程度と低い。従って、そのままではアイソレータの動作時に第2中心電極36に本来必要な大電流が流れにくくなる。そこで、本実施例では、以下に説明する焼結後に、外側に形成された第2中心電極36の表面に、Cu,Agなどの導電率の高い(40×106S以上)金属材料で厚さ3〜5μm程度のめっき膜を形成している。 Palladium or silver-palladium alloy is used as the conductive paste because it can withstand a firing temperature of about 1350 ° C. when simultaneously fired with ferrite 32 (center layer 33 and outer layers 34A, 34B made of a magnetic material for microwaves). It is. However, the conductivity of palladium or silver palladium alloy is as low as about 10 × 10 6 S. Therefore, it is difficult for the large current originally required to flow through the second center electrode 36 when the isolator is operated as it is. Therefore, in this embodiment, after sintering described below, the surface of the second center electrode 36 formed on the outside is thick with a metal material having high conductivity (40 × 10 6 S or more) such as Cu and Ag. A plating film with a thickness of about 3 to 5 μm is formed.

次に、第1中心電極35が形成された中心層33と、第2中心電極36が形成された外側層34A,34Bとを積層・加圧し、積層体を得る。そして、この積層体を1300〜1400℃の温度で焼成し、焼結体を得る。この焼結体の表裏面に永久磁石41となる基板を接着し、マザー基板を得る。次に、このマザー基板を1単位のフェライト・磁石組立体30(図1参照)となるようにカットする。   Next, the center layer 33 on which the first center electrode 35 is formed and the outer layers 34A and 34B on which the second center electrode 36 is formed are stacked and pressed to obtain a stacked body. And this laminated body is baked at the temperature of 1300-1400 degreeC, and a sintered compact is obtained. A substrate to be the permanent magnet 41 is bonded to the front and back surfaces of the sintered body to obtain a mother substrate. Next, this mother substrate is cut so as to become one unit of ferrite / magnet assembly 30 (see FIG. 1).

フェライト・磁石組立体30を製造するに際して、中心層33及び外側層34A,34Bを以上のようにマイクロ波用磁性体材料にてグリーンシートを製作するようにしたため、焼成工程において、3層全ての焼結温度、収差挙動がほぼ一致し、反りやクラックのない焼結体が得られ、アイソレータとしての信頼性が高まる。同時焼成によって製造工程が簡略化されるのみならず、外側層(絶縁層)34A,34Bとして高価なガラスなどの材料を使わなくて済み、製造コストが低減される。   When the ferrite / magnet assembly 30 is manufactured, the center layer 33 and the outer layers 34A and 34B are made of the magnetic material for microwaves as described above. Sintering temperature and aberration behavior are almost the same, and a sintered body free from warpage and cracks can be obtained, increasing the reliability as an isolator. The simultaneous firing not only simplifies the manufacturing process but also eliminates the need to use expensive materials such as glass as the outer layers (insulating layers) 34A and 34B, thereby reducing the manufacturing cost.

さらに、本実施例では、外側層34A,34Bの飽和磁化を中心層33の飽和磁化よりも小さくしている。永久磁石41によりフェライト32に対して主面32a,32bに対して垂直方向に外部磁界を与えると、アイソレータ動作に寄与するのは中心層33の磁性体であり、中心層33に合わせた内部磁界となるように外部磁界を与えている。外側層34A,34Bはその飽和磁化が小さいことにより、以下の式(1)に示すように、中心層33に比べて内部磁界が大きくなる。その結果、外側層34A,34Bは中心層33に比べて磁気的に飽和状態になり、透磁率が小さくなり、単なる絶縁層として作用する。   Furthermore, in this embodiment, the saturation magnetization of the outer layers 34A and 34B is made smaller than the saturation magnetization of the center layer 33. When an external magnetic field is applied to the ferrite 32 in a direction perpendicular to the main surfaces 32a and 32b by the permanent magnet 41, the magnetic material of the central layer 33 contributes to the isolator operation, and the internal magnetic field matched to the central layer 33 An external magnetic field is applied so that Since the outer layers 34A and 34B have a small saturation magnetization, the internal magnetic field is larger than that of the center layer 33 as shown in the following formula (1). As a result, the outer layers 34A and 34B are magnetically saturated as compared with the central layer 33, the magnetic permeability is reduced, and act as a simple insulating layer.

Hin=Hex−N・Ms …(1)
Hin:内部磁界
Hex:外部磁界
N:反磁界係数
Ms:飽和磁化
Hin = Hex−N · Ms (1)
Hin: Internal magnetic field Hex: External magnetic field N: Demagnetizing field coefficient Ms: Saturation magnetization

一例として、外部磁界Hexを91500A/m、反磁界係数Nを0.6、中心層33の飽和磁化Msを0.10T(79600A/m)、外側層34A,34Bの飽和磁化Msを0.04T(31800A/m)とすると、
中心層Hin=91500−0.6×79600=43740A/m
外側層Hin=91500−0.6×31800=72420A/m
となる。
As an example, the external magnetic field Hex is 91500 A / m, the demagnetizing factor N is 0.6, the saturation magnetization Ms of the center layer 33 is 0.10 T (79600 A / m), and the saturation magnetization Ms of the outer layers 34 A and 34 B is 0.04 T. (31800A / m)
Central layer Hin = 91500−0.6 × 79600 = 43740 A / m
Outer layer Hin = 91500−0.6 × 31800 = 72220 A / m
It becomes.

図6は、周波数に対するアイソレータの挿入損失(左側の縦軸参照)とアイソレーション(右側の縦軸参照)を示している。実線Aa,Abは中心層に磁性体材料を用い、外側層に非磁性体材料を用いて別々に焼成した比較例1のアイソレーション特性及び挿入損失特性を示し、この特性が基準となる。中心層及び外側層に磁性体材料(飽和磁化はともに同じ)を用い、第1及び第2中心電極35,36にパラジウムを用いた比較例2は、実線Aaと同等のアイソレーション特性を示したが、挿入損失特性に関しては細線Bbに示すように悪化している。   FIG. 6 shows the insertion loss (see the left vertical axis) and isolation (see the right vertical axis) of the isolator with respect to frequency. Solid lines Aa and Ab show the isolation characteristics and insertion loss characteristics of Comparative Example 1 which were separately fired using a magnetic material for the center layer and a non-magnetic material for the outer layer. Comparative Example 2 using a magnetic material (saturation magnetization is the same for both) for the center layer and the outer layer and using palladium for the first and second center electrodes 35 and 36 showed an isolation characteristic equivalent to that of the solid line Aa. However, the insertion loss characteristic is deteriorated as shown by the thin line Bb.

これに対して、前記実施例で示したように、中心層及び外側層に磁性体材料を用いるも、前記一例として数値を挙げて示したように外側層の飽和磁化を中心層の飽和磁化よりも小さくし、第1及び第2中心電極35,36にパラジウムを用い、かつ、第2中心電極36に無電解銅めっきを施した場合には、アイソレーション特性は前記比較例1のアイソレーション特性Aaと同等であった(特性曲線は実線Aaに重なってしまう)。また、挿入損失特性は図6に点線Cbで示すように、比較例1の挿入損失特性Abとほぼ同等であった。   On the other hand, as shown in the above embodiment, although magnetic materials are used for the center layer and the outer layer, the saturation magnetization of the outer layer is changed from the saturation magnetization of the center layer as shown in the numerical example. When palladium is used for the first and second center electrodes 35 and 36 and electroless copper plating is applied to the second center electrode 36, the isolation characteristic is the isolation characteristic of the first comparative example. It was equivalent to Aa (characteristic curve overlapped with solid line Aa). Further, the insertion loss characteristic was substantially equal to the insertion loss characteristic Ab of Comparative Example 1, as indicated by a dotted line Cb in FIG.

即ち、本実施例によれば、中心層33と外側層34A,34B及び電極を同時に焼成できて焼成工程が減少し、かつ、比較例1(従来品に相当する)とほぼ同等の挿入損失特性及びアイソレーション特性を得ることができる。   That is, according to the present embodiment, the center layer 33, the outer layers 34A and 34B, and the electrode can be fired at the same time, the firing process is reduced, and the insertion loss characteristic is almost equivalent to that of the comparative example 1 (corresponding to the conventional product). And isolation characteristics can be obtained.

また、第2中心電極36は第1中心電極35の外側に配置されているため、第2中心電極36のコイルの断面積が大きくなってインダクタンスが大きくなり、挿入損失がより小さくなる。即ち、挿入損失は第2中心電極36のインダクタンス値L2に対する第1中心電極35のインダクタンス値L1の比の値が小さくなる程良好になるからである。   In addition, since the second center electrode 36 is disposed outside the first center electrode 35, the cross-sectional area of the coil of the second center electrode 36 is increased, the inductance is increased, and the insertion loss is further decreased. That is, the insertion loss becomes better as the value of the ratio of the inductance value L1 of the first center electrode 35 to the inductance value L2 of the second center electrode 36 becomes smaller.

また、外側層34A,34Bの厚みは中心層33の厚みよりも小さいことが好ましい。外側層34A,34Bが薄いと第1及び第2中心電極35,36の結合が強くなる。   In addition, the thickness of the outer layers 34 </ b> A and 34 </ b> B is preferably smaller than the thickness of the center layer 33. When the outer layers 34A and 34B are thin, the first and second center electrodes 35 and 36 are strongly coupled.

(他の実施例)
なお、本発明に係る2ポート型非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other examples)
The two-port nonreciprocal circuit device according to the present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the gist thereof.

例えば、永久磁石41のN極とS極を反転させれば、入力ポートP1と出力ポートP2が入れ替わる。また、前記実施例では、整合用回路素子の全てを回路基板に内蔵したものを示したが、チップタイプのインダクタやコンデンサを回路基板に外付けしてもよい。あるいは、回路素子をフェライト32に組み込むこともできる。   For example, if the N pole and S pole of the permanent magnet 41 are reversed, the input port P1 and the output port P2 are switched. In the above embodiment, the matching circuit elements are all built in the circuit board. However, a chip type inductor or capacitor may be externally attached to the circuit board. Alternatively, the circuit element can be incorporated in the ferrite 32.

また、前記第1及び第2中心電極35,36の形状は種々に変更することができる。例えば、第1中心電極35は主面32a,32b上で2本に分岐していてもよい。また、第2中心電極36は1ターン以上巻回されていればよい。   Further, the shapes of the first and second center electrodes 35 and 36 can be variously changed. For example, the first center electrode 35 may be branched into two on the main surfaces 32a and 32b. Moreover, the 2nd center electrode 36 should just be wound 1 turn or more.

本発明に係る非可逆回路素子(2ポート型アイソレータ)の一実施例を示す分解斜視図である。It is a disassembled perspective view which shows one Example of the nonreciprocal circuit device (2 port type isolator) based on this invention. 中心電極付きフェライトを示す分解斜視図である。It is a disassembled perspective view which shows the ferrite with a center electrode. フェライトの中心層を示す斜視図である。It is a perspective view which shows the center layer of a ferrite. 2ポート型アイソレータの第1回路例を示す等価回路図である。It is an equivalent circuit diagram showing a first circuit example of a 2-port isolator. 2ポート型アイソレータの第2回路例を示す等価回路図である。It is an equivalent circuit diagram showing a second circuit example of a 2-port isolator. 挿入損失特性及びアイソレーション特性を示すグラフである。It is a graph which shows an insertion loss characteristic and an isolation characteristic.

符号の説明Explanation of symbols

20…回路基板
30…フェライト・磁石組立体
32…フェライト
33…中心層
34A,34B…外側層
35…第1中心電極
36…第2中心電極
41…永久磁石
P1…入力ポート
P2…出力ポート
P3…グランドポート
DESCRIPTION OF SYMBOLS 20 ... Circuit board 30 ... Ferrite magnet assembly 32 ... Ferrite 33 ... Center layer 34A, 34B ... Outer layer 35 ... 1st center electrode 36 ... 2nd center electrode 41 ... Permanent magnet P1 ... Input port P2 ... Output port P3 ... Grand Port

Claims (5)

永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された導体膜からなる第1中心電極と、
前記第1中心電極と電気的に絶縁状態で交差して前記フェライトに配置され、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続された導体膜からなる第2中心電極と、
前記入力ポートと前記出力ポートとの間に電気的に接続された第1整合容量と、
前記出力ポートと前記グランドポートとの間に電気的に接続された第2整合容量と、
前記入力ポートと前記出力ポートとの間に電気的に接続された抵抗と、
を備え、
前記フェライトと前記永久磁石は、前記第1及び第2中心電極が配置された面と平行に両側から永久磁石によって挟着されたフェライト・磁石組立体を構成し、
前記フェライトは、中心層と、前記第1中心電極と前記第2中心電極との絶縁状態を確保する外側層とで構成され、中心層上に第1中心電極がPd又はAg/Pdにて形成され、外側層の外面に第2中心電極がPd又はAg/Pdにて形成され、かつ、中心層、外側層、第1及び第2中心電極が一体的に焼結されており、
前記第2中心電極の表面には導電率が40×106S以上の金属材料からなるめっき膜が形成されていること、
を特徴とする2ポート型非可逆回路素子。
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first central electrode made of a conductor film disposed on the ferrite, having one end electrically connected to the input port and the other end electrically connected to the output port;
A second conductive film that intersects the first center electrode in an electrically insulated state and is disposed on the ferrite, having one end electrically connected to the output port and the other end electrically connected to the ground port; A center electrode;
A first matching capacitor electrically connected between the input port and the output port;
A second matching capacitor electrically connected between the output port and the ground port;
A resistor electrically connected between the input port and the output port;
With
The ferrite and the permanent magnet constitute a ferrite / magnet assembly sandwiched by permanent magnets from both sides in parallel with the surface on which the first and second center electrodes are disposed,
The ferrite is composed of a center layer and an outer layer that ensures insulation between the first center electrode and the second center electrode, and the first center electrode is formed of Pd or Ag / Pd on the center layer. The second center electrode is formed of Pd or Ag / Pd on the outer surface of the outer layer, and the center layer, the outer layer, the first and second center electrodes are integrally sintered,
A plating film made of a metal material having a conductivity of 40 × 10 6 S or more is formed on the surface of the second center electrode;
A two-port nonreciprocal circuit device characterized by the above.
前記めっき膜はCu又はAgからなることを特徴とする請求項1に記載の2ポート型非可逆回路素子。   The two-port nonreciprocal circuit device according to claim 1, wherein the plating film is made of Cu or Ag. 前記中心層と前記外側層とはそれぞれの飽和磁化が異なっていることを特徴とする請求項1又は請求項2に記載の2ポート型非可逆回路素子。   The two-port nonreciprocal circuit device according to claim 1 or 2, wherein the central layer and the outer layer have different saturation magnetizations. 前記外側層の厚みは前記中心層の厚みよりも小さいことを特徴とする請求項1ないし請求項3のいずれかに記載の2ポート型非可逆回路素子。   4. The two-port nonreciprocal circuit device according to claim 1, wherein a thickness of the outer layer is smaller than a thickness of the center layer. 5. 表面に端子電極が形成された回路基板、を備え、
前記フェライト・磁石組立体は、前記回路基板上に、前記第1及び第2中心電極が配置された面が該回路基板の表面に対して垂直方向に配置されていること、
を特徴とする請求項1ないし請求項4のいずれかに記載の2ポート型非可逆回路素子。
A circuit board having terminal electrodes formed on the surface,
The ferrite magnet assembly has a surface on which the first and second center electrodes are disposed on the circuit board in a direction perpendicular to the surface of the circuit board;
The two-port nonreciprocal circuit device according to any one of claims 1 to 4, wherein:
JP2007215829A 2007-08-22 2007-08-22 2-port nonreciprocal circuit device Expired - Fee Related JP4793350B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007215829A JP4793350B2 (en) 2007-08-22 2007-08-22 2-port nonreciprocal circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007215829A JP4793350B2 (en) 2007-08-22 2007-08-22 2-port nonreciprocal circuit device

Publications (2)

Publication Number Publication Date
JP2009049879A true JP2009049879A (en) 2009-03-05
JP4793350B2 JP4793350B2 (en) 2011-10-12

Family

ID=40501628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215829A Expired - Fee Related JP4793350B2 (en) 2007-08-22 2007-08-22 2-port nonreciprocal circuit device

Country Status (1)

Country Link
JP (1) JP4793350B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066112A (en) * 2009-09-16 2011-03-31 Murata Mfg Co Ltd Circuit module
WO2011068020A1 (en) 2009-12-04 2011-06-09 Shimizu Kazuhiko Smokeless smoking jig
WO2012117578A1 (en) 2011-03-02 2012-09-07 Shimizu Kazuhiko Mouthpiece
WO2012172882A1 (en) * 2011-06-16 2012-12-20 株式会社村田製作所 Nonreciprocal circuit element
US8502616B2 (en) 2010-09-15 2013-08-06 Murata Manufacturing Co., Ltd. Composite electronic module
US8525610B2 (en) 2010-09-27 2013-09-03 Murata Manufacturing Co., Ltd. Composite electronic module and method of manufacturing composite electronic module

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066112A (en) * 2009-09-16 2011-03-31 Murata Mfg Co Ltd Circuit module
CN102024800A (en) * 2009-09-16 2011-04-20 株式会社村田制作所 Circuit module
US8558119B2 (en) 2009-09-16 2013-10-15 Murata Manufacturing Co., Ltd. Circuit module
WO2011068020A1 (en) 2009-12-04 2011-06-09 Shimizu Kazuhiko Smokeless smoking jig
US8502616B2 (en) 2010-09-15 2013-08-06 Murata Manufacturing Co., Ltd. Composite electronic module
US8525610B2 (en) 2010-09-27 2013-09-03 Murata Manufacturing Co., Ltd. Composite electronic module and method of manufacturing composite electronic module
WO2012117578A1 (en) 2011-03-02 2012-09-07 Shimizu Kazuhiko Mouthpiece
WO2012172882A1 (en) * 2011-06-16 2012-12-20 株式会社村田製作所 Nonreciprocal circuit element
JPWO2012172882A1 (en) * 2011-06-16 2015-02-23 株式会社村田製作所 Non-reciprocal circuit element
JP5679056B2 (en) * 2011-06-16 2015-03-04 株式会社村田製作所 Non-reciprocal circuit element
US9705172B2 (en) 2011-06-16 2017-07-11 Murata Manufacturing Co., Ltd. Non-reciprocal circuit element

Also Published As

Publication number Publication date
JP4793350B2 (en) 2011-10-12

Similar Documents

Publication Publication Date Title
EP1939973B1 (en) Irreversible circuit element, its manufacturing method and communication apparatus
EP2184802B1 (en) Irreversible circuit element
JP4345709B2 (en) Non-reciprocal circuit device, manufacturing method thereof, and communication device
JP4858543B2 (en) Non-reciprocal circuit device and manufacturing method thereof
JP4793350B2 (en) 2-port nonreciprocal circuit device
JP4665786B2 (en) Non-reciprocal circuit device and communication device
JP4692679B2 (en) Non-reciprocal circuit element
JP4155342B1 (en) Non-reciprocal circuit element
JP4640455B2 (en) Ferrite / magnet elements, non-reciprocal circuit elements and composite electronic components
JP4947289B2 (en) Non-reciprocal circuit element
JP4831234B2 (en) Non-reciprocal circuit element
JP4548383B2 (en) Non-reciprocal circuit device and communication device
JP4811519B2 (en) Non-reciprocal circuit element
JP4423619B2 (en) Non-reciprocal circuit element
US7859358B2 (en) Non-reciprocal circuit device
JP4915366B2 (en) Non-reciprocal circuit element
JP5120101B2 (en) Ferrite / magnet element manufacturing method
JP4348698B2 (en) Non-reciprocal circuit element
JP2010147853A (en) Non-reciprocal circuit element
JP2007267052A (en) Non-reversible circuit element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4793350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees