JP2009042028A - Socket for testing semiconductor device - Google Patents

Socket for testing semiconductor device Download PDF

Info

Publication number
JP2009042028A
JP2009042028A JP2007206385A JP2007206385A JP2009042028A JP 2009042028 A JP2009042028 A JP 2009042028A JP 2007206385 A JP2007206385 A JP 2007206385A JP 2007206385 A JP2007206385 A JP 2007206385A JP 2009042028 A JP2009042028 A JP 2009042028A
Authority
JP
Japan
Prior art keywords
socket
dut
test socket
test
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007206385A
Other languages
Japanese (ja)
Inventor
Akifumi Kaneko
彰文 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SYSWAVE CORP
Original Assignee
SYSWAVE CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SYSWAVE CORP filed Critical SYSWAVE CORP
Priority to JP2007206385A priority Critical patent/JP2009042028A/en
Priority to PCT/JP2008/062068 priority patent/WO2009019944A1/en
Publication of JP2009042028A publication Critical patent/JP2009042028A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem wherein in a low temperature test of a semiconductor device performed while being exposed to the atmosphere, dew formation on the periphery of a DUT has adverse effects on the precision of the test by decreasing electrical insulation between terminals, and causes a corrosion of a measuring instrument. <P>SOLUTION: In order to solve the problem incident to the dew formation under the low temperature, it is effective to employ a socket having a hermetically-sealed structure and to bring about such a situation as the spatial capacity is as small as possible in accordance with the package of the DUT. Since the dew formation takes place when moisture contained in the atmosphere condenses by being brought into contact with a material at the low temperature, condensation takes place continuously under the situation of being exposed to the atmosphere, and the dew is formed. When an elastic film is arranged above the DUT secured in the socket for test, and the atmosphere in the internal space of the socket for test is discharged forcibly, and the DUT is held airtightly by tightly attaching the elastic film to the surface of the DUT, the moisture only in that space is condensed and the dew formation extremely small in quantity within a range having no impact to the test. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体デバイスの検査工程で用いられる試験用ソケットに関する。   The present invention relates to a test socket used in a semiconductor device inspection process.

半導体デバイスの恒温試験は、DUT(Device
Under Test:被試験デバイス)を装着した試験ソケットを恒温槽内に置き、特定の環境条件および電気的条件を与えた上で、長期間の稼動試験を実施する。この試験はDUTの初期不良を選別することを目的に行われる。
The constant temperature test of semiconductor devices is done by DUT (Device
A test socket equipped with an Under Test (device under test) is placed in a thermostatic chamber and given a specific environmental and electrical condition. This test is performed for the purpose of screening initial defects of the DUT.

特に低温試験は、マイナス40℃までDUTを冷却する必要があるため、大気暴露中で冷却を行うと低温部分に多量な結露が発生し、電気的な短絡状態を招いて電機特性試験に影響を与えるという問題や、結露が凝結して凍り付きDUTの着脱が困難になるなどの問題が生じる。   Particularly in the low temperature test, it is necessary to cool the DUT to minus 40 ° C, so if it is cooled in the atmosphere, a large amount of dew condensation occurs in the low temperature part, causing an electrical short-circuit condition and affecting the electrical characteristics test. The problem of giving and the problem that condensation will condense and it becomes difficult to attach and detach the DUT with freezing.

そのため従来は恒温槽の中にDUTを置くか、サーモストリーマーでDUTに乾燥空気を吹きつけながら試験を行うなど、DUTの周りに結露が発生させないために大規模な設備や装置が必要とされていた。例えば、特許文献1には、結露してDUTやICソケットなどに霜が付くのを防止するために循環気体の除湿を行う除湿器を設けることが開示されている。   Therefore, in the past, large-scale equipment and devices have been required to prevent condensation from forming around the DUT, such as placing the DUT in a thermostat or performing a test while blowing dry air to the DUT with a thermostreamer. It was. For example, Patent Document 1 discloses providing a dehumidifier that dehumidifies the circulating gas in order to prevent condensation and frost formation on a DUT or IC socket.

また、特許文献2には、基板に簡単に着脱交換できるICソケットが記載され、特許文献3には、Oリング及び板状パッキングを圧縮して半導体ベアチップを戴置した空間を密封したバーンイン試験治具が記載され、特許文献4には、プリント回路基板、導電ゴムコネクタ及びベヤーチップICを互いに対して押圧する手段を備えたベヤーチップIC用ソケットが記載されている。   Patent Document 2 describes an IC socket that can be easily attached to and detached from a substrate. Patent Document 3 discloses a burn-in test treatment in which a space in which a semiconductor bare chip is placed is compressed by compressing an O-ring and a plate-shaped packing. Patent Document 4 describes a socket for a Bayer chip IC provided with means for pressing the printed circuit board, the conductive rubber connector, and the Bayer chip IC against each other.

一方、低温発生方法は様々な方式が考案され、半導体試験用ソケットに実装できるまで小型化が可能になっており、これらを用いた低温試験方法や試験ソケットが多く考案されている。
特開平10−90348号公報 国際公開00−04610号 特開平6−130122号公報 特開平7−326692号公報
On the other hand, various methods for generating low temperatures have been devised, and downsizing is possible until it can be mounted on a semiconductor test socket, and many low temperature test methods and test sockets using these have been devised.
Japanese Patent Laid-Open No. 10-90348 International Publication No. 00-04610 JP-A-6-130122 Japanese Unexamined Patent Publication No. 7-326692

しかしながら、従来技術では半導体デバイスを低温にすることはできても、冷却に伴う結露の発生に対して十分な配慮がなされておらず、従来と同様に恒温槽や乾燥空気中での使用が前提となっている。   However, even though the conventional technology can reduce the temperature of the semiconductor device, it does not give sufficient consideration to the occurrence of condensation due to cooling, and it is assumed that it will be used in a constant temperature bath or dry air as before. It has become.

本発明はDUTソケットに気密機構と断熱構造を改良することで、大気暴露中でDUTを冷却する際に発生する結露を防止することを目的とする。   An object of the present invention is to prevent the dew condensation that occurs when the DUT is cooled in the atmosphere by improving the airtight mechanism and the heat insulation structure of the DUT socket.

本発明の半導体デバイスの試験用ソケットは、前記試験用ソケットの内部に固定されるDUTの上部に、伸縮性の膜を配置し、前記試験用ソケットの内部空間の大気を強制排出し、前記伸縮性の膜を前記DUTの表面に密着させて前記DUTを気密に保つことを特徴とする。   In the semiconductor device test socket of the present invention, a stretchable film is disposed on an upper portion of the DUT fixed inside the test socket, and the atmosphere in the internal space of the test socket is forcibly discharged. The DUT is kept airtight by closely contacting the surface of the DUT.

本発明によれば、半導体デバイスの低温試験を、恒温槽などの大規模設備を用いることなく、大気暴露中で行うことが可能となる。大規模設備を用いずに低温試験が可能となれば、半導体試験全体のコストを下げることができる。また、DUTと試験装置間の物理的距離を短くでき試験品質を格段に上げることができる。   According to the present invention, a low-temperature test of a semiconductor device can be performed in the air exposure without using a large-scale facility such as a thermostatic bath. If low-temperature testing is possible without using large-scale equipment, the overall cost of semiconductor testing can be reduced. In addition, the physical distance between the DUT and the test apparatus can be shortened, and the test quality can be significantly improved.

以下に、本発明の実施の形態について図面を用いて説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1は、本発明の実施例1の半導体デバイスの試験用ソケットの分解斜視図である。   1 is an exploded perspective view of a semiconductor device test socket according to a first embodiment of the present invention.

図1において、1は試験用ソケット、2はDUT(半導体デバイス)、3は基板、4はソケット本体、5はソケット蓋、6は異方導電性シート、7はOリング(パッキン)、8はOリング(パッキン)、9はソケット固定ネジ、10はスプリングワッシャ、11はソケット固定ナット、12はソケット蓋止めネジ、13はデバイス押さえネジを示している。   In FIG. 1, 1 is a test socket, 2 is a DUT (semiconductor device), 3 is a substrate, 4 is a socket body, 5 is a socket lid, 6 is an anisotropic conductive sheet, 7 is an O-ring (packing), 8 is O-ring (packing), 9 is a socket fixing screw, 10 is a spring washer, 11 is a socket fixing nut, 12 is a socket lid fixing screw, and 13 is a device holding screw.

低温時の結露の問題を解決する方法として、試験用ソケット1を密閉構造とし、パッケージサイズに合わせて可能な限り空間容量の少ない状況を作り出すことが有効である。結露は大気中に含まれる水分が、低温に接して凝結するものであるから、大気に曝された状況では、連続して凝結が起こり結露を生じる。パッケージを密閉された空間で囲めば、その空間内だけの水分しか凝結しないので、発生する結露は極わずかで試験に影響の無い範囲に収めることができる。また、低温状態のソケット外周に発生する結露 は、ソケット外周を断熱材で囲むことで回避可能である。   As a method for solving the problem of dew condensation at low temperatures, it is effective to make the test socket 1 have a hermetically sealed structure and create a situation with as little space capacity as possible in accordance with the package size. Condensation causes moisture contained in the atmosphere to condense in contact with the low temperature. Therefore, condensation occurs continuously under the exposure to the atmosphere. If the package is enclosed in a sealed space, only the moisture in the space condenses, so that the generated condensation is very small and can be kept within a range that does not affect the test. Condensation that occurs on the outer periphery of the socket in a low temperature state can be avoided by surrounding the outer periphery of the socket with a heat insulating material.

図1の試験用ソケット1においては、DUT(半導体デバイス)2は、基板3上に配置されるソケット本体4の内部に戴置され、ソケット本体4とソケット蓋5により形成される密閉構造内に収納される。   In the test socket 1 of FIG. 1, a DUT (semiconductor device) 2 is placed inside a socket body 4 disposed on a substrate 3, and in a sealed structure formed by the socket body 4 and a socket lid 5. Stored.

基板3上には、異方導電性シート6及びOリング(パッキン) 7が配置され、ソケット固定ネジ9がスプリングワッシャ10を介してソケット固定ナット11と結合されて、ソケット本体4と基板3とが気密状態で固定される。   An anisotropic conductive sheet 6 and an O-ring (packing) 7 are disposed on the substrate 3, and a socket fixing screw 9 is coupled to a socket fixing nut 11 via a spring washer 10, so that the socket body 4 and the substrate 3 are connected. Is fixed in an airtight state.

ソケット本体4の上面には、Oリング(パッキン) 8が配置され、ソケット蓋止めネジによりソケット蓋5とソケット本体4とが気密状態で固定される。   An O-ring (packing) 8 is disposed on the upper surface of the socket body 4, and the socket lid 5 and the socket body 4 are fixed in an airtight state by a socket lid fixing screw.

また、ソケット蓋5には、デバイス押さえネジ13が設けられており、デバイス押さえネジ13によりソケット本体4の内部に戴置されたDUT(半導体デバイス)2を押さえると、DUT(半導体デバイス)2の下面に配置された端子ピンの先端部が異方導電性シート6を押圧する。   The socket lid 5 is provided with a device holding screw 13. When the device holding screw 13 holds the DUT (semiconductor device) 2 placed inside the socket body 4, the DUT (semiconductor device) 2 The tip of the terminal pin disposed on the lower surface presses the anisotropic conductive sheet 6.

異方導電性シート6の押圧された部分は上下方向に導通し、DUT(半導体デバイス)2の端子ピンと異方導電性シート6の下に配置されている印刷配線の端子とを電気的接続して、DUT(半導体デバイス)2の電気的な試験を行うことができる。   The pressed portion of the anisotropic conductive sheet 6 conducts in the vertical direction, and electrically connects the terminal pins of the DUT (semiconductor device) 2 and the terminals of the printed wiring arranged under the anisotropic conductive sheet 6. Thus, an electrical test of the DUT (semiconductor device) 2 can be performed.

上記実施例1の気密機構を備えた試験用ソケットにおいては、Oリングパッキン7、8を用いて気密状態を確保している。   In the test socket having the airtight mechanism of the first embodiment, the airtight state is secured by using the O-ring packings 7 and 8.

図2は、本発明の実施例2の半導体デバイスの試験用ソケットの分解斜視図である。   FIG. 2 is an exploded perspective view of the semiconductor device test socket according to the second embodiment of the present invention.

図2において、1は試験用ソケット、2はDUT(半導体デバイス)、3は基板、4はソケット本体、5はソケット蓋、6は異方導電性シート、7はOリング(パッキン)、9はソケット固定ネジ、10はスプリングワッシャ、11はソケット固定ナット、12はソケット蓋止めネジ、13はデバイス押さえネジを示している。   In FIG. 2, 1 is a test socket, 2 is a DUT (semiconductor device), 3 is a substrate, 4 is a socket body, 5 is a socket lid, 6 is an anisotropic conductive sheet, 7 is an O-ring (packing), 9 is Socket fixing screws, 10 is a spring washer, 11 is a socket fixing nut, 12 is a socket lid fixing screw, and 13 is a device holding screw.

図2の実施例2では、気密機構を備えた試験用ソケット1として、ソケット蓋5とOリングパッキン8の代わりに伸縮性の膜14とラバーコート16を用いている。   In Example 2 of FIG. 2, a stretchable membrane 14 and a rubber coat 16 are used as the test socket 1 having an airtight mechanism instead of the socket lid 5 and the O-ring packing 8.

ソケット本体4内の空間に連通する排気孔15から、ソケット本体4内の気体を排気することにより、DUT2を装着するソケット本体4内の空間とソケット本体4の気圧差を用いてDUT2とソケット蓋5の固定を確実に行うことができる。   By exhausting the gas in the socket body 4 from the exhaust hole 15 communicating with the space in the socket body 4, the DUT 2 and the socket lid are used using the pressure difference between the space in the socket body 4 to which the DUT 2 is mounted and the socket body 4. 5 can be securely fixed.

また、ソケット本体4内の空間に連通する排気孔15から、ソケット本体4内の気体を排気してDUT2の置かれた空間内を減圧することで、DUT2の表面に伸縮性の膜14が密着し可能な限り空間容量の少ない状況を作り出すことができる。   In addition, the elastic membrane 14 adheres to the surface of the DUT 2 by exhausting the gas in the socket body 4 from the exhaust hole 15 communicating with the space in the socket body 4 to depressurize the space in which the DUT 2 is placed. However, it can create a situation with as little space as possible.

また、DUT2と接する部分にラバーコーティング16を施し、DUT2の置かれた空間内を減圧することでDUT2にラバーコート16を密着させることにより、DUT2をソケット本体4内に確実に固定することができる。   Further, the rubber coating 16 is applied to the portion in contact with the DUT 2, and the rubber coating 16 is brought into close contact with the DUT 2 by reducing the pressure in the space where the DUT 2 is placed, so that the DUT 2 can be securely fixed in the socket body 4. .

図3は、本発明の実施例3の半導体デバイスの試験用ソケットの組み立て手順を示す断面図である。   FIG. 3 is a cross-sectional view illustrating the procedure for assembling the test socket for the semiconductor device according to the third embodiment of the present invention.

図3において、21は試験用ソケット、22はDUT(BGA:Ball Grid Array)パッケージ、23は基板、24は伸縮性の膜を張った枠、25は伸縮性の膜、26は基板23を貫通する複数の排出孔を示している。   In FIG. 3, 21 is a test socket, 22 is a DUT (BGA: Ball Grid Array) package, 23 is a substrate, 24 is a frame with a stretchable film, 25 is a stretchable film, and 26 penetrates the substrate 23. A plurality of discharge holes are shown.

図3の実施例3では、気密機構を備えた試験用ソケット1として、ソケット蓋5とOリングパッキン8の代わりに、伸縮性の膜25と排出孔26を用いている。   In Example 3 of FIG. 3, as a test socket 1 having an airtight mechanism, a stretchable film 25 and a discharge hole 26 are used instead of the socket lid 5 and the O-ring packing 8.

図3の(a)において、基板23上にDUT(BGA)パッケージ22を戴置し、その上から伸縮性の膜を張った枠24を被せる。DUT(BGA)パッケージ22は下面に接続端子(BGA端子)が配置されており基板23上の対応する端子と接続される。   3A, a DUT (BGA) package 22 is placed on a substrate 23, and a frame 24 with a stretchable film is placed thereon. The DUT (BGA) package 22 has connection terminals (BGA terminals) disposed on the lower surface thereof, and is connected to corresponding terminals on the substrate 23.

図3の(b)において、基板23上に戴置されたDUT(BGA)パッケージは、伸縮性の膜25によって覆われる。   In FIG. 3B, the DUT (BGA) package placed on the substrate 23 is covered with a stretchable film 25.

図3の(c)において、基板23を貫通する排出孔26から、空気の排出を行うことにより、DUT(BGA)パッケージ22の置かれた空間内を減圧し、DUT22の表面に伸縮性の膜25が密着し可能な限り空間容量の少ない状況を作り出すことができる。   In FIG. 3C, air is discharged from the discharge hole 26 penetrating the substrate 23 to reduce the pressure in the space where the DUT (BGA) package 22 is placed, and a stretchable film is formed on the surface of the DUT 22. The situation where the space capacity is as small as possible can be created.

図3の実施例では、複数のDUT22を基板上に戴置して、全体を固定し気密状態にすることができる。   In the embodiment of FIG. 3, a plurality of DUTs 22 can be placed on the substrate, and the whole can be fixed and airtight.

図1は、本発明の実施例1の半導体デバイスの試験用ソケットの分解斜視図である。1 is an exploded perspective view of a semiconductor device test socket according to a first embodiment of the present invention. 図2は、本発明の実施例2の半導体デバイスの試験用ソケットの分解斜視図である。FIG. 2 is an exploded perspective view of the semiconductor device test socket according to the second embodiment of the present invention. 図3は、本発明の実施例3の半導体デバイスの試験用ソケットの組み立て手順を示す断面図である。FIG. 3 is a cross-sectional view illustrating the procedure for assembling the test socket for the semiconductor device according to the third embodiment of the present invention.

符号の説明Explanation of symbols

1 試験用ソケット
2 DUT(半導体デバイス)
3 基板
4 ソケット本体
5 ソケット蓋
6 異方導電性シート
7 Oリング(パッキン)
8 Oリング(パッキン)
9 ソケット固定ネジ
10 スプリングワッシャ
11 ソケット固定ナット
12 ソケット蓋止めネジ
13 デバイス押さえネジ
14 伸縮性の膜
15 排気孔
16 ラバーコート
21 試験用ソケット
22 DUT(BGA)パッケージ
23 基板
24 伸縮性の膜を張った枠
25 伸縮性の膜
26 排出孔
1 Test socket 2 DUT (semiconductor device)
3 Substrate 4 Socket body 5 Socket lid 6 Anisotropic conductive sheet 7 O-ring (packing)
8 O-ring (packing)
9 Socket fixing screw 10 Spring washer 11 Socket fixing nut 12 Socket lid fixing screw 13 Device holding screw 14 Elastic film 15 Exhaust hole 16 Rubber coating 21 Test socket 22 DUT (BGA) package 23 Substrate 24 Stretched film Frame 25 Stretchable membrane 26 Drain hole

Claims (8)

半導体デバイスの試験用ソケットにおいて、
前記試験用ソケットの内部に固定されるDUTの上部に、伸縮性の膜を配置し、前記試験用ソケットの内部空間の大気を強制排出し、前記伸縮性の膜を前記DUTの表面に密着させて前記DUTを気密に保つことを特徴とする試験用ソケット。
In the test socket for semiconductor devices,
An elastic membrane is disposed on the top of the DUT fixed inside the test socket, the air in the internal space of the test socket is forcibly discharged, and the elastic membrane is brought into close contact with the surface of the DUT. The test socket is characterized in that the DUT is kept airtight.
半導体デバイスの試験用ソケットにおいて、
前記試験用ソケットのDUTと接する部分にラバーコートを設置し、前記試験用ソケットの内部空間の大気を強制排出し、前記ラバーコートを前記DUTに密着させて前記DUTを気密に保つことを特徴とする試験用ソケット。
In the test socket for semiconductor devices,
A rubber coat is installed on a portion of the test socket that is in contact with the DUT, the air in the internal space of the test socket is forcibly discharged, and the rubber coat is brought into close contact with the DUT to keep the DUT airtight. Socket for testing.
請求項1または請求項2に記載の試験用ソケットにおいて、
前記DUTを装着するソケット本体の側壁に、前記試験用ソケットの内部空間の大気をソケット外部に強制排出する排出孔を備えたことを特徴とする試験用ソケット。
In the test socket according to claim 1 or 2,
A test socket having a discharge hole for forcibly discharging the air in the internal space of the test socket to the outside of the socket on a side wall of a socket body to which the DUT is mounted.
請求項3に記載の試験用ソケットにおいて、
前記ソケット本体と、前記試験用ソケットが実装される基板との間に気密を目的とするパッキンを備えたことを特徴とする試験用ソケット。
The test socket according to claim 3,
A test socket comprising a packing for airtightness between the socket body and a substrate on which the test socket is mounted.
請求項4に記載の試験用ソケットにおいて、
前記ソケット本体および前記ソケット本体を覆うソケット蓋の全外周に断熱機構を備えたことを特徴とする試験用ソケット。
The test socket according to claim 4,
A test socket comprising a heat insulation mechanism on an outer periphery of the socket body and a socket lid that covers the socket body.
半導体デバイスの試験用ソケットにおいて、
前記試験用ソケットの基板上に配置されるDUTの上部に、前記DUTを覆う伸縮性の膜を配置し、前記試験用ソケットの内部空間の大気を強制排出して、前記伸縮性の膜を前記DUTの表面に密着させて前記DUTを気密に保つことを特徴とする試験用ソケット。
In the test socket for semiconductor devices,
A stretchable film covering the DUT is disposed on the DUT placed on the substrate of the test socket, the atmosphere in the internal space of the test socket is forcibly discharged, and the stretchable film is A test socket characterized in that the DUT is kept airtight by being in close contact with the surface of the DUT.
請求項6に記載の試験用ソケットにおいて、
前記試験用ソケットの基板に前記試験用ソケットの内部空間の大気をソケット外部に強制排出する複数の貫通孔を備えたことを特徴とする試験用ソケット。
The test socket according to claim 6,
A test socket having a plurality of through holes for forcibly discharging the air in the internal space of the test socket to the outside of the socket on the substrate of the test socket.
請求項7に記載の試験用ソケットにおいて、
前記試験用ソケットの基板上に複数のDUTを配置し、前記複数のDUTの上部に前記複数のDUTを覆う伸縮性の膜を配置し、前記試験用ソケットの内部空間の大気を強制排出して、前記伸縮性の膜を前記複数のDUTの表面に密着させることを特徴とする試験用ソケット。
The test socket according to claim 7,
A plurality of DUTs are disposed on the substrate of the test socket, a stretchable film covering the plurality of DUTs is disposed on top of the plurality of DUTs, and the air in the internal space of the test socket is forcibly discharged. A test socket, wherein the stretchable film is adhered to the surfaces of the plurality of DUTs.
JP2007206385A 2007-08-08 2007-08-08 Socket for testing semiconductor device Pending JP2009042028A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007206385A JP2009042028A (en) 2007-08-08 2007-08-08 Socket for testing semiconductor device
PCT/JP2008/062068 WO2009019944A1 (en) 2007-08-08 2008-07-03 Socket for testing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007206385A JP2009042028A (en) 2007-08-08 2007-08-08 Socket for testing semiconductor device

Publications (1)

Publication Number Publication Date
JP2009042028A true JP2009042028A (en) 2009-02-26

Family

ID=40341180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007206385A Pending JP2009042028A (en) 2007-08-08 2007-08-08 Socket for testing semiconductor device

Country Status (2)

Country Link
JP (1) JP2009042028A (en)
WO (1) WO2009019944A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015174631A1 (en) * 2014-05-14 2015-11-19 주식회사 엔티에스 Memory socket for inspecting temperature characteristics

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105093000B (en) * 2014-05-19 2019-03-15 鸿富锦精密电子(郑州)有限公司 Test device
KR101552552B1 (en) * 2014-08-22 2015-09-14 리노공업주식회사 A test socket
KR101887071B1 (en) * 2016-09-01 2018-09-10 리노공업주식회사 A slider operating mechanism of the testing device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081455B2 (en) * 1989-11-20 1996-01-10 株式会社ダイトー IC performance test method
JP2000180469A (en) * 1998-12-18 2000-06-30 Fujitsu Ltd Contactor for semiconductor device, tester using contactor for semiconductor device, testing method using contactor for semiconductor device and method for cleaning contactor for semiconductor device
JP3958252B2 (en) * 2003-05-30 2007-08-15 富士通株式会社 Semiconductor integrated circuit device test carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015174631A1 (en) * 2014-05-14 2015-11-19 주식회사 엔티에스 Memory socket for inspecting temperature characteristics

Also Published As

Publication number Publication date
WO2009019944A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
US7138811B1 (en) Seals used for testing on an integrated circuit tester
JP4150260B2 (en) Semiconductor device test system
KR101214033B1 (en) Test apparatus and connecting apparatus
KR100899142B1 (en) Test socket
JP2007525672A (en) Equipment and method for energization test
JP2003059602A (en) Socket for semiconductor device
JP2009042028A (en) Socket for testing semiconductor device
JP2016095141A (en) Inspection unit for semiconductor device
US7772030B2 (en) Multipurpose decapsulation holder and method for a ball grid array package
JP2000164647A (en) Wafer cassette and inspection device for semiconductor integrated circuit
KR20110001855A (en) Test socket, apparatus for testing an object having the test socket, and method of testing an object using the apparatus
US6978541B1 (en) Apparatus and methods to enhance thermal energy transfer in IC handler systems
JP6313131B2 (en) Humidity sensor inspection device
TW200720662A (en) Calibration board for electronic component tester
JP2019008989A (en) Socket and inspection jig
JP2005249448A (en) Semiconductor component inspection device
JP4729025B2 (en) Insulated lens set
JP2007292696A (en) Testing tool and test method for semiconductor device
KR20110136766A (en) Probe structure of probe card
JP2008008912A (en) Ic testing device
JP2005172671A (en) Ic socket
KR101183614B1 (en) Probe card
WO2023032176A1 (en) Semiconductor module inspection device
KR101173948B1 (en) Probe structure
JP2008008726A (en) Inspection device of semiconductor device