JP2007292696A - Testing tool and test method for semiconductor device - Google Patents
Testing tool and test method for semiconductor device Download PDFInfo
- Publication number
- JP2007292696A JP2007292696A JP2006123574A JP2006123574A JP2007292696A JP 2007292696 A JP2007292696 A JP 2007292696A JP 2006123574 A JP2006123574 A JP 2006123574A JP 2006123574 A JP2006123574 A JP 2006123574A JP 2007292696 A JP2007292696 A JP 2007292696A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- test
- insulating substrate
- lsi
- test apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 100
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000010998 test method Methods 0.000 title claims description 12
- 239000000523 sample Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 34
- 230000000149 penetrating effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000009423 ventilation Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
本発明は、半導体装置(以下、「LSI」という)を試験装置に固定して試験するためのテスト用治具とテスト方法に関するものである。 The present invention relates to a test jig and a test method for testing a semiconductor device (hereinafter referred to as “LSI”) fixed to a test apparatus.
図2は、従来のテスト用治具を用いたLSIの試験方法の説明図である。
このテスト用治具はマザーボード40とも呼ばれ、テスト対象のLSI1を挿入するためのソケット41と、このソケット41を搭載したプリント配線板42で構成されている。プリント配線板42は、例えばガラスエポキシ樹脂等の絶縁基板とその表面または内部に形成された銅箔等の配線層を有し、この配線層によってソケット41の端子と絶縁基板の裏面に設けられたパッドとの間を電気的に接続したものである。
FIG. 2 is an explanatory diagram of an LSI testing method using a conventional test jig.
This test jig is also called a
このマザーボード40は、試験装置のテスタヘッド50上の所定の位置に搭載されるようになっている。一方、図示されていないが、テスタヘッド50には、マザーボード40が所定の位置に搭載されたときに、その裏面に設けられたパッドに接触するように複数のプローブが配置され、このプローブが試験装置本体に接続されている。
The
このようなマザーボード40を使用してLSI1の試験を行う場合、まず、マザーボード40を試験装置のテスタヘッド50上の所定の位置に搭載する。次に、マザーボード40に設けられたソケット本体41bに、試験対象のLSI1を挿入する。更に、ソケット41の蓋41lを閉めて押さえ付けることで、LSI1の端子とソケット41の端子を所定の圧力で接触させる。その後、試験装置本体からテスタヘッド50とマザーボード40を介してLSI1に所定の電源や信号を供給し、このLSI1を試験する。
When the LSI 1 is tested using such a
上記特許文献1には、温度変化による検査対象デバイスの位置ずれを低減するための位置固定方法(または、装置)として、トレイに凹部を設けて検査対象デバイスをこの凹部に嵌め合わせた状態で検査場所に位置固定したり、或いは、この凹部に真空ポンプを連結して検査対象デバイスをこの凹部に真空吸着して検査場所に位置固定するハンドラを用いたものが記載されている。 In Patent Document 1, as a position fixing method (or apparatus) for reducing the displacement of a device to be inspected due to a temperature change, a tray is provided with a recess, and the inspection target device is fitted in the recess. There is a description that uses a handler that fixes the position at a place, or connects a vacuum pump to the recess and vacuum-adsorbs the device to be inspected to the recess to fix the position at the inspection place.
しかしながら、前記マザーボード40では、ソケット41を用いてLSI1との接続を行っているので、次のような問題点があった。
(1) ソケット本体41bにLSI1を入れ、このソケット41の蓋41lを押さえて閉じるという人手作業が必要である。
(2) ソケット41の蓋41lとLSI1との間に間隙が生じると、正常に接続できなくなるおそれがある。
(3) ソケット41の蓋41lとLSI1との間の余裕が小さいと、蓋41lが閉じなかったり、ソケット41やLSI1が破損するというおそれがある。
(4) ソケット41の蓋41lの余裕の設定は、微妙で作成が難しい。
(5) ソケット本体41bの材質によっては、テスト時に温度制約が発生することがある。
However, since the
(1) Manual work is required in which the LSI 1 is placed in the
(2) If there is a gap between the lid 41l of the
(3) If the margin between the lid 41l of the
(4) The setting of the margin of the lid 41l of the
(5) Depending on the material of the
本発明は、テスト対象のLSIを容易かつ確実に試験装置に固定して試験するためのテスト用治具とテスト方法を提供することを目的としている。 It is an object of the present invention to provide a test jig and a test method for easily and surely fixing an LSI to be tested to a test apparatus for testing.
本発明のLSIのテスト用治具は、テスト対象のLSIを搭載してこのLSIの外部端子と試験装置のプローブとの間の電気的接続を行うテスト用治具を、前記LSIを所定の位置に搭載するための枠を有する絶縁基板と、前記絶縁基板の表面で前記枠内に搭載された前記LSIの外部端子に対応する箇所に設けられた複数の接点と、前記絶縁基板の裏面で前記試験装置のプローブに対応する箇所に設けられた複数のパッドと、前記接点と前記パッドとを電気的に接続する配線層と、前記試験装置側から前記LSIを吸引するために前記枠の内側に前記絶縁基板の表面から裏面に貫通して設けられた貫通孔とを備えたことを特徴としている。 The LSI test jig of the present invention is a test jig for mounting an LSI to be tested and making an electrical connection between an external terminal of the LSI and a probe of a test apparatus. An insulating substrate having a frame for mounting on the substrate, a plurality of contacts provided at locations corresponding to external terminals of the LSI mounted in the frame on the surface of the insulating substrate, and the back surface of the insulating substrate on the back surface A plurality of pads provided at locations corresponding to the probe of the test apparatus, a wiring layer that electrically connects the contact and the pad, and the inside of the frame to suck the LSI from the test apparatus side And a through hole provided so as to penetrate from the front surface to the back surface of the insulating substrate.
本発明では、テスト対象のLSIを搭載するテスト用治具の基板に貫通孔を設けておき、試験装置側からこの貫通孔を通して空気を抜くことによってLSIを吸着するようにしている。これにより、高価なICソケットを使用せずに、LSIを容易かつ確実に試験装置に固定して試験することができるという効果がある。 In the present invention, a through hole is provided in a substrate of a test jig on which an LSI to be tested is mounted, and the LSI is adsorbed by removing air from the test apparatus through the through hole. Thus, there is an effect that the LSI can be easily and reliably fixed to the test apparatus and tested without using an expensive IC socket.
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。 The above and other objects and novel features of the present invention will become more fully apparent when the following description of the preferred embodiment is read in conjunction with the accompanying drawings. However, the drawings are for explanation only, and do not limit the scope of the present invention.
図1(a),(b)は、本発明の実施例1を示すLSI試験装置の構成図で、同図(a)は上側から見た平面図、及び同図(b)は同図(a)中のA−A線に沿う部分の断面図である。 FIGS. 1A and 1B are block diagrams of an LSI test apparatus showing Embodiment 1 of the present invention. FIG. 1A is a plan view seen from above, and FIG. It is sectional drawing of the part which follows the AA line in a).
この試験装置は、テスト対象のLSI1を搭載するためのテスト用治具であるマザーボード10と、このマザーボード10を介してLSI1の外部端子に接続するためのテスタヘッド20と、図示しない試験装置本体とで構成されている。 This test apparatus includes a mother board 10 which is a test jig for mounting the LSI 1 to be tested, a tester head 20 for connecting to an external terminal of the LSI 1 via the mother board 10, a test apparatus main body (not shown), It consists of
マザーボード10は、一般的なプリント配線板と同様に、例えばガラスエポキシ樹脂等の絶縁基板と表面または内部に形成された銅箔等の配線層を有しており、そのLSI搭載面(表面)には、テスト対象のLSI1の周囲が丁度収まるような寸法及び形状の枠11が設けられている。枠11の内側のマザーボード10の表面には、LSI1の外部端子に対応する位置に、複数の接点12が設けられ、更に、枠11の内側で接点12が設けられていない箇所に、空気を通すための貫通孔13が設けられている。
Similar to a general printed wiring board, the mother board 10 has an insulating substrate such as glass epoxy resin and a wiring layer such as copper foil formed on the surface or inside thereof, on the LSI mounting surface (front surface). Is provided with a
また、マザーボード10の裏面には、テスタヘッド20のプローブ21に対応する箇所に、接続用の複数のパッド14が形成され、このパッド14と対応する接点12との間が、配線層15を通して電気的に接続されている。
A plurality of
一方、テスタヘッド20には、マザーボード10裏面のパッド14に接触するプローブ21が設けられているほか、このマザーボード10を真空吸着するための空間22と、この空間22内の空気を吸い出すための排気管23が設けられている。なお、空間22は、マザーボード10の貫通孔13に接続する位置に形成されている。また、排気管23には図示しない真空ポンプが接続され、プローブ21には図示しない試験装置本体が接続されている。
On the other hand, the tester head 20 is provided with a
次に、この試験装置を用いたLSIのテスト方法を説明する。
まず、マザーボード10裏面の各パッド14が、それぞれテストヘッド20の対応するプローブ21に接触するように、このマザーボード10をテスタヘッド20上の所定の位置に配置する。
Next, an LSI test method using this test apparatus will be described.
First, the mother board 10 is disposed at a predetermined position on the tester head 20 so that each
次に、マザーボード10表面の枠11に合わせて、テスト対象のLSI1をマザーボード10に搭載する。
Next, the LSI 1 to be tested is mounted on the motherboard 10 in accordance with the
その後、テスタヘッド20の排気管23に接続された真空ポンプを作動させ、このテスタヘッド20の空間22を減圧状態にする。これにより、マザーボード10がテスタヘッド20に吸着され、更に、このマザーボード10に設けられた貫通孔13を通して、マザーボード10とLSI1との間の空間が減圧される。この結果、LSI1がマザーボード10に吸着され、LSI1の外部端子がマザーボード10の表面に設けられた接点12に密着される。この時、適切な接触状態を維持するために、LSI1の外部端子とマザーボード10の接点12との間の1端子当たりの接触圧力が25g程度となるように、真空ポンプの真空度を調整する。
Thereafter, the vacuum pump connected to the exhaust pipe 23 of the tester head 20 is operated to make the
この状態で、試験装置本体から、テスタヘッド20とマザーボード10を介してLSI1に所定の電源や信号を供給し、このLSI1を試験する。 In this state, a predetermined power supply or signal is supplied from the test apparatus main body to the LSI 1 via the tester head 20 and the mother board 10 to test the LSI 1.
以上のように、この実施例1のLSI試験装置は、次のような利点がある。
(a) LSI用の高価なソケットが不要になり、コストを削減することができる。
(b) マザーボード10の所定の位置にLSI1を置くだけで良いので、ソケットの蓋を押さえて閉じるという人手作業が不要になる。
(c) ソケットを使用しないので、ソケットとLSIの寸法の相違等による接続不良や、ソケットやLSIの破損といったトラブルがなくなる。また、ソケットの材質によるテスト時の温度制約がなくなる。
As described above, the LSI test apparatus according to the first embodiment has the following advantages.
(A) An expensive socket for LSI becomes unnecessary, and the cost can be reduced.
(B) Since it is only necessary to place the LSI 1 at a predetermined position on the mother board 10, manual work of pressing and closing the lid of the socket becomes unnecessary.
(C) Since no socket is used, troubles such as a connection failure due to a difference in dimensions between the socket and the LSI, and damage to the socket or the LSI are eliminated. In addition, there are no temperature restrictions during testing due to the socket material.
なお、真空ポンプを使用したマザーボード10の吸着は一般的に行われており、このために新たなテストヘッド20を用意する必要はない。 The adsorption of the mother board 10 using a vacuum pump is generally performed, and it is not necessary to prepare a new test head 20 for this purpose.
図3(a),(b)は、本発明の実施例2を示すLSI試験装置の構成図で、同図(a)は上側から見た平面図、及び同図(b)は同図(a)中のB−B線に沿う部分の断面図である。図3において、図1中の要素と共通の要素には共通の符号が付されている。
FIGS. 3A and 3B are block diagrams of an LSI test
この試験装置は、図1中のマザーボード10に代えて、若干構成の異なるマザーボード10Aを設けている。 This test apparatus is provided with a mother board 10A having a slightly different configuration in place of the mother board 10 in FIG.
即ち、マザーボード10Aは、LSI搭載面(表面)にテスト対象のLSI1を保持するためのストッパ16が設けられている。ストッパ16は、LSI1の四隅を支えることにより、このLSI1をマザーボード10Aの表面の所定の位置に保持するものである。マザーボード10Aの表面には、ストッパ16で保持されたLSI1の外部端子に対応する位置に、複数の接点12が設けられ、更に、このLSI1が保持される領域で接点12が設けられていない箇所には、空気を通すための複数の貫通孔13が設けられている。
That is, the motherboard 10A is provided with a
また、マザーボード10Aの裏面には、テスタヘッド20のプローブ21に対応する箇所に、接続用の複数のパッド14が形成され、このパッド14と対応する接点12との間が、配線層15を通して電気的に接続されている。
Further, on the back surface of the motherboard 10A, a plurality of
更に、マザーボード10Aの付属品として、このマザーボード10Aの表面に保持されたLSI1とストッパ16を覆う箱型の蓋17が準備されている。この蓋17は、LSI1に被せたときに箱のフランジ部17fがマザーボード10Aの表面に密着し、箱の底部17bがこのLSI1の表面とほぼ同じ高さとなるように形成されている。
Further, as an accessory of the motherboard 10A, a box-shaped
なお、テスタヘッド20と、図示しない試験装置本体及び真空ポンプは、実施例1と同様である。 Note that the tester head 20, the test apparatus main body and the vacuum pump (not shown) are the same as those in the first embodiment.
次に、この試験装置を用いたLSIのテスト方法を説明する。
まず、マザーボード10A裏面の各パッド14が、それぞれテスタヘッド20の対応するプローブ21に接触するように、このマザーボード10Aをテスタヘッド20上の所定の位置に配置する。
Next, an LSI test method using this test apparatus will be described.
First, the mother board 10A is arranged at a predetermined position on the tester head 20 so that each
次に、マザーボード10A表面のストッパ16に合わせて、テスト対象のLSI1をこのマザーボード10Aに搭載する。
Next, the LSI 1 to be tested is mounted on the motherboard 10A in accordance with the
更に、テスト対象のLSI1の上に蓋17を被せる。
その後、テスタヘッド20の排気管23に接続された真空ポンプを作動させ、このテスタヘッド20の空間22を減圧状態にする。これにより、マザーボード10Aがテスタヘッド20に吸着され、更に、マザーボード10Aに設けられた複数の貫通孔13を通して、このマザーボード10Aと蓋17との間の空間が減圧される。これにより、蓋17の底部17bがマザーボード10Aの表面に引き寄せられ、この蓋17の底部17bによって、LSI1の表面がマザーボード10Aに押しつけられる。この結果、LSI1の外部端子は、マザーボード10Aの表面に設けられた接点12に密着される。この時、適切な接触状態を維持するために、LSI1の外部端子とマザーボード10Aの接点12との間の1端子当たりの接触圧力が25g程度となるように、真空ポンプの真空度を調整する。
Further, the
Thereafter, the vacuum pump connected to the exhaust pipe 23 of the tester head 20 is operated to make the
この状態で、試験装置本体から、テスタヘッド20とマザーボード10Aを介してLSI1に所定の電源や信号を供給し、このLSI1を試験する。 In this state, a predetermined power supply or signal is supplied from the test apparatus main body to the LSI 1 via the tester head 20 and the mother board 10A, and the LSI 1 is tested.
以上のように、この実施例2のLSI試験装置は、前記(a)〜(c)の利点に加えて、次のような利点がある。
(d) 図1の枠11のように寸法精度が要求される構造物を必要としないので、構造を簡素化することができる。
As described above, the LSI test apparatus according to the second embodiment has the following advantages in addition to the advantages (a) to (c).
(D) Since a structure requiring dimensional accuracy like the
図4(a),(b)は、本発明の実施例3を示すLSI試験装置の構成図で、同図(a)は上側から見た平面図、及び同図(b)は同図(a)中のC−C線に沿う部分の断面図である。図4において、図3中の要素と共通の要素には共通の符号が付されている。 4A and 4B are block diagrams of an LSI test apparatus showing Embodiment 3 of the present invention. FIG. 4A is a plan view seen from above, and FIG. It is sectional drawing of the part which follows the CC line in a). In FIG. 4, elements common to the elements in FIG.
この試験装置は、テスト対象のLSI1を搭載するためのマザーボード10Bと、このマザーボード10Bを介してLSI1の外部端子に接続するためのテスタヘッド20Bと、このマザーボード10Bに搭載されたLSI1の表面にドライエアを吹き付けるための送風管30と、図示しない試験装置本体とで構成されている。 This test apparatus includes a motherboard 10B for mounting the LSI 1 to be tested, a tester head 20B for connecting to an external terminal of the LSI 1 via the motherboard 10B, and dry air on the surface of the LSI 1 mounted on the motherboard 10B. Is constituted by a blower tube 30 for spraying the air and a test apparatus main body (not shown).
マザーボード10Bは、図3のマザーボード10Aから貫通孔13を除去したものである。即ち、LSI搭載面(表面)にテスト対象のLSI1を保持するためのストッパ16が設けられ、このストッパ16で保持されたLSI1の外部端子に対応する位置に、複数の接点12が設けられている。また、マザーボード10Bの裏面には、テスタヘッド20Bのプローブ21に対応する箇所に、接続用の複数のパッド14が形成され、このパッド14と対応する接点12との間が、配線層15を通して電気的に接続されている。
The motherboard 10B is obtained by removing the through
テスタヘッド20Bは、マザーボード10Bを搭載して、このマザーボード10Bに搭載されたLSI1との電気的接続を行うもので、マザーボード10B裏面のパッド14に接触するプローブ21を有している。なお、本例では、マザーボード10Bを真空吸着するための空間22と排気管23を特に必要としてはいないが、このマザーボード10Bをテスタヘッド20Bの所定の位置に固定するための何らかの仕組みは必要である。
The tester head 20B mounts the motherboard 10B and makes electrical connection with the LSI 1 mounted on the motherboard 10B. The tester head 20B has a
送風管30は、図示しない送風機から送られるドライエアをLSI1の表面に吹き付け、このLSI1の表面を風圧によって押さえるもので、この送風管30の先端のノズル部は、上下に移動できるようになっている。 The blower pipe 30 blows dry air sent from a blower (not shown) onto the surface of the LSI 1 and presses the surface of the LSI 1 with wind pressure. The nozzle portion at the tip of the blower pipe 30 can move up and down. .
次に、この試験装置を用いたLSIのテスト方法を説明する。
まず、マザーボード10B裏面の各パッド14が、それぞれテスタヘッド20Bの対応するプローブ21に接触するように、このマザーボード10Bをテスタヘッド20B上の所定の位置に配置する。
Next, an LSI test method using this test apparatus will be described.
First, the mother board 10B is arranged at a predetermined position on the tester head 20B so that each
次に、マザーボード10B表面のストッパ16に合わせて、テスト対象のLSI1をこのマザーボード10Bに搭載する。
Next, the test target LSI 1 is mounted on the motherboard 10B in accordance with the
その後、送風管30のノズル部をLSI1上の所定の高さまで降下させ、この送風管30に接続された送風機を作動させる。これにより、LSI1がマザーボード10Bの表面に押しつけられ、このLSI1の外部端子は、マザーボード10Bの表面に設けられた接点12に密着される。この時、適切な接触状態を維持するために、LSI1の外部端子とマザーボード10Bの接点12との間の1端子当たりの接触圧力が25g程度となるように、送風機の風量を調整する。
Thereafter, the nozzle portion of the blower pipe 30 is lowered to a predetermined height on the LSI 1, and the blower connected to the blower pipe 30 is operated. As a result, the LSI 1 is pressed against the surface of the motherboard 10B, and the external terminals of the LSI 1 are in close contact with the
この状態で、試験装置本体から、テスタヘッド20Bとマザーボード10Bを介してLSI1に所定の電源や信号を供給し、このLSI1を試験する。 In this state, a predetermined power supply or signal is supplied from the test apparatus body to the LSI 1 via the tester head 20B and the mother board 10B, and the LSI 1 is tested.
以上のように、この実施例3のLSI試験装置は、前記(a)〜(d)のような利点がある。なお、ドライエアの送風は、従来の試験装置でも一般的に行われているので、これを利用すれば新たに送風機等の送風設備を用意する必要はない。 As described above, the LSI test apparatus according to the third embodiment has the advantages (a) to (d). In addition, since the ventilation of dry air is generally performed also in the conventional test apparatus, if this is utilized, it is not necessary to newly prepare ventilation equipment, such as a blower.
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
(A) 図1及び図3のマザーボードに設けた貫通孔13の形状、寸法、数及び位置は一例であり、測定対象のLSI1の外部端子の配置等に応じて適切に配置する必要がある。例えば、LSIの裏面一面に外部端子が並んでいるBGAパッケージの場合には、中央部に大きな貫通孔を設けることができないので、外部端子の間に小さな貫通孔を複数設ける必要がある。
(B) 図1、図3及び図4では、BGAパッケージのLSIを想定した図になっているが、QFP,QFJ等の他の形状のLSIに適応させることも可能である。
In addition, this invention is not limited to the said Example, A various deformation | transformation is possible. Examples of this modification include the following.
(A) The shape, size, number, and position of the through-
(B) In FIGS. 1, 3 and 4, the BGA package LSI is assumed. However, the present invention can be applied to other shape LSIs such as QFP and QFJ.
1 LSI
10,10A,10B マザーボード
11 枠
12 接点
13 貫通孔
14 パッド
15 配線層
16 ストッパ
17 蓋
20,20B テスタヘッド
21 プローブ
22 空間
23 排気管
30 送風管
1 LSI
10, 10A,
Claims (6)
前記半導体装置を所定の位置に搭載するための枠を有する絶縁基板と、
前記絶縁基板の表面で前記枠内に搭載された前記半導体装置の外部端子に対応する箇所に設けられた複数の接点と、
前記絶縁基板の裏面で前記試験装置のプローブに対応する箇所に設けられた複数のパッドと、
前記接点と前記パッドとを電気的に接続する配線層と、
前記試験装置側から前記半導体装置を吸引するために前記枠の内側に前記絶縁基板の表面から裏面に貫通して設けられた貫通孔とを、
備えたことを特徴とする半導体装置のテスト用治具。 A semiconductor device test jig for mounting a semiconductor device to be tested and performing electrical connection between an external terminal of the semiconductor device and a probe of the test device,
An insulating substrate having a frame for mounting the semiconductor device at a predetermined position;
A plurality of contacts provided at locations corresponding to external terminals of the semiconductor device mounted in the frame on the surface of the insulating substrate;
A plurality of pads provided at locations corresponding to the probe of the test apparatus on the back surface of the insulating substrate;
A wiring layer that electrically connects the contact and the pad;
A through-hole provided through the inner surface of the insulating substrate from the front surface to the rear surface to suck the semiconductor device from the test device side;
A jig for testing a semiconductor device, comprising:
前記半導体装置を所定の位置に搭載するためのストッパを有する絶縁基板と、
前記絶縁基板の表面で前記ストッパ内に搭載された前記半導体装置の外部端子に対応する箇所に設けられた複数の接点と、
前記絶縁基板の裏面で前記試験装置のプローブに対応する箇所に設けられた複数のパッドと、
前記接点と前記パッドとを電気的に接続する配線層と、
前記ストッパの内側に前記絶縁基板の表面から裏面に貫通して設けられた貫通孔と、
前記絶縁基板に搭載された前記半導体装置を覆い、前記貫通孔を通して前記試験装置側から吸引されたときに該半導体装置の表面に接触して該半導体装置を該絶縁基板に圧接させる蓋とを、
備えたことを特徴とする半導体装置のテスト用治具。 A semiconductor device test jig for mounting a semiconductor device to be tested and performing electrical connection between an external terminal of the semiconductor device and a probe of the test device,
An insulating substrate having a stopper for mounting the semiconductor device at a predetermined position;
A plurality of contacts provided at locations corresponding to external terminals of the semiconductor device mounted in the stopper on the surface of the insulating substrate;
A plurality of pads provided at locations corresponding to the probe of the test apparatus on the back surface of the insulating substrate;
A wiring layer that electrically connects the contact and the pad;
A through hole provided inside the stopper from the front surface to the back surface of the insulating substrate;
A cover that covers the semiconductor device mounted on the insulating substrate and contacts the surface of the semiconductor device when the semiconductor device is sucked from the test device through the through-hole, and presses the semiconductor device against the insulating substrate;
A jig for testing a semiconductor device, comprising:
前記半導体装置を所定の位置に搭載するためのストッパを有する絶縁基板と、
前記絶縁基板の表面で前記ストッパ内に搭載された前記半導体装置の外部端子に対応する箇所に設けられた複数の接点と、
前記絶縁基板の裏面で前記試験装置のプローブに対応する箇所に設けられた複数のパッドと、
前記接点と前記パッドとを電気的に接続する配線層と、
前記絶縁基板に搭載された前記半導体装置の表面から風圧によって該半導体装置を該絶縁基板に圧接するための送風管とを、
備えたことを特徴とする半導体装置のテスト用治具。 A semiconductor device test jig for mounting a semiconductor device to be tested and performing electrical connection between an external terminal of the semiconductor device and a probe of the test device,
An insulating substrate having a stopper for mounting the semiconductor device at a predetermined position;
A plurality of contacts provided at locations corresponding to external terminals of the semiconductor device mounted in the stopper on the surface of the insulating substrate;
A plurality of pads provided at locations corresponding to the probe of the test apparatus on the back surface of the insulating substrate;
A wiring layer that electrically connects the contact and the pad;
A blower pipe for pressing the semiconductor device against the insulating substrate by wind pressure from the surface of the semiconductor device mounted on the insulating substrate;
A test jig for a semiconductor device, comprising:
前記テスト用治具を、その裏面のパッドが前記試験装置のプローブに対応するように該試験装置に搭載し、
前記枠内に前記半導体装置を搭載し、
前記試験装置側から前記貫通孔を通して前記半導体装置を吸引して該半導体装置の外部端子と前記テスト用治具の接点とを所定の圧力で接触させ、
前記試験装置から前記半導体装置を試験する、
ことを特徴とする半導体装置のテスト方法。 An insulating substrate having a frame for mounting a semiconductor device to be tested at a predetermined position; a plurality of contacts provided at locations corresponding to external terminals of the semiconductor device mounted in the frame; and the insulating substrate A plurality of pads provided at locations corresponding to the probe of the test apparatus on the back surface, a wiring layer electrically connecting the contact and the pad, and penetrating from the surface of the insulating substrate to the back surface inside the frame A test method of a semiconductor device using a test jig provided with a through hole provided as
The test jig is mounted on the test apparatus so that the pad on the back surface corresponds to the probe of the test apparatus,
Mounting the semiconductor device in the frame;
The semiconductor device is sucked from the test device side through the through hole to bring the external terminal of the semiconductor device into contact with the contact of the test jig at a predetermined pressure,
Testing the semiconductor device from the test apparatus;
A test method for a semiconductor device.
前記テスト用治具を、その裏面のパッドが前記試験装置のプローブに対応するように該試験装置に搭載し、
前記テスト用治具の所定の位置に前記半導体装置を搭載し、
前記半導体装置を蓋で覆い、
前記試験装置側から前記貫通孔を通して前記蓋を吸引して該半導体装置の外部端子と前記テスト用治具の接点とを所定の圧力で接触させ、
前記試験装置から前記半導体装置を試験する、
ことを特徴とする半導体装置のテスト方法。 An insulating substrate having a stopper for mounting a semiconductor device to be tested at a predetermined position; a plurality of contacts provided at locations corresponding to external terminals of the semiconductor device mounted on the insulating substrate; and the insulating substrate A plurality of pads provided at a position corresponding to the probe of the test apparatus on the back surface, a wiring layer electrically connecting the contact and the pad, and penetrating from the surface of the insulating substrate to the back surface inside the stopper A test method of a semiconductor device using a test jig provided with a through hole provided as
The test jig is mounted on the test apparatus so that the pad on the back surface corresponds to the probe of the test apparatus,
The semiconductor device is mounted at a predetermined position of the test jig,
Covering the semiconductor device with a lid;
The lid is sucked through the through hole from the test apparatus side to bring the external terminal of the semiconductor device and the contact of the test jig into contact with each other at a predetermined pressure,
Testing the semiconductor device from the test apparatus;
A test method for a semiconductor device.
前記テスト用治具を、その裏面のパッドが前記試験装置のプローブに対応するように該試験装置に搭載し、
前記テスト用治具の所定の位置に前記半導体装置を搭載し、
前記半導体装置の表面に空気を吹きつけて該半導体装置の外部端子と前記テスト用治具の接点とを所定の圧力で接触させ、
前記試験装置から前記半導体装置を試験する、
ことを特徴とする半導体装置のテスト方法。 An insulating substrate having a stopper for mounting a semiconductor device to be tested at a predetermined position; a plurality of contacts provided at locations corresponding to external terminals of the semiconductor device mounted on the insulating substrate; and the insulating substrate Semiconductor device test method using a test jig comprising a plurality of pads provided at locations corresponding to the probe of the test apparatus on the back surface of the test apparatus, and a wiring layer for electrically connecting the contacts and the pads Because
The test jig is mounted on the test apparatus so that the pad on the back surface corresponds to the probe of the test apparatus,
The semiconductor device is mounted at a predetermined position of the test jig,
Air is blown onto the surface of the semiconductor device to bring the external terminal of the semiconductor device into contact with the contact of the test jig at a predetermined pressure,
Testing the semiconductor device from the test apparatus;
A test method for a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123574A JP2007292696A (en) | 2006-04-27 | 2006-04-27 | Testing tool and test method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123574A JP2007292696A (en) | 2006-04-27 | 2006-04-27 | Testing tool and test method for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007292696A true JP2007292696A (en) | 2007-11-08 |
Family
ID=38763439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006123574A Withdrawn JP2007292696A (en) | 2006-04-27 | 2006-04-27 | Testing tool and test method for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007292696A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101371982B1 (en) | 2013-01-13 | 2014-03-11 | 주식회사 오킨스전자 | Test system using vacuum and fluid, and method thereof |
JP2016095216A (en) * | 2014-11-14 | 2016-05-26 | 三菱電機株式会社 | Semiconductor inspection device and semiconductor inspection method |
-
2006
- 2006-04-27 JP JP2006123574A patent/JP2007292696A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101371982B1 (en) | 2013-01-13 | 2014-03-11 | 주식회사 오킨스전자 | Test system using vacuum and fluid, and method thereof |
JP2016095216A (en) * | 2014-11-14 | 2016-05-26 | 三菱電機株式会社 | Semiconductor inspection device and semiconductor inspection method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7138811B1 (en) | Seals used for testing on an integrated circuit tester | |
JP2003059602A (en) | Socket for semiconductor device | |
JP2002175859A (en) | Spiral contactor, semiconductor testing apparatus and electronic parts using the same | |
US6703852B1 (en) | Low-temperature semiconductor device testing apparatus with purge box | |
JP2016095141A (en) | Inspection unit for semiconductor device | |
JP2003107105A (en) | Probe card | |
US10962565B2 (en) | Substrate inspection apparatus | |
JP2023102503A (en) | Probe card and inspection system | |
KR20160042189A (en) | Socket for testing semiconductor package and method for manufacturing the same | |
JP2007292696A (en) | Testing tool and test method for semiconductor device | |
TW202138815A (en) | Shielding for probing system | |
JP2020161631A (en) | Inspection apparatus | |
KR101913274B1 (en) | Probe Card Electrical Characteristic Measuring Device | |
JP2018028526A (en) | Tray-replaceable burn-in test unit | |
JPH11238770A (en) | Semiconductor integrated circuit inspecting device | |
JP2005345262A (en) | Semiconductor test device and test component tray used for the same | |
JP2001296325A (en) | Method and apparatus for inspection of circuit board | |
JP6178969B1 (en) | Tray exchange type burn-in test unit | |
JP2009063342A (en) | Device and method for inspecting wiring board | |
US9423451B2 (en) | Method and apparatus for testing a semiconductor package having a package on package (PoP) design | |
TWI779650B (en) | Test handler and operation method thereof | |
CN217404353U (en) | Semiconductor detection tool | |
US20050194984A1 (en) | Testing apparatus and testing method | |
JPH0758168A (en) | Probing device | |
JP2007198861A (en) | Device inspection unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090707 |