JP2009038705A - Blanking circuit - Google Patents
Blanking circuit Download PDFInfo
- Publication number
- JP2009038705A JP2009038705A JP2007202748A JP2007202748A JP2009038705A JP 2009038705 A JP2009038705 A JP 2009038705A JP 2007202748 A JP2007202748 A JP 2007202748A JP 2007202748 A JP2007202748 A JP 2007202748A JP 2009038705 A JP2009038705 A JP 2009038705A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- input
- blanking circuit
- channel mosfet
- pulse wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000020169 heat generation Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
Images
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、描画装置における試料の測定時間外、言い換えればブランキング時間において、描画ビームが試料を照射しないように描画ビームを曲げるブランキング回路に関するものである。 The present invention relates to a blanking circuit that bends a drawing beam so that the drawing beam does not irradiate the sample outside the measurement time of the sample in the drawing apparatus, in other words, during the blanking time.
描画装置において、試料の測定時間外に描画ビームを試料に照射すると、試料が帯電するおそれがあることから、ブランキング回路を使用して、試料の測定時間外においては、描画ビームを曲げて試料に描画ビームを照射しないようにし、使用の測定時間と同時に描画ビームを元の位置に高速に戻す必要がある。このような作用をするために、ブランキング回路を使用していた（例えば、特許文献１参照）。
例えば、ブランキング回路の出力が±２００Ｖの場合、ＯＦＦ時のノイズは６ｍＶｐ−ｐ（１５ｐｐｍ）以下、セトリング時間は２００Ｖから３ｍＶ以下になるまで１０μｓ以下である必要があり、さらに描画装置内に実装されるため、低発熱が要求される。 For example, when the output of the blanking circuit is ± 200 V, the noise at OFF must be 6 mVp-p (15 ppm) or less, and the settling time must be 10 μs or less from 200 V to 3 mV or less. Therefore, low heat generation is required.
しかし、従来のブランキング回路において、出力が±１００Ｖ以上の場合が多く、この場合高圧オペアンプを用いる必要があった。高速オペアンプはコストがかかる上、発熱も多い。又、フィードバック制御している為、セトリングタイムが遅い。更に入力信号のノイズも増幅してしまう為、Ｓ／Ｎ比が悪いという問題があった。 However, in the conventional blanking circuit, the output is often ± 100 V or more, and in this case, it is necessary to use a high-voltage operational amplifier. High-speed operational amplifiers are expensive and generate a lot of heat. Also, because of feedback control, settling time is slow. Further, the noise of the input signal is also amplified, so that there is a problem that the S / N ratio is poor.
そこで、本願発明者は下記のブランキング回路を発明した。このブランキング回路を図３に示す。このブランキング回路は、入力端ＩＮをＮチャンネルＭＯＳＦＥＴＱ５のゲート端子に接続する。このＭＯＳＦＥＴＱ５のソース端子は後述する第四のＭＯＳＦＥＴＱ１４のゲート端子と接続してあるとともに、接地してある。同ドレイン端子は後述する第三のＭＯＳＦＥＴＱ１３のゲート端子と接続してあるとともに、Ｒ１６を介して電流源＋Ｖと接続してある。 Therefore, the present inventors have invented the following blanking circuit. This blanking circuit is shown in FIG. This blanking circuit connects the input terminal IN to the gate terminal of the N-channel MOSFET Q5. The source terminal of the MOSFET Q5 is connected to the gate terminal of a fourth MOSFET Q14, which will be described later, and is grounded. The drain terminal is connected to the gate terminal of a third MOSFET Q13, which will be described later, and is connected to the current source + V via R16.
前記４つのＭＯＳＦＥＴＱ１１〜Ｑ１４のうち２つはＰチャンネルＭＯＳＦＥＴで、他の２つはＮチャンネルＭＯＳＦＥＴである。本実施例においては、ＭＯＳＦＥＴＱ１１，Ｑ１４がＰチャンネルＭＯＳＦＥＴであり、ＭＯＳＦＥＴＱ１２，Ｑ１３がＮチャンネルＭＯＳＦＥＴである。第三のＭＯＳＦＥＴＱ１３のソース端子は抵抗Ｒ１５を介して第四のＭＯＳＦＥＴＱ１４のソース端子に接続してある。また、ドレイン端子は抵抗Ｒ１３を介して正の電流源＋Ｖｓに接続してあるとともに、第一のＭＯＳＦＥＴＱ１１のゲート端子に接続してある。第四のＭＯＳＦＥＴＱ１４のドレイン端子は第二のＭＯＳＦＥＴＱ１２のゲート端子に接続してあるとともに、抵抗Ｒ１４を介して負の電流源−Ｖｓに接続してある。 Two of the four MOSFETs Q11 to Q14 are P-channel MOSFETs, and the other two are N-channel MOSFETs. In this embodiment, the MOSFETs Q11 and Q14 are P-channel MOSFETs, and the MOSFETs Q12 and Q13 are N-channel MOSFETs. The source terminal of the third MOSFET Q13 is connected to the source terminal of the fourth MOSFET Q14 via a resistor R15. The drain terminal is connected to the positive current source + Vs via the resistor R13, and is connected to the gate terminal of the first MOSFET Q11. The drain terminal of the fourth MOSFET Q14 is connected to the gate terminal of the second MOSFET Q12, and is connected to the negative current source −Vs via the resistor R14.
第一のＭＯＳＦＥＴＱ１１のドレイン端子は電極ＯＵＴと接続してあるとともに、抵抗Ｒ１１を介して接地ＧＮＤしてある。ソース端子は正の電流源＋Ｖｓに接続してある。第二のＭＯＳＦＥＴＱ１２のソース端子は負の電流源−Ｖｓに接続してあり、ドレイン端子は電極ＯＵＴと接続してあるともに、抵抗Ｒ１２を介して接地ＧＮＤしてある。 The drain terminal of the first MOSFET Q11 is connected to the electrode OUT and is grounded via the resistor R11. The source terminal is connected to a positive current source + Vs. The source terminal of the second MOSFET Q12 is connected to the negative current source −Vs, the drain terminal is connected to the electrode OUT, and is grounded through the resistor R12.
この発明は、第一のＰチャンネルＭＯＳＦＥＴＱ１１と第二のＮチャンネルＭＯＳＦＥＴＱ１２とが同時にオン・オフする。入力源ＩＮからハイ信号が入力されると、第一のＭＯＳＦＥＴＱ１１及び第二のＭＯＳＦＥＴＱ１２はオフとなり、電極ＯＵＴに蓄えられた電荷は抵抗Ｒ１，Ｒ２を介して接地部分ＧＮＤに流れる。これにより、描画ビームは曲がらずに試料を照射することとなる。 In the present invention, the first P-channel MOSFET Q11 and the second N-channel MOSFET Q12 are simultaneously turned on / off. When a high signal is input from the input source IN, the first MOSFET Q11 and the second MOSFET Q12 are turned off, and the charge stored in the electrode OUT flows to the ground portion GND via the resistors R1 and R2. As a result, the drawing beam irradiates the sample without bending.
一方、入力源ＩＮからロー信号が入力されると、第一のＭＯＳＦＥＴＱ１１及び第二のＭＯＳＦＥＴＱ１２はオンとなる。このとき、正の電流源＋ＶｓからＭＯＳＦＥＴＱ１１及び抵抗Ｒ１１を経由して接地部分ＧＮＤへ電流が流れるとともに、電極ＯＵＴに正電位がかかる。一方、負の電流源−ＶｓからＭＯＳＦＥＴＱ１２及び抵抗Ｒ１２を経由して接地部分ＧＮＤへ電流が流れるとともに、電極ＯＵＴに負電位がかかる。これにより、描画ビームが曲がり、試料から外れた位置に照射することとなる。 On the other hand, when a low signal is input from the input source IN, the first MOSFET Q11 and the second MOSFET Q12 are turned on. At this time, a current flows from the positive current source + Vs to the ground portion GND via the MOSFET Q11 and the resistor R11, and a positive potential is applied to the electrode OUT. On the other hand, a current flows from the negative current source −Vs to the ground portion GND via the MOSFET Q12 and the resistor R12, and a negative potential is applied to the electrode OUT. As a result, the drawing beam is bent and irradiated to a position off the sample.
以上のような、構成よりこの発明は高圧オペアンプを使用せずに、低発熱、低ノイズで、セトリングタイムの高速化を図ることができる。 With the configuration as described above, the present invention can increase the settling time with low heat generation and low noise without using a high-voltage operational amplifier.
しかし、この発明は、第一のＭＯＳＦＥＴＱ１は抵抗Ｒ１１を介して、第二のＭＯＳＦＥＴＱ２は抵抗Ｒ１２を介して接地しているため、ＭＯＳＦＥＴがオンすることにより抵抗Ｒ１１，Ｒ１２が発熱する。また、セトリングタイムを早めるには、抵抗Ｒ１１，Ｒ１２を小さくしなければならないとともに、消費電流が大きくなってしまう。さらに、電流源＋Ｖや電流源＋Ｖｓで電流が発生するとともに補助電源ノイズも発生する。この発明においては、このノイズも電流とともに電極ＯＵＴに伝わってしまうという課題を有する。 However, in the present invention, since the first MOSFET Q1 is grounded via the resistor R11 and the second MOSFET Q2 is grounded via the resistor R12, the resistors R11 and R12 generate heat when the MOSFET is turned on. Further, in order to shorten the settling time, the resistors R11 and R12 must be reduced, and the current consumption increases. Furthermore, current is generated by the current source + V and the current source + Vs, and auxiliary power supply noise is also generated. The present invention has a problem that this noise is also transmitted to the electrode OUT together with the current.
本発明は、上記問題に鑑みてなされたものであり、低ノイズ且つ低発熱でセトリングタイムの高速化を図ることができるブランキング回路を提供する。 The present invention has been made in view of the above problems, and provides a blanking circuit capable of achieving a high settling time with low noise and low heat generation.
上記課題を解決するために、本発明に係るブランキング回路は、２つの定電流ダイオードを直列に接続し、これらの両端にそれぞれＰチャンネルＭＯＳＦＥＴとＮチャンネルＭＯＳＦＥＴのドレイン端子を接続し、これらＭＯＳＦＥＴのソース端子はそれぞれ正負の電流源に接続してあり、一方の前記ＭＯＳＦＥＴの制御端子はパルス波を入力し、他方の前記ＭＯＳＦＥＴの制御端子は前記パルス波の反転波を入力するように構成してあることを特徴とする。 In order to solve the above-described problems, a blanking circuit according to the present invention connects two constant current diodes in series, connects the drain terminals of a P-channel MOSFET and an N-channel MOSFET to both ends thereof, The source terminals are connected to positive and negative current sources, respectively, and the control terminal of one of the MOSFETs is configured to input a pulse wave, and the control terminal of the other MOSFET is configured to input an inverted wave of the pulse wave. It is characterized by being.
前記ＭＯＳＦＥＴのゲート端子にそれぞれ絶縁素子を接続して前記スイッチ素子を駆動してあることを特徴とする。
また、前記絶縁素子として磁気カプラを用いていることを特徴とする。
さらに、前記磁気カプラの二次側の電源としてツェナーダイオードを用いていることを特徴とする。
An insulating element is connected to each gate terminal of the MOSFET to drive the switch element.
In addition, a magnetic coupler is used as the insulating element.
Furthermore, a Zener diode is used as a power source on the secondary side of the magnetic coupler.
前記絶縁素子の一次側の一方にＮＯＲ回路を接続し、一方の前記ＭＯＳＦＥＴのゲート端子はパルス波を入力し、他方の前記ＭＯＳＦＥＴのゲート端子は前記パルス波の反転波を入力するように構成してあることを特徴とする。 A NOR circuit is connected to one of the primary sides of the insulating element, the gate terminal of one of the MOSFETs is input with a pulse wave, and the gate terminal of the other MOSFET is input with an inverted wave of the pulse wave. It is characterized by being.
本発明によれば、上記構成により、高圧オペアンプを使用せずに、シンプルな回路構成で低コスト化が図れる上、低ノイズ且つ低発熱でセトリングタイムの高速化を図ることが可能である。 According to the present invention, with the above configuration, the cost can be reduced with a simple circuit configuration without using a high-voltage operational amplifier, and the settling time can be increased with low noise and low heat generation.
さらに、フィードバック制御をしない事と定電流ダイオードを使用して負荷容量を定電流放電することにより、さらに、セトリングタイムの高速化を図ることが可能である。 Furthermore, it is possible to further speed up the settling time by not performing feedback control and using a constant current diode to discharge the load capacitance at a constant current.
発明を実施するための最良の形態に係る回路図を図１に示す。この実施形態に係るブランキング回路は、一次−二次間を２つの磁気カプラＵＰ，ＤＷで絶縁し、一次側から二次側へ電力を供給する。磁気カプラＵＰ，ＤＷで絶縁された一次側は、ＮＯＲ回路ＩＮＶとバッファＢＵＦとを備え、これらの入力端子は入力源ＩＮに接続し、これらの出力はそれぞれ第一の磁気カプラＵＰ、第二の磁気カプラＤＷの一次側の入力端子に接続してあり、第二の磁気カプラＤＷはパルス波を入力し、第一の磁気カプラＵＰはパルス波の反転波を入力するように構成してある。なお、本発明においては、一次・二次間に設けた絶縁素子として磁気カプラが最適であるが、必ずしも限定せず、例えば、フォトカプラやトランスであってもよい。 A circuit diagram according to the best mode for carrying out the invention is shown in FIG. In the blanking circuit according to this embodiment, the primary and secondary are insulated by two magnetic couplers UP and DW, and power is supplied from the primary side to the secondary side. The primary side insulated by the magnetic couplers UP and DW includes a NOR circuit INV and a buffer BUF. These input terminals are connected to the input source IN, and their outputs are the first magnetic coupler UP and the second The magnetic coupler DW is connected to an input terminal on the primary side, the second magnetic coupler DW is configured to input a pulse wave, and the first magnetic coupler UP is configured to input an inverted wave of the pulse wave. In the present invention, a magnetic coupler is optimal as an insulating element provided between the primary and secondary sides, but is not necessarily limited. For example, a photocoupler or a transformer may be used.
２つの磁気カプラＵＰ，ＤＷの二次側電源端子間にそれぞれツェナーダイオードＤＺ１，ＤＺ２を接続してあり、これら２つのツェナーダイオードＤＺ１，ＤＺ２を、抵抗Ｒ１を介して、直列に接続してある。これら２つのツェナーダイオードＤＺ１，ＤＺ２は２つの磁気カプラＵＰ，ＤＷの二次側の電源の役割をし、一次側から入力された信号を二次側へ出力することができる。磁気カプラＵＰ，ＤＷの二次側出力端子はそれぞれＭＯＳＦＥＴＱ１，Ｑ２のゲート端子に接続してある。 Zener diodes DZ1 and DZ2 are respectively connected between the secondary power supply terminals of the two magnetic couplers UP and DW, and these two Zener diodes DZ1 and DZ2 are connected in series via a resistor R1. These two Zener diodes DZ1, DZ2 serve as a secondary power source for the two magnetic couplers UP, DW, and can output a signal input from the primary side to the secondary side. The secondary output terminals of the magnetic couplers UP and DW are connected to the gate terminals of the MOSFETs Q1 and Q2, respectively.
２つのＭＯＳＦＥＴＱ１，Ｑ２のうち一方のＭＯＳＦＥＴＱ１はＰチャンネルＭＯＳＦＥＴで、他方のＭＯＳＦＥＴＱ２はＮチャンネルＭＯＳＦＥＴである。ＰチャンネルＭＯＳＦＥＴＱ１のドレインとＮチャンネルＭＯＳＦＥＴＱ２のドレインとの間に、直列に接続した２つの定電流ダイオードＤ１，Ｄ２を、直列に接続してある。 Of the two MOSFETs Q1 and Q2, one MOSFET Q1 is a P-channel MOSFET, and the other MOSFET Q2 is an N-channel MOSFET. Two constant current diodes D1 and D2 connected in series are connected in series between the drain of the P-channel MOSFET Q1 and the drain of the N-channel MOSFET Q2.
ＰチャンネルＭＯＳＦＥＴＱ１のドレインは第一の定電流ダイオードＤ１のアノードに接続し、ＮチャンネルＭＯＳＦＥＴＱ２のドレインは第二の定電流ダイオードＤ２のカソードに接続してある。ＰチャンネルＭＯＳＦＥＴＱ１及びＮチャンネルＭＯＳＦＥＴＱ２のソースを接地するとともにそれぞれ電流源＋Ｖｓ，−Ｖｓを接続してある。 The drain of the P-channel MOSFET Q1 is connected to the anode of the first constant current diode D1, and the drain of the N-channel MOSFET Q2 is connected to the cathode of the second constant current diode D2. The sources of the P-channel MOSFET Q1 and the N-channel MOSFET Q2 are grounded, and current sources + Vs and -Vs are connected respectively.
ＰチャンネルＭＯＳＦＥＴＱ１と第一の定電流ダイオードＤ１との接続点、及び、第二の定電流ダイオードＤ２とＮチャンネルＭＯＳＦＥＴＱ２との接続点とを電極ＯＵＴに接続し、第一の定電流ダイオードＤ１のカソードと第二の定電流ダイオードＤ２のアノードの接続点を接地ＧＮＤしてある。 A connection point between the P-channel MOSFET Q1 and the first constant current diode D1 and a connection point between the second constant current diode D2 and the N-channel MOSFET Q2 are connected to the electrode OUT, and the cathode of the first constant current diode D1. And the anode connection point of the second constant current diode D2 is grounded.
図２に示すように、他方の磁気カプラＤＷにパルス波を入力し、一方の磁気カプラＵＰにパルス波の反転波を入力する。但し、一方の磁気カプラＵＰの二次側の出力端子はＰチャンネルＭＯＳＦＥＴＱ１のゲート端子に接続し、他方の磁気カプラＤＷの二次側の出力端子はＮチャンネルＭＯＳＦＥＴＱ２のゲート端子に接続してあるため、ＰチャンネルＭＯＳＦＥＴＱ１とＮチャンネルＭＯＳＦＥＴＱ２は同時にオン・オフする。 As shown in FIG. 2, a pulse wave is input to the other magnetic coupler DW, and an inverted wave of the pulse wave is input to one magnetic coupler UP. However, the secondary output terminal of one magnetic coupler UP is connected to the gate terminal of the P-channel MOSFET Q1, and the secondary output terminal of the other magnetic coupler DW is connected to the gate terminal of the N-channel MOSFET Q2. The P-channel MOSFET Q1 and the N-channel MOSFET Q2 are turned on / off simultaneously.
本実施形態に係るブランキング回路は以上のように構成してあり、以下のように作用する。なお、図２にこの実施例における動作波形図を示してある。入力源ＩＮから一定の周波数のパルス信号が出力される。先ず、入力源ＩＮからロー信号を出力すると、第一の磁気カプラＵＰにはＮＯＲ回路ＩＮＶを介するため、ハイ信号を入力する。一方、第二の磁気カプラＤＷは入力源ＩＮからそのままロー信号を入力する。 The blanking circuit according to the present embodiment is configured as described above and operates as follows. FIG. 2 shows an operation waveform diagram in this embodiment. A pulse signal having a constant frequency is output from the input source IN. First, when a low signal is output from the input source IN, a high signal is input to the first magnetic coupler UP via the NOR circuit INV. On the other hand, the second magnetic coupler DW inputs a low signal as it is from the input source IN.
これに対して、入力源ＩＮからハイ信号を出力すると、第一の磁気カプラＵＰにはＮＯＲ回路ＩＮＶを介するため、ロー信号を入力する。一方、第二の磁気カプラＤＷは入力源ＩＮからそのままハイ信号を入力する。 In contrast, when a high signal is output from the input source IN, a low signal is input to the first magnetic coupler UP via the NOR circuit INV. On the other hand, the second magnetic coupler DW inputs a high signal as it is from the input source IN.
以上のように２つの磁気カプラＵＰ，ＤＷの一次側に信号が出力される。この信号は二次側にそのまま出力され、第一の磁気カプラＵＰから出力されたハイ信号はＰチャンネルＭＯＳＦＥＴＱではオフ信号になり、ロー信号はオン信号になる。一方、第二の磁気カプラＤＷから出力されたハイ信号はＮチャンネルＭＯＳＦＥＴＱ２ではオフ信号になり、ハイ信号はオン信号になる。 As described above, signals are output to the primary sides of the two magnetic couplers UP and DW. This signal is output as it is to the secondary side, the high signal output from the first magnetic coupler UP is an off signal in the P-channel MOSFET Q, and the low signal is an on signal. On the other hand, the high signal output from the second magnetic coupler DW is an off signal in the N-channel MOSFET Q2, and the high signal is an on signal.
従って、入力源ＩＮからロー信号が入力されると、ＰチャンネルＭＯＳＦＥＴＱ１とＮチャンネルＭＯＳＦＥＴＱ２はオフとなり、電極ＯＵＴに蓄えられた電荷は定電流ダイオードＤ１，Ｄ２を介して接地部分ＧＮＤに流れる。これにより、描画ビームは曲がらずに試料を照射することとなる。 Accordingly, when a low signal is input from the input source IN, the P-channel MOSFET Q1 and the N-channel MOSFET Q2 are turned off, and the electric charge stored in the electrode OUT flows to the ground portion GND through the constant current diodes D1 and D2. As a result, the drawing beam irradiates the sample without bending.
入力源ＩＮからハイ信号が入力されると、ＰチャンネルＭＯＳＦＥＴＱ１とＮチャンネルＭＯＳＦＥＴＱ２はオンとなる。このとき、正の電流源＋ＶｓからＭＯＳＦＥＴＱ１及び定電流ダイオードＤ１を経由して接地部分ＧＮＤへ電流が流れるとともに、電極ＯＵＴに正電位がかかる。一方、負の電流源−ＶｓからＭＯＳＦＥＴＱ２及び定電流ダイオードＤ２を経由して接地部分ＧＮＤへ電流が流れるとともに、電極ＯＵＴに負電位がかかる。これにより、描画ビームが曲がり、試料から外れた位置に照射することとなる。 When a high signal is input from the input source IN, the P-channel MOSFET Q1 and the N-channel MOSFET Q2 are turned on. At this time, current flows from the positive current source + Vs to the ground portion GND via the MOSFET Q1 and the constant current diode D1, and a positive potential is applied to the electrode OUT. On the other hand, a current flows from the negative current source −Vs to the ground portion GND via the MOSFET Q2 and the constant current diode D2, and a negative potential is applied to the electrode OUT. As a result, the drawing beam is bent and irradiated to a position off the sample.
本実施例は、以上の動作を繰り返すことにより、高圧オペアンプを使用せずに、シンプルな回路構成で低コスト化が図れる上、セトリングタイムの高速化を図ることができる。さらに、絶縁素子特に磁気カプラとツェナーダイオードを用いてＭＯＳＦＥＴを駆動することにより、低パワーで補助電源ノイズの影響を受けることなくなった。また、フィードバック制御をする必要がなく、さらに負荷容量を定電流ダイオードで放電することにより、さらに、セトリングタイムの高速化を図ることができる。 In this embodiment, by repeating the above operation, the cost can be reduced with a simple circuit configuration without using a high-voltage operational amplifier, and the settling time can be increased. Furthermore, by driving the MOSFET using an insulating element, in particular, a magnetic coupler and a Zener diode, the power is not affected by auxiliary power supply noise at low power. Further, there is no need to perform feedback control, and further, the settling time can be further increased by discharging the load capacitance with a constant current diode.
なお、本発明は前記実施例に限定されるものではなく、特許請求の範囲に記載されている内容が本発明の技術的範囲に属する。 In addition, this invention is not limited to the said Example, The content as described in the claim belongs to the technical scope of this invention.
本発明によれば、上記構成により、高圧オペアンプを使用せずに、シンプルな回路構成で低コスト化が図れる上、セトリングタイムの高速化を図ることが可能である。さらに、絶縁素子特に磁気カプラとツェナーダイオードを用いてＭＯＳＦＥＴを駆動することにより、低パワーで補助電源ノイズの影響を受けることなくなった。また、フィードバック制御をする必要がなく、さらに負荷容量を定電流ダイオードで放電することにより、さらに、セトリングタイムの高速化を図ることが可能であり、産業上利用可能である。 According to the present invention, with the above configuration, the cost can be reduced with a simple circuit configuration without using a high-voltage operational amplifier, and the settling time can be increased. Furthermore, by driving the MOSFET using an insulating element, in particular, a magnetic coupler and a Zener diode, the power is not affected by auxiliary power supply noise at low power. Further, it is not necessary to perform feedback control, and further, by discharging the load capacity with a constant current diode, it is possible to further increase the settling time, which can be used industrially.
ＩＮ 入力源
ＵＰ，ＤＷ 磁気カプラ
ＶＣＣ 電圧源
ＩＮＶ ＮＯＲ回路
ＢＵＦ バッファ回路
ＤＺ１，ＤＺ２ ツェナーダイオード
Ｑ１ ＰチャンネルＭＯＳＦＥＴ
Ｑ２ ＮチャンネルＭＯＳＦＥＴ
＋Ｖｓ，−Ｖｓ 電流源
ＧＮＤ 接地部分
ＯＵＴ 電極
IN input source UP, DW magnetic coupler VCC voltage source INV NOR circuit BUF buffer circuit DZ1, DZ2 Zener diode Q1 P-channel MOSFET
Q2 N-channel MOSFET
+ Vs, -Vs Current source GND Ground part OUT Electrode
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007202748A JP4953968B2 (en) | 2007-08-03 | 2007-08-03 | Blanking circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007202748A JP4953968B2 (en) | 2007-08-03 | 2007-08-03 | Blanking circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009038705A true JP2009038705A (en) | 2009-02-19 |
| JP4953968B2 JP4953968B2 (en) | 2012-06-13 |
Family
ID=40440227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007202748A Active JP4953968B2 (en) | 2007-08-03 | 2007-08-03 | Blanking circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4953968B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187748A (en) * | 2010-03-09 | 2011-09-22 | Ricoh Co Ltd | Piezoelectric element driving circuit |
| JP2013219597A (en) * | 2012-04-10 | 2013-10-24 | Visteon Global Technologies Inc | Load drive circuit device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57122524A (en) * | 1981-01-23 | 1982-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Blanking circuit for electron beam projector |
| JPS61147524A (en) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Blanking circuit of electron beam exposure apparatus |
| JPH02121520A (en) * | 1988-10-31 | 1990-05-09 | Ando Electric Co Ltd | Pulse amplifier circuit for capacitive load |
| JPH1127965A (en) * | 1997-06-30 | 1999-01-29 | Nikon Corp | Drive for capacitive load |
| JP2005210769A (en) * | 2004-01-20 | 2005-08-04 | Mitsuba Corp | Piezo-electric actuator driving device |
| JP2006294883A (en) * | 2005-04-12 | 2006-10-26 | Jeol Ltd | Drive voltage generating circuit |
-
2007
- 2007-08-03 JP JP2007202748A patent/JP4953968B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57122524A (en) * | 1981-01-23 | 1982-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Blanking circuit for electron beam projector |
| JPS61147524A (en) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Blanking circuit of electron beam exposure apparatus |
| JPH02121520A (en) * | 1988-10-31 | 1990-05-09 | Ando Electric Co Ltd | Pulse amplifier circuit for capacitive load |
| JPH1127965A (en) * | 1997-06-30 | 1999-01-29 | Nikon Corp | Drive for capacitive load |
| JP2005210769A (en) * | 2004-01-20 | 2005-08-04 | Mitsuba Corp | Piezo-electric actuator driving device |
| JP2006294883A (en) * | 2005-04-12 | 2006-10-26 | Jeol Ltd | Drive voltage generating circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187748A (en) * | 2010-03-09 | 2011-09-22 | Ricoh Co Ltd | Piezoelectric element driving circuit |
| JP2013219597A (en) * | 2012-04-10 | 2013-10-24 | Visteon Global Technologies Inc | Load drive circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4953968B2 (en) | 2012-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5676711B2 (en) | Level shift device | |
| JPH05883B2 (en) | ||
| US20120218135A1 (en) | Transmission circuit, ultrasonic probe and ultrasonic image display apparatus | |
| JP2007166444A (en) | Over current detection circuit and switching circuit | |
| JP3833199B2 (en) | Complementary signal generation circuit | |
| JP2010130780A (en) | Electrically insulated switching element drive unit | |
| US6867641B2 (en) | Internal voltage generator for semiconductor device | |
| JP4953968B2 (en) | Blanking circuit | |
| US20020175719A1 (en) | Transistor drive circuits and methods using selective discharge of terminal capacitance | |
| TWI422154B (en) | Level shifter and related apparatus | |
| US6326819B1 (en) | Current buffer for gate drive | |
| JP2022133772A (en) | Semiconductor device | |
| CN110752739B (en) | Power equipment driving device | |
| JP5177164B2 (en) | Current detection circuit and control device for electric power steering | |
| JP2009038706A (en) | Blanking circuit | |
| CN111478693B (en) | Near-threshold level converter | |
| JP2007111257A (en) | Ultrasonic diagnostic device and ultrasound probe | |
| US7443701B2 (en) | Double-ended converter | |
| JP2010130178A (en) | Driving circuit including testing function | |
| WO2020208048A1 (en) | Ultrasound transducer driver circuit | |
| JP5369987B2 (en) | Gate drive circuit | |
| US7659756B2 (en) | MOSFET transistor amplifier with controlled output current | |
| JPH06216739A (en) | Gate drive circuit | |
| CN110288960B (en) | Conversion circuit, display panel and display device | |
| JP2002315748A (en) | Transmitting circuit for untrasonograph |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4953968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |