JP2009035481A - Silicon single crystal wafer - Google Patents
Silicon single crystal wafer Download PDFInfo
- Publication number
- JP2009035481A JP2009035481A JP2008244681A JP2008244681A JP2009035481A JP 2009035481 A JP2009035481 A JP 2009035481A JP 2008244681 A JP2008244681 A JP 2008244681A JP 2008244681 A JP2008244681 A JP 2008244681A JP 2009035481 A JP2009035481 A JP 2009035481A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- particles
- wafer
- silicon single
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
本発明は、チョクラルスキー法（Czochralski method）による引き上げ装置の石英ルツボ内に収納したシリコンメルトからシリコン単結晶を引き上げる、いわゆるＣＺ法により製造された半導体デバイス用シリコン単結晶ウエーハであり、より詳しくは超高集積素子を製造する際に最適な高品質の大直径シリコンウエーハに関する。 The present invention is a silicon single crystal wafer for a semiconductor device manufactured by a so-called CZ method in which a silicon single crystal is pulled from a silicon melt housed in a quartz crucible of a pulling apparatus by a Czochralski method. Relates to a high-quality large-diameter silicon wafer that is optimal for manufacturing ultra-highly integrated devices.
従来、高集積、微細化する半導体素子に用いられるシリコン単結晶より加工されたシリコン単結晶基板は結晶の大直径化に有利なチョクラルスキー（ＣＺ）法により製造される。とりわけ、ＤＲＡＭの集積度は、３年毎に４倍に、チップサイズは１．５倍に各々増大する。したがってウエーハ１枚当たりのチップ収量の減少を回避し、チップコストを低減するには半導体素子のデザインルールの微細化に加えてウエーハの大直径化が必要となる。
これらのチップサイズの大型化への対応として直径３００ｍｍの大直径シリコン単結晶（NIKKEI MICRODEVICES １９９２年１１月号）の製造が求められており、同時にウエーハ表面平坦度、表面粗さの向上、表面上の重金属不純物及び表面上の微小欠陥や異物の低減が求められている。ウエーハ表面上の微小欠陥と異物は、両者の和として光学的に検出されるされるが、これをパーティクルとして把握し、極めて重要な品質設計要素と考えられている。
すなわち、半導体素子のデザインルールが０．１８μｍのデバイス用の直径３００ｍｍウエーハでは光学的に検出される０．０９μｍ以上のパーティクルを１００個以下にすることが要求されている。また、半導体素子はいくつもの工程を経て製造されるので工程管理としてウエーハ上に付着するパーティクルや重金属不純物のモニターが必要である。これらのプロセスモニターとして極めてパーティクルレベルの低いシリコン単結晶が必要ともなる。
Conventionally, a silicon single crystal substrate processed from a silicon single crystal used for highly integrated and miniaturized semiconductor elements is manufactured by the Czochralski (CZ) method, which is advantageous for increasing the crystal diameter. In particular, the degree of integration of DRAM increases by 4 times every 3 years, and the chip size increases by 1.5 times. Therefore, in order to avoid a reduction in chip yield per wafer and reduce chip cost, it is necessary to increase the diameter of the wafer in addition to miniaturization of the design rules of the semiconductor elements.
In response to the increase in chip size, the manufacture of large-diameter silicon single crystals (NIKKEI MICRODEVICES, November 1992) with a diameter of 300 mm is required. At the same time, wafer surface flatness and surface roughness are improved. Reduction of heavy metal impurities and minute defects and foreign matter on the surface is demanded. Microdefects and foreign matter on the wafer surface are optically detected as the sum of the two, but this is regarded as particles and is considered to be an extremely important quality design factor.
That is, in a 300 mm diameter wafer for a device having a semiconductor element design rule of 0.18 μm, it is required to reduce the number of optically detected particles of 0.09 μm or more to 100 or less. In addition, since a semiconductor element is manufactured through a number of processes, it is necessary to monitor particles and heavy metal impurities adhering to the wafer as process control. For these process monitors, a silicon single crystal having a very low particle level is required.
このような必要性から生じるパーティクルレベルの低減には、シリコン単結晶の製造中の熱履歴により形成される微小欠陥すなわち結晶起因パーティクルの低減が重要な課題である。
この他、シリコン単結晶から切出したシリコンウエーハを鏡面加工し、次いでアンモニア系洗浄を行なった際若しくはその後の後工程においてエッチピットが発生するが、これは光学的にはパーティクルとして検出されデバイス工程への影響もいわゆるパーティクルとして問題となる。これは結晶引き上げの熱的条件などが起因することからCrystal Originated Particle （ＣＯＰ）と呼ばれる。（Jpn. J. Appl.Phys.29(1990)L1947-L1949）
In order to reduce the particle level resulting from such necessity, it is an important issue to reduce micro defects, that is, crystal-derived particles formed by the thermal history during the production of a silicon single crystal.
In addition, etch pits are generated when a silicon wafer cut out from a silicon single crystal is mirror-finished and then cleaned with ammonia or in a subsequent process, which is optically detected as particles and goes to the device process. The effect of this also becomes a problem as so-called particles. This is called Crystal Originated Particle (COP) because of the thermal condition of crystal pulling. (Jpn. J. Appl. Phys. 29 (1990) L1947-L1949)
さらに、ウエーハ表面の鏡面加工（polishing）工程における加工起因の微小欠陥やその後の工程であるウエーハ洗浄においても微小な異物や不純物を防止することもあわせて行なわれている。しかし、従来の技術では大きさが０．０９μｍ以上のパーティクルを１００個以下に低減することができなかった。 Further, in order to prevent microscopic defects and impurities caused by processing in the polishing process on the wafer surface and in wafer cleaning which is a subsequent process, it is also performed. However, the conventional technique cannot reduce the number of particles having a size of 0.09 μm or more to 100 or less.
さて前記した如き市場の要求するシリコンウエーハの品質要素が関係する主要な工程は、大直径化においては結晶引き上げ工程、平坦度においてはスライス、ラッピング、ポリッシング工程、表面の粗さにおいてはエッチング、ポリッシング工程、パーティクル問題を含む表面の欠陥においては結晶引き上げ、スライス、ラッピング、ポリッシング、洗浄工程、表面の汚染特に重金属による汚染においては結晶引き上げ、スライス、ラッピング、ポリッシング、洗浄工程があり、多岐にわたる。 The main processes related to the quality factors of silicon wafers required by the market as described above are the crystal pulling process for increasing the diameter, slicing, lapping and polishing processes for flatness, and etching and polishing for surface roughness. Surface defects including processes and particle problems include crystal pulling, slicing, lapping, polishing, and cleaning processes, and surface contamination, particularly heavy metal contamination, includes crystal pulling, slicing, lapping, polishing, and cleaning processes.
一方、本発明の課題である表面上のパーティクルの問題には、その発生原因に結晶起因、加工起因（洗浄工程も含む）があることは前記にも若干触れたが、後者すなわち加工起因パーティクルの低減は極めて重要であり、これについての改善も当然のこととして検討されているが、パーティクルの低減にはその原素材である単結晶中の欠陥を大幅に低減させることが基本的に重要であり、これが達成されなければ、後の工程が如何に改善されても、目的を達することができない。
この意味で、結晶起因のパーティクルについてはいまだに突破口を見出すことのできるような手段が見出されておらず、解決の糸口が掴めていない。
On the other hand, the problem of particles on the surface, which is the subject of the present invention, has been mentioned a little that the cause of the occurrence is due to crystal and processing (including the cleaning process). Reduction is extremely important, and improvements to this are being considered as a matter of course, but it is fundamentally important to significantly reduce defects in the single crystal that is the raw material for particle reduction. If this is not achieved, the objective cannot be achieved no matter how the subsequent process is improved.
In this sense, no means for finding a breakthrough has yet been found for the crystal-derived particles, and no clues for the solution have been found.
本発明の技術的課題は、主として、この結晶起因のパーティクルに着眼して、超高集積素子を製造する際に最適な高品質の大直径シリコンウエーハを得る事を目的とするものである。 The technical problem of the present invention is mainly to obtain a high-quality large-diameter silicon wafer that is most suitable for manufacturing an ultra-highly integrated device by focusing on the particles derived from the crystal.
本発明は、ＣＺ法により引き上げられたシリコン単結晶より切り出したシリコンウエーハを鏡面加工し、アンモニア系の洗浄液で洗浄した際、主表面上に検出される０．０８３μｍ以上のパーティクルが１２０個以下、及び／又は０．０９０μｍ以上のパーティクルが８０個未満である、直径が３００ｍｍ以上のシリコン単結晶ウエーハの提案を要旨とする。 In the present invention, when a silicon wafer cut out from a silicon single crystal pulled up by the CZ method is mirror-finished and cleaned with an ammonia-based cleaning liquid, no more than 120 particles of 0.083 μm or more detected on the main surface, The gist of the present invention is to propose a silicon single crystal wafer having a diameter of 300 mm or more and having less than 80 particles of 0.090 μm or more.
上述したように、ウエーハ表面上のパーティクルの限界値は後工程の素子の設計に係わる品質仕様より導かれるものであって、デザインルール（デバイス製造上の回路パターン描画線幅）０．１８μｍでは、そのサイズが０．０９０μｍ以上のパーティクルの密度が１００個／ウエーハ以下であることが要求される。
実質的には個々のデバイスによって異なるが、例えば、０．１８μｍデザインルールのＤＲＡＭでは３００ｎｍφウエーハ１枚から約４００個のＩＣチップが製造され、かつＩＣチップの所望の歩留りを確保するためには、０．０９０μｍ以上のパーティクルは１チップ当たり０．２〜０．３個以下が求められ、このパーティクルが大幅に低減することによって、歩留まりの著しい向上が期待される。
As described above, the limit value of the particles on the wafer surface is derived from the quality specifications related to the design of the element in the subsequent process. In the design rule (circuit pattern drawing line width in device manufacturing) 0.18 μm, The density of particles having a size of 0.090 μm or more is required to be 100 particles / wafer or less.
For example, in a DRAM having a design rule of 0.18 μm, about 400 IC chips are manufactured from one 300 nmφ wafer, and a desired yield of IC chips is ensured. The number of particles of 0.090 μm or more is required to be 0.2 to 0.3 or less per chip, and the yield is expected to be significantly improved by greatly reducing the number of particles.
前記のように、パーティクル発生要因には二つ存在するため、本発明の主たる課題である結晶起因のパーティクルの改善効果を明らかにするためには、他の要因とは独立に観察する必要がある。最も望ましい方法は、要因ごとに分別検出してそれぞれの数値を独立に得ることであるが、これは現状の技術では不可能である。 As described above, there are two particle generation factors. Therefore, in order to clarify the effect of improving particles caused by crystals, which is the main problem of the present invention, it is necessary to observe independently of other factors. . The most desirable method is to separately detect each factor and obtain each value independently, but this is not possible with the current technology.
そこで、本発明においては加工起因パーティクルの数値が一定化するように、現状、大口径結晶に於いて実用域に達した標準的方法を定めておき、常に標準的方法で加工し、一定の加工起因パーティクルが存在するウエーハにおいて、それに結晶起因のパーティクルが加算された、検出可能な全パーティクル数で結晶起因のパーティクルを論じることを可能とした。 Therefore, in the present invention, in order to make the numerical values of the processing-induced particles constant, a standard method that has reached the practical range in the large-diameter crystal is determined at present, and the processing is always performed by the standard method, and constant processing is performed. In the wafer where the particles originated, it was possible to discuss the particles caused by the crystal by the total number of detectable particles added with the particles caused by the crystal.
現状の半導体ウエーハの製造方法は、チョクラルスキー法単結晶引き上げ装置により引き上げられた単結晶インゴットをスライスして薄い円盤状のウエーハを得るスライス工程と、スライスしたウエーハの欠け割れを防止するためにウエーハ外周エッジ部を面取りする面取り工程と面取りしたウエーハの主表面を平坦化するラッピング工程と、面取り及びラッピングにより残留する加工変質層を除去する湿式エッチング工程とエッチングしたウエーハを主面及び面取り部を鏡面研磨する鏡面研磨工程と、研磨したウエーハに残留する研磨剤や異物を除去し清浄度を向上させる洗浄工程とからなっている。
これら工程において、大口径・高品質ウエーハの要求に答えるために、平坦度、表面粗さ、パーテクルなどの品質項目において、各種開発がなされた。例えば、スライス工程でのうねり減少方法として特願平６−２２７２９１号及び特開平９−２４８７５８号、大口径ウエーハの平坦度、生産性向上方法として特開平９−２６３１４号に開示されている。
The current semiconductor wafer manufacturing method includes a slicing process for slicing a single crystal ingot pulled by a Czochralski method single crystal pulling device to obtain a thin disk-shaped wafer, and for preventing chipping of the sliced wafer. A chamfering process for chamfering the outer peripheral edge of the wafer, a lapping process for flattening the main surface of the chamfered wafer, a wet etching process for removing a work-affected layer remaining by chamfering and lapping, and a main surface and a chamfered part for the etched wafer. It consists of a mirror polishing process for mirror polishing and a cleaning process for removing the abrasive and foreign matters remaining on the polished wafer to improve the cleanliness.
In these processes, various developments have been made on quality items such as flatness, surface roughness, and particle size in order to meet the demands of large diameter and high quality wafers. For example, Japanese Patent Application No. 6-227291 and Japanese Patent Application Laid-Open No. 9-248758 are disclosed as methods for reducing undulation in the slicing process, and Japanese Patent Application Laid-Open No. 9-26314 is disclosed as a method for improving the flatness of large-diameter wafers and productivity.
そこで本発明では加工工程における標準的方法として、これら最近の開発成果を効果的に組合せた安定した製法を採用し、高品質仕様ウエーハの実用に耐えうるウエーハを基準とした。 Therefore, in the present invention, a stable manufacturing method that effectively combines these recent development results is adopted as a standard method in the processing process, and a wafer that can withstand practical use of a high-quality specification wafer is used as a standard.
更に本発明において、最終工程である洗浄工程では、酸性薬液、アルカリ性薬液、及びオゾン水、電解イオン水、水素水などいわゆる機能水によるものが考えられるが、いずれを採用するにせよ、本発明では特にアンモニア洗浄を行なうのが有機物系の異物を含め最もパーティクルを低減する方法であることを見出しているため、必ずアンモニア洗浄を併用または単独で用いることとする。 Further, in the present invention, in the cleaning step which is the final step, acidic chemical solution, alkaline chemical solution, and so-called functional water such as ozone water, electrolytic ionic water, hydrogen water can be considered. In particular, ammonia cleaning has been found to be the most effective method for reducing particles, including organic foreign matters, and therefore ammonia cleaning must be used in combination or independently.
結晶起因のパーティクル発生の原因工程である結晶引き上げ工程では、現在汎用されている２００ｍｍのウエーハ用の結晶成長においても、チョクラルスキー法におけるホットゾーンの構造、関連するメルト及びロッドの温度勾配と結晶品質との関係、メルトの対流抑制と結晶品質の関係、ルツボの材質と結晶品質の関係、結晶及びルツボの回転数の及ぼす影響など究明され高度なレベルに達している。更に結晶口径が大きくなっても、基本的には現状技術の延長線上にある技術が開発されているが、ディメンションが大型になるだけに、加えて伝熱工学上の問題、材質上の問題、更には高重量の結晶を支える方策の問題などが開発・改善の対象となっている。 In the crystal pulling process, which is a cause process of the generation of particles caused by crystals, even in the crystal growth for 200 mm wafers that are currently widely used, the hot zone structure, related melt and rod temperature gradients and crystals in the Czochralski method are used. The relationship between quality, melt convection suppression and crystal quality, the relationship between crucible material and crystal quality, and the effects of crystal and crucible rotation speed have been investigated and reached a high level. Furthermore, even if the crystal diameter becomes larger, the technology that is basically an extension of the current technology has been developed, but in addition to the increase in dimensions, in addition to heat transfer engineering problems, material problems, Furthermore, the problems of measures to support high-weight crystals are the targets of development and improvement.
後述するように、本発明における比較例においては、今までに開発された従来の方法によって実施したが、その従来の結果は必ずしも目的とする結果を得るに至らなかった。このため、特に３００ｎｍφのウエーハの製造条件を種々検討することによって、目的とするパーティクルの低減された大口径ウエーハを得る事が出来た。 As will be described later, in the comparative example of the present invention, the conventional method developed so far was carried out, but the conventional result did not necessarily give the intended result. For this reason, in particular, by examining various manufacturing conditions for a 300 nmφ wafer, it was possible to obtain a target large-diameter wafer with reduced particles.
さらに本発明が目的とするウエーハ表面上のパーティクルを低減するには、既に述べた通り、結晶の成長条件（引き上げ条件やメルトの温度や対流条件）、炉の構造、ガス相におけるガス流れの条件等、単結晶の温度とその温度分布に関係する因子のみならず、結晶の冷却過程における温度履歴や、その後の製品ウエーハに至るまでの間における熱処理等において適切な条件を選択すれば低減が可能であり、３００ｎｍφ以上のウエーハにもこれらの方法を適用することができる。 Furthermore, in order to reduce the particles on the wafer surface, which is the object of the present invention, as described above, the crystal growth conditions (pulling conditions, melt temperature and convection conditions), the furnace structure, and the gas flow conditions in the gas phase It is possible to reduce not only factors related to the temperature of the single crystal and its temperature distribution, but also by selecting appropriate conditions in the temperature history during the cooling process of the crystal and the subsequent heat treatment before reaching the product wafer. These methods can also be applied to wafers of 300 nmφ or more.
かかる見地より本発明では、主としてチョクラルスキー引上げ条件の改善によって、特に口径が３００ｍｍ以上のシリコン単結晶を０．４ｍｍ／ｍｉｎ以下の低速度で引き上げることにより、結晶起因パーティクル数を極限まで低減した。従って、本発明は現状レベルの加工起因パーティクルのコントロール技術及びアンモニア洗浄工程と組み合わせて、総パーティクル数の最も少ない実現可能な大口径ウエーハを提供可能としたものである。 From this point of view, in the present invention, the number of crystal-derived particles is reduced to the limit mainly by improving the Czochralski pulling conditions, particularly by pulling a silicon single crystal having a diameter of 300 mm or more at a low speed of 0.4 mm / min or less. . Therefore, the present invention can provide a feasible large-diameter wafer having the smallest total number of particles in combination with the current level of processing-induced particle control technology and ammonia cleaning process.
さらに本発明者等の知見では、単結晶引上げ時において、非金属元素、例えばＢ、Ｃ、Ｎ等をシリコン中に意識的に添加することを併用し、シリコン単結晶中の結晶欠陥の生成機構を制御し、結果としてその数を低減させることができることが明らかとなりつつあり、かかる技術もパーティクル低減に効果的である。 Further, according to the knowledge of the present inventors, when a single crystal is pulled, a non-metallic element such as B, C, N or the like is consciously added to silicon, and a crystal defect generation mechanism in the silicon single crystal is used. It is becoming clear that the number can be reduced as a result, and this technique is also effective in reducing particles.
即ち、結晶引き上げ工程でのボロン、窒素、若しくはカーボン等のドーピング剤の添加濃度が同一結晶引き上げ条件でも、結晶起因パーティクルの数に影響することを見出している。例えば、ドーパントとしてのボロン濃度が高く結晶の比抵抗が低いものでは、同一引き上げ条件でも結晶起因パーティクル数が少ない。従って、高ドーピング剤濃度品、例えば、Ｐ+品（比抵抗０．０１〜０．０２Ω・ｃｍ）では本発明の条件をクリアする域に達する。 That is, it has been found that the addition concentration of a dopant such as boron, nitrogen, or carbon in the crystal pulling step affects the number of crystal-derived particles even under the same crystal pulling condition. For example, when the boron concentration as the dopant is high and the specific resistance of the crystal is low, the number of crystal-derived particles is small even under the same pulling condition. Therefore, a high dopant concentration product, for example, a P + product (specific resistance 0.01 to 0.02 Ω · cm) reaches an area where the conditions of the present invention are cleared.
［作用］
シリコン単結晶の製造は溶融シリコンメルトから単結晶を育成するので、高温側はシリコンの融点である１４２０℃であり、単結晶の育成終了時には室温まで冷却される。即ち、幅広い熱履歴を受けることになる。
ここで、シリコン単結晶が高温の状態では空孔子や格子間シリコン原子が熱平衡状態で存在する。シリコン単結晶成長工程、言換えれば冷却工程においては、単結晶の温度が低下するので、過剰となった空孔子や格子間シリコン原子が、対消滅や凝集した結果、結晶起因のパーティクルを形成すると考えられる。
従って、シリコン単結晶の成長速度を低めることにより熱履歴が長くなるので、空孔子や格子間シリコン原子の対消滅を促すので、結晶起因のパーティクルの核となる欠陥を低減することができる。
また、この空孔子や格子間シリコン原子の対消滅や凝集に対し、シリコン中の不純物元素が関係し、ある種の元素の添加と結晶の熱履歴や後の熱処理の条件を適宜組合せて、結晶起因のパーティクルを低減させることもできる。
[Action]
Since the silicon single crystal is produced from a molten silicon melt, the high temperature side is 1420 ° C., which is the melting point of silicon, and is cooled to room temperature when the growth of the single crystal is completed. That is, a wide thermal history is received.
Here, when the silicon single crystal is at a high temperature, vacancies and interstitial silicon atoms exist in a thermal equilibrium state. In the silicon single crystal growth process, in other words, in the cooling process, the temperature of the single crystal is lowered, and as a result of excessive vacancies and interstitial silicon atoms annihilating and agglomerating, crystal-derived particles are formed. Conceivable.
Accordingly, since the thermal history is lengthened by lowering the growth rate of the silicon single crystal, the pair annihilation of vacancies and interstitial silicon atoms is promoted, so that defects that become the nucleus of particles due to the crystal can be reduced.
In addition, impurity elements in silicon are related to the pair annihilation and aggregation of silicon atoms between the vacancies and interstitial silicon, and the combination of the addition of certain elements, the thermal history of the crystal, and the conditions of the subsequent heat treatment, The resulting particles can also be reduced.
以上説明してきたように、本発明のシリコン単結晶ウエーハを用いることにより、半導体素子工程での収率が向上し、半導体素子作成上際ね手重要な品質特性である酸化膜耐圧特性（TZDB：Time Zero Dielectric Breakdown）を評価した場合優れた特性を示す。また、半導体製造素子製造装置のパーティクルレベルの管理用として用いるにもっとも適したプロセスモニター用シリコン単結晶ウエーハとなる。 As described above, by using the silicon single crystal wafer of the present invention, the yield in the semiconductor element process is improved, and the oxide film breakdown voltage characteristic (TZDB: Excellent characteristics when evaluating Time Zero Dielectric Breakdown). In addition, the silicon single crystal wafer for process monitoring is most suitable for use for particle level management in a semiconductor manufacturing element manufacturing apparatus.
以下、図面を参照して本発明の好適な実施形態を例示的に詳しく説明する。但しこの実施形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がないかぎりは、この発明の範囲をそれに限定する趣旨ではなく、単なる説明例にすぎない。 Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the drawings. However, the dimensions, materials, shapes, relative arrangements, and the like of the components described in this embodiment are not intended to limit the scope of the present invention unless otherwise specified, and are merely illustrative examples. Only.
「加工標準工程」
比較条件を統一するための、加工標準工程の実施例として次に示す方法で引き上げ工程以降のウエーハ加工を行なった。
（１）スライス工程…マルチワイヤーソーによる切断方法であって、全長２５ｃｍのシリコン単結晶ブロックを１５時間かけて切断し、厚み約１ｍｍのシリコンウエーハを切り出した。
（２）面取り工程…エッジグラインダーにより２回転研削し、エッジをフルラウンド形状に研削した。
（３）ラップ工程…ラッパーによりラップ代１５０μｍ研磨し、スライス工程で発生したウエーハ表面の凹凸を平坦化した。
（４）エッチ工程…アルカリ系（苛性ソーダ）のエッチャントにより２０μｍエッチングを行ない、ラッピングによりウエーハ表面に入った歪み層を除去した。
（５）ポリッシュ工程…ＤＳＰ（Duble
Side Polishing）法により、ウエーハの両面で２５μｍ研磨し、ウエーハの両面を鏡面に仕上げた。
（６）洗浄工程…アンモニア系洗浄による方法であって、Semiconductor International,April,1984 p.94 に記載の所謂ＳＣ−１洗浄で、７８℃、９０秒実施し、赤外線加熱により高清浄度のままウエーハを乾燥させた。
後実施例の加工は本標準法で実施し、それぞれのパーティクル数を比較している。
Standard machining process
As an example of the processing standard process for unifying the comparison conditions, wafer processing after the pulling process was performed by the following method.
(1) Slicing step: A cutting method using a multi-wire saw, in which a silicon single crystal block having a total length of 25 cm was cut over 15 hours to cut a silicon wafer having a thickness of about 1 mm.
(2) Chamfering step: Two-turn grinding with an edge grinder, and the edge was ground into a full round shape.
(3) Lapping process: A lapping margin of 150 μm was polished by a wrapper to flatten the irregularities on the wafer surface generated in the slicing process.
(4) Etching step: 20 μm etching was performed with an alkaline (caustic soda) etchant, and the strained layer entering the wafer surface was removed by lapping.
(5) Polishing process: DSP (Duble
Side polishing was performed on both surfaces of the wafer by 25 μm, and both surfaces of the wafer were mirror finished.
(6) Cleaning step: A method using ammonia-based cleaning, so-called SC-1 cleaning described in Semiconductor International, April, 1984 p.94, carried out at 78 ° C. for 90 seconds, and remains highly clean by infrared heating. The wafer was dried.
The processing of the subsequent examples is performed by this standard method, and the number of particles is compared.
「単結晶製造手順」
図１は本発明の単結晶製造装置を示した概略図である。
図中１はステンレス製の引き上げチャンバ、２は超伝導のマグネットコイルで、石英ルツボ７設置部分のチャンバ外周を囲繞して設置され、該石英ルツボ７内の溶融ポリシリコンに水平磁場を印加する。３はチャンバ１内に導入するアルゴンガスの導入調整弁、４はチャンバ１内より排出するアルゴンガスの排出調整弁である。
また５は石英ルツボ周囲を囲繞する抵抗加熱ヒータであり、６は保温のためのヒートシールドである。
"Single crystal manufacturing procedure"
FIG. 1 is a schematic view showing an apparatus for producing a single crystal according to the present invention.
In the figure, reference numeral 1 is a stainless steel pulling chamber, 2 is a superconducting magnet coil, which is installed surrounding the outer periphery of the chamber of the quartz crucible 7 and applies a horizontal magnetic field to the molten polysilicon in the quartz crucible 7. Reference numeral 3 denotes an introduction control valve for argon gas introduced into the chamber 1, and reference numeral 4 denotes a discharge adjustment valve for argon gas discharged from the chamber 1.
Reference numeral 5 denotes a resistance heater surrounding the quartz crucible. Reference numeral 6 denotes a heat shield for heat insulation.
「実施例１」
かかる構成において、直径７１ｃｍの石英ルツボ７にポリシリコンを２１０ｋｇチャージし、抵抗加熱ヒータ５により該ポリシリコンを溶融し、１０Ω・ｃｍに比抵抗を調整するためにボロンを添加した。その後に面方位＜１００＞の種結晶８ａを溶融されたシリコンメルト表面に浸漬し結晶回転速度を８ｒｐｍ、石英ルツボ７の回転速度は種結晶とは逆方向に１ｒｐｍで回転させ、所定の面方位を有する直径３００ｍｍのシリコン単結晶８を育成した。この時にシリコン単結晶８の定径部の成長速度を０．４ｍｍ／分〜０．３５ｍｍ／分とした。
"Example 1"
In such a configuration, 210 kg of polysilicon was charged in the quartz crucible 7 having a diameter of 71 cm, the polysilicon was melted by the resistance heater 5, and boron was added to adjust the specific resistance to 10 Ω · cm. Thereafter, a seed crystal 8a having a plane orientation <100> is immersed in the melted silicon melt surface, the crystal rotation speed is 8 rpm, and the rotation speed of the quartz crucible 7 is 1 rpm in the direction opposite to that of the seed crystal. A silicon single crystal 8 having a diameter of 300 mm was grown. At this time, the growth rate of the constant diameter portion of the silicon single crystal 8 was set to 0.4 mm / min to 0.35 mm / min.
製造したシリコン単結晶より厚さ約１ｍｍのシリコンウエーハを、前記［００１７］段落に示す「加工標準工程」に基づいてワイヤーソーにより切り出し、ラップエッチング、鏡面加工した後に鏡面加工時に付着した異物や有機物を取り除くためにアンモニア系洗浄（SC-1 SEMICONDUCTOR INTERNATIONAL.April 1984 p.94）を行ない、光学式のパーティクルカウンターで（１）≧０．０８３μｍ（２）≧０．０９０μｍ（３）≧０．１００μｍ（４）≧０．１２０μｍの４サイズのパーティクルを測定した。 A silicon wafer having a thickness of about 1 mm from the manufactured silicon single crystal is cut out with a wire saw based on the “processing standard process” shown in the paragraph [0017], lap etching, mirror surface processing, and foreign matter or organic matter adhering during mirror processing. (SC-1 SEMICONDUCTOR INTERNATIONAL.April 1984 p.94) is used to remove odors, and (1) ≧ 0.083 μm (2) ≧ 0.090 μm (3) ≧ 0.100 μm with an optical particle counter. (4) Four size particles of ≧ 0.120 μm were measured.
図２には、本発明による実施例１としてパーティクル測定結果を示している。０．０９０μｍ以上のパーティクルサイズで４３個、０．０８３μｍ以上のパーティクルサイズでは７０個と極めて低パーティクルの直径３００ｍｍのシリコン単結晶ウエーハが得られた。 FIG. 2 shows a particle measurement result as Example 1 according to the present invention. A silicon single crystal wafer having a very low particle diameter of 300 mm was obtained with 43 particles having a particle size of 0.090 μm or more and 70 particles having a particle size of 0.083 μm or more.
実施例２として、図２中に定径部の成長速度が０．４５〜０．５５ｍｍ／分のものを、又実施例２として同一の成長速度でボロン濃度を比抵抗が０．０１〜０．０２Ω・ｃｍとなるよう高濃度に添加したＰ+ウエーハの結果を示した。
かかる実施例２においても、０．０９０μｍ以上のパーティクルサイズで４３個、０．０８３μｍ以上のパーティクルサイズにおいても１１０個と目標品質の１２０個以下であり、低パーティクル数の直径３００ｍｍのシリコン単結晶ウエーハが得られた。
従って、本実施例１又は２により目標品質を達成する低パーティクル数の直径３００ｍｍのシリコン単結晶ウエーハが得られたことが理解できる。
As Example 2, the constant-diameter portion has a growth rate of 0.45 to 0.55 mm / min in FIG. 2, and as Example 2, the boron concentration and the specific resistance are 0.01 to 0 at the same growth rate. The result of P + wafer added at a high concentration so as to be 0.02 Ω · cm is shown.
Also in Example 2, a silicon single crystal wafer having a particle size of 0.090 μm or more and 43 particles having a particle size of 0.083 μm or more and 110 particles having a target quality of 120 particles or less and a low particle number of 300 mm in diameter. was gotten.
Therefore, it can be understood that a silicon single crystal wafer having a diameter of 300 mm and a low particle number that achieves the target quality can be obtained by the present Example 1 or 2.
一方、比較例としての従来技術による３００ｍｍシリコン単結晶では、０．０８３μｍサイズ以上のパーティクルが１４０個前後と１２０個を大幅に超えており、又パーティクルサイズが０．０９０μｍ以上でも８０個を超えており目標品質を達成することが出来ない。 On the other hand, in the conventional 300 mm silicon single crystal as a comparative example, the number of particles having a size of 0.083 μm or more is significantly larger than about 140 particles and about 120 particles, and even when the particle size is 0.090 μm or more, it exceeds 80 particles. The target quality cannot be achieved.
「比較例２」
実施例１において、洗浄前のウエーハを抜き出し、リンス液Ｘとしてオゾン水で洗浄して得られたウエーハのパーティクル数を測定したところ、３００ｍｍ径のサンプルでは大きさ０．０９０μｍ以上パーティクル数が９０個、大きさ０．０８３μｍ以上のパーティクル数が１３０個で、本発明の範囲を超えており目標品質を達成することが出来ない。
"Comparative Example 2"
In Example 1, the number of particles of the wafer obtained by extracting the wafer before washing and washing with ozone water as the rinsing liquid X was measured, and the number of particles of 90 mm or more was 90 in the sample of 300 mm diameter. The number of particles having a size of 0.083 μm or more is 130, which is beyond the scope of the present invention, and the target quality cannot be achieved.
１ 引き上げチャンバ
２ 超伝導マグネットコイル
５ 抵抗加熱ヒータ
６ ヒートシールド
７ 石英ルツボ
1 Pulling chamber 2 Superconducting magnet coil 5 Resistance heater 6 Heat shield 7 Quartz crucible
Claims (5)
一つの鏡面状の平坦表面に検出されるパーティクル数として、大きさが０．０８３μｍ以上のパーティクル数が１２０個以下に設定したことを特徴とするシリコン単結晶ウエーハ。 In a silicon single crystal wafer having a diameter of 300 mm or more,
A silicon single crystal wafer characterized in that the number of particles detected on one mirror-like flat surface is set to 120 or less particles having a size of 0.083 μm or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008244681A JP2009035481A (en) | 2008-09-24 | 2008-09-24 | Silicon single crystal wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008244681A JP2009035481A (en) | 2008-09-24 | 2008-09-24 | Silicon single crystal wafer |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30916198A Division JP4233651B2 (en) | 1998-10-29 | 1998-10-29 | Silicon single crystal wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009035481A true JP2009035481A (en) | 2009-02-19 |
Family
ID=40437728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008244681A Pending JP2009035481A (en) | 2008-09-24 | 2008-09-24 | Silicon single crystal wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009035481A (en) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0741399A (en) * | 1993-07-29 | 1995-02-10 | Nippon Steel Corp | Heat treatment of silicon single crystal |
| JPH0741392A (en) * | 1993-07-29 | 1995-02-10 | Nippon Steel Corp | Silicon single crystal and production thereof |
| JPH07206591A (en) * | 1994-01-14 | 1995-08-08 | Nippon Steel Corp | Silicon wafer and production thereof and method for evaluating quality thereof |
| JPH07300388A (en) * | 1994-03-11 | 1995-11-14 | Shin Etsu Handotai Co Ltd | Production of silicon single crystal |
| JPH082993A (en) * | 1994-06-16 | 1996-01-09 | Shin Etsu Handotai Co Ltd | Production of silicon single crystal of reduced crystal defects |
| JPH0866850A (en) * | 1994-08-29 | 1996-03-12 | Shin Etsu Handotai Co Ltd | Method and device for surface grinding workpiece |
| JPH08157293A (en) * | 1994-12-05 | 1996-06-18 | Shin Etsu Handotai Co Ltd | Production of silicon single crystal almost free from crystal defect |
| JPH08330316A (en) * | 1995-05-31 | 1996-12-13 | Sumitomo Sitix Corp | Silicon single crystal wafer and its production |
| JPH0950977A (en) * | 1995-05-31 | 1997-02-18 | Shin Etsu Handotai Co Ltd | Device and method for cleaning semiconductor substrate |
| JPH09249492A (en) * | 1996-03-13 | 1997-09-22 | Sumitomo Sitix Corp | Seed crystal for pulling up single crystal and pulling-up of single crystal using the same |
| JPH09248758A (en) * | 1996-03-08 | 1997-09-22 | Shin Etsu Handotai Co Ltd | Method and device for flat surface of thin plate-like work |
| JPH09260447A (en) | 1996-03-25 | 1997-10-03 | Shin Etsu Handotai Co Ltd | Particle monitor-oriented silicon single-crystal wafer, and its manufacture |
| JPH11302098A (en) * | 1998-04-21 | 1999-11-02 | Sumitomo Metal Ind Ltd | Silicon wafer and silicon epitaxial wafer, and their production |
-
2008
- 2008-09-24 JP JP2008244681A patent/JP2009035481A/en active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0741399A (en) * | 1993-07-29 | 1995-02-10 | Nippon Steel Corp | Heat treatment of silicon single crystal |
| JPH0741392A (en) * | 1993-07-29 | 1995-02-10 | Nippon Steel Corp | Silicon single crystal and production thereof |
| JPH07206591A (en) * | 1994-01-14 | 1995-08-08 | Nippon Steel Corp | Silicon wafer and production thereof and method for evaluating quality thereof |
| JPH07300388A (en) * | 1994-03-11 | 1995-11-14 | Shin Etsu Handotai Co Ltd | Production of silicon single crystal |
| JPH082993A (en) * | 1994-06-16 | 1996-01-09 | Shin Etsu Handotai Co Ltd | Production of silicon single crystal of reduced crystal defects |
| JPH0866850A (en) * | 1994-08-29 | 1996-03-12 | Shin Etsu Handotai Co Ltd | Method and device for surface grinding workpiece |
| JPH08157293A (en) * | 1994-12-05 | 1996-06-18 | Shin Etsu Handotai Co Ltd | Production of silicon single crystal almost free from crystal defect |
| JPH08330316A (en) * | 1995-05-31 | 1996-12-13 | Sumitomo Sitix Corp | Silicon single crystal wafer and its production |
| JPH0950977A (en) * | 1995-05-31 | 1997-02-18 | Shin Etsu Handotai Co Ltd | Device and method for cleaning semiconductor substrate |
| JPH09248758A (en) * | 1996-03-08 | 1997-09-22 | Shin Etsu Handotai Co Ltd | Method and device for flat surface of thin plate-like work |
| JPH09249492A (en) * | 1996-03-13 | 1997-09-22 | Sumitomo Sitix Corp | Seed crystal for pulling up single crystal and pulling-up of single crystal using the same |
| JPH09260447A (en) | 1996-03-25 | 1997-10-03 | Shin Etsu Handotai Co Ltd | Particle monitor-oriented silicon single-crystal wafer, and its manufacture |
| JPH11302098A (en) * | 1998-04-21 | 1999-11-02 | Sumitomo Metal Ind Ltd | Silicon wafer and silicon epitaxial wafer, and their production |
Non-Patent Citations (2)
| Title |
|---|
| JPN4004010615; アドバンスト エレクトロニクスＩ-５ シリコン , 19940520, ｐ．４２-４５, 培風館 * |
| JPN6013027489; Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ５９, 1982, ６２５-６４３ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101155029B1 (en) | Silicon Wafer Manufacturing Method and Silicon Wafer | |
| TW577939B (en) | A process for growing a single crystal silicon ingot | |
| JP5682471B2 (en) | Silicon wafer manufacturing method | |
| JP4233651B2 (en) | Silicon single crystal wafer | |
| KR101684873B1 (en) | Method of manufacturing silicon substrate, and silicon substrate | |
| TWI428483B (en) | Silicon wafer and production method therefor | |
| KR101323912B1 (en) | Silicon wafer and method for producing the same | |
| TWI404840B (en) | Silicon wafer and method for producing the same | |
| WO2001027362A1 (en) | Silicon single-crystal wafer for epitaxial wafer, epitaxial wafer, methods for producing them, and evaluating method | |
| KR100637915B1 (en) | Silicon electrode plate | |
| KR100932742B1 (en) | Silicon single crystal wafer, epitaxial wafer and silicon single crystal manufacturing method | |
| JP2007045662A (en) | Semiconductor silicon wafer and method for manufacturing the same | |
| WO2001073169A1 (en) | Silicon wafer and method for producing silicon single crystal | |
| JP2008150283A (en) | Method for producing epitaxial wafer | |
| KR20140021543A (en) | Method of manufacturing silicon substrate and silicon substrate | |
| TWI624568B (en) | Silicon member for semiconductor apparatus and method of producing the same | |
| JP4650520B2 (en) | Silicon single crystal manufacturing apparatus and manufacturing method | |
| JP2004043256A (en) | Silicon wafer for epitaxial growth and epitaxial wafer, and method for manufacturing the same | |
| JPH10208987A (en) | Silicon wafer for hydrogen thermal treatment and manufacture thereof | |
| JP4857517B2 (en) | Annealed wafer and method for manufacturing annealed wafer | |
| JP2007073594A (en) | Method of manufacturing epitaxial silicon wafer | |
| JP6418085B2 (en) | Silicon single crystal inspection method and manufacturing method | |
| JP4089137B2 (en) | Method for producing silicon single crystal and method for producing epitaxial wafer | |
| JP2009035481A (en) | Silicon single crystal wafer | |
| JP4603677B2 (en) | Annealed wafer manufacturing method and annealed wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111118 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20111202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120309 |