JP2009033315A - Communication system by qam system, communication method therefor, and receiving apparatus and method therefor - Google Patents

Communication system by qam system, communication method therefor, and receiving apparatus and method therefor Download PDF

Info

Publication number
JP2009033315A
JP2009033315A JP2007193289A JP2007193289A JP2009033315A JP 2009033315 A JP2009033315 A JP 2009033315A JP 2007193289 A JP2007193289 A JP 2007193289A JP 2007193289 A JP2007193289 A JP 2007193289A JP 2009033315 A JP2009033315 A JP 2009033315A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
data
scheme
predetermined
method
qam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007193289A
Other languages
Japanese (ja)
Inventor
Toshimichi Naoi
利道 直井
Original Assignee
Oki Electric Ind Co Ltd
沖電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a communication system by a QAM (quadrature amplitude modulation) system and its communication method, and a receiving apparatus and its method. <P>SOLUTION: In this digital communication system, a transmission apparatus 10 generates a transmission signal 116 with a CRC (cyclic redundancy check) bit added thereto, and the receiver 30 performs demapping of a symbol string 134, based on a signal 132 by 64QAM system in a demapping circuit 34, to obtain a bit string 136 regardless of which system the received signal 132 is transmitted by either 16QAM system and 64QAM system, and can determine a data rate, without the need for a demapping circuit for 16QAM system or notification of data rate change, when a thinning circuit 38 performs thinning processing of the bit string 136 in accordance with a CRC detection result 138 based on the bit string 136 by a CRC detection circuit 36. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、直交振幅変調(Quadrature Amplitude Modulation:QAM)方式でデータを通信する通信システムおよびその通信方法、ならびに受信装置およびその受信方法に関するものである。 The present invention, quadrature amplitude modulation (Quadrature Amplitude Modulation: QAM) communication system and a communication method thereof for communicating data in a manner, and to a receiving apparatus and a receiving method thereof.

従来から、ディジタル通信システムにおいて、送受信されるデータのデータレートと通信品質とはトレードオフの関係にある。 Conventionally, in a digital communication system, there is a trade-off between data rate and communication quality of data transmitted and received. 大部分の無線通信および一部の有線通信では、通信品質の時間変動が起こるので、たとえばADSLや無線LANなどの通信システムでは、データレートを動的に変動させることによって、トータルの通信速度を向上させることが一般的に行われている。 In most wireless communications and some wired communication, the time variation of the communication quality occurs in a communication system, such as for example ADSL or a wireless LAN, by varying the data rate dynamically, improve the communication speed of the total it is generally performed to.

このようにデータレートを変動させる手法には、シンボルレートの変更、1シンボル当たりのビット数の変更または誤り訂正符号の符号化率の変動などの手法が考えられる。 This technique of varying the data rate as change of symbol rate, techniques such as 1 change in the number of bits per symbol, or variation in the coding rate of the error correction code can be considered.

たとえば、従来のディジタル通信システムにおける送信装置では、制御部からの指示に応じて変調方式を16QAMか64QAMに変更して送信して、1シンボル当たりのビット数を変更するものがある。 For example, the transmitting apparatus in a conventional digital communication system, the modulation scheme in accordance with an instruction from the control unit transmits changed to 16QAM or 64QAM, there is to change the number of bits per symbol. 16QAMは1シンボルに4ビットを割り当てる方式であり、64QAMは1シンボルに6ビットを割り当てる方式である。 16QAM is a method of assigning a 4-bit to one symbol, 64QAM is a method of assigning a 6-bit to one symbol. また、このようなシステムにおける受信装置では、同様にして、制御部からの指示に応じて復調方式を16QAMから64QAMに変更して受信する。 Further, in the receiving apparatus in such a system, similarly, received by changing the 64QAM demodulation scheme from 16QAM in accordance with an instruction from the control unit.

このような送信装置では、16QAM方式におけるマッピング処理が行われ、IチャネルとQチャネルとが直交する空間上に16個の点を均等に配置し、各点に4ビットのデータを割り振る。 In such a transmission apparatus, the mapping process is performed in 16QAM scheme, evenly arranged 16 points in a space where the I and Q channels are orthogonal, allocate 4 bits of data to each point. この均等は、各点間の相互距離が等しくなる状態を意味する。 This equally means a mutual distance equal condition between points. IQ空間上の所定の点では、送信と受信とで対応するように、16QAMの4ビットデータを割り当てて、任意のデータを割り当ててよいが、隣接する点で割り当てられるビットとの差、すなわちハミング距離を1にすることが望ましい。 A predetermined point on the IQ space, as corresponding with transmission and reception by assigning a 4-bit data of the 16QAM, may assign any data, the difference between the bits allocated by the adjacent points, i.e. Hamming it is desirable to distance the one. このようにハミング距離が1である状態をすべての点で成り立たせることにより、16QAM方式による送信信号をグレイコードにすることができる。 By thus Hamming distance hold in respect of all the states is 1, it is possible to transmit signals by 16QAM scheme gray code.

また、特許文献1に記載の伝送方式は、下位ビットから変調方式にあったビット数を使用していくことで、変調方式によらず信号配置を共有でき、たとえば16QAMと64QAMとで共通の非符号化の信号配置を行う。 The transmission method described in Patent Document 1, by going using the number of bits that were from the lower bits to the modulation scheme, can share a constellation regardless of the modulation method, for example, common non between 16QAM and 64QAM performing signal arrangement of coding.

この方式において、受信信号は非符号化ビットおよび符号化ビットに分けられ、非符号化ビットはサブビットごとに硬判定され、符号化ビットは復号された後に再符号化され、非符号化ビットの判定結果が非符号化ビットセレクタに入力すると、再符号化された符号化ビットに対応した代表シンボルが選択されて復号データとして出力される。 In this scheme, the received signal is divided into uncoded bits and coded bits, uncoded bits are hard decision per sub, encoded bits are re-encoded after being decoded, uncoded bit determination results by entering the uncoded bit selector, representative symbols corresponding to the re-encoded coded bits is selected and output as decoded data. このとき、16QAMの場合、非符号化ビットの下位2ビットのみが使用され、64QAMの場合、非符号化ビット下位4ビットのみが使用される。 At this time, in the case of 16QAM, only the lower two bits of the uncoded bits are used in the case of 64QAM, only uncoded bits Lower 4 bits are used.
特開平08-265160号 Japanese Unexamined Patent Publication No. 08-265160

しかしながら、従来のディジタル通信システムでは、送信装置におけるマッピングおよび受信装置におけるデマッピングにおいて、それらの変調方式が同じタイミングで切り替えられなければ、正確にデータレートの変更を行うことができない。 However, in the conventional digital communication systems, the de-mapping in mapping and receiving apparatus in the transmitting apparatus, their modulation schemes to be switched at the same timing, it is impossible to accurately change the data rate.

また、送信装置および受信装置は、それぞれ、複数の種類のマッピング回路およびデマッピング回路を保有しなければならず、それらの回路規模が増大することになる。 The transmitting apparatus and receiving apparatus, respectively, must possess a mapping circuit and demapping circuit of the plurality of types, so that their circuit scale is increased.

送信側と受信側とでデータレートの切替タイミングを合わせるために、たとえば無線LANによって、データをパケットと呼ばれる単位に分割し、パケットごとに先頭にヘッダと呼ばれる制御情報を含むビット列を添付することができる。 In order to adjust the switching timing of the data rate between the transmitter side and the receiver side, for example, by a wireless LAN, it is divided into units called data packet, to attach a bit string including a control information called a header to each packet it can.

しかしながら、この場合、ヘッダは、16QAMで変調しなければならず、続くデータ部分の変調方式を指定するが、ヘッダ部分だけを送れないので、データレートが低下してしまう。 However, in this case, the header must be modulated by 16QAM, but specifies the modulation scheme of the subsequent data portion, does not send only the header portion, the data rate is lowered. さらに、ヘッダの内容の解析およびその解析結果に応じたデータレートの切替などの作業が余分に付加されてしまう。 Furthermore, operations such as switching of the data rate corresponding to the analysis and the analysis result of the content of the header from being excessively added.

本発明は、このような従来技術の欠点を解消し、効率よくQAM変調方式を切り替えることができる通信システムおよびその通信方法、ならびに受信装置およびその受信方法を提供することを目的とする。 The present invention is to solve the drawbacks of the prior art, an object of efficiently QAM modulation scheme communication system and communication method thereof can be switched, and the receiving device and to provide the receiving method.

本発明は上述の課題を解決するために、複数のQAM方式のうち、いずれかのQAM方式に応じたデータレートでパケットデータを送受信するディジタル通信システムは、送信すべきデータに巡回冗長検査(Cyclic Redundancy Check:CRC)ビットを付加し、この送信すべきデータの変調方式をこれらの複数のQAM方式から選択し、これらの複数のQAM方式のそれぞれに対応する複数のマッピング処理のうち、選択したQAM方式に対応するマッピング処理をこの送信すべきデータに施し、このマッピング処理後のデータを変調して送信する送信手段と、受信したデータを復調して所定のデマッピング処理を施し、この所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合にはこの所定のデマッピング処理後のデータに対して間引き処理 For the present invention to solve the above problems, among the plurality of QAM schemes, digital communication system for transmitting and receiving packet data at a data rate corresponding to either the QAM scheme, a cyclic redundancy check on the data to be transmitted (Cyclic Redundancy Check: CRC) is added to bits, the modulation method of the data to be this transmission and selected from the plurality of QAM schemes, among the plurality of mapping processing corresponding to each of the plurality of QAM schemes, the selected QAM subjected to mapping processing corresponding to the type to the data to be this transmission, transmission means for transmitting by modulating the data after the mapping process, and demodulates the received data subjected to a predetermined de-mapping process, the predetermined de CRC detection is performed on the data after the mapping process, the thinning process with respect to data after the predetermined demapping process if it can not detect a CRC 施す受信手段とを含むことを特徴とする。 Characterized in that it comprises a receiving means for performing.

また、複数のQAM方式のうち、いずれかのQAM方式に応じたデータレートで送受信されるパケットデータの通信方法は、このパケットデータを送信するとき、送信すべきデータにCRCビットを付加し、この送信すべきデータの変調方式をこれらの複数のQAM方式から選択し、これらの複数のQAM方式のそれぞれに対応する複数のマッピング処理のうち、選択したQAM方式に対応するマッピング処理をこの送信すべきデータに施し、このマッピング処理後のデータを変調して送信し、このパケットデータを受信するとき、受信したデータを復調して所定のデマッピング処理を施し、この所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合にはこの所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とす Further, among the plurality of QAM schemes, the method of communication packet data to be transmitted and received at a data rate corresponding to either the QAM method, when transmitting the packet data, adding CRC bits to data to be transmitted, this the modulation scheme of the data to be transmitted to select from the plurality of QAM schemes, among the plurality of mapping processing corresponding to each of the plurality of QAM schemes, should this sends a mapping processing corresponding to the QAM method selected applied to the data, and transmits the modulated data after the mapping process, when receiving the packet data, performs predetermined demapping demodulates the received data, the data after the predetermined demapping performs CRC detection based, in the case it can not detect the CRC to and characterized by applying the thinning process with respect to data after the predetermined demapping .

さらに、複数のQAM方式のうち、いずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信されたパケットデータを受信する受信装置は、CRCビットが付加されたこのパケットデータを受信し、受信したデータを復調して所定のデマッピング処理を施し、この所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合にはこの所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とする。 Furthermore, among the plurality of QAM schemes, mapped according to any one of the QAM scheme, the packet data receiver, the CRC bits are added for receiving a packet data transmitted at a data rate corresponding to the QAM scheme receives, performs predetermined demapping demodulates the received data, performs CRC detection based on the data after the predetermined demapping, after the predetermined demapping process if it can not detect a CRC and characterized by applying the thinning process on the data.

また、複数のQAM方式のうち、いずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信されたパケットデータの受信方法は、CRCビットが付加されたこのパケットデータを受信し、受信したデータを復調して所定のデマッピング処理を施し、この所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合にはこの所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とする。 Further, among the plurality of QAM schemes, mapped according to any one of the QAM scheme, reception method of a packet data transmitted at a data rate corresponding to the QAM scheme, receives the packet data CRC bits are added and performs a predetermined demapping demodulates the received data, performs CRC detection based on the data after this predetermined demapping, is if it can not detect the CRC data after this predetermined demapping and characterized by applying the thinning process with respect to.

本発明のディジタル通信システムによれば、送信装置のマッピング回路は、16QAM方式によるシンボルが64QAM方式によるシンボルに空間上で重なるように配置し、64QAMシンボルのうち、重なった16個のシンボルの上位4ビットと16QAMシンボルの4ビットとが同一になるようにビット列を割り振り、64QAM方式および16QAM方式のいずれにおいてもグレイコードになるように送信データを生成するので、このような送信データを受信する受信装置では、受信データを64QAMデマッピングすると、デマッピング後のデータの下位2ビットを廃棄すれば16QAMデマッピングを行ったことになり、したがって、受信装置に16QAM用のデマッピング回路を備える必要が無くなる。 According to digital communication system of the present invention, the mapping circuit of the transmission apparatus, the symbol by 16QAM scheme is arranged so as to overlap in space to the symbol by the 64QAM method, among the 64QAM symbol, the overlapping 16 symbols Top 4 and 4-bit bit and 16QAM symbol allocation bit string to be identical, so also it generates transmission data to be gray code in any of 64QAM scheme and 16QAM scheme, a receiving apparatus that receives such transmit data So when 64QAM demapping the received data, if discarded lower 2 bits of the data after de-mapping will be performed 16QAM demapping, therefore, need not be provided with a de-mapping circuit for 16QAM to the receiving device.

また、本発明のディジタル通信システムでは、送信装置がCRCビットを付加して送信データを生成するので、16QAM方式で変調された信号を受信した場合、その受信信号を64QAM方式で復調すると、CRC検出の結果に応じて受信信号の送信時のデータレートを自動的に判定することができる。 Further, in the digital communication system of the present invention, since the transmission apparatus generates transmission data by adding the CRC bits, when receiving the signal modulated by the 16QAM method, when demodulates the received signal in 64QAM scheme, CRC detection it can automatically determine the data rate at the time of transmission of the received signal in accordance with the results. したがって、データレートの変更を送信側から受信側に知らせるヘッダが不要になってデータレートが向上し、またヘッダの内容の解析が不要になるのでシステムを簡略化することができる。 Therefore, improved data rate change in data rate becomes unnecessary header to inform the receiver from the sender, also it is possible to simplify the system since analysis of the content of the header is not required.

次に添付図面を参照して、本発明によるディジタル通信システムにおける送信装置および受信装置の実施例を詳細に説明する。 Referring now to the accompanying drawings, an embodiment of a transmitting apparatus and a receiving apparatus in a digital communication system according to the present invention in detail. たとえば、送信装置10は、直交振幅変調(Quadrature Amplitude Modulation:QAM)方式を使用した可変レート通信において、所望のパケットに基づく送信信号を送信するもので、図1に示すように、巡回冗長検査(Cyclic Redundancy Check:CRC)生成回路12が入力パケットにCRCビットを付加し、制御部14がスイッチ部16を制御して入力パケットを16QAMマッピング回路18または64QAMマッピング回路20に入力し、マッピングされたパケットをスイッチ部22を介して変調器24で送信信号に変換して送信するものである。 For example, transmitter 10, quadrature amplitude modulation (Quadrature Amplitude Modulation: QAM) in the variable rate communication using method, intended to transmit a transmission signal based on the desired packet, as shown in FIG. 1, a cyclic redundancy check ( Cyclic Redundancy Check: CRC) generation circuit 12 adds the CRC bits to the input packet, the control unit 14 inputs the input packet by controlling the switch unit 16 to the 16QAM mapping circuit 18 or 64QAM mapping circuit 20, the mapped packet the is to transmit the converted into a transmission signal by the modulator 24 through the switch unit 22.

受信装置30は、QAM方式を使用した可変レート通信において、他の装置から送信された信号を受信して処理するもので、図2に示すように、受信信号を復調部32でシンボル列に変換して64QAMデマッピング回路34でビット列に変換し、CRC検出回路36がそのビット列からCRCビットを検出し、その検出結果に応じて間引き回路38がビット列に間引き処理を施すものである。 Receiving apparatus 30, in the variable rate communication using QAM scheme, intended to receive and process a signal transmitted from another device, as shown in FIG. 2, converted into a symbol sequence of the received signal by the demodulator 32 and converted into a bit string in 64QAM demapping circuit 34 detects the CRC bits CRC detection circuit 36 ​​from the bit string, the thinning circuit 38 is to subject the thinning process in the bit sequence in accordance with the detection result. なお、本発明の理解に直接関係のない部分は、図示を省略し、冗長な説明を避ける。 Incidentally, not directly related parts to the understanding of the present invention, shown for avoiding redundant description.

本発明のディジタル通信システムは、複数の変調方式のうち、いずれかの方式を選択して、その方式に応じたデータレートでパケットデータを送受信するものである。 Digital communication system of the present invention, among the plurality of modulation schemes, by selecting one of these methods is intended to receive the packet data at a data rate corresponding to the method.

CRC生成回路12は、送信すべきデータであるパケット102、すなわちビット列を入力して、たとえばあらかじめ決められている生成多項式に従って、CRCビットを生成するもので、このCRCビットをパケット102に付加して新たなパケット104を生成し、スイッチ部14に供給する。 CRC generation circuit 12, a packet 102 is a data to be transmitted, i.e. by entering the bit string, for example in accordance with a generator polynomial is determined in advance, and generates the CRC bits, adds the CRC bits to the packet 102 It generates a new packet 104, and supplies to the switch unit 14.

制御部14は、本装置10が送信する信号の変調方式を選択し、その選択結果を示す制御信号106をスイッチ部16に供給するもので、たとえば、何らかの方式で伝搬路の通信品質を測定し、その通信品質に応じてデータレートを低速(16QAM)または高速(64QAM)に設定してスイッチ回路を切り替える。 Control unit 14 selects a modulation scheme of signals the apparatus 10 transmits, supplies a control signal 106 indicating the selection result to the switch unit 16, for example, to measure the communication quality of the channel in some manner , it switches the switch circuit to set the data rate according to the communication quality to a low speed (16QAM) or fast (64QAM).

本実施例の制御部14は、送信データを16QAMで送信すべき場合には、スイッチ部16がパケットデータ108を16QAMマッピング回路18に供給するようにスイッチ部16を制御し、また64QAMで送信すべき場合には、64QAMマッピング回路20に供給するようにスイッチ部16を制御する。 Control unit 14 of this embodiment, when to transmit the transmission data by 16QAM controls the switch unit 16 so that the switch unit 16 supplies the packet data 108 to the 16QAM mapping circuit 18, also be transmitted by 64QAM If should controls the switch unit 16 to supply to the 64QAM mapping circuit 20.

スイッチ部16は、制御信号106に応じて16QAMマッピング回路18または64QAMマッピング回路20への経路を切り替えて、パケット108をマッピング回路18または20に供給する。 Switch unit 16 switches the path to 16QAM mapping circuit 18 or 64QAM mapping circuit 20 in response to the control signal 106, and supplies the packet 108 to the mapping circuit 18 or 20.

16QAMマッピング回路18は、スイッチ部16を介して供給されるパケット108に基づいて、1シンボルにつき4ビットを割り当ててマッピングを行い、その結果のシンボル列を示すコンサレーション信号110を出力し、スイッチ部22を介して変調器24に供給する。 16QAM mapping circuit 18, based on the packet 108 supplied via the switch unit 16, a mapping by assigning 4 bits per symbol, and outputs the constellation signal 110 indicating a symbol sequence As a result, the switch unit supplied to the modulator 24 through 22. 16QAMマッピングでは、図3に示すように、IチャネルおよびQチャネルが直交する空間上に均等に16個の点を配置して、各点に4ビットのデータを割り振ってシンボル列を生成し、好ましくはグレイコードの16QAMコンサレーション信号110を生成する。 In 16QAM mapping, as shown in FIG. 3, arranged equally 16 points in a space where I and Q channels are orthogonal, to generate a symbol sequence by assigning a 4-bit data to each point, preferably generates a 16QAM constellation signal 110 gray code.

64QAMマッピング回路20は、16QAMマッピング回路18と同様にして、スイッチ部16を介するパケット108に基づいて、1シンボルにつき6ビットを割り当ててマッピングし、その結果のコンサレーション信号112を出力し、スイッチ部22を介して変調器24に供給する。 64QAM mapping circuit 20, similarly to the 16QAM mapping circuit 18, based on the packet 108 through the switch unit 16, assigns a 6-bit per symbol mapping, and outputs the constellation signal 112 of that result, the switch unit supplied to the modulator 24 through 22. 64QAMマッピングでは、図4に示すように、IおよびQチャネルからなる空間上に均等に64個の点を置いて、各点に6ビットのデータを割り振って、好ましくはグレイコードの64QAMコンサレーション信号112を生成する。 In 64QAM mapping, as shown in FIG. 4, equally spaced 64 points in a space composed of the I and Q channels, and allocating six bits of data at each point, preferably Gray code 64QAM constellation signals 112 to generate.

本実施例では、マッピング回路18および20は、16QAMシンボルと64QAMシンボルのうち相当する16個のシンボルとがIQ空間上で重なるように配置を行い、それらの重なった16個のシンボルに関して、16QAMシンボルの4ビットと64QAMシンボルの上位4ビットとが同一になるようにビット列を割り振って、コンサレーション信号110および112をそれぞれ生成する。 In this embodiment, the mapping circuit 18 and 20, and 16 symbols corresponding among the 16QAM symbol and 64QAM symbol performs arranged to overlap on the IQ space, with respect to their overlapping 16 symbols, 16QAM symbol 4 and the upper 4 bits of the bits and 64QAM symbols by assigning a bit string to be identical, it generates constellation signals 110 and 112 respectively.

たとえば、16QAMマッピングおよび64QAMマッピングによる各点は、それぞれ、図3および図4に示すように配置され、これらの図では、配置された各点を丸付き番号で示している。 For example, each point by 16QAM mapping and 64QAM mapping, respectively, are arranged as shown in FIGS. 3 and 4, in these figures, it shows each of points arrayed at a circled number. これらの図3および図4において、たとえば16QAMマッピングの丸付き番号0、1、2・・・15は、64QAMマッピングの丸付き番号0、2、5・・・63にそれぞれ対応して重なっている。 In these Figures 3 and 4, for example, the numbered circles 0, 1, 2, 15 of 16QAM mapping overlaps correspond respectively to the circled numbers 0, 2, 5 ... 63 64QAM mapping .

本実施例の16QAMマッピング回路18および64QAMマッピング回路20が、所定のビット列108をマッピング処理した場合、図5に示すように、互いに重なる点を対応させてシンボル列110および112をそれぞれ生成する。 16QAM mapping circuit 18 and the 64QAM mapping circuit 20 of this embodiment, when the mapping process a predetermined bit string 108, as shown in FIG. 5, respectively generate symbol strings 110 and 112 in correspondence with the point overlapping each other. 図5において、シンボル番号は、シンボル列110および112におけるシンボルの順番を示し、I値およびQ値は、シンボル列110および112の各点の値を示す。 5, symbol number denotes the order of the symbols in the symbol column 110 and 112, I and Q values ​​represents a value of each point of the symbol columns 110 and 112.

スイッチ部22は、マッピング回路18および20からそれぞれ得られるコンサレーション信号110および112をコンサレーション信号114として変調器24に供給し、変調器24は、そのコンサレーション信号114を変調し、本実施例では送信信号116に変換して送信する。 Switch unit 22 is supplied to the modulator 24 a constellation signal 110 and 112 respectively obtained from the mapping circuit 18 and 20 as a constellation signal 114, the modulator 24 modulates the constellation signal 114, this embodiment in transmitting converted into transmission signal 116.

復調部32は、受信装置30が外部から受診した受信信号132を復調し、本実施例ではシンボル列134に変換して64QAMデマッピング回路34に供給する。 Demodulation unit 32 demodulates the received signal 132 by the receiving device 30 was admitted from the outside, and supplies the 64QAM demapping circuit 34 converts the symbol sequence 134 in the present embodiment.

64QAMデマッピング回路34は、復調部32から得られるシンボル列134を64QAM方式でデマッピングし、本実施例では64QAMのビット列136に変換してCRC検出回路36および間引き回路38に供給する。 64QAM demapping circuit 34, the symbol string 134 derived from the demodulation unit 32 demaps by 64QAM scheme, and supplies the CRC detection circuit 36 ​​and a thinning circuit 38 converts the bit string 136 of 64QAM in the present embodiment.

CRC検出回路36は、デマッピング回路34から得られるビット列136からCRCビットを検出し、その検出結果に応じた制御信号138を間引き回路38に供給して間引き回路38を制御するもので、CRCを検出できない場合に、間引きの実行を指示する制御信号138を出力する。 CRC detection circuit 36 ​​detects the CRC bits from the bit sequence 136 obtained from the demapping circuit 34, controls the thinning circuit 38 supplies a control signal 138 in accordance with the detection result to thinning circuit 38, the CRC If it does not find, and outputs a control signal 138 for instructing the execution of the thinning.

すなわち、CRC検出回路36は、CRCがOKである場合には、受信装置30の受信信号132が64QAMで送信されたものとして、間引き回路38に入力するビット列136に対する間引き処理を指示せずにそのまま出力させ、他方、CRCがNGまたはエラーである場合には、受信信号132が16QAMで送信されたものとして、ビット列136に対する間引き処理を指示する。 That, CRC detection circuit 36, when CRC is OK, as the received signal 132 of the receiving apparatus 30 is transmitted by the 64QAM, it is without being instructed thinning processing for the bit sequence 136 to be input to the thinning circuit 38 is output, while if the CRC is NG, or error, as a received signal 132 is transmitted by 16QAM, it instructs the thinning processing for the bit sequence 136.

間引き回路38は、CRC検出回路36からの制御信号138に応じてビット列136の間引き処理を行う。 Thinning circuit 38 performs thinning processing of the bit string 136 in response to a control signal 138 from the CRC detection circuit 36. 本実施例の間引き回路38は、CRC検出回路36でCRCビットが検出された場合には、受信信号132が64QAMで送信されたものとみなして、入力のビット列136をそのままビット列140として後工程に出力し、CRCビットが検出されない場合には、受信信号132が16QAMで送信されたものとみなして、ビット列136から必要の無いビットの間引き処理を行い、その間引き結果のビット列140を後工程に出力する。 Thinning circuit 38 of this embodiment, when it is detected CRC bits CRC detection circuit 36, it is assumed that the received signal 132 is transmitted by 64QAM, the post-process a bit string 136 in the input as a bit sequence 140 as they outputs, when the CRC bit is not detected, it is assumed that the received signal 132 is transmitted by 16QAM, performs thinning processing without a need bits from the bit string 136, it outputs the bit string 140 of the thinned result in a later step to.

この間引き回路38は、たとえば、16QAMで変調された受信信号を64QAMで復調した場合に間引き処理を行うもので、すなわち1シンボル当たり6ビットのビット列136の下位2ビットを不要として除去または廃棄して間引き処理する。 The thinning circuit 38, for example, performs a thinning process when a received signal modulated with 16QAM is demodulated by 64QAM, i.e. removal or discarding the lower two bits of one symbol per 6 bits of the bit string 136 as required the thinning-out process.

次に、本実施例における送信装置10および受信装置30において、16QAM方式でパケットデータを送受信する動作例を図6のシーケンスチャートを参照しながら説明する。 Then, the transmitting apparatus 10 and receiving apparatus 30 of this embodiment will be described with reference to the sequence chart of FIG. 6 an exemplary operation of transmitting and receiving packet data by 16QAM scheme.

本実施例では、送信装置10において、パケットデータ102の送信処理を開始すると、このパケットデータ102は、まずCRC生成回路12に供給され(S102)、たとえば図7に示すような、104ビットのパケットデータ102がCRC生成回路12に入力する。 In this embodiment, in the transmitting apparatus 10 starts the transmission processing of the packet data 102, the packet data 102 is first supplied to the CRC generation circuit 12 (S102), for example as shown in FIG. 7, 104-bit packet data 102 is input to the CRC generation circuit 12. この図7では、このデータ102が16QAM方式で送信されるので、1シンボル当たり4ビットが割り当てられている。 In FIG. 7, since the data 102 is transmitted by 16QAM scheme, four bits per symbol are allocated.

CRC生成回路12では、たとえば国際電信電話諮問委員会(CCITT:Comite Consultatif In the CRC generation circuit 12, for example, International Telegraph and Telephone Consultative Committee (CCITT: Comite Consultatif
International Telegraphique et Telephonique)による多項式CRC-16が適応されてCRCビットが生成され、図8に示すように、104ビットのパケットデータ102に16ビットのCRCビットが付加されて120ビットのパケットデータ104が生成され(S204)、スイッチ部16に供給される。 International Telegraphique et Telephonique) polynomial CRC-16 is adaptation CRC bits are generated by, as shown in FIG. 8, 104-bit packet data 102 to the 16-bit CRC bit is added 120-bit packet data 104 is generated (S204), it is supplied to the switch unit 16.

また、送信装置10では、制御部14において、パケットデータ102の送信変調方式が選択され(S206)、本実施例では16QAM方式が選択されて、その選択結果に応じた制御信号106がスイッチ部16に供給される。 Further, in the transmission apparatus 10, the control unit 14, transmission modulation scheme of the packet data 102 is selected (S206), in the present embodiment is selected 16QAM scheme, the switch section 16 is the control signal 106 in accordance with the selection result It is supplied to. スイッチ部16に入力したパケットデータ104は、この制御信号106に応じてパケットデータ108として16QAMマッピング回路18に供給される。 Packet data 104 inputted to the switch unit 16 is supplied as packet data 108 to the 16QAM mapping circuit 18 in response to the control signal 106.

16QAMマッピング回路18において、120ビットのパケットデータ108は16QAM用にマッピングされて(S208)、図9に示すような30個のシンボル列を示すコンサレーション信号110に変換され、スイッチ部22を介して変調部24に供給される。 In 16QAM mapping circuit 18, 120 bits of packet data 108 is mapped to a 16QAM (S208), it is converted into a constellation signal 110 indicating a 30-symbol sequence as shown in FIG. 9, through the switch portion 22 It is supplied to the modulator 24. このとき、パケットデータ108は、たとえば図5に示すような、64QAM用マッピングに対応する16QAM用マッピングによって処理される。 At this time, the packet data 108, for example as shown in FIG. 5, is processed by the 16QAM for mapping for 64QAM for mapping.

変調部24では、スイッチ部22を介して得られるコンサレーション信号114が変調されて送信信号116が生成され(S212)、外部に、たとえば受信装置30に向けて送信される(S214)。 The modulation unit 24, transmission signal 116 constellation signal 114 obtained through the switch unit 22 is modulated is generated (S212), to the outside, for example, is transmitted to the reception apparatus 30 (S214).

他方、本実施例の受信装置30において、送信装置10からの送信信号116が、受信信号132として受信されると、この受信信号132は、まず復調器32に供給されて復調され(S214)、シンボル列134に復元される。 On the other hand, in the receiving apparatus 30 of the present embodiment, the transmission signal 116 from the transmitter 10 and received as a received signal 132, the received signal 132 is first being demodulated is supplied to a demodulator 32 (S214), It is restored to the symbol column 134.

このシンボル列134は、64QAMデマッピング回路34に供給されて64QAM方式でデマッピングされ(S216)、本実施例では図10に示すように1シンボル当たり6ビットの30個のビット列136に変換されてCRC検出回路36および間引き回路38に供給される。 The symbol column 134 is supplied to a 64QAM demapping circuit 34 is de-mapped by 64QAM scheme (S216), in the present embodiment is converted into 30-bit sequence 136 of 6 bits per symbol, as shown in FIG. 10 It is supplied to the CRC detection circuit 36 ​​and a thinning circuit 38.

CRC検出回路36では、ビット列136に基づいてCRCビットの検出が行われ(S218)、本実施例の図10に示すビット列136は、各シンボルの下位2ビットが、16QAMでマッピングしたデータを64QAMでデマッピングしたために加えられてしまう余分なビットであるので、CRCチェックはエラーとなる。 The CRC detection circuit 36, detection is performed of the CRC bits based on the bit string 136 (S218), the bit string 136 shown in FIG. 10 of this embodiment, the lower two bits of each symbol, the mapped data by 16QAM in 64QAM since with extra bits would be added to the de-mapping, CRC checking is an error.

このとき、CRC検出回路36では、エラーとなったCRCチェックに応じて、受信信号132が16QAM方式で送信されていることができ、間引き処理の実行を指示する制御信号138が間引き回路38に供給される。 At this time, the CRC detection circuit 36, in accordance with the CRC check of the error, the received signal 132 can be transmitted by 16QAM scheme, provided to the control signal 138 is thinning circuit 38 for instructing the execution of the thinning process It is.

また、間引き回路38では、この制御信号138に応じて、ビット列136が間引き処理され(S220)、各シンボルの下位2ビットが除去されて1シンボル当たり4ビットの適切なビット列140が生成される。 Also, the thinning circuit 38, in response to the control signal 138, the bit string 136 is decimation process (S220), the appropriate bit string 140 of 4 bits per symbol lower two bits of each symbol is removed is generated. その後、このビット列140は、受信回路30において所要の後工程に供給される。 Thereafter, the bit sequence 140 is supplied to the subsequent steps required in the receiving circuit 30.

次に、本実施例における送信装置10および受信装置30において、64QAM方式でパケットデータを送受信する動作例を図6のシーケンスチャートを参照しながら説明する。 Then, the transmitting apparatus 10 and receiving apparatus 30 in the present embodiment, an operation example of transmitting and receiving packet data in a 64QAM scheme will be described with reference to the sequence chart of FIG.

本実施例では、送信装置10において、パケットデータ102の送信処理を開始すると、このパケットデータ102は、まずCRC生成回路12に供給され(S102)、たとえば図11に示すような、164ビットのパケットデータ102がCRC生成回路12に入力する。 In this embodiment, in the transmitting apparatus 10 starts the transmission processing of the packet data 102, the packet data 102 is first supplied to the CRC generation circuit 12 (S102), for example as shown in FIG. 11, the 164-bit packet data 102 is input to the CRC generation circuit 12. この図11では、このデータ102が64QAM方式で送信されるので、1シンボル当たり6ビットが割り当てられている。 In FIG. 11, since the data 102 is transmitted by 64QAM scheme, 6 bits per symbol are allocated.

CRC生成回路12では、たとえばCCITTによる多項式CRC-16が適応されてCRCビットが生成され、図12に示すように、164ビットのパケットデータ102に16ビットのCRCビットが付加されて180ビットのパケットデータ104が生成され(S204)、スイッチ部16に供給される。 The CRC generation circuit 12, for example CCITT polynomial CRC-16 is adaptation CRC bits are generated by, as shown in FIG. 12, it is added CRC bits 16 bits to 164 bits of packet data 102 180 bit packet data 104 is generated (S204), it is supplied to the switch unit 16.

また、送信装置10では、制御部14において、パケットデータ102の送信変調方式が選択され(S206)、本実施例では64QAM方式が選択されて、その選択結果に応じた制御信号106がスイッチ部16に供給される。 Further, in the transmission apparatus 10, the control unit 14, transmission modulation scheme of the packet data 102 is selected (S206), in the present embodiment is selected 64QAM scheme, the switch section 16 is the control signal 106 in accordance with the selection result It is supplied to. スイッチ部16に入力したパケットデータ104は、この制御信号106に応じてパケットデータ108として64QAMマッピング回路20に供給される。 Packet data 104 inputted to the switch unit 16 is supplied to the 64QAM mapping circuit 20 as packet data 108 in response to the control signal 106.

64QAMマッピング回路20において、180ビットのパケットデータ108は64QAM用にマッピングされて(S208)、図13に示すような30個のシンボル列を示すコンサレーション信号112に変換され、スイッチ部22を介して変調部24に供給される。 In 64QAM mapping circuit 20, 180 bits of packet data 108 is mapped to a 64QAM (S208), it is converted into a constellation signal 112 indicating a 30-symbol sequence as shown in FIG. 13, through the switch portion 22 It is supplied to the modulator 24.

変調部24では、上記と同様にして、ステップS212においてスイッチ部22からのコンサレーション信号114が送信信号116に変調され、ステップS214においてこの送信信号116が受信装置30へと送信される。 The modulator 24, in the same manner as described above, constellation signal 114 from the switch section 22 is modulated into a transmission signal 116 in step S212, the the transmission signal 116 is transmitted to the receiving apparatus 30 in step S214.

他方、本実施例の受信装置30において、送信装置10からの送信信号116が、受信信号132として受信されると、上記と同様にして、この受信信号132は、ステップS214において復調器32にてシンボル列134に復調され、このシンボル列134は、ステップS216において64QAMデマッピング回路34にて64QAM方式でデマッピングされ1シンボル当たり6ビットのビット列136に変換されてCRC検出回路36および間引き回路38に供給される。 On the other hand, in the receiving apparatus 30 of the present embodiment, the transmission signal 116 from the transmitter 10 and received as a received signal 132, in the same manner as described above, the received signal 132 at the demodulator 32 in step S214 demodulated symbol sequence 134, the symbol column 134, a is converted into demapped 1 symbol per 6 bits of the bit string 136 in 64QAM scheme with 64QAM demapping circuit 34 CRC detection circuit 36 ​​and a thinning circuit 38 at step S216 It is supplied.

CRC検出回路36では、ビット列136に基づいてCRCビットの検出が行われ(S218)、本実施例ではCRCチェックがエラーとならないので、受信信号132が64QAM方式で送信されていることができ、間引き処理を指示しない制御信号138が間引き回路38に供給される。 The CRC detection circuit 36, CRC bit detection is performed (S218) based on the bit string 136, since the CRC check is not an error in the present embodiment, it is possible to receive signal 132 is transmitted by the 64QAM method, thinning control signal 138 does not instruct the processing is supplied to the thinning circuit 38.

また、間引き回路38では、この制御信号138によればビット列136は間引きされず、その後、このビット列136は、そのままビット列140として受信回路30において所要の後工程に供給される。 Also, the thinning circuit 38, the bit string 136 is not thinned according to the control signal 138, then the bit sequence 136 is supplied to the subsequent steps required in the receiving circuit 30 as it is as the bit string 140.

また、本発明の送信装置10および受信装置30による送信変調方式は、たとえば、直交周波数分割多重(Orthogonal Frequency Division Multiplex:OFDM)方式などの他の通信方式と組み合わされて構成されてもよい。 The transmission modulation scheme by the transmitting apparatus 10 and receiving apparatus 30 of the present invention, for example, orthogonal frequency division multiplexing (Orthogonal Frequency Division Multiplex: OFDM) scheme may be configured in combination with other communication methods, such as.

本発明に係る送信装置の一実施例を示すブロック図である。 Is a block diagram showing an embodiment of a transmitter according to the present invention. 本発明に係る受信装置の一実施例を示すブロック図である。 Is a block diagram showing an embodiment of a receiver according to the present invention. 図1に示す実施例の送信装置において16QAMマッピングで配置されたシンボルの例である。 Are examples of symbols arranged in a 16QAM mapping in the transmitting apparatus of the embodiment shown in FIG. 図1に示す実施例の送信装置において64QAMマッピングで配置されたシンボルの例である。 It is an example of the arrangement symbols in 64QAM mapping in the transmitting apparatus of the embodiment shown in FIG. 図1に示す実施例の送信装置でマッピングされたシンボル列の例である。 It is an example of the mapped symbol sequence in the transmission apparatus of the embodiment shown in FIG. 図1および図2に示す実施例の送信装置および受信装置における動作手順を説明するシーケンスチャートである。 Is a sequence chart for explaining the operation procedure in the transmitting apparatus and receiving apparatus of the embodiment shown in FIGS. 図1に示す実施例の送信装置で処理する16QAM方式のビット列の例である。 It is an example of a bit string of 16QAM method of processing in the transmission apparatus of the embodiment shown in FIG. 図7に示す16QAM方式ビット列にCRCビットを付加したビット列の例である。 It is an example of a bit string obtained by adding the CRC bits to the 16QAM scheme bit sequence shown in FIG. 図8に示す16QAM方式ビット列を16QAMマッピングで変換したシンボル列の例である。 The 16QAM scheme bit sequence shown in FIG. 8 is an example of a symbol sequence is converted by 16QAM mapping. 図9に示す16QAM方式シンボル列を図2に示す実施例の受信装置にて64QAMデマッピングで変換したビット列の例である。 The 16QAM scheme symbol sequence shown in FIG. 9 is an example of the bit string converted by 64QAM demapping by the receiving apparatus of the embodiment shown in FIG. 図1に示す実施例の送信装置で処理する64QAM方式のビット列の例である。 It is an example of a bit string of 64QAM method of processing in the transmission apparatus of the embodiment shown in FIG. 図11に示す64QAM方式ビット列にCRCビットを付加したビット列の例である。 It is an example of a bit string obtained by adding the CRC bits to the 64QAM scheme bit sequence shown in FIG. 11. 図12に示す64QAM方式ビット列を64QAMマッピングで変換したシンボル列の例である。 The 64QAM scheme bit sequence shown in FIG. 12 is an example of symbol sequence converted by 64QAM mapping.

符号の説明 DESCRIPTION OF SYMBOLS

10 送信装置 10 transmission device
12 CRC生成回路 12 CRC generator
14 制御部 14 control unit
16、22 スイッチ部 16, 22 switch unit
18 16QAMマッピング回路 18 16QAM mapping circuit
20 64QAMマッピング回路 20 64QAM mapping circuit
24 変調器 24 modulator
30 受信装置 30 receiving device
32 復調部 32 demodulator
34 64QAMデマッピング回路 34 64QAM de-mapping circuit
36 CRC検出回路 36 CRC detection circuit
38 間引き回路 38 thinning circuit

Claims (16)

  1. 複数の直交振幅変調(Quadrature Amplitude Modulation:QAM)方式のうち、いずれかのQAM方式に応じたデータレートでパケットデータを送受信するディジタル通信システムにおいて、該システムは、 A plurality of quadrature amplitude modulation (Quadrature Amplitude Modulation: QAM) of scheme, in a digital communication system for transmitting and receiving packet data at a data rate corresponding to either the QAM scheme, the system comprising:
    送信すべきデータに巡回冗長検査(Cyclic Redundancy Check:CRC)ビットを付加し、前記送信すべきデータの変調方式を前記複数のQAM方式から選択し、前記複数のQAM方式のそれぞれに対応する複数のマッピング処理のうち、選択したQAM方式に対応するマッピング処理を前記送信すべきデータに施し、前記マッピング処理後のデータを変調して送信する送信手段と、 Transmission of data to be a cyclic redundancy check (Cyclic Redundancy Check: CRC) bits added to the modulation method of the data to be the transmitted selected from the plurality of QAM schemes, the plurality corresponding to each of the plurality of QAM schemes of mapping processing, and transmission means for performing a mapping processing corresponding to the QAM scheme selected data to the transmission, and transmits the modulated data after the mapping process,
    受信したデータを復調して所定のデマッピング処理を施し、該所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合には前記所定のデマッピング処理後のデータに対して間引き処理を施す受信手段とを含むことを特徴とするディジタル通信システム。 Demodulates the received data subjected to a predetermined de-mapping process, CRC detection is performed on the data after the predetermined demapping, it is if it can not detect a CRC for the data after the predetermined demapping digital communication system which comprises a receiving means for performing decimation process Te.
  2. 請求項1に記載のディジタル通信システムにおいて、該システムは、前記複数のQAM方式のうちで所定の低速データレート変調方式によるシンボルの空間配置が、前記複数のQAM方式のうちで所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるように、前記複数のマッピング処理および前記所定のデマッピング処理を行うことを特徴とするディジタル通信システム。 In digital communication system of claim 1, the system, the spatial arrangement of symbols according to a predetermined low data rate modulation scheme among the plurality of QAM schemes, certain high-speed data rates of the plurality of QAM schemes digital communication system, characterized in that the overlap in response to the spatial arrangement of the symbols by the modulation system, performing the plurality of mapping process and the predetermined demapping.
  3. 請求項2に記載のディジタル通信システムにおいて、前記所定の低速データレート変調方式は16QAM方式であり、 In digital communication system of claim 2, wherein the predetermined low data rate modulation scheme is 16QAM scheme,
    前記所定の高速データレート変調方式は64QAM方式であり、 It said predetermined high data rate modulation scheme is 64QAM scheme,
    前記送信装置は、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に対応するマッピング処理を行い、 The transmitting device comprises, as said plurality of QAM scheme, a mapping processing corresponding to one of the QAM scheme 16QAM and 64QAM,
    前記受信手段は、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に応じたデータレートで送信された前記パケットデータを受信し、前記所定のデマッピング処理として、受信したデータの送信時のデータレートに拘らず64QAM用デマッピングを行うことを特徴とするディジタル通信システム。 The reception means, as the plurality of QAM scheme, receives the packet data transmitted at a data rate corresponding to either the QAM scheme 16QAM and 64QAM, as the predetermined demapping, transmission of the received data digital communication system and performing demapping regardless 64QAM data rate when.
  4. 請求項3に記載のディジタル通信システムにおいて、該システムは、64QAM方式によるシンボルに割り当てる6ビットの値の上位4ビットが、16QAM方式によるシンボルに割り当てられる4ビットと等しくなるように、前記複数のマッピング処理および前記所定のデマッピング処理を行い、 In digital communication system of claim 3, the system, as the upper 4 bits of the 6-bit value to be assigned to the symbol by the 64QAM method, equal to 4 bits assigned to the symbol by the 16QAM method, the plurality of mappings processing and performs the predetermined demapping,
    前記間引き処理は、前記所定のデマッピング処理後のデータの下位2ビットを除去することを特徴とするディジタル通信システム。 The thinning processing is digital communication system characterized in that the removal of the lower 2 bits of the data after the predetermined demapping.
  5. 複数のQAM方式のうち、いずれかのQAM方式に応じたデータレートで送受信されるパケットデータの通信方法において、該方法は、 Among the plurality of QAM schemes, in any of the methods of communication packet data transmitted and received at a data rate corresponding to QAM scheme, the method comprising,
    前記パケットデータを送信するとき、送信すべきデータにCRCビットを付加し、前記送信すべきデータの変調方式を前記複数のQAM方式から選択し、前記複数のQAM方式のそれぞれに対応する複数のマッピング処理のうち、選択したQAM方式に対応するマッピング処理を前記送信すべきデータに施し、前記マッピング処理後のデータを変調して送信し、 When transmitting the packet data, the CRC bits added to the data to be transmitted, the modulation method of the data to be the transmitted selected from the plurality of QAM schemes, a plurality of mapping for each of the plurality of QAM schemes of the processing, subjected to mapping processing corresponding to the QAM scheme selected data to the transmission, and transmits the modulated data after the mapping process,
    前記パケットデータを受信するとき、受信したデータを復調して所定のデマッピング処理を施し、該所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合には前記所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とする通信方法。 Wherein when receiving packet data, performs predetermined demapping demodulates the received data, performs CRC detection based on the data after the predetermined demapping, it is if it can not detect the CRC of the predetermined communication method characterized by performing the thinning process to the demapping-processed data.
  6. 請求項5に記載の通信方法において、該方法は、前記複数のQAM方式のうちで所定の低速データレート変調方式によるシンボルの空間配置が、前記複数のQAM方式のうちで所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるように、前記複数のマッピング処理および前記所定のデマッピング処理を行うことを特徴とする通信方法。 The communication method of claim 5, the method, the spatial arrangement of symbols according to a predetermined low data rate modulation scheme among the plurality of QAM schemes, predetermined high data rate modulation among the plurality of QAM schemes method so as to overlap in response to the spatial arrangement of the symbols by a communication method which is characterized in that the plurality of mapping process and the predetermined demapping.
  7. 請求項6に記載の通信方法において、前記所定の低速データレート変調方式は16QAM方式であり、 The communication method of claim 6, wherein the predetermined low data rate modulation scheme is 16QAM scheme,
    前記所定の高速データレート変調方式は64QAM方式であり、 It said predetermined high data rate modulation scheme is 64QAM scheme,
    前記パケットデータを送信するとき、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に対応するマッピング処理を行い、 When transmitting the packet data, as the plurality of QAM scheme, a mapping processing corresponding to one of the QAM scheme 16QAM and 64QAM,
    前記パケットデータを受信するとき、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に応じたデータレートで送信された前記パケットデータを受信し、前記所定のデマッピング処理として、受信したデータの送信時のデータレートに拘らず64QAM用デマッピングを行うことを特徴とする通信方法。 When receiving the packet data, as the plurality of QAM scheme, it receives the packet data transmitted at a data rate corresponding to either the QAM scheme 16QAM and 64QAM, as the predetermined demapping, received communication method and performing demapping regardless 64QAM data rate for transmission of data.
  8. 請求項7に記載の通信方法において、該方法は、64QAM方式によるシンボルに割り当てる6ビットの値の上位4ビットが、16QAM方式によるシンボルに割り当てられる4ビットと等しくなるように、前記複数のマッピング処理および前記所定のデマッピング処理を行い、 The communication method of claim 7, the method, the upper 4 bits of the 6-bit value to be assigned to the symbol by the 64QAM method, to be equal to 4 bits assigned to the symbol by the 16QAM method, the plurality of mapping and it performs the predetermined demapping,
    前記間引き処理は、前記所定のデマッピング処理後のデータの下位2ビットを除去することを特徴とする通信方法。 The decimation process, communication method, and removing the lower 2 bits of the data after the predetermined demapping.
  9. 複数のQAM方式のうち、いずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信されたパケットデータを受信する受信装置において、該装置は、 Among the plurality of QAM schemes, mapped according to any one of the QAM scheme, a receiving apparatus for receiving a packet data transmitted at a data rate corresponding to the QAM scheme, the apparatus comprising:
    CRCビットが付加された前記パケットデータを受信し、受信したデータを復調して所定のデマッピング処理を施し、該所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合には前記所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とする受信装置。 Receiving the packet data CRC bits are added, performs predetermined demapping demodulates the received data, performs CRC detection based on the data after the predetermined demapping process if it can not detect a CRC receiving apparatus characterized by performing a thinning process with respect to data after the predetermined demapping process is.
  10. 請求項9に記載の受信装置において、該装置は、前記複数のQAM方式のうちで所定の低速データレート変調方式によるシンボルの空間配置が、前記複数のQAM方式のうちで所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるようにマッピングされた前記パケットデータを受信し、 The receiving device according to claim 9, said apparatus comprising a spatial arrangement of symbols according to a predetermined low data rate modulation scheme among the plurality of QAM schemes, predetermined high data rate modulation among the plurality of QAM schemes method receives the packet data mapped to overlap corresponding to the spatial arrangement of symbols by,
    前記所定の低速データレート変調方式によるシンボルの空間配置が、前記所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるように配置されたデータに関して前記所定のデマッピング処理を行うことを特徴とする受信装置。 Wherein the predetermined spatial arrangement of the symbols by low data rate modulation scheme, to perform the predetermined demapping processing on the data arranged so as to overlap in response to the spatial arrangement of the symbols by the predetermined high data rate modulation scheme receiving apparatus according to claim.
  11. 請求項10に記載の受信装置において、前記所定の低速データレート変調方式は16QAM方式であり、 The receiving device according to claim 10, wherein the predetermined low data rate modulation scheme is 16QAM scheme,
    前記所定の高速データレート変調方式は64QAM方式であり、 It said predetermined high data rate modulation scheme is 64QAM scheme,
    該装置は、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信された前記パケットデータを受信し、前記所定のデマッピング処理として、受信したデータの送信時のデータレートに拘らず64QAM用デマッピングを行うことを特徴とする受信装置。 The apparatus, as the plurality of QAM schemes, mapped according to any one of the QAM scheme 16QAM and 64QAM, and receives the packet data transmitted at a data rate corresponding to the QAM scheme, the predetermined demapping as processing, a receiving apparatus and performs demapping regardless 64QAM data rate at the time of transmission of the received data.
  12. 請求項11に記載の受信装置において、該装置は、64QAM方式によるシンボルに割り当てる6ビットの値の上位4ビットが、16QAM方式によるシンボルに割り当てられる4ビットと等しくなるようにマッピングされた前記パケットデータを受信し、 The receiving device according to claim 11, the apparatus, the packet data upper 4 bits of the 6-bit value to be assigned to the symbol by the 64QAM method, mapped to equal the 4 bits assigned to the symbol by 16QAM scheme It receives,
    64QAM方式によるシンボルに割り当てる6ビットの値の上位4ビットが、16QAM方式によるシンボルに割り当てられる4ビットと等しくなるように配置されたデータに関して、前記所定のデマッピング処理を行い、 Upper 4 bits of the 6-bit value to be assigned to the symbol by the 64QAM method, with respect to data arranged so as to be equal to 4 bits assigned to the symbol by the 16QAM method, performs predetermined demapping,
    前記間引き処理は、前記所定のデマッピング処理後のデータの下位2ビットを除去することを特徴とする受信装置。 The decimation process, the receiving apparatus characterized by removing the low-order 2 bits of the data after the predetermined demapping.
  13. 複数のQAM方式のうち、いずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信されたパケットデータの受信方法において、該方法は、 Among the plurality of QAM schemes, mapped according to any one of the QAM scheme, receiving method of the packet data transmitted at a data rate corresponding to the QAM scheme, the method comprising,
    CRCビットが付加された前記パケットデータを受信し、受信したデータを復調して所定のデマッピング処理を施し、該所定のデマッピング処理後のデータに基づいてCRC検出を行い、CRCを検出できない場合には前記所定のデマッピング処理後のデータに対して間引き処理を施すことを特徴とする受信方法。 Receiving the packet data CRC bits are added, performs predetermined demapping demodulates the received data, performs CRC detection based on the data after the predetermined demapping process if it can not detect a CRC reception method characterized by performing the thinning process with respect to data after the predetermined demapping process is.
  14. 請求項13に記載の受信方法において、該方法は、前記複数のQAM方式のうちで所定の低速データレート変調方式によるシンボルの空間配置が、前記複数のQAM方式のうちで所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるようにマッピングされた前記パケットデータを受信し、 In the receiving method according to claim 13, the method, the spatial arrangement of symbols according to a predetermined low data rate modulation scheme among the plurality of QAM schemes, predetermined high data rate modulation among the plurality of QAM schemes method receives the packet data mapped to overlap corresponding to the spatial arrangement of symbols by,
    前記所定の低速データレート変調方式によるシンボルの空間配置が、前記所定の高速データレート変調方式によるシンボルの空間配置に対応して重なるように配置されたデータに関して前記所定のデマッピング処理を行うことを特徴とする受信方法。 Wherein the predetermined spatial arrangement of the symbols by low data rate modulation scheme, to perform the predetermined demapping processing on the data arranged so as to overlap in response to the spatial arrangement of the symbols by the predetermined high data rate modulation scheme receiving method characterized.
  15. 請求項14に記載の受信方法において、前記所定の低速データレート変調方式は16QAM方式であり、 In the receiving method according to claim 14, wherein the predetermined low data rate modulation scheme is 16QAM scheme,
    前記所定の高速データレート変調方式は64QAM方式であり、 It said predetermined high data rate modulation scheme is 64QAM scheme,
    該方法は、前記複数のQAM方式として、16QAMおよび64QAMのいずれかのQAM方式に応じてマッピングされ、そのQAM方式に応じたデータレートで送信された前記パケットデータを受信し、前記所定のデマッピング処理として、受信したデータの送信時のデータレートに拘らず64QAM用デマッピングを行うことを特徴とする受信方法。 The method, as the plurality of QAM schemes, mapped according to any one of the QAM scheme 16QAM and 64QAM, and receives the packet data transmitted at a data rate corresponding to the QAM scheme, the predetermined demapping receiving method and performing a process, the 64QAM for demapping regardless data rate at the time of transmission of the received data.
  16. 請求項15に記載の受信方法において、該方法は、64QAM方式によるシンボルに割り当てる6ビットの値の上位4ビットが、16QAM方式によるシンボルに割り当てられる4ビットと等しくなるようにマッピングされた前記パケットデータを受信し、 In the receiving method according to claim 15, the method comprising the packet data upper 4 bits of the 6-bit value to be assigned to the symbol by the 64QAM method, mapped to equal the 4 bits assigned to the symbol by 16QAM scheme It receives,
    64QAM方式によるシンボルに割り当てる6ビットの値の上位4ビットが、16QAM方式によるシンボルに割り当てられる4ビットと等しくなるように、配置されたデータに関して、前記複数のマッピング処理および前記所定のデマッピング処理を行い、 Upper 4 bits of the 6-bit value to be assigned to the symbol by the 64QAM method, to be equal to 4 bits assigned to the symbol by the 16QAM method, with regard to the arrangement data, the plurality of mapping process and the predetermined demapping done,
    前記間引き処理は、前記所定のデマッピング処理後のデータの下位2ビットを除去することを特徴とする受信方法。 The decimation process, receiving method, and removing the lower 2 bits of the data after the predetermined demapping.
JP2007193289A 2007-07-25 2007-07-25 Communication system by qam system, communication method therefor, and receiving apparatus and method therefor Pending JP2009033315A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007193289A JP2009033315A (en) 2007-07-25 2007-07-25 Communication system by qam system, communication method therefor, and receiving apparatus and method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007193289A JP2009033315A (en) 2007-07-25 2007-07-25 Communication system by qam system, communication method therefor, and receiving apparatus and method therefor
US12147618 US20090052568A1 (en) 2007-07-25 2008-06-27 Qam communication system and method thereof and qam receiving apparatus and method thereof

Publications (1)

Publication Number Publication Date
JP2009033315A true true JP2009033315A (en) 2009-02-12

Family

ID=40403356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007193289A Pending JP2009033315A (en) 2007-07-25 2007-07-25 Communication system by qam system, communication method therefor, and receiving apparatus and method therefor

Country Status (1)

Country Link
JP (1) JP2009033315A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8831123B2 (en) 2011-05-30 2014-09-09 Samsung Electronics Co., Ltd. Apparatus and method for soft demapping
JP2014171074A (en) * 2013-03-04 2014-09-18 Nippon Telegr & Teleph Corp <Ntt> Transmitting device/method and receiving device/method in passive optical communication network
JP2015186029A (en) * 2014-03-24 2015-10-22 Kddi株式会社 Optical encoding device and optical decoding device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084329A (en) * 2000-06-23 2002-03-22 Matsushita Electric Ind Co Ltd Adaptive modulation communication system
JP2002111771A (en) * 2000-09-28 2002-04-12 Hitachi Kokusai Electric Inc Digital modulating signal receiver
WO2003073670A1 (en) * 2002-02-28 2003-09-04 Fujitsu Limited Communication device used in cdma

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084329A (en) * 2000-06-23 2002-03-22 Matsushita Electric Ind Co Ltd Adaptive modulation communication system
JP2002111771A (en) * 2000-09-28 2002-04-12 Hitachi Kokusai Electric Inc Digital modulating signal receiver
WO2003073670A1 (en) * 2002-02-28 2003-09-04 Fujitsu Limited Communication device used in cdma

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8831123B2 (en) 2011-05-30 2014-09-09 Samsung Electronics Co., Ltd. Apparatus and method for soft demapping
JP2014171074A (en) * 2013-03-04 2014-09-18 Nippon Telegr & Teleph Corp <Ntt> Transmitting device/method and receiving device/method in passive optical communication network
JP2015186029A (en) * 2014-03-24 2015-10-22 Kddi株式会社 Optical encoding device and optical decoding device

Similar Documents

Publication Publication Date Title
US5533004A (en) Method for providing and selecting amongst multiple data rates in a time division multiplexed system
US6973140B2 (en) Maximizing data rate by adjusting codes and code rates in CDMA system
US20080273479A1 (en) Method and apparatus for transmitting and receiving control channels by restricting a set of the control channels in a wireless communication system
US6845104B2 (en) Receiver for time division multiplex system without explicit time slot assignment
US6061405A (en) Time domain source matched multicarrier quadrature amplitude modulation (QAM) method and apparatus
US6430148B1 (en) Multidirectional communication systems
US6463074B1 (en) Receiver for time division multiplex system without explicit time slot assignment
US20070076677A1 (en) Method and apparatus for control channel transmission and reception
WO2007037412A1 (en) Radio transmission device, and radio transmission method
US6594791B2 (en) Signalling method in an incremental redundancy communication system whereby data blocks can be combined
US6542460B1 (en) Relating to multidirectional communication systems
JP2003309535A (en) Multicarrier transmitter, multicarrier receiver, and multicarrier transmitting method
JP2006287754A (en) Radio communication apparatus and method
US7249303B2 (en) Method and apparatus for transferring data according to an ARQ method
US20090003486A1 (en) Apparatus and method for mapping symbols to resources in a mobile communication system
WO2000013362A1 (en) Method and device for adapting a transmission data rate or a transmitter power to the transmission quality of a transmission channel
US20050229073A1 (en) Transmitting device and transmitting method
JP2004179821A (en) Wireless transmitter and wireless receiver
JP2004040661A (en) Radio communication base station device, radio communication mobile station device and radio communication method
JP2004159303A (en) Code modulation adaptive variable multiplex transmission method and code modulation adaptive variable multiplex transmission apparatus using the method
US20020133781A1 (en) Method and system for allocating convolutional encoded bits into symbols before modulation for wireless communication
JPH11234230A (en) Transmission station equipment for multicarrier communication system, transmission station equipment and multicarrier communication system
US20040022180A1 (en) Apparatus, and associated method, for facilitating communication allocation in a radio communication system
US20080152029A1 (en) Method and apparatus for transmitting/receiving control information in packet data communication system
JP2002261851A (en) Communication unit and method for selecting transmission system

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214