JP2009032985A - Semiconductor luminous element and method for manufacturing the same - Google Patents

Semiconductor luminous element and method for manufacturing the same Download PDF

Info

Publication number
JP2009032985A
JP2009032985A JP2007196606A JP2007196606A JP2009032985A JP 2009032985 A JP2009032985 A JP 2009032985A JP 2007196606 A JP2007196606 A JP 2007196606A JP 2007196606 A JP2007196606 A JP 2007196606A JP 2009032985 A JP2009032985 A JP 2009032985A
Authority
JP
Japan
Prior art keywords
layer
substrate
zno
active layer
lattice matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007196606A
Other languages
Japanese (ja)
Other versions
JP5192744B2 (en
Inventor
Tatsushi Shinagawa
達志 品川
Hirotatsu Ishii
宏辰 石井
Akihiko Kasukawa
秋彦 粕川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2007196606A priority Critical patent/JP5192744B2/en
Priority to PCT/JP2007/067505 priority patent/WO2008029915A1/en
Publication of JP2009032985A publication Critical patent/JP2009032985A/en
Priority to US12/399,520 priority patent/US8222658B2/en
Application granted granted Critical
Publication of JP5192744B2 publication Critical patent/JP5192744B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high luminous efficacy-semiconductor luminous element that is an InGaN system element of high In-composition having a uniform composition distribution and a method for manufacturing the same. <P>SOLUTION: A semiconductor laser diode 10 is provided with a ZnO substrate 12, a pseudo-lattice matching layer 13, a lower clad layer 14, a light guide layer 21, an active layer 15, a light guide layer 22, an upper clad layer 16, and a contact layer 17 sequentially formed on the substrate. An epitaxial wafer of the semiconductor laser diode 10 is formed on a c-surface (000_1) ZnO substrate 12 of oxygen (O) polarity. The pseudo-lattice matching layer 13 formed between the substrate and the active layer 15 is composed of GaN with film thickness of 1ML (molecular layer) or more and critical film thickness or less to the ZnO substrate 12. The diffusion of Ga in the active layer 15 is suppressed in the ZnO substrate to obtain a steep interface between the ZnO substrate and active layer, thus enabling the system to get excellent crystal in the active layer composed of InGaN. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、ZnO単結晶基板と、その基板上に成長させて形成される窒化物半導体層を含む素子とを備えた半導体発光素子及びその製造方法に関する。   The present invention relates to a semiconductor light emitting device including a ZnO single crystal substrate and a device including a nitride semiconductor layer formed by growing on the substrate, and a method for manufacturing the same.

従来、青色発光(発光波長480nm以下)の半導体発光素子としてInGaN を用いた半導体発光素子が知られている(例えば、特許文献1参照)。   Conventionally, a semiconductor light emitting device using InGaN as a semiconductor light emitting device emitting blue light (emission wavelength of 480 nm or less) is known (for example, see Patent Document 1).

ところで、このInGaN を用いた半導体発光素子でより長波長の緑色発光を得るためには、Inの組成比を大きくすることにより、活性層の禁制帯幅を狭くすることが考えられる。
特開平06−061527号公報 MRSIJ vol1,Article16,1996
By the way, in order to obtain longer wavelength green light emission with this semiconductor light emitting device using InGaN, it is conceivable to narrow the forbidden band width of the active layer by increasing the In composition ratio.
Japanese Patent Laid-Open No. 06-061527 MRSIJ vol1, Article16,1996

しかし、Inの組成比を大きくすると、相分離が生じ、均一なIn組成を有する活性層を得ることが困難となり、発光効率が低下する。また、結晶構造に起因してピエゾ電界が発生すると、発光再結合確率が低下し、さらに発光効率が低下してしまうという問題点が生じる。また、基板との格子定数が大きく異なるために貫通転位が多量に存在し、発光効率の低下や良好な信頼性が得られないという問題がある。   However, when the In composition ratio is increased, phase separation occurs, and it becomes difficult to obtain an active layer having a uniform In composition, resulting in a decrease in luminous efficiency. Further, when a piezoelectric field is generated due to the crystal structure, there is a problem that the light emission recombination probability is lowered and the light emission efficiency is further lowered. In addition, since the lattice constant differs greatly from that of the substrate, there are a large number of threading dislocations, and there is a problem that the light emission efficiency is lowered and good reliability cannot be obtained.

これらを抑制するために、InGaNなどの窒化物半導体の活性層に格子整合する(格子定数の近い)基板や格子定数が近いクラッド層を使うことができる。その基板としてZnO単結晶基板が適している。ところが、ZnO単結晶基板上に、InGaNなどの窒化物半導体を成長する際に、アンモニア(NH3)を使った雰囲気中で成長させると、750℃以上で酸化亜鉛ZnOが昇華してしまうという問題があった。 In order to suppress these, it is possible to use a substrate that is lattice-matched (close to the lattice constant) to an active layer of a nitride semiconductor such as InGaN or a clad layer that is close to the lattice constant. A ZnO single crystal substrate is suitable as the substrate. However, when a nitride semiconductor such as InGaN is grown on a ZnO single crystal substrate, it grows in an atmosphere using ammonia (NH 3 ), and zinc oxide ZnO sublimates at 750 ° C or higher. was there.

また、ZnO単結晶基板上にGaN層を直接成長する場合に、ZnO単結晶基板とGaN層界面が反応して、界面の急峻性が得られず、良好な結晶が得られないという問題がある(例えば、Ga2ZnO4が形成される非特許文献1参照)。 In addition, when a GaN layer is directly grown on a ZnO single crystal substrate, there is a problem that the interface between the ZnO single crystal substrate and the GaN layer reacts, and the sharpness of the interface cannot be obtained, and a good crystal cannot be obtained. (e.g., see non-Patent Document 1 Ga 2 ZnO 4 is formed).

また、ZnO単結晶基板上にInGaN層を直接成長する場合に、上記のような界面反応による複雑な界面層の形成や、図6(A)、(B)に示すように、ZnO基板中へのGaの局所的な拡散が観測され、良好な結晶のInGaN層が得られなかった。   In addition, when an InGaN layer is directly grown on a ZnO single crystal substrate, formation of a complicated interface layer by the above-described interface reaction, or into a ZnO substrate as shown in FIGS. Local diffusion of Ga was observed, and an InGaN layer with a good crystal could not be obtained.

本発明は、このような従来の問題点に鑑みて為されたもので、その目的は、均一な組成分布を有する高In組成のInGaN系の素子であって、発光効率の高い半導体発光素子およびその製造方法を提供することにある。   The present invention has been made in view of such a conventional problem, and an object thereof is a high-In composition InGaN-based device having a uniform composition distribution, and a semiconductor light-emitting device having high luminous efficiency and It is in providing the manufacturing method.

まず、上記課題を解決するための手段の概要を説明する。
良好な結晶性を有するInGaN層が得られない原因として、ZnO単結晶基板中にGaが拡散して、界面の急峻性が得られないことが挙げられる。ZnO単結晶基板中にGaが拡散するのは、ZnO単結晶基板の表面の平坦性が良くないことや、化学機械研磨での不純物が完全に取り除かれていない、成長初期の高温状態によるZnOの昇華などが挙げられる。
First, the outline | summary of the means for solving the said subject is demonstrated.
The reason why an InGaN layer having good crystallinity cannot be obtained is that Ga diffuses in the ZnO single crystal substrate and the interface steepness cannot be obtained. The diffusion of Ga into the ZnO single crystal substrate is due to the fact that the surface of the ZnO single crystal substrate is not flat and the impurities in the chemical mechanical polishing are not completely removed. For example, sublimation.

そこで、基板表面を平坦化するために、次の4つの手段が挙げられる。
(a) ZnO焼結体で作製した箱中での高温熱処理(1000-1300℃、1-5時間)を行うこと。
(b)本熱処理により、より平坦な面が得られる酸素(O)極性面を利用すること。
(c)成長前に真空チャンバー中で真空中又は酸素中又は酸素プラズマ照射しながら熱処理(1000℃30min)を実施する。
(d)ZnO基板上にZnOバッファ層をエピタキシャル成長する。
Therefore, the following four means can be cited for planarizing the substrate surface.
(a) Perform high-temperature heat treatment (1000-1300 ° C, 1-5 hours) in a box made of ZnO sintered body.
(b) Use an oxygen (O) polar surface that can obtain a flatter surface by this heat treatment.
(c) Before the growth, heat treatment (1000 ° C., 30 minutes) is performed in a vacuum chamber, in vacuum, in oxygen, or with oxygen plasma irradiation.
(d) A ZnO buffer layer is epitaxially grown on the ZnO substrate.

また、高温で成長するとGa2ZnO4が形成してしまうために、アンモニアを使用せずに、750℃以下の低温で成長可能な窒素プラズマを使用したMBE、PLD及びMOCVD成長によりZnO基板上に窒化物半導体を成長する。 In addition, since Ga 2 ZnO 4 is formed when grown at high temperatures, it can be formed on a ZnO substrate by MBE, PLD, and MOCVD growth using nitrogen plasma that can be grown at a low temperature of 750 ° C. or lower without using ammonia. Growing nitride semiconductor.

ZnO基板表面でのInとGaの吸着係数の違いによるもので、InはGaに比べて吸着係数が小さく、InGaNを成長している際に、Inが表面に偏析しやすく、表面にInドロップが形成しやすく、In表面過剰層が形成されてしまうことや、ZnO単結晶基板の表面エネルギーよりも、ZnO単結晶基板とInGaN成長層界面のエネルギーと、InGaN成長層のエネルギーとの和が大きいために、基板を露出する方が低エネルギーになるため、成長開始から三次元的な島が現れる、いわゆるVolumer-Weber(VW)成長モードとなる。そこで、ZnO基板上にInを含まない二元系材料であるGaN層を最初に成長する。もしくは、Gaを含まない二元系材料であるInN層を成長する。その際に、ZnO基板の格子定数を上部に維持するために、膜厚は1ML以上で臨界膜厚以下にする。   This is due to the difference in the adsorption coefficient of In and Ga on the surface of the ZnO substrate. In has a smaller adsorption coefficient than Ga, and when InGaN is grown, In tends to segregate on the surface, and In drops appear on the surface. It is easy to form, and an In surface excess layer is formed, and the sum of the energy of the interface between the ZnO single crystal substrate and the InGaN growth layer and the energy of the InGaN growth layer is larger than the surface energy of the ZnO single crystal substrate. In addition, since the substrate is exposed to lower energy, a so-called Volumer-Weber (VW) growth mode appears in which a three-dimensional island appears from the start of growth. Therefore, a GaN layer, which is a binary material not containing In, is first grown on the ZnO substrate. Alternatively, an InN layer that is a binary material containing no Ga is grown. At that time, in order to maintain the lattice constant of the ZnO substrate at the top, the film thickness is set to 1 ML or more and the critical film thickness or less.

次に、上記課題を解決するための手段を以下に具体的に記載する。
本発明の第1の態様に係る半導体発光素子は、ZnO単結晶基板と、窒化ガリウムインジウム[In x Ga 1-x N(0<x<1)]からなる活性層と、前記ZnO単結晶基板と前記活性層との間に形成された擬似格子整合層と、前記活性層又は前記ZnO単結晶基板の少なくとも一方に格子整合された上部クラッド層および下部クラッド層と、前記上部クラッド層上に形成されたコンタクト層と、を備えたことを特徴とする。
Next, means for solving the above problems will be specifically described below.
The semiconductor light emitting device according to the first aspect of the present invention includes a ZnO single crystal substrate, an active layer made of gallium indium nitride [In x Ga 1-x N (0 <x <1)], and the ZnO single crystal substrate. Formed on the upper cladding layer, a pseudo-lattice matching layer formed between the active layer and the active layer, upper and lower cladding layers lattice-matched to at least one of the active layer or the ZnO single crystal substrate, and And a contact layer formed on the substrate.

この態様によれば、ZnO単結晶基板と活性層との間に擬似格子整合層が形成されているので、ZnO単結晶基板と活性層の間に急峻な窒化物/酸化物界面が得られ、InGaNからなる活性層の良好な結晶が得られる。その結果、発光効率が高く、信頼性の高い半導体発光素子を得ることができる。   According to this aspect, since the pseudo lattice matching layer is formed between the ZnO single crystal substrate and the active layer, a steep nitride / oxide interface is obtained between the ZnO single crystal substrate and the active layer, Good crystals of the active layer made of InGaN are obtained. As a result, a highly reliable semiconductor light emitting device with high luminous efficiency can be obtained.

また、ZnO単結晶基板を用いることにより、青色よりも長波長の可視光(例えば緑色)での発光素子実現のために必要なInの組成比の高いInGaN活性層を用いても、ピエゾ電界による影響、GaとInの相分離や貫通転位を抑制できるので、均一な組成分布を有する高In組成のInGaN系で、長波長の緑色発光が得られる半導体発光素子を実現できる。   In addition, by using a ZnO single crystal substrate, even if an InGaN active layer having a high In composition ratio, which is necessary for realizing a light emitting device with visible light having a wavelength longer than blue (for example, green), is generated by a piezoelectric field. As a result, the phase separation of Ga and In and threading dislocations can be suppressed, so that a semiconductor light emitting device capable of obtaining long wavelength green light emission can be realized with a high In composition InGaN system having a uniform composition distribution.

本発明の他の態様に係る半導体発光素子は、前記擬似格子整合層は、膜厚が1分子層(1ML)以上、基板に対して臨界膜厚以下のGaNからなることを特徴とする。   The semiconductor light emitting device according to another aspect of the present invention is characterized in that the pseudo lattice matching layer is made of GaN having a thickness of one molecular layer (1 ML) or more and a critical thickness or less with respect to the substrate.

この態様によれば、擬似格子整合層を、膜厚が1ML以上、基板に対して臨界膜厚以下の薄いGaNで構成することにより、下地のZnO単結晶基板の格子定数を維持させたまま、上部にZnO単結晶基板と格子整合したInGaNからなる活性層を成長させることにより、良好な結晶を有する活性層が得られる。   According to this aspect, by configuring the pseudo lattice matching layer with thin GaN having a film thickness of 1 ML or more and a critical film thickness or less with respect to the substrate, the lattice constant of the underlying ZnO single crystal substrate is maintained, An active layer made of InGaN lattice-matched with the ZnO single crystal substrate is grown on the upper portion, thereby obtaining an active layer having a good crystal.

本発明の他の態様に係る半導体発光素子は、前記擬似格子整合層は、超格子からなることを特徴とする。   The semiconductor light emitting device according to another aspect of the present invention is characterized in that the pseudo-lattice matching layer is made of a superlattice.

本発明の他の態様に係る半導体発光素子は、超格子からなる前記擬似格子整合層は、膜厚が1ML以上、基板に対して臨界膜厚以下のGaNとInNからなる超格子層であることを特徴とする。   In the semiconductor light emitting device according to another aspect of the present invention, the pseudo lattice matching layer made of a superlattice is a super lattice layer made of GaN and InN having a thickness of 1 ML or more and a critical thickness or less with respect to the substrate. It is characterized by.

この態様によれば、擬似格子整合層を、膜厚が1ML以上、基板に対して臨界膜厚以下のGaNとInNからなる超格子層で構成することにより、下地のZnO単結晶基板の格子定数を維持させたまま、上部にZnO単結晶基板と格子整合したInGaNからなる活性層を成長させることにより、良好な結晶を有する活性層が得られる。   According to this aspect, the lattice constant of the underlying ZnO single crystal substrate is formed by configuring the pseudo-lattice matching layer with a superlattice layer composed of GaN and InN having a thickness of 1 ML or more and a critical thickness or less with respect to the substrate. While maintaining the above, an active layer made of InGaN lattice-matched with the ZnO single crystal substrate is grown on the upper portion to obtain an active layer having a good crystal.

また、擬似格子整合層を、膜厚が1ML以上、基板に対して臨界膜厚以下のGaNで構成した場合よりも、擬似格子整合層全体の膜厚を厚くすることができる。これにより、下地からの不純物がInGaNからなる活性層に届きにくくなり、更に良好な結晶を有する活性層が得られる。   Further, the thickness of the entire pseudo-lattice matching layer can be made thicker than when the pseudo-lattice matching layer is made of GaN having a thickness of 1 ML or more and a critical thickness or less with respect to the substrate. This makes it difficult for impurities from the base to reach the active layer made of InGaN, and an active layer having better crystals can be obtained.

本発明の他の態様に係る半導体発光素子は、前記下部クラッド層が酸化亜鉛マグネシウムベリリウムカドミウム[Zn 1-a-b-c Mg aBeb Cd c O(0≦a<1、0≦b<1、0≦c<1、a+b+c≦1)]であることを特徴とする。   In the semiconductor light emitting device according to another aspect of the present invention, the lower clad layer is made of zinc magnesium beryllium cadmium [Zn 1-abc MgABeb Cd c O (0 ≦ a <1, 0 ≦ b <1, 0 ≦ c < 1, a + b + c ≦ 1)].

本発明の他の態様に係る半導体発光素子は、前記下部クラッド層が酸化亜鉛であることを特徴とする。   The semiconductor light emitting device according to another aspect of the present invention is characterized in that the lower clad layer is zinc oxide.

本発明の他の態様に係る半導体発光素子は、前記下部クラッド層が窒化アルミニウムガリウムインジウム[Al 1-p-q Ga p In q N (0≦p<1、0≦q<1、p+q≦1)]であることを特徴とする。   In the semiconductor light emitting device according to another aspect of the present invention, the lower clad layer is aluminum gallium indium nitride [Al 1 -pq Ga p In q N (0 ≦ p <1, 0 ≦ q <1, p + q ≦ 1)]. It is characterized by being.

本発明の他の態様に係る半導体発光素子は、前記活性層において、インジウム(In)の組成比は、発光波長が480nm以上となるように設定されていることを特徴とする。発光波長が480nm以上、650nm以下となるように設定されている
この態様によれば、青色より長波長の可視光(例えば緑色)の発光が可能な半導体レーザダイオードを実現できる。
The semiconductor light emitting device according to another aspect of the present invention is characterized in that in the active layer, the composition ratio of indium (In) is set so that the emission wavelength is 480 nm or more. The emission wavelength is set to be 480 nm or more and 650 nm or less. According to this aspect, it is possible to realize a semiconductor laser diode capable of emitting visible light (for example, green) having a wavelength longer than blue.

本発明の他の態様に係る半導体発光素子は、前記インジウム(In)の組成比は、20%以上とされていることを特徴とする。   The semiconductor light emitting device according to another aspect of the present invention is characterized in that the composition ratio of indium (In) is 20% or more.

本発明の他の態様に係る半導体発光素子は、前記活性層と前記クラッド層との間に光ガイド層を有していることを特徴とする。   A semiconductor light emitting device according to another aspect of the present invention is characterized in that a light guide layer is provided between the active layer and the cladding layer.

この態様によれば、光ガイド層により、コアとして機能する中央の活性層内に光を安定に、効率よく閉じ込めることができる。   According to this aspect, the light guide layer can stably and efficiently confine light in the central active layer functioning as the core.

本発明の他の態様に係る半導体発光素子は、前記ZnO単結晶基板と前記活性層との間に、ZnOからなるバッファ層が形成されていることを特徴とする。   A semiconductor light emitting device according to another aspect of the present invention is characterized in that a buffer layer made of ZnO is formed between the ZnO single crystal substrate and the active layer.

この態様によれば、平坦性の良いバッファ層表面ができるので、その上部にZnO単結晶基板と格子整合したInGaNからなる活性層を成長させることにより、更に良好な結晶を有するInGaNからなる活性層が得られる。   According to this aspect, since the buffer layer surface with good flatness can be formed, an active layer made of InGaN having better crystals can be formed by growing an active layer made of InGaN lattice-matched with the ZnO single crystal substrate on the upper surface. Is obtained.

上記課題を解決するために、本発明の第2の態様に係る半導体発光素子の製造方法は、ZnO単結晶基板を用い、該ZnO単結晶基板の表面を改質させる基板表面処理工程と、前記ZnO単結晶基板又は活性層の少なくとも一方に格子整合された下部クラッド層を形成する下部クラッド層形成工程と、前記下部クラッド層上に窒化ガリウムインジウム[Inx Ga1-x N(0<x<1)]からなる活性層を形成する活性層形成工程と、前記ZnO単結晶基板と前記活性層との間に擬似格子整合層を形成する擬似格子整合層形成工程と、前記ZnO単結晶基板又は前記活性層の少なくとも一方に格子整合された上部クラッド層を前記活性層上に形成する上部クラッド層形成工程と、前記上部クラッド層上にコンタクト層を形成するコンタクト層形成工程と、を備えたことを特徴とする。   In order to solve the above-described problem, a method for manufacturing a semiconductor light emitting device according to a second aspect of the present invention includes a substrate surface treatment step of using a ZnO single crystal substrate to modify the surface of the ZnO single crystal substrate, A lower clad layer forming step of forming a lower clad layer lattice-matched to at least one of the ZnO single crystal substrate and the active layer, and gallium indium nitride [Inx Ga1-x N (0 <x <1) on the lower clad layer An active layer forming step for forming an active layer, a pseudo lattice matching layer forming step for forming a pseudo lattice matching layer between the ZnO single crystal substrate and the active layer, and the ZnO single crystal substrate or the active layer. An upper clad layer forming step for forming an upper clad layer lattice-matched to at least one of the layers on the active layer; and a contact layer forming step for forming a contact layer on the upper clad layer. To.

この態様によれば、ZnO単結晶基板と窒化ガリウムインジウムからなる活性層との間に擬似格子整合層が形成されているので、ZnO単結晶基板と活性層の間の急峻な窒化物/酸化物界面が得られ、InGaNからなる活性層の良好な結晶が得られる。その結果、発光効率が高く、信頼性の高い半導体発光素子を得ることができる。   According to this aspect, since the pseudo lattice matching layer is formed between the ZnO single crystal substrate and the active layer made of gallium indium nitride, the steep nitride / oxide between the ZnO single crystal substrate and the active layer is formed. An interface is obtained, and a good crystal of the active layer made of InGaN is obtained. As a result, a highly reliable semiconductor light emitting device with high luminous efficiency can be obtained.

また、ZnO単結晶基板を用いることにより、緑色域での発光素子実現のために必要なInの組成比の高いInGaNからなる活性層を用いても、ピエゾ電界による影響、相分離及び貫通転位を抑制できるので、均一な組成分布を有する高In組成のInGaN系で、青色より長波長の可視光(例えば緑色)の発光が可能な半導体レーザダイオードを実現できる。   In addition, by using a ZnO single crystal substrate, even if an active layer made of InGaN having a high In composition ratio necessary for realizing a light-emitting device in the green region is used, the influence of the piezoelectric field, phase separation, and threading dislocation are reduced. Therefore, it is possible to realize a semiconductor laser diode capable of emitting visible light (for example, green) having a wavelength longer than that of blue, using an InGaN system with a high In composition having a uniform composition distribution.

本発明の他の態様に係る半導体発光素子の製造方法は、前記擬似格子整合層形成工程は、前記擬似格子整合層を、膜厚が1ML以上、ZnO基板に対して臨界膜厚以下のGaN層で形成することを特徴とする。   In the method of manufacturing a semiconductor light emitting device according to another aspect of the present invention, the pseudo lattice matching layer forming step includes forming the pseudo lattice matching layer into a GaN layer having a thickness of 1 ML or more and a critical thickness or less with respect to the ZnO substrate. It is characterized by forming in.

この態様によれば、擬似格子整合層を、膜厚が1ML以上、基板に対して臨界膜厚以下の薄いGaNで構成することにより、下地のZnO単結晶基板の格子定数を維持させたまま、上部にZnO単結晶基板と格子整合したInGaNからなる活性層を成長させることにより、良好な結晶を有する活性層が得られる。   According to this aspect, by configuring the pseudo lattice matching layer with thin GaN having a film thickness of 1 ML or more and a critical film thickness or less with respect to the substrate, the lattice constant of the underlying ZnO single crystal substrate is maintained, An active layer made of InGaN lattice-matched with the ZnO single crystal substrate is grown on the upper portion, thereby obtaining an active layer having a good crystal.

本発明の他の態様に係る半導体発光素子の製造方法は、前記擬似格子整合層形成工程は、窒素プラズマを利用し、低温で成長することを特徴とする。   The method of manufacturing a semiconductor light emitting device according to another aspect of the present invention is characterized in that the pseudo lattice matching layer forming step uses nitrogen plasma to grow at a low temperature.

本発明の他の態様に係る半導体発光素子の製造方法は、前記擬似格子整合層形成工程は、擬似格子整合層を形成前に、真空中又は酸素雰囲気中又は酸素プラズマ照射しながら熱処理をすることを特徴とする。   In the method of manufacturing a semiconductor light emitting device according to another aspect of the present invention, the pseudo lattice matching layer forming step includes performing heat treatment in a vacuum, an oxygen atmosphere, or oxygen plasma irradiation before forming the pseudo lattice matching layer. It is characterized by.

本発明の他の態様に係る半導体発光素子の製造方法は、前記擬似格子整合層を、前記ZnO単結晶基板の酸素(O)極性のc面(000_1)上に形成することを特徴とする。   The method of manufacturing a semiconductor light emitting device according to another aspect of the present invention is characterized in that the pseudo lattice matching layer is formed on an oxygen (O) polar c-plane (000_1) of the ZnO single crystal substrate.

この態様によれば、擬似格子整合層を、ZnO単結晶基板の酸素(O)極性のc面(000_1)上に形成することで、ZnO単結晶基板表面の平坦化処理、つまり、化学機械研磨と熱処理を行うことにより、酸素(O)極性のc面において平坦性の良い綺麗な表面が得られる。これにより、ZnO単結晶基板と活性層の間の急峻な窒化物/酸化物界面が得られ、InGaNからなる活性層の更に良好な結晶が得られる。その結果、発光効率が高く、信頼性の高い半導体発光素子を得ることができる。   According to this aspect, the pseudo-lattice matching layer is formed on the c-plane (000_1) of the oxygen (O) polarity of the ZnO single crystal substrate, thereby planarizing the surface of the ZnO single crystal substrate, that is, chemical mechanical polishing. By performing the heat treatment, a clean surface with good flatness can be obtained on the oxygen (O) polar c-plane. Thereby, a steep nitride / oxide interface between the ZnO single crystal substrate and the active layer is obtained, and a better crystal of the active layer made of InGaN is obtained. As a result, a highly reliable semiconductor light emitting device with high luminous efficiency can be obtained.

本発明によれば、均一な組成分布を有する高In組成のInGaN系の素子であって、発光効率の高く、高信頼性な半導体発光素子を実現できる。   According to the present invention, an InGaN-based element having a uniform composition distribution and a high In composition, which has a high light emission efficiency and a high reliability, can be realized.

以下、本発明を具体化した各実施形態を図面に基づいて説明する。なお、各実施形態の説明において同様の部位には同一の符号を付して重複した説明を省略する。   Hereinafter, embodiments embodying the present invention will be described with reference to the drawings. In the description of each embodiment, the same parts are denoted by the same reference numerals, and redundant description is omitted.

(第1実施形態)
本発明の第1実施形態に係る半導体発光素子としての半導体レーザダイオード10を、図1乃至図5に基づいて説明する。図1は、第1実施形態に係る半導体レーザダイオード10の概略構成を示す断面図である。
(First embodiment)
A semiconductor laser diode 10 as a semiconductor light emitting device according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing a schematic configuration of a semiconductor laser diode 10 according to the first embodiment.

この半導体レーザダイオード10は、図1に示すように、ZnO単結晶基板12と、このZnO単結晶基板12上に順に形成された擬似格子整合層13、下部クラッド層14、光ガイド層21、活性層15、光ガイド層22、上部クラッド層16及びコンタクト層17と、を備えている。さらに、半導体レーザダイオード10は、ZnO単結晶基板12の裏面側に形成された下部電極層11と、パッシベーション膜18と、上部電極層19と、を備えている。   As shown in FIG. 1, the semiconductor laser diode 10 includes a ZnO single crystal substrate 12, a pseudo lattice matching layer 13, a lower clad layer 14, a light guide layer 21, and an active guide layer formed on the ZnO single crystal substrate 12 in this order. A layer 15, a light guide layer 22, an upper cladding layer 16, and a contact layer 17. The semiconductor laser diode 10 further includes a lower electrode layer 11 formed on the back side of the ZnO single crystal substrate 12, a passivation film 18, and an upper electrode layer 19.

この半導体レーザダイオード10では、ZnO単結晶基板12上に形成される緑色域等の長波長の可視域で発光する半導体レーザダイオード用のエピタキシャルウェハが、擬似格子整合層13、下部クラッド層14、光ガイド層21、活性層15、光ガイド層22、上部クラッド層16及びコンタクト層17により構成されている。また、本実施形態では、そのエピタキシャルウェハが、酸素(O)極性のc面(000_1)ZnO単結晶基板12上に形成されている。   In this semiconductor laser diode 10, an epitaxial wafer for a semiconductor laser diode, which is formed on a ZnO single crystal substrate 12 and emits light in a long-wavelength visible region such as a green region, includes a pseudo lattice matching layer 13, a lower cladding layer 14, a light The guide layer 21, the active layer 15, the light guide layer 22, the upper cladding layer 16, and the contact layer 17 are configured. In the present embodiment, the epitaxial wafer is formed on a c-plane (000_1) ZnO single crystal substrate 12 having an oxygen (O) polarity.

ZnO単結晶基板(以下、ZnO基板という。)12と活性層15との間に形成された擬似格子整合層13は、膜厚が1ML(分子層)以上、ZnO基板12に対して臨界膜厚以下のGaNからなる。また、擬似格子整合層13は、シリコン(Si)をドーピングすることにより、n型導電性を有している。   The pseudo-lattice matching layer 13 formed between the ZnO single crystal substrate (hereinafter referred to as ZnO substrate) 12 and the active layer 15 has a thickness of 1 ML (molecular layer) or more and a critical thickness relative to the ZnO substrate 12. It consists of the following GaN. The pseudo lattice matching layer 13 has n-type conductivity by doping silicon (Si).

ここにいう「臨界膜厚」は、下のZnO基板12に対して、その上にどれだけの膜厚の層を成長できるかを計算して求めたものである(図3参照)。図2から、GaNからなる擬似格子整合層13の臨界膜厚は、最大で約20nm程度である。なお、この臨界膜厚は、上にInGaNからなる活性層15等を形成するので、擬似格子整合層の上に形成する層も考慮すると、GaNからなる擬似格子整合層13の臨界膜厚は50nm程度まで厚くすることが可能である。このように、GaNからなる擬似格子整合層13の臨界膜厚は、1ML以上、50nm以下の範囲内に設定可能であり、好ましくは、1ML以上、約20nm以下の範囲内に設定される。   The “critical film thickness” here is obtained by calculating how much film thickness can be grown on the lower ZnO substrate 12 (see FIG. 3). From FIG. 2, the critical film thickness of the pseudo lattice matching layer 13 made of GaN is about 20 nm at the maximum. Note that since the critical film thickness forms the active layer 15 made of InGaN on the upper surface, considering the layer formed on the pseudo lattice matching layer, the critical film thickness of the pseudo lattice matching layer 13 made of GaN is 50 nm. It can be as thick as possible. Thus, the critical film thickness of the pseudo lattice matching layer 13 made of GaN can be set within a range of 1 ML or more and 50 nm or less, and is preferably set within a range of 1 ML or more and about 20 nm or less.

下部クラッド層14は、活性層15又はZnO基板12の少なくとも一方に格子整合された格子整合系クラッド層である。下部クラッド層14は、活性層15又はZnO基板12の少なくとも一方に格子整合するAl(Ga)InNを、擬似格子整合層13上に成長して形成される。ここでは、下部クラッド層14は、シリコン(Si)をドーピングすることにより、n型導電性を有している。   The lower cladding layer 14 is a lattice-matched cladding layer that is lattice-matched to at least one of the active layer 15 or the ZnO substrate 12. The lower cladding layer 14 is formed by growing Al (Ga) InN lattice-matched to at least one of the active layer 15 or the ZnO substrate 12 on the pseudo-lattice matching layer 13. Here, the lower cladding layer 14 has n-type conductivity by doping silicon (Si).

光ガイド層21は、下部クラッド層14上にInGaN結晶を成長させて形成されている。この光ガイド層21は、シリコン(Si)を供給することにより、n型導電性を有している。   The light guide layer 21 is formed by growing an InGaN crystal on the lower cladding layer 14. The light guide layer 21 has n-type conductivity by supplying silicon (Si).

活性層15は、光ガイド層21上に窒化ガリウムインジウム[In x Ga 1-x N(0<x<1)]結晶(InGaN層)を成長させて形成されている。この活性層15において、インジウム(In)の組成比は、発光波長が480nm以上となるように設定されている。具体的には、この活性層15は、緑色域での発光波長を有するIn組成(Inの組成比が20%以上)のInGaN層で構成されている。本例では、そのInGaN層におけるInの組成比が30%程度になっている。   The active layer 15 is formed by growing a gallium indium [In x Ga 1-x N (0 <x <1)] crystal (InGaN layer) on the light guide layer 21. In the active layer 15, the composition ratio of indium (In) is set so that the emission wavelength is 480 nm or more. Specifically, the active layer 15 is composed of an InGaN layer having an In composition (In composition ratio of 20% or more) having an emission wavelength in the green region. In this example, the In composition ratio in the InGaN layer is about 30%.

光ガイド層22は、活性層15上にInGaN結晶を成長させて形成されている。この光ガイド層22は、マグネシウム(Mg)をドーピングすることにより、p型導電性を有している。   The light guide layer 22 is formed by growing an InGaN crystal on the active layer 15. The light guide layer 22 has p-type conductivity by doping with magnesium (Mg).

上部クラッド層16は、活性層15又はZnO基板12の少なくとも一方に格子整合するAl(Ga)InNを、光ガイド層22上に成長して形成される。ここでは、上部クラッド層14は、マグネシウム(Mg)をドーピングすることにより、p型導電性を有している。   The upper cladding layer 16 is formed by growing Al (Ga) InN lattice-matched to at least one of the active layer 15 or the ZnO substrate 12 on the light guide layer 22. Here, the upper cladding layer 14 has p-type conductivity by doping with magnesium (Mg).

そして、コンタクト層17は、最適なセル温度に設定したGa、In原料と一緒にNを基板上に供給することにより、上部クラッド層16上に形成されている。コンタクト層17は、マグネシウム(Mg)を供給することにより、p型導電性を有している。つまり、コンタクト層はp型ドーピングされている。   The contact layer 17 is formed on the upper clad layer 16 by supplying N onto the substrate together with Ga and In materials set to the optimum cell temperature. The contact layer 17 has p-type conductivity by supplying magnesium (Mg). That is, the contact layer is p-type doped.

このような構成を有する第1実施形態に係る半導体レーザダイオード10の特徴は、以下の構成にある。   The characteristics of the semiconductor laser diode 10 according to the first embodiment having such a configuration are as follows.

・ZnO(酸化亜鉛)基板12を用いている。
・ZnO基板12と活性層15との間に形成された擬似格子整合層13を備えている。
・擬似格子整合層13は、膜厚が1ML(分子層)以上、ZnO基板12に対して臨界膜厚以下のGaNからなる。
A ZnO (zinc oxide) substrate 12 is used.
A pseudo lattice matching layer 13 formed between the ZnO substrate 12 and the active layer 15 is provided.
The pseudo lattice matching layer 13 is made of GaN having a film thickness of 1 ML (molecular layer) or more and a critical film thickness or less with respect to the ZnO substrate 12.

次に、上記構成を有する半導体レーザダイオード10を製造する方法について説明する。
なお、本実施形態では、緑色域等の長波長の可視域で発光する半導体レーザダイオード用の上記エピタキシャルウェハを、以下の工程により、RFMBE法を用いて酸素(O)極性のc面(000_1)ZnO基板12上に形成する。
(工程1)まず、ZnO基板12を用意し、ZnO基板12に対する表面処理を行う。この表面処理として、以下に説明する表面平坦化処理、表面清浄化処理、及び表面改質処理を行う。
Next, a method for manufacturing the semiconductor laser diode 10 having the above configuration will be described.
In the present embodiment, the above-described epitaxial wafer for a semiconductor laser diode that emits light in a long-wavelength visible region such as a green region is subjected to an oxygen (O) polarity c-plane (000_1) using the RFMBE method by the following steps. It is formed on the ZnO substrate 12.
(Step 1) First, a ZnO substrate 12 is prepared, and a surface treatment is performed on the ZnO substrate 12. As this surface treatment, the following surface flattening treatment, surface cleaning treatment, and surface modification treatment are performed.

(工程1a)表面平坦化処理では、まず、ZnO基板12のCMP(機械化学研磨)処理を行い、この後、酸素(O)極性のc面(000_1)ZnO基板12に対して大気中で熱処理を行い、ステップ・テラス構造を形成する。この際には、酸化ジルコニアや酸化亜鉛などの無機材質平板で挟んだ状態で行うのが好ましい。熱処理条件は、温度1000-1300℃で1-5時間が好ましい。この表面平坦化処理後、酸素(O)極性のc面(000_1)ZnO基板12の裏面に高融点金属であるモリブデン(Mo)等をスパッタ、EB法等により蒸着した後、成長チャンバーに導入する。   (Step 1a) In the surface flattening process, first, the CMP (mechanical chemical polishing) process of the ZnO substrate 12 is performed, and then the oxygen (O) polar c-plane (000_1) ZnO substrate 12 is heat-treated in the air. To form a step-and-terrace structure. In this case, it is preferable to carry out in a state of being sandwiched between flat plates of an inorganic material such as zirconia oxide or zinc oxide. The heat treatment conditions are preferably a temperature of 1000-1300 ° C. and 1-5 hours. After this surface flattening treatment, molybdenum (Mo), which is a refractory metal, is deposited on the back surface of the oxygen (O) polar c-plane (000_1) ZnO substrate 12 by sputtering, EB method or the like and then introduced into the growth chamber. .

(工程1b)表面清浄化処理では、成長チャンバー内で、大気圧下または減圧下でサーマルクリーニング処理を行う。具体的には、真空中、700〜750℃の温度でZnO基板12を30〜60分加熱し、有機物などを除去する。   (Step 1b) In the surface cleaning process, a thermal cleaning process is performed under atmospheric pressure or reduced pressure in the growth chamber. Specifically, the ZnO substrate 12 is heated for 30 to 60 minutes in a vacuum at a temperature of 700 to 750 ° C. to remove organic substances and the like.

あるいは、サーマルクリーニング処理条件として1000℃で30分間の高温熱処理を施すことにより、ZnO基板12の洗浄と、ZnO基板12の表面再構成により、RHEED測定によりストリークパターンが観測される。酸素雰囲気中又は酸素プラズマ照射中で行うのが好ましい。   Alternatively, a streak pattern is observed by RHEED measurement due to cleaning of the ZnO substrate 12 and surface reconstruction of the ZnO substrate 12 by performing high-temperature heat treatment at 1000 ° C. for 30 minutes as thermal cleaning processing conditions. It is preferably performed in an oxygen atmosphere or oxygen plasma irradiation.

(工程1c)表面清浄化処理後に行う表面改質処理では、ZnO基板12上に窒化物であるGaNからなる擬似格子整合層13を形成するため、窒化処理を行う。具体的には、窒素プラズマガンによって基板温度500℃で30〜60分、窒素ラジカルを供給し、ZnO基板12の表面の酸素を窒素で置換して上面に堆積させる窒化物の結晶状態を良好とする。   (Step 1c) In the surface modification process performed after the surface cleaning process, a nitridation process is performed in order to form the pseudo lattice matching layer 13 made of GaN as a nitride on the ZnO substrate 12. Specifically, a nitrogen plasma is supplied at a substrate temperature of 500 ° C. for 30 to 60 minutes with a nitrogen plasma gun, and the surface of the ZnO substrate 12 is substituted with nitrogen to be deposited on the upper surface by replacing the oxygen with nitrogen. To do.

(工程2)次に、750℃より低い温度、例えば500℃程度の低温でGaと窒素ラジカル(N)を基板表面に同時に供給することにより、酸素(O)極性のc面(000_1)ZnO基板12上にGaN結晶を4ML成長させて擬似格子整合層13を形成する。   (Step 2) Next, by simultaneously supplying Ga and nitrogen radical (N) to the substrate surface at a temperature lower than 750 ° C., for example, about 500 ° C., an oxygen (O) polar c-plane (000_1) ZnO substrate A GaN crystal is grown on the layer 12 by 4 ML to form the pseudo lattice matching layer 13.

GaN結晶の成長温度を低温で行うのは、ZnO基板12とGaNからなる擬似格子整合層13との界面反応を抑制するためである。ここで、GaNを4ML成長した後にInNを1ML成長したり、InNを1ML成長した後にGaNを4ML成長したり、或いは、GaN層とInN層を交互に積層させた層を成長して、擬似格子整合層13を形成しても良い。   The reason why the growth temperature of the GaN crystal is low is to suppress the interface reaction between the ZnO substrate 12 and the pseudo lattice matching layer 13 made of GaN. Here, after growing 4ML of GaN, grow 1ML of InN, grow 1ML of InN and then grow 4ML of GaN, or grow a layer in which GaN layers and InN layers are stacked alternately to grow a pseudo lattice The matching layer 13 may be formed.

ZnOとGaNとの格子定数差はa軸で1.8%程度、ZnOとInNとの格子定数差はa軸でそれぞれ8.8%程度存在するが、擬似格子整合層13を構成するGaN層とInN層の合計の膜厚を、該GaN層とInN層の平均組成をとったInGaNの臨界膜厚以下にすることにより、ZnOの格子定数を維持させることができる。ここで、擬似格子整合層13にシリコン(Si)をドーピングすることにより、n型導電性を有する擬似格子整合層13が形成される。   The lattice constant difference between ZnO and GaN is about 1.8% in the a-axis, and the lattice constant difference between ZnO and InN is about 8.8% in the a-axis, respectively, but the GaN layer and the InN layer constituting the pseudo lattice matching layer 13 are different. The lattice constant of ZnO can be maintained by setting the total film thickness to be equal to or less than the critical thickness of InGaN obtained by taking the average composition of the GaN layer and InN layer. Here, the pseudo lattice matching layer 13 having n-type conductivity is formed by doping the pseudo lattice matching layer 13 with silicon (Si).

また、500℃程度の低温でGaN結晶を成長した後で、700-1000℃程度で30分から2時間の熱処理を施すことにより、低温で堆積されたGaN薄膜からなる擬似格子整合層13の結晶化が進み、次第にストリークパターンが現れてくる。これにより、GaNからなる擬似格子整合層13の上部に形成する層の結晶性を向上させることもできる。GaN結晶を成長させる温度があまりに高いとGaがZnOに拡散してGa2ZnO4が形成されてしまうので、最適な温度にする必要がある(擬似格子整合層13の結晶化)。 Further, after growing a GaN crystal at a low temperature of about 500 ° C., a heat treatment is performed at a temperature of 700-1000 ° C. for 30 minutes to 2 hours to crystallize the pseudo lattice matching layer 13 made of a GaN thin film deposited at a low temperature. The streak pattern appears gradually. Thereby, the crystallinity of the layer formed on the upper part of the pseudo lattice matching layer 13 made of GaN can be improved. If the temperature for growing the GaN crystal is too high, Ga diffuses into ZnO and Ga 2 ZnO 4 is formed, so it is necessary to set the temperature optimally (crystallization of the pseudo lattice matching layer 13).

(工程3)次に、成長温度を750℃より低い温度、例えば450℃に設定して、所望のセル温度に設定した原料であるIn、Ga及びAlをNと一緒にZnO基板12上に供給させることにより、活性層15又はZnO基板12の少なくとも一方に格子整合するAlGaInNを成長して下部クラッド層14を形成する。このInGaN結晶は、c面ZnO基板12上に成長されるので、a軸の格子定数を合わせれば良い。この際に、シリコン(Si)をドーピングすることにより、下部クラッド層14をn型導電性にすることができる。   (Step 3) Next, the growth temperature is set to a temperature lower than 750 ° C., for example, 450 ° C., and In, Ga and Al which are raw materials set to a desired cell temperature are supplied onto the ZnO substrate 12 together with N. By doing so, AlGaInN lattice-matched to at least one of the active layer 15 or the ZnO substrate 12 is grown to form the lower cladding layer 14. Since this InGaN crystal is grown on the c-plane ZnO substrate 12, the lattice constant of the a axis may be matched. At this time, the lower cladding layer 14 can be made n-type conductive by doping silicon (Si).

このように、本実施形態では、下部クラッド層14は、窒化アルミニウムガリウムインジウム[Al 1-p-q Ga p In q N (0≦p<1、0≦q<1、p+q≦1)]である。なお、下部クラッド層14を、Al(Ga)InNに代えて、酸化亜鉛マグネシウムベリリウムカドミウム[Zn 1-a-b-c Mg aBeb Cd c O(0≦a<1、0≦b<1、0≦c<1、a+b+c≦1)]、或いは酸化亜鉛で構成してもよい。   Thus, in the present embodiment, the lower cladding layer 14 is aluminum gallium indium nitride [Al 1-p-q Ga p In q N (0 ≦ p <1, 0 ≦ q <1, p + q ≦ 1)]. The lower clad layer 14 is replaced with Al (Ga) InN, zinc magnesium beryllium cadmium [Zn 1-abc Mg aBeb Cd c O (0 ≦ a <1, 0 ≦ b <1, 0 ≦ c <1 , A + b + c ≦ 1)], or zinc oxide.

(工程4)次に、成長温度を750℃より低い温度、例えば450℃のまま、GaとNに加えてInを供給することによりInGaN結晶を成長させて、下部クラッド層14上に光ガイド層21を形成する。この際に、InGaN層のIn組成は下部クラッド層と活性層のIn組成の間にすることにより良好なInGaN結晶を成長することができる。また、この際にInGaNからなる光ガイド層21にシリコン(Si)を供給することにより、光ガイド層21をn型導電性にすることができる。   (Step 4) Next, an InGaN crystal is grown by supplying In in addition to Ga and N while keeping the growth temperature lower than 750 ° C., for example, 450 ° C., and the light guide layer is formed on the lower cladding layer 14. 21 is formed. At this time, a good InGaN crystal can be grown by setting the In composition of the InGaN layer between the In composition of the lower cladding layer and the active layer. At this time, by supplying silicon (Si) to the light guide layer 21 made of InGaN, the light guide layer 21 can be made to be n-type conductive.

(工程5)次に、成長温度を750℃より低い温度、例えば450℃のまま、最適なIn/Ga比、V/III比になるようにセル温度の設定を変更して(もしくは、複数のセルを有していれば、あらかじめ設定しておいたInとGaセルに切り替えて)、Nと一緒に基板へ供給することにより、緑色域での発光波長を有するIn組成(30%程度)のInGaNからなる活性層15を形成する。   (Step 5) Next, change the cell temperature setting so that the growth temperature remains lower than 750 ° C., for example, 450 ° C., so that the optimal In / Ga ratio and V / III ratio are obtained (or a plurality of If you have a cell, switch to the preset In and Ga cells), and supply it to the substrate with N, so that the In composition (about 30%) with the emission wavelength in the green region An active layer 15 made of InGaN is formed.

(工程6)次に、750℃より低い成長温度、例えば450℃のまま、再び活性層と上部クラッド層のIn組成の間のIn組成のInGaNからなる光ガイド層22を活性層15上に形成する。この際に、最適なIn/Ga比、V/III比になるようにセル温度の設定を変更して(もしくは、複数のセルを有していれば、あらかじめ設定しておいたInとGaセルに切り替えて)、Nと一緒に基板へ供給してInGaNからなる光ガイド層22を形成する。この際、InGaNにマグネシウム(Mg)をドープすることにより光ガイド層22をp型導電性にすることができる。   (Step 6) Next, the light guide layer 22 made of InGaN with an In composition between the active layer and the In composition of the upper cladding layer is formed on the active layer 15 again at a growth temperature lower than 750 ° C., for example, 450 ° C. To do. At this time, change the cell temperature settings to achieve the optimal In / Ga ratio and V / III ratio (or if you have multiple cells, set the In and Ga cells that have been set in advance) The light guide layer 22 made of InGaN is formed by supplying to the substrate together with N. At this time, the light guide layer 22 can be made to have p-type conductivity by doping InGaN with magnesium (Mg).

(工程7)次に、750℃より低い成長温度、例えば450℃のまま、所望のセル温度に設定した原料であるIn、Ga及びAlをNと一緒に基板上に供給させることにより、活性層15又はZnO基板12の少なくとも一方(或いはZnO基板12及びInGaNからなる光ガイド層22)に格子整合するAl(Ga)InNを成長して、上部クラッド層16を形成する。この際に、マグネシウム(Mg)をドーピングすることにより、上部クラッド層16をp型導電性にすることができる。   (Step 7) Next, by supplying In, Ga and Al, which are raw materials set at a desired cell temperature, at a growth temperature lower than 750 ° C., for example, 450 ° C., together with N, the active layer The upper cladding layer 16 is formed by growing Al (Ga) InN lattice-matched to at least one of the 15 or the ZnO substrate 12 (or the light guide layer 22 made of the ZnO substrate 12 and InGaN). At this time, the upper cladding layer 16 can be made p-type conductive by doping with magnesium (Mg).

(工程8)最後に、最適なセル温度に設定したGa、In原料と一緒にNを基板上に供給することによりコンタクト層17を形成する。この際にMgを同時に供給することにより、p型導電性にすることができる。   (Step 8) Finally, the contact layer 17 is formed by supplying N onto the substrate together with the Ga and In materials set to the optimum cell temperature. At this time, p-type conductivity can be achieved by simultaneously supplying Mg.

なお、上記工程において、p型ドーパントとして、マグネシウム(Mg)に代えて、ベリリウムBeや、マグネシウムMgとシリコンSiの(コドープ)などを用いることができる(p型コドーピング)。   In the above step, beryllium Be, magnesium Mg and silicon Si (co-doped), or the like can be used as the p-type dopant instead of magnesium (Mg) (p-type co-doping).

また、エピ成長した後に、成長チャンバー内もしくは真空中から取り出した後、高温で熱処理を施すことにより、Mgを活性化させることにより、Mgをドーピングした層をp型導電性にすることができる(Mgの活性化熱処理)。
以上の工程1〜工程8により、緑色域等の長波長の可視域で発光する半導体レーザダイオード10用のエピタキシャルウェハが製造される。
次に、このようにして製造されたエピタキシャルウェハを用いて、半導体レーザダイオード10のレーザダイオード構造を作製する手順を説明する。
In addition, after the epi-growth, the Mg-doped layer can be made p-type conductive by activating Mg by performing a heat treatment at a high temperature after taking out from the growth chamber or from a vacuum ( Mg activation heat treatment).
Through the above steps 1 to 8, an epitaxial wafer for the semiconductor laser diode 10 that emits light in a long-wavelength visible region such as a green region is manufactured.
Next, a procedure for manufacturing a laser diode structure of the semiconductor laser diode 10 using the epitaxial wafer manufactured as described above will be described.

(工程9)次に、リッジ構造を形成する。
リッジ構造は、半導体レーザダイオードの構造の一種で、光導波路での光の損失を小さくできる実屈折率導波路構造を実現できる。比較的単純な構造ではあるが、レーザ光の発振状態を安定に保つためには加工技術の精密制御が必要となる。具体的には、フォトリソグラフィーおよびドライエッチング技術によりリッジ構造を形成する。
(Step 9) Next, a ridge structure is formed.
The ridge structure is a kind of semiconductor laser diode structure, and can realize an actual refractive index waveguide structure that can reduce the loss of light in the optical waveguide. Although it is a relatively simple structure, precise control of the processing technique is required to keep the oscillation state of the laser light stable. Specifically, a ridge structure is formed by photolithography and dry etching techniques.

(工程10)次に、パッシベーション膜18を形成する。
パッシベーション膜18は、保護層として機能しており、SiO2、ZrO2をPCVD(Plasma
Chemical Vapor Deposition )法により堆積させて形成する。
(Step 10) Next, a passivation film 18 is formed.
The passivation film 18 functions as a protective layer, and SiO 2 and ZrO 2 are made of PCVD (Plasma
Chemical Vapor Deposition) is used for deposition.

(工程11)次に、上部電極層19を形成する。ここで、コンタクト層17がp型導電性を有する場合を考える。
具体的には、フォトリソグラフィーにより電極パターンを形成し、パッシベーション膜18を除去した後、抵抗加熱、EB(電子ビーム)或いはスパッタ法により電極金属を蒸着させた後、シンタリング(焼結)処理により、例えば、Ni/Au或いはPd/Pt/Au電極をp型の上部電極層19として形成する。この場合に、形成されたp型の上部電極層19は、p型のコンタクト層17に対してオーム性接触することとなる。
(Step 11) Next, the upper electrode layer 19 is formed. Here, consider the case where the contact layer 17 has p-type conductivity.
Specifically, an electrode pattern is formed by photolithography, the passivation film 18 is removed, electrode metal is deposited by resistance heating, EB (electron beam) or sputtering, and then sintered (sintering). For example, a Ni / Au or Pd / Pt / Au electrode is formed as the p-type upper electrode layer 19. In this case, the formed p-type upper electrode layer 19 is in ohmic contact with the p-type contact layer 17.

(工程12)次に、上述した緑色域等の長波長の可視域レーザダイオード用のエピタキシャルウェハの裏面側に下部電極層11を形成する。ここで、ZnO基板12はn型導電性を有する場合を考える。   (Step 12) Next, the lower electrode layer 11 is formed on the back side of the epitaxial wafer for a long-wavelength visible laser diode such as the green region described above. Here, consider a case where the ZnO substrate 12 has n-type conductivity.

具体的には、フォトリソグラフィーにより電極パターンを形成し、抵抗加熱、EB(電子ビーム)或いはスパッタ法により電極金属を蒸着させた後、シンタリング(焼結)処理により、例えば、Ti/Al或いはTi/Pt/Au電極をn型下部電極層11として形成する。この場合、形成されたn型の下部電極層11は、ZnO基板12に対してオーム性接触することとなる。
なお、下部電極層11を形成する前に、ZnO基板12をCMP(機械化学研磨)処理により薄くしておくのが好ましい。
Specifically, an electrode pattern is formed by photolithography, electrode metal is deposited by resistance heating, EB (electron beam) or sputtering, and then sintered (sintered) to obtain, for example, Ti / Al or Ti A / Pt / Au electrode is formed as the n-type lower electrode layer 11. In this case, the formed n-type lower electrode layer 11 is in ohmic contact with the ZnO substrate 12.
In addition, before forming the lower electrode layer 11, it is preferable to thin the ZnO substrate 12 by CMP (mechanical chemical polishing).

(工程13)次に、半導体レーザダイオードの共振器端面を形成する。その共振器端面をへき開で形成する。ここで、へき開面はm面とする。   (Step 13) Next, a resonator end face of the semiconductor laser diode is formed. The resonator end face is formed by cleavage. Here, the cleavage plane is an m-plane.

(工程14)次に、形成された共振器端面の光出射側端面および光反射側端面に低反射膜および高反射膜をそれぞれ形成する。
これにより、緑色域等の長波長の可視域で発光する半導体レーザダイオード10の製造が完了する。 以上のように構成された第1実施形態によれば、以下の作用効果を奏する。
(Step 14) Next, a low reflection film and a high reflection film are formed on the light emission side end face and the light reflection side end face of the formed resonator end face, respectively.
Thereby, the manufacture of the semiconductor laser diode 10 that emits light in the visible region of a long wavelength such as the green region is completed. According to 1st Embodiment comprised as mentioned above, there exist the following effects.

○ZnO基板12と活性層15との間に擬似格子整合層13が形成されているので、ZnO基板12と活性層15の間の窒化物/酸化物急峻な界面が得られ、InGaNからなる活性層15の良好な結晶が得られる。その結果、発光効率が高く、信頼性の高い半導体発光素子としての半導体レーザダイオードを得ることができる。   ○ Since the pseudo lattice matching layer 13 is formed between the ZnO substrate 12 and the active layer 15, a steep nitride / oxide interface between the ZnO substrate 12 and the active layer 15 is obtained, and the activity of InGaN is achieved. Good crystals of layer 15 are obtained. As a result, it is possible to obtain a semiconductor laser diode as a highly reliable semiconductor light emitting element with high luminous efficiency.

○図4には、本実施形態のような擬似格子整合層13が無い場合と有る場合におけるPL半値幅の相対値を示している。図4において、(イ)乃至(ホ)は、In組成が0.24,0.31、0.37、0.3、0.325の場合におけるPL半値幅をそれぞれ示している。   FIG. 4 shows the relative value of the PL half-value width when there is no pseudo lattice matching layer 13 as in the present embodiment. In FIG. 4, (A) to (E) indicate the PL half-value widths when the In composition is 0.24, 0.31, 0.37, 0.3, and 0.325, respectively.

図4から、ZnO基板12と活性層15との間に擬似格子整合層13を形成することで、擬似格子整合層が無い場合よりも半値幅が狭くなり、発光特性の良い(発光強度の強い)半導体レーザダイオードを得ることができる。   From FIG. 4, by forming the pseudo-lattice matching layer 13 between the ZnO substrate 12 and the active layer 15, the half-value width is narrower than when there is no pseudo-lattice matching layer, and the emission characteristics are good (the emission intensity is strong). ) A semiconductor laser diode can be obtained.

○擬似格子整合層13を、膜厚が1ML以上、基板に対して臨界膜厚以下のGaNで構成することにより、下地のZnO基板12の格子定数を維持させたまま、上部にZnO基板12と格子整合したInGaNからなる活性層を成長させることにより、良好な結晶を有する活性層が得られる。   ○ By configuring the pseudo-lattice matching layer 13 with GaN having a film thickness of 1 ML or more and a critical film thickness or less with respect to the substrate, while maintaining the lattice constant of the underlying ZnO substrate 12, By growing an active layer made of lattice-matched InGaN, an active layer having good crystals can be obtained.

○ZnO基板12を用いることにより、緑色域等の長波長の可視域で発光する半導体レーザダイオード(緑色域での発光素子)実現のために必要なInの組成比の高いInGaN活性層15を用いても、ピエゾ電界による影響及び相分離を抑制できる。このため、均一な組成分布を有する高In組成のInGaN系で、長波長の緑色発光が得られる導体レーザダイオードを実現できる。   ○ By using the ZnO substrate 12, the InGaN active layer 15 having a high In composition ratio required for realizing a semiconductor laser diode (light emitting element in the green region) that emits light in a long wavelength visible region such as the green region is used. However, the influence and phase separation by the piezoelectric field can be suppressed. Therefore, it is possible to realize a conductor laser diode capable of obtaining long-wavelength green light emission with a high In composition InGaN system having a uniform composition distribution.

○ZnO基板12はn型導電性を有するので、その裏面に下部電極層11を形成することで、縦型デバイスの半導体レーザダイオード10を構成することができる。つまり、ZnO基板12の表面側から裏面側へ電流が流せるようになり、縦型デバイス(縦方向注入型デバイス)の半導体レーザダイオード10を実現できる。   Since the ZnO substrate 12 has n-type conductivity, the semiconductor laser diode 10 of the vertical device can be configured by forming the lower electrode layer 11 on the back surface thereof. That is, a current can flow from the front surface side to the back surface side of the ZnO substrate 12, and the semiconductor laser diode 10 of a vertical device (vertical injection device) can be realized.

○InGaNからなる活性層15において、インジウム(In)の組成比は、発光波長が480nm以上となるように設定されている。具体的には、この活性層15は、緑色域での発光波長を有するIn組成(Inの組成比が30%程度)のInGaN層で構成されているので、青色より長波長の可視光(例えば緑色)の発光が可能な半導体レーザダイオード10を実現できる。   In the active layer 15 made of InGaN, the composition ratio of indium (In) is set so that the emission wavelength is 480 nm or more. Specifically, the active layer 15 is composed of an InGaN layer having an In composition (In composition ratio of about 30%) having a light emission wavelength in the green region, so that visible light having a longer wavelength than blue (for example, The semiconductor laser diode 10 capable of emitting (green) light can be realized.

○下部クラッド層14と活性層15の間に光ガイド層21が、活性層15と上部クラッド層16との間に光ガイド層22がそれぞれ形成されているので、これらの光ガイド層21,22により、コアとして機能する中央の活性層15内に光を安定に、効率よく閉じ込めることができる。   O Since the light guide layer 21 is formed between the lower clad layer 14 and the active layer 15 and the light guide layer 22 is formed between the active layer 15 and the upper clad layer 16, these light guide layers 21 and 22 are formed. Thus, light can be stably and efficiently confined in the central active layer 15 functioning as a core.

○半導体レーザダイオード用の上記エピタキシャルウェハを、RFMBE法を用いて酸素(O)極性のc面(000_1)ZnO基板12上に形成している。そして、上記(工程1a)で表面平坦化処理、即ち、ZnO基板12のCMP(機械化学研磨)処理を行い、この後、酸素(O)極性のc面(000_1)ZnO基板12に対して酸化亜鉛などの無機材質平板で挟んだ状態で、大気中で熱処理を行うことにより、酸素(O)極性のc面において平坦性の良い綺麗な表面が得られる(図2参照)。この図2には、上記エピタキシャルウェハを、酸素(O)極性のc面(000_1)ZnO基板12上及び亜鉛(Zn)極性のc面(000_1)ZnO基板上にそれぞれ形成した場合における、CMP処理後の表面粗さ(RMS)と熱処理後の表面粗さ(RMS)を示している。図2において、(A)は、亜鉛(Zn)極性のc面(000_1)ZnO基板におけるCMP処理(化学機械研磨)後の表面粗さを示している。また、同図(B)は、亜鉛(Zn)極性のc面(000_1)ZnO基板における熱処理後の表面粗さを示している。また、同図(C)は、酸素(O)極性のc面(000_1)ZnO基板12上におけるCMP処理後の表面粗さを示している。そして、同図(D)は、酸素(O)極性のc面(000_1)ZnO基板12上における熱処理後の表面粗さを示している。   The above epitaxial wafer for a semiconductor laser diode is formed on the c-plane (000_1) ZnO substrate 12 having an oxygen (O) polarity using the RFMBE method. Then, in the above (Step 1a), the surface flattening process, that is, the CMP (mechanical chemical polishing) process of the ZnO substrate 12 is performed, and then the oxygen (O) polar c-plane (000_1) ZnO substrate 12 is oxidized. By performing heat treatment in the atmosphere sandwiched between flat plates of an inorganic material such as zinc, a clean surface with good flatness is obtained on the oxygen (O) polar c-plane (see FIG. 2). FIG. 2 shows the CMP process when the epitaxial wafer is formed on an oxygen (O) polar c-plane (000_1) ZnO substrate 12 and a zinc (Zn) polar c-plane (000_1) ZnO substrate. The surface roughness after RMS (RMS) and the surface roughness after heat treatment (RMS) are shown. In FIG. 2, (A) shows the surface roughness after CMP treatment (chemical mechanical polishing) on a c-plane (000_1) ZnO substrate having a zinc (Zn) polarity. FIG. 5B shows the surface roughness after heat treatment of the zinc (Zn) polar c-plane (000_1) ZnO substrate. FIG. 5C shows the surface roughness after the CMP treatment on the c-plane (000_1) ZnO substrate 12 having an oxygen (O) polarity. FIG. 4D shows the surface roughness after heat treatment on the c-plane (000_1) ZnO substrate 12 having an oxygen (O) polarity.

図2から、上記エピタキシャルウェハを酸素(O)極性のc面(000_1)ZnO基板12上に形成する場合において、上記(工程1a)の表面平坦化処理を行うことにより、酸素(O)極性のc面において平坦性の良い綺麗な表面が得られていることが分かる。このように、ZnO基板12表面が平坦性の良い綺麗な表面になることで、ZnO基板12中に活性層15のGaが拡散するのが更に抑制されので、ZnO基板12と活性層15の間の急峻な界面が得られ、InGaNからなる活性層15の更に良好な結晶が得られる。その結果、発光効率が高く、信頼性の高い半導体レーザダイオード10を得ることができる。   As shown in FIG. 2, when the epitaxial wafer is formed on the c-plane (000_1) ZnO substrate 12 having the oxygen (O) polarity, the surface flattening process (step 1a) is performed to obtain the oxygen (O) polarity. It can be seen that a clean surface with good flatness is obtained on the c-plane. As described above, since the surface of the ZnO substrate 12 becomes a clean surface with good flatness, the diffusion of Ga in the active layer 15 into the ZnO substrate 12 is further suppressed, so that the space between the ZnO substrate 12 and the active layer 15 is reduced. The steep interface is obtained, and a better crystal of the active layer 15 made of InGaN is obtained. As a result, the semiconductor laser diode 10 having high emission efficiency and high reliability can be obtained.

(第2実施形態)
本発明の第2実施形態に係る半導体発光素子としての半導体レーザダイオード10Aを、図5に基づいて説明する。図5は、第2実施形態に係る半導体レーザダイオード10Aの概略構成を示している。
(Second Embodiment)
A semiconductor laser diode 10A as a semiconductor light emitting device according to a second embodiment of the present invention will be described with reference to FIG. FIG. 5 shows a schematic configuration of a semiconductor laser diode 10A according to the second embodiment.

図1に示す上記第1実施形態に係る半導体レーザダイオード10では、緑色域等の長波長の可視域で発光する半導体レーザダイオード用のエピタキシャルウェハを、上記(工程1)乃至(工程8)により、RFMBE法を用いて酸素(O)極性のc面(000_1)ZnO基板12上に形成している。   In the semiconductor laser diode 10 according to the first embodiment shown in FIG. 1, an epitaxial wafer for a semiconductor laser diode that emits light in a long-wavelength visible region such as a green region is obtained by the above (Step 1) to (Step 8). It is formed on the c-plane (000_1) ZnO substrate 12 having an oxygen (O) polarity by using the RFMBE method.

これに対して、第2実施形態に係る半導体レーザダイオード10Aでは、緑色域等の長波長の可視域で発光する半導体レーザダイオード用のエピタキシャルウェハを、RFMBE法を用いてm面(10_10)ZnO基板12上に形成する。   On the other hand, in the semiconductor laser diode 10A according to the second embodiment, an epitaxial wafer for a semiconductor laser diode that emits light in a long-wavelength visible region such as a green region is formed on an m-plane (10_10) ZnO substrate using the RFMBE method. 12 is formed.

また、この半導体レーザダイオード10Aのエピタキシャルウェハには、ZnO基板12上に形成されたZnOからなるバッファ層23と、このバッファ層23上に形成された超格子からなる擬似格子整合層13Aとが含まれている。超格子からなる擬似格子整合層13Aは、膜厚が4MLのGaN結晶をバッファ層23上に成長させて形成されている。半導体レーザダイオード10Aのエピタキシャルウェハのその他の構成は、第1実施形態と同様である。   The epitaxial wafer of the semiconductor laser diode 10A includes a buffer layer 23 made of ZnO formed on the ZnO substrate 12 and a pseudo lattice matching layer 13A made of a superlattice formed on the buffer layer 23. It is. The pseudolattice matching layer 13 </ b> A made of a superlattice is formed by growing a GaN crystal having a film thickness of 4 ML on the buffer layer 23. Other configurations of the epitaxial wafer of the semiconductor laser diode 10A are the same as those in the first embodiment.

次に、半導体レーザダイオード10Aを製造する方法について、第1実施形態で説明した製造方法との相違点を中心に説明する。   Next, a method for manufacturing the semiconductor laser diode 10A will be described focusing on differences from the manufacturing method described in the first embodiment.

なお、本実施形態では、緑色域等の長波長の可視域で発光する半導体レーザダイオード用の上記エピタキシャルウェハを、以下の工程により、RFMBE法を用いてm面(10_10)ZnO基板12上に形成する。   In the present embodiment, the above-described epitaxial wafer for a semiconductor laser diode that emits light in a long-wavelength visible region such as a green region is formed on the m-plane (10_10) ZnO substrate 12 using the RFMBE method by the following steps. To do.

まず、上記(工程1)((工程1a)から(工程1c)を含む)を実施した後、次の(工程20)で、ZnOからなるバッファ層(ZnOバッファ層)23をm面(10_10)ZnO基板12上に形成する。   First, after performing the above (Step 1) (including (Step 1a) to (Step 1c)), in the next (Step 20), the buffer layer (ZnO buffer layer) 23 made of ZnO is formed on the m-plane (10_10). It is formed on the ZnO substrate 12.

(工程20)成長温度を750℃より低い温度にして、100nm程度のZnOバッファ層23を成長した後、1000℃で熱処理を施したのち、800℃で1000nm程度のZnOバッファ層23を堆積させる。これにより、高品質のZnOバッファ層23を成長することができる。この際に、ZnOバッファ層23にAl, Ga, Inの少なくともいずれか1種類をドーピングすることにより、ZnOバッファ層23をn型導電性にする。   (Step 20) After growing the ZnO buffer layer 23 of about 100 nm at a growth temperature lower than 750 ° C., after heat treatment at 1000 ° C., the ZnO buffer layer 23 of about 1000 nm is deposited at 800 ° C. Thereby, a high quality ZnO buffer layer 23 can be grown. At this time, the ZnO buffer layer 23 is made n-type conductive by doping at least one of Al, Ga, and In with the ZnO buffer layer 23.

次に、上記(工程2)に代えて、次の(工程21)を行う。
(工程21)750℃より低い温度、例えば500℃程度の低温でGaと窒素ラジカル(N)を基板表面に同時に供給することにより、ZnOバッファ層23上に、GaN結晶を4ML成長させて膜厚が4MLのGaN結晶からなる擬似格子整合層13Aを形成する。
Next, instead of the above (Step 2), the following (Step 21) is performed.
(Step 21) By simultaneously supplying Ga and nitrogen radicals (N) to the substrate surface at a temperature lower than 750 ° C., for example, a low temperature of about 500 ° C., a GaN crystal is grown on the ZnO buffer layer 23 to have a film thickness of 4 ML. A pseudo lattice matching layer 13A made of 4ML GaN crystal is formed.

ここで、シリコン(Si)をドーピングすることにより、擬似格子整合層13Aをn型導電性にすることができる。成長温度を低温で行うのは、ZnO基板とGaNとの界面反応を抑制するためである。   Here, by doping silicon (Si), the pseudo lattice matching layer 13A can be made to be n-type conductive. The reason why the growth temperature is low is to suppress the interfacial reaction between the ZnO substrate and GaN.

また、本実施形態では、上記(工程3)で下部クラッド層14を形成する際に、成長温度を750℃より低い温度、例えば、450℃に設定して、所望のセル温度に設定した原料であるIn、Ga及びAlをNと一緒にZnO基板12上に供給させることによりAlGaInN結晶を成長する。この際に、AlGaInNの組成はZnOに格子整合するようにするが、m面基板12上成長なのでa軸とc軸の格子定数を両方整合させることはできない。そこで、(a)a軸方向に格子整合するように組成を調整する、(b)c軸方向に格子整合するように組成を調整する、(c)aとc軸の格子整合組成の中間に組成を調整するという3つの格子調整条件を、ここではm面ZnO基板上での窒化物半導体成長の格子整合とよび、格子定数を合わせることにする。   In the present embodiment, when the lower cladding layer 14 is formed in the above (Step 3), the growth temperature is set to a temperature lower than 750 ° C., for example, 450 ° C., and the raw material is set to a desired cell temperature. AlGaInN crystal is grown by supplying some In, Ga and Al together with N onto the ZnO substrate 12. At this time, the composition of AlGaInN is lattice-matched with ZnO, but since it is grown on the m-plane substrate 12, both the a-axis and c-axis lattice constants cannot be matched. Therefore, (a) adjust the composition to lattice match in the a-axis direction, (b) adjust the composition to lattice match in the c-axis direction, (c) between the lattice matching composition of the a and c-axis Here, the three lattice adjustment conditions for adjusting the composition are called lattice matching of nitride semiconductor growth on the m-plane ZnO substrate, and the lattice constants are matched.

(工程4)で光ガイド層21を形成する際に、成長温度を750℃より低い温度、例えば450℃のまま、GaとNに加えてInを供給することによりInGaN結晶を成長する。この際に、InGaN層のIn組成は下部クラッド層14と活性層15の組成の間にする。   When forming the light guide layer 21 in (Step 4), an InGaN crystal is grown by supplying In in addition to Ga and N while keeping the growth temperature lower than 750 ° C., for example, 450 ° C. At this time, the In composition of the InGaN layer is set between the composition of the lower cladding layer 14 and the active layer 15.

(工程5)次に、成長温度を750℃より低い温度、例えば450℃のまま、最適なIn/Ga比、V/III比になるようにセル温度の設定を変更して(もしくは、複数のセルを有していれば、あらかじめ設定しておいたInとGaセルに切り替えて)、Nと一緒に基板へ供給することにより、緑色域での発光波長を有するIn組成(30%程度)のInGaNからなる活性層15を形成する。   (Step 5) Next, change the cell temperature setting so that the growth temperature remains lower than 750 ° C., for example, 450 ° C., so that the optimal In / Ga ratio and V / III ratio are obtained (or a plurality of If you have a cell, switch to the preset In and Ga cells), and supply it to the substrate with N, so that the In composition (about 30%) with the emission wavelength in the green region An active layer 15 made of InGaN is formed.

また、上記(工程6)で光ガイド層22を形成する際に、成長温度を750℃より低い温度、例えば450℃のまま、GaとNに加えてInを供給することによりInGaN結晶を成長する。この際に、InGaN層のIn組成は下部クラッド層14と活性層15の組成の間にする。   Further, when the light guide layer 22 is formed in the above (Step 6), an InGaN crystal is grown by supplying In in addition to Ga and N while keeping the growth temperature lower than 750 ° C., for example, 450 ° C. . At this time, the In composition of the InGaN layer is set between the composition of the lower cladding layer 14 and the active layer 15.

上記エピタキシャルウェハを作製するためのその他の工程は、上記第1実施形態と同様である。   Other steps for producing the epitaxial wafer are the same as those in the first embodiment.

また、上記(工程7)で上部クラッド層16を形成する際に、成長温度を750℃より低い温度、例えば450℃のまま、所望のセル温度に設定した原料であるIn、Ga及びAlをNと一緒にZnO基板12上に供給させることによりAlGaInN結晶を成長する。この際に、AlGaInNの組成はZnOに格子整合するようにするが、m面基板12上成長なのでa軸とc軸の格子定数を両方整合させることはできない。そこで、(a)a軸方向に格子整合するように組成を調整する、(b)c軸方向に格子整合するように組成を調整する、(c)aとc軸の格子整合組成の中間に組成を調整するという3つの格子調整条件を、ここではm面ZnO基板上での窒化物半導体成長の格子整合とよび、格子定数を合わせることにする。   Further, when the upper cladding layer 16 is formed in the above (Step 7), In, Ga, and Al, which are raw materials set at a desired cell temperature with the growth temperature lower than 750 ° C., for example, 450 ° C., are changed to N. Then, an AlGaInN crystal is grown by supplying the ZnO substrate 12 together. At this time, the composition of AlGaInN is lattice-matched with ZnO, but since it is grown on the m-plane substrate 12, both the a-axis and c-axis lattice constants cannot be matched. Therefore, (a) adjust the composition to lattice match in the a-axis direction, (b) adjust the composition to lattice match in the c-axis direction, (c) between the lattice matching composition of the a and c-axis Here, the three lattice adjustment conditions for adjusting the composition are called lattice matching of nitride semiconductor growth on the m-plane ZnO substrate, and the lattice constants are matched.

以上の工程により、緑色域等の長波長の可視域で発光する半導体レーザダイオード10A用のエピタキシャルウェハが製造される。この後、製造されたエピタキシャルウェハを用いて、レーザダイオード構造を上記第1実施形態で説明した(工程9)乃至(工程14)により作製することで、緑色域等の長波長の可視域で発光する半導体レーザダイオード10Aの製造が完了する。 以上のように構成された第2実施形態によれば、上記第1実施形態の奏する作用効果に加えて、以下の作用効果を奏する。   Through the above steps, an epitaxial wafer for the semiconductor laser diode 10A that emits light in the visible region of a long wavelength such as a green region is manufactured. Thereafter, by using the manufactured epitaxial wafer, a laser diode structure is manufactured by (Step 9) to (Step 14) described in the first embodiment, so that light is emitted in a long-wavelength visible region such as a green region. The manufacturing of the semiconductor laser diode 10A is completed. According to 2nd Embodiment comprised as mentioned above, in addition to the effect which the said 1st Embodiment show | plays, there exist the following effects.

○ZnO基板12と活性層15との間にZnOからなるバッファ層23を形成することで、平坦性の良いバッファ層表面ができるので、その上部にZnO基板12と格子整合したInGaNからなる活性層15を成長させることにより、更に良好な結晶を有するInGaNからなる活性層15が得られる。その結果、発光効率と信頼性が更に向上した半導体レーザダイオードを得ることができる。   ○ By forming a buffer layer 23 made of ZnO between the ZnO substrate 12 and the active layer 15, a buffer layer surface having good flatness can be formed, so that an active layer made of InGaN lattice-matched with the ZnO substrate 12 is formed on the buffer layer 23. By growing 15, an active layer 15 made of InGaN having better crystals can be obtained. As a result, a semiconductor laser diode with further improved luminous efficiency and reliability can be obtained.

なお、この発明は以下のように変更して具体化することもできる。
・上記各実施形態において、光ガイド層21,22の無い構成の半導体レーザダイオードなどの半導体発光素子にも本発明は適用可能である。つまり、本発明は、ZnO単結晶基板と、このZnO単結晶基板上に順に形成された擬似格子整合層、下部クラッド層、活性層、上部クラッド層及びコンタクト層と、を備えた半導体発光素子としての半導体レーザダイオードに広く適用可能である。
In addition, this invention can also be changed and embodied as follows.
In each of the above embodiments, the present invention can also be applied to a semiconductor light emitting device such as a semiconductor laser diode having no light guide layers 21 and 22. That is, the present invention is a semiconductor light emitting device comprising a ZnO single crystal substrate and a pseudo lattice matching layer, a lower clad layer, an active layer, an upper clad layer, and a contact layer sequentially formed on the ZnO single crystal substrate. It can be widely applied to semiconductor laser diodes.

また、本発明は、ZnO単結晶基板を用い、その表面を改質させる基板表面処理工程と、ZnO単結晶基板又は活性層の少なくとも一方に格子整合された下部クラッド層を形成する下部クラッド層形成工程と、下部クラッド層上に窒化ガリウムインジウム[Inx Ga1-x N(0<x<1)]からなる活性層を形成する活性層形成工程と、ZnO単結晶基板と活性層との間に擬似格子整合層を形成する擬似格子整合層形成工程と、ZnO単結晶基板又は活性層の少なくとも一方に格子整合された上部クラッド層を活性層上に形成する上部クラッド層形成工程と、前記上部クラッド層上にコンタクト層を形成するコンタクト形成工程と、を備えた半導体レーザダイオードなどの半導体発光素子の製造方法に広く適用可能である。   In addition, the present invention uses a ZnO single crystal substrate, a substrate surface treatment step for modifying the surface thereof, and a lower clad layer formation for forming a lower clad layer lattice-matched to at least one of the ZnO single crystal substrate or the active layer A step of forming an active layer made of gallium indium nitride [InxGa1-xN (0 <x <1)] on the lower clad layer, and a pseudo between the ZnO single crystal substrate and the active layer. A pseudo-lattice matching layer forming step for forming a lattice matching layer; an upper clad layer forming step for forming an upper clad layer lattice-matched to at least one of the ZnO single crystal substrate or the active layer on the active layer; and the upper clad layer. The present invention can be widely applied to a method for manufacturing a semiconductor light emitting device such as a semiconductor laser diode provided with a contact formation step for forming a contact layer thereon.

・上記各実施形態において、ZnO基板12、擬似格子整合層13、下部クラッド層14、光ガイド層21及び下部電極層11にそれぞれp型導電性を持たせ、光ガイド層22、上部クラッド層16及びコンタクト層17にそれぞれn型導電性を持たせた半導体発光素子としての半導体レーザダイオードにも本発明は適用可能である。   In each of the above embodiments, the ZnO substrate 12, the pseudo lattice matching layer 13, the lower cladding layer 14, the light guide layer 21, and the lower electrode layer 11 are each provided with p-type conductivity, and the light guide layer 22 and the upper cladding layer 16. The present invention can also be applied to a semiconductor laser diode as a semiconductor light emitting device in which the contact layer 17 has n-type conductivity.

・上記第1実施形態では、半導体レーザダイオード用の上記エピタキシャルウェハを、RFMBE法を用いて酸素(O)極性のc面(000_1)ZnO基板12上に形成しているが、そのエピタキシャルウェハを亜鉛(Zn)極性のc面(000_1)ZnO基板12上に形成した半導体レーザダイオードなどの半導体発光素子にも本発明は適用可能である。この場合、図2に示すように、酸素(O)極性のc面(000_1)ZnO基板に比べて平坦性が多少粗いが、上記(工程1a)の表面平坦化処理で熱処理後に再度CMP処理を行うことにより、亜鉛(Zn)極性のc面において平坦性の良い綺麗な表面が得られる。これにより、ZnO基板12中に活性層15のGaが拡散するのが抑制されので、ZnO基板12と活性層15の間の急峻な界面が得られ、InGaNからなる活性層15の更に良好な結晶が得られる。その結果、発光効率が高く、信頼性の高い半導体レーザダイオードなどの半導体発光素子を得ることができる。   In the first embodiment, the epitaxial wafer for the semiconductor laser diode is formed on the c-plane (000_1) ZnO substrate 12 having an oxygen (O) polarity by using the RFMBE method. The present invention is also applicable to a semiconductor light emitting device such as a semiconductor laser diode formed on a (Zn) polar c-plane (000_1) ZnO substrate 12. In this case, as shown in FIG. 2, the flatness is somewhat rougher than that of the c-plane (000_1) ZnO substrate having an oxygen (O) polarity. As a result, a clean surface with good flatness can be obtained on the c-plane of zinc (Zn) polarity. As a result, the diffusion of Ga in the active layer 15 into the ZnO substrate 12 is suppressed, so that a steep interface between the ZnO substrate 12 and the active layer 15 is obtained, and an even better crystal of the active layer 15 made of InGaN. Is obtained. As a result, a semiconductor light emitting device such as a semiconductor laser diode having high emission efficiency and high reliability can be obtained.

・上記第1実施形態において、擬似格子整合層13は、ZnO基板12上での成長初期にGaNの2元系材料を成長させ、そのGaN層上に、In組成が次第に増やした層(InGaN傾斜組成層)を形成した擬似格子整合層であっても良い。この構成では、擬似格子整合層13の成長初期にGaNの2元系材料を成長させることにより、急峻なZnOと窒化物半導体(InGaNからなる活性層)の界面が得られる。   In the first embodiment, the pseudo lattice matching layer 13 is a layer in which a GaN binary material is grown at the initial stage of growth on the ZnO substrate 12 and the In composition is gradually increased on the GaN layer (InGaN gradient). A pseudo lattice matching layer in which a composition layer) is formed may be used. In this configuration, a GaN binary material is grown in the early stage of the growth of the pseudo lattice matching layer 13 to obtain a sharp interface between ZnO and a nitride semiconductor (an active layer made of InGaN).

・上記第2実施形態において、擬似格子整合層13Aを形成するのに、4MLのGaNに代えて、4ML のInNを成長しても良い。また、超格子からなる擬似格子整合層13Aを、膜厚が1ML以上、基板に対して臨界膜厚以下のGaNとInNを積層した層で構成しても良い。例えば、擬似格子整合層13Aを、4MLのGaNと1ML のInNを交互に積層した層、あるいは、1MLのGaNと4ML のInNを交互に積層した層で構成しても良い。このような積層構造の超格子からなる擬似格子整合層13Aの場合、擬似格子整合層13Aの臨界膜厚は、GaNとInNの平均組成をとった場合のInGaNに対応する臨界膜厚で定義される。   In the second embodiment, in order to form the pseudo lattice matching layer 13A, 4ML InN may be grown instead of 4ML GaN. Alternatively, the pseudo lattice matching layer 13A made of a superlattice may be formed of a layer in which GaN and InN having a thickness of 1 ML or more and a critical thickness or less with respect to the substrate are stacked. For example, the pseudo-lattice matching layer 13A may be configured by a layer in which 4ML GaN and 1ML InN are alternately stacked, or a layer in which 1ML GaN and 4ML InN are alternately stacked. In the case of the pseudo-lattice matching layer 13A composed of a superlattice having such a laminated structure, the critical film thickness of the pseudo-lattice matching layer 13A is defined by the critical film thickness corresponding to InGaN when the average composition of GaN and InN is taken. The

そして、このような構成のいずれの場合においても、超格子からなる擬似格子整合層13Aは、その膜厚を、1ML以上、基板に対して臨界膜厚以下にすることにより、下地のZnO基板12の格子定数を維持させたまま、上部にZnO基板12と格子整合したInGaNからなる活性層15を成長させることにより、良好な結晶を有する活性層15が得られる。その結果、発光効率が高く、信頼性の高い半導体レーザダイオードなどの半導体発光素子を得ることができる。   In any case of such a configuration, the pseudo-lattice matching layer 13A made of a superlattice has a film thickness of 1 ML or more and a critical film thickness or less with respect to the substrate. By growing the active layer 15 made of InGaN lattice-matched with the ZnO substrate 12 while maintaining the lattice constant, the active layer 15 having a good crystal can be obtained. As a result, a semiconductor light emitting device such as a semiconductor laser diode having high emission efficiency and high reliability can be obtained.

・上記第1実施形態では、エピタキシャルウェハを、酸素(O)極性のc面(000_1)ZnO基板12上に形成しているが、ZnO基板12の面方位を、c面(000_1)から微傾斜(オフ角がa軸方向に1°以下)した面或いは微傾斜(オフ角がm軸方向に1°以下)した面にしても良い。   In the first embodiment, the epitaxial wafer is formed on the c-plane (000_1) ZnO substrate 12 having an oxygen (O) polarity, but the plane orientation of the ZnO substrate 12 is slightly inclined from the c-plane (000_1). A surface with an off angle of 1 ° or less in the a-axis direction or a slightly inclined surface (an off angle of 1 ° or less in the m-axis direction) may be used.

・上記第2実施形態において、ZnO基板12の面方位を、(1_100)面(m面)に等価な面にしても良い。   In the second embodiment, the plane orientation of the ZnO substrate 12 may be a plane equivalent to the (1_100) plane (m plane).

・上記各実施形態において、ZnO基板12の面方位を、(11_20)面(a面) 、又はa面に等価な面、又は(11_22)面、又は(11_22)面に等価な面、又は(10_1_1)面、又は(10_1_1)面に等価な面にしても良い。   In each of the above embodiments, the plane orientation of the ZnO substrate 12 is changed to the (11_20) plane (a plane), the plane equivalent to the a plane, the (11_22) plane, the plane equivalent to the (11_22) plane, or ( It may be a plane equivalent to the 10_1_1) plane or the (10_1_1) plane.

・上記各実施形態では、半導体レーザダイオードとして構成した半導体発光素子について説明したが、pn接合部を有する発光ダイオード(LED)などの半導体発光素子にも本発明は適用可能である。   In each of the above embodiments, the semiconductor light emitting element configured as a semiconductor laser diode has been described. However, the present invention can also be applied to a semiconductor light emitting element such as a light emitting diode (LED) having a pn junction.

・上記各実施形態では、活性層15はInGaNで構成されているが、活性層15をAlGaInNなどの他のIII-V族窒化物系化合物半導体で構成した半導体発光素子にも本発明は適用可能である。   In each of the above embodiments, the active layer 15 is made of InGaN, but the present invention can also be applied to a semiconductor light emitting device in which the active layer 15 is made of another group III-V nitride compound semiconductor such as AlGaInN. It is.

・上記各実施形態において、活性層15を量子井戸構造にした構成にも本発明は適用可能である。   In each of the above embodiments, the present invention can be applied to a configuration in which the active layer 15 has a quantum well structure.

・上記各実施形態において、InGaNで構成した活性層15をAlGaInNで構成した場合にも、ZnO基板12の格子定数はInGaN と同様にAlGaInNにも近い(格子整合する)ので、活性層15のInの組成を高くしても、相分離が抑制される。これにより、Inの組成を高くしても均一なIn組成を有するAlGaInN活性層が得られるので、青色から赤色までの可視光領域、特に青色よりも長波長の可視光(例えば緑色)で発光する半導体発光素子を実現できる。   In each of the above embodiments, even when the active layer 15 made of InGaN is made of AlGaInN, the lattice constant of the ZnO substrate 12 is close to AlGaInN (lattice matching) like InGaN. Even if the composition is increased, phase separation is suppressed. As a result, an AlGaInN active layer having a uniform In composition can be obtained even if the In composition is increased, so that light is emitted in the visible light region from blue to red, particularly visible light having a longer wavelength than blue (eg, green). A semiconductor light emitting device can be realized.

第1実施形態に係る半導体レーザダイオードの概略構成を示す断面図。Sectional drawing which shows schematic structure of the semiconductor laser diode which concerns on 1st Embodiment. 酸素(O)極性のc面(000_1)ZnO基板上及び亜鉛(Zn)極性のc面(000_1)ZnO基板の、CMP処理後の表面粗さ(RMS)と熱処理後の表面粗さ(RMS)を示すグラフ。Surface roughness (RMS) after CMP and surface roughness (RMS) on c-plane (000_1) ZnO substrate with oxygen (O) polarity and c-plane (000_1) ZnO substrate with zinc (Zn) polarity Graph showing. 臨界膜厚を説明するためのグラフ。A graph for explaining a critical film thickness. 擬似格子整合層が無い場合と有る場合におけるPL半値幅の数値をそれぞれ示すグラフ。The graph which respectively shows the numerical value of PL half value width in the case where there is no pseudo lattice matching layer and when it exists. 第2実施形態に係る半導体レーザダイオードの概略構成を示す断面図。Sectional drawing which shows schematic structure of the semiconductor laser diode which concerns on 2nd Embodiment. (A)はZnO単結晶基板中にGaが拡散した様子を示す説明図、(B)はその様子を示す写真。(A) is explanatory drawing which shows a mode that Ga was diffused in a ZnO single-crystal substrate, (B) is a photograph which shows the mode.

符号の説明Explanation of symbols

10,10A…半導体発光素子としての半導体レーザダイオード、11…下部電極層、12…ZnO単結晶基板、13,13A…擬似格子整合層、14…下部クラッド層、15…活性層、16…上部クラッド層、17…コンタクト層、18…パッシベーション膜、19…上部電極層、21,22…光ガイド層、23…バッファ層。
DESCRIPTION OF SYMBOLS 10,10A ... Semiconductor laser diode as semiconductor light emitting element, 11 ... Lower electrode layer, 12 ... ZnO single crystal substrate, 13, 13A ... Pseudo lattice matching layer, 14 ... Lower clad layer, 15 ... Active layer, 16 ... Upper clad Layer, 17 ... contact layer, 18 ... passivation film, 19 ... upper electrode layer, 21, 22 ... light guide layer, 23 ... buffer layer.

Claims (16)

ZnO単結晶基板と、
窒化ガリウムインジウム[In x Ga 1-x N(0<x<1)]からなる活性層と、
前記ZnO単結晶基板と前記活性層との間に形成された擬似格子整合層と、
前記活性層又は前記ZnO単結晶基板の少なくとも一方に格子整合された上部クラッド層および下部クラッド層と、
前記上部クラッド層上に形成されたコンタクト層と、を備えたことを特徴とする半導体発光素子。
A ZnO single crystal substrate,
An active layer made of gallium indium nitride [In x Ga 1-x N (0 <x <1)];
A pseudo lattice matching layer formed between the ZnO single crystal substrate and the active layer;
An upper cladding layer and a lower cladding layer lattice-matched to at least one of the active layer or the ZnO single crystal substrate;
And a contact layer formed on the upper cladding layer.
前記擬似格子整合層は、膜厚が1ML以上、基板に対して臨界膜厚以下のGaNからなることを特徴とする請求項1に記載の半導体発光素子。   2. The semiconductor light emitting element according to claim 1, wherein the pseudo lattice matching layer is made of GaN having a thickness of 1 ML or more and a critical thickness or less with respect to the substrate. 前記擬似格子整合層は、超格子からなることを特徴とする請求項1に記載した半導体発光素子。   The semiconductor light emitting device according to claim 1, wherein the pseudo lattice matching layer is made of a super lattice. 超格子からなる前記擬似格子整合層は、膜厚が1ML以上、基板に対して臨界膜厚以下のGaNとInNからなる超格子層であることを特徴とする請求項1に記載した半導体発光素子。   2. The semiconductor light emitting element according to claim 1, wherein the pseudo lattice matching layer made of a superlattice is a super lattice layer made of GaN and InN having a thickness of 1 ML or more and a critical thickness or less with respect to the substrate. . 前記下部クラッド層が酸化亜鉛マグネシウムベリリウムカドミウム[Zn 1-a-b-c Mg aBeb Cd c O(0≦a<1、0≦b<1、0≦c<1、a+b+c≦1)]であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体発光素子。   The lower cladding layer is made of zinc magnesium beryllium cadmium [Zn 1-abc Mg aBeb CdcO (0 ≦ a <1, 0 ≦ b <1, 0 ≦ c <1, a + b + c ≦ 1)]. The semiconductor light-emitting device according to claim 1, wherein the semiconductor light-emitting device is a light-emitting device. 前記下部クラッド層が酸化亜鉛であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体発光素子。   The semiconductor light-emitting element according to claim 1, wherein the lower cladding layer is zinc oxide. 前記下部クラッド層が窒化アルミニウムガリウムインジウム[Al 1-p-q Ga p In q N (0≦p<1、0≦q<1、p+q≦1)]であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体発光素子。   5. The lower cladding layer according to claim 1, wherein the lower cladding layer is made of aluminum gallium indium nitride [Al 1 -pq Ga p In q N (0 ≦ p <1, 0 ≦ q <1, p + q ≦ 1)]. The semiconductor light emitting element of any one of Claims. 前記活性層において、インジウム(In)の組成比は、発光波長が480nm以上、650nm以下となるように設定されていることを特徴とする、請求項1乃至請求項7のいずれか1項に記載の半導体発光素子。   8. The composition ratio of indium (In) in the active layer is set so that an emission wavelength is 480 nm or more and 650 nm or less. 8. Semiconductor light emitting device. 前記インジウム(In)の組成比は、20%以上、60%以下とされていることを特徴とする、請求項8に記載の半導体発光素子。   9. The semiconductor light emitting device according to claim 8, wherein a composition ratio of the indium (In) is 20% or more and 60% or less. 前記活性層と前記クラッド層との間に光ガイド層を有していることを特徴とする、請求項1乃至9のいずれか1項に記載の半導体発光素子。   10. The semiconductor light emitting device according to claim 1, further comprising a light guide layer between the active layer and the clad layer. 11. 前記ZnO単結晶基板と前記活性層との間に、ZnOからなるバッファ層が形成されていることを特徴とする、請求項1乃至10のいずれか1項に記載の半導体発光素子。   11. The semiconductor light-emitting element according to claim 1, wherein a buffer layer made of ZnO is formed between the ZnO single crystal substrate and the active layer. ZnO単結晶基板を用い、該ZnO単結晶基板の表面を改質させる基板表面処理工程と、前記ZnO単結晶基板又は活性層の少なくとも一方に格子整合された下部クラッド層を形成する下部クラッド層形成工程と、前記下部クラッド層上に窒化ガリウムインジウム[Inx Ga1-x N(0<x<1)]からなる活性層を形成する活性層形成工程と、前記ZnO単結晶基板と前記活性層との間に擬似格子整合層を形成する擬似格子整合層形成工程と、前記ZnO単結晶基板又は前記活性層の少なくとも一方に格子整合された上部クラッド層を前記活性層上に形成する上部クラッド層形成工程と、前記上部クラッド層上にコンタクト層を形成するコンタクト層形成工程と、を備えたことを特徴とする半導体発光素子の製造方法。   Using a ZnO single crystal substrate, a substrate surface treatment step for modifying the surface of the ZnO single crystal substrate, and forming a lower clad layer for forming a lower clad layer lattice-matched to at least one of the ZnO single crystal substrate or the active layer An active layer forming step of forming an active layer made of gallium indium nitride [Inx Ga1-xN (0 <x <1)] on the lower clad layer, and the ZnO single crystal substrate and the active layer A pseudo-lattice matching layer forming step for forming a pseudo-lattice matching layer therebetween, and an upper clad layer forming step for forming an upper clad layer lattice-matched to at least one of the ZnO single crystal substrate or the active layer on the active layer And a contact layer forming step of forming a contact layer on the upper clad layer. 前記擬似格子整合層形成工程は、前記擬似格子整合層を、膜厚が1ML以上、ZnO基板に対して臨界膜厚以下のGaN層で形成することを特徴とする、請求項12に記載の半導体発光素子の製造方法。   13. The semiconductor according to claim 12, wherein the pseudo lattice matching layer forming step forms the pseudo lattice matching layer with a GaN layer having a film thickness of 1 ML or more and a critical film thickness or less with respect to a ZnO substrate. Manufacturing method of light emitting element. 前記擬似格子整合層形成工程は、窒素プラズマを利用し、低温で成長することを特徴とする、請求項12に記載の半導体発光素子の製造方法。   13. The method of manufacturing a semiconductor light emitting device according to claim 12, wherein the pseudo lattice matching layer forming step uses nitrogen plasma and grows at a low temperature. 前記擬似格子整合層形成工程は、擬似格子整合層を形成前に、真空中又は酸素雰囲気中又は酸素プラズマ照射しながら熱処理をすることを特徴とする、請求項12に記載の半導体発光素子の製造方法。   13. The semiconductor light emitting device manufacturing method according to claim 12, wherein in the pseudo lattice matching layer forming step, heat treatment is performed in vacuum, oxygen atmosphere or oxygen plasma irradiation before forming the pseudo lattice matching layer. Method. 前記擬似格子整合層を、前記ZnO単結晶基板の酸素(O)極性のc面(000_1)上に形成することを特徴とする、請求項12乃至15のいずれか1項に記載の半導体発光素子。
16. The semiconductor light emitting device according to claim 12, wherein the pseudo lattice matching layer is formed on an oxygen (O) polar c-plane (000_1) of the ZnO single crystal substrate. .
JP2007196606A 2006-09-08 2007-07-27 Semiconductor light emitting device and manufacturing method thereof Expired - Fee Related JP5192744B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007196606A JP5192744B2 (en) 2007-07-27 2007-07-27 Semiconductor light emitting device and manufacturing method thereof
PCT/JP2007/067505 WO2008029915A1 (en) 2006-09-08 2007-09-07 Semiconductor light emitting device and process for producing the same
US12/399,520 US8222658B2 (en) 2006-09-08 2009-03-06 Semiconductor light emitting element and method of manufacturing therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007196606A JP5192744B2 (en) 2007-07-27 2007-07-27 Semiconductor light emitting device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009032985A true JP2009032985A (en) 2009-02-12
JP5192744B2 JP5192744B2 (en) 2013-05-08

Family

ID=40403162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007196606A Expired - Fee Related JP5192744B2 (en) 2006-09-08 2007-07-27 Semiconductor light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5192744B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212611A (en) * 2009-03-12 2010-09-24 Furukawa Electric Co Ltd:The Semiconductor laser element
WO2019180513A1 (en) * 2018-03-19 2019-09-26 King Abdullah University Of Science And Technology Iii-nitride optoelectronic devices and method of production

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661527A (en) * 1992-08-07 1994-03-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light-emitting element and its manufacture
JPH1051073A (en) * 1996-08-02 1998-02-20 Fujitsu Ltd Semiconductor light emitting device
JP2004235492A (en) * 2003-01-31 2004-08-19 Sharp Corp Oxide-semiconductor light emitting element
JP2004288966A (en) * 2003-03-24 2004-10-14 Sumitomo Electric Ind Ltd Process for growing wurtzite iii nitride semiconductor crystal
JP2005303250A (en) * 2004-03-18 2005-10-27 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661527A (en) * 1992-08-07 1994-03-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light-emitting element and its manufacture
JPH1051073A (en) * 1996-08-02 1998-02-20 Fujitsu Ltd Semiconductor light emitting device
JP2004235492A (en) * 2003-01-31 2004-08-19 Sharp Corp Oxide-semiconductor light emitting element
JP2004288966A (en) * 2003-03-24 2004-10-14 Sumitomo Electric Ind Ltd Process for growing wurtzite iii nitride semiconductor crystal
JP2005303250A (en) * 2004-03-18 2005-10-27 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212611A (en) * 2009-03-12 2010-09-24 Furukawa Electric Co Ltd:The Semiconductor laser element
WO2019180513A1 (en) * 2018-03-19 2019-09-26 King Abdullah University Of Science And Technology Iii-nitride optoelectronic devices and method of production

Also Published As

Publication number Publication date
JP5192744B2 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
US8222658B2 (en) Semiconductor light emitting element and method of manufacturing therefor
JP4948720B2 (en) Nitrogen compound semiconductor laminate, light emitting element, optical pickup system, and method for producing nitrogen compound semiconductor laminate.
US6531408B2 (en) Method for growing ZnO based oxide semiconductor layer and method for manufacturing semiconductor light emitting device using the same
JP2001160627A (en) Group iii nitride compound semiconductor light emitting element
JP2000232238A (en) Nitride semiconductor light-emitting element and manufacture thereof
JPWO2006025407A1 (en) Light emitting device and manufacturing method thereof
JP2011205076A (en) Semiconductor light emitting element and method of manufacturing the same
WO2007138658A1 (en) Nitride semiconductor light-emitting device
JP2009094360A (en) Semiconductor laser diode
JP2007329353A (en) ZnO-BASED SEMICONDUCTOR ELEMENT
JP4540201B2 (en) Method for manufacturing semiconductor device having ZnO-based oxide semiconductor layer
JP3733008B2 (en) III-N compound semiconductor device
JP5401145B2 (en) Method for producing group III nitride laminate
KR20020012630A (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
JP3843245B2 (en) Semiconductor light emitting element and semiconductor light emitting device
JP2007150312A (en) Semiconductor light-emitting device and method of fabricating the same
JP5873260B2 (en) Method for producing group III nitride laminate
JP5128335B2 (en) GaN-based semiconductor substrate, manufacturing method thereof, and semiconductor device
JPH11274560A (en) Semiconductor element and manufacture thereof
JP4425376B2 (en) ZnO-based compound semiconductor light emitting device using silicon substrate and method of manufacturing the same
JP2010040692A (en) Nitride based semiconductor device and method of manufacturing the same
JP5158834B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP5192744B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5392885B2 (en) ZnO-based semiconductor device
JP2001144378A (en) Compound semiconductor light-emitting element and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees