JP2009032973A - Vapor-phase growth method - Google Patents
Vapor-phase growth method Download PDFInfo
- Publication number
- JP2009032973A JP2009032973A JP2007196471A JP2007196471A JP2009032973A JP 2009032973 A JP2009032973 A JP 2009032973A JP 2007196471 A JP2007196471 A JP 2007196471A JP 2007196471 A JP2007196471 A JP 2007196471A JP 2009032973 A JP2009032973 A JP 2009032973A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- phase growth
- temperature
- susceptor
- vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001947 vapour-phase growth Methods 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000006243 chemical reaction Methods 0.000 claims abstract description 37
- 239000010408 film Substances 0.000 claims abstract description 26
- 238000001816 cooling Methods 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 16
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910002804 graphite Inorganic materials 0.000 claims abstract description 13
- 239000010439 graphite Substances 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims description 5
- 239000012071 phase Substances 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 57
- 229910052710 silicon Inorganic materials 0.000 abstract description 57
- 239000010703 silicon Substances 0.000 abstract description 57
- 238000010438 heat treatment Methods 0.000 abstract description 12
- 230000035897 transcription Effects 0.000 abstract 1
- 238000013518 transcription Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 87
- 239000000758 substrate Substances 0.000 description 17
- 230000007423 decrease Effects 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 235000012771 pancakes Nutrition 0.000 description 6
- 239000012808 vapor phase Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000001226 reprecipitation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- 244000294611 Punica granatum Species 0.000 description 1
- 235000014360 Punica granatum Nutrition 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は、主にエピタキシャルウェーハの製造に使用される気相成長方法に関し、詳しくは対象となるウェーハをほぼ垂直に保持してエピタキシャル成長を行う例えばバレル型気相成長装置を使用してエピタキシャルウェーハを製造する気相成長方法に関する。 The present invention relates to a vapor phase growth method mainly used for manufacturing an epitaxial wafer, and more specifically, for example, an epitaxial wafer is formed by using a barrel type vapor phase growth apparatus that performs epitaxial growth while holding the target wafer substantially vertical. The present invention relates to a vapor phase growth method to be manufactured.
気相エピタキシャル成長技術は、バイポーラトランジスタやＭＯＳＬＳＩ等の集積回路の製造に用いられる単結晶薄膜層を気相成長させる技術であり、清浄な半導体単結晶基板（以下ウェーハと称することがある。）上に基板の結晶方位に合せて均一な単結晶薄膜を成長させたり、ドーパント濃度差が大きい接合の急峻な不純物濃度勾配を形成することができるので、極めて重要な技術である。気相エピタキシャル成長装置としては、縦型（パンケーキ型）、バレル型（シリンダー型）、さらに横型の３種類が一般的である。これらの成長装置の原理は共通している。 The vapor phase epitaxial growth technology is a technology for vapor phase growth of a single crystal thin film layer used for manufacturing an integrated circuit such as a bipolar transistor or MOSLSI, and is formed on a clean semiconductor single crystal substrate (hereinafter sometimes referred to as a wafer). This is an extremely important technique because a uniform single crystal thin film can be grown in accordance with the crystal orientation of the substrate, and a steep impurity concentration gradient of a junction having a large dopant concentration difference can be formed. As the vapor phase epitaxial growth apparatus, three types are generally used: a vertical type (pancake type), a barrel type (cylinder type), and a horizontal type. The principle of these growth apparatuses is common.
これらの気相成長装置では、エピタキシャル成長をさせるウェーハの上面にのみ原料ガスを接触させることを目的として、ウェーハを収容する円形のへこみ部がサセプタの上面に設けられる。そして、ザグリ部と呼ばれるこのへこみ部内にウェーハを収容してエピタキシャル成長を行う。 In these vapor phase growth apparatuses, a circular dent portion for accommodating a wafer is provided on the upper surface of the susceptor for the purpose of bringing the source gas into contact only with the upper surface of the wafer to be epitaxially grown. Then, the wafer is accommodated in this recessed portion called a counterbore portion and epitaxial growth is performed.
縦型気相成長装置の一種としてパンケーキ式装置がある。この縦型気相成長装置においては、ベースプレート上に釣鐘状のベルジャを載置することで反応室が形成されており、その内にウェーハを載置する水平円盤型のサセプタが水平に配置されている。気相成長の際には、サセプタの上面に設けられたザグリ部にウェーハを載置し、原料ガスを反応室内に流通させる。このとき、サセプタ下部に置かれた高周波加熱コイルによってサセプタが加熱され、さらにサセプタからの熱伝導でウェーハが加熱され、ウェーハ上に噴出された原料ガスがウェーハ表面で反応し、ウェーハ表面に薄膜のエピタキシャル層を気相成長させる。 One type of vertical vapor phase growth apparatus is a pancake type apparatus. In this vertical type vapor phase growth apparatus, a reaction chamber is formed by mounting a bell-shaped bell jar on a base plate, and a horizontal disk type susceptor for mounting a wafer is horizontally disposed therein. Yes. In vapor phase growth, a wafer is placed on a counterbore provided on the upper surface of the susceptor, and a source gas is circulated in the reaction chamber. At this time, the susceptor is heated by a high-frequency heating coil placed under the susceptor, the wafer is further heated by heat conduction from the susceptor, and the raw material gas ejected on the wafer reacts on the wafer surface, and a thin film is formed on the wafer surface. The epitaxial layer is vapor grown.
一方、バレル型気相成長装置においては、逆釣鐘状に固定されたベルジャ内に、サセプタが吊り下げられたシールプレートを載せることで反応室が形成される。この反応室内には、半導体基板を側面に載置する多角柱型のサセプタがほぼ垂直に配置されている。気相成長の際には、サセプタの側面に設けられたザグリ部にウェーハを載置し、原料ガスを反応室内に流通させる。このとき、ザグリ部に載置したウェーハは、反応室外部に設置されたランプにより加熱され、ウェーハ上に噴出された原料ガスがウェーハ表面で反応し、ウェーハ表面に薄膜のエピタキシャル層を気相成長させる。 On the other hand, in a barrel type vapor phase growth apparatus, a reaction chamber is formed by placing a seal plate with a susceptor suspended in a bell jar fixed in an inverted bell shape. In this reaction chamber, a polygonal column type susceptor for placing the semiconductor substrate on the side surface is arranged substantially vertically. At the time of vapor phase growth, the wafer is placed on a counterbore provided on the side surface of the susceptor, and the source gas is circulated in the reaction chamber. At this time, the wafer placed on the counterbore is heated by a lamp installed outside the reaction chamber, and the raw material gas ejected onto the wafer reacts on the wafer surface, and a thin-film epitaxial layer is vapor-phase grown on the wafer surface. Let
また、半導体基板にエピタキシャル反応を行う前、サセプタにあらかじめＳｉを数ミクロン堆積させておく、いわゆるＳｉコートが行われることがある。これは、サセプタの表面をＳｉ膜で覆うことで、サセプタから半導体基板への汚染を防ぐ役割があり、近年広く用いられている。 Also, before performing an epitaxial reaction on the semiconductor substrate, a so-called Si coating in which Si is deposited in advance on the susceptor by several microns may be performed. This has the role of preventing contamination of the semiconductor substrate from the susceptor by covering the surface of the susceptor with a Si film, and has been widely used in recent years.
しかし、パンケーキ式装置では、このサセプタ上のポリシリコンが、エピタキシャル反応中に半導体基板の裏面に析出する、いわゆる裏面シリコン転写が起きることがある。この裏面シリコン転写は、パンケーキ式装置では、基板の加熱がサセプタからの熱伝導で行われるため、常に半導体基板はサセプタより温度が低い状態にあることが原因で生じると考えられていた。 However, in a pancake apparatus, so-called backside silicon transfer may occur in which polysilicon on the susceptor is deposited on the backside of the semiconductor substrate during the epitaxial reaction. This backside silicon transfer is considered to be caused by the fact that the temperature of the semiconductor substrate is always lower than that of the susceptor because the substrate is heated by heat conduction from the susceptor in the pancake type apparatus.
この現象をうまく利用した例として、高濃度ドープ基板でのオートドーピング抑制のためのＳｉシールがある(特許文献１)。しかし、裏面への析出が不均一であったり、局所的に析出が起きた場合にはエピタキシャルウェーハの厚み異常を引き起こし、デバイス工程での歩留低下につながってしまうという問題があった。 As an example of successfully utilizing this phenomenon, there is a Si seal for suppressing auto-doping in a heavily doped substrate (Patent Document 1). However, when the deposition on the back surface is non-uniform or when the deposition occurs locally, the thickness of the epitaxial wafer becomes abnormal, leading to a decrease in yield in the device process.
一方、バレル型気相成長装置では、加熱が外部にあるランプで行われるため、サセプタよりランプに近い半導体基板の方が温度が高い状態にある。そのためバレル型気相成長装置においてはパンケーキ型反応機で生じる裏面シリコン転写は起きないと思われてきた。 On the other hand, in the barrel type vapor phase growth apparatus, since the heating is performed by an external lamp, the temperature of the semiconductor substrate closer to the lamp is higher than that of the susceptor. For this reason, it has been considered that the backside silicon transfer generated in the pancake reactor does not occur in the barrel type vapor phase growth apparatus.
ところが、我々は、従来、裏面シリコン転写は生じにくいと考えられていたバレル型気相成長装置において、プロセス条件によって裏面シリコン転写が起きてしまう場合があることを見出した。
そこで、前記問題を解決するために、本発明は、バレル型気相成長装置での裏面シリコン転写を抑制し、高品質のエピタキシャルウェーハを生産できる気相成長装置および気相成長方法を提供することを目的とする。
However, we have found that backside silicon transfer may occur depending on process conditions in a barrel-type vapor phase growth apparatus, which has conventionally been thought to be difficult to transfer backside silicon.
Accordingly, in order to solve the above problems, the present invention provides a vapor phase growth apparatus and a vapor phase growth method capable of producing a high quality epitaxial wafer by suppressing backside silicon transfer in a barrel type vapor phase growth apparatus. With the goal.
上記目的を達成するための本発明は、ウェーハ表面に薄膜を気相成長させる気相成長方法であって、反応室内に複数枚の板状のサセプタが角錐台形状に設置され、該サセプタは表面にＳｉ膜が形成された黒鉛からなり、該サセプタの外表面にウェーハを収容可能な円形ザグリ部が形成されている気相成長装置の前記ザグリ部にウェーハを収容し、該ウェーハを外表面側から加熱して、ウェーハ表面に薄膜を気相成長させ、その後冷却する際に、少なくとも気相成長温度より所定温度までは１００℃／分以下の降温速度で降温することを特徴とする気相成長方法である（請求項１）。 In order to achieve the above object, the present invention provides a vapor phase growth method for vapor-depositing a thin film on a wafer surface, wherein a plurality of plate-like susceptors are installed in a truncated pyramid shape in a reaction chamber, The wafer is accommodated in the counterbore portion of the vapor phase growth apparatus, which is made of graphite having a Si film formed thereon and formed with a circular counterbore portion capable of accommodating the wafer on the outer surface of the susceptor. The thin film is vapor-phase grown on the wafer surface and then cooled, and then cooled at least at a temperature-decreasing rate of 100 ° C./min or less from the vapor-phase growth temperature to a predetermined temperature. A method (claim 1).
このように、反応室内に複数枚の板状のサセプタが角錐台形状に設置され、該サセプタは表面にＳｉ膜が形成された黒鉛からなり、該サセプタの外表面にウェーハを収容可能な円形ザグリ部が形成されている気相成長装置の前記ザグリ部にウェーハを収容し、該ウェーハを外表面側から加熱して、ウェーハ表面に薄膜を気相成長させ、その後冷却する際に、少なくとも気相成長温度より所定温度までは１００℃／分以下の降温速度で降温することで、バレル型気相成長装置を用いる場合であっても、半導体基板の裏面に裏面シリコン転写が発生せず、高品質のエピタキシャルウェーハを生産することができる。 In this way, a plurality of plate-shaped susceptors are installed in a reaction chamber in a truncated pyramid shape, and the susceptor is made of graphite having a Si film formed on the surface, and a circular counterbore that can accommodate a wafer on the outer surface of the susceptor. When the wafer is accommodated in the counterbore portion of the vapor phase growth apparatus in which the portion is formed, the wafer is heated from the outer surface side, and a thin film is vapor grown on the wafer surface, and then cooled, at least the vapor phase By lowering the temperature from the growth temperature to a predetermined temperature at a rate of 100 ° C./min or less, even if a barrel type vapor phase growth apparatus is used, backside silicon transfer does not occur on the backside of the semiconductor substrate, and high quality Epitaxial wafers can be produced.
また、前記気相成長方法において、前記サセプタの表面に形成されるＳｉ膜は、前記黒鉛にＳｉＣ膜をコートした上に形成されているものとするのが好ましい（請求項２）。 In the vapor phase growth method, it is preferable that the Si film formed on the surface of the susceptor is formed on the graphite coated with a SiC film.
このように、表面にＳｉＣ膜をコートし、その上にＳｉ膜が形成された黒鉛製のサセプタを用いることで、気相成長プロセスにおいて効果的にサセプタからの汚染を防ぐことができ、高品質のエピタキシャルウェーハを生産することができる。 Thus, by using a susceptor made of graphite with a SiC film coated on the surface and a Si film formed thereon, contamination from the susceptor can be effectively prevented in the vapor phase growth process, and high quality Epitaxial wafers can be produced.
また、前記降温速度は３０℃／分以上とするのが好ましい（請求項３）。 Further, it is preferable that the temperature lowering rate is 30 ° C./min or more.
このように、気相成長温度からの降温時に、所定温度までの降温速度を３０℃／分以上とすることで、生産性をそれほど落とすことなく効果的に裏面シリコン転写を抑制することができ、高品質のエピタキシャルウェーハを生産することができる。 In this way, when the temperature is lowered from the vapor phase growth temperature, by setting the rate of temperature reduction to a predetermined temperature to 30 ° C./min or more, the backside silicon transfer can be effectively suppressed without significantly reducing the productivity. High quality epitaxial wafers can be produced.
また、前記所定温度は、８００℃以上１１００℃以下の温度とするのが好ましい（請求項４）。 The predetermined temperature is preferably set to a temperature of 800 ° C. or higher and 1100 ° C. or lower (claim 4).
このように、前記所定温度を８００℃以上１１００℃以下の温度とすることで、生産性を無駄に落とすことなく効果的に裏面シリコン転写を抑制することができ、高品質のエピタキシャルウェーハを生産することができる。 Thus, by setting the predetermined temperature to a temperature of 800 ° C. or higher and 1100 ° C. or lower, it is possible to effectively suppress backside silicon transfer without wasting productivity, and to produce a high-quality epitaxial wafer. be able to.
前記所定温度まで降温した後は、７０℃／分以上の降温速度で降温することが好ましい（請求項５）。 After the temperature is lowered to the predetermined temperature, the temperature is preferably lowered at a temperature lowering rate of 70 ° C./min or more.
このように、前記所定温度まで降温した後は、７０℃／分以上の降温速度で降温することで、より効果的に生産性を無駄に落とすことなく効果的に裏面シリコン転写を抑制することができ、高品質のエピタキシャルウェーハを生産することができる。 As described above, after the temperature is lowered to the predetermined temperature, by lowering the temperature at a temperature lowering speed of 70 ° C./min or more, it is possible to effectively suppress backside silicon transfer without wastefully reducing productivity. And high quality epitaxial wafers can be produced.
本発明に係る気相成長方法であれば、バレル型の気相成長装置においてもウェーハ裏面への裏面シリコン転写を抑制することができ、高品質で、歩留まりが高いエピタキシャルウェーハを生産することができる。 The vapor phase growth method according to the present invention can suppress backside silicon transfer to the back side of a wafer even in a barrel type vapor phase growth apparatus, and can produce an epitaxial wafer with high quality and high yield. .
前述のように、従来、バレル型気相成長装置は、パンケーキ式装置と比べて裏面シリコン転写は生じにくいと考えられていた。しかし、プロセス条件によってバレル型気相成長装置においても裏面シリコン転写が起きてしまう場合があることがわかった。 As described above, conventionally, it has been considered that the barrel type vapor phase growth apparatus is less likely to cause backside silicon transfer as compared with the pancake type apparatus. However, it has been found that backside silicon transfer may occur in the barrel type vapor phase growth apparatus depending on the process conditions.
上記課題を解決するために、まず本発明者は裏面シリコン転写の発生メカニズムについて詳細な調査を行った。調査した結果、前記裏面シリコン転写は、転写源となるＳｉの存在、物質移動による再析出、サセプタとウェーハの接触、これら三つの条件が揃ったときに発生することを見出した。 In order to solve the above problems, the present inventor first conducted a detailed investigation on the generation mechanism of backside silicon transfer. As a result of investigation, it has been found that the backside silicon transfer occurs when the presence of Si serving as a transfer source, reprecipitation due to mass transfer, contact between the susceptor and the wafer, and all these three conditions are met.
裏面シリコン転写は、サセプタをコートしたポリＳｉが気相成長プロセス中に分解し、それがウェーハ側に再析出することで起きる。すなわち、サセプタがポリＳｉでコートされていなければ発生しない。しかし、前述したように現状の気相成長プロセスではサセプタからの汚染を防ぐ目的で、サセプタをＳｉコートすることが標準で行われている。このＳｉコートをなくすことは、エピタキシャルウェーハの品質への影響を考えると望ましくない。 Backside silicon transfer occurs when the susceptor-coated poly-Si decomposes during the vapor deposition process and re-deposits on the wafer side. That is, it does not occur unless the susceptor is coated with poly-Si. However, as described above, in the current vapor phase growth process, the susceptor is Si-coated as a standard for the purpose of preventing contamination from the susceptor. It is not desirable to eliminate the Si coat in view of the influence on the quality of the epitaxial wafer.
また、黒鉛製のサセプタ表面にＳｉＣ膜をコートし、その上にＳｉコートすることで、気相成長プロセス中のサセプタからの汚染をより効果的に防ぐことができる。しかし、Ｓｉ膜の下にＳｉＣ膜がコートされていても、裏面シリコン転写が生じてしまっていた。 Further, by coating the surface of the susceptor made of graphite with a SiC film and coating it with Si, contamination from the susceptor during the vapor phase growth process can be more effectively prevented. However, even if a SiC film is coated under the Si film, backside silicon transfer has occurred.
しかし、サセプタをコートしたポリＳｉが分解しても、それが基板ウェーハ側に再析出しなければ裏面シリコン転写は生じない。裏面シリコン転写は、サセプタ上に存在したポリＳｉが、基板ウェーハ裏面に物質移動したために生じる。 However, even if the poly-Si coated with the susceptor is decomposed, backside silicon transfer does not occur unless it is re-deposited on the substrate wafer side. Backside silicon transfer occurs because the poly-Si present on the susceptor has moved to the backside of the substrate wafer.
図１はシリコン基板上へのシリコンの析出反応をアレニウスプロットしたものである。通常、産業ベースで使用される温度範囲では図中左側の傾きの緩やかな供給律速になっている。そこでの活性化エネルギーは、傾きから約２．３×１０４Ｊ/ｍｏｌと見積もられる。一方、図２はＨＣｌガスによるシリコンのエッチング反応をアレニウスプロットしたものである。同様にこの供給律速下での活性化エネルギーは傾きから約５．４×１０４Ｊ/ｍｏｌと見積もられる。 FIG. 1 is an Arrhenius plot of the silicon deposition reaction on a silicon substrate. Normally, in the temperature range used on an industrial basis, the supply rate is controlled with a gentle slope on the left side of the figure. The activation energy there is estimated to be about 2.3 × 10 4 J / mol from the slope. On the other hand, FIG. 2 is an Arrhenius plot of the etching reaction of silicon by HCl gas. Similarly, the activation energy under this supply rate control is estimated to be about 5.4 × 10 4 J / mol from the slope.
図３はＳｉコートＳをしたサセプタ２にウェーハＷを載置した状態を模式的に表したものである。サセプタ２とウェーハＷ裏面とで囲われる空間では、シリコンの析出反応とエッチング反応の両方が起きていると考えられる。その際、図１，２で示した活性化エネルギーの違いから、温度が高い領域では活性化エネルギーの大きなエッチング反応が優勢になり、逆に温度が低い領域では析出反応の方が優勢になる。サセプタとウェーハ裏面とで囲われる空間内で温度差があると、高温側でシリコンのエッチングが進み低温側にはそのシリコンの析出が起きる。すなわち、物質移動が生じることになる。
FIG. 3 schematically shows a state where the wafer W is placed on the
以上のようなメカニズムにより、ウェーハとサセプタ間でのシリコンの物質移動は高温側から低温側に向かって生じる。バレル型反応機の場合、加熱が外部にあるランプで行われるため、サセプタよりランプに近いウェーハの方が温度は高い。そのためランプで加熱している間は、物質移動によるポリＳｉ再析出が起こらない。すなわち、裏面シリコン転写が生じることはない。しかし、気相成長反応終了後の冷却工程では、ウェーハはサセプタ表面側から冷却されるため、熱容量の大きいサセプタよりウェーハの方が温度の降下が速く、ウェーハがサセプタより低温になってしまう。そのため、バレル型気相成長装置において、その冷却工程、特に冷却直後に裏面シリコン転写が発生する条件を満たすことがわかった。 Due to the mechanism described above, mass transfer of silicon between the wafer and the susceptor occurs from the high temperature side to the low temperature side. In the case of a barrel-type reactor, since heating is performed by an external lamp, the temperature of the wafer closer to the lamp is higher than that of the susceptor. Therefore, poly Si reprecipitation due to mass transfer does not occur while heating with a lamp. That is, backside silicon transfer does not occur. However, in the cooling process after completion of the vapor phase growth reaction, since the wafer is cooled from the susceptor surface side, the temperature of the wafer decreases more rapidly than the susceptor having a large heat capacity, and the wafer becomes cooler than the susceptor. For this reason, it was found that the barrel type vapor phase growth apparatus satisfies the condition that the backside silicon transfer occurs immediately after the cooling process, particularly immediately after cooling.
しかし、上記の条件を満たしても、転写するシリコン源であるサセプタと転写先のウェーハが非常に近接しているか接触していないと裏面シリコン転写は発生しない。図４は、サセプタ２のザグリ部４における加熱時（Ａ）のウェーハのそりと、冷却時（Ｂ）のウェーハＷのそりを示した図である。前述したようにバレル型気相成長装置では加熱はウェーハＷの表面側から行われる。そのため加熱時は裏面に比べ表面の温度が高くなり、表裏の熱膨張に違いによりウェーハは凸状に反っている(図４（Ａ）参照)。
However, even if the above conditions are satisfied, backside silicon transfer does not occur unless the susceptor, which is the silicon source to be transferred, is very close to or in contact with the transfer destination wafer. FIG. 4 is a view showing warpage of the wafer during heating (A) and warping of the wafer W during cooling (B) in the
上記のように、ウェーハが凸状に反ることから、従来は、サセプタのザグリ部の底面の形状が平らでもウェーハの中心付近と接触することはなく、裏面シリコン転写など裏面品質に影響を及ぼすことはないと思われてきた。しかし、図４（Ｂ）に示すように、冷却中はウェーハＷ表面のほうが先に冷える為、表裏の温度差は反応中とは逆になり、凹状に反ってしまうことになる。その結果、ザグリ部４の底面が平らであると、基板ウェーハＷの裏面とサセプタ２が接触し、裏面品質が悪化する可能性があることが見出された。
As described above, since the wafer warps in a convex shape, conventionally, even if the shape of the bottom surface of the counterbore portion of the susceptor is flat, it does not come in contact with the vicinity of the center of the wafer, and affects the back surface quality such as back surface silicon transfer. I thought it wouldn't be. However, as shown in FIG. 4B, during the cooling, the surface of the wafer W cools first, so that the temperature difference between the front and back is opposite to that during the reaction and warps in a concave shape. As a result, it has been found that if the bottom surface of the
上述したように、裏面シリコン転写は気相成長反応直後の冷却過程で生じることがわかった。また、裏面シリコン転写の発生を防ぐには、前述の三つの条件を一つでも成立させなければ良い。そこで、本発明では、物質移動による再析出に着目し、降温工程での基板ウェーハとサセプタとの温度差をなくす若しくは出来るだけ小さくすることとした。 As described above, it has been found that backside silicon transfer occurs in the cooling process immediately after the vapor phase growth reaction. Further, in order to prevent the backside silicon transfer from occurring, it is sufficient that none of the above three conditions is satisfied. Therefore, in the present invention, focusing on reprecipitation due to mass transfer, the temperature difference between the substrate wafer and the susceptor in the temperature lowering process is eliminated or made as small as possible.
前述したように、裏面シリコン転写は、サセプタの温度より基板ウェーハの温度の方が低くなり、その温度差が大きいときに生じる。そのため、気相成長反応後の降温速度を緩やかにすることで両者の温度差は小さくなり、裏面シリコン転写は抑えられる。そこで、本発明では、気相成長直後の冷却工程において、少なくとも気相成長温度より１００℃／分以下の降温速度で降温することとした。従来は、気相成長直後の降温速度は１００℃／分を超えていた。 As described above, the backside silicon transfer occurs when the temperature of the substrate wafer is lower than the temperature of the susceptor and the temperature difference is large. For this reason, the temperature difference between the two is reduced by slowing the temperature drop rate after the vapor phase growth reaction, and the backside silicon transfer can be suppressed. Therefore, in the present invention, in the cooling process immediately after the vapor phase growth, the temperature is lowered at a temperature drop rate of 100 ° C./min or less from the vapor phase growth temperature. Conventionally, the rate of temperature drop immediately after vapor phase growth has exceeded 100 ° C./min.
また、シリコンの成長反応はガスの分解によって生じるため、系の温度が高いほどシリコン転写も起きやすい。逆に言うと、系の温度が下がれば、ウェーハとサセプタの温度差が大きくなってもシリコン転写は起きない。そのため、反応が活性な高温の領域のみ降温速度を緩やかにすれば、裏面シリコン転写は抑えられる。そこで、本発明では、１００℃／分以下の降温速度で降温するのは反応が活発な気相成長直後の高温領域のみとした。 In addition, since the silicon growth reaction is caused by gas decomposition, the higher the system temperature, the easier the silicon transfer occurs. In other words, if the temperature of the system decreases, silicon transfer will not occur even if the temperature difference between the wafer and the susceptor increases. Therefore, if the rate of temperature decrease is moderated only in the high temperature region where the reaction is active, backside silicon transfer can be suppressed. Therefore, in the present invention, the temperature is lowered at a temperature lowering rate of 100 ° C./min or less only in the high temperature region immediately after the vapor phase growth in which the reaction is active.
以下では、本発明の実施の形態について、添付した図面に基づいて具体的に説明するが、本発明はこれに限定されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited thereto.
図５は本発明で使用する気相成長装置の一例を示す断面概略模式図である。このバレル型気相成長装置においては、逆釣鐘状に固定されたベルジャ１内に、サセプタ２が吊り下げられたシールプレート８を載せることで反応室が形成される。この反応室内には、ウェーハを側面に載置する角錐台形状のサセプタ２が垂直に配置され、反応室外部にはウェーハを加熱するためのランプ３が設置されている。また、前記サセプタ２は、表面にＳｉ膜が形成された黒鉛からなる。
FIG. 5 is a schematic cross-sectional view showing an example of a vapor phase growth apparatus used in the present invention. In this barrel type vapor phase growth apparatus, a reaction chamber is formed by placing a
サセプタ２のザグリ部４にウェーハを載置する。そして、原料ガスをガス導入口５より供給し、ジェット６と呼ばれるガス噴出口から噴出して反応室に導入し、ガス排出口７から排出する。このとき、ウェーハはランプ３により加熱されているので、噴出された原料ガスはウェーハ表面で反応し、ウェーハ表面に薄膜のエピタキシャル層を気相成長させる。
A wafer is placed on the
その後、冷却工程での降温時に降温速度１００℃／分以下、３０℃／分以上で、所定の温度までウェーハを冷却し、その後７０℃／分以上でウェーハ取り出し温度まで冷却してからウェーハを取り出す。このようにすることで、気相成長直後の高温領域の冷却過程でウェーハ裏面とザグリ底面との温度差が小さくなり、裏面シリコン転写などの裏面品質の悪化がないエピタキシャルウェーハを提供できる。 Thereafter, when the temperature is lowered in the cooling process, the wafer is cooled to a predetermined temperature at a temperature lowering rate of 100 ° C./min or less and 30 ° C./min or more, and then cooled to the wafer take-out temperature at 70 ° C./min or more and then taken out. . By doing so, the temperature difference between the back surface of the wafer and the bottom surface of the counterbore becomes small in the cooling process of the high temperature region immediately after the vapor phase growth, and an epitaxial wafer can be provided which does not deteriorate the back surface quality such as back surface silicon transfer.
なお、ウェーハは、例えばシリコンウェーハを用いることができるが、他の半導体ウェーハ等でもよく、特に限定はされない。また、薄膜は例えばシリコン薄膜とできるが、原料ガスを適宜選択することにより他の半導体薄膜ともでき、特に限定されない。 As the wafer, for example, a silicon wafer can be used, but another semiconductor wafer or the like may be used, and is not particularly limited. Further, the thin film can be, for example, a silicon thin film, but other semiconductor thin films can be formed by appropriately selecting a source gas, and is not particularly limited.
また、サセプタ表面は、黒鉛の上にＳｉＣ膜をコートし、その上にＳｉ膜が形成されることで、気相成長プロセス中のサセプタからの汚染をより効果的に防ぐことができる。従って、サセプタ表面に形成されるＳｉ膜の下にはＳｉＣ膜をコートすることが好ましい。 Further, the surface of the susceptor is coated with a SiC film on graphite, and the Si film is formed thereon, whereby contamination from the susceptor during the vapor phase growth process can be more effectively prevented. Therefore, it is preferable to coat the SiC film under the Si film formed on the susceptor surface.
また、裏面シリコン転写抑制には、降温速度を小さくすればするほど効果が高い。しかし、降温速度を小さくすることはプロセス時間の延長につながり生産性を落とすことになる。そのため、本発明では降温速度の下限を３０℃／分とするのが好ましい。但し、生産性の点から下限を設けているが、これより遅くても構わない。 Moreover, the lower the temperature drop rate, the higher the effect of suppressing backside silicon transfer. However, reducing the temperature drop rate leads to an extension of the process time and decreases productivity. Therefore, in the present invention, the lower limit of the temperature lowering rate is preferably 30 ° C./min. However, a lower limit is set from the viewpoint of productivity, but it may be slower.
また、裏面シリコン転写抑制は、より低い温度まで降温速度を緩やかにすればするほどより確実に効果を得られる。しかし、低い温度まで降温速度を緩やかにすることはプロセス時間の延長につながり生産性を落とすことになる。そのため、本発明では降温速度を緩やかにする温度範囲を８００℃以上とするのが好ましい。但し、これも生産性の点から下限を設けているが、これより低くても構わない。 In addition, the backside silicon transfer suppression can be more surely achieved as the rate of temperature decrease is lowered to a lower temperature. However, slowing the temperature decrease rate to a low temperature leads to an extension of the process time and decreases productivity. Therefore, in the present invention, it is preferable that the temperature range in which the temperature decrease rate is moderated is 800 ° C. or higher. However, this also sets a lower limit in terms of productivity, but it may be lower.
以下に本発明の実施例をあげてさらに具体的に説明するが、本発明はこれらに限定されるものではない。 Examples of the present invention will be described in more detail below, but the present invention is not limited thereto.
（比較例、実施例）
図５のバレル型気相成長装置を用い、直径６インチ、厚さ６２５μｍのシリコンウェーハをサセプタ２のザグリ部４に収容し、ウェーハ上にシリコンのエピタキシャル層を気相成長させた。その後、加熱用のランプ３を消灯し、従来と同様に自然冷却により２５０℃まで冷却してからエピタキシャルウェーハを取り出した(比較例１)。このとき、気相成長反応後冷却を開始してから８００℃までの自然冷却による降温速度は１２０℃／分であった。これに対し、同様に気相成長を行った後、加熱ランプのパワーを制御することで気相成長反応後の降温速度を１００℃／分（実施例１）、８０℃／分（実施例２）、６０℃／分（実施例３)、４０℃／分（実施例４)、２０℃／分（実施例５）と５水準振って、８００℃まで冷却し、その後完全に加熱ランプ３のパワーを落としてその後は自然冷却により２５０℃まで冷却してからエピタキシャルウェーハを取り出した。各比較例、実施例においてそれぞれ１５００枚のウェーハにエピタキシャル成長を行った。また、サセプタ２は、表面にＳｉＣ膜がコートされた黒鉛製であり、ウェーハを仕込む前にあらかじめ前記ＳｉＣ膜の上に約１μｍのポリＳｉをコートしたものを用いた。なお、測温はサセプタ裏面の温度をパイロメータにより行った。
(Comparative example, Example)
Using a barrel type vapor phase growth apparatus of FIG. 5, a silicon wafer having a diameter of 6 inches and a thickness of 625 μm was accommodated in the
また、実施例６、７では、上記の気相成長反応後の降温速度を６０℃／分とし、この降温速度で冷却するのは、実施例６では１１００℃まで、実施例７では１０００℃までとした。その後完全に加熱ランプ３のパワーを落としてその後は自然冷却により２５０℃まで冷却してからエピタキシャルウェーハを取り出した。それぞれ１５００枚のウェーハにエピタキシャル成長を行った。
In Examples 6 and 7, the temperature lowering rate after the vapor phase growth reaction is set to 60 ° C./min. Cooling at this temperature lowering rate is up to 1100 ° C. in Example 6 and up to 1000 ° C. in Example 7. It was. Thereafter, the power of the
表１は比較例１および実施例１−７、それぞれについて裏面シリコン転写の発生割合を比較したものである。降温速度を緩めずに自然冷却をした比較例１の場合、１５００枚中１１枚（発生率０．７％）に裏面シリコン転写の発生がみられた。一方、８００℃まで降温速度を穏やかにした実施例１では１５００枚中６枚（発生率０．４％）、実施例２では１５００枚中２枚（発生率０．１３％）、実施例３−５では１５００枚中０枚（発生率０％）であった。また、１１００℃まで降温速度を穏やかにした実施例６では１５００枚中３枚（発生率０．２％）、１０００℃まで降温速度を穏やかにした実施例７では１５００枚中１枚（発生率０．０７％）であった。 Table 1 compares the rate of occurrence of backside silicon transfer for Comparative Example 1 and Examples 1-7. In the case of Comparative Example 1 in which natural cooling was performed without loosing the rate of temperature decrease, generation of backside silicon transfer was observed on 11 out of 1500 sheets (occurrence rate: 0.7%). On the other hand, in Example 1 in which the temperature decrease rate was moderated to 800 ° C., 6 out of 1500 sheets (occurrence rate 0.4%), and in Example 2 2 out of 1500 sheets (occurrence rate 0.13%), Example 3 In -5, it was 0 out of 1500 sheets (occurrence rate 0%). In Example 6 where the temperature drop rate was moderated to 1100 ° C., 3 out of 1500 sheets (occurrence rate 0.2%), and in Example 7 where the temperature decrease rate was moderated to 1000 ° C., 1 sheet per 1500 sheets (occurrence rate) 0.07%).
表１から分かるように実施例１−５では、比較例１に比べ裏面シリコン転写の発生割合が少なくなり、特に実施例３−５では裏面シリコン転写は１枚も発生していない。このように、気相成長反応後の冷却時に、気相成長反応直後より８００℃までの降温速度を１００℃／分以下にすることで、ウェーハ裏面への裏面シリコン転写を抑制することができることがわかった。また、気相成長反応直後より１１００℃、１０００℃まで穏やかな降温速度で冷却した実施例６、７でも、比較例１に比べ裏面シリコン転写の発生割合が少なかった。このことから、気相成長温度より１１００℃以下の温度まで降温速度を穏やかにすればウェーハ裏面への裏面シリコン転写を抑制することができ、裏面品質が大幅に改善されることがわかった。また、以上の結果から、１００℃／分以下の穏やかな降温速度で所定の温度まで冷却すれば、その後は降温速度を速めても、十分にウェーハ裏面への裏面シリコン転写を抑制することができることが明らかとなった。 As can be seen from Table 1, in Example 1-5, the generation rate of backside silicon transfer is smaller than in Comparative Example 1, and in particular, no backside silicon transfer occurs in Example 3-5. As described above, at the time of cooling after the vapor phase growth reaction, the backside silicon transfer to the back surface of the wafer can be suppressed by setting the temperature decrease rate from immediately after the vapor phase growth reaction to 800 ° C. to 100 ° C./min or less. all right. Further, even in Examples 6 and 7 which were cooled at a moderate temperature decrease rate to 1100 ° C. and 1000 ° C. immediately after the vapor phase growth reaction, the generation rate of backside silicon transfer was smaller than that in Comparative Example 1. From this, it was found that the backside silicon transfer to the backside of the wafer can be suppressed and the backside quality can be greatly improved if the temperature-fall rate is moderated to a temperature of 1100 ° C. or lower from the vapor phase growth temperature. In addition, from the above results, if the temperature is cooled to a predetermined temperature at a gentle temperature decrease rate of 100 ° C./min or less, the backside silicon transfer to the wafer back surface can be sufficiently suppressed even if the temperature decrease rate is increased thereafter. Became clear.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な効果を奏するいかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above embodiment is an exemplification, and the technical scope of the present invention is anything that has substantially the same configuration as the technical idea described in the claims of the present invention and has the same effect. Is included.
例えば、上記では、表面にコートされたＳｉＣ膜の上にＳｉ膜を形成した黒鉛製のサセプタを用いているが本発明はこれに限定されるものではない。表面にＳｉ膜がコートされている黒鉛製のサセプタとすれば、ＳｉＣ膜が形成されていなくても同様な問題が生じ、本発明が有効である。 For example, in the above, a susceptor made of graphite in which a Si film is formed on a SiC film coated on the surface is used, but the present invention is not limited to this. If a susceptor made of graphite having a Si film coated on its surface, similar problems occur even if no SiC film is formed, and the present invention is effective.
１…ベルジャ、 ２…サセプタ、 ３…ランプ、
４…ザクリ部、 ５…ガス導入口、 ６…ジェット、
７…ガス排出口、 ８…シールプレート Ｗ…ウェーハ、
Ｓ…Ｓｉコート。
1 ...
4 ... Pomegranate part, 5 ... Gas inlet, 6 ... Jet,
7 ... Gas outlet, 8 ... Seal plate W ... Wafer,
S ... Si coat.
Claims (5)
5. The vapor phase growth method according to claim 1, wherein after the temperature is lowered to the predetermined temperature, the temperature is lowered at a temperature lowering rate of 70 ° C./min or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007196471A JP4910931B2 (en) | 2007-07-27 | 2007-07-27 | Vapor growth method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007196471A JP4910931B2 (en) | 2007-07-27 | 2007-07-27 | Vapor growth method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009032973A true JP2009032973A (en) | 2009-02-12 |
| JP4910931B2 JP4910931B2 (en) | 2012-04-04 |
Family
ID=40403154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007196471A Active JP4910931B2 (en) | 2007-07-27 | 2007-07-27 | Vapor growth method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4910931B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009272633A (en) * | 2008-05-09 | 2009-11-19 | Siltronic Ag | Method for producing epitaxially coated semiconductor wafer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11283987A (en) * | 1998-03-27 | 1999-10-15 | Sumitomo Metal Ind Ltd | Silicon epitaxial wafer and manufacture thereof |
| WO2002097872A1 (en) * | 2001-05-31 | 2002-12-05 | Shin-Etsu Handotai Co., Ltd. | Method of fabricating semiconductor wafer and susceptor used therefor |
| JP2003022975A (en) * | 2001-07-09 | 2003-01-24 | Sumitomo Electric Ind Ltd | Epitaxial wafer and method of manufacturing it |
-
2007
- 2007-07-27 JP JP2007196471A patent/JP4910931B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11283987A (en) * | 1998-03-27 | 1999-10-15 | Sumitomo Metal Ind Ltd | Silicon epitaxial wafer and manufacture thereof |
| WO2002097872A1 (en) * | 2001-05-31 | 2002-12-05 | Shin-Etsu Handotai Co., Ltd. | Method of fabricating semiconductor wafer and susceptor used therefor |
| JP2003022975A (en) * | 2001-07-09 | 2003-01-24 | Sumitomo Electric Ind Ltd | Epitaxial wafer and method of manufacturing it |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009272633A (en) * | 2008-05-09 | 2009-11-19 | Siltronic Ag | Method for producing epitaxially coated semiconductor wafer |
| US9240316B2 (en) | 2008-05-09 | 2016-01-19 | Siltronic Ag | Method for producing an epitaxially coated semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4910931B2 (en) | 2012-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101559977B1 (en) | Silicon epitaxial wafer and method for manufacturing the same | |
| JP5161748B2 (en) | Vapor growth susceptor, vapor growth apparatus, and epitaxial wafer manufacturing method | |
| JP5273150B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP2004297034A (en) | Thermal treatment equipment and thermal treatment method using the same | |
| JP2009071210A (en) | Susceptor and epitaxial growth system | |
| JP4910931B2 (en) | Vapor growth method | |
| JP5040333B2 (en) | Vapor growth susceptor, vapor growth apparatus and vapor growth method | |
| JP5459257B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP2009032946A (en) | Vapor phase growth system and vapor-phase growth method | |
| JP2009135202A (en) | Semiconductor manufacturing device and semiconductor manufacturing method | |
| JP4449307B2 (en) | Wafer heat treatment method and heat treatment apparatus | |
| CN112805810B (en) | Method for heat treatment of silicon wafer | |
| JP2006351865A (en) | Susceptor, apparatus and method for vapor phase epitaxy, and epitaxial wafer | |
| JP4453257B2 (en) | Wafer heat treatment method, heat treatment apparatus, and heat treatment boat | |
| JP2012015298A (en) | Silicon wafer and method of manufacturing the same | |
| JP4418879B2 (en) | Heat treatment apparatus and heat treatment method | |
| KR102105367B1 (en) | Heat treatment method | |
| JP2015163736A (en) | Processing method of substrate | |
| JP2013191889A (en) | Silicon epitaxial wafer | |
| JP2006041544A5 (en) | ||
| JP7049818B2 (en) | Film forming equipment | |
| US10294566B2 (en) | Substrate processing apparatus and substrate processing method | |
| US20090304490A1 (en) | Method for holding silicon wafer | |
| JP2010045198A (en) | Method of manufacturing semiconductor device | |
| JP2022543358A (en) | Fabrication of ribbons or wafers with regions of low oxygen concentration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120102 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4910931 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |