JP2009032847A - 半導体ウェハの個片化方法 - Google Patents

半導体ウェハの個片化方法 Download PDF

Info

Publication number
JP2009032847A
JP2009032847A JP2007194175A JP2007194175A JP2009032847A JP 2009032847 A JP2009032847 A JP 2009032847A JP 2007194175 A JP2007194175 A JP 2007194175A JP 2007194175 A JP2007194175 A JP 2007194175A JP 2009032847 A JP2009032847 A JP 2009032847A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
holding sheet
chamber
chips
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007194175A
Other languages
English (en)
Other versions
JP4882900B2 (ja
Inventor
Kiyoshi Arita
潔 有田
Atsushi Harigai
篤史 針貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007194175A priority Critical patent/JP4882900B2/ja
Publication of JP2009032847A publication Critical patent/JP2009032847A/ja
Application granted granted Critical
Publication of JP4882900B2 publication Critical patent/JP4882900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

【課題】チップのチッピングを防止することができる半導体ウェハの個片化方法を提供する。
【解決手段】チャンバ5内でのプラズマエッチング処理によって複数のチップ2に個片化された半導体ウェハ1を、その上面に保持シート10、下面に保護シート3をそれぞれ貼り付けた状態でチャンバ5から搬出するようにした。これにより搬送中の隣り合うチップ2の間隔の変動が抑制され、接触によるチッピングが減少し、歩留まりの向上が期待できる。
【選択図】図5

Description

本発明は、半導体ウェハをプラズマエッチングによって複数のチップに個片化する方法に関するものである。
半導体ウェハの薄化に伴い、ブレード等の切削工具によって半導体ウェハを直接切断して複数のチップに個片化する方法では半導体ウェアに欠けや割れが発生し歩留まりが低下していたため、近年はプラズマによるエッチング方法が注目を集めている。この方法は、回路面側に保護シートを貼り付けた状態の半導体ウェハをプラズマ処理チャンバ内に密閉し、他方の面側からプラズマエッチングを施すことで複数のチップに個片化するものであり、保護シートが個片化されたチップの離散防止と回路保護を担っている(特許文献1参照)。
特開2005−191039号公報
プラズマエッチング施工後の半導体ウェハは、複数のチップに個片化されることで個片化される前の平面状態を維持することができなくなり、保護シートの撓みによって隣り合うチップ同士が接触し、チッピング(欠けや割れ)が発生して歩留まりが低下するという問題が生じていた。この問題は、エッチング幅が狭まり隣り合うチップ同士の間隔が小さくなる傾向においてますます拡大していくものと予想される。
そこで本発明は、個片化されたチップのチッピングを防止することができる半導体ウェハの個片化方法を提供することを目的とする。
請求項1に記載の半導体ウェハの個片化方法は、回路面に保護シートが貼り付けられた半導体ウェハを保護シートが下向きになる姿勢でチャンバ内の支持台上で支持した状態でプラズマエッチングを施して複数のチップに個片化する工程と、複数のチップに個片化された半導体ウェハの上面に保持シートを貼り付ける工程と、上面側に保持シートが貼り付けられ下面側に保護シートが貼り付けられた状態の半導体ウェハをチャンバから搬出する工程を含む。
請求項2に記載の半導体ウェハの個片化方法は、請求項1に記載の半導体ウェハの個片化方法であって、貼り付け面が下向きになる姿勢で前記保持シートを前記チャンバ内に搬入するとともに上面側に保持シートが貼り付けられ下面側に保護シートが貼り付けられた状態の前記半導体ウェハをチャンバから搬出する搬送手段を用いた。
請求項3に記載の半導体ウェハの個片化方法は、請求項2に記載の半導体ウェハの個片化方法であって、前記半導体ウェハの上面に前記保持シートを貼り付ける工程において、前記支持台の上面から気体を噴出して前記半導体ウェハの上面を前記保持シートに押し付ける工程をさらに含む。
請求項4に記載の半導体ウェハの個片化方法は、請求項1乃至3の何れかに記載の半導体ウェハの個片化方法であって、前記保持シートの半導体ウェハに貼り付けられる領域を囲繞する領域に形状保持用リングが設けられている。
本発明によれば、複数のチップに個片化された半導体ウェハを、その上面に保持シート、下面に保護シートをそれぞれ貼り付けた状態でチャンバから搬出するようにしたので、搬送中のチップの間隔の変動が抑制され、接触によるチッピングが減少し、歩留まりの向上が期待できる。
本発明の実施の形態について図面を参照して説明する。図1は本発明の実施の形態の個片化された半導体ウェハの平面図、図2は図1のA−A切断線における断面図である。半導体ウェハ1は、シリコン、ゲルマニウム、ガリウムヒ素等を円柱状に結晶成長させたインゴットを厚さ0.5mm〜1.5mm程度にスライスして形成された円板であり、直径が5インチ(125mm)、8インチ(200mm)、12インチ(300mm)のものが一般的である。半導体ウェハ1の一方の面(回路面)には回路パターン(集積回路)が形成され、これをプラズマエッチングによって複数のパーツに個片化したものがチップ(ICチップ)2となる。回路面には保護シート3が貼り付けられており、個片化の際のチップ2の離散防止と回路面を破損から保護する役割を担っている。
図3はプラズマエッチングによる半導体ウェハの個片化方法を工程順に示す側断面図である。まず、(a)半導体ウェハ1の回路面に保護シート3を貼り付け、(b)半導体ウェハ1を所定の厚さになるまで研磨する。(c)半導体ウェハ1の上面をレジスト4でマスキングする。レジスト4は後のプラズマ処理工程においてエッチングを施したくない部分(後にチップとなる部分)をマスクするものであり、半導体ウェハ1の上面を全面に亘ってマスクした後にエッチングを施す部分を除去する。そして、(d)半導体ウェハ1にプラズマ処理を施し、複数のチップ2に個片化し、(e)半導体ウェハ1の上面に残存したレジスト4を気相中でオゾンやプラズマにより灰化(アッシング)することにより除去する。
図4はプラズマ処理用のチャンバに半導体ウェハを搬入した状態を示す側断面図である。チャンバ5は密閉空間を形成し、空間の下方には高周波電源6と接続された電極7が配され、これに対向する上方には接地された電極8が配されている。下側の電極7は半導体ウェハ1の支持台となっており、半導体ウェハ1は保護シート3を下向きにした状態で電極7上に支持されている。所定圧以下に減圧したチャンバ5内にプラズマ発生用ガスを充満させた状態で電極7に高周波電圧を印加することで半導体ウェハ1にプラズマ処理が施される。プラズマ処理によって半導体ウェハ1はレジスト4でマスクされていない部分で切断され、複数のチップ2に個片化される。
個片化された半導体ウェハ1をチャンバ5から搬出する前に、(f)半導体ウェハ1の上面に保持シート10を貼り付け、半導体ウェハ1を、その上面に保持シート10、下面に保護シート3をそれぞれ貼り付けた状態にした後にチャンバ5から搬出する。
図5はチャンバから半導体ウェハを搬出する方法を示す側断面図である。プラズマ処理後のチャンバ5内を大気圧開放した後、チャンバ5の側壁の扉5aを開き、内外に通じる開口部5bを形成する。この開口部5bからロボットハンド11をチャンバ5内に進入させ、半導体ウェハ1をチャンバ5外に搬出する。ロボットハンド11は、図示しない保持シート供給部にて保持シート10をその粘着面とは反対の面から吸着し、保持シート10の粘着面を下向きにしてチャンバ5内へ進入する。チャンバ5内へ進入したロボットハンド11は、保持シート10を個片化された半導体ウェハ1に向けて押し下げ、保持シート10粘着面を半導体ウェハ1の上面に貼り付ける。これにより半導体ウェハ1は上面に保持シート10が貼り付けられ下面に保護シート3が貼り付けられた状態となり、ロボットハンド11の移動に伴ってチャンバ5外に搬出される。
個片化された半導体ウェハ1は微小な間隔をおいて格子状に並列されたチップ2の集合体であるので、搬出の際の振動や衝撃等の外力によってチップ2の間隔が変動するとチッピングが発生しやすい状態にあるが、上下面にそれぞれ貼り付けられた保持シート10および保護シート3によって挟まれた状態で搬出されるので、搬送中のチップ2の間隔の変動が抑制され、チッピングの発生が大幅に減少する。なお、保持シート10のチップ2を囲繞する外周部分に剛性の高い形状保持用リング12を設けておくと保持シート10の変形を抑制することができるので、より効果的にチッピングを防止することができる。
電極7には上面に開口する通気孔7aが設けられており、プラズマ処理時には半導体ウェハ1を電極7の上面に吸着するための吸引孔として機能しているが、半導体ウェハ1の上面に保持シート10を貼り付けるときには、気体を噴出する送気孔として機能することが可能であり、風圧によって半導体ウェハ1の上面を保持シート10に押し付けて貼り付け作業を補助するようにしてもよい。
ロボットハンド11によってチャンバ5外に搬出された半導体ウェハ1は、保護シート3が剥離され、図3(g)に示すように、チップ2の回路面を上向きにした姿勢で実装装置等に供給される。実装装置ではノズル13によってチップ2を回路面側から吸着し、同時に保持シート10の裏側からエジェクタ14によってチップ2を突き上げることにより保持シート10からチップ2をピックアップし、回路基板等に実装する。
本発明によれば、複数のチップに個片化された半導体ウェハを、その上面に保持シート、下面に保護シートをそれぞれ貼り付けた状態でチャンバから搬出するようにしたので、搬送中のチップの間隔の変動が抑制され、接触によるチッピングが減少し、歩留まりの向上が期待できるという効果があり、半導体チップの実装分野において有用である。
本発明の実施の形態の個片化された半導体ウェハの平面図 図1のA−A切断線における断面図 本発明の実施の形態のプラズマエッチングによる半導体ウェハの個片化方法を工程順に示す側断面図 本発明の実施の形態のプラズマ処理用のチャンバに半導体ウェハを搬入した状態を示す側断面図 本発明の実施の形態のプラズマ処理用のチャンバから半導体ウェハを搬出する方法を示す側断面図
符号の説明
1 半導体ウェハ
2 チップ
3 保護シート
5 チャンバ
10 保持シート
11 ロボットハンド
12 形状保持用リング

Claims (4)

  1. 回路面に保護シートが貼り付けられた半導体ウェハを保護シートが下向きになる姿勢でチャンバ内の支持台上で支持した状態でプラズマエッチングを施して複数のチップに個片化する工程と、複数のチップに個片化された半導体ウェハの上面に保持シートを貼り付ける工程と、上面側に保持シートが貼り付けられ下面側に保護シートが貼り付けられた状態の半導体ウェハをチャンバから搬出する工程、を含む半導体ウェハの個片化方法。
  2. 貼り付け面が下向きになる姿勢で前記保持シートを前記チャンバ内に搬入するとともに上面側に保持シートが貼り付けられ下面側に保護シートが貼り付けられた状態の前記半導体ウェハをチャンバから搬出する搬送手段を用いた請求項1に記載の半導体ウェハの個片化方法。
  3. 前記半導体ウェハの上面に前記保持シートを貼り付ける工程において、前記支持台の上面から気体を噴出して前記半導体ウェハの上面を前記保持シートに押し付ける工程をさらに含む請求項2に記載の半導体ウェハの個片化方法。
  4. 前記保持シートの半導体ウェハに貼り付けられる領域を囲繞する領域に形状保持用リングが設けられている請求項1乃至3の何れかに記載の半導体ウェハの個片化方法。
JP2007194175A 2007-07-26 2007-07-26 半導体ウェハの個片化方法 Active JP4882900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007194175A JP4882900B2 (ja) 2007-07-26 2007-07-26 半導体ウェハの個片化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007194175A JP4882900B2 (ja) 2007-07-26 2007-07-26 半導体ウェハの個片化方法

Publications (2)

Publication Number Publication Date
JP2009032847A true JP2009032847A (ja) 2009-02-12
JP4882900B2 JP4882900B2 (ja) 2012-02-22

Family

ID=40403061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007194175A Active JP4882900B2 (ja) 2007-07-26 2007-07-26 半導体ウェハの個片化方法

Country Status (1)

Country Link
JP (1) JP4882900B2 (ja)

Also Published As

Publication number Publication date
JP4882900B2 (ja) 2012-02-22

Similar Documents

Publication Publication Date Title
JP4985199B2 (ja) 半導体ウェハの個片化方法
US9659808B2 (en) Semiconductor-element manufacturing method and wafer mounting device using a vacuum end-effector
JP5591181B2 (ja) 半導体チップの製造方法
US9595504B2 (en) Methods and systems for releasably attaching support members to microfeature workpieces
WO2009063620A1 (ja) プラズマダイシング装置および半導体チップの製造方法
US9034733B2 (en) Semiconductor die singulation method
US10037891B2 (en) Manufacturing method of element chip
US10607861B2 (en) Die separation using adhesive-layer laser scribing
JP2006344816A (ja) 半導体チップの製造方法
JP5887633B1 (ja) 半導体片の製造方法
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
KR20230004254A (ko) 칩의 제조 방법
JP2009049127A (ja) 半導体装置の製造方法及び吸着コレット
JP2009182099A (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JP2007134510A (ja) ウェーハマウンタ装置
JP4882900B2 (ja) 半導体ウェハの個片化方法
JP2015008191A (ja) 半導体装置の製造方法
TWI782189B (zh) 剝離方法
JP6684183B2 (ja) デバイスウエーハの加工方法
TW202032640A (zh) 裝置晶片的製造方法
JP2008016485A (ja) ウェーハ搬送方法及びウェーハ搬送ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091207

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4882900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3