JP2009026960A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2009026960A JP2009026960A JP2007188634A JP2007188634A JP2009026960A JP 2009026960 A JP2009026960 A JP 2009026960A JP 2007188634 A JP2007188634 A JP 2007188634A JP 2007188634 A JP2007188634 A JP 2007188634A JP 2009026960 A JP2009026960 A JP 2009026960A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- plate electrode
- gap
- temperature range
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
この発明は、互いに平行な2枚の平板電極を含む半導体装置に関するものである。 The present invention relates to a semiconductor device including two plate electrodes parallel to each other.
半導体素子の高性能化に伴い、半導体装置は高速化の一途を辿っている。また、半導体素子は、小型化、高集積化の傾向にあるため、半導体装置内の配線密度は急速に増えている。この結果、半導体装置内のインダクタンスが大きくなったり、放熱性能が低下したり、十分な絶縁信頼性を得ることができなかったり、半導体装置を組み込んだ電気システム装置の高機能化、高性能化を妨げる要因のひとつになっている。
そのような半導体装置の問題を解決するひとつの手段として、互いに平行な2枚の平板で構成された平行平板電極を設置し、半導体素子から平行平板電極に配線し回路のインダクタンスを低減したり、平行平板電極間に半導体素子を搭載して放熱性を向上させたりする方法が提案されている(例えば、特許文献1、特許文献2参照)。
As the performance of semiconductor elements increases, the speed of semiconductor devices continues to increase. Further, since semiconductor elements tend to be miniaturized and highly integrated, the wiring density in the semiconductor device is rapidly increasing. As a result, the inductance in the semiconductor device increases, the heat dissipation performance deteriorates, sufficient insulation reliability cannot be obtained, and the functionality and performance of the electrical system device incorporating the semiconductor device is improved. It is one of the obstacles.
As one means for solving the problem of such a semiconductor device, a parallel plate electrode composed of two flat plates parallel to each other is installed, and wiring from the semiconductor element to the parallel plate electrode reduces the inductance of the circuit. A method of mounting a semiconductor element between parallel plate electrodes to improve heat dissipation has been proposed (for example, see
しかしながら、従来の方法では、半導体装置のヒートサイクル試験時に、内部を封止する樹脂の膨張により平行平板電極の間が開いてしまい、半導体素子との接合が破断したり、半導体素子に亀裂が入ったりして半導体装置が動作しなくなるという問題や、電極と絶縁性樹脂の界面が剥離したり、絶縁性樹脂に亀裂が入ったりして半導体装置の絶縁性が損なわれたりする問題がある。 However, in the conventional method, during the heat cycle test of the semiconductor device, the parallel plate electrodes are opened due to the expansion of the resin that seals the inside, and the junction with the semiconductor element is broken or the semiconductor element is cracked. There is a problem that the semiconductor device does not operate, and an interface between the electrode and the insulating resin is peeled off, or the insulating resin is cracked and the insulating property of the semiconductor device is impaired.
この発明の目的は、平行平板電極の上に搭載した半導体素子と平行平板電極との接合の信頼性の高い半導体装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device with high reliability of bonding between a semiconductor element mounted on a parallel plate electrode and the parallel plate electrode.
この発明に係る半導体装置は、所定の隙間を形成するよう平行に離間する2枚の平板からなる平行平板電極と、上記隙間に配置されるとともに上記2枚の平板に実装される半導体素子と、上記隙間を埋めるとともに第1の硬化温度で硬化される第1の絶縁性樹脂と、上記平行平板電極の外周を包むとともに上記第1の硬化温度未満の第2の硬化温度で硬化される第2の絶縁性樹脂と、を有し、使用温度範囲において上記隙間が狭くなるよう上記2枚の平板に上記第1の絶縁性樹脂に発生する熱応力と上記第2の絶縁性樹脂に発生する熱応力との和が加わる。 A semiconductor device according to the present invention includes a parallel plate electrode composed of two flat plates spaced in parallel to form a predetermined gap, a semiconductor element disposed in the gap and mounted on the two flat plates, A first insulating resin that fills the gap and is cured at a first curing temperature, and a second that wraps around the outer periphery of the parallel plate electrode and is cured at a second curing temperature lower than the first curing temperature. Thermal stress generated in the first insulating resin and heat generated in the second insulating resin on the two flat plates so that the gap is narrowed in the operating temperature range. The sum with stress is added.
この発明に係る半導体装置の効果は、使用温度範囲において隙間が狭くなるよう2枚の平板に第1の絶縁性樹脂および第2の絶縁性樹脂の熱応力の和が加わるので、半導体素子が平板電極に押し付けられる力が加わり接続の信頼性が向上する。 The effect of the semiconductor device according to the present invention is that the sum of the thermal stresses of the first insulating resin and the second insulating resin is applied to the two flat plates so that the gap is narrowed in the operating temperature range. The force pressed against the electrode is added to improve the connection reliability.
実施の形態1.
図1は、この発明の実施の形態1に係る半導体装置の断面図である。
この発明の実施の形態1に係る半導体装置は、互いに平行で所定の隙間だけ離間し平行平板電極1を構成する第1の平板電極1aおよび第2の平板電極1b、第1の平板電極1aと第2の平板電極1bとの間の中間に配置される中間電極2、および、第1の平板電極1aと中間電極2との間および第2の平板電極1bと中間電極2との間に配設される半導体素子3を有する。
FIG. 1 is a cross-sectional view of a semiconductor device according to
The semiconductor device according to the first embodiment of the present invention includes a first
また、この発明の実施の形態1に係る半導体装置は、半導体素子3を第1の平板電極、第2の平板電極および中間電極2に接合する接合材4、外部端子5、半導体素子3の図示しない電極と外部端子5とを接続する配線6、および、平行平板電極1を囲むケース7を有する。
また、この発明の実施の形態1に係る半導体装置は、第1の平板電極1aと第2の平板電極1bとの間に充填される第1の絶縁性樹脂8、および、第1の絶縁性樹脂8が充填された平行平板電極1の内側を除くケース7内に充填される第2の絶縁性樹脂9を有する。
なお、外部端子5および配線6は、一般的なものなので説明は省略する。
Further, in the semiconductor device according to the first embodiment of the present invention, the
In addition, the semiconductor device according to the first embodiment of the present invention includes the first
Note that the
第1の平板電極1a、第2の平板電極1bおよび中間電極2は、半導体素子3に電力を供給したり、半導体素子3からの電気信号を伝達したりする配線路である。
また、第1の平板電極1a、第2の平板電極1bおよび中間電極2は、銅が用いられているが、第1の平板電極1a、第2の平板電極1bおよび中間電極2は、銅に限定するものではなく、銀、アルミニウム、金など導電性を有する金属であれば良い。
なお、第1の平板電極1a、第2の平板電極1bおよび中間電極2の表面に防錆のため金、ニッケルなどのめっきを施しても良いし、第1の絶縁性樹脂8および第2の絶縁性樹脂9と接する部分の表面に凹凸を設けて接着性を向上させても良い。
また、第1の平板電極1a、第2の平板電極1bおよび中間電極2は、エッチングにより作製するが、この方法に限定されるものではなく、打ち抜き加工で作製しても良く、所定の形状に加工できる方法であればいずれの方法でも良い。
The
The first
The
In addition, the
半導体素子3は、電気信号の切換、増幅などを行うシリコンからなる半導体素子であるが、半導体素子3としては、半導体特性を示すものであればシリコンに限定するものではなく、例えばガリウム砒素、インジウム燐、炭化シリコンなどの化合物半導体を用いた素子でも良い。なお、図1中では半導体素子3が4個しか搭載されていないが、半導体素子3の数は4個に限るものではない。
The
接合材4は、はんだであるが、接合材4としてははんだに限るものではなく、ボール状の金属を使用しても良く、金属の柱をはんだで固定しても良い。
また、銀や銅などの導電性の微粒子を樹脂中に分散させた導電性ペーストを使用しても良く、半導体素子3に必要な電流密度が得られる接続方法ならば構わない。
また、図2に示すように、バネ11を利用して押圧力で第1の平板電極1a、第2の平板電極1bおよび中間電極2に電気的に接続し固定しても良い。
The
Further, a conductive paste in which conductive fine particles such as silver and copper are dispersed in a resin may be used, and any connection method that can obtain a current density necessary for the
Further, as shown in FIG. 2, a
ケース7は、第1の平板電極1a、第2の平板電極1b、中間電極2、および、外部端子5を固定し、半導体装置の外形を形成する絶縁性の樹脂であり、エポキシ樹脂中にアルミナ、シリカ、ボロンナイトライド(以下、「BN」と称す)、アルミニウムナイトライド(以下、「AlN」と称す)などのセラミック微粒子を充填させたものを用いるが、ケース7の材質はこれに限定するものではない。微粒子は、ダイヤモンドや樹脂でも良く、絶縁性の樹脂は、シリコーン樹脂、アクリル樹脂、ウレタン樹脂、ポリフェニレンサルファイド樹脂(以下、「PPS樹脂」と称す)、ポリエステル樹脂など整形できる樹脂であれば良い。微粒子の粒子形状は通常球状粒子を用いるがこれに限定するものではなく、破砕状、りん片状などを用いても良い。
The
第1の絶縁性樹脂8は、シリコーン樹脂にアルミナの絶縁性の粒子を充填した樹脂が用いられるがこれに限定するものではなく、絶縁性の樹脂としてはアクリル樹脂、ウレタン樹脂、エポキシ樹脂などの熱硬化性樹脂やPPS樹脂、ポリエチレン樹脂、ポリエチレンテレフタレート樹脂(以下、「PET樹脂」と称す)などの熱可塑性樹脂でも良く、絶縁性で成形できるものであれば構わない。
また、絶縁性の粒子もアルミナに限定するものではなく、シリカ、BN、ダイヤモンド、シリコーンゴムなどの粒子を用いても良い。
粒子形状は通常球状粒子を用いるがこれに限定するものではなく、破砕状、りん片状などを用いても良い。
As the first
Also, the insulating particles are not limited to alumina, and particles such as silica, BN, diamond, and silicone rubber may be used.
The particle shape is usually a spherical particle, but is not limited to this, and a crushed shape, a flake shape, or the like may be used.
第2の絶縁性樹脂9は、シリコーン樹脂にアルミナの絶縁性の粒子を充填した樹脂が用いられるがこれに限定するものではなく、絶縁性の樹脂としてはアクリル樹脂、ウレタン樹脂、エポキシ樹脂などの熱硬化性樹脂やPPS樹脂、ポリエチレン樹脂、PET樹脂などの熱可塑性樹脂でも良く、絶縁性で成形できるものであれば構わない。
また、絶縁性の粒子もアルミナに限定するものではなく、シリカ、BN、ダイヤモンド、シリコーンゴムなどの粒子を用いても良い。
粒子形状は通常球状粒子を用いるがこれに限定するものではなく、破砕状、りん片状などを用いても良い。
As the second
Also, the insulating particles are not limited to alumina, and particles such as silica, BN, diamond, and silicone rubber may be used.
The particle shape is usually a spherical particle, but is not limited to this, and a crushed shape, a flake shape, or the like may be used.
次に、この発明の実施の形態1に係る半導体装置の製造方法を説明する。
第1の平板電極1a、第2の平板電極1bおよび中間電極2に銅、ケース7にPPS樹脂、接合材4にはんだ、半導体素子3にSiCを使用した半導体装置で、図3に示すように、半導体素子3を平行平板電極1に実装する。
次に、第1の絶縁性樹脂8として信越化学工業製一液型シリコーンゴムコンパウンドKE1833を、平行平板電極1の内側に注入し、硬化温度120℃で60分間硬化する。
次に、第2の絶縁性樹脂9として信越化学工業製二液付加型シリコーンゴムコンパウンドKE103をケース7内に充填し、硬化温度23℃で72時間硬化する。
Next, a method for manufacturing the semiconductor device according to the first embodiment of the present invention will be described.
As shown in FIG. 3, a semiconductor device using copper for the
Next, one-part silicone rubber compound KE1833 manufactured by Shin-Etsu Chemical Co., Ltd. is injected as the first
Next, a two-component addition type silicone rubber compound KE103 manufactured by Shin-Etsu Chemical Co., Ltd. is filled in the
次に、第1の平板電極1aと第2の平板電極1bとに加わる力について説明する。
第1の平板電極1a、第2の平板電極1bおよび中間電極2は銅、接合材4ははんだ、半導体素子3はSiCからできているので、熱膨張係数が樹脂に比べて一桁小さく周囲温度の変化による熱膨張収縮を無視できる。そこで、第1の平板電極1aと第2の平板電極1bとに加わる熱応力は、第1の絶縁性樹脂8および第2の絶縁性樹脂9に発生する熱応力である。
Next, the force applied to the first
Since the
熱硬化性樹脂に発生する熱応力は、樹脂の硬化温度で最小になり、硬化温度を超えると樹脂の膨張方向に、硬化温度未満だと樹脂の収縮方向に発生する。図4に示すように、内部に充填された第1の絶縁性樹脂8は硬化温度120℃で硬化されているので、第1の絶縁性樹脂8が120℃で熱応力は最小になり、120℃未満で第1の絶縁性樹脂8を収縮するように熱応力が働き、120℃を超えると第1の絶縁性樹脂8を膨張するように熱応力が働く。一方、平行平板電極1の外部を封止する第2の絶縁性樹脂9は硬化温度23℃で硬化されているので、第2の絶縁性樹脂9が23℃で熱応力は最小になり、23℃未満で第2の絶縁性樹脂9を収縮するように熱応力が働き、23℃を超えると第2の絶縁性樹脂9を膨張するように熱応力が働く。
The thermal stress generated in the thermosetting resin is minimized at the curing temperature of the resin. When the curing temperature is exceeded, the thermal stress is generated in the expansion direction of the resin. As shown in FIG. 4, since the first insulating
平行平板電極1の外部に何もない状態を想定すると外からは力が作用しないので、第1の絶縁性樹脂8が収縮すると、第1の平板電極1aと第2の平板電極1bとに応力が加わり、第1の平板電極1aと第2の平板電極1bとの隙間が狭められる。逆に、第1の絶縁性樹脂8が膨張すると、第1の平板電極1aと第2の平板電極1bとに応力が加わり、第1の平板電極1aと第2の平板電極1bとの隙間が拡げられる。
Assuming a state where there is nothing outside the
一方、内側に平行平板電極1がない状態を想定すると内側から力が作用しないので、第2の絶縁性樹脂9が収縮すると、内側に存在する空間の容積が膨張する。そして、第2の絶縁性樹脂9の内周面に第1の平板電極1aと第2の平板電極1bとが固定されると、第1の平板電極1aと第2の平板電極1bとの隙間が拡げられる。逆に、第2の絶縁性樹脂9が膨張すると、内側に存在する空間の容積が収縮する。そして、第2の絶縁性樹脂9の内周面に第1の平板電極1aと第2の平板電極1bとが固定されると、第1の平板電極1aと第2の平板電極1bとの隙間が狭められる。
On the other hand, assuming that there is no
そこで、使用温度範囲の下限を第2の硬化温度、上限を第1の硬化温度とすれば、使用温度範囲内において第1の絶縁性樹脂8が収縮し、第2の絶縁性樹脂9が膨張しているので、第1の平板電極1aと第2の平板電極1bとの隙間が狭められる。
Therefore, if the lower limit of the operating temperature range is the second curing temperature and the upper limit is the first curing temperature, the first insulating
このように平行平板電極1の内側が硬化温度120℃で硬化する第1の絶縁性樹脂8で充填され、平行平板電極1の外側が硬化温度23℃で硬化する第2の絶縁性樹脂9で充填されているので、半導体装置が周囲温度23℃から120℃の間に置かれていると、第1の絶縁性樹脂8に収縮方向の応力が働き、第2の絶縁性樹脂9に膨張方向の熱応力が働く。その結果、平行平板電極1は半導体素子3の接合に押圧力を加えることが出来るため、接合部分の破壊やクラックを防ぐ事ができ、半導体素子3の信頼性が向上する。
Thus, the inside of the
実施の形態2.
この発明の実施の形態1に係る半導体装置では使用温度範囲の下限を第2の硬化温度、上限を第1の硬化温度としているが、この発明の実施の形態2に係る半導体装置では使用温度範囲の下限または上限が第1の硬化温度または第2の硬化温度と異なっている。すなわち、この発明の実施の形態2に係る半導体装置の構成は第1の絶縁性樹脂または第2の絶縁性樹脂の特性を除けば図1に示す半導体装置の構成と同様である。
In the semiconductor device according to the first embodiment of the present invention, the lower limit of the operating temperature range is the second curing temperature, and the upper limit is the first curing temperature. In the semiconductor device according to the second embodiment of the present invention, the operating temperature range is Is lower than the first curing temperature or the second curing temperature. That is, the configuration of the semiconductor device according to the second embodiment of the present invention is the same as the configuration of the semiconductor device shown in FIG. 1 except for the characteristics of the first insulating resin or the second insulating resin.
以下の説明において用いる第1の絶縁性樹脂8および第2の絶縁性樹脂9の特性を以下のように定義する。
第1の絶縁性樹脂8の第1の硬化温度T1未満での線膨張率をα11、第1の硬化温度T1以上での線膨張率をα12、第1の硬化温度T1未満での弾性率をE11、第1の硬化温度T1以上での弾性率をE12とする。
第2の絶縁性樹脂9の第2の硬化温度T2未満での線膨張率をα21、第2の硬化温度T2以上での線膨張率をα22、第2の硬化温度T2未満での弾性率をE21、第2の硬化温度T2以上での弾性率をE22とする。
また、使用温度範囲の下限をT3、上限をT4とする。
The characteristics of the first insulating
The linear expansion coefficient of the first insulating
The linear expansion coefficient of the second insulating
The lower limit of the operating temperature range is T 3 and the upper limit is T 4 .
熱硬化性樹脂に発生する熱応力は、樹脂の硬化温度で最小になり、硬化温度を超えると樹脂の膨張方向に、硬化温度未満だと樹脂の収縮方向に発生する。
そして、第1の絶縁性樹脂8および第2の絶縁性樹脂9の硬化温度と半導体装置の使用温度範囲により、5つの条件に分類される。
(1)第1の硬化温度T1が使用温度範囲以下、(2)第1の硬化温度T1が使用温度範囲内且つ第2の硬化温度T2が使用温度範囲以下、(3)第1の硬化温度T1が使用温度範囲の上限T4未満且つ第2の硬化温度T2が使用温度範囲の下限T3を超える、(4)第2の硬化温度T2が使用温度範囲内且つ第1の硬化温度T1が使用温度範囲以上、(5)第2の硬化温度T2が使用温度範囲以上のときの5つの条件である。
The thermal stress generated in the thermosetting resin is minimized at the curing temperature of the resin. When the curing temperature is exceeded, the thermal stress is generated in the expansion direction of the resin.
And it classify | categorizes into five conditions by the curing temperature of the 1st insulating
(1) first curing temperature T 1 is temperature range below (2) first curing temperature T 1 is the curing temperature T 2 of the temperature range within and second use temperature range below (3) first the curing temperature T 1 is less than the upper limit T 4 of the operating temperature range and a second curing temperature T 2 exceeds the lower limit T 3 operating temperature range, (4) and first in the second curing temperature T 2 is the operating
(1)第1の硬化温度T1が使用温度範囲以下のときについて説明する。第1の硬化温度T1が使用温度範囲以下であるので、第2の硬化温度T2も使用温度範囲未満であり、図5に示すように、使用温度範囲内においては第1の絶縁性樹脂8および第2の絶縁性樹脂9の膨張方向に熱応力が発生する。そして、第1の平板電極1aと第2の平板電極1bとに対して、第1の絶縁性樹脂8で発生する熱応力は隙間を拡げるように作用し、第2の絶縁性樹脂9で発生する熱応力は隙間を狭めるように作用する。このとき使用温度範囲内で第1の絶縁性樹脂8で発生する熱応力σ134は線膨張率α12と弾性率E12とを用いて式(1)から求められる。また、使用温度範囲内で第2の絶縁性樹脂9で発生する熱応力σ234は線膨張率α22と弾性率E22とを用いて式(2)から求められる。
(1) first curing temperature T 1 is explained when the following temperature range. Since the first curing temperature T 1 is equal to or less than the operating temperature range, the second curing temperature T 2 was less than the operating temperature range, as shown in FIG. 5, in the temperature range the first insulating resin Thermal stress is generated in the expansion direction of the 8 and the second insulating
そして、第1の絶縁性樹脂8で発生する熱応力σ134と第2の絶縁性樹脂9で発生する熱応力σ234は逆方向に働くので、第1の平板電極1aと第2の平板電極1bとに応力が加わって第1の平板電極1aと第2の平板電極1bとの隙間が狭まるときは、第2の絶縁性樹脂9で発生する熱応力σ234が第1の絶縁性樹脂8で発生する熱応力σ134を超えているときである。
Since the thermal stress σ 134 generated in the first insulating
(2)第1の硬化温度T1が使用温度範囲内且つ第2の硬化温度T2が使用温度範囲以下のときについて説明する。第1の硬化温度T1が使用温度範囲内であるので、図6に示すように、使用温度範囲の温度T3〜温度T1で第1の絶縁性樹脂8の収縮方向、温度T1〜T4で第1の絶縁性樹脂8の膨張方向に熱応力が発生する。また、使用温度範囲においては第2の絶縁性樹脂9の膨張方向に熱応力が発生する。
(2) first curing temperature T 1 is operating temperature range and a second curing temperature T 2 will be described when the following temperature range. Since the first curing temperature T 1 is within the operating temperature range, as shown in FIG. 6, shrinkage direction of the first insulating
そして、使用温度範囲の温度T3〜温度T1で第1の平板電極1aと第2の平板電極1bとに対して、第1の絶縁性樹脂および第2の絶縁性樹脂9で発生する熱応力はともに隙間を狭めるように作用する。ゆえに、第1の平板電極1aと第2の平板電極1bとの隙間が狭まり、第1の平板電極1aと第2の平板電極1bとは半導体素子3を押圧する。このように第1の絶縁性樹脂および第2の絶縁性樹脂9で発生する熱応力はともに隙間を狭めるように作用するときは、絶縁特性も向上する。
The heat generated in the first insulating resin and the second insulating
一方、使用温度範囲の温度T1〜温度T4で第1の平板電極1aと第2の平板電極1bとに対して、第1の絶縁性樹脂8で発生する熱応力σ114は隙間を拡げるように作用し、第2の絶縁性樹脂9で発生する熱応力σ214は隙間を狭めるように作用する。このとき使用温度範囲内で第1の絶縁性樹脂8で発生する熱応力σ114は線膨張率α12と弾性率E12とを用いて式(3)から求められる。また、使用温度範囲内で第2の絶縁性樹脂9で発生する熱応力σ214は線膨張率α22と弾性率E22とを用いて式(4)から求められる。
On the other hand, with respect to the
そして、第1の絶縁性樹脂8で発生する熱応力σ114と第2の絶縁性樹脂9で発生する熱応力σ214は逆方向に働くので、第1の平板電極1aと第2の平板電極1bとに応力が加わって第1の平板電極1aと第2の平板電極1bとの隙間が狭まるときは、第2の絶縁性樹脂9で発生する熱応力σ214が第1の絶縁性樹脂8で発生する熱応力σ114を超えているときである。
Since the thermal stress σ 114 generated in the first insulating
(3)第1の硬化温度T1が使用温度範囲の上限T4未満且つ第2の硬化温度T2が使用温度範囲の下限T3を超えるときについて説明する。第1の硬化温度T1が使用温度範囲内であるので、図7に示すように、使用温度範囲の温度T3〜温度T1で第1の絶縁性樹脂8の収縮方向、温度T1〜T4で第1の絶縁性樹脂8の膨張方向に熱応力が発生する。また、第2の硬化温度T2が使用温度範囲内であるので、図7に示すように、使用温度範囲の温度T3〜温度T2で第2の絶縁性樹脂9の収縮方向、温度T2〜T4で第2の絶縁性樹脂9の膨張方向に熱応力が発生する。
(3) will be described when the upper limit T 4 and less than the second curing temperature T 2 of the first curing temperature T 1 is temperature range exceeds the lower limit T 3 of the operating temperature range. Since the first curing temperature T 1 is within the operating temperature range, as shown in FIG. 7, shrinkage direction of the first insulating
そして、使用温度範囲の温度T2〜温度T1で第1の平板電極1aと第2の平板電極1bとに対して、第1の絶縁性樹脂8および第2の絶縁性樹脂9で発生する熱応力はともに隙間を狭めるように作用する。ゆえに、第1の平板電極1aと第2の平板電極1bとの隙間が狭まり、第1の平板電極1aと第2の平板電極1bとは半導体素子3を押圧する。このように第1の絶縁性樹脂8および第2の絶縁性樹脂9で発生する熱応力はともに隙間を狭めるように作用するときは、絶縁特性も向上する。
Then, with respect to the
一方、使用温度範囲の温度T3〜温度T2で第1の平板電極1aと第2の平板電極1bとに対して、第1の絶縁性樹脂8で発生する熱応力は隙間を狭めるように作用し、第2の絶縁性樹脂9で発生する熱応力は隙間を拡げるように作用する。このとき温度T3〜T2で第1の絶縁性樹脂8で発生する熱応力σ132は線膨張率α11と弾性率E11とを用いて式(5)から求められる。また、温度T3〜温度T2で第2の絶縁性樹脂9で発生する熱応力σ232は線膨張率α21と弾性率E21とを用いて式(6)から求められる。
On the other hand, with respect to the
そして、第1の絶縁性樹脂8で発生する熱応力σ132と第2の絶縁性樹脂9で発生する熱応力σ232は逆方向に働くので、第1の平板電極1aと第2の平板電極1bとに応力が加わって第1の平板電極1aと第2の平板電極1bとの隙間が狭まるときは、第1の絶縁性樹脂8で発生する熱応力σ131が第2の絶縁性樹脂9で発生する熱応力σ232を超えているときである。
Since the thermal stress σ 132 generated in the first insulating
他方、使用温度範囲の温度T1〜温度T4で第1の平板電極1aと第2の平板電極1bとに対して、第1の絶縁性樹脂8で発生する熱応力σ114は隙間を拡げるように作用し、第2の絶縁性樹脂9で発生する熱応力σ214は隙間を狭めるように作用する。このとき温度T1〜温度T4で第1の絶縁性樹脂8で発生する熱応力σ114は線膨張率α12と弾性率E12とを用いて式(3)から求められる。また、温度T1〜温度T4で第2の絶縁性樹脂9で発生する熱応力σ214は線膨張率α22と弾性率E22とを用いて式(4)から求められる。
On the other hand, the thermal stress σ 114 generated in the first insulating
そして、第1の絶縁性樹脂8で発生する熱応力σ114と第2の絶縁性樹脂9で発生する熱応力σ214は逆方向に働くので、第1の平板電極1aと第2の平板電極1bとに応力が加わって第1の平板電極1aと第2の平板電極1bとの隙間が狭まるときは、第2の絶縁性樹脂9で発生する熱応力σ214が第1の絶縁性樹脂8で発生する熱応力σ114を超えているときである。
Since the thermal stress σ 114 generated in the first insulating
(4)第2の硬化温度T2が使用温度範囲内且つ第1の硬化温度T1が使用温度範囲以上のときについて説明する。第2の硬化温度T2が使用温度範囲内であるので、図8に示すように、使用温度範囲の温度T3〜T2で第2の絶縁性樹脂9の収縮方向、温度T2〜T4で第2の絶縁性樹脂9の膨張方向に熱応力が発生する。また、使用温度範囲においては第1の絶縁性樹脂8の収縮方向に熱応力が発生する。
(4) a second curing temperature T 2 is operating temperature range and a first curing temperature T 1 is explained when the above temperature range. Since the second curing temperature T 2 is within the operating temperature range, as shown in FIG. 8, shrinkage direction of the second insulating
使用温度範囲の温度T3〜温度T2で第1の平板電極1aと第2の平板電極1bとに対して、第1の絶縁性樹脂8で発生する熱応力σ132は隙間を狭めるように作用し、第2の絶縁性樹脂9で発生する熱応力σ232は隙間を拡げるように作用する。このとき使用温度範囲内で第1の絶縁性樹脂8で発生する熱応力σ132は線膨張率α11と弾性率E11とを用いて式(5)から求められる。また、使用温度範囲内で第2の絶縁性樹脂9で発生する熱応力σ232は線膨張率α21と弾性率E21とを用いて式(6)から求められる。
The thermal stress σ 132 generated in the first insulating
そして、第1の絶縁性樹脂8で発生する熱応力σ132と第2の絶縁性樹脂9で発生する熱応力σ232は逆方向に働くので、第1の平板電極1aと第2の平板電極1bとに応力が加わって第1の平板電極1aと第2の平板電極1bとの隙間が狭まるときは、第1の絶縁性樹脂8で発生する熱応力σ132が第2の絶縁性樹脂9で発生する熱応力σ232を超えているときである。
Since the thermal stress σ 132 generated in the first insulating
一方、使用温度範囲の温度T2〜温度T4で第1の平板電極1aと第2の平板電極1bとに対して、第1の絶縁性樹脂8および第2の絶縁性樹脂9で発生する熱応力はともに隙間を狭めるように作用する。ゆえに、第1の平板電極1aと第2の平板電極1bとの隙間が狭まり、第1の平板電極1aと第2の平板電極1bとは半導体素子3を押圧する。このように第1の絶縁性樹脂および第2の絶縁性樹脂9で発生する熱応力はともに隙間を狭めるように作用するときは、絶縁特性も向上する。
On the other hand, with respect to the
(5)第2の硬化温度T2が使用温度範囲以上のときについて説明する。第2の硬化温度T2が使用温度範囲以上であるので、第1の硬化温度T1も使用温度範囲を超えていて、図9に示すように、使用温度範囲内においては第1の絶縁性樹脂8および第2の絶縁性樹脂9の収縮方向に熱応力が発生する。そして、第1の平板電極1aと第2の平板電極1bとに対して、第1の絶縁性樹脂8で発生する熱応力σ’134は隙間を狭めるように作用し、第2の絶縁性樹脂9で発生する熱応力σ’234は隙間を拡げるように作用する。このとき使用温度範囲内で第1の絶縁性樹脂8で発生する熱応力σ’134は線膨張率α11と弾性率E11とを用いて式(7)から求められる。また、使用温度範囲内で第2の絶縁性樹脂9で発生する熱応力σ’234は線膨張率α21と弾性率E21とを用いて式(8)から求められる。
(5) second curing temperature T 2 will be described when the above temperature range. Since the second curing temperature T 2 is at operating temperature range of the first curing temperature T 1 of even exceeds the temperature range, as shown in FIG. 9, the first insulating in the temperature range Thermal stress is generated in the shrinking direction of the
そして、第1の絶縁性樹脂8で発生する熱応力σ’132と第2の絶縁性樹脂9で発生する熱応力σ’232は逆方向に働くので、第1の平板電極1aと第2の平板電極1bとに応力が加わって第1の平板電極1aと第2の平板電極1bとの隙間が狭まるときは、第1の絶縁性樹脂8で発生する熱応力σ’134が第2の絶縁性樹脂9で発生する熱応力σ’234を超えているときである。
Since the thermal stress σ ′ 132 generated in the first insulating
次に、この発明の実施の形態2に係る半導体装置の実施例を5つの条件毎に1つ示す。
図10は、実施例の半導体装置の第1の絶縁性樹脂8および第2の絶縁性樹脂9に使用する樹脂の一覧表である。
Next, one example of the semiconductor device according to the second embodiment of the present invention is shown for every five conditions.
FIG. 10 is a list of resins used for the first insulating
第1の硬化温度T1が図11に示すように使用温度範囲以下のときの具体例を示す。
使用温度範囲の下限T3を100℃、上限T4を140℃とし、第1の硬化温度T1が100℃の第1の絶縁性樹脂8としてのSE1886と第2の硬化温度T2が80℃の第2の絶縁性樹脂9としてのECR−9900Kを用いて半導体装置を封止する。使用温度範囲100℃〜140℃の間で発生する応力は、SE1886のとき75Pa・℃、ECR−9900Kのとき0.62MPa・℃であることから、第1の絶縁性樹脂8に発生する熱応力より第2の絶縁性樹脂9に発生する熱応力が大きいので、平行平板電極1の内側方向に押す圧力を加えることができる。
First curing temperature T 1 is show an embodiment of the following temperature range as shown in FIG. 11.
The lower limit T 3 of the operating temperature range is 100 ° C., the upper limit T 4 is 140 ° C., SE 1886 as the first insulating
第1の硬化温度T1が図12に示すように使用温度範囲内且つ第2の硬化温度T2が使用温度範囲以下のときの具体的な例を示す。
使用温度範囲の下限T3を100℃、上限T4を140℃とし、第1の硬化温度T1が120℃の第1の絶縁性樹脂8としてのKE1833と第2の硬化温度T2が80℃の第2の絶縁性樹脂9としてのECR−9900Kを用いて半導体装置を封止する。温度100℃〜120℃の間で発生する熱応力はともに平行平板電極1の内側方向に押す熱応力なので半導体素子3を押圧する力が働き接続の信頼性が向上するとともに、部分放電開始電圧が4.0kVに向上する。
温度120℃〜140℃の間で発生する応力は、KE1833のとき8.9KPa・℃、ECR−9900Kのとき93.9KPa・℃であることから、第1の絶縁性樹脂8に発生する熱応力より第2の絶縁性樹脂9に発生する熱応力が大きいので、平行平板電極1の内側方向に押す圧力を加えることができる。このときの部分放電開始電圧が3.5kVである。
First curing temperature T 1 is shows a specific example when using a temperature range and a second curing temperature T 2 is below operating temperature range as shown in FIG. 12.
The lower limit T 3 of the operating temperature range is 100 ° C., the upper limit T 4 is 140 ° C., KE 1833 as the first insulating
The stress generated between 120 ° C. and 140 ° C. is 8.9 KPa · ° C. when KE1833, and 93.9 KPa · ° C. when ECR-9900K. Therefore, the thermal stress generated in the first insulating
第1の硬化温度T1が図13に示すように使用温度範囲の上限T4未満且つ第2の硬化温度T2が使用温度範囲の下限T3を超えるときの具体的な例を示す。
使用温度範囲の下限T3を−40℃、上限T4を125℃とし、第1の硬化温度T1が120℃の第1の絶縁性樹脂8としてのKE1833と第2の硬化温度T2が23℃の第2の絶縁性樹脂9としてのKE103を用いて半導体装置を封止する。
温度−40℃〜23℃の間で発生する応力は、KE1833のとき87KPa・℃、KE103のとき72KPa・℃であることから、第2の絶縁性樹脂9に発生する熱応力より第1の絶縁性樹脂8に発生する熱応力が大きいので、平行平板電極1の内側方向に押す圧力を加えることができる。このときの部分放電開始電圧が3.5kVである。
温度23℃〜120℃の間で発生する熱応力はともに平行平板電極1の内側方向に押すので半導体素子3を押圧する力が働き接続の信頼性が向上するとともに、部分放電開始電圧が4.0kVに向上する。
温度120℃〜125℃の間で発生する応力は、KE1833のとき2.3KPa・℃、KE103のとき12KPa・℃であることから、第1の絶縁性樹脂8に発生する熱応力より第2の絶縁性樹脂9に発生する熱応力が大きいので、平行平板電極1の内側方向に押す圧力を加えることができる。このときの部分放電開始電圧が3.5kVである。
First curing temperature T 1 is showing a specific example of when the temperature range curing temperature T 2 and the second less than the upper limit T 4 of, as shown in FIG. 13 exceeds the lower limit T 3 of the operating temperature range.
The lower limit T 3 of the operating temperature range is −40 ° C., the upper limit T 4 is 125 ° C., the first curing temperature T 1 is 120 ° C., and KE1833 as the first insulating
The stress generated between −40 ° C. and 23 ° C. is 87 KPa · ° C. for KE1833 and 72 KPa · ° C. for KE103. Therefore, the first insulation is greater than the thermal stress generated in the second insulating
Both the thermal stresses generated between the temperatures of 23 ° C. and 120 ° C. are pushed inward of the
The stress generated between the temperatures of 120 ° C. and 125 ° C. is 2.3 KPa · ° C. for KE1833 and 12 KPa · ° C. for KE103. Therefore, the second stress is higher than the thermal stress generated in the first insulating
第2の硬化温度T2が図14に示すように使用温度範囲内且つ第1の硬化温度T1が使用温度範囲以上のときの具体的な例を示す。
使用温度範囲の下限T3を100℃、上限T4を140℃とし、第1の硬化温度T1が150℃の第1の絶縁性樹脂8としてのEX550/H550と第2の硬化温度T2が120℃の第2の絶縁性樹脂9としてのKE1833を用いて半導体装置を封止する。
温度100℃〜120℃の間で発生する応力は、EX550/H550のとき3.9MPa・℃、KE1833のとき9.5KPa・℃であることから、第2の絶縁性樹脂9に発生する熱応力より第1の絶縁性樹脂8に発生する熱応力が大きいので、平行平板電極1の内側方向に押す圧力を加えることができる。このときの部分放電開始電圧が3.5kVである。
温度120℃〜140℃の間で発生する熱応力はともに平行平板電極1の内側方向に押す熱応力なので半導体素子3を押圧する力が働き接続の信頼性が向上するとともに、部分放電開始電圧が4.0kVに向上する。
Second curing temperature T 2 shows a specific example when using a temperature range and a first curing temperature T 1 is greater than the operating temperature range as shown in FIG. 14.
The lower limit T 3 to 100 ° C. in the temperature range, the upper limit T 4 was a 140 ° C., a first curing temperature T 1 is hardened temperature T 2 and EX550 / H550 of the second as the first insulating
The stress generated between the temperatures of 100 ° C. and 120 ° C. is 3.9 MPa · ° C. when EX550 / H550 and 9.5 KPa · ° C. when KE1833. Therefore, the thermal stress generated in the second insulating
Since the thermal stress generated between the temperatures of 120 ° C. and 140 ° C. is a thermal stress that pushes inward of the
第2の硬化温度T2が図15に示すように使用温度範囲以上のときの具体的な例を示す。
使用温度範囲の下限T3を100℃、上限T4を140℃とし、第1の硬化温度T1が150℃の第1の絶縁性樹脂8としてのEX550/H550と第2の硬化温度T2が140℃の第2の絶縁性樹脂9としてのRC6295/RH6296を用いて半導体装置を封止する。
使用温度範囲100℃〜140℃の間で発生する応力は、EX550/H550のとき7.4MPa・℃、RC6295/RH6296のとき5.2MPa・℃であることから、第2の絶縁性樹脂9に発生する熱応力より第1の絶縁性樹脂8に発生する熱応力が大きいので、平行平板電極1の内側方向に押す圧力を加えることができる。
Second curing temperature T 2 shows a specific example of when the above temperature range, as shown in FIG. 15.
The
The stress generated in the operating temperature range of 100 ° C. to 140 ° C. is 7.4 MPa · ° C. for EX550 / H550 and 5.2 MPa · ° C. for RC6295 / RH6296. Since the thermal stress generated in the first insulating
実施の形態3.
図16は、この発明の実施の形態3に係る半導体装置の断面図である。
この発明の実施の形態3に係る半導体装置は、この発明の実施の形態1に係る半導体装置に平行平板電極1の間に設けられる壁12を追加したことが異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記し説明は省略する。
FIG. 16 is a cross-sectional view of a semiconductor device according to
The semiconductor device according to the third embodiment of the present invention is different from the semiconductor device according to the first embodiment of the present invention in that a
壁12は、平行平板電極1の一側端部に設けられ、第1の平板電極1a、第2の平板電極1bおよび中間電極2と密着する絶縁性のシリコーン樹脂からできている。
なお、壁12の材質は、シリコーン樹脂に限るものではなく、密着性と絶縁性とを有する樹脂であれば良く、例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂などの熱硬化性樹脂、PPS、ポリエチレン、PETなどの熱可塑性樹脂を用いても良い。
また、シリカ、アルミナなどのセラミック粒子を充填して、線膨張率や弾性率を調節しても良い。
The
The material of the
In addition, ceramic particles such as silica and alumina may be filled to adjust the linear expansion coefficient and elastic modulus.
また、この発明の実施の形態3に係る半導体装置では、平行平板電極1の間に2箇所の壁12を設けているが、これに限定するものではなく、平行平板電極1の間であれば幾つ設けても良い。
また、この発明の実施の形態3に係る半導体装置では、平行平板電極1の一側端部に壁12を設けているが、複数の壁を設けるときには、平行平板電極1の内側と外側とを隔てる箇所に設けていれば、何処に壁12を設けても構わない。
図16では、壁の断面形状は矩形の形状をしているが、この形状に限定するものではなく、断面形状が円形、楕円形、多曲線から成る形状でもよく、平行平板電極の内部と外部を隔てる構造であれば構わない。
Further, in the semiconductor device according to the third embodiment of the present invention, the two
In the semiconductor device according to the third embodiment of the present invention, the
In FIG. 16, the cross-sectional shape of the wall is a rectangular shape, but the wall shape is not limited to this shape, and the cross-sectional shape may be a circle, an ellipse, or a multi-curve shape. Any structure can be used as long as they are separated.
次に、この発明の実施の形態3に係る半導体装置の製造方法を説明する。
第1の平板電極1a、第2の平板電極1bおよび中間電極2に銅、ケース7にPPS、接合材4にはんだ、半導体素子3にSiCを使用した半導体装置で、図16に示すように、半導体素子3を平行平板電極1に実装を行った後に、信越化学工業製一液型シリコーンゴムコンパウンドKE1833を注射器より塗出して、平行平板電極1の一側端部に壁状に形成し、硬化温度120℃で60分間硬化して平行平板電極1の一側端部に壁12を設ける。
このとき、壁12の断面形状は、多曲線から囲まれた形状で形成されるが、平行平板電極の内部と外部を隔てる形状であれば構わない。壁12を設けた後に、平行平板電極1の内側に第1の絶縁性樹脂8となる信越化学工業製一液型シリコーンゴムコンパウンドKE1833を注入、脱泡し、硬化温度120℃で60分間硬化し、その後、平行平板電極1の外側でケース7により囲まれた空間に第2の絶縁性樹脂9となる信越化学工業製二液付加型シリコーンゴムコンパウンドKE103を注入、脱泡し、硬化温度23℃で72時間硬化して半導体装置を作成する。
Next, a method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described.
A semiconductor device using copper for the
At this time, the cross-sectional shape of the
この発明の実施の形態3に係る半導体装置では、平行平板電極1の間に所定の高さの壁12を設けているために、平行平板電極1の外部を封止する第2の絶縁性樹脂9に亀裂が入っても、内部を封止する第1の絶縁性樹脂8に影響を及ぼすことがないため、半導体装置の信頼性が向上する。
また、壁12により第1の絶縁性樹脂8と第2の絶縁性樹脂9を隔離することで、第2の絶縁性樹脂9が吸湿してもその水分が第1の絶縁性樹脂8に拡散することを防げるため、半導体装置の絶縁信頼性が向上する。
また、平行平板電極1の間に所定の高さの壁12を設けることで、封止を行う際も容易に別々の樹脂を注入することができ、半導体装置を製造する工程を減らすことができる。
In the semiconductor device according to the third embodiment of the present invention, since the
In addition, by separating the first insulating
Further, by providing the
実施の形態4.
図17は、この発明の実施の形態4に係る半導体装置の断面図である。
この発明の実施の形態4に係る半導体装置は、この発明の実施の形態1に係る半導体装置に平行平板電極1の外周に設けられる補強板13を追加したことが異なっており、それ以外は同様であるので、同様な部分に同じ符号を付記し説明は省略する。
FIG. 17 is a cross-sectional view of a semiconductor device according to
The semiconductor device according to the fourth embodiment of the present invention is different from the semiconductor device according to the first embodiment of the present invention in that a reinforcing
平行平板電極の外周部に設ける補強板13は、電極と密着する絶縁性の樹脂でできており、エポキシ樹脂を用いるが、これに限定するものではなく、シリコーン樹脂、アクリル樹脂、ウレタン樹脂など熱硬化性樹脂を用いても良く、PPS、ポリエチレン、PETなどの熱可塑性樹脂を用いても良く、絶縁性を持つ樹脂であれば構わない。
また、ポリイミドテープなどテープによって補強板13を構成しても良い。
また、絶縁性の樹脂には、シリカ、アルミナなどのセラミック粒子を充填して、線膨張率や弾性率を調節しても良く、密着性と絶縁性が確保できる樹脂であれば構わない。
The reinforcing
Moreover, you may comprise the
Further, the insulating resin may be filled with ceramic particles such as silica and alumina to adjust the linear expansion coefficient and the elastic modulus, and any resin can be used as long as adhesion and insulation can be ensured.
なお、この発明の実施の形態4に係る半導体装置では、平行平板電極1の外周に1箇所の補強板13を設けているが、これに限定するものではなく、平行平板電極1の外周であれば、いくつ補強板13を設けても良い。
また、図17では、補強板13の断面形状は矩形の形状をしているが、この形状に限定するものではなく、断面形状が円形、楕円形、多曲線から成る形状でもよく、電極外周部と密着できる構造であれば構わない。
In the semiconductor device according to the fourth embodiment of the present invention, one reinforcing
In FIG. 17, the cross-sectional shape of the reinforcing
次に、この発明の実施の形態4に係る半導体装置の製造方法を説明する。
第1の平板電極1a、第2の平板電極1bおよび中間電極2に銅、ケース7にPPS、接合材4にはんだ、半導体素子3にSiCを使用した半導体装置で、図17に示すように、半導体素子3を平行平板電極1に実装を行った後に、厚さ0.07mmのポリイミドテープ(3M社製5419)を使用して電極外周部を補強して補強板13とする。このように補強板13で平行平板電極1の一端部を固定することにより第1の絶縁性樹脂8を内側に注入しても平行平板電極1が拡がらずに固定される。
次に、平行平板電極1の内側に第1の絶縁性樹脂8となる信越化学工業製一液型シリコーンゴムコンパウンドKE1833を注入、脱泡し、硬化温度120℃で60分間硬化し、その後、平行平板電極1の外側でケース7により囲まれた空間に第2の絶縁性樹脂9となる信越化学工業製二液付加型シリコーンゴムコンパウンドKE103を注入、脱泡し、硬化温度23℃で72時間硬化して半導体装置を作成する。
Next, a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention will be described.
A semiconductor device using copper for the
Next, a one-part silicone rubber compound KE1833 manufactured by Shin-Etsu Chemical Co., Ltd., which becomes the first insulating
この発明の実施の形態4に係る半導体装置では、平行平板電極1の外周部分を補強板13で囲うことで、ヒートサイクル試験などの環境下でも平行平板電極1の間隔が広がることが無く、半導体装置の信頼性がさらに向上する。
また、補強板13を設けているので、平行平板電極1の外部を封止する樹脂に亀裂が入っても、内部を封止する樹脂に影響を及ぼすことがないため、半導体装置の信頼性が向上する。
また、平行平板電極1の内部を封止する第1の絶縁性樹脂8と外部を封止する絶縁性樹脂9を隔離することで、第2の絶縁性樹脂9の水分吸湿が、第1の絶縁性樹脂に拡散することを防げるため、半導体装置の絶縁信頼性が向上する。
また、平行平板電極1の外周部に補強板13が設けられているので、封止を行う際も容易に別々の樹脂を注入することができ、半導体装置を製造する工程を減らすことができる。
In the semiconductor device according to the fourth embodiment of the present invention, by surrounding the outer peripheral portion of the
In addition, since the reinforcing
Further, by isolating the first insulating
In addition, since the reinforcing
1 平行平板電極、1a 第1の平板電極、1b 第2の平板電極、2 中間電極、3 半導体素子、4 接合材、5 外部端子、6 配線、7 ケース、8 第1の絶縁性樹脂、9 第2の絶縁性樹脂、11 バネ、12 壁、13 補強板。
DESCRIPTION OF
Claims (5)
上記隙間に配置されるとともに上記2枚の平板に実装される半導体素子と、
上記隙間を埋めるとともに第1の硬化温度で硬化される第1の絶縁性樹脂と、
上記平行平板電極の外周を包むとともに上記第1の硬化温度未満の第2の硬化温度で硬化される第2の絶縁性樹脂と、
を有し、
使用温度範囲において上記隙間が狭くなるよう上記2枚の平板に上記第1の絶縁性樹脂に発生する熱応力と上記第2の絶縁性樹脂に発生する熱応力との和が加わることを特徴とする半導体装置。 A parallel plate electrode composed of two flat plates spaced in parallel to form a predetermined gap;
A semiconductor element disposed in the gap and mounted on the two flat plates;
A first insulating resin that fills the gap and is cured at a first curing temperature;
A second insulating resin that wraps around the outer periphery of the parallel plate electrode and is cured at a second curing temperature lower than the first curing temperature;
Have
The sum of the thermal stress generated in the first insulating resin and the thermal stress generated in the second insulating resin is applied to the two flat plates so that the gap becomes narrow in the operating temperature range. Semiconductor device.
上記第2の硬化温度が上記使用温度範囲内且つ上記第1の硬化温度が上記使用温度範囲以上または上記第2の硬化温度が上記使用温度範囲以上のとき、上記第2の絶縁性樹脂に外力が加わっていない場合に上記第2の絶縁性樹脂が熱収縮することにより上記隙間が拡がる分を元に戻せる力を超える力で上記第1の絶縁性樹脂が熱収縮することにより上記隙間を狭め、
上記第1の硬化温度が上記使用温度範囲の上限未満且つ上記第2の硬化温度が上記使用温度範囲の下限を超えるとき、上記第1の絶縁性樹脂に外力が加わっていない場合に上記第1の絶縁性樹脂が熱膨張することにより上記隙間が拡がる分を元に戻せる力を超える力で上記第2の絶縁性樹脂が熱膨張することにより上記隙間を狭め、また、上記第2の絶縁性樹脂に外力が加わっていない場合に上記第2の絶縁性樹脂が熱収縮することにより上記隙間が拡がる分を元に戻せる力を超える力で上記第1の絶縁性樹脂が熱収縮することにより上記隙間を狭めることを特徴とする請求項1に記載の半導体装置。 When the first curing temperature is equal to or lower than the use temperature range, or the first cure temperature is within the use temperature range and the second cure temperature is equal to or less than the use temperature range, an external force is applied to the first insulating resin. When the first insulating resin is not expanded, the second insulating resin is thermally expanded with a force exceeding the force that can restore the expansion of the gap due to thermal expansion of the first insulating resin, thereby narrowing the gap. ,
When the second curing temperature is within the use temperature range and the first cure temperature is not less than the use temperature range or the second cure temperature is not less than the use temperature range, an external force is applied to the second insulating resin. When the second insulating resin is not shrunk, the first insulating resin is thermally contracted by a force that exceeds the force by which the amount of expansion of the gap due to the thermal contraction of the second insulating resin can be reduced. ,
When the first curing temperature is less than the upper limit of the operating temperature range and the second curing temperature exceeds the lower limit of the operating temperature range, the first insulating resin is not applied with an external force. The second insulating resin thermally expands with a force that exceeds the force that can restore the amount of expansion of the gap due to thermal expansion of the insulating resin, and the second insulating resin narrows the gap. When the external insulation force is not applied to the resin, the first insulating resin is thermally contracted with a force that exceeds the force that can restore the amount that the gap expands due to the thermal contraction of the second insulating resin. The semiconductor device according to claim 1, wherein the gap is narrowed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007188634A JP2009026960A (en) | 2007-07-19 | 2007-07-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007188634A JP2009026960A (en) | 2007-07-19 | 2007-07-19 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009026960A true JP2009026960A (en) | 2009-02-05 |
Family
ID=40398496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007188634A Pending JP2009026960A (en) | 2007-07-19 | 2007-07-19 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009026960A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009568A (en) * | 2010-06-23 | 2012-01-12 | Denso Corp | Semiconductor module |
JP2012009569A (en) * | 2010-06-23 | 2012-01-12 | Denso Corp | Semiconductor module manufacturing method |
JP2016115870A (en) * | 2014-12-17 | 2016-06-23 | 新光電気工業株式会社 | Semiconductor device and manufacturing method of the same |
WO2019038906A1 (en) * | 2017-08-25 | 2019-02-28 | 三菱電機株式会社 | Power semiconductor device and method for manufacturing power semiconductor device |
-
2007
- 2007-07-19 JP JP2007188634A patent/JP2009026960A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009568A (en) * | 2010-06-23 | 2012-01-12 | Denso Corp | Semiconductor module |
JP2012009569A (en) * | 2010-06-23 | 2012-01-12 | Denso Corp | Semiconductor module manufacturing method |
JP2016115870A (en) * | 2014-12-17 | 2016-06-23 | 新光電気工業株式会社 | Semiconductor device and manufacturing method of the same |
WO2019038906A1 (en) * | 2017-08-25 | 2019-02-28 | 三菱電機株式会社 | Power semiconductor device and method for manufacturing power semiconductor device |
JPWO2019038906A1 (en) * | 2017-08-25 | 2019-11-07 | 三菱電機株式会社 | Power semiconductor device and method for manufacturing power semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5638623B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
CN109585385B (en) | Semiconductor device with a plurality of semiconductor chips | |
JP7023298B2 (en) | Power converter and manufacturing method of power converter | |
CN108292655B (en) | Power module | |
JP6045749B2 (en) | Semiconductor device | |
JP5071405B2 (en) | Power semiconductor device | |
JP6676079B2 (en) | Semiconductor device and manufacturing method thereof | |
CN106298700B (en) | Semiconductor device with a plurality of semiconductor chips | |
JP2014130875A (en) | Semiconductor device and manufacturing method of the same | |
KR20160103486A (en) | Semiconductor device and semiconductor module | |
CN113903727A (en) | Power semiconductor module and method for producing a power semiconductor module | |
JP2009026960A (en) | Semiconductor device | |
JP5812712B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
CN107431067B (en) | Power module | |
CN111900134A (en) | Power semiconductor module device and method for manufacturing the same | |
JP5892796B2 (en) | High pressure module | |
JP6486579B1 (en) | Semiconductor device | |
CN114078790A (en) | Power semiconductor module device and method for manufacturing the same | |
WO2018042973A1 (en) | Power module and method for manufacturing same | |
JP2009033170A (en) | Power semiconductor module having closed mechanism for substrate carrier and manufacturing method thereof | |
CN116190320A (en) | Power semiconductor module, method for assembling a power semiconductor module, and housing for a power semiconductor module | |
JP2021028921A (en) | Pressure-welded type semiconductor device and method of manufacturing pressure-welded type semiconductor device | |
JP4381047B2 (en) | Semiconductor device | |
JP2012054487A (en) | Electronic device | |
TW591852B (en) | Semiconductor device |