JP2009020734A - 車載情報端末 - Google Patents

車載情報端末 Download PDF

Info

Publication number
JP2009020734A
JP2009020734A JP2007183239A JP2007183239A JP2009020734A JP 2009020734 A JP2009020734 A JP 2009020734A JP 2007183239 A JP2007183239 A JP 2007183239A JP 2007183239 A JP2007183239 A JP 2007183239A JP 2009020734 A JP2009020734 A JP 2009020734A
Authority
JP
Japan
Prior art keywords
data
processor
information terminal
vehicle information
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007183239A
Other languages
English (en)
Inventor
Yoshiki Nakabachi
善樹 中鉢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd, Hitachi Ltd filed Critical Clarion Co Ltd
Priority to JP2007183239A priority Critical patent/JP2009020734A/ja
Publication of JP2009020734A publication Critical patent/JP2009020734A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

【課題】地図データ、あるいは、音楽データや録画データなどのマルティメディア系データが記憶されるHDDへのアクセス権を調停するに際して、マルチメディア系CPUで処理しているデータが途切れてHDDに記憶されることを防止する。
【解決手段】サブCPU10Bは地上デジタル放送の映像を録画し、バッファメモリ41に一時記憶する。バッファメモリ41のデータ記憶容量が80パーセントを越えると、バス権をサブCPU10Bに与え、バッファメモリ41のデータをHDD50へ転送する。ナビゲーション用のメインCPU10Aからバス権要求があると、バス権をメインCPU10Aに引き渡し、メインCPU10AはデータをHDD50へ転送する。このとき、サブCPU10Bは引き続き出た録画処理を実行し、録画データをバッファメモリ41に一時記憶する。
【選択図】図2

Description

本発明は、ハードディスクなどの記憶媒体にアクセスする複数のプロセッサのバス権調停に関する。
車両を目的地まで誘導するナビゲーション機能と、音楽CDからハードディスク(HDD)にリッピングした音楽データを再生出力する機能を備えた車載ナビゲーション装置が知られている(非特許文献1)。
富士通テン技報 Vol.22 No.1 3頁〜11頁
非特許文献1の装置では、1台のハードディスクにナビゲーションに必要な地図データや地点データとともに、音楽CDからリッピングした音楽データを記憶する。この装置では、ナビゲーション用CPU(メインCPU)でナビゲーション処理を行い、ミュージック用CPU(サブCPU)で音楽データを再生し、また、音楽データをエンコードしてHDDに記憶するリッピング処理を行う。
ナビゲーション用CPUがナビゲーション処理を実行中に音楽処理の要求が入ると、ATA調停部は、いずれか一方のCPUをハードディスクに接続する。したがって、バス権を引渡したCPUによるデータ処理も終了するので、データが途切れてしまうことがある。
(1)請求項1の発明による車載情報端末は、データを記憶する記憶媒体と、記憶媒体との間でデータ授受を行って第1のデータ処理を行う第1のプロセッサと、記憶媒体との間でデータ授受を行って第2のデータ処理を行う第2のプロセッサと、第1のプロセッサで得たデータを一時記憶する一時記憶回路と、第1および第2のプロセッサの記憶媒体に対するバス権を調停する調停回路とを備え、第1のプロセッサは、調停回路でバス権を付与されるまでは取得したデータを一時記憶回路に一時記録し、調停回路は、第2のプロセッサと記憶媒体との間で間欠的に転送する複数のデータ間において、一時記憶回路のデータを記憶媒体へ転送するように第1のプロセッサにバス権を与えることを特徴とする。
(2)請求項2の発明による車載情報端末は、請求項1に記載の車載情報端末において、調停回路は、一時記憶回路のデータ記憶容量が所定値を越えるまでは第2のプロセッサにバス権を付与し、一時記憶回路のデータ記憶容量が所定の上限値を越えると、複数のデータ間において第1のプロセッサにバス権を付与することを特徴とする。
(3)請求項3の発明による車載情報端末は、請求項2に記載の車載情報端末において、上限値は、第2のプロセッサによるデータ処理の負荷が大きいほど小さく設定することを特徴とする。
(4)請求項4の発明による車載情報端末は、請求項2または3に記載の車載情報端末において、一時記憶回路から記憶媒体へデータ転送を行っているとき、一時記憶回路のデータ記憶容量が所定の下限値を下回ると、調停回路は、バス権を第1のプロセッサから第2のプロセッサへ引き渡すことを特徴とする。
(5)請求項5の発明による車載情報端末は、請求項2または3に記載の車載情報端末において、一時記憶回路から記憶媒体へ予め定めたデータ量のデータを転送した後、調停回路は、バス権を第1のプロセッサから第2のプロセッサへ引き渡すことを特徴とする。
(6)請求項6の発明による車載情報端末は、請求項1に記載の車載情報端末において、調停回路は、第1のプロセッサから第2のプロセッサにバス権を引き渡したとき、第2のプロセッサによるデータ処理の推定継続時間と、一時記憶回路のデータ最大記憶容量とに応じて決定された所定時間が経過するまで第2プロセッサにバス権を与え、所定時間が経過すると、第1プロセッサにバス権を引き渡して一時記憶回路のデータを記憶媒体へ転送することを特徴とする。
(7)請求項7の発明による車載情報端末は、請求項1乃至6のいずれか1項に記載の車載情報端末において、第1のデータ処理は地図データを使用したデータ処理であり、そのデータ転送は間欠的であり、第2のデータ処理は、音楽データや映像データなど使用したデータ処理であり、そのデータ転送は連続的であることを特徴とする。
(8)請求項8の発明による車載情報端末は、請求項1乃至7のいずれか1項に記載の車載情報端末において、第1および第2のプロセッサと記憶媒体との間のデータ授受は、調停回路を経由したATAPI準拠のインターフェースにより行うことを特徴とする。
(9)請求項9の発明による車載情報端末は、請求項8に記載の車載情報端末において、調停回路は、第1のプロセッサと記憶媒体との間に設けられた第1ブリッジと、第2のプロセッと記憶媒体との間に設けられた第2ブリッジと、第1および第2ブリッジを制御してバス権調停を行う調停制御手段とを含むことを特徴とする。
本発明によれば、複雑なソフトウエア処理を使用することなく、第1のプロセッサにより取得したデータを途切れることなく記憶媒体に記憶しつつ、第1および第2のプロセッサのバス権を調停できる。
−第1の実施の形態−
本発明による車載情報端末をナビゲーション装置に適用した第1の実施形態の構成を図1に示す。図1のナビゲーション装置は、地図表示、経路誘導などの通常のナビゲーション機能の他に、音楽や映像再生機能を有する。この実施の形態では、音楽再生機能、音楽リッピング機能、地上デジタル放送視聴および録画機能をナビゲーション装置が備えているものとして説明する。なお、本明細書において、音楽データや地上デジタル放送映像データをストリーム系データまたはマルチメディア系データと呼び、これらのストリーム系データまたはマルチメディア系データは連続的に転送される。これに対して、ナビゲーション処理における地図スクロール時のスクロールデータやガイダンスデータは間欠的にデータ転送される。
ナビゲーション装置は、ナビゲーション用メインCPU(プロセッサ)10Aと、音楽/映像再生用サブCPU(プロセッサ)10Bと、FPGA等で構成される調停回路20を主要部とする制御回路10とを備えている。制御回路10には、ハードディスクドライブ(HDD)50と、装填されたCDやDVDなどから音楽データや映像データを読み取るDVDドライブ60と、自車両の現在位置を検出する位置検出装置71と、地上デジタル放送受信回路72と、地図を表示したり地上デジタル放送の映像を表示する表示モニタ73と、経路案内の音声を出力したり受信した地上デジタル放送の音声を出力するスピーカ74と、各種入力装置75とが接続されている。
制御回路10のメインCPU10Aには、プログラムなどを書き込んだフラッシュメモリ11と、CPU10Aには含まれないが装置として必要な論理演算を実行するASIC12と、メインCPU10Aの演算処理で使用する各種データを一時保存するDRAM13とがバスで接続されている。制御回路10のサブCPU10Bには、プログラムなどを書き込んだフラッシュメモリ14と、音楽CDから取得した音楽データを再生処理したりリッピング処理を行うDSP15と、DSP15の信号処理で得られる各種データを一時保存するDRAM16と、サブCPU10Bの演算処理で使用する各種データを一時保存するDRAM17とが接続されている。
調停回路20には、サブCPU10Bで取得したデータを一時記憶するバッファメモリ41が接続されている。このバッファメモリ41は、たとえばピンポンバッファ(サーキュラーバッファ)として構成することができる。サブCPU10Bによりピンポンバッファの書き出しポインタをモニタして、バッファメモリ41のデータ記憶容量を検出することができる。
HDD50は、内蔵する磁気ハードディスクに記憶した地図データおよび音楽データの読み出し/書き込みを行う高速大容量記憶媒体および読み取り装置である。HDD50の音楽データはリッピング処理によってエンコードされた音楽データである。DVDドライブ60は、セットした音楽CDに記憶されている音楽データあるいは映像DVDに記憶されている映像データの読み出し/書き込みを行う読み取り装置である。音楽CDや映像DVDはHDD50に比べて低速小容量記憶媒体である。
ハードディスクドライブ(HDD)50およびDVDドライブ60は、ATAPI(AT Attachment Packet Interface)に準拠したIDE(Integrated Drive Electronics)インターフェースを使用してメインCPU10Aおよび10Bとの間でコマンド授受あるいはデータ授受を行う。HDD50およびDVD60は、バッファメモリ41との間でも同様にしてデータ転送を行う。そして調停回路20は、メインCPU10Aおよび10BのHDD50およびDVDドライバ60に対するバス権(アクセス権)を調停している。
メインCPU10Aは、フラッシュメモリ11に格納された制御プログラムを実行して各種のナビゲーション処理を実行する。DRAM13には、ナビゲーション処理で使用するデータや演算データが一時的に保存される。メインCPU10Aは、位置検出装置71で検出された車両の現在位置を入力し、HDD50の地図データに基づいて自車位置周辺の地図を表示モニタ73に表示する。あるいは、自車位置から目的地までの経路を探索し、推奨経路に沿って乗員を案内する経路誘導を行う。
サブCPU10Bは、フラッシュメモリ14に格納された制御プログラムを実行して音楽再生処理や映像再生処理などを行う。サブCPU10Bは、DVDドライブ60にセットされた音楽CDに記憶された音楽データをDSP15で再生してスピーカ74から出力する。サブCPU10Bの制御の下、DSP15は、DVDドライブ60から読み込んだ音楽データをリッピング処理し、サブCPU10Bは、リッピング処理によりエンコードされた音楽データなどのストリーム系データをバッファメモリ41にいったん記憶し、後述するバス権設定処理の制御の下で決定されるタイミングでバッファメモリ41からHDD50に転送して記憶する。
サブCPU10Bは、地上デジタル放送受信回路72で受信した地上デジタル放送の映像を表示モニタ73に表示し、スピーカ74からその音声を出力することにより、いわゆる地デジ放送を視聴する処理を行う。地上デジタル放送を録画する処理もサブCPU10Bにより行われる。この場合、受信した映像や音声はDRAM17に一時的に格納され、表示モニタ73とスピーカ74により乗員に提供する。DRAM17には、音楽データや映像データの処理(エンターテイメント処理)で使用されるデータや演算データも一時的に保存される。また、地上デジタル放送の映像を録画する場合も、DRAM17からバッファメモリ41にいったん転送し、後述するバス権設定処理の制御の下で決定されるタイミングでHDD50に転送して録画する。
以上のように、メインCPU10Aはナビゲーション処理を実行するプロセッサであり、たとえば、経路探索処理、地図スクロール処理、地図データ読み出し処理などを実行する。また、サブCPU10Bは、たとえば、音楽データのリッピング処理、CD/DVDデータ読み出し処理、地上デジタル放送録画処理などを実行するプロセッサである。
図2に詳細に示すように、調停回路20は、Host I/F21と、 DeviceI/F22および23と、ARBITERと呼ばれる切替制御回路24、第1および第2のブリッジ回路25および26とを備えたプログラマブルゲートアレイ回路として構成することができる。
Host I/F21はHDD50およびDVDドライブ60と接続され、Device I/F22はメインCPU10Aと接続され、Device I/F23はサブCPU10Bと接続されている。メインCPU10AおよびサブCPU10Bは、バス権要求信号をDeviceI/F22および23を経由して切替制御回路24へ送信する。ブリッジ回路25および26は、いずれか一方のCPUをHDD50またはDVD60と接続するスイッチ回路として、DeviceI/F22および23とHost I/F21との間にそれぞれ設けられる。切替制御回路24は、CPU10Aおよび10Bから出力されるバス権要求信号に基づいてブリッジ回路25,26を制御してバス接続を切り替える。
切替制御回路24によるバス権調停は次のとおりである。
(1)メインCPU10Aからのみバス権要求信号が出力されている場合、切替制御回路24は、バス権をメインCPU10Aに与えるようにブリッジ回路25,26を切替制御する。
(2)バッファメモリ41のデータ記憶容量が最大記憶容量に対して所定の割合、たとえば80パーセントを越えると、サブCPU10Bからのバス権要求信号にしたがって、切替制御回路24は、バス権をサブCPU10Bに与えるようにブリッジ回路25,26を切替制御する。
(3)上記(2)で説明したようにバッファメモリ41のデータ記憶容量が80パーセントを越えてバッファメモリ41からHDD50へデータが転送されているとき、メインCPU10Aがバス権を要求すると、切替制御回路24は、バス権をサブCPU10BからメインCPU10Aに引き渡し、メインCPU10Aからのデータ転送が終了すると、サブCPU10Bにバス権を与える。これにより、メインCPU10Aがデータを間欠的に転送する合間に、バッファメモリ41のデータがHDD50に転送される。また、バス権をサブCPU10BからメインCPU10Aに引き渡す場合でも、サブCPU10Bのデータ処理は続行され、得られたストリーム系データはバッファメモリ41に一時記憶される。
本実施の形態では、データ記憶容量の最大記憶容量に対する割合が80パーセントを越えると割り込みをかけてバス権をサブCPU10Bに引き渡すようにした。この割合は、メインCPU10AがHDD50へデータを間欠的に転送する転送間隔の最大時間に応じて決定することができる。
図3〜5は、制御回路10による処理全体を説明するフローチャートである。なお、図3および図4はそれぞれメインCPU10AおよびサブCPU10Bによるデータ転送処理を説明するフローチャートである。また、図5は、ゲートアレイで構成される切替制御回路24で行われる調停ロジックを説明するフローチャートである。
図3において、メインCPU10Aは、ステップS11において、HDD50との間で転送するデータがあるか否かを判定する。転送データがあればステップS12に進む。ステップS12では、メインCPU10Aがバス権を要求するため、割り込み1を出力する。ステップS13では、切替制御回路24からACK1を受信したか否かを判定する。ACK1は、後述するように、ブリッジ回路25によるバス切替が終了した通知である。ACK1を受信したと判定されると、ステップS14に進み、メインCPU10AのDRAM13からHDD50へデータ転送を開始する。
図4を参照すると、サブCPU10Bは、ステップS21において、HDD50との間で転送するデータがあるか否かを判定する。転送データがあればステップS22に進む。ステップS22では、転送データをDRAM17からバッファメモリ41に転送して一時記憶する。ステップS23では、バッファメモリ41のデータ記憶容量が80パーセントを越えたか否かを判定する。ステップS23が肯定判定されると、ステップS24に進み、サブCPU10Bがバス権を要求するため、割り込み2Aを出力する。ステップS25では、切替制御回路24からACK2を受信したか否かを判定する。後述するように、ACK2は、ブリッジ回路26によるバス切替が終了した通知である。ACK2を受信したと判定されると、ステップS26に進み、サブCPU10Bからバッファメモリ41へのデータ転送を中止し、バッファメモリ41からHDD50へのデータ転送を開始する。
その後、ステップS27に進み、メインCPU10Aがバス権を要求しているか、すなわち、割り込み1を受信したか否かを判定する。ステップS27が肯定されると、ステップS28において、バッファメモリ41からHDD50へのデータ転送を中止してステップS21へ戻る。ステップS27が否定されると、ステップS26へ戻る。
図5を参照して、調停回路20の調停ロジックについて説明する。ステップS41において、メインCPU10Aがバス権を要求しているか、すなわち割り込み1を受信しているか否かを判定する。メインCPU10Aがバス権を要求している場合、ステップS42でブリッジ回路25が選択され、メインCPU10AがHDD50と接続される。そして、ステップS43において、ブリッジ回路25によるバス切替が終了した通知であるACK1を出力する。
ステップS41が否定されるとステップ44に進み、サブCPU10Bがバス権を要求しているか、すなわち割り込み2Aを受信しているか否かを判定する。肯定されるとステップ45に進み、否定されるとステップ41へ戻る。ステップS45ではブリッジ回路26が選択され、サブCPU10Bとバッファメモリ41がHDD50と接続される。そして、ステップS46において、ブリッジ回路26によるバス切替が終了した通知であるACK2を出力してステップS47に進む。ステップS47では、メインCPU10Aがバス権を要求しているか、すなわち、割り込み1を受信しているかを判定する。ステップS47が肯定されるとステップS48に進み、ブリッジ回路25が選択されてメインCPU10AがHDD50に接続される。
以上の実施の形態によるナビゲーション装置の動作について、地上デジタル放送録画中に地図スクロール要求が発生した場合を一例として説明する。
サブCPU10Bの制御の下で地上デジタル放送を録画中、その録画データはサブCPU10BのDRAMA17にいったん保存され、DRAM17からバッファメモリ41へ転送されて一時保存される。サブCPU10Bはバッファメモリ41の書き出しポインタをモニタして記憶容量を検出する。サブCPU10Bにより、バッファメモリ41のデータ記憶容量が80パーセントを越えると、サブCPU10Bはバス権を要求する。これにより、ブリッジ回路26が選択されてサブCPU10Bおよびバッファメモリ41がHDD50と接続され、バッファメモリ41の録画データがHDD50へ転送される。このデータ転送中にメインCPU10Aからバス権要求があると、ブリッジ回路25が選択されてメインCPU10AがHDD50と接続される。これにより、メインCPU10Aで得られたデータがHDD50へ転送される。
以上説明した第1の実施の形態によるナビゲーション装置によれば次のような作用効果を奏することができる。
(1)サブCPU10BはHDD50へ転送するデータをバッファメモリ41に一時記憶し、バッファメモリ41の記憶容量がその80パーセントを越えると、サブCPU10BのDRAM17からバッファメモリ41へのデータ転送を中止し、バッファメモリ41からHDD50へのデータ転送を開始する。このデータ転送中にメインCPU10Aがバス権を要求すると、バッファメモリ41からHDD50へのデータ転送を中止する。このとき、サブCPU10Bで録画処理等のストリーム系データ処理が継続して行われている場合、サブCPU10Bで取得したデータはバッファメモリ41に転送されて記憶される。その後、バッファメモリ41の記憶容量がその80パーセントを越えると、上述したようにバッファメモリ41のデータがHDD50へ転送される。このように、地上デジタル放送映像のようなストリーム系データをバッファメモリ41に一時記憶し、メインCPU10AからHDD50へ転送されるデータ間においてHDD50へ転送するようにしたので、ストリーム系データが途切れてHDD50に記憶されることが防止される。
なお、バッファメモリ41のデータ記憶容量が80パーセント(しきい値)を越えるとバッファメモリ41からHDD50へのデータ転送を開始すべく割り込みをかけるようにしたが、そのしきい値は、メインCPU10AのHDD50への最大アクセス時間を考慮して決定すればよい。すなわち、メインCPU10AがHDD50へアクセスしている間にバッファメモリ41のデータ記憶残容量をオーバフローしないように、上記しきい値を決定する。すなわち、上記しきい値は、メインCPU10Aによるデータ処理の負荷が大きいほど小さく設定する。
−第2の実施の形態−
第1の実施の形態では、バッファメモリ41のデータ記憶容量が80パーセントを越えたときは、メインCPU10Aがバス権を要求するまで、バッファメモリ41のデータをHDD50へ転送し続ける。第2の実施の形態では、バッファメモリ41のデータ記憶容量が80パーセントを越えてデータをHDD50へ転送した結果、その記憶容量が30パーセント以下まで低下したときに、メインCPU10Aがバス権を要求しなくてもサブCPU10Bがバス権を返上して、バッファメモリ41からHDD50へのデータ転送を中止する。
図6は第2の実施の形態におけるサブCPU10Bのフローチャートを説明する図である。図4のフローチャートと同一なステップには同一の符号を付し、相違点を主に説明する。
バッファメモリ41のデータ記憶容量が80パーセントを越えてHDD50へデータ転送が開始された後、ステップS27Aにおいて、バッファメモリ41のデータ記憶容量が30パーセント以下まで低下したか否かを判定する。否定されるとステップS26に戻る。肯定されるとステップS27Bに進み、サブCPU10Bがバス権を返上するため割り込み2Bを出力してステップS28へ進む。
図7は第2の実施の形態における切替制御回路24の調停ロジックを説明する図である。図5のフローチャートと同一なステップには同一の符号を付し、相違点を主に説明する。
バッファメモリ41のデータ記憶容量が80パーセントを越えてHDD50へデータ転送が開始された後、ステップS47Aでは、サブCPU10Bがバス権を返上しているか、すなわち、割り込み2Bを受信しているかを判定する。ステップS47Aが肯定されるとステップS42に進み、ブリッジ回路25選択してメインCPU10Aにバス権を与える。
第2の実施の形態では、メインCPU10Aの処理は図3に示したとおりである。そして、第1の実施の形態で説明した地上デジタル放送の映像を録画する処理では、バッファメモリ41の録画データをHDD50へ転送中にメインCPU10Aからバス権要求が無い場合でも、バッファメモリ41のデータ記憶容量が30パーセント以下となると、サブCPU10Bはバス権を返上し、バス権をメインCPU10Aに与える。
以上説明した第2の実施の形態によるナビゲーション装置によれば次のような作用効果を奏することができる。
(1)バッファメモリ41からHDD50へのデータ転送により、バッファメモリ41の記憶容量がその30パーセントまで低下したとき、サブCPU10Bはバス権を返上し、バッファメモリ41からHDD50へのデータ転送を中止し、サブCPU10Bで得てDRAM17に一時記憶したデータをバッファメモリ41に保存するようにした。したがって、第1の実施の形態と同様な作用効果を得ることができる。
次のような変形も本発明の範囲内である。
(1)車載情報端末をナビゲーション装置として説明したが、ナビゲーション装置に限定されない。すなわち、それぞれが異なるデータ処理を実行する第1および第2のプロセッサが同一の記憶媒体を共通に使用する車載情報端末であればその用途は問わない。たとえば、メインプロセッサがいわゆるドライブレコーダの演算処理に使用され、サブプロセッサが音楽や映像などのエンターテイメントデータ演算処理に使用される場合にも、本発明は好適に使用できる。
(2)CPUとHDDとの間のデータ転送について説明したが、DVDなどその他の記憶媒体との間におけるデータ転送についても同様である。また、CPUは2つに限定されない。
(3)バス権調停が要求されるインターフェースであればATAPIに限定されない。
(4)切替制御回路24は、バッファメモリ41からHDD50へ予め定めたデータ量のデータを転送した後、メインCPU10Aへバス権を引き渡すようにしても良い。
(5)切替制御回路24は、サブCPU10BからメインCPU10Aにバス権を引き渡したとき、メインCPU10Aによるデータ処理の推定継続時間と、バッファメモリ41のデータ最大記憶容量とに応じて決定された所定時間が経過するまでメインCPU10Aにバス権を与え、上記所定時間が経過すると、サブCPU10Bにバス権を引き渡してバッファメモリ41のデータをHDD50へ転送するようにしてもよい。
本発明による車載情報端末は、調停回路でバス権を付与されるまでは取得したストリーム系データをバッファメモリに一時記録し、バス権付与に伴って、バッファメモリに一時記憶したデータを記憶媒体へ転送することを特徴とする。したがって、バス権調停は上述した実施の形態に限定されない。
本発明の特徴を損なわない限り、本発明は上記実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。
なお、以上説明した実施の形態におけるナビゲーション装置の各構成要素と特許請求の範囲の各構成要素との対応関係は以下のとおりである。
メインCPU10Aが第1のプロセッサを、サブCPU10Bが第2のプロセッサを、HDD50が記憶媒体を、FPGAによる調停回路20がハードウエアで構成された調停回路を、DRAM41,42が一時記憶回路をそれぞれ構成する。なお、以上の対応関係の説明は一例であり、権利解釈に際してなんら拘束されるものではない。
第1の実施の形態におけるナビゲーション装置の構成を示すブロック図 図1の調停回路の詳細を示すブロック図 第1の実施の形態におけるメインCPU10Aによるデータ転送処理を説明するフローチャート 第1の実施の形態におけるサブCPU10Bによるデータ転送処理を説明するフローチャート 第1の実施の形態における切替制御回路24で行われる調停ロジックを説明するフローチャート 第2の実施の形態におけるサブCPU10Bによるデータ転送処理を説明するフローチャート 第2の実施の形態における切替制御回路24で行われる調停ロジックを説明するフローチャート
符号の説明
10:制御回路 10A:メインCPU
10B:サブCPU 20:調停回路
21:Host I/F 22,23:Device I/F
24:切替制御回路 25,26:ブリッジ回路
41:バッファメモリ 50:HDD
60:DVDドライブ 72:地上デジタル放送受信回路

Claims (9)

  1. データを記憶する記憶媒体と、
    前記記憶媒体との間でデータ授受を行って第1のデータ処理を行う第1のプロセッサと、
    前記記憶媒体との間でデータ授受を行って第2のデータ処理を行う第2のプロセッサと、
    前記第1のプロセッサで得たデータを一時記憶する一時記憶回路と、
    前記第1および第2のプロセッサの前記記憶媒体に対するバス権を調停する調停回路とを備え、
    前記第1のプロセッサは、前記調停回路でバス権を付与されるまでは取得したデータを前記一時記憶回路に一時記録し、
    前記調停回路は、前記第2のプロセッサと前記記憶媒体との間で間欠的に転送する複数のデータ間において、前記一時記憶回路のデータを前記記憶媒体へ転送するように前記第1のプロセッサにバス権を与えることを特徴とする車載情報端末。
  2. 請求項1に記載の車載情報端末において、
    前記調停回路は、前記一時記憶回路のデータ記憶容量が所定値を越えるまでは前記第2のプロセッサにバス権を付与し、前記一時記憶回路のデータ記憶容量が所定の上限値を越えると、前記複数のデータ間において前記第1のプロセッサにバス権を付与することを特徴とする車載情報端末。
  3. 請求項2に記載の車載情報端末において、
    前記上限値は、前記第2のプロセッサによるデータ処理の負荷が大きいほど小さく設定することを特徴とする車載情報端末。
  4. 請求項2または3に記載の車載情報端末において、
    前記一時記憶回路から前記記憶媒体へデータ転送を行っているとき、前記一時記憶回路のデータ記憶容量が所定の下限値を下回ると、前記調停回路は、バス権を前記第1のプロセッサから前記第2のプロセッサへ引き渡すことを特徴とする車載情報端末。
  5. 請求項2または3に記載の車載情報端末において、
    前記一時記憶回路から前記記憶媒体へ予め定めたデータ量のデータを転送した後、前記調停回路は、バス権を前記第1のプロセッサから前記第2のプロセッサへ引き渡すことを特徴とする車載情報端末。
  6. 請求項1に記載の車載情報端末において、
    前記調停回路は、前記第1のプロセッサから前記第2のプロセッサに前記バス権を引き渡したとき、前記第2のプロセッサによるデータ処理の推定継続時間と、前記一時記憶回路のデータ最大記憶容量とに応じて決定された所定時間が経過するまで前記第2プロセッサにバス権を与え、前記所定時間が経過すると、前記第1プロセッサにバス権を引き渡して前記一時記憶回路のデータを前記記憶媒体へ転送することを特徴とする車載情報端末。
  7. 請求項1乃至6のいずれか1項に記載の車載情報端末において、
    前記第1のデータ処理は地図データを使用したデータ処理であり、そのデータ転送は間欠的であり、前記第2のデータ処理は、音楽データや映像データなど使用したデータ処理であり、そのデータ転送は連続的であることを特徴とする車載情報端末。
  8. 請求項1乃至7のいずれか1項に記載の車載情報端末において、
    前記第1および第2のプロセッサと前記記憶媒体との間のデータ授受は、前記調停回路を経由したATAPI準拠のインターフェースにより行うことを特徴とする車載情報端末。
  9. 請求項8に記載の車載情報端末において、
    前記調停回路は、
    前記第1のプロセッと前記記憶媒体との間に設けられた第1ブリッジと、
    前記第2のプロセッと前記記憶媒体との間に設けられた第2ブリッジと、
    前記第1および前記第2ブリッジを制御して前記バス権調停を行う調停制御手段とを含むことを特徴とする車載情報端末。
JP2007183239A 2007-07-12 2007-07-12 車載情報端末 Pending JP2009020734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007183239A JP2009020734A (ja) 2007-07-12 2007-07-12 車載情報端末

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007183239A JP2009020734A (ja) 2007-07-12 2007-07-12 車載情報端末

Publications (1)

Publication Number Publication Date
JP2009020734A true JP2009020734A (ja) 2009-01-29

Family

ID=40360319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007183239A Pending JP2009020734A (ja) 2007-07-12 2007-07-12 車載情報端末

Country Status (1)

Country Link
JP (1) JP2009020734A (ja)

Similar Documents

Publication Publication Date Title
US6728824B1 (en) Method and apparatus for controlling multi-channel bitstreams
US6292878B1 (en) Data recorder and method of access to data recorder
JP2009110609A (ja) ストリームデータ転送制御機構
JP2009015832A (ja) アクセス間調停回路、半導体装置およびアクセス間調停方法
JP5332240B2 (ja) ドライブレコーダおよびコンピュータプログラム
JP2006127300A (ja) ホストと記憶デバイスとの間における通信方法、記憶デバイス、ホスト、記憶デバイスとホストを備えるシステム
JP2007249938A (ja) Usbホストシステム、avデータ再生装置およびavデータ記録装置
EP1684288B1 (en) Information recorder, information recording method, and recording medium containing program
JP2009020734A (ja) 車載情報端末
JP2008269222A (ja) 車載情報端末
JP2005316716A (ja) データ処理プログラムおよびデータ処理装置
JP4777840B2 (ja) 車載情報端末
JP2010218485A (ja) ストレージ装置、データ書き込み方法、及びデータ書き込みプログラム
JP2008269223A (ja) 車載情報端末
JP2008097367A (ja) 車載電子機器
JP2009110058A (ja) 車載情報端末
JP2007281972A (ja) ストリームデータ記録再生装置及びストリームデータ記録装置
JP4187674B2 (ja) 車載機器、車載機器の制御方法、車載機器の制御プログラム及び記録媒体
JP2010039716A (ja) 車載情報端末
JP2012226701A (ja) 車載情報システム、及びその制御方法
JP2010055295A (ja) 車載情報端末
JP2009070532A (ja) 記録再生装置及びデータ記録再生方法
JP5037814B2 (ja) メモリ制御装置及びメモリ制御方法
US20050002642A1 (en) Dynamic buffer control for real-time system
JP2004126685A (ja) 情報処理装置および情報処理方法