JP2009016474A - Method of manufacturing semiconductor device and semiconductor device - Google Patents

Method of manufacturing semiconductor device and semiconductor device Download PDF

Info

Publication number
JP2009016474A
JP2009016474A JP2007174868A JP2007174868A JP2009016474A JP 2009016474 A JP2009016474 A JP 2009016474A JP 2007174868 A JP2007174868 A JP 2007174868A JP 2007174868 A JP2007174868 A JP 2007174868A JP 2009016474 A JP2009016474 A JP 2009016474A
Authority
JP
Japan
Prior art keywords
semiconductor element
film
metal
barrier film
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007174868A
Other languages
Japanese (ja)
Inventor
Tomoharu Ikeda
知治 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2007174868A priority Critical patent/JP2009016474A/en
Publication of JP2009016474A publication Critical patent/JP2009016474A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that a barrier film present between metal electrodes needs to be insulated since the barrier film is conductive, even though a thick metal electrode can be formed on the surface of a semiconductor element using a plating method by forming the barrier film when forming the metal electrode on the surface of the semiconductor element. <P>SOLUTION: A conductive barrier film 10 is formed on the surface of the semiconductor element 14 where an interlayer insulating film 12 is formed. After forming the metal electrode 5 on the surface of the barrier film 10, the semiconductor element 14 is thermally oxidized. The barrier film 10c in a region where the metal electrode 4 is not formed is oxidized and indicates insulation. Thus, the metal electrodes are insulated with each other. Also, for the barrier films 10a and 10b in a region where the metal electrode 5 is formed, the metal electrode 5 acts as a mask and they keep conductivity without being oxidized. Thus, the conduction of the metal electrode 5 and the semiconductor element 14 is secured. Thereafter, by removing an oxide film 22 on the surface of the metal electrode 5, the conduction of the metal electrode 5 is secured as well. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、コンタクトホールを有する層間絶縁膜で被覆されている半導体素子の表面に金属電極を形成して半導体装置を製造する技術に関する。特に、下記の両条件を満たすことができる技術に関する。
(1)コンタクトホールの底面を構成する半導体素子の表面と金属電極の間に、導電性であるとともに、電極を構成する金属が半導体素子を構成する材料中に拡散することを抑制する能力を持っているバリア膜を形成する。
(2)層間絶縁膜に複数個のコンタクトホールが形成されており、隣接するコンタクトホールに対応して隣接する金属電極同士の間に存在するバリア膜が、隣接する金属電極同士を導通させない。
The present invention relates to a technique for manufacturing a semiconductor device by forming a metal electrode on the surface of a semiconductor element covered with an interlayer insulating film having a contact hole. In particular, the present invention relates to a technology that can satisfy both of the following conditions.
(1) Between the surface of the semiconductor element constituting the bottom surface of the contact hole and the metal electrode, it is conductive and has the ability to suppress diffusion of the metal constituting the electrode into the material constituting the semiconductor element. Forming a barrier film.
(2) A plurality of contact holes are formed in the interlayer insulating film, and the barrier film existing between the adjacent metal electrodes corresponding to the adjacent contact holes does not conduct the adjacent metal electrodes.

層間絶縁膜に形成されているコンタクトホールの底面を構成する半導体素子の表面に電気的に導通する金属電極を形成する場合、種々の条件を満たす必要がある。
(1)電極を構成する金属が半導体素子を構成する材料中に拡散すると、時間とともに半導体装置の特性が変化してしまう。特に、半導体素子がシリコンで形成されており、金属電極をめっき法で形成すると、めっき法で成膜可能な金属はシリコン中に拡散しやすいことから、この問題が重要となる。従来の技術では、半導体素子がシリコン基板に形成されている場合には、シリコン基板の表面に金属をめっきして金属電極を形成する方法は採用されていない。
(2)一つの半導体素子に複数個の金属電極を形成することがある。例えば半導体素子がIGBTであれば、エミッタ電極とゲート電極とコレクタ電極が必要とされる。電極同士の間は絶縁されている必要がある。
(3)前記(1)の課題に対処するために、コンタクトホールの底面を構成する半導体素子の表面と金属電極の間に、導電性であるとともに、電極を構成する金属が半導体素子を構成する材料中に拡散することを抑制する能力を持っているバリア膜を形成することが有効である。
(4)隣接する金属電極間に導電性のバリア膜が形成されていると、そのバリア膜によって隣接する金属電極間が導通してしまう。隣接する金属電極間に導電性のバリア膜が残存しないようにしなければならない。
(5)電極を構成する金属が半導体素子を構成する材料中に拡散することを抑制する能力を持つ材料は、一般に酸やアルカリに対する耐性が強く、エッチングして除去することが難しい。すなわちパターニングしづらい。コンタクトホールの底面を覆う範囲にはバリア膜が存在し、隣接する金属電極間にはバリア膜が存在しないようにパターニングすることが難しい。これもまた、半導体素子の表面に金属をめっきして金属電極を形成する方法の実用化を妨げている。
(6)金属電極の厚みも重要であり、薄すぎると電極表面にワイヤボンディングする際に半導体素子に大きな熱応力が作用して半導体素子が損傷したり、半導体素子に発生する熱を電極を介して放熱する能力が不足することがある。厚い金属膜を成膜するためにはめっき法が適している。しかしながら、現状ではバリア膜をパターニングする好適な方法が存在しないで、厚い金属膜を安価に製造できるめっき法の採用が困難である。
When forming a metal electrode that is electrically conductive on the surface of a semiconductor element that forms the bottom surface of a contact hole formed in an interlayer insulating film, various conditions must be satisfied.
(1) When the metal constituting the electrode diffuses into the material constituting the semiconductor element, the characteristics of the semiconductor device change with time. In particular, when the semiconductor element is made of silicon and the metal electrode is formed by a plating method, the metal that can be formed by the plating method is likely to diffuse into the silicon, so this problem becomes important. In the prior art, when a semiconductor element is formed on a silicon substrate, a method of plating a metal on the surface of the silicon substrate to form a metal electrode is not employed.
(2) A plurality of metal electrodes may be formed on one semiconductor element. For example, if the semiconductor element is an IGBT, an emitter electrode, a gate electrode, and a collector electrode are required. The electrodes need to be insulated from each other.
(3) In order to cope with the problem of (1), the metal constituting the electrode constitutes the semiconductor element while being conductive between the surface of the semiconductor element constituting the bottom surface of the contact hole and the metal electrode. It is effective to form a barrier film having an ability to suppress diffusion into the material.
(4) When a conductive barrier film is formed between adjacent metal electrodes, conduction between adjacent metal electrodes is caused by the barrier film. It must be ensured that no conductive barrier film remains between adjacent metal electrodes.
(5) A material having an ability to suppress diffusion of the metal constituting the electrode into the material constituting the semiconductor element generally has high resistance to acid and alkali, and is difficult to remove by etching. That is, patterning is difficult. There is a barrier film in a range covering the bottom surface of the contact hole, and it is difficult to perform patterning so that no barrier film exists between adjacent metal electrodes. This also hinders the practical application of the method of plating a metal on the surface of a semiconductor element to form a metal electrode.
(6) The thickness of the metal electrode is also important. If it is too thin, a large thermal stress acts on the semiconductor element when wire bonding is performed on the electrode surface, and the semiconductor element is damaged, or heat generated in the semiconductor element is passed through the electrode. The ability to dissipate heat may be insufficient. A plating method is suitable for forming a thick metal film. However, at present, there is no suitable method for patterning the barrier film, and it is difficult to adopt a plating method that can manufacture a thick metal film at low cost.

現状では、アルミニウムを用いて半導体素子の表面に金属電極を形成することが多い。アルミニウムはめっき法やCVD法(化学気相成長法)によって成膜することが困難であり、通常はPVD法(物理気相成長法)によって成膜する。しかしながら、PVD法によって厚膜を形成すると製造コストが大幅にアップしてしまうことから、金属電極の厚膜化が困難である。
厚い金属膜を安価に形成するためには、めっき法が適している。しかしながら前述したように、めっき法で成膜できる金属は半導体素子を構成するシリコン等に拡散しやすいことからバリア膜を必要とし、そのバリア膜をエッチングしてパターニングすることが困難であるために、隣接する金属電極同士の間を絶縁することが難しいという問題を持っている。
At present, metal electrodes are often formed on the surface of a semiconductor element using aluminum. Aluminum is difficult to form by plating or CVD (chemical vapor deposition), and is usually formed by PVD (physical vapor deposition). However, if the thick film is formed by the PVD method, the manufacturing cost is greatly increased, so it is difficult to increase the thickness of the metal electrode.
In order to form a thick metal film at a low cost, a plating method is suitable. However, as described above, the metal that can be formed by the plating method easily diffuses into silicon or the like constituting the semiconductor element, and thus requires a barrier film, and it is difficult to etch and pattern the barrier film. There is a problem that it is difficult to insulate between adjacent metal electrodes.

バリア膜を除去する方法がないではない。例えばデュアルダマシン法が知られている。デュアルダマシン法では、最終的に、図11(B)に示す断面構造を持つ多層配線を製造する。多層配線は、絶縁性の下層36と絶縁性の上層34が積層されて実現されている。下層36の表面に配線38が形成されている。上層34の表面には溝41が形成されており、その溝41の端部に貫通孔40が形成されている。貫通孔40は下層36の配線38に対応する位置に形成されている。貫通孔40の底面を構成する下層36の表面と貫通孔40の壁面と溝41の壁面はバリア膜32で覆われ、その内部に金属が充填されている。
溝41に充填されている金属31は、上層34の表面に形成されている配線を実現する。貫通孔40に充填されている金属30は、下層36の配線38と上層34の配線31を導通させる。
図11(A)は製造段階を示している。最初に配線38が形成されている下層36の表面に絶縁性材料で上層34を形成する。次に、上層34に溝41と貫通孔40を設ける。貫通孔40は、下層36の配線38の位置に形成するので、貫通孔40の底面に配線38の表面が露出する。次に、溝41と貫通孔40が形成されている上層34の全表面にバリア膜32を形成する。この結果、上層34の全表面と、溝41の側壁と、貫通孔40の側壁と、貫通孔40の底面を構成する下層36の表面(すなわち配線38の表面)にバリア膜32が形成される。次に、バリア膜32の全表面に金属膜30をめっき法で形成する。次に、表面から機械的に研磨し、金属膜30の上面近傍と、上層34の上表面に形成されているバリア膜32を除去する。以上によって、図11(B)に示す断面構造が製造される。
上記の手法は多層配線を製造するものであり、貫通孔40を充填する金属と、それに接する配線38を構成する金属が同種のものであって、両者間の拡散を妨げる必要はない。バリア膜32は金属が層間絶縁膜に拡散するのを防止する。
There is no way to remove the barrier film. For example, the dual damascene method is known. In the dual damascene method, finally, a multilayer wiring having a cross-sectional structure shown in FIG. The multilayer wiring is realized by laminating an insulating lower layer 36 and an insulating upper layer 34. A wiring 38 is formed on the surface of the lower layer 36. A groove 41 is formed on the surface of the upper layer 34, and a through hole 40 is formed at the end of the groove 41. The through hole 40 is formed at a position corresponding to the wiring 38 of the lower layer 36. The surface of the lower layer 36 constituting the bottom surface of the through hole 40, the wall surface of the through hole 40, and the wall surface of the groove 41 are covered with the barrier film 32, and the inside is filled with metal.
The metal 31 filled in the groove 41 realizes a wiring formed on the surface of the upper layer 34. The metal 30 filled in the through hole 40 makes the wiring 38 in the lower layer 36 and the wiring 31 in the upper layer 34 conductive.
FIG. 11A shows the manufacturing stage. First, the upper layer 34 is formed of an insulating material on the surface of the lower layer 36 on which the wiring 38 is formed. Next, the groove 41 and the through hole 40 are provided in the upper layer 34. Since the through hole 40 is formed at the position of the wiring 38 in the lower layer 36, the surface of the wiring 38 is exposed on the bottom surface of the through hole 40. Next, the barrier film 32 is formed on the entire surface of the upper layer 34 in which the grooves 41 and the through holes 40 are formed. As a result, the barrier film 32 is formed on the entire surface of the upper layer 34, the side wall of the groove 41, the side wall of the through hole 40, and the surface of the lower layer 36 constituting the bottom surface of the through hole 40 (that is, the surface of the wiring 38). . Next, the metal film 30 is formed on the entire surface of the barrier film 32 by a plating method. Next, the surface is mechanically polished to remove the barrier film 32 formed near the upper surface of the metal film 30 and the upper surface of the upper layer 34. Thus, the cross-sectional structure shown in FIG.
The above-described method is to manufacture a multilayer wiring, and the metal filling the through hole 40 and the metal constituting the wiring 38 in contact with the metal are the same type, and it is not necessary to prevent the diffusion between them. The barrier film 32 prevents the metal from diffusing into the interlayer insulating film.

上記の手法を半導体素子の表面に応用したと仮定すれば、下記が可能となる。
(1)半導体素子(下層36が相当する)の表面に、複数個の金属電極(貫通孔40を充填する金属膜30が相当する)を形成する。
(2)層間絶縁膜(上層34が相当する)に形成されているコンタクトホール(貫通孔40が相当する)の底面を構成する半導体素子の表面と金属電極の間にバリア膜32を介在させることができる。
(3)溝41の底面を越えて研磨すれば、隣接する金属電極同士の間に位置するバリア膜32を除去することができる。隣接する金属電極間の絶縁を確保することができる。
(4)金属電極は、安価に実施できるめっき法で形成することができる。
Assuming that the above technique is applied to the surface of a semiconductor device, the following becomes possible.
(1) A plurality of metal electrodes (corresponding to the metal film 30 filling the through holes 40) are formed on the surface of the semiconductor element (corresponding to the lower layer 36).
(2) The barrier film 32 is interposed between the surface of the semiconductor element constituting the bottom surface of the contact hole (corresponding to the through hole 40) formed in the interlayer insulating film (corresponding to the upper layer 34) and the metal electrode. Can do.
(3) By polishing beyond the bottom surface of the groove 41, the barrier film 32 positioned between adjacent metal electrodes can be removed. Insulation between adjacent metal electrodes can be ensured.
(4) The metal electrode can be formed by a plating method that can be carried out at low cost.

しかしながら上記の技術を仮想したとしても、必要な厚みの金属電極を形成できないことがある。上記の方法では、上層34の厚み以上に厚い金属電極を形成することができない。しかしながら実際には、上層34の厚みを厚くすることが困難であるという事情が存在する。通常の手法では、5μm以上の厚みを持つ上層34を形成することが難しい。デュアルダマシン法を半導体素子の表面に応用したと仮定しても、5μm以上の厚みの金属電極が必要とされる場合には、その必要に応えることができない。   However, even if the above technique is hypothesized, a metal electrode having a required thickness may not be formed. In the above method, a metal electrode thicker than the thickness of the upper layer 34 cannot be formed. In practice, however, there is a situation where it is difficult to increase the thickness of the upper layer 34. With a normal method, it is difficult to form the upper layer 34 having a thickness of 5 μm or more. Even if it is assumed that the dual damascene method is applied to the surface of a semiconductor element, if a metal electrode having a thickness of 5 μm or more is required, the necessity cannot be met.

特許文献1には、バリア膜をプラズマエッチングによって除去する技術が記載されている。特許文献1に開示されているプラズマエッチング法を採用すれば、バリア膜が不要な部分でバリア膜をエッチングして除去することができる。しかしながらプラズマエッチング法を採用すると、金属電極までもがエッチングされてしまい、所望の厚さの金属電極を形成するのが難しいという問題が生じる。また、エッチングされた金属がエッチング装置内に飛散し、エッチング装置を高頻度でメンテナンスしなければならない問題が生じる。さらに、エッチングされた金属が層間絶縁膜の表面に再付着し、隣接する金属電極同士がショートしてしまう問題も生じる。更には、金属電極にコロージョン(汚染)が発生する問題も生じる。例えば、金属電極の材料に銅を用いた場合、ハロゲンを用いてプラズマエッチングすると、ハロゲンが銅と反応し、金属電極がコロージョンされる。
金属電極の表面にマスクを形成しておいてプラズマエッチングすれば、上記の問題に対処できると予想されるが、金属電極が厚く形成されている場合、厚い金属電極の段差を被覆するマスクを形成することが困難である。
Patent Document 1 describes a technique for removing a barrier film by plasma etching. If the plasma etching method disclosed in Patent Document 1 is adopted, the barrier film can be etched and removed at a portion where the barrier film is unnecessary. However, when the plasma etching method is employed, even the metal electrode is etched, which causes a problem that it is difficult to form a metal electrode having a desired thickness. In addition, the etched metal is scattered in the etching apparatus, which causes a problem that the etching apparatus must be frequently maintained. Furthermore, the etched metal is reattached to the surface of the interlayer insulating film, causing a problem that adjacent metal electrodes are short-circuited. Furthermore, there is a problem that the metal electrode is corroded. For example, when copper is used as the material of the metal electrode, when plasma etching is performed using halogen, the halogen reacts with copper and the metal electrode is corroded.
It is expected that the above problem can be solved by forming a mask on the surface of the metal electrode and performing plasma etching. However, if the metal electrode is thick, a mask that covers the step of the thick metal electrode is formed. Difficult to do.

特開2006−245558号公報JP 2006-245558 A

上記の諸事情から、下記の要請に応えられる技術が望まれている。
(1)半導体素子の表面に複数個の金属電極を形成する。
(2)層間絶縁膜に形成されているコンタクトホールの底面を構成する半導体素子の表面(コンタクトホールの底面に露出する半導体素子の表面)と金属電極の間に、導電性のバリア膜を介在させることによって、半導体素子と金属電極の間の導電性を確保しながら、金属電極を構成する金属が半導体素子を構成する材料中に拡散するのを防止する。
(3)隣接する金属電極同士の間には導電性のバリア膜が存在せず、隣接する金属電極同士がショートすることがない。
(4)厚い金属膜を安価に成膜できるめっき法で金属膜を形成することができる。
In view of the above circumstances, a technology capable of meeting the following requirements is desired.
(1) A plurality of metal electrodes are formed on the surface of the semiconductor element.
(2) A conductive barrier film is interposed between the surface of the semiconductor element forming the bottom surface of the contact hole formed in the interlayer insulating film (the surface of the semiconductor element exposed on the bottom surface of the contact hole) and the metal electrode. This prevents the metal constituting the metal electrode from diffusing into the material constituting the semiconductor element while ensuring the conductivity between the semiconductor element and the metal electrode.
(3) There is no conductive barrier film between adjacent metal electrodes, and adjacent metal electrodes do not short-circuit.
(4) The metal film can be formed by a plating method capable of forming a thick metal film at low cost.

本発明は、上記の要請に応えるために創作された。本発明では、隣接する金属電極間に存在するバリア膜を酸化させることによって、隣接する金属電極間に存在するバリア膜を絶縁体に変化させる手法を採用する。本発明では、バリア膜をエッチングしないことから上述の多くの問題が一挙に解決される。   The present invention was created to meet the above requirements. In the present invention, a technique is adopted in which a barrier film existing between adjacent metal electrodes is oxidized to change the barrier film existing between adjacent metal electrodes into an insulator. In the present invention, since the barrier film is not etched, the above-mentioned many problems are solved at once.


本発明は、半導体装置を製造する方法に具象化することができる。本発明の方法では、下記特徴を有する半導体装置、すなわち、半導体素子の表面が複数個のコンタクトホールを有する層間絶縁膜で被覆されており、コンタクトホールの底面を構成する半導体素子の表面(コンタクトホールの底面に露出する半導体素子の表面といってもよい)にバリア膜を介して電気的に導通する金属電極が形成されており、隣接する金属電極同士の間が絶縁されている半導体装置を製造する。 本発明の製造方法は、半導体素子の表面を複数のコンタクトホールを有する層間絶縁膜で被覆する工程と、層間絶縁膜の表面とコンタクトホールの底面を構成する半導体素子の表面にバリア膜を形成する工程と、各々のコンタクトホールに対応する位置に金属電極を形成する工程と、バリア膜と金属電極群で被覆されている半導体素子の表面を熱酸化する工程と、熱酸化した金属電極群の表面から熱酸化膜を除去する工程を備えている。
バリア膜は、導電性であり、金属電極を構成する金属が半導体素子を構成する材料中に拡散することを抑制する能力を持ち、酸化すると絶縁性に変化する材料で形成する。金属電極群は、隣接する金属電極同士の間が離反している関係で成形する。

The present invention can be embodied in a method for manufacturing a semiconductor device. In the method of the present invention, a semiconductor device having the following characteristics, that is, the surface of a semiconductor element is covered with an interlayer insulating film having a plurality of contact holes, and the surface of the semiconductor element constituting the bottom surface of the contact hole (contact hole) A semiconductor device in which a metal electrode that is electrically conductive through a barrier film is formed on the bottom surface of the semiconductor element exposed on the bottom surface of the semiconductor element and between adjacent metal electrodes is insulated is manufactured. To do. The manufacturing method of the present invention includes a step of covering the surface of a semiconductor element with an interlayer insulating film having a plurality of contact holes, and forming a barrier film on the surface of the semiconductor element constituting the surface of the interlayer insulating film and the bottom surface of the contact hole A step, a step of forming a metal electrode at a position corresponding to each contact hole, a step of thermally oxidizing the surface of the semiconductor element covered with the barrier film and the metal electrode group, and a surface of the thermally oxidized metal electrode group A step of removing the thermal oxide film from the substrate.
The barrier film is conductive and has a capability of suppressing diffusion of the metal constituting the metal electrode into the material constituting the semiconductor element, and is formed of a material that changes to an insulating property when oxidized. The metal electrode group is formed so that adjacent metal electrodes are separated from each other.

本発明の製造方法では、隣接する金属電極同士がショートすることを防止するために、バリア膜をエッチングして除去する方法をとらない。代わりに、酸化すると絶縁性に変化する材料でバリア膜を形成し、バリア膜と金属電極群で被覆されている半導体素子の表面を熱酸化する。
この場合、金属電極群で被覆されている範囲ではバリア膜が酸化されないために、導電性を維持する。導電性のバリア膜で、半導体素子の表面と金属電極間の導通を確保することができる。その一方において、隣接する金属電極同士の間に位置するバリア膜は酸化されて絶縁性に変化する。
本発明の製造方法では、バリア膜をエッチングして除去する方法をとらないために、エッチングしづらい材料を用いることができる。金属電極を構成する金属が半導体素子を構成する材料中に拡散することを抑制する能力が高い材料はエッチングしづらいために今まで利用されてこなかった。めっき法で成膜可能な金属は半導体素子を構成する材料中に拡散しやすい特性を備えているところ、本発明ではバリア膜をエッチングしないことから、それ以上に拡散抑制能力が高い材料を選択してバリア膜を形成することができる。本発明の方法によると、半導体素子の表面にバリア膜を形成しておいてからめっき法で金属電極を形成することが可能となる。
なお本発明は、めっき法で金属電極が形成可能となったというものであって、めっき法に限定されるものでない。例えばCVD法等によって金属電極を形成する場合でも、バリア膜をエッチングして除去する方法をとらないことによるメリットを享受することができる。
バリア膜をエッチングして除去しないために、金属電極までもがエッチングされたり、エッチング装置内で金属が飛散して汚染されたり、エッチングされた金属が層間絶縁膜の表面に再付着して隣接する金属電極同士をショートさせたり、金属電極がプラズマガスと反応してコロージョンされることもない。
In the manufacturing method of the present invention, in order to prevent adjacent metal electrodes from being short-circuited, a method of removing the barrier film by etching is not used. Instead, a barrier film is formed of a material that changes to an insulating property when oxidized, and the surface of the semiconductor element covered with the barrier film and the metal electrode group is thermally oxidized.
In this case, since the barrier film is not oxidized in the range covered with the metal electrode group, conductivity is maintained. With the conductive barrier film, conduction between the surface of the semiconductor element and the metal electrode can be ensured. On the other hand, the barrier film positioned between the adjacent metal electrodes is oxidized to be insulative.
In the manufacturing method of the present invention, since a method for removing the barrier film by etching is not used, a material that is difficult to etch can be used. A material having a high ability to suppress diffusion of the metal constituting the metal electrode into the material constituting the semiconductor element has not been used so far because it is difficult to etch. The metal that can be formed by plating has the property of easily diffusing into the material constituting the semiconductor element. In the present invention, since the barrier film is not etched, a material having a higher diffusion suppressing ability is selected. Thus, a barrier film can be formed. According to the method of the present invention, it is possible to form a metal electrode by plating after forming a barrier film on the surface of a semiconductor element.
The present invention is that metal electrodes can be formed by a plating method, and is not limited to the plating method. For example, even when a metal electrode is formed by a CVD method or the like, it is possible to enjoy the advantage of not using a method of removing the barrier film by etching.
Since the barrier film is not removed by etching, even the metal electrode is etched, the metal is scattered and contaminated in the etching apparatus, or the etched metal is reattached to the surface of the interlayer insulating film and is adjacent. There is no short circuit between the metal electrodes, or the metal electrodes react with the plasma gas and are not corroded.

本発明の製造方法は、半導体素子がシリコン基板に形成されている場合に、特に有効である。この場合、バリア膜を形成する工程では、タンタル及び/または窒化タンタルの膜を形成し、金属電極群を形成する工程では、銅をめっきすることで金属電極群を形成し、熱酸化膜を除去する工程では、熱酸化した半導体素子の表面を酸に晒すことが好ましい。   The manufacturing method of the present invention is particularly effective when the semiconductor element is formed on a silicon substrate. In this case, in the step of forming the barrier film, a tantalum and / or tantalum nitride film is formed, and in the step of forming the metal electrode group, the metal electrode group is formed by plating copper and the thermal oxide film is removed. In this step, it is preferable to expose the surface of the thermally oxidized semiconductor element to an acid.

タンタル及び/または窒化タンタルの膜はエッチングしづらいのに対し、銅がシリコン中に拡散することを効果的に抑制する。タンタル及び/または窒化タンタルの膜でバリア膜を形成すると、銅で金属電極を構成することができる。本方法では、タンタル及び/または窒化タンタルの膜をエッチングしないことから、エッチングしづらいタンタル及び/または窒化タンタルの膜を利用することができ、銅がシリコン中に拡散することを効果的に抑制する。
銅は、下記の各種特徴を備えている。(1)めっき法で厚膜に成膜することができる。(2)厚膜で形成しても、シリコン基板との間に大きな応力が発達せず、シリコン基板を薄板化してもシリコン基板を損傷させない。(3)熱伝導率が高く、厚膜しやすいこともあって高い放熱能力が得やすい。
タンタル及び/または窒化タンタルの酸化物は酸に不溶であるのに対し、銅の酸化物は酸に可溶である。熱酸化した半導体素子の表面を酸に晒すことによって、銅電極の表面を被覆している酸化物を除去し、導電性の銅を露出させることができる。
本方法によると、金属電極に要求される様々特性を満足することができる金属電極を製造することができる。
Tantalum and / or tantalum nitride films are difficult to etch, but effectively inhibit copper from diffusing into silicon. When the barrier film is formed of a tantalum and / or tantalum nitride film, a metal electrode can be formed of copper. In this method, since the tantalum and / or tantalum nitride film is not etched, it is possible to use a tantalum and / or tantalum nitride film that is difficult to etch, and effectively suppresses copper from diffusing into silicon. .
Copper has the following various characteristics. (1) A thick film can be formed by plating. (2) Even if it is formed as a thick film, a large stress does not develop between the silicon substrate and the silicon substrate is not damaged even if the silicon substrate is thinned. (3) It has a high thermal conductivity, and it is easy to obtain a thick film.
Tantalum and / or tantalum nitride oxides are insoluble in acid, whereas copper oxides are soluble in acid. By exposing the surface of the thermally oxidized semiconductor element to an acid, the oxide covering the surface of the copper electrode can be removed and the conductive copper can be exposed.
According to this method, a metal electrode that can satisfy various characteristics required for the metal electrode can be manufactured.

銅の電極群を形成する場合、銅の電極群を形成する前にバリア膜の表面に銅の下地膜を形成する工程と、銅の電極群を形成する前に下地膜の表面にめっき範囲規制層を形成する工程と、銅の電極群を形成した後で熱酸化する前に、めっき範囲規制層と、隣接する電極同士の間に露出する下地膜を除去する工程が付加されていることが好ましい。めっき範囲規制層には、コンタクトホールに対応する位置に貫通孔を形成しておく。   When forming a copper electrode group, a step of forming a copper base film on the surface of the barrier film before forming the copper electrode group, and a plating range restriction on the surface of the base film before forming the copper electrode group A step of forming a layer, and a step of removing a base film exposed between a plating range regulating layer and adjacent electrodes before thermal oxidation after forming a copper electrode group preferable. A through hole is formed in the plating range regulating layer at a position corresponding to the contact hole.

バリア膜の表面に銅の下地膜を形成しておけば、電解めっき法で厚い銅膜を簡単に得ることができる。フォトレジスト等でめっき範囲規制層を形成しておけば、後で厚い銅膜をエッチングしてパターニングする必要もない。下地膜やめっき範囲規制層は、簡単にエッチングできる材料で形成できることから、その後にバリア膜を熱酸化することに不都合をもたらさない。   If a copper base film is formed on the surface of the barrier film, a thick copper film can be easily obtained by electrolytic plating. If the plating range regulating layer is formed of a photoresist or the like, there is no need to etch and pattern a thick copper film later. Since the base film and the plating range regulating layer can be formed of a material that can be easily etched, there is no problem in thermally oxidizing the barrier film thereafter.

半導体素子の表面を酸に晒した後に、銅の電極群の表面をニッケル膜で被覆する工程を実施してもよい。
ニッケル膜は銅電極の酸化を防止する皮膜となり、電極にワイヤボンディング等する際にはんだとのぬれ性を改善する。ニッケルのみで厚い電極を形成すると、金属電極が半導体素子に大きな応力を作用させ、半導体素子を損傷することがある。銅電極の表面にニッケル膜を被覆する場合には、薄いニッケル膜を用いることができ、半導体素子に大きな応力を作用させることがない。
After the surface of the semiconductor element is exposed to an acid, a step of coating the surface of the copper electrode group with a nickel film may be performed.
The nickel film becomes a film that prevents oxidation of the copper electrode, and improves the wettability with the solder when wire bonding is performed on the electrode. When a thick electrode is formed only with nickel, the metal electrode may exert a large stress on the semiconductor element and damage the semiconductor element. When the surface of the copper electrode is coated with a nickel film, a thin nickel film can be used, and no great stress is applied to the semiconductor element.

銅の電極群の表面をニッケル膜で被覆した後に、隣接する電極同士の間に露出するタンタル及び/または窒化タンタルの酸化膜を除去する工程を実施してもよい。
上記したように、タンタル及び/または窒化タンタルの酸化膜はエッチングして除去することができる。このとき、銅の表面までエッチングされてしまうので、種々の問題が発生する。それに対して、ニッケルは、タンタル及び/または窒化タンタルの酸化膜用のエッチングに対して耐性が高く、銅を保護するマスクとして機能する。タンタル及び/または窒化タンタルの酸化膜を除去する必要があれば、除去することもできる。
After the surface of the copper electrode group is coated with a nickel film, a step of removing an oxide film of tantalum and / or tantalum nitride exposed between adjacent electrodes may be performed.
As described above, the oxide film of tantalum and / or tantalum nitride can be removed by etching. At this time, since the copper surface is etched, various problems occur. On the other hand, nickel is highly resistant to etching for oxide films of tantalum and / or tantalum nitride, and functions as a mask for protecting copper. If it is necessary to remove the tantalum and / or tantalum nitride oxide film, it can also be removed.

本発明は、新規な半導体装置を実現した。本発明で実現した半導体装置は、半導体素子と、半導体素子の表面を被覆しているとともに複数のコンタクトホールが形成されている層間絶縁膜と、層間絶縁膜の表面とコンタクトホールの底面を構成する半導体素子の表面を被覆しているバリア膜と、各々のコンタクトホールに対応する位置に形成されて金属電極を備えている。隣接する金属電極同士の間に位置するバリア膜が酸化している。バリア膜は、導電性であり、金属電極を構成する金属が半導体素子を構成する材料中に拡散することを抑制する能力を持ち、酸化すると絶縁性に変化する材料で形成されている。各々の金属電極は、各々のコンタクトホールの底面を構成する半導体素子の表面に酸化していないバリア膜を介して電気的に導通しているとともに、隣接する金属電極同士の間が離反している。隣接する金属電極同士は離反しており、隣接する金属電極同士の間に位置するバリア膜が酸化して絶縁性に変化しているので、隣接する金属電極同士がショートすることがない。また各々の金属電極は、バリア膜を介して半導体素子の表面に接しているので、金属電極を構成する金属が半導体素子を構成する材料中に拡散することもない。   The present invention has realized a novel semiconductor device. A semiconductor device realized by the present invention includes a semiconductor element, an interlayer insulating film that covers the surface of the semiconductor element and has a plurality of contact holes, a surface of the interlayer insulating film, and a bottom surface of the contact hole A barrier film covering the surface of the semiconductor element and a metal electrode formed at a position corresponding to each contact hole are provided. The barrier film located between adjacent metal electrodes is oxidized. The barrier film is conductive, has a capability of suppressing diffusion of the metal constituting the metal electrode into the material constituting the semiconductor element, and is formed of a material that changes to insulation when oxidized. Each metal electrode is electrically connected to the surface of the semiconductor element constituting the bottom surface of each contact hole through a non-oxidized barrier film, and the adjacent metal electrodes are separated from each other. . The adjacent metal electrodes are separated from each other, and the barrier film positioned between the adjacent metal electrodes is oxidized and changed to insulating properties, so that the adjacent metal electrodes are not short-circuited. Since each metal electrode is in contact with the surface of the semiconductor element through the barrier film, the metal constituting the metal electrode does not diffuse into the material constituting the semiconductor element.

本発明で実現した半導体装置の一つは、シリコン基板に形成されている半導体素子と、半導体素子の表面を被覆しているとともに複数のコンタクトホールが形成されている層間絶縁膜と、層間絶縁膜の表面とコンタクトホールの底面を構成する半導体素子の表面を被覆しているタンタル及び/または窒化タンタルの膜と、各々のコンタクトホールに対応する位置に形成されている銅の電極を備えている。隣接する電極同士の間に位置するタンタル及び/または窒化タンタル膜は酸化している。各々の金属電極は、各々のコンタクトホールの底面を構成する半導体素子の表面に酸化していないタンタル及び/または窒化タンタルの膜を介して電気的に導通しているとともに、隣接する金属電極同士の間が離反している。
隣接する金属電極同士は離反しており、隣接する金属電極同士の間に位置するタンタル及び/または窒化タンタルの膜は酸化して絶縁性に変化しているので、隣接する金属電極同士がショートすることがない。また各々の金属電極は、酸化していないタンタル及び/または窒化タンタルの膜を介して半導体素子の表面に接しているので、導通が確保されており、しかも銅が半導体素子を構成するシリコン中に拡散することもない。
One of the semiconductor devices realized by the present invention includes a semiconductor element formed on a silicon substrate, an interlayer insulating film covering the surface of the semiconductor element and having a plurality of contact holes, and an interlayer insulating film And a tantalum and / or tantalum nitride film covering the surface of the semiconductor element constituting the surface of the contact hole and the bottom surface of the contact hole, and a copper electrode formed at a position corresponding to each contact hole. The tantalum and / or tantalum nitride film located between adjacent electrodes is oxidized. Each metal electrode is electrically connected to the surface of the semiconductor element constituting the bottom surface of each contact hole through a non-oxidized tantalum and / or tantalum nitride film, and between adjacent metal electrodes. There is a gap.
The adjacent metal electrodes are separated from each other, and the tantalum and / or tantalum nitride film located between the adjacent metal electrodes is oxidized to change to an insulating property, so that the adjacent metal electrodes are short-circuited. There is nothing. In addition, each metal electrode is in contact with the surface of the semiconductor element through a non-oxidized tantalum and / or tantalum nitride film, so that conduction is ensured and copper is contained in silicon constituting the semiconductor element. It does not spread.

銅の電極群の表面がニッケルで被覆されている場合は、隣接する電極同士の間でタンタル及び/または窒化タンタルの膜が除去されていることがある。ニッケルは、タンタル及び/または窒化タンタルの膜をエッチングする際に保護マスクとして機能することから、隣接する電極同士の間の存在していたタンタル及び/または窒化タンタルの膜を除去することができる。   When the surface of the copper electrode group is covered with nickel, the tantalum and / or tantalum nitride film may be removed between adjacent electrodes. Since nickel functions as a protective mask when etching a tantalum and / or tantalum nitride film, the tantalum and / or tantalum nitride film existing between adjacent electrodes can be removed.

本発明では、金属電極間に存在するバリア膜を酸化することによって、バリア膜を絶縁性に変化させる。金属電極同士がショートすることを防止するためにバリア膜をエッチングして除去する必要がなく、バリア膜に用いる材料の選択範囲が広がる。エッチングの容易性を考慮しないで、金属電極を構成する金属が半導体素子を構成する材料中に拡散することを抑制する能力が高い材料を選択することができる。このために、半導体素子の表面にバリア膜を形成してからめっき法によって金属電極を形成することができる。厚い金属電極をめっき法で安価に製造することができる。またバリア膜をエッチングしないことから、エッチングに伴って発生する各種の問題の発生を回避することができる。
IGBT等の半導体素子の表面に、半導体素子に大きな応力を加えない材料で形成されており、しかも放熱性が高くてワイヤボンディングに際して半導体素子に大きな応力を加えないだけの厚みを有する金属電極を、めっき法によって安価に製造することができる。
In the present invention, the barrier film existing between the metal electrodes is oxidized to change the barrier film to insulating. In order to prevent the metal electrodes from being short-circuited, it is not necessary to etch and remove the barrier film, and the selection range of materials used for the barrier film is expanded. Without considering the ease of etching, it is possible to select a material having a high ability to suppress diffusion of the metal constituting the metal electrode into the material constituting the semiconductor element. For this reason, a metal electrode can be formed by plating after forming a barrier film on the surface of the semiconductor element. Thick metal electrodes can be manufactured at low cost by plating. Further, since the barrier film is not etched, it is possible to avoid various problems that occur with the etching.
A metal electrode that is formed on a surface of a semiconductor element such as an IGBT and made of a material that does not apply a large stress to the semiconductor element, and that has a high heat dissipation and a thickness that does not apply a large stress to the semiconductor element during wire bonding, It can be manufactured at low cost by a plating method.

以下に説明する実施例の主要な特徴を最初に整理する。
(特徴1)IGBTの表面に、エミッタ電極とゲート電極が形成されており、両者は絶縁されている。
(特徴2)IGBTの表面にエミッタ電極の複数個が分割されて形成されており、分割エミッタ電極同士は絶縁されている。
(特徴3)半導体素子の表面に層間絶縁膜が形成されている。その層間絶縁膜は5μm以上に成膜することができない。半導体素子の表面に、層間絶縁膜の膜厚よりも厚い金属電極が形成されている。
(特徴4)バリア膜の表面に薄い銅の膜をPVD法で形成する。
(特徴5)PVD法で形成した銅のシード膜の表面に電界めっき法で銅のめっき膜を形成する。
The main features of the embodiments described below are first organized.
(Feature 1) An emitter electrode and a gate electrode are formed on the surface of the IGBT, and both are insulated.
(Feature 2) A plurality of emitter electrodes are divided and formed on the surface of the IGBT, and the divided emitter electrodes are insulated from each other.
(Feature 3) An interlayer insulating film is formed on the surface of the semiconductor element. The interlayer insulating film cannot be formed to 5 μm or more. A metal electrode thicker than the film thickness of the interlayer insulating film is formed on the surface of the semiconductor element.
(Feature 4) A thin copper film is formed on the surface of the barrier film by the PVD method.
(Feature 5) A copper plating film is formed by electroplating on the surface of a copper seed film formed by PVD.

図1に、本発明の一実施例である半導体装置20の金属電極5の周辺の断面図を模式的に示す。半導体装置20は、半導体素子14を中心に構成されている。半導体素子14はIGBTであり、表面に臨む範囲に、n型不純物を高濃度に含むエミッタ領域とp型不純物を高濃度に含むボディコンタクト領域の両者が隣接して形成されている領域16aと、導電性のポリシリコンがトレンチに充填されているゲート領域の表面が半導体素子14の表面に露出している領域16bが形成されている。領域16aに電気的に導通している金属電極5aを形成すると、金属電極5aを利用して半導体素子14のエミッタ領域とボディ領域を、半導体素子14の外部に用意されている接地点に接続することができる。領域16bに電気的に導通している金属電極5bを形成すると、金属電極5bを利用して半導体素子14のゲート領域を、半導体素子14の外部に用意されているゲート電位切換装置に接続することができる。半導体素子14の底面には、図示しないコレクタ領域が形成されている。コレクタ領域に電気的に導通している金属電極(図示されていない)を形成すると、その金属電極を利用して半導体素子14のコレクタ領域を、モータコイル等を介してプラス電位を提供する電源に接続することができる。ゲート電位切換装置によって電圧を切換えると、半導体素子14内に形成されているゲート領域の電位が切換えられ、半導体素子14内に形成されているエミッタ領域とコレクタ領域間の導通・非導通が切換えられ、モータコイル等の導通・非導通が切換えられる。
半導体素子14が機能するためには、少なくとも2つの金属電極5a、5bを形成する必要があり、金属電極5a、5bの間は絶縁しておかなければならない。
FIG. 1 schematically shows a cross-sectional view around a metal electrode 5 of a semiconductor device 20 according to an embodiment of the present invention. The semiconductor device 20 is configured around the semiconductor element 14. The semiconductor element 14 is an IGBT, and a region 16a in which both an emitter region containing a high concentration of n-type impurities and a body contact region containing a high concentration of p-type impurities are formed adjacent to each other in a range facing the surface; A region 16 b is formed in which the surface of the gate region where the conductive polysilicon is filled in the trench is exposed on the surface of the semiconductor element 14. When the electrically conductive metal electrode 5a is formed in the region 16a, the emitter region and the body region of the semiconductor element 14 are connected to a ground point prepared outside the semiconductor element 14 using the metal electrode 5a. be able to. When the electrically conductive metal electrode 5b is formed in the region 16b, the gate region of the semiconductor element 14 is connected to a gate potential switching device prepared outside the semiconductor element 14 using the metal electrode 5b. Can do. A collector region (not shown) is formed on the bottom surface of the semiconductor element 14. When a metal electrode (not shown) that is electrically conductive is formed in the collector region, the collector region of the semiconductor element 14 is used as a power source that provides a positive potential via a motor coil or the like using the metal electrode. Can be connected. When the voltage is switched by the gate potential switching device, the potential of the gate region formed in the semiconductor element 14 is switched, and conduction / non-conduction between the emitter region and the collector region formed in the semiconductor element 14 is switched. The conduction / non-conduction of the motor coil or the like is switched.
In order for the semiconductor element 14 to function, it is necessary to form at least two metal electrodes 5a and 5b, and the metal electrodes 5a and 5b must be insulated.

半導体素子14の表面は、層間絶縁膜12で被覆されている。層間絶縁膜12の領域16aに対応する位置には、コンタクトホール13aが形成されている。コンタクトホール13aの底面には、半導体素子14の表面が露出している。この場合、コンタクトホール13aの底面には、エミッタ領域の表面とボディコンタクト領域の表面が露出している。すなわち、コンタクトホール13aの底面は、エミッタ領域とボディコンタクト領域の表面で構成されている。層間絶縁膜12の領域16bに対応する位置には、コンタクトホール13bが形成されている。コンタクトホール13bの底面には、半導体素子14の表面が露出している。この場合、コンタクトホール13bの底面には、ゲート領域の表面が露出している。すなわち、コンタクトホール13bの底面は、ゲート領域の表面で構成されている。   The surface of the semiconductor element 14 is covered with an interlayer insulating film 12. A contact hole 13 a is formed at a position corresponding to the region 16 a of the interlayer insulating film 12. The surface of the semiconductor element 14 is exposed at the bottom surface of the contact hole 13a. In this case, the surface of the emitter region and the surface of the body contact region are exposed on the bottom surface of the contact hole 13a. That is, the bottom surface of the contact hole 13a is composed of the emitter region and the surface of the body contact region. A contact hole 13 b is formed at a position corresponding to the region 16 b of the interlayer insulating film 12. The surface of the semiconductor element 14 is exposed at the bottom surface of the contact hole 13b. In this case, the surface of the gate region is exposed on the bottom surface of the contact hole 13b. That is, the bottom surface of the contact hole 13b is constituted by the surface of the gate region.

層間絶縁膜12の表面と、コンタクトホール13aの底面を構成するエミッタ領域とボディコンタクト領域の表面と、コンタクトホール13bの底面を構成するゲート領域の表面は、タンタル又は窒化タンタルを材料とするバリア膜10で被覆されている。コンタクトホール13aの底面を被覆しているバリア膜10aは、エミッタ領域とボディコンタクト領域の表面に接触している。バリア膜10aは、エミッタ領域とボディコンタクト領域に低い接触抵抗で接触し、オーミック特性が得られる。コンタクトホール13bの底面を被覆しているバリア膜10bは、ゲート領域の表面に接触している。バリア膜10bは、ゲート領域に低い接触抵抗で接触し、オーミック特性が得られる。
バリア膜10のうち、コンタクトホール13aの底面を被覆しているバリア膜10aの表面に、薄い銅膜8aが形成されている。コンタクトホール13bの底面を被覆しているバリア膜10bの表面に、薄い銅膜8bが形成されている。薄い銅膜8a,8bはPVD法で形成されている。PVD法はめっき法に比べて実施するのに要するコストが高いが、薄い膜であればPVD法を短時間だけ実施すればよく、薄い銅膜8a,8bを安価に成膜することができる。薄い銅膜8a,8bは、後で実施するめっき法で厚い銅膜を形成する際の下地となる膜であり、シード膜ということができる。
シード膜8aの表面に、めっき法で形成された厚い銅膜であるめっき膜4aが形成されている。めっき膜4aは、シード膜8aとバリア膜10aを介して、エミッタ領域とボディコンタクト領域に導通している。シード膜8bの表面に、めっき法で形成された厚い銅膜であるめっき膜4bが形成されている。めっき膜4bは、シード膜8bとバリア膜10bを介して、ボディ領域に導通している。
A barrier film made of tantalum or tantalum nitride is used for the surface of the interlayer insulating film 12, the surface of the emitter region and the body contact region constituting the bottom surface of the contact hole 13a, and the surface of the gate region constituting the bottom surface of the contact hole 13b. 10 is covered. The barrier film 10a covering the bottom surface of the contact hole 13a is in contact with the surface of the emitter region and the body contact region. The barrier film 10a is in contact with the emitter region and the body contact region with a low contact resistance, and an ohmic characteristic is obtained. The barrier film 10b covering the bottom surface of the contact hole 13b is in contact with the surface of the gate region. The barrier film 10b is in contact with the gate region with a low contact resistance, and an ohmic characteristic is obtained.
Of the barrier film 10, a thin copper film 8a is formed on the surface of the barrier film 10a covering the bottom surface of the contact hole 13a. A thin copper film 8b is formed on the surface of the barrier film 10b covering the bottom surface of the contact hole 13b. The thin copper films 8a and 8b are formed by the PVD method. The PVD method requires a higher cost than the plating method, but if it is a thin film, the PVD method only needs to be performed for a short time, and the thin copper films 8a and 8b can be formed at a low cost. The thin copper films 8a and 8b are films serving as bases when a thick copper film is formed by a plating method to be performed later, and can be referred to as seed films.
A plating film 4a, which is a thick copper film formed by plating, is formed on the surface of the seed film 8a. The plating film 4a is electrically connected to the emitter region and the body contact region via the seed film 8a and the barrier film 10a. A plating film 4b, which is a thick copper film formed by plating, is formed on the surface of the seed film 8b. The plating film 4b is electrically connected to the body region via the seed film 8b and the barrier film 10b.

めっき法で形成されためっき膜4aとシード膜8aによって、金属電極5aが形成されている。金属電極5aは層間絶縁膜12よりも厚く、層間絶縁膜12上に突出している。めっき法で形成されためっき膜4bとシード膜4bによって、金属電極5bが形成されている。金属電極5bは層間絶縁膜12よりも厚く、層間絶縁膜12上に突出している。
金属電極5aと金属電極5bの間に存在しているバリア膜10は、太いハッチで示す部分10cにおいて熱酸化されている。タンタル又は窒化タンタルは熱酸化されると絶縁性となる。金属電極5aと金属電極5bの間に存在しているバリア膜10は、金属電極5a又は金属電極5bで覆われていない範囲10cにおいて絶縁性に変質しており、金属電極5aと金属電極5b間は絶縁されている。金属電極5a又は金属電極5bで覆われている範囲のバリア膜10a,10bは熱酸化されておらず、絶縁性を保っている。
A metal electrode 5a is formed by the plating film 4a and the seed film 8a formed by plating. The metal electrode 5 a is thicker than the interlayer insulating film 12 and protrudes on the interlayer insulating film 12. A metal electrode 5b is formed by the plating film 4b and the seed film 4b formed by plating. The metal electrode 5 b is thicker than the interlayer insulating film 12 and protrudes on the interlayer insulating film 12.
The barrier film 10 existing between the metal electrode 5a and the metal electrode 5b is thermally oxidized in a portion 10c indicated by a thick hatch. Tantalum or tantalum nitride becomes insulating when thermally oxidized. The barrier film 10 existing between the metal electrode 5a and the metal electrode 5b has been changed into an insulating property in the range 10c not covered with the metal electrode 5a or the metal electrode 5b, and between the metal electrode 5a and the metal electrode 5b. Is insulated. The barrier films 10a and 10b in the range covered with the metal electrode 5a or the metal electrode 5b are not thermally oxidized and maintain insulating properties.

次に半導体装置20の製造方法について説明する。
最初に、図2に示すように、半導体素子14の表面に、層間絶縁膜12を形成する。層間絶縁膜12には、前記した領域16a,16bに対応する範囲に、コンタクトホール13a、13bが形成されている。
次に、図3に示すように、層間絶縁膜12の全表面に、タンタル又は窒化タンタルを材料としたバリア膜10をPVD法にて形成する。このとき、コンタクトホール13aの底面を構成する半導体素子の表面(エミッタ領域とボディコンタクト領域の表面)とコンタクトホール13bの底面を構成する半導体素子の表面(ゲート領域の表面)も、バリア膜10で被覆される。
次に、バリア膜10の表面に、銅を材料とするシード膜8をPVD法にて形成する。
Next, a method for manufacturing the semiconductor device 20 will be described.
First, as shown in FIG. 2, the interlayer insulating film 12 is formed on the surface of the semiconductor element 14. In the interlayer insulating film 12, contact holes 13a and 13b are formed in a range corresponding to the regions 16a and 16b.
Next, as shown in FIG. 3, a barrier film 10 made of tantalum or tantalum nitride is formed on the entire surface of the interlayer insulating film 12 by the PVD method. At this time, the surface of the semiconductor element constituting the bottom surface of the contact hole 13a (the surface of the emitter region and the body contact region) and the surface of the semiconductor element constituting the bottom surface of the contact hole 13b (the surface of the gate region) are also formed by the barrier film 10. Covered.
Next, a seed film 8 made of copper is formed on the surface of the barrier film 10 by the PVD method.

次に、図4に示すように、シード膜8の表面にフォトレジスト18で枠を形成する。具体的には、未感光のフォトレジスト18の表面に、コンタクトホール13a、13bに対応する範囲に開孔が形成されているマスクを形成し、マスクの開孔からフォトレジスト18を感光し、感光した範囲のフォトレジスト18を除去する。フォトレジスト18には、コンタクトホール13a、13bに対応する範囲に貫通孔19a、19bが形成された枠が形成される。その枠は、その後に実施する電界めっき工程で銅膜が形成される範囲を規制する。
次に、図5に示すように、シード膜8に電極を接触させ、電界めっき法で銅の膜を成膜する。銅の膜は、シード膜8から成長し、貫通孔19a、19b内で厚くなっていく。貫通孔19a内で厚い銅膜であるめっき膜4aが成長し、貫通孔19b内で厚い銅膜であるめっき膜4bが成長する。
次に、図6に示すように、フォトレジスト18を除去する。
次に、図7に示すように、めっき膜4a,4bで覆われていない領域のシード膜8を硫酸などを用いて除去する。シード膜8はめっき膜4a,4bに比べて十分に薄い為、シード膜8のみを除去することができる。バリア膜10は、酸に耐性がある為、シード膜8を除去する際に、バリア膜10が除去されることはない。この結果、めっき膜4a,4bが形成されていない領域では、バリア膜10が露出する。
Next, as shown in FIG. 4, a frame is formed with a photoresist 18 on the surface of the seed film 8. Specifically, a mask having an opening formed in a range corresponding to the contact holes 13a and 13b is formed on the surface of the unexposed photoresist 18, and the photoresist 18 is exposed through the opening of the mask. The photoresist 18 in the range is removed. The photoresist 18 is formed with a frame in which through holes 19a and 19b are formed in a range corresponding to the contact holes 13a and 13b. The frame regulates the range in which the copper film is formed in the subsequent electroplating step.
Next, as shown in FIG. 5, an electrode is brought into contact with the seed film 8, and a copper film is formed by electroplating. The copper film grows from the seed film 8 and becomes thicker in the through holes 19a and 19b. A plated film 4a that is a thick copper film grows in the through hole 19a, and a plated film 4b that is a thick copper film grows in the through hole 19b.
Next, as shown in FIG. 6, the photoresist 18 is removed.
Next, as shown in FIG. 7, the seed film 8 in the region not covered with the plating films 4a and 4b is removed using sulfuric acid or the like. Since the seed film 8 is sufficiently thinner than the plating films 4a and 4b, only the seed film 8 can be removed. Since the barrier film 10 is resistant to acid, the barrier film 10 is not removed when the seed film 8 is removed. As a result, the barrier film 10 is exposed in the region where the plating films 4a and 4b are not formed.

次に、図8に示すように、半導体装置20を酸素雰囲気中で熱処理し、金属電極5a,5bに覆われていない領域10cのバリア膜10を完全に酸化する。これにより、酸化した領域10cのバリア膜は絶縁体となり、金属電極5a,5bの間を絶縁する。金属電極5a,5bの直下に存在するバリア膜10は酸化されない。その為、金属電極5a,5bの直下に存在するバリア膜10a,10bは、引き続き導電性を有し、半導体素子14の領域16a,16bと金属電極5a,5bの導通を保つことができる。   Next, as shown in FIG. 8, the semiconductor device 20 is heat-treated in an oxygen atmosphere to completely oxidize the barrier film 10 in the region 10c not covered with the metal electrodes 5a and 5b. Thereby, the barrier film in the oxidized region 10c becomes an insulator and insulates between the metal electrodes 5a and 5b. The barrier film 10 existing immediately below the metal electrodes 5a and 5b is not oxidized. Therefore, the barrier films 10a and 10b existing immediately below the metal electrodes 5a and 5b are still conductive, and the regions 16a and 16b of the semiconductor element 14 and the metal electrodes 5a and 5b can be kept conductive.

次に、熱処理により金属電極5a,5bの表面と側面に形成された銅の酸化膜22a,22bを除去する。本実施例ではバリア膜10にタンタル又は窒化タンタルを用いており、酸化した領域10cのバリア膜には酸化タンタルが生成される。酸化タンタルは酸・アルカリに対して耐性が強い。硫酸やギ酸等を用いて銅の酸化膜22a,22bを除去することで、酸化した領域10cのバリア膜や半導体素子14に影響を及ぼすことなく、銅の酸化膜22a,22bを除去することができる。これにより図1の半導体装置20が製造される。   Next, the copper oxide films 22a and 22b formed on the surfaces and side surfaces of the metal electrodes 5a and 5b are removed by heat treatment. In this embodiment, tantalum or tantalum nitride is used for the barrier film 10, and tantalum oxide is generated in the barrier film in the oxidized region 10c. Tantalum oxide is highly resistant to acids and alkalis. By removing the copper oxide films 22a and 22b using sulfuric acid, formic acid or the like, the copper oxide films 22a and 22b can be removed without affecting the barrier film or the semiconductor element 14 in the oxidized region 10c. it can. Thereby, the semiconductor device 20 of FIG. 1 is manufactured.

本実施例では、図9に示すように、銅の酸化膜22a,22bを除去した金属電極5a,5bの表面にニッケルを材料とした保護膜24a,24bを形成する工程を更に備えていることが好ましい。ニッケルの保護膜24a,24bを形成すると、金属電極5a、5bの酸化を防止することができる。本実施例では、酸化した領域10cのバリア膜を利用することによって、容易に金属電極5a,5bの表面のみに保護膜24a,24bを形成することができる。本発明の半導体装置20の表面には、導電性を有する金属電極5a,5bと、絶縁性を有するバリア膜10cが露出している。この特性の違いを利用し、めっき法等で、金属電極5a,5bの表面のみにニッケルの保護膜を形成することができる。特に金属電極5a,5bが銅を材料としている本実施例では、銅よりもイオン化傾向が小さいニッケルを材料とした保護膜24a,24bを容易に形成することができる。   In the present embodiment, as shown in FIG. 9, a step of forming protective films 24a and 24b made of nickel on the surfaces of the metal electrodes 5a and 5b from which the copper oxide films 22a and 22b have been removed is further provided. Is preferred. When the nickel protective films 24a and 24b are formed, oxidation of the metal electrodes 5a and 5b can be prevented. In the present embodiment, the protective films 24a and 24b can be easily formed only on the surfaces of the metal electrodes 5a and 5b by using the barrier film in the oxidized region 10c. The conductive metal electrodes 5a and 5b and the insulating barrier film 10c are exposed on the surface of the semiconductor device 20 of the present invention. By utilizing this difference in characteristics, a nickel protective film can be formed only on the surfaces of the metal electrodes 5a and 5b by plating or the like. In particular, in the present embodiment in which the metal electrodes 5a and 5b are made of copper, the protective films 24a and 24b made of nickel having a smaller ionization tendency than copper can be easily formed.

本実施例では、図10に示すように、酸化した領域10cのバリア膜を除去する工程を更に備えていてもよい。酸化した領域10cのバリア膜は塩素又はフッ素を用いたドライエッチングにより除去される。本実施例では、ニッケルを材料とした保護膜24a,24bを形成しており、ニッケルは塩素又はフッ素を用いたドライエッチングに対して耐性がある。この特性を利用して酸化した領域10cのバリア膜を容易に除去することができる。   In this embodiment, as shown in FIG. 10, a step of removing the barrier film in the oxidized region 10c may be further provided. The barrier film in the oxidized region 10c is removed by dry etching using chlorine or fluorine. In this embodiment, protective films 24a and 24b made of nickel are formed, and nickel is resistant to dry etching using chlorine or fluorine. Utilizing this characteristic, the barrier film in the oxidized region 10c can be easily removed.

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、金属電極5a,5bの形成方法は電界めっき法に限られるものではない。電界めっき法を用いれば、比較的厚い銅の膜を形成することが可能である利点がある。形成する銅の膜の厚さも特に限定されるものではなく、比較的薄い銅の膜を形成してもよい。金属電極5a,5bが、エミッタ領域やゲート領域など半導体素子14の異なる機能を持つ領域に形成される場合はもちろん絶縁されて形成されるが、金属電極同士が絶縁されて形成される場合はそれだけに限らない。同じ機能を持つ領域に形成される金属電極同士でも絶縁されて形成される場合がある。例えば、IGBTなどの半導体素子14では、半導体素子14に複数の半導体構造が形成され、それぞれの半導体構造に対応した複数のエミッタ領域やゲート領域が形成されている場合が存在する。このような半導体装置では、それぞれの半導体構造で同じ機能を持つ領域に形成された金属電極同士を絶縁して形成することで、それぞれの半導体構造を個別に動作させることができる。本発明はこのような金属電極を形成するときにも有効である。また、半導体素子14もIGBTに限定されない。金属電極5a,5bが形成されている半導体素子14であれば良い。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
For example, the method of forming the metal electrodes 5a and 5b is not limited to the electroplating method. If the electroplating method is used, there is an advantage that a relatively thick copper film can be formed. The thickness of the copper film to be formed is not particularly limited, and a relatively thin copper film may be formed. When the metal electrodes 5a and 5b are formed in regions having different functions of the semiconductor element 14 such as an emitter region and a gate region, they are naturally insulated. However, when the metal electrodes are formed insulated from each other, only Not exclusively. In some cases, metal electrodes formed in a region having the same function are also insulated from each other. For example, in a semiconductor element 14 such as an IGBT, there are cases where a plurality of semiconductor structures are formed in the semiconductor element 14 and a plurality of emitter regions and gate regions corresponding to the respective semiconductor structures are formed. In such a semiconductor device, each semiconductor structure can be operated individually by insulating and forming metal electrodes formed in regions having the same function in each semiconductor structure. The present invention is also effective when forming such a metal electrode. Further, the semiconductor element 14 is not limited to the IGBT. What is necessary is just the semiconductor element 14 in which the metal electrodes 5a and 5b are formed.
In addition, the technical elements described in the present specification or drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

本発明の実施例の半導体装置20の断面図を示す。A sectional view of semiconductor device 20 of an example of the present invention is shown. 半導体装置20を製造する過程を示す。A process of manufacturing the semiconductor device 20 will be described. 半導体装置20を製造する過程を示す。A process of manufacturing the semiconductor device 20 will be described. 半導体装置20を製造する過程を示す。A process of manufacturing the semiconductor device 20 will be described. 半導体装置20を製造する過程を示す。A process of manufacturing the semiconductor device 20 will be described. 半導体装置20を製造する過程を示す。A process of manufacturing the semiconductor device 20 will be described. 半導体装置20を製造する過程を示す。A process of manufacturing the semiconductor device 20 will be described. 半導体装置20を製造する過程を示す。A process of manufacturing the semiconductor device 20 will be described. 半導体装置20を製造する過程を示す。A process of manufacturing the semiconductor device 20 will be described. 半導体装置20を製造する過程を示す。A process of manufacturing the semiconductor device 20 will be described. デュアルダマシン法により多層配線を形成する様子を示し、(A)には多層配線の製造段階を示し、(B)には完成された多層配線を示す。A state in which a multilayer wiring is formed by a dual damascene method is shown, (A) shows a manufacturing stage of the multilayer wiring, and (B) shows a completed multilayer wiring.

符号の説明Explanation of symbols

4・・・・・めっき膜
4a,4b・・・めっき膜
5・・・・・金属電極
5a,5b・・・金属電極
8・・・・・シード膜
8a,8b・・・シード膜
10・・・・バリア膜
10a,10b,10c・・・バリア膜
13・・・・コンタクトホール
13a,13b・・・コンタクトホール
12・・・・層間絶縁膜
14・・・・半導体素子
16・・・・領域
16a,16b・・・領域
18・・・・フォトレジスト
19・・・・貫通孔
19a,19b・・・貫通孔
20・・・・半導体装置
22・・・・酸化膜
22a,22b・・・酸化膜
24・・・・保護膜
24a,24b・・・保護膜
30・・・・金属膜
31・・・・配線
32・・・・バリア膜
34・・・・上層
36・・・・下層
38・・・・配線
40・・・・貫通孔
41・・・・溝
4. Plated films 4a, 4b ... Plated film 5 ... Metal electrodes 5a, 5b ... Metal electrode 8 ... Seed films 8a, 8b ... Seed film 10 ... Barrier films 10a, 10b, 10c ... Barrier film 13 ... Contact holes 13a, 13b ... Contact hole 12 ... Interlayer insulating film 14 ... Semiconductor element 16 ... Area 16a, 16b ... Area 18 ... Photoresist 19 ... Through hole 19a, 19b ... Through hole 20 ... Semiconductor device 22 ... Oxide films 22a, 22b ... Oxide film 24... Protective film 24 a, 24 b... Protective film 30... Metal film 31... Wiring 32.・ ・ ・ ・ Wiring 40 ・ ・ ・ ・ Through hole 41 ・ ・ ・ ・ Groove

Claims (8)

半導体素子の表面が複数個のコンタクトホールを有する層間絶縁膜で被覆されており、コンタクトホールの底面を構成する半導体素子の表面にバリア膜を介して電気的に導通する金属電極が形成されており、隣接する金属電極同士の間が絶縁されている半導体装置を製造する方法であり、
半導体素子の表面を、複数のコンタクトホールを有する層間絶縁膜で被覆する工程と、
層間絶縁膜の表面とコンタクトホールの底面を構成する半導体素子の表面に、導電性であり、金属電極を構成する金属が半導体素子を構成する材料中に拡散することを抑制する能力を持ち、酸化すると絶縁性に変化する材料で、バリア膜を形成する工程と、
各々のコンタクトホールに対応する位置に、隣接する金属電極同士の間が離反している金属電極を形成する工程と、
バリア膜と金属電極群で被覆されている半導体素子の表面を熱酸化する工程と、
熱酸化した金属電極群の表面から熱酸化膜を除去する工程と、
を備えている半導体装置の製造方法。
The surface of the semiconductor element is covered with an interlayer insulating film having a plurality of contact holes, and a metal electrode that is electrically conductive through a barrier film is formed on the surface of the semiconductor element that constitutes the bottom surface of the contact hole. , A method of manufacturing a semiconductor device in which adjacent metal electrodes are insulated from each other,
Coating the surface of the semiconductor element with an interlayer insulating film having a plurality of contact holes;
The surface of the semiconductor element that forms the surface of the interlayer insulating film and the bottom surface of the contact hole is conductive and has the ability to suppress the diffusion of the metal that constitutes the metal electrode into the material that constitutes the semiconductor element. Then, a process of forming a barrier film with a material that changes to insulation,
Forming a metal electrode where adjacent metal electrodes are separated from each other at a position corresponding to each contact hole;
Thermally oxidizing the surface of the semiconductor element covered with the barrier film and the metal electrode group;
Removing the thermal oxide film from the surface of the thermally oxidized metal electrode group;
A method for manufacturing a semiconductor device comprising:
半導体素子がシリコン基板に形成されており、
バリア膜を形成する工程では、タンタル及び/または窒化タンタルの膜を形成し、
金属電極群を形成する工程では、銅をめっきすることで金属電極群を形成し、
熱酸化膜を除去する工程では、熱酸化した半導体素子の表面を酸に晒すことを特徴とする請求項1の半導体装置の製造方法。
The semiconductor element is formed on the silicon substrate,
In the step of forming the barrier film, a tantalum and / or tantalum nitride film is formed,
In the step of forming the metal electrode group, the metal electrode group is formed by plating copper,
2. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of removing the thermal oxide film, the surface of the thermally oxidized semiconductor element is exposed to an acid.
銅の電極群を形成する前に、バリア膜の表面に、銅の下地膜を形成する工程と、
銅の電極群を形成する前に、下地膜の表面に、コンタクトホールに対応する位置に貫通孔が形成されているめっき範囲規制層を形成する工程と、
銅の電極群を形成した後で熱酸化する前に、めっき範囲規制層と、隣接する電極同士の間に露出する下地膜を除去する工程と、
が付加されていることを特徴とする請求項2の半導体装置の製造方法。
Before forming a copper electrode group, a step of forming a copper base film on the surface of the barrier film;
Before forming the copper electrode group, a step of forming a plating range regulating layer in which a through hole is formed at a position corresponding to the contact hole on the surface of the base film;
Before the thermal oxidation after forming the copper electrode group, the step of removing the plating range regulating layer and the base film exposed between the adjacent electrodes,
The method of manufacturing a semiconductor device according to claim 2, further comprising:
半導体素子の表面を酸に晒した後に、銅の電極群の表面をニッケル膜で被覆する工程が付加されていることを特徴とする請求項2又は3の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 2, further comprising a step of coating the surface of the copper electrode group with a nickel film after exposing the surface of the semiconductor element to an acid. 銅の電極群の表面をニッケル膜で被覆した後に、隣接する電極同士の間に露出するタンタル及び/または窒化タンタルの酸化膜を除去する工程が付加されていることを特徴する請求項4の半導体装置の製造方法。   5. The semiconductor according to claim 4, further comprising a step of removing the oxide film of tantalum and / or tantalum nitride exposed between adjacent electrodes after the surface of the copper electrode group is coated with a nickel film. Device manufacturing method. 半導体素子と、
半導体素子の表面を被覆しているとともに、複数のコンタクトホールが形成されている層間絶縁膜と、
層間絶縁膜の表面とコンタクトホールの底面を構成する半導体素子の表面を被覆しているとともに、導電性であり、金属電極を構成する金属が半導体素子を構成する材料中に拡散することを抑制する能力を持ち、酸化すると絶縁性に変化する材料で形成されているバリア膜と、
各々のコンタクトホールに対応する位置に形成されており、各々のコンタクトホールの底面を構成する半導体素子の表面に酸化していないバリア膜を介して電気的に導通しているとともに、隣接する金属電極同士の間が離反している金属電極を備えており、
隣接する金属電極同士の間に位置するバリア膜が酸化していることを特徴とする半導体装置。
A semiconductor element;
An interlayer insulating film covering the surface of the semiconductor element and having a plurality of contact holes;
Covers the surface of the semiconductor element that constitutes the surface of the interlayer insulating film and the bottom surface of the contact hole, and is conductive and suppresses diffusion of the metal constituting the metal electrode into the material constituting the semiconductor element. A barrier film made of a material that has the ability to change to insulating properties when oxidized,
Formed at a position corresponding to each contact hole, electrically connected to the surface of the semiconductor element constituting the bottom surface of each contact hole through a non-oxidized barrier film, and adjacent metal electrodes It has metal electrodes that are separated from each other,
A semiconductor device, wherein a barrier film positioned between adjacent metal electrodes is oxidized.
シリコン基板に形成されている半導体素子と、
半導体素子の表面を被覆しているとともに、複数のコンタクトホールが形成されている層間絶縁膜と、
層間絶縁膜の表面とコンタクトホールの底面を構成する半導体素子の表面を被覆しているタンタル及び/または窒化タンタルの膜と、
各々のコンタクトホールに対応する位置に形成されており、各々のコンタクトホールの底面を構成する半導体素子の表面に酸化していないタンタル及び/または窒化タンタルの膜を介して電気的に導通しているとともに、隣接する電極同士の間が離反している銅の電極を備えており、
隣接する電極同士の間に位置するタンタル及び/または窒化タンタル膜が酸化していることを特徴とする半導体装置。
A semiconductor element formed on a silicon substrate;
An interlayer insulating film covering the surface of the semiconductor element and having a plurality of contact holes;
A film of tantalum and / or tantalum nitride covering the surface of the semiconductor element constituting the surface of the interlayer insulating film and the bottom surface of the contact hole;
It is formed at a position corresponding to each contact hole, and is electrically connected to the surface of the semiconductor element constituting the bottom surface of each contact hole via a non-oxidized tantalum and / or tantalum nitride film. In addition, it has a copper electrode separated between adjacent electrodes,
A tantalum and / or tantalum nitride film positioned between adjacent electrodes is oxidized.
シリコン基板に形成されている半導体素子と、
半導体素子の表面を被覆しているとともに、複数のコンタクトホールが形成されている層間絶縁膜と、
層間絶縁膜の表面とコンタクトホールの底面を構成する半導体素子の表面を被覆しているタンタル及び/または窒化タンタルの膜と、
各々のコンタクトホールに対応する位置に形成されており、各々のコンタクトホールの底面を構成する半導体素子の表面に酸化していないタンタル及び/または窒化タンタルの膜を介して電気的に導通しており、隣接する電極同士の間が離反しているとともに、表面がニッケルで被覆されている銅の電極を備えており、
隣接する電極同士の間でタンタル及び/または窒化タンタルの膜が除去されていることを特徴とする半導体装置。
A semiconductor element formed on a silicon substrate;
An interlayer insulating film covering the surface of the semiconductor element and having a plurality of contact holes;
A film of tantalum and / or tantalum nitride covering the surface of the semiconductor element constituting the surface of the interlayer insulating film and the bottom surface of the contact hole;
It is formed at a position corresponding to each contact hole, and is electrically conductive through a non-oxidized tantalum and / or tantalum nitride film on the surface of the semiconductor element constituting the bottom surface of each contact hole. The adjacent electrodes are separated from each other, and the surface is provided with a copper electrode coated with nickel,
A tantalum and / or tantalum nitride film is removed between adjacent electrodes.
JP2007174868A 2007-07-03 2007-07-03 Method of manufacturing semiconductor device and semiconductor device Withdrawn JP2009016474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007174868A JP2009016474A (en) 2007-07-03 2007-07-03 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007174868A JP2009016474A (en) 2007-07-03 2007-07-03 Method of manufacturing semiconductor device and semiconductor device

Publications (1)

Publication Number Publication Date
JP2009016474A true JP2009016474A (en) 2009-01-22

Family

ID=40357048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007174868A Withdrawn JP2009016474A (en) 2007-07-03 2007-07-03 Method of manufacturing semiconductor device and semiconductor device

Country Status (1)

Country Link
JP (1) JP2009016474A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171365A (en) * 2008-12-26 2010-08-05 Toshiba Corp Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171365A (en) * 2008-12-26 2010-08-05 Toshiba Corp Semiconductor device and method of manufacturing the same
US8810032B2 (en) 2008-12-26 2014-08-19 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing of same

Similar Documents

Publication Publication Date Title
US6737309B2 (en) Complementary MISFET
JP4350337B2 (en) Semiconductor device
JP5714104B2 (en) A method of forming a conductive thin layer structure, electrical interconnects and electrical interconnects.
JP2005354080A (en) Metal-insulator-metal (mim) capacitor and method of fabricating the same
JPWO2006043329A1 (en) Semiconductor device and manufacturing method thereof
JP4425707B2 (en) Semiconductor device and manufacturing method thereof
US7816279B2 (en) Semiconductor device and method for manufacturing the same
US10685868B2 (en) Method of fabricating contact hole
JP2004247738A (en) Method for forming electrically conductive metal line on semiconductor substrate
JP2012160595A (en) Semiconductor device and method of manufacturing the same
JP2009016474A (en) Method of manufacturing semiconductor device and semiconductor device
JP2008294062A (en) Semiconductor device and manufacturing method therefor
WO2014115790A1 (en) Semiconductor device and method for manufacturing same
KR20100011799A (en) Method of manufacturing semiconductor device
KR100300046B1 (en) Fabricating method of semiconductor device
JPWO2012074131A1 (en) Semiconductor device and manufacturing method thereof
JP2005142330A (en) Semiconductor device and method of manufacturing same
KR20100074652A (en) Method of forming metal line of semiconductor devices
KR100383756B1 (en) Method of forming a metal wiring in a semiconductor device
US20090137115A1 (en) Method of manufacturing metal interconnection
JP2004273593A (en) Semiconductor device and its fabricating process
JP2005236141A (en) Semiconductor device and method for manufacturing the same
JP2008010896A (en) Wiring structure and wiring forming method of semiconductor integrated circuit
JP2005064171A (en) Semiconductor device and manufacturing method therefor
JP2008294041A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20091112

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20120125

Free format text: JAPANESE INTERMEDIATE CODE: A761