JP2009016406A - Semiconductor having through conductor, and manufacturing method thereof - Google Patents

Semiconductor having through conductor, and manufacturing method thereof Download PDF

Info

Publication number
JP2009016406A
JP2009016406A JP2007173587A JP2007173587A JP2009016406A JP 2009016406 A JP2009016406 A JP 2009016406A JP 2007173587 A JP2007173587 A JP 2007173587A JP 2007173587 A JP2007173587 A JP 2007173587A JP 2009016406 A JP2009016406 A JP 2009016406A
Authority
JP
Japan
Prior art keywords
hole
film
back surface
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007173587A
Other languages
Japanese (ja)
Other versions
JP5245135B2 (en
Inventor
Kazutoshi Kamibayashi
和利 上林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZyCube Co Ltd
Original Assignee
ZyCube Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZyCube Co Ltd filed Critical ZyCube Co Ltd
Priority to JP2007173587A priority Critical patent/JP5245135B2/en
Publication of JP2009016406A publication Critical patent/JP2009016406A/en
Application granted granted Critical
Publication of JP5245135B2 publication Critical patent/JP5245135B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor having a through conductor and a manufacturing method thereof, which can be manufactured in a simple method (process) at a more reduced manufacturing cost. <P>SOLUTION: An SiO<SB>2</SB>film (first insulating film) 23 covers the internal flank of a through hole 14 of a silicon substrate 11 and the reverse surface of the silicon substrate 11 and has a perforated hole 31 reaching the reverse surface of a surface electrode 15 in the through hole 14. A wiring film 24 is formed in predetermined pattern on the SiO<SB>2</SB>film 23 and brought into contact with the reverse surface of the surface electrode 15 through the perforated hole 31 in the through hole 14. An external electrode 25 is formed on the wiring film 24 and has a filling portion 25a filling a cap left inside the wiring film 24 in the through hole 14, and the part of the wiring film 24 in the through hole 14 and the filling portion 25a function as the through conductor. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置およびその製造方法に関し、さらに言えば、半導体基板をその厚さ方向に貫通して延在する導電体(以下、貫通導電体という)を有する半導体装置(例えば固体撮像装置)と、その製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more specifically, a semiconductor device (for example, a solid-state imaging device) having a conductor extending through a semiconductor substrate in the thickness direction (hereinafter referred to as a through conductor). And a manufacturing method thereof.

固体撮像装置は近年、いっそうの小型化・高機能化が進んでいるが、それに伴って携帯電話機、携帯型コンピュータ等の携帯機器、さらには自動車等への搭載が進んでおり、利用分野がますます広がりつつある。   In recent years, solid-state imaging devices have been further miniaturized and enhanced in functionality, but along with this, they are increasingly being installed in portable devices such as mobile phones and portable computers, as well as automobiles, etc. It is spreading more and more.

固体撮像装置は一般に、透明カバー(ガラスカバー)を含む合成樹脂製パッケージ中にチップ状の固体撮像素子を封止して構成され、前記透明カバーを通って当該固体撮像素子の内部に入射した光が前記固体撮像素子の表面側に設けられた撮像面(受光面)に照射されるようにしている。前記固体撮像素子の出力端子は、当該パッケージに設けられた複数の外部電極に電気的に接続されており、入射光に応じて前記固体撮像素子で生成された電気信号は、前記外部電極を通じて当該固体撮像装置の外部の回路に供給される。このような構成のパッケージは、チップ状の固体撮像素子とほぼ同じ大きさであることから、チップサイズパッケージ(Chip-Size Package,CSP)と呼ばれている。   A solid-state imaging device is generally configured by sealing a chip-shaped solid-state imaging device in a synthetic resin package including a transparent cover (glass cover), and entering the solid-state imaging device through the transparent cover. Is irradiated to an imaging surface (light receiving surface) provided on the surface side of the solid-state imaging device. The output terminal of the solid-state imaging device is electrically connected to a plurality of external electrodes provided in the package, and an electrical signal generated by the solid-state imaging device according to incident light is transmitted through the external electrode. It is supplied to a circuit outside the solid-state imaging device. The package having such a configuration is called a chip-size package (CSP) because it has almost the same size as a chip-shaped solid-state imaging device.

ところで、この種の固体撮像装置において、前記外部電極を前記固体撮像素子(あるいはパッケージ)の裏面側に配置する場合、当該固体撮像装置を小型化するために、前記固体撮像素子を構成する半導体基板をその厚さ方向に貫通して延在する導電体(貫通導電体)が使用されることがある。これは、前記固体撮像素子(前記半導体基板)の表面側にある前記出力端子と、その裏面側にある前記外部電極とを電気的に接続する配線を、前記固体撮像素子の外部に配置すると、当該固体撮像装置のサイズがそれだけ大きくなるが、前記貫通導電体を利用すればそれが不要となり、当該固体撮像装置をいっそう小型化できるからである。なお、前記貫通導電体は、貫通電極、埋込配線、導電性プラグなどとも呼ばれる。   By the way, in this type of solid-state imaging device, when the external electrode is arranged on the back side of the solid-state imaging device (or package), a semiconductor substrate constituting the solid-state imaging device is used to reduce the size of the solid-state imaging device. In some cases, a conductor (penetrating conductor) extending in the thickness direction is used. This is because when the wiring that electrically connects the output terminal on the front surface side of the solid-state imaging device (the semiconductor substrate) and the external electrode on the back surface side is disposed outside the solid-state imaging device, This is because the size of the solid-state imaging device is increased accordingly, but if the through conductor is used, it is not necessary and the solid-state imaging device can be further downsized. The through conductor is also called a through electrode, a buried wiring, a conductive plug, or the like.

このような貫通導電体を有する固体撮像装置の例は、例えば、非特許文献1(「日経エレクトロニクス」2005年11月21日号、「ワイヤ接続にこだわらず代替パッケージで価値向上」、105頁〜109頁)に開示されている。非特許文献1の108頁の図3に記載されている固体撮像装置(株式会社ザイキューブ製)は、固体撮像素子(ベアチップ)をその厚さ方向に貫通する貫通導電体を有しており、それら貫通導電体を介して、前記固体撮像素子の表面側にある電極(パッド)を固体撮像素子の裏面側にあるプリント回路基板の配線に電気的に接続している。   An example of a solid-state imaging device having such a through conductor is disclosed in, for example, Non-Patent Document 1 (“Nikkei Electronics”, November 21, 2005, “Improving Value with Alternative Package Regardless of Wire Connection”, pages 105- 109). The solid-state imaging device described in FIG. 3 on page 108 of Non-Patent Document 1 (manufactured by Zycube Co., Ltd.) has a through conductor that penetrates the solid-state imaging device (bare chip) in its thickness direction. The electrodes (pads) on the front surface side of the solid-state image sensor are electrically connected to the wiring of the printed circuit board on the back surface side of the solid-state image sensor through these through conductors.

このような貫通導電体の一般的形成方法は、次のようなものである。まず、半導体基板の裏面側からエッチングして、半導体基板の表面側にあるパッド(表面電極または配線膜)までそれぞれ達する複数の貫通孔を形成する。次に、それら貫通孔の内側面を絶縁膜で覆ってから、それら貫通孔の内部に充填されるように導電材を堆積した後、これをパターニングし、一端が対応する前記パッドに接触せしめられた導電性プラグ(貫通導電体)を得る。これら導電性プラグが貫通導電体である。その後、シリコン基板の裏面側に絶縁膜を介して所定パターンの配線膜を形成する。これらの配線膜は、対応する前記導電性プラグの他端に接触している。最後に、前記配線膜上の所望の位置に外部電極をそれぞれ形成する。こうして、前記外部電極の各々を、前記配線膜および前記導電性プラグを介して対応する前記パッド(表面電極または配線膜)に電気的に接続することができる。   A general method for forming such a through conductor is as follows. First, etching is performed from the back side of the semiconductor substrate to form a plurality of through holes that reach the pads (surface electrode or wiring film) on the front side of the semiconductor substrate. Next, after covering the inner side surfaces of these through holes with an insulating film and depositing a conductive material so as to fill the inside of these through holes, this is patterned and one end is brought into contact with the corresponding pad. A conductive plug (through conductor) is obtained. These conductive plugs are through conductors. Thereafter, a wiring film having a predetermined pattern is formed on the back side of the silicon substrate via an insulating film. These wiring films are in contact with the other ends of the corresponding conductive plugs. Finally, external electrodes are formed at desired positions on the wiring film. Thus, each of the external electrodes can be electrically connected to the corresponding pad (surface electrode or wiring film) via the wiring film and the conductive plug.

このような貫通導電体の公知の形成方法としては、特許文献1に開示されたものがある。これは、三次元積層構造を持つ半導体装置に使用される貫通電極について述べたものである(第4実施形態、図17〜図20、段落0182〜0187を参照)。
「日経エレクトロニクス」2005年11月21日号 (105頁〜109頁) WO2006/019156A1(第4実施形態、図17〜図20、段落0182〜0187)
A known method for forming such a through conductor is disclosed in Patent Document 1. This describes a through electrode used in a semiconductor device having a three-dimensional stacked structure (see the fourth embodiment, FIGS. 17 to 20 and paragraphs 0182 to 0187).
"Nikkei Electronics" November 21, 2005 (pages 105-109) WO2006 / 0119156A1 (Fourth embodiment, FIGS. 17 to 20, paragraphs 0182 to 0187)

しかし、上述した貫通導電体の一般的形成方法では、半導体基板のエッチングによる貫通孔の形成、貫通孔の内側面への絶縁膜の被覆、貫通孔への導電材の充填、導電材のパターニングによる導電性プラグ(貫通導電体)の形成、半導体基板の裏面への絶縁膜の被覆、半導体基板の裏面の絶縁膜上への配線膜の形成、配線膜上への外部電極の形成といった多くの工程が必要であるため、製造工程が煩雑であり、したがって製造コストが高いという難点がある。よって、より少ない工程数で且つ実施が簡単な方法(プロセス)で貫通導電体と外部電極を形成できるようにして製造コストを低減させることが望まれる。   However, in the above-described general method for forming the through conductor, the through hole is formed by etching the semiconductor substrate, the inner surface of the through hole is covered with the insulating film, the through hole is filled with the conductive material, and the conductive material is patterned. Many processes such as formation of conductive plugs (penetrating conductors), coating of an insulating film on the back surface of the semiconductor substrate, formation of a wiring film on the insulating film on the back surface of the semiconductor substrate, and formation of external electrodes on the wiring film Therefore, there is a problem that the manufacturing process is complicated and the manufacturing cost is high. Therefore, it is desired to reduce the manufacturing cost by allowing the through conductor and the external electrode to be formed with a fewer number of steps and a method (process) that is easy to implement.

このようにして製造コストを下げることは、固体撮像装置だけではなく、固体撮像装置以外の貫通導電体を有する各種半導体装置にとっても必要なことである。   Thus, reducing the manufacturing cost is necessary not only for the solid-state imaging device but also for various semiconductor devices having penetrating conductors other than the solid-state imaging device.

本発明はこのような点を考慮してなされたものであり、その目的とするところは、上述した貫通導電体の一般的形成方法よりも簡単な方法(プロセス)で、且つそれよりも低い製造コストで貫通導電体を形成することができる半導体装置と、その製造方法を提供することにある。   The present invention has been made in view of the above points, and the object of the present invention is to produce a method (process) that is simpler than the above-described general method for forming a through conductor and lower in production. An object of the present invention is to provide a semiconductor device capable of forming a through conductor at a low cost and a manufacturing method thereof.

本発明の他の目的は、貫通導電体と外部電極を含む経路の電気抵抗を低くすることができる半導体装置と、その製造方法を提供することにある。   Another object of the present invention is to provide a semiconductor device capable of reducing the electrical resistance of a path including a through conductor and an external electrode, and a method for manufacturing the same.

ここに明記しない本発明の他の目的は、以下の説明及び添付図面から明らかになるであろう。   Other objects of the present invention which are not specified here will become apparent from the following description and the accompanying drawings.

(1) 本発明の第1の観点による半導体装置は、
半導体基板を貫通する貫通導電体を有する半導体装置であって、
表面側に所定の素子または回路が形成されると共に、表面側から裏面側まで貫通した貫通孔を有する半導体基板と、
前記半導体基板の表面側において前記貫通孔と重なり合う位置に形成された、前記素子または回路に電気的に接続された表面電極と、
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第1絶縁膜と、
前記第1絶縁膜上に所定パターンで形成されると共に、前記貫通孔の内部において前記透孔を介して前記表面電極の裏面に接触せしめられた配線膜と、
前記配線膜上に形成された外部電極とを備え
前記外部電極は、前記貫通孔の内部において前記配線膜の内側に残存する空隙を充填する充填部を有しており、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とが、前記貫通導電体として機能することを特徴とするものである。
(1) A semiconductor device according to a first aspect of the present invention includes:
A semiconductor device having a through conductor penetrating a semiconductor substrate,
A semiconductor substrate having a predetermined element or circuit formed on the front surface side and having a through hole penetrating from the front surface side to the back surface side;
A surface electrode electrically connected to the element or circuit, formed at a position overlapping the through hole on the surface side of the semiconductor substrate;
A first insulating film that covers the inner surface of the through hole and the back surface of the semiconductor substrate, and has a through hole that reaches the back surface of the front electrode inside the through hole;
A wiring film formed in a predetermined pattern on the first insulating film, and in contact with the back surface of the front surface electrode through the through hole in the through hole;
An external electrode formed on the wiring film, and the external electrode has a filling portion that fills a void remaining inside the wiring film inside the through hole,
A portion inside the through hole of the wiring film and the filling portion function as the through conductor.

本発明の第1の観点による半導体装置では、前記半導体基板の貫通孔の内側面および前記半導体基板の裏面は、前記第1絶縁膜で覆われているが、前記第1絶縁膜上に形成された前記配線膜は、前記貫通孔の内部において前記第1絶縁膜の透孔を介して前記表面電極の裏面に接触せしめられている。また、前記配線膜上に形成された前記外部電極は、前記充填部を有していて、その充填部により、前記貫通孔の内部において前記配線膜の内側に残存する前記空隙を充填している。そして、前記配線膜の前記貫通孔の内部にある部分と前記充填部が、前記貫通導電体として機能する。このため、上述した貫通導電体の一般的形成方法のような、前記貫通孔の内部に充填されるように導電材(ポリシリコン等)を堆積した後、その導電材をパターニングして導電性プラグ(貫通導電体)を形成するという工程が不要である。   In the semiconductor device according to the first aspect of the present invention, the inner surface of the through hole of the semiconductor substrate and the back surface of the semiconductor substrate are covered with the first insulating film, but are formed on the first insulating film. The wiring film is brought into contact with the back surface of the front surface electrode through the through hole of the first insulating film inside the through hole. Further, the external electrode formed on the wiring film has the filling portion, and the filling portion fills the void remaining inside the wiring film inside the through hole. . The portion of the wiring film inside the through hole and the filling portion function as the through conductor. For this reason, after depositing a conductive material (polysilicon or the like) so as to fill the inside of the through hole, as in the above-described general method for forming a through conductor, the conductive material is patterned to form a conductive plug. A step of forming (penetrating conductor) is unnecessary.

また、前記貫通孔の内部で前記第1絶縁膜の透孔を介して前記表面電極に接触するように前記配線膜を形成した後、その配線膜上に前記外部電極を形成して前記空隙を充填すればよいので、例えば、前記配線膜を金属で作製し、それをシードメタルとして使用して導電性の良好な金属の無電解メッキ法により、前記充填部を持つ前記外部電極を形成することができる。したがって、CVD(Chemical Vapor Deposition)法やPVD(Physical Vapor Deposition)法を用いて導電膜を堆積してからそれをパターニングする方法に比べて、前記外部電極の形成工程が簡略化されるだけでなく、その工程自体も低コストで実施できる。   In addition, after forming the wiring film so as to contact the surface electrode through the through hole of the first insulating film inside the through hole, the external electrode is formed on the wiring film to form the gap. For example, the wiring film is made of metal, and the external electrode having the filling portion is formed by electroless plating of a metal having good conductivity using the wiring film as a seed metal. Can do. Therefore, the process of forming the external electrode is not only simplified compared to a method of depositing a conductive film using a CVD (Chemical Vapor Deposition) method or a PVD (Physical Vapor Deposition) method and then patterning the conductive film. The process itself can be carried out at a low cost.

よって、上述した貫通導電体の一般的形成方法よりも簡単な方法(プロセス)で、且つそれよりも低い製造コストで、貫通導電体を有する半導体装置を製造することができる。   Therefore, a semiconductor device having a through conductor can be manufactured by a method (process) simpler than the above-described general method of forming a through conductor and at a lower manufacturing cost.

さらに、本発明の第1の観点による半導体装置では、前記第1絶縁膜上に前記配線膜が形成され、その配線膜上に前記外部電極が形成されている。また、前記貫通孔の内部において、前記第1絶縁膜の透孔を介して前記配線膜が前記表面電極の裏面に接触している。このため、前記表面電極と前記外部電極の間に存在するのは前記配線膜だけであるから、構造的にポリシリコン等の他の導電材を介在させる必要がない。また、前記配線膜と前記外部電極に電気抵抗の低い金属(例えば銅)を使用することができるので、それらの電気抵抗を下げることも容易である。よって、上述した貫通導電体の一般的形成方法を用いたものよりも、前記貫通導電体と前記外部電極を含む経路の電気抵抗を低くすることが可能である。   Furthermore, in the semiconductor device according to the first aspect of the present invention, the wiring film is formed on the first insulating film, and the external electrode is formed on the wiring film. In addition, the wiring film is in contact with the back surface of the front surface electrode through the through hole of the first insulating film inside the through hole. For this reason, since only the wiring film exists between the surface electrode and the external electrode, there is no need to structurally interpose another conductive material such as polysilicon. Further, since a metal (for example, copper) having a low electric resistance can be used for the wiring film and the external electrode, it is easy to lower their electric resistance. Therefore, the electrical resistance of the path including the through conductor and the external electrode can be made lower than that using the general method for forming the through conductor described above.

(2) 本発明の第1の観点による半導体装置の好ましい例では、前記貫通孔の内部では、前記第1絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記半導体基板の裏面と前記第1絶縁膜の間に第2絶縁膜が形成される。   (2) In a preferred example of the semiconductor device according to the first aspect of the present invention, the first insulating film is formed directly on the inner surface of the through hole inside the through hole, and outside the through hole, A second insulating film is formed between the back surface of the semiconductor substrate and the first insulating film.

この例では、前記半導体基板の裏面と前記配線膜の間に前記第1絶縁膜と前記第2絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となり、その結果、前記第2絶縁膜が存在しない場合に比べて前記第1絶縁膜を薄くすることができるという利点がある。   In this example, since the first insulating film and the second insulating film exist between the back surface of the semiconductor substrate and the wiring film, electrical insulation between the back surface of the semiconductor substrate and the wiring film is good. As a result, there is an advantage that the first insulating film can be made thinner than the case where the second insulating film does not exist.

(3) 本発明の第1の観点による半導体装置の他の好ましい例では、前記貫通孔の内部では、前記第1絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第1絶縁膜が前記半導体基板の裏面上に直接形成される。   (3) In another preferable example of the semiconductor device according to the first aspect of the present invention, the first insulating film is formed directly on the inner surface of the through hole inside the through hole, and the outside of the through hole. Then, the first insulating film is directly formed on the back surface of the semiconductor substrate.

この例では、前記第1絶縁膜が、前記貫通孔の内側面上と前記半導体基板の裏面上に直接形成されるので、前記第1絶縁膜の形成が簡単であるという利点がある。この場合、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性を確保するため、前記第1絶縁膜の厚さを大きめに設定するか、他の絶縁膜を重ねて形成するのが好ましい。   In this example, since the first insulating film is directly formed on the inner surface of the through hole and the back surface of the semiconductor substrate, there is an advantage that the formation of the first insulating film is simple. In this case, in order to ensure electrical insulation between the back surface of the semiconductor substrate and the wiring film, the thickness of the first insulating film is set to be larger or another insulating film is formed to overlap. preferable.

(4) 本発明の第1の観点による半導体装置のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第2絶縁膜が、前記第1絶縁膜に重ねて形成される。   (4) In still another preferred example of the semiconductor device according to the first aspect of the present invention, the through hole that covers the inner surface of the through hole and the back surface of the semiconductor substrate and reaches the back surface of the front electrode is formed in the through hole. A second insulating film provided inside the first insulating film is formed so as to overlap the first insulating film.

この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第1絶縁膜と前記第2絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となるという利点がある。前記第1絶縁膜と前記第2絶縁膜は同じ材質(例えばいずれもSiO2)であってもよいし、異なる材質(例えば一方がSiO2で他方がSiNx)であってもよい。 In this example, since the first insulating film and the second insulating film exist between the inner surface of the through hole and the wiring film and between the back surface of the semiconductor substrate and the wiring film, There is an advantage that the electrical insulation between the back surface and the wiring film becomes good. The first insulating film and the second insulating film may be made of the same material (for example, both are SiO 2 ) or different materials (for example, one is SiO 2 and the other is SiN x ).

(5) 本発明の第1の観点による半導体装置のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第2絶縁膜が、前記第1絶縁膜に重ねて形成され、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第3絶縁膜が、前記第2絶縁膜に重ねて形成される。   (5) In still another preferred example of the semiconductor device according to the first aspect of the present invention, the through hole that covers the inner surface of the through hole and the back surface of the semiconductor substrate and reaches the back surface of the front electrode is formed in the through hole. A second insulating film is formed on the first insulating film so as to cover an inner surface of the through hole and the back surface of the semiconductor substrate, and a through hole reaching the back surface of the surface electrode. A third insulating film provided inside the through hole is formed so as to overlap the second insulating film.

この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第1絶縁膜と前記第2絶縁膜と前記第3絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性がより良好となるという利点がある。また、前記第1絶縁膜と前記第2絶縁膜と前記第3絶縁膜の種類と厚さを調整することによって寄生容量の低減が可能であるという利点もある。   In this example, the first insulating film, the second insulating film, and the third insulating film exist between the inner surface of the through hole and the wiring film and between the back surface of the semiconductor substrate and the wiring film. Therefore, there is an advantage that the electrical insulation between the back surface of the semiconductor substrate and the wiring film becomes better. There is also an advantage that parasitic capacitance can be reduced by adjusting the types and thicknesses of the first insulating film, the second insulating film, and the third insulating film.

(6) 本発明の第1の観点による半導体装置のさらに他の好ましい例では、前記外部電極がメッキ金属により形成される。   (6) In still another preferred example of the semiconductor device according to the first aspect of the present invention, the external electrode is formed of a plated metal.

この例では、メッキ法を用いて前記充填部を持つ前記外部電極を容易に且つ低コストで形成することができるという利点がある。   In this example, there is an advantage that the external electrode having the filling portion can be easily formed at a low cost by using a plating method.

(7) 本発明の第1の観点による半導体装置のさらに他の好ましい例では、前記第1絶縁膜の前記貫通孔の内側面上における厚さが、前記第1絶縁膜の前記半導体基板の裏面上の厚さよりも小さく設定される。   (7) In still another preferred example of the semiconductor device according to the first aspect of the present invention, the thickness of the first insulating film on the inner surface of the through hole is the back surface of the semiconductor substrate of the first insulating film. It is set smaller than the upper thickness.

この例では、前記表面電極の裏面と前記貫通孔の内側面と前記半導体基板の裏面とを覆うように前記第1絶縁膜を形成した後、それをマスクなしで異方性エッチングして、前記第1絶縁膜の前記表面電極の裏面上にある部分のみを選択的に除去して前記透孔を形成することが可能となるので、前記第1絶縁膜の形成が容易であるという利点がある。   In this example, after forming the first insulating film so as to cover the back surface of the front electrode, the inner surface of the through hole, and the back surface of the semiconductor substrate, it is anisotropically etched without a mask, Since the through hole can be formed by selectively removing only the portion of the first insulating film on the back surface of the front electrode, there is an advantage that the first insulating film can be easily formed. .

(8) 本発明の第1の観点による半導体装置のさらに他の好ましい例では、前記半導体装置が固体撮像装置とされる。   (8) In still another preferred example of the semiconductor device according to the first aspect of the present invention, the semiconductor device is a solid-state imaging device.

(9) 本発明の第2の観点による半導体装置の製造方法は、
半導体基板を貫通する貫通導電体を有する半導体装置の製造方法であって、
所定の素子または回路が表面側に形成されていると共に、前記素子または回路に電気的に接続された表面電極を表面側に備えている半導体基板を用意し、
前記半導体基板をその裏面側から選択的に除去して、前記半導体基板をその裏面側から表面側まで貫通して前記表面電極に達する貫通孔を形成し、
前記半導体基板の裏面側から第1絶縁膜を形成して、前記半導体基板の裏面と前記貫通孔の内側面と前記表面電極の裏面とを覆い、
前記半導体基板の裏面側から前記第1絶縁膜の前記表面電極の裏面上にある部分を選択的に除去することによって、前記表面電極の裏面に達する透孔を前記第1絶縁膜に形成し、
前記貫通孔の内部において前記第1絶縁膜の前記透孔を介して前記表面電極の裏面に接触するように、前記第1絶縁膜上に所定パターンで配線膜を形成し、
前記貫通孔の内部に残存する空隙を充填する充填部を持つように、外部電極を前記配線膜の表面に形成し、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とを、前記貫通導電体として機能させることを特徴とするものである。
(9) A method for manufacturing a semiconductor device according to a second aspect of the present invention includes:
A method for manufacturing a semiconductor device having a through conductor penetrating a semiconductor substrate,
A semiconductor substrate having a predetermined element or circuit formed on the surface side and a surface electrode electrically connected to the element or circuit on the surface side is prepared,
Selectively removing the semiconductor substrate from its back side, forming a through-hole that reaches the surface electrode through the semiconductor substrate from its back side to the front side;
Forming a first insulating film from the back surface side of the semiconductor substrate, covering the back surface of the semiconductor substrate, the inner surface of the through hole, and the back surface of the surface electrode;
By selectively removing a portion of the first insulating film on the back surface of the front surface electrode from the back surface side of the semiconductor substrate, a through hole reaching the back surface of the front surface electrode is formed in the first insulating film,
Forming a wiring film in a predetermined pattern on the first insulating film so as to contact the back surface of the front surface electrode through the through hole of the first insulating film inside the through hole;
Forming an external electrode on the surface of the wiring film so as to have a filling portion filling a void remaining inside the through hole;
A portion of the wiring film inside the through hole and the filling portion are made to function as the through conductor.

本発明の第2の観点による半導体装置の製造方法では、前記半導体基板にその裏面側から前記貫通孔を形成した後、前記半導体基板の裏面側から前記第1絶縁膜を形成して、前記半導体基板の裏面と前記貫通孔の内側面と前記表面電極の裏面とを覆う。その後、前記半導体基板の裏面側から前記第1絶縁膜の前記表面電極の裏面上にある部分を選択的に除去することによって、前記表面電極の裏面に達する透孔を前記第1絶縁膜に形成し、もって前記表面電極の裏面を露出させる。そして、前記貫通孔の内部において前記第1絶縁膜の前記透孔を介して前記表面電極の裏面に接触するように、前記第1絶縁膜上に所定パターンで前記配線膜を形成する。最後に、前記貫通孔の内部に残存する空隙を充填する充填部を持つように、前記外部電極を前記配線膜の表面に形成する。   In the method of manufacturing a semiconductor device according to the second aspect of the present invention, the through hole is formed in the semiconductor substrate from the back surface side, and then the first insulating film is formed from the back surface side of the semiconductor substrate. The back surface of the substrate, the inner surface of the through hole, and the back surface of the surface electrode are covered. Thereafter, by selectively removing a portion of the first insulating film on the back surface of the front surface electrode from the back surface side of the semiconductor substrate, a through hole reaching the back surface of the front surface electrode is formed in the first insulating film. Thus, the back surface of the front surface electrode is exposed. Then, the wiring film is formed in a predetermined pattern on the first insulating film so as to be in contact with the back surface of the front surface electrode through the through hole of the first insulating film inside the through hole. Finally, the external electrode is formed on the surface of the wiring film so as to have a filling portion that fills the void remaining inside the through hole.

このため、前記外部電極を形成する際に、前記空隙を充填する前記充填部(これと前記配線膜の前記貫通孔の内部にある部分とが前記貫通導電体として機能する)が一緒に形成される。したがって、上述した貫通導電体の一般的形成方法のような、前記貫通孔の内部に充填されるように導電材(ポリシリコン等)を堆積した後、その導電材をパターニングして導電性プラグ(貫通導電体)を形成するという工程が不要である。   For this reason, when the external electrode is formed, the filling portion that fills the gap (this and the portion inside the through hole of the wiring film function as the through conductor) is formed together. The Therefore, after depositing a conductive material (polysilicon or the like) so as to fill the inside of the through hole, as in the general method for forming the through conductor described above, the conductive material is patterned to form a conductive plug ( The step of forming the through conductor) is not necessary.

また、前記貫通孔の内部で前記透孔を介して前記表面電極の裏面に接触するように前記配線膜を形成した後、その配線膜上に前記外部電極を形成して前記空隙を充填すればよいので、例えば、前記配線膜を金属で作製し、それをシードメタルとして使用して導電性の良好な金属の無電解メッキ法により、前記充填部を持つ前記外部電極を形成することができる。したがって、CVD法やPVD法を用いて導電膜を堆積してからそれをパターニングする方法に比べて、前記外部電極の形成工程が簡略化されるだけでなく、その工程自体も低コストで実施できる。   Further, after forming the wiring film so as to contact the back surface of the front surface electrode through the through hole inside the through hole, the external electrode is formed on the wiring film to fill the gap. Therefore, for example, the external electrode having the filling portion can be formed by producing the wiring film from a metal and using it as a seed metal by electroless plating of a metal having good conductivity. Therefore, compared to a method of depositing a conductive film using a CVD method or a PVD method and then patterning the conductive film, the process of forming the external electrode is simplified, and the process itself can be performed at a low cost. .

よって、上述した貫通導電体の一般的形成方法よりも簡単な方法(プロセス)で、且つそれよりも低い製造コストで、貫通導電体を有する半導体装置を製造することができる。   Therefore, a semiconductor device having a through conductor can be manufactured by a method (process) simpler than the above-described general method of forming a through conductor and at a lower manufacturing cost.

さらに、本発明の第2の観点による半導体装置の製造方法では、前記第1絶縁膜上に所定パターンで前記配線膜を形成して、前記貫通孔の内部において前記透孔を介して前記表面電極の裏面に接触させた後、その配線膜上に前記外部電極を形成する。このため、前記表面電極と前記外部電極の間に存在するのは前記配線膜だけであるから、ポリシリコン等の他の導電材を介在させる工程が不要である。また、前記配線膜と前記外部電極に電気抵抗の低い金属(例えば銅)を使用することができるので、それらの電気抵抗を下げることも容易である。よって、上述した貫通導電体の一般的形成方法を用いたものよりも、よりも、前記貫通導電体と前記外部電極を含む経路の電気抵抗を低くすることが可能である。   Furthermore, in the method for manufacturing a semiconductor device according to the second aspect of the present invention, the wiring film is formed in a predetermined pattern on the first insulating film, and the surface electrode is formed through the through hole in the through hole. Then, the external electrode is formed on the wiring film. For this reason, since only the wiring film exists between the surface electrode and the external electrode, a step of interposing another conductive material such as polysilicon is unnecessary. Further, since a metal (for example, copper) having a low electric resistance can be used for the wiring film and the external electrode, it is easy to lower their electric resistance. Therefore, the electrical resistance of the path including the through conductor and the external electrode can be made lower than that using the general method for forming the through conductor described above.

(10) 本発明の第2の観点による半導体装置の製造方法の好ましい例では、前記貫通孔の内部では、前記第1絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記半導体基板の裏面と前記第1絶縁膜の間に第2絶縁膜が形成される。   (10) In a preferred example of the method for manufacturing a semiconductor device according to the second aspect of the present invention, the first insulating film is formed directly on the inner surface of the through hole inside the through hole, Outside, a second insulating film is formed between the back surface of the semiconductor substrate and the first insulating film.

この例では、前記半導体基板の裏面と前記配線膜の間に前記第1絶縁膜と前記第2絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となり、その結果、前記第2絶縁膜が存在しない場合に比べて前記第1絶縁膜を薄くすることができるという利点がある。   In this example, since the first insulating film and the second insulating film exist between the back surface of the semiconductor substrate and the wiring film, electrical insulation between the back surface of the semiconductor substrate and the wiring film is good. As a result, there is an advantage that the first insulating film can be made thinner than the case where the second insulating film does not exist.

(11) 本発明の第2の観点による半導体装置の製造方法の他の好ましい例では、前記貫通孔の内部では、前記第1絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第1絶縁膜が前記半導体基板の裏面上に直接形成される。   (11) In another preferable example of the method of manufacturing a semiconductor device according to the second aspect of the present invention, the first insulating film is formed directly on the inner surface of the through hole inside the through hole, and the through hole is formed. Outside the hole, the first insulating film is formed directly on the back surface of the semiconductor substrate.

この例では、前記第1絶縁膜が、前記貫通孔の内側面上と前記半導体基板の裏面上に直接形成されるので、前記第1絶縁膜の形成が簡単であるという利点がある。この場合、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性を確保するため、前記第1絶縁膜の厚さを大きめに設定するか、他の絶縁膜を重ねて形成するのが好ましい。   In this example, since the first insulating film is directly formed on the inner surface of the through hole and the back surface of the semiconductor substrate, there is an advantage that the formation of the first insulating film is simple. In this case, in order to ensure electrical insulation between the back surface of the semiconductor substrate and the wiring film, the thickness of the first insulating film is set to be larger or another insulating film is formed to overlap. preferable.

(12) 本発明の第2の観点による半導体装置の製造方法のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第2絶縁膜が、前記第1絶縁膜に重ねて形成される。   (12) In still another preferred example of the method for manufacturing a semiconductor device according to the second aspect of the present invention, a through hole that covers the inner surface of the through hole and the back surface of the semiconductor substrate and reaches the back surface of the surface electrode is provided. A second insulating film provided inside the through hole is formed so as to overlap the first insulating film.

この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第1絶縁膜と前記第2絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性が良好となるという利点がある。前記第1絶縁膜と前記第2絶縁膜は同じ材質(例えばいずれもSiO2)であってもよいし、異なる材質(例えば一方がSiO2で他方がSiNx)であってもよい。 In this example, since the first insulating film and the second insulating film exist between the inner surface of the through hole and the wiring film and between the back surface of the semiconductor substrate and the wiring film, There is an advantage that the electrical insulation between the back surface and the wiring film becomes good. The first insulating film and the second insulating film may be made of the same material (for example, both are SiO 2 ) or different materials (for example, one is SiO 2 and the other is SiN x ).

(13) 本発明の第2の観点による半導体装置の製造方法のさらに他の好ましい例では、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第2絶縁膜が、前記第1絶縁膜に重ねて形成され、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第3絶縁膜が、前記第2絶縁膜に重ねて形成される。   (13) In still another preferred example of the method for manufacturing a semiconductor device according to the second aspect of the present invention, a through hole that covers the inner surface of the through hole and the back surface of the semiconductor substrate and reaches the back surface of the surface electrode is provided. A second insulating film provided inside the through hole is formed so as to overlap the first insulating film, covers the inner surface of the through hole and the back surface of the semiconductor substrate, and reaches the back surface of the surface electrode. A third insulating film having a through hole inside the through hole is formed so as to overlap the second insulating film.

この例では、前記貫通孔の内側面と前記配線膜の間および前記半導体基板の裏面と前記配線膜の間に、前記第1絶縁膜と前記第2絶縁膜と前記第3絶縁膜が存在するので、前記半導体基板の裏面と前記配線膜の間の電気的絶縁性がより良好となるという利点がある。また、前記第1絶縁膜と前記第2絶縁膜と前記第3絶縁膜の種類と厚さを調整することによって寄生容量の低減が可能であるという利点もある。   In this example, the first insulating film, the second insulating film, and the third insulating film exist between the inner surface of the through hole and the wiring film and between the back surface of the semiconductor substrate and the wiring film. Therefore, there is an advantage that the electrical insulation between the back surface of the semiconductor substrate and the wiring film becomes better. There is also an advantage that parasitic capacitance can be reduced by adjusting the types and thicknesses of the first insulating film, the second insulating film, and the third insulating film.

(14) 本発明の第2の観点による半導体装置の製造方法のさらに他の好ましい例では、前記外部電極が導電性金属のメッキ法により形成される。   (14) In still another preferred example of the method for manufacturing a semiconductor device according to the second aspect of the present invention, the external electrode is formed by a conductive metal plating method.

この例では、メッキ法を用いて前記充填部を持つ前記外部電極を容易に且つ低コストで形成することができるという利点がある。   In this example, there is an advantage that the external electrode having the filling portion can be easily formed at a low cost by using a plating method.

(15) 本発明の第2の観点による半導体装置の製造方法のさらに他の好ましい例では、前記表面電極の裏面と前記貫通孔の内側面と前記半導体基板の裏面とを覆うように前記第1絶縁膜を形成した後、それをマスクなしで異方性エッチングして、前記第1絶縁膜の前記表面電極の裏面上にある部分のみを選択的に除去して前記透孔が形成される。   (15) In still another preferred example of the method for manufacturing a semiconductor device according to the second aspect of the present invention, the first surface is covered so as to cover the back surface of the surface electrode, the inner surface of the through hole, and the back surface of the semiconductor substrate. After the insulating film is formed, it is anisotropically etched without a mask, and only the portion of the first insulating film on the back surface of the front surface electrode is selectively removed to form the through hole.

この例では、前記第1絶縁膜の形成が容易であるという利点がある。   This example has an advantage that the first insulating film can be easily formed.

(16) 本発明の第2の観点による半導体装置の製造方法のさらに他の好ましい例では、前記半導体装置が固体撮像装置とされる。   (16) In still another preferred example of the method for manufacturing a semiconductor device according to the second aspect of the present invention, the semiconductor device is a solid-state imaging device.

本発明の第1の観点による半導体装置および本発明の第2の観点による半導体装置の製造方法では、(a)上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法(プロセス)で、且つそれよりも低い製造コストで貫通導電体を形成することができる、(b)上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体と外部電極を含む経路の電気抵抗を従来よりも低くすることができる、という効果が得られる。   In the semiconductor device according to the first aspect of the present invention and the method of manufacturing the semiconductor device according to the second aspect of the present invention, (a) a simpler method than that using the above-described general method for forming a through conductor ( (B) includes through conductors and external electrodes rather than using the above-described general method for forming through conductors. The effect that the electrical resistance of a path | route can be made lower than before is acquired.

以下、本発明の好適な実施の形態について、添付図面を参照して詳細に説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the accompanying drawings.

(第1実施形態)
図1は、本発明の第1実施形態に係る固体撮像装置1の概略構成を示す要部断面図、図2はその固体撮像装置1の全体構成を示す一部切欠断面図である。
(First embodiment)
FIG. 1 is a main part sectional view showing a schematic configuration of a solid-state imaging device 1 according to the first embodiment of the present invention, and FIG. 2 is a partially cutaway sectional view showing an entire configuration of the solid-state imaging device 1.

(第1実施形態の固体撮像装置の構成)
この固体撮像装置1は、図1および図2に示すように、チップサイズパッケージ(CSP)中にチップ状の固体撮像素子10を封止して構成されている。このパッケージは、不透明な(つまり遮光性を持つ)絶縁性合成樹脂50と、透明なガラスカバー40とから形成されている。絶縁性合成樹脂50は、固体撮像素子10とガラスカバー40の側面のみを覆っている。ガラスカバー40は、固体撮像素子10の上面を覆っており、固体撮像素子10の下面は露出している。
(Configuration of Solid-State Imaging Device of First Embodiment)
As shown in FIGS. 1 and 2, the solid-state imaging device 1 is configured by sealing a chip-shaped solid-state imaging element 10 in a chip size package (CSP). This package is formed of an insulating synthetic resin 50 that is opaque (that is, has a light shielding property) and a transparent glass cover 40. The insulating synthetic resin 50 covers only the side surfaces of the solid-state imaging device 10 and the glass cover 40. The glass cover 40 covers the upper surface of the solid-state image sensor 10, and the lower surface of the solid-state image sensor 10 is exposed.

この固体撮像装置1は、固体撮像素子10の表面にある撮像面Sとガラスカバー40との間にキャビティを有していないが、有していてもよい。また、固体撮像素子10とガラスカバー40の側面を覆っている絶縁性合成樹脂50は、当該側面からの入射光が問題にならない場合は、省略してもよい。   The solid-state imaging device 1 does not have a cavity between the imaging surface S on the surface of the solid-state imaging element 10 and the glass cover 40, but may have it. Further, the insulating synthetic resin 50 covering the side surfaces of the solid-state imaging device 10 and the glass cover 40 may be omitted when incident light from the side surfaces does not matter.

固体撮像素子10は、単結晶シリコン(Si)基板11を備えている。シリコン基板11の表面には、所定レイアウトで複数の受光素子領域21が形成されており、それらの受光素子領域21の各々には受光素子(図示せず)が形成されている。シリコン基板11の全表面は、透明な層間絶縁膜12で覆われており、その層間絶縁膜12の上には透明な層間絶縁膜13が形成されている。   The solid-state imaging device 10 includes a single crystal silicon (Si) substrate 11. A plurality of light receiving element regions 21 are formed in a predetermined layout on the surface of the silicon substrate 11, and a light receiving element (not shown) is formed in each of the light receiving element regions 21. The entire surface of the silicon substrate 11 is covered with a transparent interlayer insulating film 12, and a transparent interlayer insulating film 13 is formed on the interlayer insulating film 12.

層間絶縁膜13の表面は、固体撮像素子10の撮像面Sであって、そこには、R(赤)、G(緑)、B(青)三色用の(これら三色に黒色を加えた四色用でもよい)マイクロカラーフィルタ17がアレイ状に形成されている。マイクロカラーフィルタ17の上には、同じくアレイ状に配置された複数のマイクロレンズ18a、すなわちマイクロレンズアレイ18が形成されている。これらのマイクロレンズ18aは、撮像面S上において、マイクロカラーフィルタ17のR、G、B各色の要素に対して一つづつ形成されている。マイクロレンズ18aおよびマイクロカラーフィルタ17の各要素は、層間絶縁膜12と13を介して、シリコン基板11中の対応する受光素子領域21にそれぞれ重なり合うように配置されている。   The surface of the interlayer insulating film 13 is the imaging surface S of the solid-state imaging device 10, and there are three colors for R (red), G (green), and B (blue) (add black to these three colors) The micro color filter 17 may be formed in an array. On the micro color filter 17, a plurality of microlenses 18a, that is, a microlens array 18, which are also arranged in an array, are formed. These microlenses 18 a are formed on the imaging surface S one by one for the R, G, and B color elements of the micro color filter 17. The elements of the microlens 18a and the microcolor filter 17 are arranged so as to overlap with the corresponding light receiving element regions 21 in the silicon substrate 11 through the interlayer insulating films 12 and 13, respectively.

R、G、B三色用の三つの隣接する受光素子領域21と、それらと重なり合ったマイクロカラーフィルタ17の三つの要素と三つのマイクロレンズ18aとが、一つの画素に対応する。   Three adjacent light receiving element regions 21 for three colors of R, G, and B, three elements of the micro color filter 17 and three micro lenses 18a overlapping with each other correspond to one pixel.

固体撮像素子10は、受光素子領域21の全体を包含する矩形の撮像領域を撮像面S上に画定しており、その撮像領域に照射された光を感知するようになっている。外部の被写体からガラスカバー40を透過して固体撮像装置1の内部に入射した光(入射光)は、マイクロレンズアレイ18とマイクロカラーフィルタ17とを介して受光素子領域21の各々に照射され、受光素子領域21毎に受光強度に応じた電気信号に変換される。それら電気信号には、図示しない信号処理回路によって所定の信号処理が施され、前記被写体の画像が再生される。こうして被写体の撮像が行われる。   The solid-state imaging device 10 defines a rectangular imaging region including the entire light receiving device region 21 on the imaging surface S, and senses light irradiated to the imaging region. Light (incident light) that has entered the solid-state imaging device 1 through the glass cover 40 from an external subject is irradiated on each of the light receiving element regions 21 via the microlens array 18 and the microcolor filter 17. Each light receiving element region 21 is converted into an electric signal corresponding to the received light intensity. These electric signals are subjected to predetermined signal processing by a signal processing circuit (not shown), and the image of the subject is reproduced. Thus, the subject is imaged.

層間絶縁膜12の表面には、受光素子領域21の外周領域(撮像領域の周辺領域)において、受光素子領域21を取り囲むように複数の表面電極15が形成されている。これら表面電極15は、矩形リング状の前記外周領域のほぼ全体にわたって、所定間隔で配置されている。表面電極15は、各受光素子領域21で受光素子により生成された電気信号を固体撮像素子10の裏側に導出するために使用されるものであり、シリコン基板11の表面と層間絶縁膜12の内部に形成された引出用配線(図示せず)を介して、対応する受光素子領域21に電気的に接続されている。   A plurality of surface electrodes 15 are formed on the surface of the interlayer insulating film 12 so as to surround the light receiving element region 21 in the outer peripheral region of the light receiving element region 21 (the peripheral region of the imaging region). These surface electrodes 15 are arranged at a predetermined interval over substantially the entire outer peripheral area of the rectangular ring shape. The surface electrode 15 is used for deriving an electric signal generated by the light receiving element in each light receiving element region 21 to the back side of the solid-state imaging element 10, and the surface of the silicon substrate 11 and the inside of the interlayer insulating film 12. Are electrically connected to the corresponding light receiving element regions 21 via lead-out wirings (not shown).

各表面電極15の周辺部は、層間絶縁膜13によって覆われているが、それ以外の部分は層間絶縁膜13から露出している。つまり、表面電極15が配置されている矩形リング状の領域(表面電極領域)では、各表面電極15の周辺部以外の部分を露出させる透孔が複数個、所定間隔で配置されている。しかし、各表面電極15の全面が層間絶縁膜13によって覆われていてもよい。   The peripheral portion of each surface electrode 15 is covered with the interlayer insulating film 13, but the other portions are exposed from the interlayer insulating film 13. That is, in the rectangular ring-shaped region (surface electrode region) where the surface electrode 15 is disposed, a plurality of through holes that expose portions other than the peripheral portion of each surface electrode 15 are disposed at a predetermined interval. However, the entire surface of each surface electrode 15 may be covered with the interlayer insulating film 13.

層間絶縁膜13の表面(すなわち撮像面S)には、マイクロレンズ22とマイクロカラーフィルタ17と表面電極15に起因する凹凸が存在している。   The surface of the interlayer insulating film 13 (that is, the imaging surface S) has irregularities due to the microlens 22, the micro color filter 17, and the surface electrode 15.

層間絶縁膜13の表面(撮像面S)には、SOG材料膜は存在せず、当該表面に直接、透明な接着剤膜30が形成されており、層間絶縁膜13の全面を覆っている。層間絶縁膜13の表面(撮像面S)を基準とした接着剤膜30の厚さは、マイクロレンズ22とマイクロカラーフィルタ17の厚さ(高さ)の和よりも大きいので、マイクロレンズ22とマイクロカラーフィルタ17は接着剤膜30中に埋め込まれている。また、各表面電極15上で層間絶縁膜13に形成された透孔も、接着剤膜30によって充填されているため、表面電極15も接着剤膜30中に埋め込まれている。したがってマイクロレンズ22とマイクロカラーフィルタ17と表面電極15によって撮像面Sに形成された凹凸は、接着剤膜30中に埋没していて、接着剤膜30の表面は平坦である。   There is no SOG material film on the surface of the interlayer insulating film 13 (imaging surface S), and a transparent adhesive film 30 is formed directly on the surface, covering the entire surface of the interlayer insulating film 13. Since the thickness of the adhesive film 30 based on the surface of the interlayer insulating film 13 (imaging surface S) is larger than the sum of the thickness (height) of the microlens 22 and the micro color filter 17, The micro color filter 17 is embedded in the adhesive film 30. Further, since the through holes formed in the interlayer insulating film 13 on each surface electrode 15 are also filled with the adhesive film 30, the surface electrode 15 is also embedded in the adhesive film 30. Therefore, the unevenness formed on the imaging surface S by the microlens 22, the micro color filter 17, and the surface electrode 15 is buried in the adhesive film 30, and the surface of the adhesive film 30 is flat.

透明なガラスカバー40は、接着剤膜30の平坦な表面に載置されている。換言すれば、ガラスカバー40は、接着剤膜30によって層間絶縁膜13の表面(撮像面S)に接着されて、チップ状の固体撮像素子10と一体化されている。ガラスカバー40は、ここでは透明なボロシリケートガラス(B23/SiO2)板の切断片から構成されている。しかし、これ以外のガラスや他の透明材料を使用してもよいことは言うまでもない。 The transparent glass cover 40 is placed on the flat surface of the adhesive film 30. In other words, the glass cover 40 is bonded to the surface (imaging surface S) of the interlayer insulating film 13 by the adhesive film 30 and is integrated with the chip-shaped solid-state imaging device 10. Here, the glass cover 40 is constituted by a cut piece of a transparent borosilicate glass (B 2 O 3 / SiO 2 ) plate. However, it goes without saying that other glass and other transparent materials may be used.

必要に応じて、層間絶縁膜13の表面(撮像面S)と接着剤膜30との間に適当なSOG材料膜を配置してもよい。   If necessary, an appropriate SOG material film may be disposed between the surface of the interlayer insulating film 13 (imaging surface S) and the adhesive film 30.

各表面電極15の直下には、層間絶縁膜12を貫通する貫通孔12aと、シリコン基板11を貫通する貫通孔11aと、二酸化シリコン(SiO2)膜22を貫通する貫通孔22aとが、相互に重なり合って形成されている。ここでは、こうして重なり合った三つの貫通孔12a、11aおよび22aの組み合わせを、全体として貫通孔14と称することにする。つまり、貫通孔14は、固体撮像素子10をその表面側から裏面側まで貫通する孔である。各貫通孔14(すなわち重なり合った貫通孔12a、11aおよび22a)は、各表面電極15を固体撮像素子10の裏面に引き出すために使用される。 Immediately below each surface electrode 15, a through hole 12 a that penetrates the interlayer insulating film 12, a through hole 11 a that penetrates the silicon substrate 11, and a through hole 22 a that penetrates the silicon dioxide (SiO 2 ) film 22 are mutually connected. It is formed to overlap. Here, the combination of the three through holes 12a, 11a, and 22a overlapped in this manner is referred to as a through hole 14 as a whole. That is, the through hole 14 is a hole that penetrates the solid-state imaging device 10 from the front surface side to the back surface side. Each through hole 14 (that is, the overlapping through holes 12 a, 11 a, and 22 a) is used to pull out each surface electrode 15 to the back surface of the solid-state imaging device 10.

シリコン基板11の裏面は、貫通孔14の開口部を除いてSiO2膜22で覆われている。SiO2膜22は、各貫通孔14の中には延在していない。つまり、SiO2膜22は、シリコン基板11の裏面のみを覆っている。 The back surface of the silicon substrate 11 is covered with the SiO 2 film 22 except for the opening of the through hole 14. The SiO 2 film 22 does not extend into each through hole 14. That is, the SiO 2 film 22 covers only the back surface of the silicon substrate 11.

SiO2膜22の上には、SiO2膜23が形成されている。SiO2膜23は、シリコン基板11の裏面だけでなく、各貫通孔14の中にも延在しており、各貫通孔14の内側面をも覆っている。 On the SiO 2 film 22, SiO 2 film 23 is formed. The SiO 2 film 23 extends not only to the back surface of the silicon substrate 11 but also to each through hole 14 and covers the inner side surface of each through hole 14.

シリコン基板11の裏面では、SiO2膜23の上に直接、所定形状にパターン化された配線膜24が複数個、形成されている。各配線膜24は、対応する貫通孔14の近傍に配置されており、当該貫通孔14の内部ではその内側面(SiO2膜23の貫通孔14の内部に露出している面)に沿って延在して(入り込んで)いて、その内側面の全体を覆っている。また、当該貫通孔14の最奥部では、各配線膜24は、対応する表面電極15(の裏面)に面接触しており、ここでは表面電極15の裏面全体を覆っている。これは、当該貫通孔14の最奥部にはSiO2膜23が存在せず、対応する表面電極15(の裏面)が露出しているからである。 On the back surface of the silicon substrate 11, a plurality of wiring films 24 patterned in a predetermined shape are formed directly on the SiO 2 film 23. Each wiring film 24 is disposed in the vicinity of the corresponding through hole 14, and along the inner side surface of the through hole 14 (the surface exposed inside the through hole 14 of the SiO 2 film 23). It extends (intrudes) and covers the entire inside surface. In addition, in the innermost part of the through hole 14, each wiring film 24 is in surface contact with the corresponding front surface electrode 15 (the back surface thereof), and covers the entire back surface of the front surface electrode 15 here. This is because the SiO 2 film 23 does not exist in the innermost part of the through hole 14 and the corresponding front surface electrode 15 (the back surface thereof) is exposed.

SiO2膜22のシリコン基板11の裏面における厚さは、例えば0.3μm〜4μmの範囲に設定する。SiO2膜23についても同様である。 The thickness of the SiO 2 film 22 on the back surface of the silicon substrate 11 is set, for example, in the range of 0.3 μm to 4 μm. The same applies to the SiO 2 film 23.

各配線膜24の上には、直接、所定形状にパターン化された外部電極25がそれぞれ形成されている。各外部電極25は、対応する貫通孔14の内部において対応する配線膜24の内側に残存する空隙26(図13を参照)を充填する充填部25aと、対応する貫通孔14の外部にあって対応する配線膜24の上に膜状に延在する電極部25bとから形成されている。したがって、各外部電極25は、電極としての機能を有する電極部25bと、導電性プラグと同等の機能を有する充填部25aとから形成されている、と言うことができる。充填部25aは、配線膜24を介して、電極部25bと表面電極15とを電気的に接続するからである。   On each wiring film 24, external electrodes 25 patterned directly into a predetermined shape are formed. Each external electrode 25 is located outside the corresponding through-hole 14 and the filling portion 25 a that fills the void 26 (see FIG. 13) remaining inside the corresponding wiring film 24 inside the corresponding through-hole 14. On the corresponding wiring film 24, an electrode portion 25b extending in a film shape is formed. Therefore, it can be said that each external electrode 25 is formed of an electrode portion 25b having a function as an electrode and a filling portion 25a having a function equivalent to that of a conductive plug. This is because the filling portion 25 a electrically connects the electrode portion 25 b and the surface electrode 15 through the wiring film 24.

シリコン基板11(固体撮像素子10)の表面側にある表面電極15の各々は、このようにして、対応する配線膜24を介して、シリコン基板11(固体撮像素子10)の裏面側にある対応する外部電極25に電気的に接続されている。したがって、貫通孔14の内部にある外部電極25の充填部25a(と配線膜19)が、表面電極15と外部電極20とをシリコン基板11(固体撮像素子10)を貫通して電気的に相互接続する「貫通導電体」を構成している、と言うことができる。   Each of the surface electrodes 15 on the front surface side of the silicon substrate 11 (solid-state image sensor 10) thus corresponds to the rear surface side of the silicon substrate 11 (solid-state image sensor 10) via the corresponding wiring film 24. The external electrode 25 is electrically connected. Therefore, the filling portion 25 a (and the wiring film 19) of the external electrode 25 inside the through hole 14 penetrates the silicon substrate 11 (solid-state imaging device 10) electrically through the surface electrode 15 and the external electrode 20. It can be said that it constitutes a “penetrating conductor” to be connected.

各配線膜19の外部電極25からはみ出している部分は、シリコン基板111の裏側において所望の外部電極25同士を接続する配線として使用される。そのような配線としての機能が不要であれば、各配線膜19のパターンと外部電極20のパターンと同一としてもよい。   The portion of each wiring film 19 that protrudes from the external electrode 25 is used as a wiring that connects desired external electrodes 25 on the back side of the silicon substrate 111. If such a wiring function is unnecessary, the pattern of each wiring film 19 and the pattern of the external electrode 20 may be the same.

以上説明したように、本発明の第1実施形態に係る固体撮像装置1では、シリコン基板11と層間絶縁膜12とSiO2膜22の貫通孔11aと12aと22a(これは貫通孔14に等しい)の内側面を、SiO2膜23(第1絶縁膜)で覆っており、また、貫通孔14のシリコン基板11の裏面側の開口部を除いてシリコン基板11の裏面をSiO2膜22(第2絶縁膜)で覆っている。さらに、SiO2膜23上に貫通孔14を介して表面電極15に接触せしめられた配線膜24を形成し、貫通孔14を充填する充填部25aを有する外部電極25を配線膜24上に形成している。このため、貫通孔14の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。 As described above, in the solid-state imaging device 1 according to the first embodiment of the present invention, the through holes 11a, 12a, and 22a of the silicon substrate 11, the interlayer insulating film 12, and the SiO 2 film 22 (this is equal to the through hole 14). ) Is covered with a SiO 2 film 23 (first insulating film), and the back surface of the silicon substrate 11 except the opening on the back surface side of the silicon substrate 11 of the through hole 14 is covered with the SiO 2 film 22 ( (Second insulating film). Further, the wiring film 24 brought into contact with the surface electrode 15 through the through hole 14 is formed on the SiO 2 film 23, and the external electrode 25 having the filling portion 25 a filling the through hole 14 is formed on the wiring film 24. is doing. For this reason, a process of depositing a conductive material such as polysilicon thick enough to fill the inside of the through hole 14 and then selectively etching the conductive material to form a conductive plug is unnecessary.

また、貫通孔14の内部でSiO2膜23の透孔31を介して表面電極15に接触するように配線膜24を形成した後、その配線膜24上に外部電極25を形成して空隙26を充填すればよいので、配線膜24を金属で作製し、それをシードメタルとして使用した無電解メッキ法により外部電極25を形成することができる。したがって、CVDやPVDを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。 Further, after forming the wiring film 24 so as to be in contact with the surface electrode 15 through the through hole 31 of the SiO 2 film 23 inside the through hole 14, the external electrode 25 is formed on the wiring film 24 to form the void 26. Therefore, the external electrode 25 can be formed by an electroless plating method using the wiring film 24 made of metal as a seed metal. Therefore, as compared with a method of depositing a conductive film by using CVD or PVD and then patterning the conductive film, the process is not only greatly simplified, but those processes can be performed at low cost.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置1を製造することができる。   Therefore, the solid-state imaging device 1 having a through conductor can be manufactured by a simpler method and at a lower manufacturing cost than those using the above-described general method for forming a through conductor.

さらに、本発明の第1実施形態に係る固体撮像装置1では、配線膜24が表面電極15の裏面に接触せしめられていると共に、外部電極25が配線膜24上に形成されているので、表面電極15と外部電極25の間に存在するのは配線膜24だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜24と外部電極25に電気抵抗の低い金属(例えば銅)を使用することができるので、それらの電気抵抗を下げることができる。   Furthermore, in the solid-state imaging device 1 according to the first embodiment of the present invention, the wiring film 24 is brought into contact with the back surface of the front electrode 15 and the external electrode 25 is formed on the wiring film 24. Only the wiring film 24 exists between the electrode 15 and the external electrode 25. For this reason, a conductive material such as polysilicon is unnecessary. Moreover, since a metal (for example, copper) with low electric resistance can be used for the wiring film 24 and the external electrode 25, those electric resistances can be lowered.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を従来よりも低くすることが可能である。   Therefore, the electrical resistance of the electrical connection through the through conductor can be made lower than that of the conventional method using the general method for forming the through conductor.

(第1実施形態の固体撮像装置の製造方法)
次に、図3〜図16を参照しながら、上記構成を持つ固体撮像装置1の製造方法について説明する。
(Method for Manufacturing Solid-State Imaging Device of First Embodiment)
Next, a manufacturing method of the solid-state imaging device 1 having the above configuration will be described with reference to FIGS.

以下に説明する製造方法の各工程は、いずれもウェハーレベルで実行される。これらの工程(ウェハープロセス)の最終工程では、図16に示すように、シリコンウェハー11A上にマトリックス状に配置された複数の撮像装置部2が同時に形成される。各々の撮像装置部2は、上述した構成の固体撮像装置1が形成される領域である。撮像装置部2の形成後、碁盤状に設定された複数のスクライブライン53aと53bに沿ってシリコンウェハー11Aのダイシングを行い、各撮像装置部2を相互に分離する。その後、固体撮像素子10とガラスカバー40の側面を絶縁性合成樹脂50で覆うと、図1および図2に示す構成の固体撮像装置1が製造される。   Each process of the manufacturing method described below is performed at the wafer level. In the final step of these steps (wafer process), as shown in FIG. 16, a plurality of imaging device sections 2 arranged in a matrix on the silicon wafer 11A are simultaneously formed. Each imaging device unit 2 is a region where the solid-state imaging device 1 having the above-described configuration is formed. After the imaging device unit 2 is formed, the silicon wafer 11A is diced along a plurality of scribe lines 53a and 53b set in a grid shape, and the imaging device units 2 are separated from each other. Thereafter, when the side surfaces of the solid-state imaging device 10 and the glass cover 40 are covered with the insulating synthetic resin 50, the solid-state imaging device 1 having the configuration shown in FIGS. 1 and 2 is manufactured.

まず最初に、公知の方法によって、シリコンウェハー11A上に図3に示す構成を持つ固体撮像素子10すなわち撮像装置部2を複数個、所定レイアウトで形成する。これらの撮像装置部2は、所定の試験を行って良品であることを確認しておく。図を簡単化するため、図3では一つの撮像装置部2の要部のみを示しているが、実際は、図16に示すように、同じ構成の撮像装置部2が複数個、マトリックス状にシリコンウェーハ11A上に配置されている。   First, a plurality of solid-state imaging devices 10, that is, imaging device sections 2 having the configuration shown in FIG. 3 are formed in a predetermined layout on a silicon wafer 11A by a known method. These imaging device units 2 perform predetermined tests to confirm that they are non-defective products. In order to simplify the drawing, only the main part of one imaging device unit 2 is shown in FIG. 3, but actually, as shown in FIG. 16, a plurality of imaging device units 2 having the same configuration are arranged in a matrix. It is disposed on the wafer 11A.

次に、図4に示すように、シリコンウェーハ11Aの表面、正確に言えば層間絶縁膜13の表面(撮像面S)に、接着剤の塗膜を形成する。この工程は、大気中で室温にて流動状の接着剤をスピンコーティング法(スプレー法でもよい)により塗布することで行う。接着剤の塗膜の表面は極めて平坦になる。   Next, as shown in FIG. 4, a coating film of an adhesive is formed on the surface of the silicon wafer 11A, more specifically, on the surface of the interlayer insulating film 13 (imaging surface S). This step is performed by applying a fluid adhesive in the atmosphere at room temperature by a spin coating method (or spray method). The surface of the adhesive coating becomes very flat.

次に、図5に示すように、ウェハー状のボロシリケートガラス板40A(これはシリコンウェハー11Aと同じ形状と大きさを持つ)を接着剤の塗膜の表面に載せる。その後、その塗膜に所定波長の紫外線を所定強度で照射して塗膜を硬化させると、ガラス板40Aは硬化した塗膜(すなわち接着剤膜30)によってシリコンウェーハ11Aの表面に接合される。   Next, as shown in FIG. 5, a wafer-like borosilicate glass plate 40A (which has the same shape and size as the silicon wafer 11A) is placed on the surface of the adhesive coating. Thereafter, when the coating film is cured by irradiating the coating film with ultraviolet rays having a predetermined wavelength at a predetermined intensity, the glass plate 40A is bonded to the surface of the silicon wafer 11A by the cured coating film (that is, the adhesive film 30).

このようにして、ガラスカバー40を形成するガラス板40Aの接合が終了すると、続いて、シリコンウェハー11Aと接着剤膜30とガラス板40Aからなる積層体を、適当な粘着剤を用いてハンドリング用ホルダ(図示せず)に取り付ける。粘着剤を塗布する面はガラス板40Aの表面とする。これは、次に行われるシリコンウェハー11Aの加工(処理)を容易にするためである。ハンドリング用ホルダは、シリコンウェハー11Aよりも少し大きい。   When the joining of the glass plate 40A forming the glass cover 40 is completed in this way, the laminated body composed of the silicon wafer 11A, the adhesive film 30, and the glass plate 40A is subsequently handled using an appropriate adhesive. Attach to a holder (not shown). The surface to which the adhesive is applied is the surface of the glass plate 40A. This is to facilitate the next processing (processing) of the silicon wafer 11A. The handling holder is slightly larger than the silicon wafer 11A.

そして、シリコンウェハー11Aの全体を薄くするために、所定厚さ(例えば100μm〜50μm)になるまでシリコンウェハー11Aをその裏面側から除去する。この工程は、CMP(Chemical Mechanical Polishing)や公知のドライあるいはウェットエッチングにより行うことができる。機械的研磨法を併用してもよい。この時の状態は図5に示すようになる。   Then, in order to reduce the thickness of the entire silicon wafer 11A, the silicon wafer 11A is removed from the back side thereof until a predetermined thickness (for example, 100 μm to 50 μm) is reached. This step can be performed by CMP (Chemical Mechanical Polishing) or known dry or wet etching. A mechanical polishing method may be used in combination. The state at this time is as shown in FIG.

次に、薄くされたシリコンウェハー11Aの裏面に、図6に示すように、CVD法でSiO2膜22を形成し、シリコンウェハー11Aの裏面全体を覆う。SiO2膜22の厚さは、例えば0.2μm〜3μmとするのが好ましい。SiO2膜に代えて、窒化シリコン(SiNx)膜も使用可能である。そして、SiO2膜22の上に、パターン化されたレジスト膜を形成し、そのレジスト膜をマスク51として、SiO2膜22を選択的にエッチングする。マスク51は、透孔14が形成されるべき箇所にそれぞれ透孔51Aを有しているので、図7に示すように、透孔51Aから露出している位置においてSiO2膜22に貫通孔22aが形成される。ここでは、バッファード弗酸を用いた等方性ウェットエッチングを使用するので、貫通孔22aはマスク51の透孔51Aよりも少し大きく形成される。 Next, as shown in FIG. 6, a SiO 2 film 22 is formed by CVD on the back surface of the thinned silicon wafer 11A to cover the entire back surface of the silicon wafer 11A. The thickness of the SiO 2 film 22 is preferably 0.2 μm to 3 μm, for example. A silicon nitride (SiN x ) film can be used instead of the SiO 2 film. Then, on the SiO 2 film 22 to form a patterned resist film, the resist film as a mask 51 to selectively etch the SiO 2 film 22. Since the mask 51 has the through holes 51A at the positions where the through holes 14 are to be formed, as shown in FIG. 7, the through holes 22a are formed in the SiO 2 film 22 at the positions exposed from the through holes 51A. Is formed. Here, since isotropic wet etching using buffered hydrofluoric acid is used, the through hole 22 a is formed to be slightly larger than the through hole 51 A of the mask 51.

続いて、マスク51を除去することなく、SiO2膜22の貫通孔22aを介してシリコンウェハー11Aをその裏面側から選択的にエッチングする。すると、貫通孔22aから露出している位置において、シリコンウェハー11Aに貫通孔11aが形成される。さらに、マスク51を除去することなく、シリコンウェハー11Aの貫通孔11aを介してシリコンウェハー11Aをその裏面側から選択的にエッチングする。すると、貫通孔11aから露出している位置において、層間絶縁膜12に貫通孔12aが形成される。三つの貫通孔22aと11aと12aは相互に重なり合っているので、これらは全体として固体撮像素子10を貫通する一つの貫通孔14となる。こうして、固体撮像素子10の表面電極15の各々に対応する箇所に、貫通孔14が形成される。この時の状態は図8のようになる。 Subsequently, without removing the mask 51, the silicon wafer 11A is selectively etched from the back side thereof through the through hole 22a of the SiO 2 film 22. Then, the through hole 11a is formed in the silicon wafer 11A at a position exposed from the through hole 22a. Further, without removing the mask 51, the silicon wafer 11A is selectively etched from the back surface side through the through holes 11a of the silicon wafer 11A. Then, a through hole 12a is formed in the interlayer insulating film 12 at a position exposed from the through hole 11a. Since the three through holes 22a, 11a, and 12a overlap each other, they form a single through hole 14 that penetrates the solid-state imaging device 10 as a whole. In this way, through holes 14 are formed at locations corresponding to the surface electrodes 15 of the solid-state imaging device 10. The state at this time is as shown in FIG.

これらの貫通孔14の形成位置は、各表面電極15の直下(各表面電極15と重なり合う位置)である。各貫通孔14の表面側の一端(図8では上端)は、対応する表面電極15の裏面まで達している。この工程は、RIE(Reactive Ion Etching)、ICE(Inductively Coupled Etching)等のドライエッチングにより行うことができる。しかし、レーザー加工、陽極酸化等の方法で行ってもよい。   The positions where these through holes 14 are formed are directly below each surface electrode 15 (position overlapping each surface electrode 15). One end (the upper end in FIG. 8) on the front surface side of each through-hole 14 reaches the back surface of the corresponding front surface electrode 15. This step can be performed by dry etching such as RIE (Reactive Ion Etching) and ICE (Inductively Coupled Etching). However, it may be performed by a method such as laser processing or anodization.

マスク51を剥離すると、図9に示すような状態になるので、続いてCVD法により、シリコンウェハー11Aの裏面にSiO2膜23を形成する。この時、SiO2膜23は、シリコンウェハー11Aの裏面では当該裏面上に形成されたSiO2膜22の上に形成されると同時に、貫通孔14の内部の露出面全体にも形成される。その結果、図10に示すように、SiO2膜22の表面だけでなく、貫通孔14の内側面と表面電極15の裏面にも形成される。 When the mask 51 is peeled off, the state shown in FIG. 9 is obtained, and subsequently, the SiO 2 film 23 is formed on the back surface of the silicon wafer 11A by the CVD method. At this time, the SiO 2 film 23 is formed on the entire exposed surface inside the through hole 14 at the same time as the SiO 2 film 23 is formed on the back surface of the silicon wafer 11A on the SiO 2 film 22 formed on the back surface. As a result, as shown in FIG. 10, not only the surface of the SiO 2 film 22 but also the inner surface of the through hole 14 and the back surface of the surface electrode 15 are formed.

SiO2膜23の厚さは、例えば0.2μm〜3μmの範囲に設定するのが好ましい。この場合、例えば、SiO2膜22の表面でのSiO2膜23の厚さを1μmとすると、CVDの条件によって変わるが、貫通孔14の内側面での厚さは約0.8μm〜約1μmとなり、表面電極15の裏面での厚さは約0.5μm〜約0.6μmとなる。 The thickness of the SiO 2 film 23 is preferably set in the range of 0.2 μm to 3 μm, for example. In this case, for example, if the thickness of the SiO 2 film 23 on the surface of the SiO 2 film 22 is 1 μm, the thickness on the inner surface of the through hole 14 is about 0.8 μm to about 1 μm, although it varies depending on the CVD conditions. Thus, the thickness of the back surface of the front electrode 15 is about 0.5 μm to about 0.6 μm.

次に、SiO2膜23をRIE法により異方性エッチングして、表面電極15の裏面にあるSiO2膜23の部分を選択的に除去し、表面電極15の裏面を露出させる。この工程では、マスクを使用していないので、SiO2膜22の表面と貫通孔14の内側面にあるSiO2膜23の各部分も一部除去され、いずれも厚さが減少する。例えば、SiO2膜23の厚さは、SiO2膜22の表面では1μmから約0.5μmに減少し、貫通孔14の内側面では0.8μmから約0.6μmに減少する。 Next, the SiO 2 film 23 is anisotropically etched by RIE to selectively remove the portion of the SiO 2 film 23 on the back surface of the front electrode 15 and expose the back surface of the front electrode 15. In this step, since no mask is used, a part of each part of the SiO 2 film 23 on the surface of the SiO 2 film 22 and the inner surface of the through hole 14 is removed, and the thickness of each part is reduced. For example, the thickness of the SiO 2 film 23 decreases from 1 μm to about 0.5 μm on the surface of the SiO 2 film 22 and decreases from 0.8 μm to about 0.6 μm on the inner surface of the through hole 14.

SiO2膜23とシリコンウェハー11Aの裏面の間には、SiO2膜22が形成されているので、SiO2膜23を異方性エッチングする工程でSiO2膜22の表面にあるSiO2膜23の部分が薄くなり過ぎても、配線膜24がシリコンウェハー11Aに接触して短絡することはない。 Between the rear surface of the SiO 2 film 23 and the silicon wafer 11A, since the SiO 2 film 22 is formed, SiO 2 film 23 in the step of anisotropically etching the SiO 2 film 23 on the surface of the SiO 2 film 22 Even if this portion becomes too thin, the wiring film 24 does not contact the silicon wafer 11A and short-circuit.

続いて、スパッタリング法、蒸着法、メタルCVD法等により金属膜を形成した後、その金属膜をパターニングすることにより、SiO2膜23の表面に、図12に示すようにパターン化された配線膜24を複数個形成する。これらの配線膜24の各々は、シリコンウェハー11Aの裏面の所定箇所だけでなく、対応する貫通孔14の内部と表面電極15の露出した裏面をも覆っている。各貫通孔14の内部では、配線膜24の内側に空隙26が形成されている。 Subsequently, after forming a metal film by sputtering, vapor deposition, metal CVD or the like, the metal film is patterned to form a wiring film patterned on the surface of the SiO 2 film 23 as shown in FIG. A plurality of 24 are formed. Each of these wiring films 24 covers not only a predetermined portion of the back surface of the silicon wafer 11A but also the inside of the corresponding through hole 14 and the exposed back surface of the surface electrode 15. Inside each through hole 14, a void 26 is formed inside the wiring film 24.

具体的に言えば、例えば、バリヤ層としてのチタン(Ti)膜を形成してから、その上に導電材としての銅(Cu)膜を形成して、Ti/Cuの二層膜を得る。その後、適当なマスクを用いてその二層膜を選択的にエッチングすれば、所望の配線膜24が得られる。なお、Ti/Cuの二層膜に代えて、TiW/Cuの二層膜、Ti/TiN/TiCuの三層膜、TaN/Cuの二層膜、TaN/Alの二層膜などを使用してもよい。   More specifically, for example, after forming a titanium (Ti) film as a barrier layer, a copper (Cu) film as a conductive material is formed thereon to obtain a Ti / Cu bilayer film. Thereafter, the desired wiring film 24 can be obtained by selectively etching the two-layer film using an appropriate mask. Instead of a Ti / Cu bilayer film, a TiW / Cu bilayer film, a Ti / TiN / TiCu trilayer film, a TaN / Cu bilayer film, a TaN / Al bilayer film, or the like is used. May be.

その後、フォトリソグラフィとエッチングにより、各配線膜24の表面にパターン化したレジスト膜(例えばフォトレジスト膜)を形成し、図13に示すようなマスク52とする。そして、そのマスク52を使用して、各配線膜24の表面に選択的に金属膜を形成し、図14に示すような外部電極25とする。   Thereafter, a patterned resist film (for example, a photoresist film) is formed on the surface of each wiring film 24 by photolithography and etching to form a mask 52 as shown in FIG. Then, using the mask 52, a metal film is selectively formed on the surface of each wiring film 24 to form an external electrode 25 as shown in FIG.

具体的に言えば、例えば、配線膜24のCu膜をシードメタルとした無電解メッキ法により、マスク52で囲まれた領域にCu膜を形成し、外部電極25とする。   Specifically, for example, a Cu film is formed in the region surrounded by the mask 52 by the electroless plating method using the Cu film of the wiring film 24 as a seed metal to form the external electrode 25.

図14から明らかなように、外部電極25の各々は、対応する貫通孔14の内部にあって対応する配線膜24の内側に残存する空隙26を充填する充填部25aと、対応する貫通孔14の外部にあって対応する配線膜24の上に膜状に延在する電極部25bとから形成される。充填部25aは、導電性プラグと同等の機能を持つので、外部電極25を形成する工程で導電性プラグが一緒に形成されることになり、したがって、空隙26を導電材で充填して導電性プラグを形成するといった工程が不要である。   As is clear from FIG. 14, each of the external electrodes 25 is inside the corresponding through hole 14 and has a filling portion 25 a that fills the gap 26 remaining inside the corresponding wiring film 24, and the corresponding through hole 14. And an electrode portion 25b extending in a film shape on the corresponding wiring film 24. Since the filling portion 25a has a function equivalent to that of the conductive plug, the conductive plug is formed together in the step of forming the external electrode 25. Therefore, the gap 26 is filled with a conductive material to be conductive. A process of forming a plug is not necessary.

外部電極25の形成後、マスク52を剥離すると、図15に示すように、各配線膜24の表面に外部電極25が形成され、シリコンウェハー11A上に複数の撮像装置部2が完成する。   When the mask 52 is peeled after the formation of the external electrode 25, as shown in FIG. 15, the external electrode 25 is formed on the surface of each wiring film 24, and a plurality of imaging device sections 2 are completed on the silicon wafer 11A.

このようにしてシリコンウェハー11A上に複数の撮像装置部2が形成されると、ダイシングブレードを用いて、碁盤状に形成されたスクライブライン53aと53b(図16を参照)に沿ってシリコンウェハー11Aのダイシングを行う。その際には、切断後に撮像装置部2が分散しないように、シリコンウェハー11Aの裏面に公知のダイシングテープ(図示せず)を予め貼り付けておく。この動作を繰り返すことにより、ガラス板40Aと接着剤膜30、そして内部に固体撮像素子10が形成されたシリコンウェハー11Aは、当該スクライブライン53aおよび53bに沿って切断される。その結果、シリコンウェハー11A上にある撮像装置部2が相互に分離される。   When a plurality of imaging device sections 2 are formed on the silicon wafer 11A in this way, the silicon wafer 11A is formed along the scribe lines 53a and 53b (see FIG. 16) formed in a grid shape using a dicing blade. Dicing is performed. At that time, a known dicing tape (not shown) is attached in advance to the back surface of the silicon wafer 11A so that the imaging device unit 2 is not dispersed after cutting. By repeating this operation, the glass wafer 40A, the adhesive film 30, and the silicon wafer 11A on which the solid-state imaging device 10 is formed are cut along the scribe lines 53a and 53b. As a result, the imaging device units 2 on the silicon wafer 11A are separated from each other.

以上のような工程により、図1の構成を持つ固体撮像装置1が複数個、同時に得られる。そこで、各々の固体撮像装置1の側面全体を絶縁性合成樹脂50で被覆すると、図2に示すようなCSPに実装された固体撮像装置1が得られる。なお、固体撮像装置1の側面全体をCSPの一部を構成する絶縁性合成樹脂50で覆う必要がない場合は、撮像装置部2が相互に分離した段階で製造工程が終了する。   A plurality of solid-state imaging devices 1 having the configuration shown in FIG. Therefore, when the entire side surface of each solid-state imaging device 1 is covered with the insulating synthetic resin 50, the solid-state imaging device 1 mounted on the CSP as shown in FIG. 2 is obtained. In addition, when it is not necessary to cover the whole side surface of the solid-state imaging device 1 with the insulating synthetic resin 50 that constitutes a part of the CSP, the manufacturing process ends when the imaging device unit 2 is separated from each other.

以上説明したように、本発明の第1実施形態に係る固体撮像装置1の製造方法では、シリコンウェハー11Aと層間絶縁膜12とSiO2膜22の貫通孔11aと12aと22a(これは貫通孔14に等しい)の内側面とを、SiO2膜23(第1絶縁膜)で覆ってから、貫通孔14のシリコンウェハー11Aの裏面側の開口部を除いてシリコンウェハー11Aの裏面をSiO2膜22(第2絶縁膜)で覆い、さらに、SiO2膜23上に貫通孔14を介して表面電極15に接触せしめられた配線膜24を形成し、最後に、貫通孔14を充填する充填部25aを有する外部電極25を配線膜24上に形成する。このため、貫通孔14の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。 As described above, in the method of manufacturing the solid-state imaging device 1 according to the first embodiment of the present invention, the through holes 11a, 12a, and 22a of the silicon wafer 11A, the interlayer insulating film 12, and the SiO 2 film 22 (this is the through hole). 14) is covered with the SiO 2 film 23 (first insulating film), and the back surface of the silicon wafer 11A is removed from the SiO 2 film except for the opening on the back surface side of the silicon wafer 11A of the through hole 14. 22 (second insulating film) is formed, and a wiring film 24 is formed on the SiO 2 film 23 so as to be in contact with the surface electrode 15 through the through hole 14. Finally, the filling portion is filled with the through hole 14. An external electrode 25 having 25 a is formed on the wiring film 24. For this reason, a process of depositing a conductive material such as polysilicon thick enough to fill the inside of the through hole 14 and then selectively etching the conductive material to form a conductive plug is unnecessary.

また、配線膜24を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極25を形成することができる。したがって、CVDやPVDを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。   If the wiring film 24 is made of metal, it can be used as a seed metal to form the external electrode 25 by electroless plating. Therefore, as compared with a method of depositing a conductive film by using CVD or PVD and then patterning the conductive film, the process is not only greatly simplified, but those processes can be performed at low cost.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置1を製造することができる。   Therefore, the solid-state imaging device 1 having a through conductor can be manufactured by a simpler method and at a lower manufacturing cost than those using the above-described general method for forming a through conductor.

さらに、配線膜24が表面電極15に接触せしめられていると共に、外部電極25が配線膜24上に形成されているので、表面電極15と外部電極25の間に存在するのは配線膜24だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜24と外部電極25に電気抵抗の低い金属(例えば銅)を使用することができるので、それらの電気抵抗を下げることができる。   Further, since the wiring film 24 is brought into contact with the surface electrode 15 and the external electrode 25 is formed on the wiring film 24, only the wiring film 24 exists between the surface electrode 15 and the external electrode 25. It is. For this reason, a conductive material such as polysilicon is unnecessary. Moreover, since a metal (for example, copper) with low electric resistance can be used for the wiring film 24 and the external electrode 25, those electric resistances can be lowered.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。   Therefore, it is possible to make the electrical resistance of the electrical connection through the through conductor lower than that using the general method for forming the through conductor described above.

(第2実施形態の固体撮像装置の構成)
図17は、本発明の第2実施形態に係る固体撮像装置1Aの概略構成を示す断面図である。
(Configuration of Solid-State Imaging Device of Second Embodiment)
FIG. 17 is a cross-sectional view showing a schematic configuration of a solid-state imaging device 1A according to the second embodiment of the present invention.

本実施形態の固体撮像装置1Aは、シリコン基板11の裏面と貫通孔14の内側面とが、SiO2膜27とSiNx膜28とSiO2膜29の三つの絶縁膜で覆われている点と、各配線膜24が、それら三つの絶縁膜27、28および29を貫通する透孔31を介して対応する表面電極15に接触している点とを除いて、上述した第1実施形態に係る固体撮像装置1と同じ構成を有しているので、同一構成の部分については第1実施形態に係る固体撮像装置1と同一符号を付してその説明を省略する。 In the solid-state imaging device 1A of the present embodiment, the back surface of the silicon substrate 11 and the inner surface of the through-hole 14 are covered with three insulating films of the SiO 2 film 27, the SiN x film 28, and the SiO 2 film 29. And the first embodiment described above except that each wiring film 24 is in contact with the corresponding surface electrode 15 through the through hole 31 penetrating the three insulating films 27, 28 and 29. Since it has the same configuration as the solid-state imaging device 1, the same reference numerals are assigned to the same configuration parts as those of the solid-state imaging device 1 according to the first embodiment, and the description thereof is omitted.

本発明の第2実施形態に係る固体撮像装置1Aでは、各表面電極15の直下に、層間絶縁膜12を貫通する貫通孔12aと、シリコン基板11を貫通する貫通孔11aとが、相互に重なり合って形成されている。第2実施形態では、こうして重なり合った二つの貫通孔12aと11aの組み合わせを、全体として貫通孔14と称する。つまり、貫通孔14は、固体撮像素子10をその表面側から裏面側まで貫通する孔である。各貫通孔14(すなわち重なり合った貫通孔12aおよび11a)は、各表面電極15を固体撮像素子10の裏面に引き出すために使用される。   In the solid-state imaging device 1A according to the second embodiment of the present invention, the through-hole 12a that penetrates the interlayer insulating film 12 and the through-hole 11a that penetrates the silicon substrate 11 overlap each other immediately below each surface electrode 15. Is formed. In the second embodiment, the combination of the two through holes 12a and 11a thus overlapped is referred to as a through hole 14 as a whole. That is, the through hole 14 is a hole that penetrates the solid-state imaging device 10 from the front surface side to the back surface side. Each through-hole 14 (that is, the overlapping through-holes 12 a and 11 a) is used to pull out each surface electrode 15 to the back surface of the solid-state imaging device 10.

シリコン基板11の裏面は、貫通孔14の開口部を除いてSiO2膜27で覆われているが、そのSiO2膜27は、各貫通孔14の中まで延在しており、シリコン基板11の裏面だけでなく、各貫通孔14の内側面と各表面電極15の裏面をも覆っている。 The back surface of the silicon substrate 11 is covered with the SiO 2 film 27 except for the opening of the through hole 14, and the SiO 2 film 27 extends into each through hole 14. The inner surface of each through-hole 14 and the back surface of each surface electrode 15 are covered.

SiO2膜27の上には、SiNx膜28が重ねて形成されている。SiNx膜28は、SiO2膜27と同様に、各貫通孔14の中まで延在しており、シリコン基板11の裏面だけでなく、各貫通孔14の内側面と各表面電極15の裏面をも覆っている。 On the SiO 2 film 27, an SiN x film 28 is formed so as to overlap. Similar to the SiO 2 film 27, the SiN x film 28 extends into each through hole 14, and not only the back surface of the silicon substrate 11 but also the inner surface of each through hole 14 and the back surface of each surface electrode 15. Is also covered.

SiNx膜28の上には、SiO2膜29が重ねて形成されている。SiO2膜29は、SiO2膜27と同様に、各貫通孔14の中まで延在しており、シリコン基板11の裏面だけでなく、各貫通孔14の内側面と各表面電極15の裏面をも覆っている。 An SiO 2 film 29 is formed on the SiN x film 28 so as to overlap therewith. Similar to the SiO 2 film 27, the SiO 2 film 29 extends into each through hole 14, and not only the back surface of the silicon substrate 11 but also the inner surface of each through hole 14 and the back surface of each surface electrode 15. Is also covered.

このように、シリコン基板11の裏面と各貫通孔14の内側面と各表面電極15の裏面は、SiO2膜27とSiNx膜28とSiO2膜29からなる三層構造の絶縁膜によって覆われている点が、上述した第1実施形態に係る固体撮像装置1とは異なっている。 Thus, the back surface of the silicon substrate 11, the inner surface of each through-hole 14, and the back surface of each surface electrode 15 are covered with an insulating film having a three-layer structure including the SiO 2 film 27, the SiN x film 28 and the SiO 2 film 29. This is different from the solid-state imaging device 1 according to the first embodiment described above.

SiO2膜27のシリコン基板11の裏面における厚さは、第1実施形態と同様に、例えば0.3μm〜4μmの範囲で設定する。SiNx膜28のシリコン基板11の裏面における厚さは、例えば0.02μm〜2.5μmの範囲に設定する。SiO2膜29のシリコン基板11の裏面における厚さは、SiO2膜27の場合と同様である。 The thickness of the SiO 2 film 27 on the back surface of the silicon substrate 11 is set in the range of 0.3 μm to 4 μm, for example, as in the first embodiment. The thickness of the SiN x film 28 on the back surface of the silicon substrate 11 is set, for example, in the range of 0.02 μm to 2.5 μm. The thickness of the SiO 2 film 29 on the back surface of the silicon substrate 11 is the same as that of the SiO 2 film 27.

シリコン基板11の裏面では、SiO2膜29の上に所定形状にパターン化された配線膜24が複数個、形成されている。各配線膜24は、対応する貫通孔14の近傍に配置されており、当該貫通孔14の内部ではその内側に沿って延在して(入り込んで)いて、その内側の全面を覆っている。また、当該貫通孔14の最奥部では、各配線膜24は、SiO2膜27とSiNx膜28とSiO2膜29を貫通して形成された透孔31を介して、対応する表面電極15(の裏面)に面接触している。 On the back surface of the silicon substrate 11, a plurality of wiring films 24 patterned in a predetermined shape are formed on the SiO 2 film 29. Each wiring film 24 is disposed in the vicinity of the corresponding through hole 14, and extends (enters) inside the through hole 14 to cover the entire inner surface. Further, in the innermost part of the through hole 14, each wiring film 24 has a corresponding surface electrode through a through hole 31 formed through the SiO 2 film 27, the SiN x film 28, and the SiO 2 film 29. 15 (the back surface).

以上説明したように、本発明の第2実施形態に係る固体撮像装置1Aでは、シリコン基板11と層間絶縁膜12とSiO2膜22の貫通孔11aと12aと22a(これは貫通孔14に等しい)の内側面が、SiO2膜23(第1絶縁膜)で覆われており、貫通孔14のシリコン基板11の裏面側の開口部を除いて、シリコン基板11の裏面がSiO2膜22(第2絶縁膜)で覆われている。さらに、SiO2膜23上に、貫通孔14を介して表面電極15に接触せしめられた配線膜24が形成されていて、配線膜24上には、貫通孔14を充填する充填部25aを有する外部電極25が形成されている。このため、貫通孔14の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。 As described above, in the solid-state imaging device 1A according to the second embodiment of the present invention, the through holes 11a, 12a, and 22a of the silicon substrate 11, the interlayer insulating film 12, and the SiO 2 film 22 (this is equal to the through hole 14). ) Is covered with a SiO 2 film 23 (first insulating film), and the back surface of the silicon substrate 11 except for the opening on the back surface side of the silicon substrate 11 of the through hole 14 is the SiO 2 film 22 ( (Second insulating film). Further, a wiring film 24 that is brought into contact with the surface electrode 15 through the through hole 14 is formed on the SiO 2 film 23, and a filling portion 25 a that fills the through hole 14 is provided on the wiring film 24. An external electrode 25 is formed. For this reason, a process of depositing a conductive material such as polysilicon thick enough to fill the inside of the through hole 14 and then selectively etching the conductive material to form a conductive plug is unnecessary.

また、配線膜24を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極25を形成することができる。したがって、CVDやPVDを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。   If the wiring film 24 is made of metal, it can be used as a seed metal to form the external electrode 25 by electroless plating. Therefore, as compared with a method of depositing a conductive film by using CVD or PVD and then patterning the conductive film, the process is not only greatly simplified, but those processes can be performed at low cost.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置1Aを製造することができる。   Therefore, the solid-state imaging device 1A having the through conductor can be manufactured by a simpler method and at a lower manufacturing cost than those using the above-described general method for forming the through conductor.

さらに、本発明の第2実施形態に係る固体撮像装置1Aでは、配線膜24が対応する貫通孔14を介して対応する表面電極15に接触せしめられていると共に、対応する外部電極25がその配線膜24上に形成されているので、表面電極15と外部電極25の間に存在するのは配線膜24だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜24と外部電極25に電気抵抗の低い金属(例えば銅)を使用することができるので、それらの電気抵抗を下げることができる。   Furthermore, in the solid-state imaging device 1A according to the second embodiment of the present invention, the wiring film 24 is brought into contact with the corresponding surface electrode 15 through the corresponding through hole 14, and the corresponding external electrode 25 is connected to the wiring. Since it is formed on the film 24, only the wiring film 24 exists between the surface electrode 15 and the external electrode 25. For this reason, a conductive material such as polysilicon is unnecessary. Moreover, since a metal (for example, copper) with low electric resistance can be used for the wiring film 24 and the external electrode 25, those electric resistances can be lowered.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。   Therefore, it is possible to make the electrical resistance of the electrical connection through the through conductor lower than that using the general method for forming the through conductor described above.

(第2実施形態の固体撮像装置の製造方法)
次に、図18〜図26を参照しながら、上記構成を持つ固体撮像装置1Aの製造方法について説明する。
(Method for Manufacturing Solid-State Imaging Device of Second Embodiment)
Next, a manufacturing method of the solid-state imaging device 1A having the above configuration will be described with reference to FIGS.

以下に説明する製造方法の各工程は、第1実施形態に係る固体撮像装置1と同様に、いずれもウェハーレベルで実行され、その最終工程で、シリコンウェハー11A上にマトリックス状に配置された複数の撮像装置部2が同時に形成される。その後、スクライブライン53aと53bに沿ってシリコンウェハー11Aのダイシングを行い、各撮像装置部2を相互に分離してから、固体撮像素子10とガラスカバー40の側面を絶縁性合成樹脂50で覆うと、図17に示す構成の固体撮像装置1Aが得られる。   Each process of the manufacturing method described below is performed at the wafer level as in the solid-state imaging device 1 according to the first embodiment, and a plurality of processes arranged in a matrix on the silicon wafer 11A in the final process. Are simultaneously formed. Thereafter, the silicon wafer 11A is diced along the scribe lines 53a and 53b to separate the imaging device sections 2 from each other, and then the side surfaces of the solid-state imaging device 10 and the glass cover 40 are covered with the insulating synthetic resin 50. A solid-state imaging device 1A having the configuration shown in FIG. 17 is obtained.

まず、第1実施形態と同様にして、シリコンウェハー11Aをその裏面側から除去して薄くした図5の構成を得る。そして、そのシリコンウェハー11Aの裏面に直接、パターン化されたレジスト膜を形成し、そのレジスト膜をマスク54として、第1実施形態と同様にして、シリコンウェハー11Aを選択的にエッチングする。第1実施形態とは異なり、シリコンウェハー11Aの裏面にはSiO2膜22を形成しない。マスク54は、透孔14が形成されるべき箇所にそれぞれ透孔54Aを有しているので、図18に示すように、透孔54Aから露出している位置においてシリコンウェハー11Aに貫通孔11aが形成される。ここでは、バッファード弗酸を用いた等方性ウェットエッチングを使用するので、貫通孔22aはマスク51の透孔51Aよりも少し大きく形成される。 First, in the same manner as in the first embodiment, the silicon wafer 11A is removed from the back surface side to obtain a thinned configuration shown in FIG. Then, a patterned resist film is directly formed on the back surface of the silicon wafer 11A, and the silicon wafer 11A is selectively etched in the same manner as in the first embodiment using the resist film as a mask 54. Unlike the first embodiment, the SiO 2 film 22 is not formed on the back surface of the silicon wafer 11A. Since each of the masks 54 has a through hole 54A at a position where the through hole 14 is to be formed, the through hole 11a is formed in the silicon wafer 11A at a position exposed from the through hole 54A as shown in FIG. It is formed. Here, since isotropic wet etching using buffered hydrofluoric acid is used, the through hole 22 a is formed to be slightly larger than the through hole 51 A of the mask 51.

さらに、第1実施形態と同様にして、マスク54を除去することなく、シリコンウェハー11Aの貫通孔11aを介して層間絶縁膜12を選択的にエッチングする。すると、貫通孔11aから露出している位置において、層間絶縁膜12に貫通孔12aが形成される。二つの貫通孔11aと12aは相互に重なり合っているので、これらは全体として固体撮像素子10を貫通する一つの貫通孔14となる。こうして、固体撮像素子10の表面電極15の各々に対応する箇所に、貫通孔14が形成される。この時の状態は図18のようになる。   Further, similarly to the first embodiment, the interlayer insulating film 12 is selectively etched through the through hole 11a of the silicon wafer 11A without removing the mask 54. Then, a through hole 12a is formed in the interlayer insulating film 12 at a position exposed from the through hole 11a. Since the two through holes 11a and 12a overlap each other, they form a single through hole 14 that penetrates the solid-state imaging device 10 as a whole. In this way, through holes 14 are formed at locations corresponding to the surface electrodes 15 of the solid-state imaging device 10. The state at this time is as shown in FIG.

これらの貫通孔14の形成位置は、各表面電極15の直下(各表面電極15と重なり合う位置)である。各貫通孔14の表面側の一端(図18では上端)は、対応する表面電極15の裏面まで達している。   The positions where these through holes 14 are formed are directly below each surface electrode 15 (position overlapping each surface electrode 15). One end (the upper end in FIG. 18) on the surface side of each through-hole 14 reaches the back surface of the corresponding surface electrode 15.

マスク54を剥離すると、図19に示すような状態になるので、続いてCVD法によりSiO2膜27を形成する。この時、SiO2膜27は、シリコンウェハー11Aの裏面上に形成されると同時に、貫通孔14の内部の露出面全体にも形成される。その結果、図20に示すように、シリコンウェハー11Aの裏面だけでなく、貫通孔14の内側面と表面電極15の裏面にも形成される。 When the mask 54 is peeled off, the state shown in FIG. 19 is obtained. Subsequently, the SiO 2 film 27 is formed by the CVD method. At this time, the SiO 2 film 27 is formed on the entire back surface of the through hole 14 at the same time as being formed on the back surface of the silicon wafer 11A. As a result, as shown in FIG. 20, it is formed not only on the back surface of the silicon wafer 11A but also on the inner surface of the through hole 14 and the back surface of the surface electrode 15.

SiO2膜27の厚さは、例えば0.2μm〜3μmの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー11Aの裏面でのSiO2膜27の厚さを1μmとすると、CVDの条件によって変わるが、貫通孔14の内側面での厚さは約0.8μm〜約1μmとなり、表面電極15の裏面での厚さは約0.5μm〜約0.6μmとなる。 The thickness of the SiO 2 film 27 is preferably set in the range of 0.2 μm to 3 μm, for example. In this case, for example, if the thickness of the SiO 2 film 27 on the back surface of the silicon wafer 11A is 1 μm, the thickness on the inner surface of the through hole 14 is about 0.8 μm to about 1 μm, although it varies depending on the CVD conditions. The thickness of the back surface of the front electrode 15 is about 0.5 μm to about 0.6 μm.

次に、SiO2膜27の上に重ねて、CVD法によりSiNx膜28を形成する。SiNx膜28は、図21に示すように、シリコンウェハー11Aの裏面だけでなく、貫通孔14の内部の露出面全体も覆っている。 Next, a SiN x film 28 is formed on the SiO 2 film 27 by a CVD method. As shown in FIG. 21, the SiN x film 28 covers not only the back surface of the silicon wafer 11 </ b > A but also the entire exposed surface inside the through hole 14.

SiNx膜28の厚さは、例えば0.05μm〜0.2μmの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー11Aの裏面でのSiO2膜27の厚さを0.1μmとすると、CVDの条件によって変わるが、貫通孔14の内側面での厚さは約0.08μm〜約0.1μmとなり、表面電極15の裏面での厚さは約0.05μm〜約0.06μmとなる。 The thickness of the SiN x film 28 is preferably set in the range of 0.05 μm to 0.2 μm, for example. In this case, for example, when the thickness of the SiO 2 film 27 on the back surface of the silicon wafer 11A is 0.1 μm, the thickness on the inner surface of the through hole 14 is about 0.08 μm to about The thickness of the front electrode 15 on the back surface is about 0.05 μm to about 0.06 μm.

さらに、SiNx膜28の上に重ねて、CVD法によりSiO2膜29を形成する。SiO2膜29は、図22に示すように、シリコンウェハー11Aの裏面だけでなく、貫通孔14の内部の露出面全体も覆っている。 Further, an SiO 2 film 29 is formed on the SiN x film 28 by a CVD method. As shown in FIG. 22, the SiO 2 film 29 covers not only the back surface of the silicon wafer 11 </ b > A but also the entire exposed surface inside the through hole 14.

SiO2膜29の厚さは、例えば0.2μm〜3μmの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー11Aの裏面でのSiO2膜29の厚さを1μmとすると、CVDの条件によって変わるが、貫通孔14の内側面での厚さは約0.8μm〜約1μmとなり、表面電極15の裏面での厚さは約0.5μm〜約0.6μmとなる。 The thickness of the SiO 2 film 29 is preferably set in the range of 0.2 μm to 3 μm, for example. In this case, for example, if the thickness of the SiO 2 film 29 on the back surface of the silicon wafer 11A is 1 μm, the thickness on the inner surface of the through hole 14 is about 0.8 μm to about 1 μm, although it varies depending on the CVD conditions. The thickness of the back surface of the front electrode 15 is about 0.5 μm to about 0.6 μm.

次に、こうして積層されたSiO2膜29とSiNx膜28とSiO2膜27をRIE法により異方性エッチングして、これら三つの膜29、28および27の表面電極15の裏面にある部分を選択的に除去し、透孔31を形成する。この時、図23に示すように、透孔31を通って表面電極15の裏面が露出せしめられる。この工程では、マスクを使用していないので、SiO2膜29は一部がエッチングされて厚さが減少する。例えば、SiO2膜29の厚さは、シリコンウェハー11Aの裏面では1μmから約0.5μmに減少し、貫通孔14の内側面では0.8μmから約0.6μmに減少する。 Next, the SiO 2 film 29, the SiN x film 28, and the SiO 2 film 27 thus laminated are anisotropically etched by the RIE method, and the portions of these three films 29, 28, and 27 on the back surface of the surface electrode 15 are formed. Are selectively removed to form the through holes 31. At this time, as shown in FIG. 23, the back surface of the front electrode 15 is exposed through the through hole 31. In this step, since no mask is used, a part of the SiO 2 film 29 is etched to reduce the thickness. For example, the thickness of the SiO 2 film 29 decreases from 1 μm to about 0.5 μm on the back surface of the silicon wafer 11A, and decreases from 0.8 μm to about 0.6 μm on the inner surface of the through hole 14.

SiO2膜27とシリコンウェハー11Aの裏面の間には、SiNx膜28とSiO2膜27とが形成されているので、SiO2膜29を異方性エッチングする工程でシリコンウェハー11A上のSiO2膜29が薄くなり過ぎても、配線膜24がシリコンウェハー11Aに接触して短絡することはない。 Since the SiN x film 28 and the SiO 2 film 27 are formed between the SiO 2 film 27 and the back surface of the silicon wafer 11A, the SiO 2 film 29 on the silicon wafer 11A is anisotropically etched. Even if the two films 29 become too thin, the wiring film 24 does not contact the silicon wafer 11A and short-circuit.

第2実施形態に係る固体撮像装置1Aでは、第1実施形態とは異なり、シリコン基板11の裏面と各貫通孔14の内側面と各表面電極15の裏面が、SiO2膜27とSiNx膜28とSiO2膜29からなる三層構造の絶縁膜によって覆われているので、ピンホール、膜厚バラツキ等の欠陥を容易に補正できると共に、第1実施形態よりも絶縁耐圧と耐湿性が向上し、結果として信頼性が向上するという利点がある。 In the solid-state imaging device 1A according to the second embodiment, unlike the first embodiment, the back surface of the silicon substrate 11, the inner surface of each through-hole 14, and the back surface of each surface electrode 15 are composed of the SiO 2 film 27 and the SiN x film. Since it is covered with an insulating film having a three-layer structure made up of 28 and SiO 2 film 29, defects such as pinholes and film thickness variations can be easily corrected, and withstand voltage and moisture resistance are improved as compared with the first embodiment. As a result, there is an advantage that reliability is improved.

続いて、第1実施形態と同様の方法により、金属膜を形成してからその金属膜をパターニングすることにより、SiO2膜23の表面に、図24に示すようにパターン化された配線膜24を複数個形成する。これらの配線膜24の各々は、シリコンウェハー11Aの裏面の所定箇所だけでなく、対応する貫通孔14の内部と表面電極15の露出した裏面をも覆っている。各貫通孔14の内部では、配線膜24の内側に空隙26が形成されている。 Subsequently, by forming a metal film by the same method as in the first embodiment and then patterning the metal film, the wiring film 24 patterned as shown in FIG. 24 on the surface of the SiO 2 film 23. A plurality of are formed. Each of these wiring films 24 covers not only a predetermined portion of the back surface of the silicon wafer 11A but also the inside of the corresponding through hole 14 and the exposed back surface of the surface electrode 15. Inside each through hole 14, a void 26 is formed inside the wiring film 24.

具体的に言えば、例えば、バリヤ層としてのチタン(Ti)膜を形成してから、その上に導電材としての銅(Cu)膜を形成して、Ti/Cuの二層膜を得る。その後、適当なマスクを用いてその二層膜を選択的にエッチングすれば、所望の配線膜24が得られる。なお、Ti/Cuの二層膜に代えて、TiW/Cuの二層膜、Ti/TiN/TiCuの三層膜、TaN/Cuの二層膜、TaN/Alの二層膜などを使用してもよい。この点は第1実施形態と同様である。   More specifically, for example, after forming a titanium (Ti) film as a barrier layer, a copper (Cu) film as a conductive material is formed thereon to obtain a Ti / Cu bilayer film. Thereafter, the desired wiring film 24 can be obtained by selectively etching the two-layer film using an appropriate mask. Instead of a Ti / Cu bilayer film, a TiW / Cu bilayer film, a Ti / TiN / TiCu trilayer film, a TaN / Cu bilayer film, a TaN / Al bilayer film, or the like is used. May be. This is the same as in the first embodiment.

その後、フォトリソグラフィとエッチングにより、各配線膜24の表面にパターン化したレジスト膜(例えばフォトレジスト膜)を形成し、図25に示すようなマスク55とする。そして、そのマスク55を使用して、各配線膜24の表面に選択的に金属膜を形成し、図25に示すような外部電極25を得る。   Thereafter, a patterned resist film (for example, a photoresist film) is formed on the surface of each wiring film 24 by photolithography and etching to form a mask 55 as shown in FIG. Then, using the mask 55, a metal film is selectively formed on the surface of each wiring film 24 to obtain an external electrode 25 as shown in FIG.

具体的に言えば、例えば、配線膜24のCu膜をシードメタルとした無電解メッキ法により、マスク52で囲まれた領域にCu膜を形成し、外部電極25とする。   Specifically, for example, a Cu film is formed in the region surrounded by the mask 52 by the electroless plating method using the Cu film of the wiring film 24 as a seed metal to form the external electrode 25.

図25から明らかなように、外部電極25の各々は、対応する貫通孔14の内部にあって対応する配線膜24の内側に残存する空隙26を充填する充填部25aと、対応する貫通孔14の外部にあって対応する配線膜24の上に膜状に延在する電極部25bとから形成される。充填部25aは、導電性プラグと同等の機能を持つので、外部電極25を形成する工程で導電性プラグが一緒に形成されることになり、したがって、空隙26を導電材で充填して導電性プラグを形成する工程が不要である。   As apparent from FIG. 25, each of the external electrodes 25 is inside the corresponding through-hole 14 and fills the gap 26 remaining inside the corresponding wiring film 24 and the corresponding through-hole 14. And an electrode portion 25b extending in a film shape on the corresponding wiring film 24. Since the filling portion 25a has a function equivalent to that of the conductive plug, the conductive plug is formed together in the step of forming the external electrode 25. Therefore, the gap 26 is filled with a conductive material to be conductive. A step of forming a plug is not necessary.

外部電極25の形成後、マスク52を剥離すると、図26に示すように、各配線膜24の表面に外部電極25が形成され、シリコンウェハー11A上に複数の撮像装置部2が完成する。   When the mask 52 is peeled after the formation of the external electrode 25, the external electrode 25 is formed on the surface of each wiring film 24 as shown in FIG. 26, and a plurality of imaging device sections 2 are completed on the silicon wafer 11A.

このようにしてシリコンウェハー11A上に複数の撮像装置部2が形成されると、第1実施形態と同様にして、ガラス板40Aと接着剤膜30、そして内部に固体撮像素子10が形成されたシリコンウェハー11Aは、スクライブライン53aおよび53bに沿って切断され、撮像装置部2が相互に分離される。そこで、各々の固体撮像装置1の側面全体を絶縁性合成樹脂50で被覆すると、図2に示すようなCSPに実装された固体撮像装置1が得られる。なお、固体撮像装置1の側面全体をCSPの一部を構成する絶縁性合成樹脂50で覆う必要がない場合は、撮像装置部2が相互に分離した段階で製造工程が終了する。   When a plurality of imaging device sections 2 are formed on the silicon wafer 11A in this way, the glass plate 40A, the adhesive film 30, and the solid-state imaging device 10 are formed inside as in the first embodiment. The silicon wafer 11A is cut along the scribe lines 53a and 53b, and the imaging device unit 2 is separated from each other. Therefore, when the entire side surface of each solid-state imaging device 1 is covered with the insulating synthetic resin 50, the solid-state imaging device 1 mounted on the CSP as shown in FIG. 2 is obtained. In addition, when it is not necessary to cover the whole side surface of the solid-state imaging device 1 with the insulating synthetic resin 50 that constitutes a part of the CSP, the manufacturing process ends when the imaging device unit 2 is separated from each other.

以上説明したように、本発明の第2実施形態に係る固体撮像装置1Aの製造方法では、シリコンウェハー11Aの所定箇所にその裏面側から複数の貫通孔14を形成した後、シリコンウェハー11Aの裏面側からSiO2膜27(第1絶縁膜)とSiNx膜28(第2絶縁膜)とSiO2膜29(第3絶縁膜)とをこの順に積層形成し、シリコンウェハー11Aの裏面と各貫通孔14の内側面と各表面電極15の裏面とを覆っている。その後、SiO2膜27とSiNx膜28とSiO2膜29の各表面電極15の裏面上にある部分を選択的に除去することにより、それら三つの膜27、28および29を貫通する透孔31を各貫通孔14の内部に形成し、各表面電極15の裏面を露出させる。そして、対応する貫通孔30を介して各表面電極15の裏面に接触するように複数の配線膜24をSiO2膜29上の所定位置に形成する。最後に、各貫通孔14の内部において配線膜24の内側に残存する空隙26を充填する充填部25aを持つように、複数の外部電極25を配線膜24上に所定位置に形成する。 As described above, in the method for manufacturing the solid-state imaging device 1A according to the second embodiment of the present invention, the plurality of through holes 14 are formed from the back surface side in a predetermined portion of the silicon wafer 11A, and then the back surface of the silicon wafer 11A. The SiO 2 film 27 (first insulating film), the SiN x film 28 (second insulating film), and the SiO 2 film 29 (third insulating film) are stacked in this order from the side, and the back surface of the silicon wafer 11A and each through-hole are formed. The inner surface of the hole 14 and the back surface of each surface electrode 15 are covered. Thereafter, by selectively removing portions of the SiO 2 film 27, the SiN x film 28, and the SiO 2 film 29 on the back surface of each front surface electrode 15, through-holes passing through the three films 27, 28, and 29 are obtained. 31 is formed inside each through-hole 14, and the back surface of each front surface electrode 15 is exposed. Then, a plurality of wiring films 24 are formed at predetermined positions on the SiO 2 film 29 so as to be in contact with the back surface of each front surface electrode 15 through the corresponding through hole 30. Finally, a plurality of external electrodes 25 are formed on the wiring film 24 at predetermined positions so as to have a filling portion 25 a that fills the void 26 remaining inside the wiring film 24 inside each through hole 14.

このため、外部電極25を形成する際に、空隙26を充填する充填部25a(これが貫通導電体の機能を果たす)が一緒に形成される。したがって、空隙26を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。   For this reason, when the external electrode 25 is formed, a filling portion 25a (which functions as a through conductor) that fills the gap 26 is formed together. Therefore, there is no need for a step of depositing a conductive material such as polysilicon thick enough to fill the gap 26 and then selectively etching the conductive material to form a conductive plug.

また、配線膜24を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極25を形成することができる。したがって、CVDやPVDを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。   If the wiring film 24 is made of metal, it can be used as a seed metal to form the external electrode 25 by electroless plating. Therefore, as compared with a method of depositing a conductive film by using CVD or PVD and then patterning the conductive film, the process is not only greatly simplified, but those processes can be performed at low cost.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置1Aを製造することができる。   Therefore, the solid-state imaging device 1A having the through conductor can be manufactured by a simpler method and at a lower manufacturing cost than those using the above-described general method for forming the through conductor.

さらに、本発明の第2実施形態に係る固体撮像装置1の製造方法では、各配線膜24が対応する貫通孔14の内部で対応する表面電極15に接触して形成されると共に、その配線膜24上に対応する外部電極25が形成されるので、表面電極15と外部電極25の間に存在するのは配線膜24のみとなる。このため、ポリシリコン等の導電材が不要である。また、配線膜24と外部電極25に電気抵抗の低い金属(例えば銅)を使用することができるので、それらの電気抵抗を下げることができる。   Furthermore, in the method for manufacturing the solid-state imaging device 1 according to the second embodiment of the present invention, each wiring film 24 is formed in contact with the corresponding surface electrode 15 inside the corresponding through hole 14, and the wiring film Since the corresponding external electrode 25 is formed on 24, only the wiring film 24 exists between the surface electrode 15 and the external electrode 25. For this reason, a conductive material such as polysilicon is unnecessary. Moreover, since a metal (for example, copper) with low electric resistance can be used for the wiring film 24 and the external electrode 25, those electric resistances can be lowered.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。   Therefore, it is possible to make the electrical resistance of the electrical connection through the through conductor lower than that using the general method for forming the through conductor described above.

(第3実施形態の固体撮像装置の構成)
図27は、本発明の第3実施形態に係る固体撮像装置1Bの概略構成を示す断面図である。
(Configuration of Solid-State Imaging Device of Third Embodiment)
FIG. 27 is a cross-sectional view showing a schematic configuration of a solid-state imaging device 1B according to the third embodiment of the present invention.

本実施形態の固体撮像装置1Bは、シリコン基板11の裏面と貫通孔14の内側面とが、SiO2膜27とSiNx膜28の二つの絶縁膜で覆われている点と、各配線膜24が、対応する貫通孔14の内部において、それら二つの絶縁膜27および28を貫通する透孔31を介して対応する表面電極15に接触している点とを除いて、上述した第1実施形態に係る固体撮像装置1と同じ構成を有しているので、同一構成の部分については第1実施形態に係る固体撮像装置1と同一符号を付してその説明を省略する。 In the solid-state imaging device 1B of the present embodiment, the back surface of the silicon substrate 11 and the inner side surface of the through hole 14 are covered with two insulating films of the SiO 2 film 27 and the SiN x film 28, and each wiring film The first embodiment described above, except that 24 is in contact with the corresponding surface electrode 15 through the through hole 31 passing through the two insulating films 27 and 28 inside the corresponding through hole 14. Since the configuration is the same as that of the solid-state imaging device 1 according to the embodiment, the same components as those of the solid-state imaging device 1 according to the first embodiment are denoted by the same reference numerals and description thereof is omitted.

本発明の第3実施形態に係る固体撮像装置1Bでは、各表面電極15の直下に、層間絶縁膜12を貫通する貫通孔12aと、シリコン基板11を貫通する貫通孔11aとが、相互に重なり合って形成されている。第3実施形態では、第2実施形態と同様に、こうして重なり合った二つの貫通孔12aと11aの組み合わせを、全体として貫通孔14と称する。つまり、貫通孔14は、固体撮像素子10をその表面側から裏面側まで貫通する孔である。各貫通孔14(すなわち重なり合った貫通孔12aおよび11a)は、各表面電極15を固体撮像素子10の裏面に引き出すために使用される。   In the solid-state imaging device 1B according to the third embodiment of the present invention, the through hole 12a that penetrates the interlayer insulating film 12 and the through hole 11a that penetrates the silicon substrate 11 overlap each other immediately below each surface electrode 15. Is formed. In the third embodiment, as in the second embodiment, the combination of the two through holes 12a and 11a thus overlapped is referred to as a through hole 14 as a whole. That is, the through hole 14 is a hole that penetrates the solid-state imaging device 10 from the front surface side to the back surface side. Each through-hole 14 (that is, the overlapping through-holes 12 a and 11 a) is used to pull out each surface electrode 15 to the back surface of the solid-state imaging device 10.

シリコン基板11の裏面は、貫通孔14の開口部を除いてSiO2膜27で覆われているが、そのSiO2膜27は、各貫通孔14の中まで延在しており、シリコン基板11の裏面だけでなく、各貫通孔14の内側面と各表面電極15の裏面をも覆っている。 The back surface of the silicon substrate 11 is covered with the SiO 2 film 27 except for the opening of the through hole 14, and the SiO 2 film 27 extends into each through hole 14. The inner surface of each through-hole 14 and the back surface of each surface electrode 15 are covered.

SiO2膜27の上には、SiNx膜28が重ねて形成されている。SiNx膜28は、SiO2膜27と同様に、各貫通孔14の中まで延在しており、シリコン基板11の裏面だけでなく、各貫通孔14の内側面と各表面電極15の裏面をも覆っている。 On the SiO 2 film 27, an SiN x film 28 is formed so as to overlap. Similar to the SiO 2 film 27, the SiN x film 28 extends into each through hole 14, and not only the back surface of the silicon substrate 11 but also the inner surface of each through hole 14 and the back surface of each surface electrode 15. Is also covered.

このように、シリコン基板11の裏面と各貫通孔14の内側面と各表面電極15の裏面は、SiO2膜27とSiNx膜28からなる二層構造の絶縁膜によって覆われている点が、上述した第1実施形態に係る固体撮像装置1および第2実施形態に係る固体撮像装置1Aとは異なっている。 As described above, the back surface of the silicon substrate 11, the inner surface of each through-hole 14, and the back surface of each surface electrode 15 are covered with the two-layered insulating film composed of the SiO 2 film 27 and the SiN x film 28. The solid-state imaging device 1 according to the first embodiment and the solid-state imaging device 1A according to the second embodiment described above are different.

SiO2膜27のシリコン基板11の裏面における厚さは、第1実施形態と同様に、例えば0.3μm〜4μmの範囲に設定する。SiNx膜28のシリコン基板11の裏面における厚さは、第2実施形態と同様に、例えば0.02μm〜2.5μmの範囲に設定する。 The thickness of the SiO 2 film 27 on the back surface of the silicon substrate 11 is set in the range of 0.3 μm to 4 μm, for example, as in the first embodiment. The thickness of the SiN x film 28 on the back surface of the silicon substrate 11 is set in a range of 0.02 μm to 2.5 μm, for example, as in the second embodiment.

シリコン基板11の裏面では、SiNx膜28の上に所定形状にパターン化された配線膜24が複数個、形成されている。各配線膜24は、対応する貫通孔14の近傍に配置されており、当該貫通孔14の内部ではその内側面に沿って延在して(入り込んで)いて、その内側面の全面を覆っている。また、当該貫通孔14の最奥部では、各配線膜24は、SiO2膜27とSiNx膜28を貫通して形成された透孔31を介して、対応する表面電極15(の裏面)に面接触している。 On the back surface of the silicon substrate 11, a plurality of wiring films 24 patterned in a predetermined shape are formed on the SiN x film 28. Each wiring film 24 is disposed in the vicinity of the corresponding through hole 14, extends (enters) along the inner side surface of the through hole 14, and covers the entire inner side surface. Yes. Further, in the innermost part of the through hole 14, each wiring film 24 has a corresponding surface electrode 15 (the back surface thereof) through a through hole 31 formed through the SiO 2 film 27 and the SiN x film 28. Is in surface contact.

以上説明したように、本発明の第3実施形態に係る固体撮像装置1Bでは、シリコン基板11の裏面と貫通孔14の内側面を、SiO2膜27(第1絶縁膜)とSiNx膜28(第2絶縁膜)で覆ってから、SiNx膜28上に表面電極15に接触せしめられた配線膜24を形成し、最後に、空隙26を充填する充填部25aを有する外部電極25を配線膜24上に形成する。このため、貫通孔14の内部を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。 As described above, in the solid-state imaging device 1B according to the third embodiment of the present invention, the SiO 2 film 27 (first insulating film) and the SiN x film 28 are formed on the back surface of the silicon substrate 11 and the inner surface of the through hole 14. After covering with the (second insulating film), the wiring film 24 brought into contact with the surface electrode 15 is formed on the SiN x film 28. Finally, the external electrode 25 having the filling portion 25a filling the gap 26 is wired. It is formed on the film 24. For this reason, a process of depositing a conductive material such as polysilicon thick enough to fill the inside of the through hole 14 and then selectively etching the conductive material to form a conductive plug is unnecessary.

また、配線膜24を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極25を形成することができる。したがって、CVDやPVDを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。   If the wiring film 24 is made of metal, it can be used as a seed metal to form the external electrode 25 by electroless plating. Therefore, as compared with a method of depositing a conductive film by using CVD or PVD and then patterning the conductive film, the process is not only greatly simplified, but those processes can be performed at low cost.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置1Bを製造することができる。   Therefore, the solid-state imaging device 1B having the through conductor can be manufactured by a simpler method and at a lower manufacturing cost than those using the general method for forming the through conductor described above.

さらに、配線膜24が対応する貫通孔14を介して対応する表面電極15に接触せしめられていると共に、対応する外部電極25がその配線膜24上に形成されているので、表面電極15と外部電極25の間に存在するのは配線膜24だけである。このため、ポリシリコン等の導電材が不要である。また、配線膜24と外部電極25に電気抵抗の低い金属(例えば銅)を使用することができるので、それらの電気抵抗を下げることができる。   Further, since the wiring film 24 is brought into contact with the corresponding surface electrode 15 through the corresponding through hole 14 and the corresponding external electrode 25 is formed on the wiring film 24, the surface electrode 15 and the external electrode Only the wiring film 24 exists between the electrodes 25. For this reason, a conductive material such as polysilicon is unnecessary. Moreover, since a metal (for example, copper) with low electric resistance can be used for the wiring film 24 and the external electrode 25, those electric resistances can be lowered.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。   Therefore, it is possible to make the electrical resistance of the electrical connection through the through conductor lower than that using the general method for forming the through conductor described above.

(第3実施形態の固体撮像装置の製造方法)
次に、図28〜図32を参照しながら、上記構成を持つ固体撮像装置1Bの製造方法について説明する。
(Method for Manufacturing Solid-State Imaging Device of Third Embodiment)
Next, a manufacturing method of the solid-state imaging device 1B having the above configuration will be described with reference to FIGS.

以下に説明する製造方法の各工程は、第1実施形態に係る固体撮像装置1と同様に、いずれもウェハーレベルで実行され、その最終工程で、シリコンウェハー11A上にマトリックス状に配置された複数の撮像装置部2が同時に形成される。その後、ダイシングを行って各撮像装置部2を相互に分離してから、固体撮像素子10とガラスカバー40の側面を絶縁性合成樹脂50で覆うと、図27に示す構成の固体撮像装置1Bが得られる。   Each process of the manufacturing method described below is performed at the wafer level as in the solid-state imaging device 1 according to the first embodiment, and a plurality of processes arranged in a matrix on the silicon wafer 11A in the final process. Are simultaneously formed. Thereafter, dicing is performed to separate the imaging device sections 2 from each other, and then the side surfaces of the solid-state imaging device 10 and the glass cover 40 are covered with an insulating synthetic resin 50, whereby the solid-state imaging device 1B having the configuration shown in FIG. can get.

まず、第2実施形態と同様にして、シリコンウェハー11Aをその裏面側から除去して薄くしてから、貫通孔14を形成した図19の構成を得る。そして、そのシリコンウェハー11Aの裏面に、第2実施形態と同様に、CVD法によりSiO2膜27を形成する。この時、SiO2膜27は、シリコンウェハー11Aの裏面上に形成されると同時に、貫通孔14の内部の露出面全体にも形成される。その結果、図28に示すように、シリコンウェハー11Aの裏面だけでなく、貫通孔14の内側面と表面電極15の裏面にも形成される。 First, in the same manner as in the second embodiment, the silicon wafer 11A is removed from the back surface side and thinned, and then the configuration of FIG. 19 in which the through holes 14 are formed is obtained. Then, the SiO 2 film 27 is formed on the back surface of the silicon wafer 11A by the CVD method as in the second embodiment. At this time, the SiO 2 film 27 is formed on the entire back surface of the through hole 14 at the same time as being formed on the back surface of the silicon wafer 11A. As a result, as shown in FIG. 28, it is formed not only on the back surface of the silicon wafer 11A but also on the inner surface of the through hole 14 and the back surface of the surface electrode 15.

SiO2膜27の厚さは、例えば0.2μm〜3μmの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー11Aの裏面でのSiO2膜27の厚さを1μmとすると、CVDの条件によって変わるが、貫通孔14の内側面での厚さは約0.8μm〜約1μmとなり、表面電極15の裏面での厚さは約0.5μm〜約0.6μmとなる。 The thickness of the SiO 2 film 27 is preferably set in the range of 0.2 μm to 3 μm, for example. In this case, for example, if the thickness of the SiO 2 film 27 on the back surface of the silicon wafer 11A is 1 μm, the thickness on the inner surface of the through hole 14 is about 0.8 μm to about 1 μm, although it varies depending on the CVD conditions. The thickness of the back surface of the front electrode 15 is about 0.5 μm to about 0.6 μm.

その後、SiO2膜27の上に重ねて、第2実施形態と同様に、CVD法によりSiNx膜28を形成する。SiNx膜28は、図28に示すように、シリコンウェハー11Aの裏面だけでなく、貫通孔14の内側面と表面電極15の裏面も覆っている。 Thereafter, an SiN x film 28 is formed on the SiO 2 film 27 by the CVD method in the same manner as in the second embodiment. As shown in FIG. 28, the SiN x film 28 covers not only the back surface of the silicon wafer 11A but also the inner surface of the through hole 14 and the back surface of the surface electrode 15.

SiNx膜28の厚さは、第2実施形態の場合より少し大きくし、例えば0.1μm〜1.5μmの範囲に設定するのが好ましい。この場合、例えば、シリコンウェハー11Aの裏面でのSiNx膜28の厚さを1μmとすると、CVDの条件によって変わるが、貫通孔14の内側面での厚さは約0.8μm〜約1μmとなり、表面電極15の裏面での厚さは約0.5μm〜約0.6μmとなる。 The thickness of the SiN x film 28 is slightly larger than that in the second embodiment, and is preferably set in the range of 0.1 μm to 1.5 μm, for example. In this case, for example, if the thickness of the SiN x film 28 on the back surface of the silicon wafer 11A is 1 μm, the thickness on the inner surface of the through hole 14 is about 0.8 μm to about 1 μm, although it depends on the CVD conditions. The thickness of the back surface of the front electrode 15 is about 0.5 μm to about 0.6 μm.

次に、こうして積層されたSiO2膜29とSiNx膜28を、第2実施形態と同様に、RIE法により異方性エッチングして、これら二つの膜29および28の表面電極15の裏面にある部分を選択的に除去し、膜29および28を貫通する透孔31を形成する。この時、図29に示すように、透孔31を通って表面電極15の裏面が露出せしめられる。この工程では、マスクを使用していないので、SiNx膜28は一部がエッチングされて厚さが減少する。例えば、SiNx膜28の厚さは、シリコンウェハー11Aの裏面では1μmから約0.5μmに減少し、貫通孔14の内側面では0.8μmから約0.6μmに減少する。 Next, the SiO 2 film 29 and the SiN x film 28 thus laminated are anisotropically etched by the RIE method in the same manner as in the second embodiment, so that the back surfaces of the surface electrodes 15 of these two films 29 and 28 are formed. A portion is selectively removed to form a through hole 31 that penetrates the membranes 29 and 28. At this time, as shown in FIG. 29, the back surface of the front electrode 15 is exposed through the through hole 31. In this step, since no mask is used, the SiN x film 28 is partially etched to reduce its thickness. For example, the thickness of the SiN x film 28 decreases from 1 μm to about 0.5 μm on the back surface of the silicon wafer 11A, and decreases from 0.8 μm to about 0.6 μm on the inner surface of the through hole 14.

SiNx膜28とシリコンウェハー11Aの裏面の間には、SiO2膜27が形成されているので、SiNx膜28を異方性エッチングする工程でシリコンウェハー11A上のSiNx膜28が薄くなり過ぎても、配線膜24がシリコンウェハー11Aに接触して短絡することはない。 Between the back surface of the SiN x film 28 and the silicon wafer 11A, since the SiO 2 film 27 is formed, becomes thin the SiN x film 28 the SiN x film 28 on the silicon wafer 11A in the step of anisotropically etching the Even if it passes, the wiring film 24 does not contact the silicon wafer 11A and short-circuit.

第3実施形態に係る固体撮像装置1Bでは、第1実施形態とは異なり、シリコン基板11の裏面と各貫通孔14の内側面と各表面電極15の裏面が、SiO2膜27とSiNx膜28からなる二層構造の絶縁膜によって覆われているので、ピンホール、膜厚バラツキ等の欠陥を容易に補正できると共に、第1実施形態よりも絶縁耐圧が向上するという利点がある。また、SiNx膜28は金属原子に対するバリア性が高い(つまり、隣接する金属膜中の金属原子がSiNx膜28中に拡散し難い)ので、金属原子の拡散に起因する不良が防止され、その結果、信頼性が向上するという利点もある。 In the solid-state imaging device 1B according to the third embodiment, unlike the first embodiment, the back surface of the silicon substrate 11, the inner surface of each through-hole 14, and the back surface of each surface electrode 15 are composed of the SiO 2 film 27 and the SiN x film. Since it is covered with an insulating film having a two-layer structure composed of 28, there are advantages that defects such as pinholes and film thickness variations can be easily corrected and the withstand voltage is improved as compared with the first embodiment. Further, since the SiN x film 28 has a high barrier property against metal atoms (that is, the metal atoms in the adjacent metal film are difficult to diffuse into the SiN x film 28), defects due to the diffusion of metal atoms are prevented, As a result, there is an advantage that reliability is improved.

続いて、第1実施形態と同様の方法により、SiO2膜23の表面に、図30に示すようにパターン化された配線膜24を複数個形成する。これらの配線膜24の各々は、シリコンウェハー11Aの裏面の所定箇所だけでなく、対応する貫通孔14の内部と表面電極15の露出した裏面をも覆っている。各貫通孔14の内部では、配線膜24の内側に空隙26が形成されている。 Subsequently, a plurality of wiring films 24 patterned as shown in FIG. 30 are formed on the surface of the SiO 2 film 23 by the same method as in the first embodiment. Each of these wiring films 24 covers not only a predetermined portion of the back surface of the silicon wafer 11A but also the inside of the corresponding through hole 14 and the exposed back surface of the surface electrode 15. Inside each through hole 14, a void 26 is formed inside the wiring film 24.

その後、フォトリソグラフィとエッチングにより、各配線膜24の表面に図31に示すマスク55を形成してから、そのマスク55を使用して、例えば、配線膜24のCu膜をシードメタルとした無電解メッキ法により、マスク52で囲まれた領域にCu膜を形成し、外部電極25とする。   Thereafter, a mask 55 shown in FIG. 31 is formed on the surface of each wiring film 24 by photolithography and etching, and the mask 55 is used to, for example, electroless the Cu film of the wiring film 24 as a seed metal. A Cu film is formed in the region surrounded by the mask 52 by plating to form the external electrode 25.

図31から明らかなように、外部電極25の各々は、対応する貫通孔14の内部にあって対応する配線膜24の内側に残存する空隙26を充填する充填部25aと、対応する貫通孔14の外部にあって対応する配線膜24の上に膜状に延在する電極部25bとから形成される。充填部25aは、導電性プラグ(貫通導電体、貫通電極)と同等の機能を持つので、外部電極25を形成する工程で導電性プラグが一緒に形成されることになり、したがって、空隙26を導電材で充填して導電性プラグを形成する工程が不要である。   As is clear from FIG. 31, each of the external electrodes 25 is inside the corresponding through hole 14 and fills the gap 26 remaining inside the corresponding wiring film 24 and the corresponding through hole 14. And an electrode portion 25b extending in a film shape on the corresponding wiring film 24. Since the filling portion 25a has a function equivalent to that of the conductive plug (penetrating conductor, through electrode), the conductive plug is formed together in the step of forming the external electrode 25. A step of filling with a conductive material to form a conductive plug is unnecessary.

外部電極25の形成後、マスク52を剥離すると、図32に示すように、各配線膜24の表面に外部電極25が形成され、シリコンウェハー11A上に複数の撮像装置部2が完成する。   When the mask 52 is peeled after the formation of the external electrode 25, as shown in FIG. 32, the external electrode 25 is formed on the surface of each wiring film 24, and a plurality of imaging device sections 2 are completed on the silicon wafer 11A.

このようにしてシリコンウェハー11A上に複数の撮像装置部2が形成されると、第1実施形態と同様にして撮像装置部2が相互に分離される。そこで、各々の固体撮像装置1の側面全体を絶縁性合成樹脂50で被覆すると、図2に示すようなCSPに実装された固体撮像装置1が得られる。なお、固体撮像装置1の側面全体をCSPの一部を構成する絶縁性合成樹脂50で覆う必要がない場合は、撮像装置部2が相互に分離した段階で製造工程が終了する。   When a plurality of imaging device units 2 are formed on the silicon wafer 11A in this way, the imaging device units 2 are separated from each other in the same manner as in the first embodiment. Therefore, when the entire side surface of each solid-state imaging device 1 is covered with the insulating synthetic resin 50, the solid-state imaging device 1 mounted on the CSP as shown in FIG. 2 is obtained. In addition, when it is not necessary to cover the whole side surface of the solid-state imaging device 1 with the insulating synthetic resin 50 that constitutes a part of the CSP, the manufacturing process ends when the imaging device unit 2 is separated from each other.

以上説明したように、本発明の第3実施形態に係る固体撮像装置1Bの製造方法では、シリコンウェハー11Aの所定箇所にその裏面側から複数の貫通孔14を形成した後、シリコンウェハー11Aの裏面側からSiO2膜27(第1絶縁膜)とSiNx膜28(第2絶縁膜)をこの順に積層形成し、シリコンウェハー11Aの裏面と各貫通孔14の内側面と各表面電極15の裏面とを覆っている。その後、SiO2膜27とSiNx膜28の各表面電極15の裏面上にある部分を選択的に除去することにより、それら二つの膜27および28を貫通する透孔31を各貫通孔14の内部に形成し、各表面電極15の裏面を露出させる。そして、対応する貫通孔31を介して各表面電極15の裏面に接触するように複数の配線膜24をSiNx膜28上の所定位置に形成する。最後に、各貫通孔14の内部において配線膜24の内側に残存する空隙26を充填する充填部25aを持つように、複数の外部電極25を配線膜24上に所定位置に形成する。 As described above, in the method for manufacturing the solid-state imaging device 1B according to the third embodiment of the present invention, after the plurality of through holes 14 are formed from the back surface side in a predetermined portion of the silicon wafer 11A, the back surface of the silicon wafer 11A is formed. The SiO 2 film 27 (first insulating film) and the SiN x film 28 (second insulating film) are laminated in this order from the side, and the back surface of the silicon wafer 11A, the inner surface of each through hole 14, and the back surface of each surface electrode 15 And covering. Thereafter, by selectively removing portions of the SiO 2 film 27 and the SiN x film 28 on the back surface of each front surface electrode 15, the through holes 31 penetrating the two films 27 and 28 are formed in each through hole 14. It is formed inside and the back surface of each surface electrode 15 is exposed. Then, a plurality of wiring films 24 are formed at predetermined positions on the SiN x film 28 so as to be in contact with the back surface of each front surface electrode 15 through the corresponding through hole 31. Finally, a plurality of external electrodes 25 are formed on the wiring film 24 at predetermined positions so as to have a filling portion 25 a that fills the void 26 remaining inside the wiring film 24 inside each through hole 14.

このため、外部電極25を形成する際に、空隙26を充填する充填部25a(これが貫通導電体の機能を果たす)が一緒に形成される。したがって、空隙26を充填する程度に厚いポリシリコン等の導電材を堆積した後、その導電材を選択的にエッチングして導電性プラグを形成するという工程が不要である。   For this reason, when the external electrode 25 is formed, a filling portion 25a (which functions as a through conductor) that fills the gap 26 is formed together. Therefore, there is no need for a step of depositing a conductive material such as polysilicon thick enough to fill the gap 26 and then selectively etching the conductive material to form a conductive plug.

また、配線膜24を金属で作製すれば、それをシードメタルとして使用して無電解メッキ法により外部電極25を形成することができる。したがって、CVDやPVDを用いて導電膜を堆積してからそれをパターニングする方法に比べて、工程が大幅に簡略化されるだけでなく、それらの工程を低コストで実施できるようになる。   If the wiring film 24 is made of metal, it can be used as a seed metal to form the external electrode 25 by electroless plating. Therefore, as compared with a method of depositing a conductive film by using CVD or PVD and then patterning the conductive film, the process is not only greatly simplified, but those processes can be performed at low cost.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、簡単な方法で、且つ低い製造コストで、貫通導電体を有する固体撮像装置1Bを製造することができる。   Therefore, the solid-state imaging device 1B having the through conductor can be manufactured by a simpler method and at a lower manufacturing cost than those using the general method for forming the through conductor described above.

さらに、本発明の第3実施形態に係る固体撮像装置1Bの製造方法では、各配線膜24が対応する貫通孔14の内部で対応する表面電極15に接触して形成されると共に、その配線膜24上に対応する外部電極25が形成されるので、表面電極15と外部電極25の間に存在するのは配線膜24のみとなる。このため、ポリシリコン等の導電材が不要である。また、配線膜24と外部電極25に電気抵抗の低い金属(例えば銅)を使用することができるので、それらの電気抵抗を下げることができる。   Furthermore, in the method of manufacturing the solid-state imaging device 1B according to the third embodiment of the present invention, each wiring film 24 is formed in contact with the corresponding surface electrode 15 inside the corresponding through hole 14, and the wiring film Since the corresponding external electrode 25 is formed on 24, only the wiring film 24 exists between the surface electrode 15 and the external electrode 25. For this reason, a conductive material such as polysilicon is unnecessary. Moreover, since a metal (for example, copper) with low electric resistance can be used for the wiring film 24 and the external electrode 25, those electric resistances can be lowered.

よって、上述した貫通導電体の一般的形成方法を用いたものよりも、貫通導電体を介した電気的接続の電気抵抗を低くすることが可能である。   Therefore, it is possible to make the electrical resistance of the electrical connection through the through conductor lower than that using the general method for forming the through conductor described above.

(他の実施形態)
上述した第1〜第3の実施形態は本発明を具体化した例を示すものである。したがって、本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。
(Other embodiments)
The first to third embodiments described above show examples embodying the present invention. Therefore, the present invention is not limited to these embodiments, and it goes without saying that various modifications can be made without departing from the spirit of the present invention.

例えば、上述した第1〜第3の実施形態では固体撮像素子として説明しているが、本発明は固体撮像素子に限定されない。固体撮像素子以外の各種半導体装置にも適用可能である。また、上述した第1〜第3の実施形態で使用したCVD、メッキ、エッチング等の各種プロセスも、これらに限定される趣旨ではなく、必要に応じて他のプロセスも使用可能である。   For example, although the first to third embodiments have been described as the solid-state imaging device, the present invention is not limited to the solid-state imaging device. The present invention can also be applied to various semiconductor devices other than solid-state image sensors. The various processes such as CVD, plating, and etching used in the first to third embodiments described above are not limited to these processes, and other processes can be used as necessary.

また、上述した第1〜第3の実施形態では、固体撮像素子がマイクロレンズアレイとマイクロカラーフィルタを有しているが、これらは省略してもよい。必要に応じて、各外部電極の上にハンダボール(図示せず)等の導電部材を追加形成してもよい。   In the first to third embodiments described above, the solid-state imaging device has a microlens array and a microcolor filter, but these may be omitted. If necessary, a conductive member such as a solder ball (not shown) may be additionally formed on each external electrode.

本発明の第1実施形態に係る固体撮像装置の概略構成を示す要部断面図である。It is principal part sectional drawing which shows schematic structure of the solid-state imaging device which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る固体撮像装置の全体構成を示す一部切欠断面図である。1 is a partially cutaway cross-sectional view illustrating an overall configuration of a solid-state imaging device according to a first embodiment of the present invention. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図である。It is a fragmentary sectional view which shows the manufacturing method of the solid-state imaging device which concerns on 1st Embodiment of this invention for every process. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図3の続きである。FIG. 4 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each step, and is a continuation of FIG. 3. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図4の続きである。FIG. 5 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each process, and is a continuation of FIG. 4. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図5の続きである。FIG. 6 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each process, and is a continuation of FIG. 5. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図6の続きである。FIG. 7 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each process, and is a continuation of FIG. 6. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図7の続きである。FIG. 10 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each step, and is a continuation of FIG. 7. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図8の続きである。FIG. 9 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each process, and is a continuation of FIG. 8. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図9の続きである。FIG. 10 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each step, and is a continuation of FIG. 9. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図10の続きである。FIG. 10 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each step, and is a continuation of FIG. 10. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図11の続きである。FIG. 12 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each step and is a continuation of FIG. 11. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図12の続きである。FIG. 13 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each process, and is a continuation of FIG. 12. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図13の続きである。FIG. 14 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each step, and is a continuation of FIG. 13. 本発明の第1実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図14の続きである。FIG. 15 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the first embodiment of the present invention for each process, and is a continuation of FIG. 14. 本発明の第1実施形態に係る固体撮像装置の製造方法において、シリコンウェハー上にマトリックス状に配置された複数の撮像装置部を示す平面図である。In the manufacturing method of the solid-state imaging device concerning a 1st embodiment of the present invention, it is a top view showing a plurality of imaging device parts arranged in the shape of a matrix on a silicon wafer. 本発明の第2実施形態に係る固体撮像装置の概略構成を示す要部断面図である。It is principal part sectional drawing which shows schematic structure of the solid-state imaging device which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図である。It is a fragmentary sectional view which shows the manufacturing method of the solid-state imaging device which concerns on 2nd Embodiment of this invention for every process. 本発明の第2実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図18の続きである。FIG. 19 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the second embodiment of the present invention for each step, and is a continuation of FIG. 18. 本発明の第2実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図19の続きである。FIG. 20 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the second embodiment of the present invention for each process, and is a continuation of FIG. 19. 本発明の第2実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図20の続きである。FIG. 21 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the second embodiment of the present invention for each process, and is a continuation of FIG. 20. 本発明の第2実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図21の続きである。FIG. 22 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the second embodiment of the present invention for each step, which is a continuation of FIG. 21. 本発明の第2実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図22の続きである。FIG. 23 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the second embodiment of the present invention for each process, and is a continuation of FIG. 22. 本発明の第2実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図23の続きである。FIG. 24 is a partial cross-sectional view illustrating the method of manufacturing the solid-state imaging device according to the second embodiment of the present invention for each process, and is a continuation of FIG. 23. 本発明の第2実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図24の続きである。FIG. 25 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the second embodiment of the present invention for each process, and is a continuation of FIG. 24. 本発明の第2実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図25の続きである。FIG. 26 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the second embodiment of the present invention for each step, which is a continuation of FIG. 25. 本発明の第3実施形態に係る固体撮像装置の概略構成を示す要部断面図である。It is principal part sectional drawing which shows schematic structure of the solid-state imaging device which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図である。It is a fragmentary sectional view which shows the manufacturing method of the solid-state imaging device which concerns on 3rd Embodiment of this invention for every process. 本発明の第3実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図28の続きである。FIG. 29 is a partial cross-sectional view illustrating the method of manufacturing the solid-state imaging device according to the third embodiment of the present invention for each process, and is a continuation of FIG. 28. 本発明の第3実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図29の続きである。FIG. 29 is a partial cross-sectional view illustrating the method of manufacturing the solid-state imaging device according to the third embodiment of the present invention for each process, and is a continuation of FIG. 29. 本発明の第3実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図30の続きである。It is a fragmentary sectional view which shows the manufacturing method of the solid-state imaging device concerning 3rd Embodiment of this invention for every process, and is a continuation of FIG. 本発明の第3実施形態に係る固体撮像装置の製造方法を工程毎に示す部分断面図で、図31の続きである。FIG. 32 is a partial cross-sectional view illustrating the method for manufacturing the solid-state imaging device according to the third embodiment of the present invention for each step, and is a continuation of FIG. 31.

符号の説明Explanation of symbols

1、1A、1B 固体撮像装置
2 撮像装置部
10 固体撮像素子
11 シリコン基板
11a シリコン基板・シリコンウェハーの貫通孔
11A シリコンウェハー
12 層間絶縁膜
12a 層間絶縁膜の貫通孔
13 層間絶縁膜
14 貫通孔
15 表面電極
17 マイクロカラーフィルタ
18 マイクロレンズアレイ
18a マイクロレンズ
22 SiO2
22a SiO2膜の貫通孔
23 SiO2
24 配線膜
25 外部電極
25a 外部電極の充填部
25b 外部電極の電極部
26 空隙
27 SiO2
28 SiNx
29 SiO2
30 接着剤膜
31 透孔
40 ガラスカバー
40A ガラス板
50 絶縁性合成樹脂
51 マスク
51A マスクの透孔
52 マスク
53a、53b スクライブライン
54 マスク
54A マスクの透孔
S 撮像面
DESCRIPTION OF SYMBOLS 1, 1A, 1B Solid-state imaging device 2 Imaging device part 10 Solid-state image sensor 11 Silicon substrate 11a Through-hole of silicon substrate and silicon wafer 11A Silicon wafer 12 Interlayer insulating film 12a Through-hole of interlayer insulating film 13 Inter-layer insulating film 14 Through-hole 15 surface electrode 17 micro color filter 18 microlens array 18a microlens 22 SiO 2 film 22a SiO 2 film through-hole 23 SiO 2 film 24 wiring film 25 external electrodes 25a external electrode filled portion 25b electrode portion 26 gap 27 SiO external electrodes of the 2 film 28 SiN x film 29 SiO 2 film 30 Adhesive film 31 Through hole 40 Glass cover 40A Glass plate 50 Insulating synthetic resin 51 Mask 51A Mask through hole 52 Mask 53a, 53b Scribe line 54 Mask 54A Mask through hole S Imaging surface

Claims (16)

半導体基板を貫通する貫通導電体を有する半導体装置であって、
表面側に所定の素子または回路が形成されると共に、表面側から裏面側まで貫通した貫通孔を有する半導体基板と、
前記半導体基板の表面側において前記貫通孔と重なり合う位置に形成された、前記素子または回路に電気的に接続された表面電極と、
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第1絶縁膜と、
前記第1絶縁膜上に所定パターンで形成されると共に、前記貫通孔の内部において前記透孔を介して前記表面電極の裏面に接触せしめられた配線膜と、
前記配線膜上に形成された外部電極とを備え
前記外部電極は、前記貫通孔の内部において前記配線膜の内側に残存する空隙を充填する充填部を有しており、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とが、前記貫通導電体として機能することを特徴とする半導体装置。
A semiconductor device having a through conductor penetrating a semiconductor substrate,
A semiconductor substrate having a predetermined element or circuit formed on the front surface side and having a through hole penetrating from the front surface side to the back surface side;
A surface electrode electrically connected to the element or circuit, formed at a position overlapping the through hole on the surface side of the semiconductor substrate;
A first insulating film that covers the inner surface of the through hole and the back surface of the semiconductor substrate, and has a through hole that reaches the back surface of the front electrode inside the through hole;
A wiring film formed in a predetermined pattern on the first insulating film, and in contact with the back surface of the front surface electrode through the through hole in the through hole;
An external electrode formed on the wiring film, and the external electrode has a filling portion that fills a void remaining inside the wiring film inside the through hole,
A portion of the wiring film in the through hole and the filling portion function as the through conductor.
前記貫通孔の内部では、前記第1絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記半導体基板の裏面と前記第1絶縁膜の間に第2絶縁膜が形成されている請求項1に記載の半導体装置。   The first insulating film is formed directly on the inner surface of the through hole inside the through hole, and the second insulating film is formed between the back surface of the semiconductor substrate and the first insulating film outside the through hole. The semiconductor device according to claim 1, wherein: 前記貫通孔の内部では、前記第1絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第1絶縁膜が前記半導体基板の裏面上に直接形成されている請求項1に記載の半導体装置。   The first insulating film is formed directly on the inner surface of the through hole inside the through hole, and the first insulating film is formed directly on the back surface of the semiconductor substrate outside the through hole. The semiconductor device according to claim 1. 前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第2絶縁膜が、前記第1絶縁膜に重ねて形成されている請求項1に記載の半導体装置。   A second insulating film that covers the inner side surface of the through hole and the back surface of the semiconductor substrate and has a through hole reaching the back surface of the front surface electrode inside the through hole overlaps the first insulating film. The semiconductor device according to claim 1, wherein the semiconductor device is formed. 前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第2絶縁膜が、前記第1絶縁膜に重ねて形成され、前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第3絶縁膜が、前記第2絶縁膜に重ねて形成されている請求項1に記載の半導体装置。   A second insulating film that covers the inner side surface of the through hole and the back surface of the semiconductor substrate and has a through hole reaching the back surface of the front surface electrode inside the through hole overlaps the first insulating film. A third insulating film that is formed and covers the inner side surface of the through hole and the back surface of the semiconductor substrate, and has a through hole reaching the back surface of the front electrode inside the through hole, the second insulating film The semiconductor device according to claim 1, wherein the semiconductor device is formed so as to overlap. 前記外部電極がメッキ金属により形成されている請求項1〜5のいずれか1項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the external electrode is formed of a plated metal. 前記第1絶縁膜の前記貫通孔の内側面上における厚さが、前記第1絶縁膜の前記半導体基板の裏面上の厚さよりも小さく設定されている請求項1〜6のいずれか1項に記載の半導体装置。   The thickness of the said 1st insulating film on the inner surface of the said through-hole is set smaller than the thickness on the back surface of the said semiconductor substrate of the said 1st insulating film. The semiconductor device described. 前記半導体装置が固体撮像装置とされている請求項1〜7のいずれか1項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor device is a solid-state imaging device. 半導体基板を貫通する貫通導電体を有する半導体装置の製造方法であって、
所定の素子または回路が表面側に形成されていると共に、前記素子または回路に電気的に接続された表面電極を表面側に備えている半導体基板を用意し、
前記半導体基板をその裏面側から選択的に除去して、前記半導体基板をその裏面側から表面側まで貫通して前記表面電極に達する貫通孔を形成し、
前記半導体基板の裏面側から第1絶縁膜を形成して、前記半導体基板の裏面と前記貫通孔の内側面と前記表面電極の裏面とを覆い、
前記半導体基板の裏面側から前記第1絶縁膜の前記表面電極の裏面上にある部分を選択的に除去することによって、前記表面電極の裏面に達する透孔を前記第1絶縁膜に形成し、
前記貫通孔の内部において前記第1絶縁膜の前記透孔を介して前記表面電極の裏面に接触するように、前記第1絶縁膜上に所定パターンで配線膜を形成し、
前記貫通孔の内部に残存する空隙を充填する充填部を持つように、外部電極を前記配線膜の表面に形成し、
前記配線膜の前記貫通孔の内部にある部分と前記充填部とを、前記貫通導電体として機能させることを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device having a through conductor penetrating a semiconductor substrate,
A semiconductor substrate having a predetermined element or circuit formed on the surface side and a surface electrode electrically connected to the element or circuit on the surface side is prepared,
Selectively removing the semiconductor substrate from its back side, forming a through-hole that reaches the surface electrode through the semiconductor substrate from its back side to the front side;
Forming a first insulating film from the back surface side of the semiconductor substrate, covering the back surface of the semiconductor substrate, the inner surface of the through hole, and the back surface of the surface electrode;
By selectively removing a portion of the first insulating film on the back surface of the front surface electrode from the back surface side of the semiconductor substrate, a through hole reaching the back surface of the front surface electrode is formed in the first insulating film,
Forming a wiring film in a predetermined pattern on the first insulating film so as to contact the back surface of the front surface electrode through the through hole of the first insulating film inside the through hole;
Forming an external electrode on the surface of the wiring film so as to have a filling portion filling a void remaining inside the through hole;
A method of manufacturing a semiconductor device, wherein a portion inside the through hole of the wiring film and the filling portion function as the through conductor.
前記貫通孔の内部では、前記第1絶縁膜が前記貫通孔の内側面上に直接形成され、
前記貫通孔の外部では、前記半導体基板の裏面と前記第1絶縁膜の間に第2絶縁膜が形成される請求項9に記載の半導体装置の製造方法。
Inside the through hole, the first insulating film is directly formed on the inner surface of the through hole,
The method for manufacturing a semiconductor device according to claim 9, wherein a second insulating film is formed between the back surface of the semiconductor substrate and the first insulating film outside the through hole.
前記貫通孔の内部では、前記第1絶縁膜が前記貫通孔の内側面上に直接形成され、前記貫通孔の外部では、前記第1絶縁膜が前記半導体基板の裏面上に直接形成される請求項9に記載の半導体装置の製造方法。   The first insulating film is directly formed on the inner surface of the through hole inside the through hole, and the first insulating film is directly formed on the back surface of the semiconductor substrate outside the through hole. Item 10. A method for manufacturing a semiconductor device according to Item 9. 前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第2絶縁膜が、前記第1絶縁膜に重ねて形成される請求項9に記載の半導体装置の製造方法。   A second insulating film that covers the inner side surface of the through hole and the back surface of the semiconductor substrate and has a through hole reaching the back surface of the front surface electrode inside the through hole overlaps the first insulating film. The method for manufacturing a semiconductor device according to claim 9, which is formed. 前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第2絶縁膜が、前記第1絶縁膜に重ねて形成され、
前記貫通孔の内側面および前記半導体基板の裏面を覆うと共に、前記表面電極の裏面に達する透孔を前記貫通孔の内部に有している第3絶縁膜が、前記第2絶縁膜に重ねて形成される請求項9に記載の半導体装置の製造方法。
A second insulating film that covers the inner side surface of the through hole and the back surface of the semiconductor substrate and has a through hole reaching the back surface of the front surface electrode inside the through hole overlaps the first insulating film. Formed,
A third insulating film that covers the inner surface of the through hole and the back surface of the semiconductor substrate and has a through hole that reaches the back surface of the front surface electrode inside the through hole overlaps the second insulating film. The method for manufacturing a semiconductor device according to claim 9, which is formed.
前記外部電極が導電性金属のメッキ法により形成される請求項9〜13のいずれか1項に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 9, wherein the external electrode is formed by a conductive metal plating method. 前記表面電極の裏面と前記貫通孔の内側面と前記半導体基板の裏面とを覆うように前記第1絶縁膜を形成した後、それをマスクなしで異方性エッチングして、前記第1絶縁膜の前記表面電極の裏面上にある部分のみを選択的に除去して前記透孔が形成される請求項9〜14のいずれか1項に記載の半導体装置の製造方法。   After forming the first insulating film so as to cover the back surface of the surface electrode, the inner surface of the through-hole, and the back surface of the semiconductor substrate, the first insulating film is anisotropically etched without a mask. The method for manufacturing a semiconductor device according to claim 9, wherein only the portion on the back surface of the front surface electrode is selectively removed to form the through hole. 前記半導体装置が固体撮像装置である請求項9〜15のいずれか1項に記載の半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 9, wherein the semiconductor device is a solid-state imaging device.
JP2007173587A 2007-06-30 2007-06-30 Semiconductor device having through conductor and method for manufacturing the same Expired - Fee Related JP5245135B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007173587A JP5245135B2 (en) 2007-06-30 2007-06-30 Semiconductor device having through conductor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007173587A JP5245135B2 (en) 2007-06-30 2007-06-30 Semiconductor device having through conductor and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2009016406A true JP2009016406A (en) 2009-01-22
JP5245135B2 JP5245135B2 (en) 2013-07-24

Family

ID=40356995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007173587A Expired - Fee Related JP5245135B2 (en) 2007-06-30 2007-06-30 Semiconductor device having through conductor and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP5245135B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295676A (en) * 2008-06-03 2009-12-17 Oki Semiconductor Co Ltd Semiconductor device and production method thereof
JP2010199589A (en) * 2009-02-24 2010-09-09 Taiwan Semiconductor Manufacturing Co Ltd Image sensor device and manufacturing method for semiconductor image sensor device
JP2010238729A (en) * 2009-03-30 2010-10-21 Oki Semiconductor Co Ltd Chip-size packagelike semiconductor chip and method of manufacturing the same
JP2012151421A (en) * 2011-01-21 2012-08-09 Ricoh Co Ltd Image sensing device
JP2014519201A (en) * 2011-05-23 2014-08-07 アルキミア Method for forming longitudinal electrical connections in stacked semiconductor structures
US9006902B2 (en) 2013-02-06 2015-04-14 Samsung Electronics Co., Ltd. Semiconductor devices having through silicon vias and methods of fabricating the same
WO2017077792A1 (en) * 2015-11-05 2017-05-11 ソニー株式会社 Semiconductor device, method for manufacturing semiconductor device, and electronic apparatus
JP2020155591A (en) * 2019-03-20 2020-09-24 株式会社東芝 Semiconductor device
WO2021162127A1 (en) * 2020-02-13 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and method for manufacturing semiconductor device
CN113793858A (en) * 2013-12-19 2021-12-14 索尼公司 Semiconductor device with a plurality of transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012953A (en) * 2004-06-23 2006-01-12 Sharp Corp Through electrode, method for forming the same and semiconductor apparatus
JP2006032695A (en) * 2004-07-16 2006-02-02 Sanyo Electric Co Ltd Method for manufacturing semiconductor device
JP2006237594A (en) * 2005-01-31 2006-09-07 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof
JP2007005811A (en) * 2005-06-24 2007-01-11 Siemens Ag Electronic part and method for producing the same
JP2007096030A (en) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd Semiconductor device and method of manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012953A (en) * 2004-06-23 2006-01-12 Sharp Corp Through electrode, method for forming the same and semiconductor apparatus
JP2006032695A (en) * 2004-07-16 2006-02-02 Sanyo Electric Co Ltd Method for manufacturing semiconductor device
JP2006237594A (en) * 2005-01-31 2006-09-07 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof
JP2007005811A (en) * 2005-06-24 2007-01-11 Siemens Ag Electronic part and method for producing the same
JP2007096030A (en) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd Semiconductor device and method of manufacturing same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295676A (en) * 2008-06-03 2009-12-17 Oki Semiconductor Co Ltd Semiconductor device and production method thereof
US9773828B2 (en) 2009-02-24 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method of forming same
JP2010199589A (en) * 2009-02-24 2010-09-09 Taiwan Semiconductor Manufacturing Co Ltd Image sensor device and manufacturing method for semiconductor image sensor device
US10879297B2 (en) 2009-02-24 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method of forming same
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US10290671B2 (en) 2009-02-24 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method of forming same
JP2010238729A (en) * 2009-03-30 2010-10-21 Oki Semiconductor Co Ltd Chip-size packagelike semiconductor chip and method of manufacturing the same
JP2012151421A (en) * 2011-01-21 2012-08-09 Ricoh Co Ltd Image sensing device
JP2014519201A (en) * 2011-05-23 2014-08-07 アルキミア Method for forming longitudinal electrical connections in stacked semiconductor structures
US9006902B2 (en) 2013-02-06 2015-04-14 Samsung Electronics Co., Ltd. Semiconductor devices having through silicon vias and methods of fabricating the same
CN113793858A (en) * 2013-12-19 2021-12-14 索尼公司 Semiconductor device with a plurality of transistors
JPWO2017077792A1 (en) * 2015-11-05 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
WO2017077792A1 (en) * 2015-11-05 2017-05-11 ソニー株式会社 Semiconductor device, method for manufacturing semiconductor device, and electronic apparatus
US10636714B2 (en) 2015-11-05 2020-04-28 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic apparatus
US10950515B2 (en) 2015-11-05 2021-03-16 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic apparatus
US11527453B2 (en) 2015-11-05 2022-12-13 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic apparatus
US12014968B2 (en) 2015-11-05 2024-06-18 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic apparatus
JP2020155591A (en) * 2019-03-20 2020-09-24 株式会社東芝 Semiconductor device
WO2021162127A1 (en) * 2020-02-13 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5245135B2 (en) 2013-07-24

Similar Documents

Publication Publication Date Title
JP5245135B2 (en) Semiconductor device having through conductor and method for manufacturing the same
JP4046069B2 (en) Solid-state imaging device and manufacturing method of solid-state imaging device
TWI493697B (en) Image sensor device and method of fabricating the same
JP5357441B2 (en) Method for manufacturing solid-state imaging device
US9082820B2 (en) Manufacturing method of semiconductor apparatus
WO2013137049A1 (en) Semiconductor device, semiconductor-device manufacturing method, semiconductor wafer, and electronic apparatus
JP4432502B2 (en) Semiconductor device
JP6124502B2 (en) Solid-state imaging device and manufacturing method thereof
JP2011009645A (en) Semiconductor device and method of manufacturing the same
JP4816601B2 (en) Solid-state imaging device and manufacturing method of solid-state imaging device
US9136291B2 (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
TWI798198B (en) Semiconductor device and method for manufacturing semiconductor device
JP5491077B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN102637705A (en) Semiconductor device manufacturing method
JP2020181953A (en) Semiconductor device and manufacturing method for the same
JP5242282B2 (en) Semiconductor device and manufacturing method thereof
JP4466213B2 (en) Method for manufacturing solid-state imaging device
JP2013089871A (en) Solid state imaging device wafer, manufacturing method of solid state imaging device, and solid state imaging device
JP2009295859A (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
US9305960B2 (en) Semiconductor device and method of manufacturing the same
JP6701149B2 (en) Imaging device and camera
JP2017188512A (en) Electronic device and method of manufacturing the same, and camera
JP2020129688A (en) Imaging apparatus
JP2006294798A (en) Semiconductor device and manufacturing method thereof
JP2006216656A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

R150 Certificate of patent or registration of utility model

Ref document number: 5245135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees