JP2009003188A - 表示装置駆動回路、表示装置及び電子機器 - Google Patents

Abstract

【課題】最大階調からのヒストグラム累積値を計算する際に、一定階調（たとえば最大階調）を含む複数の階調の画素を累積対象から除いて計算を行うとともに、累積対象の所定の割合をピクセル伸張時に除外する手段を提供することを目的とする。
【解決手段】ヒストグラム累積値演算回路１０６で、下限値以上の各ピクセルの階調値の分布をカウントする。このカウント結果及びスレッシュホルド判定値を対比し、ピクセル伸張係数を導出する。このピクセル伸張係数以下の階調を伸張する。
【選択図】図３

Description

本発明は、制御可能な光源を持ち、該光源の前面に配置された光の透過率を制御する透過率制御素子を制御することにより表示を行う、表示装置およびその駆動回路に係わり、特に液晶素子を用いた表示装置の駆動回路（例えばＬＳＩ）、それを用いた表示装置、電子機器に関する。

携帯電話などで用いられる小型液晶ディスプレイは、消費電力を小さく抑えることが重要である。液晶ディスプレイは、光の透過率を制御可能な液晶画面をバックライトで後部から照らし、その透過光で画像を表示している。液晶ディスプレイにおいて、その消費電力のほとんどはバックライトで消費されるため、バックライトの消費電力を小さく抑えることが、液晶ディスプレイの低消費電力化に非常に有効である。そのため、特開平１１−６５５３１号公報（以下特許文献１）に示すように、表示画像の階調の最大値：Ｘを取得し、該表示画像の階調の最大値：Ｘが液晶表示画面の最大階調（８ビットＲＧＢであれば２５５階調）となるように画像全体のデータを伸張し、該最大階調(２５５階調)時の輝度値が、前記、表示画像の階調の最大値の輝度値となるようにバックライトの光量を下げることで、消費電力を下げる方式が提案されている。

更に、消費電力を下げるために、特許文献１には、表示画像の階調のヒストグラムをとり、そのヒストグラムにおいて、表示画像の最大階調からのヒストグラムの累計値が一定の画素数分である階調の値Ｐ１を最大階調として画像データを伸張し、前記階調Ｐ１の輝度値が最大階調：Ｘの表示時の輝度値となるようにバックライトの光量を下げることにより、消費電力を下げる工夫がなされている。
特開平１１−６５５３１号公報

テレビ画像などでは、図１５に示すように、その階調のヒストグラムにおいて最大階調（２５５階調）に突出したピークを持ち、他の階調はなだらかに変化しているものが多い。このような最大階調での突出したピークのために、前記表示画像の最大階調からの一定の画素数分が、最大階調を示すピクセル数でほとんど占められてしまう。結果階調の分布のピークが最大階調、又は最大階調に非常に近い値となって、バックライトの光量を下げることができず、低消費電力化できないという問題があった。

本発明は、かかる問題を解決すべく、最大階調からのヒストグラム累積値を計算する際に、一定階調（たとえば最大階調）を含む複数の階調の画素を累積対象から除いて計算を行うとともに、累積対象の所定の割合をピクセル伸張時に除外する手段を提供することを目的とする。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。

本発明に関わる表示装置駆動回路は光量を制御可能な光源と、光源前面に配置された光の透過率を制御する透過率制御素子を制御するものであって、駆動回路は表示画像の階調ごとの画素数を計測し、累計対象の最大階調からの累計値が、全画素数の一定の割合に達した閾値階調を最大階調として表示画像データを伸張し、最大階調表示時に閾値階調の表示輝度と同じ輝度になるように光源を制御することを特徴とする。

この表示装置駆動回路の累計対象には表示画像の最高階調を除いても良い。また、累計対象に表示画像の最高階調を含んでも良い。合わせて、累計対象として表示画像の最高階調を含むか否かを切り替えることが可能であってもよい。

本発明に関わる表示装置駆動回路は表示画像フレームのヒストグラムを計算するヒストグラム累積値演算回路と、ピクセル伸張係数を算出する係数演算回路と、ピクセル伸張回路を含む光源及び表示装置を駆動するものであって、このヒストグラム累積値演算回路は各階調の画素数を表示画像フレーム単位で合計して出力し、この係数演算回路は各階調の合計値からピクセル伸張係数を導出して出力し、ピクセル伸張回路はピクセル伸張係数以下の階調が全階調となるように表示画像フレームの階調を伸張することを特徴とする。

この表示装置駆動回路のヒストグラム累積値演算回路は表示画像の最高階調の画素数を出力しないものであっても良く、また、最高階調の画素数を出力するものであっても良い。更には、ヒストグラム累積値演算回路がモード切り替え用レジスタを有し、モード切り替え用レジスタの設定によって最高階調の画素数を出力するようにしても良い。

この表示装置駆動回路のヒストグラム累積値演算回路は各階調の画素数をそれぞれ異なる信号線で同時に出力しても良い。更にはこの表示装置駆動回路のヒストグラム累積値演算回路は各階調の画素数を同じ信号線で逐次出力しても良い。

この表示装置駆動回路の係数演算回路はスレッシュホルド判定値を保持するスレッシュホルド判定値格納レジスタを含み、順次高階調のものから各階調の画素数を加算し、スレッシュホルド判定値と対比して表示画像フレーム毎のピクセル伸張係数を決定することを特徴とする。

この表示装置駆動回路の係数演算回路は複数の表示画像フレーム毎にピクセル伸張係数を導出し、その平均値をピクセル伸張係数として出力しても良い。

この表示装置駆動回路のピクセル伸張回路はピクセル伸張係数以下の階調を線形に伸張することを特徴とする。

この表示装置駆動回路は更にＣＰＵ及び照度センサを有し、照度センサが取得した照度によって、ＣＰＵがスレッシュホルド判定値格納レジスタの値を書き換えるようしても良い。

この表示装置駆動回路は、更にバックライト及びバックライトコントローラを含み、導出したピクセル伸張係数に応じてバックライトコントローラがバックライトを制御しても良い。

これらの表示装置駆動回路を含むことを特徴とする表示装置や電子機器に適用することも可能である。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

本発明によれば、画面内に写りこんだ映像的には重要でない光源（太陽や蛍光灯）等の最大階調のピクセル数を無視することで、消費電力を大きく削減できる。

本発明によれば、最大階調数のピクセル数が一定以上の場合にヒストグラムの累計値に最大階調のピクセル数を入れて計算することで、２値画像で高輝度の表示箇所の輝度低下を無くし、美しく表示できる。

本発明によれば、雲のような全体的に白っぽい画像でも、最大階調の直ぐ下の階調が大きなピクセル数を持つので、画像が劣化しない。

本発明の表示装置の駆動回路は、一定階調の画素数をヒストグラムの累計値に入れるか入れないかを決めるモードレジスタを表示駆動回路内に持つ。結果、本発明によれば、動画など自然画が多い画像を表示する場合には、ＣＰＵがアプリケーションを判断して最大階調をヒストグラムから除き、文書ファイルなど２値画像の多い画像を表示する場合には最大階調をヒストグラムに入れることができるので、より画像をきれいに表示することができる。

本発明の表示装置の駆動回路は、最大階調のピクセル数をヒストグラム累計値に入れるか入れないかを決定する最大階調のピクセル数の閾値をＣＰＵにより設定することができる。結果、本発明によれば、液晶などの階調輝度特性により、最適な閾値を設定することが可能となり、より画像表示を綺麗にすることができる。

さらに本発明によれば、最大階調のピクセル数をヒストグラム累計値に入れるか入れないかを決定する最大階調のピクセル数の閾値をＣＰＵにより設定することができる。結果、バックライトの老朽化による輝度の低下などが起こった場合でも、最適な閾値を設定することにより、より画像をきれいに表示することができる。

（本発明の前提）
最大階調(２５５階調)の突出したピークは、主に以下に示す２つの原因により発生する。
（１）画面内に光源などが写っている。
（２）広い輝度範囲を持つ原画像を撮影してデジタル化した際に、最大階調（２５５階調）以上の輝度の部分が、すべて２５５階調に揃えられること。

（１）の光源などが写っているというのは、図１６に示すように、画面内に蛍光灯や太陽などの光源が入ってしまった場合であり、この様な光源は画面構成上重要でない場合が多く、明るさが多少変化しても問題ない。

（２）の場合とは、図１７に示すように、最大階調以上の輝度を持った部分が最大階調にそろえられたために生じたピークのことである。デジタル化時に既に原画像から誤差が生じている。よって、少々明るさが変化しても問題ない。

従って、前記課題を解決するために本発明は、最大階調からのヒストグラムの累計値を計算する際に、一定階調（例えば最大階調ないしはその近傍）の画素数は除いて計算を行う。

次に本発明が狙うコントラストを向上させるために行う画像伸張処理について図１及び図２を用いて説明する。

図１はピクセル伸張係数ｘ及びスレッシュホルド判定値ｙの概念図である。

この図１において、ピクセル伸張係数ｘという用語が用いられている。これは、表示画像において、累計の対象となる最大階調以下の階調値であるピクセルの累積数が、画像１フレームに含まれる全ピクセル数のｙ％となる階調ｘのことをいう。

該ピクセル伸張係数であるｘ階調を図１（ｂ）に示すように２５５階調に割り当て、０階調以上ｘ階調以下の表示データを図１（ｂ）に示すように直線的に、出力階調に割り当てる。一方、ｘ階調以上は出力階調を最大値（２５５階調）に一律割り当てる。

このように、本明細書記載の発明では、０〜ｘの階調を０〜２５５に伸張することにより、コントラストをあげることができる。

上述の通り、本発明では、ｘ階調以上、最大-γ（２５５-γ）階調以下の階調値であるピクセル数が全ピクセル数のｙ％であるｘ階調をピクセル伸張係数と呼び、この階調を最大（２５５）階調に割り当てて、画像を伸張する。このｙ%の値をスレシュホルド判定値と本発明では定義する。なお、このスレッシュホルド判定値は設計事項であり、回路設計者が適宜決定するものである。このスレッシュホルド判定値は形成した画像のピクセル伸張係数以上の画素が、全体の画像に対して十分小さく目立たないような値が設定されることが望ましい。

これに対し、図２は画像情報が低階調に集中している場合の例であり、これを用いてピクセル伸張係数の「下限値」を説明する。

低階調に画像情報が集中している場合、上述の方法で求めたピクセル伸張係数ｘは小さな値となる。これにより、図２（ｂ）に示すように伸張倍率が大きくなりすぎ、出力画像のゆがみも大きくなる。このような場合に対応するためにピクセル伸張係数をこれ以上は下げない階調（図１の１４０２）を設計事項として決める。これを以後、「下限値」と呼ぶ。

なお本書では、取り扱うデータを２５５階調の８ビットデータとして説明するが、１０ビットデータ（１０２３階調）等であっても問題は無い。

上記の前提を踏まえた上で、以下、図面を参酌して本発明の各実施の形態を説明する。

（第１の実施の形態）
図３は第1の実施の形態の表示装置のブロック図である。

この表示装置１００は、表示装置駆動回路１０１、中央処理装置（ＣＰＵ）１０２、表示メモリ１０３、内部バス１０４、バックライト１１１、液晶画面１１２より構成される。

表示装置駆動回路１０１はバックライト１１１及び液晶画面１１２を駆動させるための回路のことをいう。表示装置駆動回路１０１は、入出力インターフェイス回路１０５、ヒストグラム累積値演算回路１０６、係数演算回路１０７、バックライトコントローラ１０８、ピクセル伸張回路１０９、液晶コントローラ１１０、駆動回路内メモリ１１３、タイミング制御回路１１４を含んで構成される。

ＣＰＵ１０２は、表示装置駆動回路１０１にデータを送信し、液晶画面１１２に表示を行わせるプロセッサである。

メモリ１０３は液晶画面に表示を行う為に輝度、色相、彩度についての属性を保持するためのメモリである。本発明では表示装置駆動回路１０１外部の内部バス１０４上に接続されている。しかし、表示装置駆動回路１０１と直接接続して表示装置駆動回路１０１専用としてもよく、あるいは表示装置駆動回路１０１内蔵としても良い。またこれをＣＰＵ１０２と共用するように設計しても良い。

内部バス１０４は表示装置１００内の各モジュール間でデータを転送するのに用いられるバスのことを言う。

バックライト１１１は、自発光しない液晶画面１１２を照射することで液晶画面１１２の視認性を向上させるための光源である。

液晶画面１１２は液晶素子を組み込んだ画像表示装置である。

次に表示装置駆動回路１０１内部のモジュールについて説明する。

入出力インターフェイス回路（入出力ＩＦ回路）１０５は内部バス１０４から送信されるデータを受信するインターフェイス部である。この入出力インターフェイス回路１０５は液晶表示を行う状況（表示開始モード）か否かを示す、図示しない「表示開始レジスタ」を含んでいる。

ヒストグラム累積値演算回路１０６は１フレーム分の表示データから最高階調（２５５階調）から下限値までの階調毎のピクセル数を求め、ヒストグラム化する回路である。

係数演算回路１０７は、ヒストグラム累積値演算回路１０６の出力から、各階調までのピクセル数の和を求める。これにより、ピクセル伸張係数である「ｘ階調」を導出する。

なお、ヒストグラム累積値演算回路１０６及び係数演算回路１０７は本発明の特徴的な箇所に付き、後に詳述する。

バックライトコントローラ１０８はバックライト１１１の照度等を調整する機能を有する。この照度の調整により、バックライト１１１による電力消費を低減することが可能となる。

ピクセル伸張回路１０９はピクセル伸張係数に基づき、表示画像の階調に対して伸張処理を行う回路である。

液晶コントローラ１１０はピクセル伸張回路１０９の出力データに基づき液晶画面１１２に表示を行うためのコントローラである。

駆動回路内メモリ１１３は入出力インターフェイス回路１０５経由で送られた表示データを一時的に蓄積するメモリである。なお、駆動回路内メモリ１１３の容量はシステムによって異なるが、１フレーム分のフレームメモリを持つシステムが一般的である。ただし、本発明においては、数バイトのＦＩＦＯメモリのようなものでも特に問題は無い。

タイミング制御回路１１４は入出力インターフェイス回路１０５経由で送られる表示データに対して、表示データの開始位置を示すＳＹＮＣ信号を出力する。このＳＹＮＣ信号に同期して、表示データを駆動回路内メモリ１１３からヒストグラム累積値演算回路１０６及びピクセル伸張回路１０９に出力する。

以下、この表示装置の動作について説明する。

ＣＰＵ１０２は液晶画面１１２にデータを表示するとき、入出力インターフェイス回路１０５内の図示しない「表示開始レジスタ」に表示開始を表す値を書き込む。その後、表示メモリ１０３から表示データを入出力インターフェイス回路１０５経由で駆動回路内メモリ１１３へ転送する。

表示開始モードになると、表示装置駆動回路１０１のタイミング制御回路１１４は、表示データの開始位置を示すフレームＳＹＮＣ信号を出力する。このフレームＳＹＮＣ信号に同期して、表示データを駆動回路内メモリ１１３からヒストグラム累積値演算回路１０６及びピクセル伸張回路１０９に出力する。

駆動回路内メモリ１１３から出力された表示データはヒストグラム累積値演算回路１０６でヒストグラム化される。このヒストグラムの一例が図４である。

この図４では最大階調値である２５５階調から下限値までの各階調毎の画素の累計値（ヒストグラム）を求める。なお、この段階で最大階調値である２５５階調近傍の階調をカウントするかは設計事項である。カウントしても係数演算回路１０７に出力しない処理、又は係数演算回路１０７に出力しても係数演算回路１０７で無視する設計も考えられる。

ヒストグラム累積値演算回路１０６により導出されたヒストグラム化されたデータは係数演算回路１０７に送信される。係数演算回路１０７はこのヒストグラム化されたデータより、ピクセル伸張係数を求める。

ここで、係数演算回路１０７によるピクセル伸張係数の導出方法を図４に基づき説明する。本実施の形態の例では階調の最大値である２５５階調及びそれに続く２５４階調はピクセル伸張係数の導出に用いない（累積の対象に含めない）ものとする。そして累積対象の上限である２５３階調だけでは加算できないため、２５５−２（２５５階調及び２５４階調）−１、すなわち２５２を処理のカウンタである変数ａの初期値とする。

最初に２５３階調以下で変数ａ階調以上のピクセル数の和を求める。このピクセル数の和が所定のスレッシュホルド判定値より小さければａの値から１を減じて、再度ピクセル数の和を求める。すなわち、この例ではａ＝２５１となり、２５１階調から２５３階調のピクセル数の和を求める。これを下限値に到達するか、ピクセル数の和がスレッシュホルド判定値より大きくなるまで繰り返すこととなる。

一方、このピクセル数の和が所定のスレッシュホルド判定値より大きければ、その時点でのａの値に１を加えたものをピクセル伸張係数として確定する。また、ピクセル数の和が所定のスレッシュホルド判定値より大きくなることなく変数ａが下限値まで達すれば、下限値（図４では２２０）をピクセル伸張係数として取り扱う。

ピクセル伸張係数が確定すれば、係数演算回路１０７は確定したピクセル伸張係数をバックライトコントローラ１０８、ピクセル伸張回路１０９に出力する。

次に、バックライトコントローラ１０８の動作及び液晶画面１１２の階調輝度特性について図５を用いて説明する。

図５はバックライトコントローラ１０８の動作及び液晶画面１１２の階調輝度特性の対応を表すグラフである。

この図５の横軸は、表示画素の階調を示す。一方、左縦軸はバックライトの輝度を示し、単位はカンテラ（ｃｄ／ｍ^２）である。右縦軸は液晶画面１１２の階調輝度特性を表す。

図５の輝度７０１は、最高階調が２５５階調であるときのバックライト輝度である。同様に輝度７０２は、最高階調がピクセル伸張係数Ａで示される階調の輝度となるようにバックライト輝度を、輝度７０３は、最高階調がピクセル伸張係数Ｂで示される階調の輝度となるようにバックライト輝度を制御した場合のバックライト輝度を示す。

また、最高階調が２５５階調であり、バックライト輝度が７０１のときの階調輝度特性は階調輝度特性７０４であり、バックライト輝度が７０２であるときの液晶等の階調輝度特性は階調輝度特性７０５と、バックライト輝度が７０３であるときの液晶等の階調輝度特性は階調輝度特性７０６とする。

一般に、バックライト輝度を下げると、消費電流も下がる。そして、本発明においても輝度７０１でバックライトを点灯するよりも、輝度７０２で点灯したほうが消費電力の点では有利であり、輝度７０３で点灯すれば更に有利となる。本発明のバックライトコントローラはこの点に着目して以下の処理を行う。

すなわち、バックライト輝度を７０３（最高階調がピクセル伸張係数Ｂのときの輝度）に固定する。一方、０階調からＢまでの間、液晶等の階調輝度特性として階調輝度特性７０４を利用する。一方、Ｂ階調から２５５階調までのレンジについては、階調輝度特性７０４のＢ階調のときの輝度と同じ輝度７１０を最高階調の輝度とする階調輝度特性７０９となるように最大階調に固定する。このように制御することにより、消費電力を大幅に削減できる。

ピクセル伸張回路１０９では、表示画像の階調に対して、図６の特性７０７に示す変換を行う。図６はピクセル伸張回路１０９におけるピクセル伸張についての概念図である。

図６の特性７０８は、伸張を行わない場合のピクセル伸張回路の入出力特性である。

本発明のピクセル伸張回路１０９では、既述の通り、表示画像のピクセル伸張係数（Ｂ階調）以上の部分はすべて２５５階調とし処理し、０以上ピクセル伸張係数（Ｂ階調）以下の部分のみを特性７０７に示すように直線的に変換する。

このようにバックライト輝度及び画像の階調を変換することにより、液晶画面１１２で表示される輝度は図５の特性７０９のようになる。スレッシュホルド判定値は全体の画像に対して十分小さく目立たないような値が設定されるので、特性７０９のようにピクセル伸張係数以上が一定の輝度につぶれても、画像全体としては目立たず、画質が著しく劣化することは無い。また、前述のように２５５階調にピークがある場合というのは、光源が画面内に入った場合や、それ以上の階調がデジタル化に際して２５５階調として見えている場合である。従って、２５５階調の箇所がピクセル伸張係数の輝度までつぶれても、画質が著しく劣化することはない。

ところで、最高階調を含むヒストグラムの累計値を用いる方式の場合同じスレッシュホルド判定値の判定方法を用いると、ピクセル伸張係数は高階調側にずれる。これは普通ピークが２５５階調にくるためである。最高階調を含むヒストグラムの累計値を用いる方式の場合、図４に示すようにピクセル伸張係数はＢから２５５階調側のＡにずれることになる。バックライトコントローラ１０８では、ピクセル伸張係数が最高階調のときのＡ階調と同じ輝度となる階調輝度特性７０５となるように、バックライト輝度を下げ７０２とする。このようにピクセルの和を求める際に最高階調を除いて求めた場合に比べ高くなる。逆の視点では、ピクセル伸張回路１０９で最高階調を除くヒストグラムを計算することにより、消費電力を大幅に削減できる。

次に本第１の実施の形態のヒストグラム累積値演算回路１０６、および係数演算回路１０７の詳細なブロック図および動作について、図７、図８を参照して、説明する。

図７は、ヒストグラム累積値演算回路１０６、係数演算回路１０７の詳細ブロック図である。図８はヒストグラム境界設定レジスタ５０２の設定例であり、設定項目としてカウンタ、ヒストグラム境界レジスタ設定値、カウントアップ範囲が存在する。

ヒストグラム累積値演算回路１０６は、ＲＧＢ最大値抽出回路５０１、ヒストグラム境界設定レジスタ５０２、セレクタ５０３、ヒストグラムカウンタ５０４から構成される。

一方、係数演算回路１０７は、閾値格納レジスタ５２１、セレクタ５２２、スレッシュホルド判定値格納レジスタ５２３、セレクタ５２４、加算器５２５〜５３９、レジスタ５４０、５４２、５４４、５４６、加算器５４１、５４３、５４５、割算器５４７から構成される。

ＲＧＢ最大値抽出回路５０１は、入出力インターフェイス１０５から送信される１画素（ピクセル）の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のデータの中で最大の階調値を選び、セレクタ５０３へ出力する回路である。

ヒストグラム境界設定レジスタ５０２は、入出力インターフェイス１０５経由でＣＰＵ１０２によって設定されるレジスタであり、ＲＧＢ最大値抽出回路５０１の出力の値により、どのカウンタがカウントアップされるかを設定する役割を果たす。

セレクタ５０３は、ＲＧＢ最大値抽出回路５０１の出力、またはヒストグラム境界設定レジスタ５０２の出力を対比して、ヒストグラムカウンタ５０４への出力を決定するセレクタである。本実施の形態では、ヒストグラムカウンタ５０４は１６個のカウンタ５０５〜５２０により構成されるカウンタである。ここではカウンタの個数を１６個としているが、このカウンタの個数は、ピクセル伸張係数の下限値及び図８のカウントアップ範囲との兼ね合いで決定されるものである。すなわち、本実施の形態では下限値を２２０に設定しているが、より低い値に設定すれば、それだけカウンタの個数を要する。また、ヒストグラム境界設定レジスタ５０２の設定項目であるカウントアップ範囲が広ければ、その分だけカウンタの数は少なくなる。

閾値格納レジスタ５２１は、カウンタ５０５の値が該閾値格納レジスタの値よりも小さい時に、ヒストグラム累積値にカウンタ５０５の値を加えず、該閾値格納レジスタの値よりも大きい時にはヒストグラム累積値にカウンタ５０５の値を加える閾値を設定するためのレジスタである。

セレクタ５２２は、カウンタ５０５の値が閾値格納レジスタ５２１の値より小さい場合は「０」を出力し、カウンタ５０５の値が閾値格納レジスタ５２１の値以上である場合はカウンタ５０５の値を出力するセレクタである。これにより、最高階調の累積値が一定値以下である場合にはその値を無視することが可能となる。逆に、必ず最高階調を出力するのであれば、閾値格納レジスタ５２１の値を「０」にすればよい。

スレッシュホルド判定値格納レジスタ５２３は、スレッシュホルド判定値を格納するためのレジスタである。

セレクタ５２４は、累積対象の最高階調から対応する階調までの累積値５２６〜５３９とスレッシュホルド判定値格納レジスタ５２３の値を比較し、スレッシュホルド判定値格納レジスタ５２３の値より小さい累積値の中で、最大の階調に対応する階調値を出力するセレクタである。セレクタ５２４の出力が１フレーム分の表示データから得られた、ピクセル伸張係数となる。

加算器５２５はセレクタ５２２の出力とヒストグラムカウンタ５０４中のレジスタ５０６との加算を行い、セレクタ５２４及び加算器５２６に出力する。すなわち、カウンタ５０５の値が閾値格納レジスタ５２１の値以上の時にはカウンタ５０５とカウンタ５０６の値の和となり、カウンタ５０５の値が閾値格納レジスタ５２１の値未満の時にはカウンタ５０６の値となる。

同様に加算器５２６〜５３９の値は、カウンタ５０５の値が閾値格納レジスタ５２１の値以上の時には、２５５階調から対応するカウンタに対応する階調までの累積値となり、カウンタ５０５の値が閾値格納レジスタ５２１の値未満の時には、階調２５５、２５４を除いた、階調２５３から対応するカウンタに対応する階調までの累積値となる。

レジスタ５４０、５４２、５４４、５４６は直近４フレーム分のピクセル伸張係数の累積値を保持するためのレジスタである。また、この直近４フレームのピクセル伸張係数の平均を取るために加算器５４１、５４３、５４５及び割算器５４７が存在する。

加算器５４１はセレクタ５２４の出力とレジスタ５４０の出力を加算しレジスタ５４２に出力する加算器である。また、加算器５４３はセレクタ５２４の出力とレジスタ５４２の出力を加算しレジスタ５４４に出力する加算器であり、加算器５４５はセレクタ５２４の出力とレジスタ５４４の出力を加算し、レジスタ５４６に出力する加算器である。

本実施の形態では、割算器５４７は４で割る割算器である。これは直近４フレームの平均値を求めるために４で割っているのであり、直近フレームのピクセル伸張係数の累積対象を増やすのであれば、それに応じて除数を増やす設計となる。

以下、上記回路構成を元にヒストグラム累積値演算回路１０６の動作を説明する。

ヒストグラム累積値演算回路１０６にフレームＳＹＮＣ信号が入力されると、ヒストグラムカウンタ５０４がリセットされる。すなわち、ヒストグラムカウンタ５０４内部の１６個のカウンタ５０５〜５２０が０になる。

次に、表示データが１ピクセル分ずつ入出力インターフェイス回路１０５からＲＧＢ最大値抽出回路５０１に転送される。ＲＧＢ最大値抽出回路５０１では１ピクセルのＲ（赤）、Ｇ（緑）、Ｂ（青）データ中の階調の最大値を選択し、セレクタ５０３に出力する。

セレクタ５０３は、このＲＧＢ最大値抽出回路５０１の出力をヒストグラム境界設定レジスタ５０２の値と対比する。ここで、ヒストグラム境界設定レジスタ５０２の設定例について図８を用いて説明する。

セレクタ５０３はＲＧＢ最大値抽出回路５０１の出力を得た後、その出力値がカウントアップ値のどのレンジに存在するかを検討する。そして、そのレンジに対応したカウンタをカウントアップすべく出力信号を決定する。

図８の設定では、ＲＧＢ最大値抽出回路５０１の出力が２５４又は２５５の場合、セレクタ５０３の出力５４８がアクティブとなる。ヒストグラムカウンタ５０４内のカウンタ５０５がカウントアップされる。一方、出力信号線５４９から５６３はアクティブとならず、ヒストグラムカウンタ５０４内のカウンタ５０６から５２０はカウントアップされない。

これに対し、ＲＧＢ最大値抽出回路５０１の出力が２５３又は２５２の場合、セレクタ５０３の出力５４９がアクティブとなり、他の出力信号線、５４８及び５５０ないし５６３はアクティブとならない。これにより、ヒストグラムカウンタ５０４内のカウンタ５０６のみがカウントアップされる。

また、ＲＧＢ最大値抽出回路５０１の出力が「２００」（カウンタ５２０の最小カウントアップ範囲）未満であるときは、出力５４８から５６３のいずれもアクティブとならず、カウンタ５０５ないし５２０はカウントアップされない。

このようにヒストグラム境界設定レジスタ５０２の設定値とＲＧＢ最大値抽出回路５０１の出力に従って、セレクタ５０３の出力が決定される。結果、ヒストグラムカウンタ５０４内の各カウンタは適宜カウントアップされる。

このようにして、１フレーム分の表示データを入力するとヒストグラム境界レジスタ５０２に設定された境界ごとのピクセル数がヒストグラムカウンタ５０４内に蓄積される。

次に係数演算回路１０７の動作について説明する。

ヒストグラム累積値演算回路１０６が求めた各カウンタの値より、係数演算回路１０７はピクセル伸張係数を演算により導出する。以下詳細な演算方法について述べる。

セレクタ５２２はカウンタ５０５の値が閾値格納レジスタ５２１の値より小さい場合は”０”を出力し、カウンタ５０５の値が閾値格納レジスタ５２１の値以上である場合はカウンタ５０５の値を出力する。ゆえに、加算器５２５の出力は、カウンタ５０５の値が閾値格納レジスタ５２１の値以上の時にはカウンタ５０５とカウンタ５０６の値の和となり、カウンタ５０５の値が閾値格納レジスタ５２１の値未満の時にはカウンタ５０６の値となる。

同様に加算器５２６〜５３９の値は、カウンタ５０５の値が閾値格納レジスタ５２１の値以上の時には、階調２５５から対応するカウンタに対応する階調までの累積値となり、カウンタ５０５の値が閾値格納レジスタ５２１の値未満の時には、階調２５５、２５４を除いた、２５３階調から対応するカウンタに対応する階調までの累積値となる。

セレクタ５２４は、２５３階調から対応するカウンタに対応する階調までの累積値５２６〜５３９とスレッシュホルド判定値格納レジスタ５２３の値を比較し、スレッシュホルド判定値格納レジスタ５２３の値より小さい累積値の中で、最大の階調に対応する階調値を出力する。このセレクタ５２４の出力が１フレーム分の表示データから得られた、フレームのピクセル伸張係数となる。

しかし、１フレームのみでピクセル伸張係数及びピクセル伸張係数から導かれるバックライト輝度及び階調輝度特性を決定するのは輝度の変動を伴い、フリッカの原因となる。

そこでレジスタ５４０、５４２、５４４、５４６で直近４フレームのピクセル伸張係数を加算し、その各ピクセル伸張係数の平均を割算器５４７で導出する。これにより、１フレームごとの輝度の変動が少なくなり、フリッカの発生を抑制し、良好な表示状態を得ることができる。

この平均化したピクセル伸張係数が最終的なピクセル伸張係数としてバックライトコントローラ１０８とピクセル伸張回路１０９に出力される。

この第１の実施の形態の回路を、白地に黒で文字が書いてあるような２値画像の場合に適用することを考える。白黒画像のような２値のときには、ヒストグラムは図９のようになる。この場合、２５５階調のピクセル数は十分に大きくなるので、本発明において、セレクタ５２２はレジスタ５０５の値を出力し、加算器５２５の値は、スレッシュホルド判定値格納レジスタ５２３の値よりも大きくなる。従って、セレクタ５２４はピクセル伸張係数として、階調最大値の２５５を出力する。結果、白背景の輝度が下がり、画面が暗くなるようなことはない。

また、雲や雪の画像のように、高輝度ではあるが微妙な陰影の付いた画像においては、ヒストグラムは図１０のようになる。この場合、２５３階調のピクセル数も充分大きいので、加算器５２５の値は、スレッシュホルド判定値格納レジスタ５２３の値よりも大きくなる。したがって、セレクタ５２４はピクセル伸張係数として、階調の最大値２５５を出力するので、白背景の輝度が下がり、画面が暗くなるようなことはない。

また、本実施の形態では、閾値格納レジスタ５２１の設定値を「０」とすることにより、レジスタ５０５に１以上の値が入っていれば、必ずセレクタ５２２の出力はレジスタ５０５の値となる。従って、閾値格納レジスタ５２１を２５５階調と２５４階調の画素数を計算するかしないかを指定するためのレジスタとして使用することもできる。

本発明の閾値格納レジスタ５２１をＣＰＵ１０２によって書き換えることができるようにすることも考えられる。例えば２値画像の多い文書データなどの場合は、閾値格納レジスタ５２１の値を小さめにし、テレビ画像の表示など光源の映り込みなどが多い画像の場合には、閾値格納レジスタ５２１の値を大き目に設定することにより、より画質を落とさず、低電力化できる。

さらに、スレッシュホルド判定値格納レジスタ５２３はＣＰＵ１０２によって書き換えることができるので、図１１に示すように階調−輝度特性が最高階調(２５５階調)付近で上に凸な特性である場合に、スレッシュホルド判定値格納レジスタ５２３の設定値を大きくすることにより、より低電力化を行うことができる。

さらに、経年劣化によりバックライトの輝度が下がるような場合においても、ＣＰＵにより、使用開始からの年月を計測し、使用年月が一定以上経過した時点で、スレッシュホルド判定値格納レジスタ５２３の値を小さくすることにより、画面の輝度が低下しすぎるのを防ぐことができる。

また本実施の形態では、ＲＧＢ最大値抽出回路５０１にてＲ，Ｇ，Ｂのデータの中の最大値を選んでヒストグラム化したが、これは本発明に制限を加えるものではなく、Ｒ，Ｇ，Ｂデータから算出した輝度を用いてヒストグラムを算出しても良いし、またＲ，Ｇ，Ｂのデータ全てを用いてヒストグラム化しても良い。さらに表示システムの色特性により、高階調の色特性が視覚により大きな影響を与える色（一般的にはＧ（緑））のみでヒストグラムを構成しても良い。このようにヒストグラムの構成方法は、本特許に制限を与えるものではない。

さらに、Ｒ，Ｇ，Ｂ個別にヒストグラムを作成し、高階調の色特性が視覚により大きな影響を与えない色（一般的にはＢ（青））のみ、最高階調を含む特定階調のピクセル数をヒストグラムの累積値に加えない構成としても良いし、また、ヒストグラムの累積値に最高階調を含む特定階調のピクセル数を加えない色は、複数（例えば、Ｂ（青）とＲ（赤））でも良い。このように構成することにより、より画質に影響を与えず、表示装置の表示特性にあった低消費電力化を行うことができる。

（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。本実施の形態の表示装置全体の構成は第1の実施の形態のそれと同様である。本実施の形態では表示装置駆動回路１０１内のヒストグラム累積値演算回路１０６と係数演算回路１０７の中の構成が第１の実施の形態とは異なるが、入出力インターフェイス１０５やピクセル伸張回路１０９、バックライトコントローラ１０８、液晶コントローラ１１０、駆動回路内メモリ１１３、タイミング制御回路１１４等は、同じ動作を行う。また、表示装置駆動回路１０１以外の部分についても、実施の形態１と同じ動作を行う。

第２の実施の形態のヒストグラム累積値演算回路１０６０及び係数演算回路１０７０の詳細ブロック図を図１２に示す。

このヒストグラム累積値演算回路１０６０はＲＧＢ最大値抽出回路５０１とヒストグラムカウンタ５０４より構成される。一方、係数演算回路１０７０はモード設定レジスタ１１０１、セレクタ１１０２、加算器１１０３、セレクタ１１０４、カウンタ１１０５、スレッシュホルド判定値格納レジスタ１１０６、平均化回路１１０７から構成される。

ＲＧＢ最大値抽出回路５０１は入出力インターフェイス回路１０５から送信される１ピクセルの赤（Ｒ）、緑（Ｇ）、青（Ｂ）のデータの中の最大値を選び、セレクタ５０３へ出力する回路であり、第１の実施の形態と同様の回路構成である。

ヒストグラムカウンタ５０４０は、１フレーム分の表示データからヒストグラムを作成する。ヒストグラムの作成が終了すると、フレーム終了信号１１０８を加算器１１０３及びカウンタ１１０５に出力する点で第１の実施の形態のヒストグラムカウンタ５０４と相違する。

モード設定レジスタ１１０１は最大階調のカウント値を係数演算に含めるか否かのモードの選定を行うレジスタである。このレジスタが「１」のときは、ヒストグラムに最大階調のカウント値を含めないことを示し、「０」であるときは最大階調のカウント値を含めることを示す。このモード設定レジスタ１１０１はレジスタライト信号をトリガーとして書き換えることが想定されている。

セレクタ１１０２はモードレジスタ１１０１がモード「１」であり、且つ、カウンタ１１０５が２５６の時、出力が「０」であり、それ以外のときは、ヒストグラムデータ１１０９をそのまま出力するセレクタである。

加算器１１０３は、セレクタ１１０４の出力が「０」のとき、図示しない内部クロックをトリガーとして、セレクタ１１０２の出力を現在保持している値に加算して保持し、出力する加算器である。

セレクタ１１０４は、加算器１１０３の出力がスレッシュホルド判定値格納レジスタ１１０６の値未満である時、「０」を出力し、加算器１１０３の出力がスレッシュホルド判定値格納レジスタ１１０６の値以上である時、「１」を出力する、セレクタである。

カウンタ１１０５は、フレーム終了信号１１０８で２５６にプリセットされ、セレクタ１１０４の出力が「０」且つフレーム終了信号１１０８が「１」の時、内部クロックに同期して１ずつデクリメントするデクリメントカウンタである。カウンタ１１０５は内部クロックの立ち上がりをトリガーとして動作する。

スレッシュホルド判定値格納レジスタ１１０６は、ヒストグラム累積値がスレッシュホルド判定値格納レジスタ５２３の値よりも小さい中で最小の階調をスレッシュホルド階調とする判定値を格納するためのレジスタである。第１の実施の形態のスレッシュホルド判定値格納レジスタ５２３と同じ機能を有する。モード設定レジスタ１１０１同様、レジスタライト信号をトリガーとして書き換えることが想定されている。

平均化回路１１０７はフリッカ防止のために直近数フレームのピクセル伸張係数平均値を求めるものであり、第１の実施の形態のレジスタ５４０、５４２、５４４、５４６、加算器５４１、５４３、５４５及び割算器５４７の構成と同様である。

図１３は、第２の実施の形態の係数演算回路１０７０の動作を示すタイミングチャートである。以上の構成及び図１３のタイミングチャートを踏まえて第２の実施の形態の動作を説明する。

ヒストグラムカウンタ５０４０は、ヒストグラムの作成を完了すると、フレーム終了信号１１０８を出力する。２５５階調から順番に内部クロックに同期して一階調ずつヒストグラムデータ１１０９をセレクタ１１０２に出力する。

カウンタ１１０５は、既述の通り、フレーム信号で２５６にプリセットされ、セレクタ１１０４の出力が「０」且つフレーム終了信号１１０８が「１」の時、内部クロックに同期して１ずつデクリメントする。

フレーム終了信号１１０８がアクティブ（「１」）になったとき、セレクタ１１０４の出力は「０」である。よって、フレーム終了信号１１０８がアクティブ（「１」）になると、カウンタ１１０５は内部クロックの立ち上がりタイミングで２５６から１ずつデクリメントを開始する。

図１３の動作条件ではモード設定レジスタ１１０１の値は「１」である。すなわち、最大階調のカウント値をピクセル伸張係数の累積値に含めることは無い。よって、カウンタ１１０５が２５６の時、セレクタ１１０２の出力は「０」となり、２５５階調時のヒストグラム値２５５Ｄは出力されない。一方、２５４階調以下のヒストグラム値は、カウンタ１１０５が２５５以下となるのでセレクタ１１０２の動作条件を具備する。よって、２５４階調のヒストグラム値２５４Ｄ，２５３階調のヒストグラム値２５３Ｄ，・・というようにヒストグラムカウンタ出力を内部クロックの立ち上がりタイミングに同期してセレクタ１１０２が出力する。

セレクタ１１０４の出力が「０」のとき、加算器１１０３はセレクタ１１０２の出力を現在保持している値に加算して保持し出力する。従って、加算器１１０３の出力は、１クロック目はセレクタ１１０２の出力が「０」のため「０」、２クロック目は、セレクタ１１０２の出力が「２５４Ｄ」のため「２５４Ｄ」、３クロック目は、セレクタ１１０２の出力が「２５３Ｄ」のため「２５４Ｄ＋２５３Ｄ」 と増加していく。

ここでスレッシュホルド判定値格納レジスタ１１０６の値が「２５４Ｄ＋２５３Ｄ＋２５２Ｄ＋２５１Ｄ＋２５０Ｄ」より大きく「２５４Ｄ＋２５３Ｄ＋２５２Ｄ＋２５１Ｄ＋２５０Ｄ＋２４９Ｄ」より小さいとする。セレクタ１１０４は、加算器の出力が「２５４Ｄ＋２５３Ｄ＋２５２Ｄ＋２５１Ｄ＋２５０Ｄ＋２４９Ｄ」となると動作条件を具備するため、「１」を出力する。

このセレクタ１１０４の出力値の変化により、カウンタ１１０５の動作条件を満たさなくなるため、カウンタ１１０５はデクリメントを停止する。また、加算器１１０３の動作条件も満たさなくなるため、こちらも加算を停止し現在の値を保持し続ける。このときのカウンタ１１０５の値（図１３では「２４９」）が１フレーム分のピクセル伸張係数として出力される。

この１フレーム分のピクセル伸張係数を平均化回路１１０７に出力する。複数フレームのピクセル伸張係数の平均をとった値が、ピクセル伸張係数として、図３のバックライトコントローラ１０８及びピクセル伸張回路１０９に出力される。

このように動作することにより、本第２の実施の形態は、白地に黒い文字のような２値画像の場合には、ＣＰＵ１０２がアプリケーションを判断することにより、モード設定レジスタ１１０１に“０”を書き、２５５階調のヒストグラム値を含めてピクセル伸張係数を決めるので、２値画像であっても、輝度が下がることなく、良好な画質を保つことができる。

自然画が多いデジカメ画像を表示するような場合には、ＣＰＵ１０２がアプリケーションを判断することにより、モードレジスタ１１０１に“１”を書き、２５５階調のヒストグラム値を除いてピクセル伸張係数を決めるので、２５５階調にあるピークを計算に入れないので、画質をあまり劣化させることなく、消費電力を下げることができる。

（第３の実施の形態）
次に第３の実施の形態について説明する。

図１４は第３の実施の形態のブロック図である。

この第３の実施の形態では、第１の実施の形態の表示装置に対して、バックライト１１１の照度を計測する照度センサ１３０１と、当該照度センサ１３０１を制御するための照度センサ制御回路１３０２を表示駆動装置１０１内に有する点で第１の実施の形態と相違する。

この第３の実施の形態では、ＣＰＵ１０２が入出力インターフェイス回路１０５を通して、バックライト照度取得命令を発行するとバックライトの照度を取得し、ＣＰＵ１０２に報告する。ＣＰＵ１０２は、システム立ち上げ時などに、バックライト照度を取得し、バックライト照度が大きいときには、スレッシュホルド判定値格納レジスタ５２３の値を大きくすることにより、良好な省電力特性を得る。また、経年劣化などにより、バックライト照度が小さくなった場合にはスレッシュホルド判定値格納レジスタ５２３の値を小さくすることにより、画面の輝度が低下しすぎるのを防ぐことができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。

本発明はバックライトと液晶などの透過率を制御する素子を用いた表示装置、たとえば、液晶表示装置を用いたテレビやパーソナルコンピュータ、携帯電話などといった電子機器に適用可能である。

本発明におけるピクセル伸張係数及びスレッシュホルド判定値を説明するための概念図である。 本発明におけるピクセル伸張係数の下限値を説明するための概念図である。 本発明の第１の実施の形態の表示装置駆動回路のブロック図である。 本発明に関わるヒストグラムの例を示す図である。 本発明の第１の実施の形態に関わるバックライトコントローラの動作及び液晶画面の階調輝度特性の対応を表すグラフである。 本発明の第１の実施の形態に関わるピクセル伸張についての概念図である。 本発明の第１の実施の形態に関わるヒストグラム累積値演算回路、係数演算回路の詳細ブロック図である。 本発明の第１の実施の形態に関わるヒストグラム境界設定レジスタの設定例である。 本発明の第１の実施の形態の説明に関わる白黒の２値画像のヒストグラムの例を示す図である。 本発明の第１の実施の形態の説明に関わる高輝度ではあるが微妙な陰影の付いた画像のヒストグラムの例を示す図である。 本発明の第１の実施の形態の説明に関わる階調−輝度特性が最高階調付近で上に凸な特性の画像のヒストグラムの例を示す図である。 本発明の第２の実施の形態に関わるヒストグラム累積値演算回路、係数演算回路のブロック図である。 本発明の第２の実施の形態の係数演算回路の動作を示すタイミングチャートである。 本発明の第３の実施の形態の表示装置駆動回路のブロック図である。 本発明の前提の説明に関わる最大階調に突出したピークを持つヒストグラムの例を示す図である。 本発明の前提の説明に関わる画面内に光源が入る画像の例である。 本発明の前提の説明に関わるアナログ・デジタル変換時にピークが最高階調に偏ることを説明する図である。

符号の説明

１００…表示装置、１０１…表示装置駆動回路、１０２…中央処理装置（ＣＰＵ）、
１０３…表示メモリ、１０４…内部バス、
１０５…入出力インターフェイス回路、１０６…ヒストグラム累積値演算回路、
１０７…係数演算回路、１０８…バックライトコントローラ、
１０９…ピクセル伸張回路、１１０…液晶コントローラ、
１１１…バックライト、１１２…液晶画面、１１３…駆動回路内メモリ、
１１４…タイミング制御回路、
５０１…ＲＧＢ最大値抽出回路、５０２…ヒストグラム境界設定レジスタ、
５０３…セレクタ、５０４…ヒストグラムカウンタ、
５２１…閾値格納レジスタ、５２２…セレクタ、
５２３…スレッシュホルド判定値格納レジスタ、５２４…セレクタ、
５２５〜５３９…加算器、５４０、５４２、５４４、５４６…レジスタ、
５４１、５４３、５４５…加算器、５４７…割算器、
１０６０…ヒストグラム累積値演算回路、１０７０…係数演算回路、
１１０１…モード設定レジスタ、１１０２…セレクタ、１１０３…加算器、
１１０４…セレクタ、１１０５…カウンタ、
１１０６…スレッシュホルド判定値格納レジスタ、１１０７…平均化回路

Claims (14)

1. 光量を制御可能な光源と、前記光源の前面に配置された光の透過率を制御する透過率制御素子を制御することにより表示を行う表示装置とを駆動する表示装置駆動回路であって、
   表示画像の最高階調を除いて該表示装置駆動回路は表示画像の階調ごとの画素数を累計し、累計対象の最高階調からの累計値が、全画素数の一定の割合に達した閾値階調を最大階調として表示画像データを伸張し、前記最大階調表示時に前記閾値階調の表示輝度に相当する輝度になるように前記光源を制御することを特徴とする表示装置駆動回路。
2. 表示画像フレームのヒストグラムを計算するヒストグラム累積値演算回路と、
   ピクセル伸張係数を算出する係数演算回路と、
   ピクセル伸張回路を含む、光源及び表示装置を駆動する表示装置駆動回路であって、
   前記ヒストグラム累積値演算回路は各階調の画素数を表示画像フレーム単位で合計して出力し、
   前記係数演算回路は前記各階調の合計値から前記ピクセル伸張係数を導出して、出力ピクセル伸張係数を出力し、
   前記ピクセル伸張回路は前記出力ピクセル伸張係数が最高階調となるように前記表示画像フレームの階調を伸張することを特徴とする表示装置駆動回路。
3. 請求項２記載の表示装置駆動回路であって、前記ヒストグラム累積値演算回路は表示画像フレームの最高階調の画素数を出力しないことを特徴とする表示装置駆動回路。
4. 請求項２記載の表示装置駆動回路であって、前記ヒストグラム累積値演算回路は閾値格納用レジスタを有し、前記最高階調の画素数が前記閾値格納用レジスタの値より大きいときのみ、前記最高階調の画素数を出力することを特徴とする表示装置駆動回路。
5. 請求項２記載の表示装置駆動回路であって、前記ヒストグラム累積値演算回路はモード切り替え用レジスタを有し、前記モード切り替え用レジスタの設定によって前記最高階調の画素数を出力することを特徴とする表示装置駆動回路。
6. 請求項２記載の表示装置駆動回路であって、前記ヒストグラム累積値演算回路は前記各階調の画素数をそれぞれ異なる信号線で出力することを特徴とする表示装置駆動回路。
7. 請求項２記載の表示装置駆動回路であって、前記ヒストグラム累積値演算回路は前記各階調の画素数を同じ信号線で逐次出力することを特徴とする表示装置駆動回路。
8. 請求項２記載の表示装置駆動回路であって、前記係数演算回路はスレッシュホルド判定値を保持するスレッシュホルド判定値格納レジスタを含み、前記係数演算回路は順次高階調のものから前記各階調の画素数を加算し、前記スレッシュホルド判定値と対比して前記表示画像フレーム毎の前記ピクセル伸張係数を決定することを特徴とする表示装置駆動回路。
9. 請求項８記載の表示装置駆動回路であって、前記係数演算回路は複数の前記表示画像フレーム毎に前記ピクセル伸張係数を導出し、その平均値を前記出力ピクセル伸張係数として出力することを特徴とする表示装置駆動回路。
10. 請求項２記載の表示装置駆動回路であって、前記ピクセル伸張回路は前記出力ピクセル伸張係数以下の階調を線形に伸張することを特徴とする表示装置駆動回路。
11. 請求項８記載の表示装置駆動回路であって、更にＣＰＵ及び照度センサを有し、前記照度センサが取得した照度によって、前記ＣＰＵが前記スレッシュホルド判定値格納レジスタの値を書き換えることを特徴とする表示装置駆動回路。
12. 請求項２ないし１１のいずれか１項記載の表示装置駆動回路であって、更にバックライト及びバックライトコントローラを含み、前記ピクセル伸張係数に応じて前記バックライトコントローラがバックライトを制御することを特徴とする表示装置駆動回路。
13. 請求項２ないし１２のいずれか１項記載の表示装置駆動回路を含むことを特徴とする表示装置。
14. 請求項１３記載の表示装置を含むことを特徴とする電子機器。

Images