JP2008541496A - 誤り訂正符号を復号化する方法 - Google Patents

誤り訂正符号を復号化する方法 Download PDF

Info

Publication number
JP2008541496A
JP2008541496A JP2006529345A JP2006529345A JP2008541496A JP 2008541496 A JP2008541496 A JP 2008541496A JP 2006529345 A JP2006529345 A JP 2006529345A JP 2006529345 A JP2006529345 A JP 2006529345A JP 2008541496 A JP2008541496 A JP 2008541496A
Authority
JP
Japan
Prior art keywords
decoding
node processor
sum
bit
normalized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006529345A
Other languages
English (en)
Other versions
JP5138221B2 (ja
Inventor
ジャン、ジュンタン
グ、ダクィン
ジャン、ジンユン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Research Laboratories Inc
Original Assignee
Mitsubishi Electric Research Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Research Laboratories Inc filed Critical Mitsubishi Electric Research Laboratories Inc
Publication of JP2008541496A publication Critical patent/JP2008541496A/ja
Application granted granted Critical
Publication of JP5138221B2 publication Critical patent/JP5138221B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658Scaling by multiplication or division
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1191Codes on graphs other than LDPC codes
    • H03M13/1194Repeat-accumulate [RA] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1191Codes on graphs other than LDPC codes
    • H03M13/1194Repeat-accumulate [RA] codes
    • H03M13/1197Irregular repeat-accumulate [IRA] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6583Normalization other than scaling, e.g. by subtraction

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

誤り訂正符号を復号化する方法は、ビットノードプロセッサによって生成されるメッセージを正規化するとともに、検査ノードプロセッサによって生成されるメッセージを正規化する。この復号化は、従来のmin−sum復号法および正規化min−sum復号法と比較した場合に大幅に向上したパフォーマンスを有する。同時に、2D正規化min−sum復号化は、ウォーターフォール領域およびエラーフロア領域においてBP復号法と同様およびBP復号法よりも良好なパフォーマンスを有する。さらに、2D正規化min−sum復号法に必要な計算複雑性は従来のBP復号化よりもはるかに低い。2D正規化min−sum復号化はまた、2Dオフセットmin−sum復号化に拡張することも可能である。

Description

本発明は、包括的には誤り訂正符号(ECC)の復号化に関し、特に、LDPC符号およびRA(repeat accumulate)符号用の正規化min−sumデコーダに関する。
効率的かつ信頼性の高いデータストレージおよび通信には、実用的な誤り訂正符号の符号化方法および復号化方法が要求される。ビリーフ伝播(BP)復号化を使用した低密度パリティ検査(LDPC)符号が、シャノン限界に近いパフォーマンスを提供することが分かっている。特に、中でも非正則LDPC符号は、多くの用途に最良である。各種の非正則LDPC符号が受け入れられており、DVB/DAB、有線ADSL、IEEE802.11n、およびIEEE802.16等の各種通信規格およびストレージ規格に考慮されている。しかし、非正則LDPCデコーダのパフォーマンスは最適に達していないことが分かっている。
こういったLDPC符号用のBP復号化は、優れたパフォーマンスを提供するが、ハードウェア実装が複雑すぎる。BP復号化は、単純な最小演算を有する検査ノードプロセッサによって簡易化することができ、この結果として、min−sum復号法が生まれた。min−sum復号法は、実装があまり複雑ではないが、その一方で、BP復号化と比較してパフォーマンスが劣る。min−sum復号法は、検査ノードプロセッサでの線形事後正規化によって向上させることができ、これは、正規化min−sum復号法と呼ばれる。それにもかかわらず、なお、非正則LDPC符号を復号化する場合に、特に、正規化min−sum復号法のパフォーマンスとBP復号化のパフォーマンスとの間には大きな差がある。
LDPC符号
LDPC符号は、最初に、1960年代にGallagerによって述べられた。LDPC符号は、シャノン限界に驚く程近いパフォーマンスを有する。符号長Nおよび次元Kを有するバイナリ(N,K)LDPC符号は、(N−K)行およびN列のパリティ検査行列Hによって定義される。行列Hの大半のエントリは、ゼロであり、ごく少数のエントリが1であるため、行列Hは、疎である。行列Hの各行は、チェックサムを表し、各列は、変数、たとえば、ビットまたはシンボルを表す。Gallagerによって述べられたLDPC符号は、正則である。すなわち、パリティ検査行列Hは、一定の重みの行および列を有する。
1993年に、同様の反復法が「ターボ符号」として知られる新種の符号に対して、非常に良好なパフォーマンスを有することが示された。ターボ符号の成功は、部分的に、LDPC符号および反復復号法に対する関心が大きく復活したことによるものであった。ターボ符号およびLDPC符号の両方、並びに「ターボ積符号」および「RA符号」等の関連する他の符号用の反復復号法のパフォーマンスを向上させることに対して、相当量の研究が近年なされている。たとえば、2003年8月に、IEEE Communications Magazineの特別号は、この研究に捧げられた。概観については、C. Berrou著「The Ten-Year-Old Turbo Codes are entering into Service」(IEEE Communications Magazine, vol. 41, pp. 110-117, August 2003)並びにT. RichardsonおよびR. Urbanke著「The Renaissance of Gallager's Low-Density Parity Check Codes」(IEEE Communications Magazine, vol. 41, pp. 126-131, August 2003)を参照願いたい。
正則LDPC符号は、行および列の重みが変化する非正則LDPC符号に拡張することができる。非正則LDPC符号は、変数および検査ノードのそれぞれの次数分布を定義する次数分布多項式v(x)およびc(x)によって特定される。より具体的には、v(x)およびc(x)を下式(1)(2)とする。
Figure 2008541496
式中、変数dvmaxおよびdcmaxは、それぞれ最大変数ノード次数および最大検査ノード次数であり、v(c)は、次数jの変数(検査)ノードから派生するエッジの割合を表す。理論上および経験上の両方で、次数分布が適宜選択された場合、非正則LDPC符号のほうが正則LDPC符号よりも性能面で優れることが示されている。
正則および非正則のLDPC符号は、硬判定法、軟判定法、および複合判定法によって復号化することができる。最良の軟判定復号化は、BPであり、最良のLDPC符号エラーパフォーマンスを提供する。
BP復号化
従来のBP復号化について図1に示すように、検査ノードプロセッサ110およびビットノートプロセッサ120が順次動作し、その間、信頼性メッセージをビリーフ伝播原理に基づいて互いに渡し合う。ここで、Uch130は、通信路からの対数尤度比である。BPデコーダの実際の実装に関する主な問題は、「双曲線正接」関数に複雑性が非常に高い計算が必要な、検査ノードプロセッサに起因する。
検査に関わるビットの集合を、m×N(m)と表し、ビットnが関わる検査の集合を、M(n)と表す。また、N(m)/nを、ビットnが除外された集合N(m)として表し、M(n)/mを、検査mが除外された集合M(n)として表す。
i番目の反復に関連する以下の表記を定義する。
ch,n:通信路出力によって生成されるビットnの対数尤度比(LLR)
(i) mn:検査mからビットノードnに送られるビットnのLLR
(i) mn:ビットノードnから検査ノードmに送られるビットnのLLR
(i) :各反復において計算されるビットnの事後確率LLR
従来のBP復号法は、以下のステップを含む。
初期化
i=1かつ最大反復数をImaxと設定する。各mおよびn毎に、V(0) mn=Uch,nと設定する。
ステップ1
水平ステップにより、1≦n≦Nおよび各m∈M(n)毎に、下式(3)を処理する。
Figure 2008541496
垂直ステップにより、1≦n≦Nおよび各m∈M(n)毎に、下式(4)(5)を処理する。
Figure 2008541496
ステップ2
硬判定および終了判定基準をテストする。(^)W(i)=[(^)W(i) ]を、V(i) >0の場合には(^)W(i) =1となり、その他の場合には(^)W(i)=0となるように生成する(ここで、(^)は、その後ろの文字の上に^が付されることを意味している)。H(^)w(i)の場合、または最大反復回数に達した場合、(^)W(i)を復号化符号語(decoded codeword)として出力し、復号反復を終了し、その他の場合にはi=i+1と設定してステップ1に戻る。
ステップ3
(^)W(i)を復号化符号語として出力する。
min−sum復号化
図2に示すように、従来のmin−sum復号化は、双曲線正接関数の積を、min−sum演算として近似することによって検査ノードプロセッサ210での従来のBP復号化を簡易化する。min−sumの検査ノードでの更新規則は、下式(6)と変更される。
Figure 2008541496
min−sum復号化は、比較演算および加算演算しか必要としないため、ハードウェアにおいて可能である。それにもかかわらず、従来のmin−sum復号化は、低いパフォーマンスを有する。
従来の正規化min−sum復号化
図3に示すように、従来の正規化min−sum復号化は、検査ノードプロセッサ210によって生成されるメッセージを正規化する(310)ことによってmin−sum復号化を向上させる。ここで、「A」300は、正規化係数を表す。正規化min−sum復号化の検査ノードでの更新規則は、下式(7)である。
Figure 2008541496
正規化min−sum復号法は、正則LDPC符号を復号化する場合に、従来のBPのパフォーマンスに近いパフォーマンスを有する。それにもかかわらず、多くの用途に好ましい非正則LDPC符号を復号化する場合、従来の正規化min−sum復号化のパフォーマンスとBPのパフォーマンスとの間の差は大きい。
したがって、すべてのLDPC符号に向けて正規化min−sum復号法を向上させることが望ましい。
2D正規化min−sum復号法では、min−sum復号化において検査ノードによって生成されるメッセージおよびビットノードによって生成されるメッセージが両方とも正規化される。この復号化は、従来のmin−sum復号法および正規化min−sum復号法と比較した場合に大幅に向上したパフォーマンスを有する。
同時に、2D正規化min−sum復号化は、ウォーターフォール領域およびエラーフロア領域においてBP復号法と同様およびBP復号法よりも良好なパフォーマンスを有する。
さらに、2D正規化min−sum復号法に必要な計算複雑性は、従来のBP復号化よりもはるかに低い。2D正規化min−sum復号化は、また、2Dオフセットmin−sum復号化に拡張することが可能である。
本発明の一実施形態では、正則および非正則のLDPC符号、並びに正則および非正則のRA符号等の誤り訂正符号用の2D正規化min−sumデコーダを提供する。
従来の正規化min−sum復号化では、検査ノードプロセッサにより生成されたビリーフメッセージが正規化演算によって後処理される。次いで、これら正規化されたビリーフメッセージに対して、ビットノードプロセッサが動作し、これは、従来のBP復号法と同じである。
非正則LDPC符号の場合、ビットの次数は、一定でない。したがって、異なる重みを有する、ビットから生成されるビリーフメッセージの確率分布は、同じでない。検査ノードプロセッサが異なる次数を有するこれらメッセージを等しく扱うことは、妥当でない。
したがって、本発明の一実施形態では、ビットノードプロセッサによって生成されるメッセージも、同様に正規化される。さらに、ビットノードの異なる重みに主に依存する可変正規化係数を用いる。2つの正規化演算があるため、本発明による方法を、2D正規化min−sum復号化と呼ぶ。
別の考慮事項は、可変正規化係数を用いることであり、これは、ビットノードおよび検査ノードの正規化係数が、異なる復号反復中に変化し得ることを意味する。たとえば、検査ノードプロセッサの正規化係数は、第1の所定復号反復回数(たとえば、10)に依存し、残りの復号反復中は一定である。これに加えて、または、これに代えて、ビットノードプロセッサの正規化係数は、第1の復号反復所定回数(たとえば、10)に依存し、残りの復号反復中は一定である。
まとめると、従来のmin−sum復号化および正規化min−sum復合化のパフォーマンスを向上させるために、以下の手順を提供する。
本発明では、検査ノードプロセッサによって生成されるメッセージを正規化するとともに、ビットノードプロセッサによって生成されるメッセージを正規化する。ビットノードプロセッサの正規化係数は、異なるビットノードの重みに依存し、検査ノードプロセッサおよびビットノードプロセッサの正規化係数は、復号反復回数に依存する。
図4は、本発明の一実施形態による誤り訂正符号の2D正規化min−sumデコーダを示す。Hを、LDPC符号を定義するパリティ検査行列とする。検査mに関わるビットの集合を、N(m)と表し、ビットnが関わる検査の集合を、M(n)と表す。また、N(m)/nを、ビットnが除外された集合N(m)として表し、M(n)/mを、検査mが除外された集合M(n)として表す。Uch,n430をビットnの対数尤度比(LLR)とし、これは、通信路出力から導き出される。U(i) mnを、ビットnのLLRとし、これは、i番目の復号反復において検査ノードmからビットノードnに送られる。V(i) mnを、ビットnのLLRとし、これは、ビットノードnから検査ノードmに送られる。
2D正規化min−sum復号化での正規化検査ノードプロセッサは、下式(8)を実行する。
Figure 2008541496
式中、dc(m)は、検査ノードmの次数を表し、A(i) dc(m)440は、反復iでの検査ノードmの正規化係数を表す。
2D正規化min−sum復号化での正規化ビットノードプロセッサは、下式(9)を実行する。
Figure 2008541496
式中、dv(n)は、ビットノードnの次数を表し、B(i) dv(n)450は、反復iでのビットノードnの正規化係数を表す。
2D正規化min−sum復号化のステップ1は、以下のサブステップを含む。
水平ステップにより、1≦n≦Nおよび各m∈M(n)毎に、下式(10)を処理する。
Figure 2008541496
垂直ステップにより、1≦n≦Nおよび各m∈M(n)毎に、下式(11)(12)を処理する。
Figure 2008541496
一方は水平ステップに、他方は垂直ステップにと、2つの正規化演算があるため、本発明の方法を2D正規化min−sum復号化と呼ぶ。
ステップ2およびステップ3は、従来の正規化min−sum復号化、すなわち、従来のBP復号のステップ2およびステップ3と同じである。
非正則LDPC符号の2D正規化min−sum復号化は、2Dオフセットmin−sum復号化に拡張することができる。オフセットmin−sum復号化では、ビリーフメッセージがオフセットパラメータx以上の絶対値を有する。この場合、これらメッセージの大きさは、xだけ減じられ、他の場合、ビリーフメッセージは、ゼロに設定される。
オフセット演算を使用する主な理由は、復号反復間の相関を低減すること、および誤り伝播を抑制することである。従来のオフセットmin−sum復号化の場合のように、検査ノードから送られるメッセージのみがオフセット演算を用いて再度処理される。それにもかかわらず、2Dオフセットmin−sum復号化では、検査ノードおよびビットノードによって生成される両方のメッセージが、オフセット演算を用いて再度処理される。
2Dオフセットmin−sum復号化のステップ1について、以下述べる。
水平ステップにより、1≦n≦Nおよび各m∈M(n)毎に、下式(13)を処理する。
Figure 2008541496
垂直ステップにより、1≦n≦Nおよび各m∈M(n)毎に、下式(14)(15)を処理する。
Figure 2008541496
ステップ2およびステップ3は、上述したものと同じである。
2Dオフセットmin−sum復号化は、上述した2D正規化min−sum復号化と同様のパフォーマンスゲインを提供する。
本発明の他の実施形態では、本発明による方法が、正則および非正則のRA符号に適用されることを理解されたい。
発明の効果
2D正規化min−sumデコーダの解析は、先行技術によるデコーダよりも良いパフォーマンス、より低い複雑性、および復号速度のトレードオフを示す。
図5は、従来のBP復号化501、2D正規化min−sum復号化502、従来の正規化min−sum復号化503、およびmin−sum復号化504の、Imax=200を有する(16200、7200)非正則LDPC符号を復号化する場合の語誤り率を比較する。2D正規化min−sum復号法は、BP復号化に匹敵するパフォーマンスを提供し、興味深いことに、高SNR領域において、BP復号化よりも低いエラーフロアを有する。
LDPC符号の従来のBPデコーダのブロック図である。 LDPC符号の従来のmin−sumデコーダのブロック図である。 LDPC符号の従来の正規化min−sumデコーダのブロック図である。 本発明の一実施形態による誤り訂正符号の2D正規化min−sumデコーダのブロック図である。 復号法の語誤り率(WER)を比較したグラフである。

Claims (14)

  1. ビットノードプロセッサによって生成されるメッセージを正規化することと、
    検査ノードプロセッサによって生成されるメッセージを正規化することと
    を含む誤り訂正符号を復号化する方法。
  2. 前記ビットノードプロセッサの正規化係数は、異なるビットノードの重みに依存し、前記検査ノードプロセッサおよび前記ビットノードプロセッサの正規化係数は、復号反復回数に依存する請求項1に記載の方法。
  3. 前記誤り訂正符号は、LDPC符号である請求項1に記載の方法。
  4. 前記LDPC符号は、正則である請求項3に記載の方法。
  5. 前記LDPC符号は、非正則である請求項3に記載の方法。
  6. 前記誤り訂正符号は、正則RA符号である請求項1に記載の方法。
  7. 前記誤り訂正符号は、非正則RA符号である請求項1に記載の方法。
  8. 前記ビットノードプロセッサの前記正規化係数は、前記検査ノードプロセッサによって生成されるメッセージのみを正規化する請求項2に記載の方法。
  9. 前記検査ノードプロセッサの前記正規化係数は、第1の所定復号反復回数に依存し、残りの復号反復中は、一定である請求項2に記載の方法。
  10. 前記検査ノードプロセッサの前記正規化係数は、前記ビットノードプロセッサからのメッセージのみを正規化する請求項2に記載の方法。
  11. 前記ビットノードプロセッサの前記正規化係数は、第1の復号反復所定回数に依存し、残りの復号反復中は、一定である請求項2に記載の方法。
  12. ビットノードプロセッサの前記正規化係数は、すべての復号反復中で一定である請求項2に記載の方法。
  13. 前記検査ノードプロセッサおよび前記ビットノードプロセッサの両方から生成されるメッセージを処理するオフセット演算により、前記正規化を置き換えることをさらに含む請求項1に記載の方法。
  14. オフセットパラメータx以上の絶対値を有するビリーフメッセージは、xだけ減じられた大きさを有し、その他の場合はゼロに設定される請求項13に記載の方法。
JP2006529345A 2005-05-20 2006-04-27 誤り訂正符号をmin−sum復号化する方法 Expired - Fee Related JP5138221B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/134,545 US7562279B2 (en) 2005-05-20 2005-05-20 2D-normalized min-sum decoding for ECC codes
US11/134,545 2005-05-20
PCT/JP2006/309209 WO2006123543A1 (en) 2005-05-20 2006-04-27 Normalized belief propagation decoding

Publications (2)

Publication Number Publication Date
JP2008541496A true JP2008541496A (ja) 2008-11-20
JP5138221B2 JP5138221B2 (ja) 2013-02-06

Family

ID=36602595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006529345A Expired - Fee Related JP5138221B2 (ja) 2005-05-20 2006-04-27 誤り訂正符号をmin−sum復号化する方法

Country Status (5)

Country Link
US (1) US7562279B2 (ja)
EP (1) EP1884023B1 (ja)
JP (1) JP5138221B2 (ja)
CN (1) CN101107782B (ja)
WO (1) WO2006123543A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070133A (ja) * 2011-09-21 2013-04-18 Jvc Kenwood Corp 復号装置および復号方法
JP2013098793A (ja) * 2011-11-01 2013-05-20 Toshiba Corp 半導体メモリ装置および復号方法
US8601337B2 (en) 2009-06-19 2013-12-03 Mitsubishi Electric Corporation Decoding method and decoding device
JP2014027704A (ja) * 2008-08-15 2014-02-06 Lsi Corp 複数のチェックノード・アルゴリズムを用いる誤り訂正デコーダ
JP2018182735A (ja) * 2017-04-04 2018-11-15 シーゲイト テクノロジー エルエルシーSeagate Technology LLC プリサチュレーション補償付き低密度パリティチェック(ldpc)デコーダ

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1881610B1 (en) * 2005-05-13 2015-06-03 NEC Corporation Weighted LDPC decoding using the MaxLog approximation
US7797613B1 (en) * 2006-02-22 2010-09-14 Aquantia Corporation Digital implementation of an enhanced minsum algorithm for error correction in data communications
US20080109698A1 (en) * 2006-07-25 2008-05-08 Legend Silicon Hybrid min-sum decoding apparatus with low bit resolution for ldpc code
US20110173509A1 (en) * 2006-09-18 2011-07-14 Availink, Inc. Bit mapping scheme for an ldpc coded 16apsk system
US8369448B2 (en) * 2006-09-18 2013-02-05 Availink, Inc. Bit mapping scheme for an LDPC coded 32APSK system
FR2912574B1 (fr) * 2007-02-13 2010-09-17 Commissariat Energie Atomique Procede de decodage a passage de messages et a convergence forcee.
US8151171B2 (en) * 2007-05-07 2012-04-03 Broadcom Corporation Operational parameter adaptable LDPC (low density parity check) decoder
WO2008142683A2 (en) * 2007-05-21 2008-11-27 Ramot At Tel Aviv University Ltd. Memory-efficient ldpc decoding
CN101453220B (zh) * 2007-12-03 2012-02-01 华为技术有限公司 用于重复累积码编码的交织方法和编码方法及相应设备
US8156409B2 (en) * 2008-02-29 2012-04-10 Seagate Technology Llc Selectively applied hybrid min-sum approximation for constraint node updates of LDPC decoders
US8370711B2 (en) 2008-06-23 2013-02-05 Ramot At Tel Aviv University Ltd. Interruption criteria for block decoding
JP5365601B2 (ja) * 2010-09-30 2013-12-11 株式会社Jvcケンウッド 復号装置および復号方法
CN102412843B (zh) * 2011-07-28 2013-06-19 清华大学 自适应的归一化最小和ldpc译码方法及译码器
KR101926608B1 (ko) 2012-08-27 2018-12-07 삼성전자 주식회사 경 판정 디코딩 방법 및 이를 이용한 저밀도 패리티 체크 디코더
US20140313610A1 (en) * 2013-04-22 2014-10-23 Lsi Corporation Systems and Methods Selective Complexity Data Decoding
CN103607208A (zh) * 2013-11-25 2014-02-26 上海数字电视国家工程研究中心有限公司 基于归一化修正因子序列的ldpc最小和译码方法
EP2892157A1 (en) * 2014-01-02 2015-07-08 Alcatel Lucent Offset Min-Sum decoding of LDPC codes
US10171110B1 (en) 2017-07-03 2019-01-01 Seagate Technology Llc Sequential power transitioning of multiple data decoders
CN107968657B (zh) * 2017-11-28 2021-05-18 东南大学 一种适用于低密度奇偶校验码的混合译码方法
US10892777B2 (en) 2019-02-06 2021-01-12 Seagate Technology Llc Fast error recovery with error correction code (ECC) syndrome weight assist

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006059688A1 (ja) * 2004-12-02 2006-06-08 Mitsubishi Denki Kabushiki Kaisha 復号装置及び通信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891782B1 (ko) * 2002-06-11 2009-04-07 삼성전자주식회사 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법
KR20040101743A (ko) * 2003-05-26 2004-12-03 삼성전자주식회사 통신 시스템에서 저밀도 패리티 검사 코드의 복호 장치 및방법
US7418468B2 (en) * 2004-02-13 2008-08-26 University Of Alberta Low-voltage CMOS circuits for analog decoders

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006059688A1 (ja) * 2004-12-02 2006-06-08 Mitsubishi Denki Kabushiki Kaisha 復号装置及び通信装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN6011067090; 和田山 正: 低密度パリティ検査符号とその復号法 , 20020605, pp.76-85, 株式会社トリケップス *
JPN6011067091; Juntan Zhang,他3名: 'Improved min-sum decoding of LDPC codes using 2-dimensional normalization' Global Telecommunications Conference, 2005. GLOBECOM '05. IEEE , 20051128, pp.1187-1192 *
JPN6011067092; Nhan Nguyen,他3名: 'A 0.8V CMOS analog decoder for an (8,4,4) extended Hamming code' Circuits and Systems, 2004. ISCAS '04. Proceedings of the 2004 International Symposium on Vol.1, 20040523, pp.I-1116 - I-1119 *
JPN6012048284; 大橋 章範,他1名: '高速フェージング通信路における正規化BP-basedアルゴリズム及びオフセットBP-basedアルゴリズムの特性解析' 電子情報通信学会技術研究報告 RCS, 無線通信システム, 20031104, pp.151-156 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027704A (ja) * 2008-08-15 2014-02-06 Lsi Corp 複数のチェックノード・アルゴリズムを用いる誤り訂正デコーダ
US8601337B2 (en) 2009-06-19 2013-12-03 Mitsubishi Electric Corporation Decoding method and decoding device
JP2013070133A (ja) * 2011-09-21 2013-04-18 Jvc Kenwood Corp 復号装置および復号方法
JP2013098793A (ja) * 2011-11-01 2013-05-20 Toshiba Corp 半導体メモリ装置および復号方法
JP2018182735A (ja) * 2017-04-04 2018-11-15 シーゲイト テクノロジー エルエルシーSeagate Technology LLC プリサチュレーション補償付き低密度パリティチェック(ldpc)デコーダ

Also Published As

Publication number Publication date
US20060282742A1 (en) 2006-12-14
CN101107782A (zh) 2008-01-16
CN101107782B (zh) 2010-08-25
EP1884023B1 (en) 2009-11-18
US7562279B2 (en) 2009-07-14
WO2006123543A1 (en) 2006-11-23
EP1884023A1 (en) 2008-02-06
JP5138221B2 (ja) 2013-02-06

Similar Documents

Publication Publication Date Title
JP5138221B2 (ja) 誤り訂正符号をmin−sum復号化する方法
US8010869B2 (en) Method and device for controlling the decoding of a LDPC encoded codeword, in particular for DVB-S2 LDPC encoded codewords
US8918694B2 (en) Non-concatenated FEC codes for ultra-high speed optical transport networks
Zhang et al. Two-dimensional correction for min-sum decoding of irregular LDPC codes
KR20090126829A (ko) 반복 복호 방법과 반복 복호 장치
US11245425B2 (en) Non-concatenated FEC codes for ultra-high speed optical transport networks
US20060195754A1 (en) AMP (accelerated message passing) decoder adapted for LDPC (low density parity check) codes
Zimmermann et al. Reduced complexity LDPC decoding using forced convergence
KR101718543B1 (ko) 개선된 비트 반전 알고리즘 기반의 저밀도 패리티 검사 부호를 위한 복호 방법, 장치 및 이를 위한 기록 매체
CN110022159B (zh) 一种快速收敛的ldpc码译码算法
JP2009005343A (ja) 通信路を介して受信されるシンボルの系列を誤り訂正符号の符号語に復号する方法およびシステム
Jing et al. Improved adaptive belief propagation decoding of Reed-Solomon codes with SPC codes
CN101106383A (zh) 一种低密度奇偶校验码的译码方法
CN101106437A (zh) 一种有限几何低密度奇偶校验码的译码方法
US9231620B2 (en) Iterative decoding device and related decoding method for irregular low-density parity-check code capable of improving error correction performance
KR20090012189A (ko) Ldpc 부호의 성능 개선을 위한 스케일링 기반의 개선된min-sum 반복복호알고리즘을 이용한 복호 장치 및그 방법
Usatyuk et al. Construction of high performance block and convolutional multi-edge type QC-LDPC codes
KR102635444B1 (ko) 비이진 저밀도 패리티 검사 코드 디코더, 그것의 동작방법 및 메모리 시스템
Mathews et al. Decoding LDPC codes with probabilistic local maximum likelihood bit flipping
Chandrasetty et al. A reduced complexity message passing algorithm with improved performance for LDPC decoding
Thameur et al. Hardware complexity reduction of LDPC-CC decoders based on message-passing approaches
Nguyen-Van-Thanh et al. Efficient Genetic Algorithm-based LDPC Code Design for IoT Applications
Yang et al. Decoding low-density parity-check codes with error-floor free over the AWGN channel
ROBERTS et al. Performance analysis of a reduced complexity decoding algorithm based on an improved offset min-sum approximation
CN1889368A (zh) 低密度分组校验码的译码方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees