JP2008541484A - Via structure with impedance adjustment - Google Patents

Via structure with impedance adjustment Download PDF

Info

Publication number
JP2008541484A
JP2008541484A JP2008512431A JP2008512431A JP2008541484A JP 2008541484 A JP2008541484 A JP 2008541484A JP 2008512431 A JP2008512431 A JP 2008512431A JP 2008512431 A JP2008512431 A JP 2008512431A JP 2008541484 A JP2008541484 A JP 2008541484A
Authority
JP
Japan
Prior art keywords
signal
via structure
conductor
printed circuit
bulging portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008512431A
Other languages
Japanese (ja)
Other versions
JP5199071B2 (en
Inventor
ベーズィズ，アラシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of JP2008541484A publication Critical patent/JP2008541484A/en
Application granted granted Critical
Publication of JP5199071B2 publication Critical patent/JP5199071B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Abstract

１つの実施の形態においては、プリント回路板のバイア構造を提供するものであり、このバイア構造は、信号用バイアと、この信号用バイアと電気的に接続した細長形状の信号用導体ストリップとを備えている。細長形状の信号用導体ストリップは、グラウンド用導体の近傍に設けられており、実質的に、導体パッドからそのグラウンド用導体まで延在している。細長形状の信号用導体ストリップは、側方外方へ膨出した膨出部を備えており、この膨出部は、この膨出部のキャパシタンスによってバイア構造のインピーダンスを適切に設定するように形成するものである。
【選択図】図１In one embodiment, a printed circuit board via structure is provided, the via structure comprising a signal via and an elongated signal conductor strip electrically connected to the signal via. I have. The elongated signal conductor strip is provided in the vicinity of the ground conductor, and substantially extends from the conductor pad to the ground conductor. The elongated signal conductor strip has a bulging portion that bulges laterally outward, and this bulging portion is formed so that the impedance of the via structure is appropriately set by the capacitance of the bulging portion. To do.
[Selection] Figure 1

Description

本件特許出願は米国仮特許出願第60/681,325号（出願日：2005年5月16日、発明者：Arash Behziz、発明の名称：IMPEDANCE CONTROLLED VIA STRUCTURE（インピーダンス調整がなされるバイア構造））に基づく優先権を主張するものであり、同米国仮特許出願の開示内容は、この言及をもって、その全体が本願開示に組込まれたものとする。   This patent application is based on US Provisional Patent Application No. 60 / 681,325 (filing date: May 16, 2005, inventor: Arash Behziz, title of invention: IMPEDANCE CONTROLLED VIA STRUCTURE). The content of the disclosure of the US provisional patent application is hereby incorporated by reference in its entirety into this disclosure.

バイアとは、通常は多層プリント回路板を貫通して延在するように構成して、その多層プリント回路板の個々の層どうしを電気的に接続するところの電気接続構造である。一般的に、バイアは、多層プリント回路板の１つの層に設けられているトレースを、別の層に設けられているトレースに接続している。そして、それらの層に設けられているトレースは、電気回路、電気デバイス、コンタクト・パッド、それに、コネクタなどに接続されている。更に、バイアそれ自体に、表面コンタクト・パッドを設けることもある。以上のような構成とすることによって、電気回路、電気デバイス、コンタクト・パッド、それに、コネクタなどを、バイアを介して相互に電気的に接続することができる。   A via is an electrical connection structure that is usually configured to extend through a multilayer printed circuit board and electrically connect individual layers of the multilayer printed circuit board. In general, vias connect traces provided on one layer of a multilayer printed circuit board to traces provided on another layer. The traces provided in these layers are connected to electrical circuits, electrical devices, contact pads, connectors, and the like. In addition, the via itself may be provided with a surface contact pad. With the above-described configuration, an electric circuit, an electric device, a contact pad, a connector, and the like can be electrically connected to each other via a via.

このように、バイアは、プリント回路板のトレースと組合わされることによって、プリント回路板における信号経路を形成する。その信号経路を伝搬する信号が高周波信号である場合には、バイアの伝搬路特性が原因となって、その信号経路における高周波信号の伝搬速度が低下したり、高周波信号の忠実度及びインテグリティに悪影響が及んだりすることがある。以上の事情により、プリント回路板のバイアを介して伝搬する高周波信号の伝搬速度を向上させることが求められている。また更に、プリント回路板のバイアを介して伝搬する高周波信号の忠実度及びインテグリティを保存し得るようにすることも求められている。   Thus, vias are combined with printed circuit board traces to form a signal path in the printed circuit board. If the signal propagating through the signal path is a high-frequency signal, the propagation path characteristics of the via may cause a decrease in the propagation speed of the high-frequency signal in the signal path or adversely affect the fidelity and integrity of the high-frequency signal. May reach. Due to the above circumstances, it is required to improve the propagation speed of high frequency signals propagating through the vias of the printed circuit board. Furthermore, there is a need to be able to preserve the fidelity and integrity of high frequency signals propagating through printed circuit board vias.

１つの実施の形態によれば、プリント回路板のバイア構造は、信号用バイアを備えており、該信号用バイアは細長形状の信号用導体ストリップと接続している。そして、前記細長形状の信号用導体ストリップは、その近傍にグラウンド用導体が存在することなく前記信号用バイアから延出している延出領域部を含んでおり、該延出領域部は軸線の方向に延在しており、該延出領域部は前記軸線から側方外方へ膨出した膨出部を備えている。   According to one embodiment, the via structure of the printed circuit board comprises a signal via, which is connected to an elongated signal conductor strip. The elongated signal conductor strip includes an extension region extending from the signal via without a ground conductor in the vicinity thereof, and the extension region is in the direction of the axis. The extending region portion includes a bulging portion that bulges laterally outward from the axis.

別の１つの実施の形態によれば、プリント回路板のバイア構造は、信号用バイアを備えており、該信号用バイアは導体パッドと電気的に接続している。グラウンド用導体が、前記導体パッドから接近規制距離以上に離隔して設けられている。また、細長形状の信号用導体ストリップが、前記信号用バイアから軸線に沿って長手方向に延出して前記少なくとも１つのグラウンド用導体の近傍まで延在している。そして、前記細長形状の信号用導体ストリップは、前記軸線から側方外方へ膨出した膨出部を備えており、該膨出部は前記導体パッドから前記接近規制距離以内に設けられている。   According to another embodiment, the via structure of the printed circuit board includes a signal via, which is electrically connected to the conductor pad. A ground conductor is provided at a distance greater than the access regulation distance from the conductor pad. An elongated signal conductor strip extends from the signal via in the longitudinal direction along the axis and extends to the vicinity of the at least one ground conductor. The elongated signal conductor strip includes a bulging portion bulging laterally outward from the axis, and the bulging portion is provided within the access regulation distance from the conductor pad. .

別の１つの実施の形態によれば、プリント回路板は、第１層と、第２層と、バイア構造と、少なくとも１つのグラウンド用バイアとを備えている。前記第１層はグラウンド用導体を備えており、前記第２層は信号用トレースを備えている。前記バイア構造は前記信号用トレースと電気的に接続しており、前記第２層を少なくとも部分的に貫通して延在している信号用バイアと、前記第２層に設けられた導体パッドと、前記第２層に設けられた細長形状の信号用導体ストリップとを備えている。前記導体パッドは前記信号用バイア及び前記細長形状の信号導体ストリップと電気的に接続している。前記細長形状の信号用導体ストリップは、前記信号用バイアから軸線に沿って長手方向に延出しており、且つ、前記軸線から側方外方へ膨出した膨出部を備えている。前記細長形状の信号導体ストリップのこの膨出部は、該膨出部のキャパシタンスによって前記バイア構造のインピーダンスを所定の値とするように形成されている。前記第１グラウンド用導体と電気的に接続している前記グラウンド用バイアは、前記信号用バイアの周囲に設けられ、また、前記信号用バイアから接近規制距離以上の距離だけ離隔して設けられるものである。   According to another embodiment, the printed circuit board includes a first layer, a second layer, a via structure, and at least one ground via. The first layer includes a ground conductor, and the second layer includes a signal trace. The via structure is electrically connected to the signal trace, the signal via extending at least partially through the second layer, and a conductor pad provided in the second layer; And an elongated signal conductor strip provided on the second layer. The conductor pads are electrically connected to the signal vias and the elongated signal conductor strip. The elongated signal conductor strip includes a bulging portion that extends from the signal via in the longitudinal direction along the axis and bulges outward from the axis. The bulged portion of the elongated signal conductor strip is formed so that the impedance of the via structure is set to a predetermined value by the capacitance of the bulged portion. The ground via electrically connected to the first ground conductor is provided around the signal via and spaced apart from the signal via by a distance equal to or greater than an access regulation distance. It is.

以上の実施の形態のうちの１つまたは幾つかによって、以下に述べる利点のうちの１つまたは幾つかが得られる。先ず１つの利点として、そのバイア構造が高速信号を伝搬させ得る能力を有するということがある。またもう１つの利点として、そのバイア構造が高速信号の忠実度を保存し得る能力を有するということがある。更にもう１つの利点として、コスト及び製造時間の著しい増大を招来することなく、そのバイア構造を製造し得るということがある。本発明のその他の特徴並びにその他の利点については、添付図面に即した以下の説明を参照することにより更に明瞭に理解することができる。   One or several of the advantages described below can be obtained by one or several of the above embodiments. One advantage is that the via structure has the ability to propagate high-speed signals. Another advantage is that the via structure has the ability to preserve high-speed signal fidelity. Yet another advantage is that the via structure can be manufactured without incurring significant increases in cost and manufacturing time. Other features and other advantages of the present invention can be more clearly understood with reference to the following description taken in conjunction with the accompanying drawings.

図１に、１つの実施の形態に係るバイア構造１８を備えたプリント回路板１０の上面図を示した。バイア構造１８は、導体パッド３０と信号用バイア２４とを備えており、信号パッド２４は孔（この孔は図１には示していない）の中を延在している。導体パッド３０は、図１に示したように信号用バイア２４の周囲の全周を囲繞してリング形の構造を形成するような実施の形態とすることもでき、或いはまた、信号用バイア２４の周囲の一部のみを囲繞するような実施の形態とすることもできる（ただし後者の実施の形態は図には示していない）。信号用バイア２４は、少なくとも部分的にプリント回路板１０を貫通して延在しており、この信号用バイア２４にはインピーダンスが付随している。   FIG. 1 shows a top view of a printed circuit board 10 having a via structure 18 according to one embodiment. Via structure 18 includes a conductor pad 30 and a signal via 24 that extends through a hole (not shown in FIG. 1). The conductor pad 30 can be configured to form a ring-shaped structure by surrounding the entire periphery of the signal via 24 as shown in FIG. It is also possible to adopt an embodiment in which only a part of the periphery of the frame is surrounded (however, the latter embodiment is not shown in the figure). The signal via 24 extends at least partially through the printed circuit board 10 and is associated with an impedance.

導体パッド３０から細長形状の信号用導体ストリップ１７が延出している。信号用導体ストリップ１７は膨出部２０を備えており、この膨出部２０は細長形状の信号用導体ストリップ１７から側方へ膨出している。膨出部２０の寸法と、細長形状の信号用導体ストリップ１７の延在方向における膨出部２０の形成位置とは、膨出部２０のキャパシタンスによってバイア構造１８のインピーダンスを所望の値とすることのできる寸法及び形成位置としてある。具体的な数値例を挙げるならば、例えば、この膨出部２０のキャパシタンスの値として、バイア構造１８のインピーダンスを５０Ωにすることができる値を選択することがある。   An elongated signal conductor strip 17 extends from the conductor pad 30. The signal conductor strip 17 includes a bulging portion 20, and the bulging portion 20 bulges laterally from the elongated signal conductor strip 17. The dimensions of the bulging portion 20 and the formation position of the bulging portion 20 in the extending direction of the elongated signal conductor strip 17 are such that the impedance of the via structure 18 is set to a desired value by the capacitance of the bulging portion 20. The size and the forming position are as follows. If a specific numerical example is given, for example, a value capable of setting the impedance of the via structure 18 to 50Ω may be selected as the capacitance value of the bulging portion 20.

細長形状の信号用導体ストリップ１７は、プリント回路板１０上を延在することによって、このプリント回路板１０上の信号用トレース部１４を形成している。信号用トレース部１４は、典型的な場合には、少なくとも１つの対応するリターン部、即ち、グラウンド部（これは図１には示していない）を有する。   The elongated signal conductor strip 17 extends on the printed circuit board 10 to form a signal trace portion 14 on the printed circuit board 10. The signal trace section 14 typically has at least one corresponding return section, ie a ground section (this is not shown in FIG. 1).

膨出部２０のキャパシタンスの値は、この膨出部２０のキャパシタンスによって、導体パッド３０と信号用バイア２４とを組合わせて構成されるバイア構造１８のインピーダンスを所定の値とすることのできる値を選択するようにしている。具体的な数値例を挙げるならば、例えば、バイア構造１８のインピーダンスの所定の値は、約３３Ω、約５０Ω、約７５Ω、約１００Ω、等々の値とするとよく、必要に応じて更にその他の値とすることもある。また、信号用トレース部１４のインピーダンスの値は、バイア構造１８のインピーダンスの値と略々等しくするとよい。   The value of the capacitance of the bulging portion 20 is a value that allows the impedance of the via structure 18 configured by combining the conductor pad 30 and the signal via 24 to be a predetermined value by the capacitance of the bulging portion 20. To choose. If a specific numerical example is given, for example, the predetermined value of the impedance of the via structure 18 may be about 33Ω, about 50Ω, about 75Ω, about 100Ω, etc., and other values may be set as necessary. Sometimes. In addition, the impedance value of the signal trace section 14 is preferably substantially equal to the impedance value of the via structure 18.

バイア構造１８のインピーダンスの所定の値と信号用トレース部１４のインピーダンスの所定の値とを略々等しくして両者のインピーダンスを整合させた実施の形態では、高周波信号（例えば周波数が１ＧＨｚ以上の信号）を、その信号の忠実度を保存しつつ、バイア構造１８を介して伝搬させることが可能である。またそれによって、信号用トレース部１４をストリップ・ラインとして布設することができ、ひいては、信号用トレース部１４をマイクロ・ストリップとして布設した場合と比べて、布線密度を向上させることができる。   In the embodiment in which the predetermined value of the impedance of the via structure 18 and the predetermined value of the impedance of the signal trace portion 14 are made substantially equal to match both impedances, a high-frequency signal (for example, a signal having a frequency of 1 GHz or more) is used. ) Can be propagated through the via structure 18 while preserving the fidelity of the signal. Accordingly, the signal trace portion 14 can be laid as a strip line, and as a result, the wiring density can be improved as compared with the case where the signal trace portion 14 is laid as a micro strip.

プリント回路板１０は、このプリント回路板１０の層１２を貫通して延在する１つまたは複数のグラウンド用バイア１６を備えたものとすることができる。グラウンド用バイア１６は、プリント回路板１０におけるグラウンド基準電位部、または、信号リターン部として機能するものである。図１に示したように、グラウンド用バイア１６は、一般的に、導体パッド３０の周囲を囲繞するように設定される接近規制領域２２（図には破線で示した）の外側に設けるようにする。接近規制領域２２は、例えば、信号用バイア２４に対して略々同心的な円形領域として設定される。グラウンド用バイア１６を接近規制領域２２の外側に設ける理由は、グラウンド用バイア１６が信号用バイア２４のインダクタンスやキャパシタンスに影響を及ぼすのを避けるためである。例えば、ある信号用バイア２４に近接した位置にグラウンド用バイア１６を設けたならば、それによってその信号用バイア２４のキャパシタンスが増大するおそれがある。ただし、別の実施の形態として、グラウンド用バイア１６が部分的に接近規制領域２２の内部に位置するような形態とすることもある。接近規制領域２２の寸法は、信号用バイア２４のインピーダンスが誘導性インピーダンスとなるように定めるとよい。それには、例えば、周波数が１ＧＨｚ以上の信号のような高周波信号に対する信号用バイア２４のリアクタンスが、容量性リアクタンス成分よりも誘導性リアクタンス成分の方が大きなものとなるようにすればよい。   The printed circuit board 10 may include one or more ground vias 16 extending through the layer 12 of the printed circuit board 10. The ground via 16 functions as a ground reference potential section or a signal return section in the printed circuit board 10. As shown in FIG. 1, the ground via 16 is generally provided outside the access restriction region 22 (shown by a broken line in the drawing) set so as to surround the conductor pad 30. To do. The approach restriction region 22 is set as a circular region substantially concentric with the signal via 24, for example. The reason why the ground via 16 is provided outside the access restriction region 22 is to prevent the ground via 16 from affecting the inductance and capacitance of the signal via 24. For example, if the ground via 16 is provided at a position close to a certain signal via 24, the capacitance of the signal via 24 may increase. However, as another embodiment, the ground via 16 may be partially located inside the access restriction region 22. The size of the access restriction region 22 may be determined so that the impedance of the signal via 24 is an inductive impedance. For this purpose, for example, the reactance of the signal via 24 for a high-frequency signal such as a signal having a frequency of 1 GHz or more may be set so that the inductive reactance component is larger than the capacitive reactance component.

導体パッド３０、細長形状の信号用導体ストリップ１７、それに信号用トレース部１４を形成する際には、また、それらを様々に組み合わせて形成する際には、金属材料のデポジションないしメッキのプロセスに続いてエッチのプロセスを実行するなどの方法を用いて、全体を一体化した導体構造をプリント回路板の層１２に形成し、その導体構造の個々の部分によって、それら導体パッド３０、細長形状の信号用導体ストリップ１７、または信号用トレース部１４が形成されているようにするとよい。導体パッド３０、細長形状の信号用導体ストリップ１７、それに信号用トレース部１４を形成する材料としては、例えば銅などの金属材料を用いればよい。より具体的には、例えば、導体パッド３０、細長形状の信号用導体ストリップ１７、それに信号用トレース部１４が、プリント回路板１０の銅箔の個々の部分によって形成されるようにするのもよい。また、信号用バイア２４を形成する材料としても、例えば銅などの金属材料を用いればよい。   When forming the conductor pad 30, the elongated signal conductor strip 17, and the signal trace portion 14, and when forming them in various combinations, the metal material is deposited or plated. Subsequently, an integrated conductor structure is formed on the printed circuit board layer 12 using a method such as performing an etch process, and the conductor pads 30, elongated shapes are formed by individual portions of the conductor structure. The signal conductor strip 17 or the signal trace 14 may be formed. As a material for forming the conductor pad 30, the elongated signal conductor strip 17, and the signal trace portion 14, for example, a metal material such as copper may be used. More specifically, for example, the conductor pad 30, the elongated signal conductor strip 17, and the signal trace portion 14 may be formed by individual portions of the copper foil of the printed circuit board 10. . Further, as a material for forming the signal via 24, for example, a metal material such as copper may be used.

導体パッド３０と細長形状の導体ストリップ１７とは、金属材料のデポジションないしメッキのプロセスに続いてエッチのプロセスを実行するなどの方法を用いて、両者を一体的に層１２に形成するとよい。信号用バイア２４を形成するには、例えば、層１２を貫通する孔をドリルで穿設し、その孔の中に、金属材料のデポジションないしメッキのプロセスを実行するなどの方法を用いて金属材料を充填し、それによって、信号用バイア２４と導体パッド３０とを電気的に接続するとよい。   The conductor pads 30 and the elongated conductor strips 17 may be integrally formed on the layer 12 using a method such as performing an etching process following a deposition or plating process of a metal material. In order to form the signal via 24, for example, a hole penetrating the layer 12 is drilled, and a metal material is deposited in the hole using a method such as deposition or plating of a metal material. The material may be filled so that the signal via 24 and the conductor pad 30 are electrically connected.

図２に示したのは、１つの実施の形態に係るバイア構造１８の模式図である。信号用バイア２４は、ここでは実質的に円形の形状としてあり、その半径をｒ1で表した。導体パッド３０は、内周半径ｒ１と外周半径ｒ２とで規定され、外周半径ｒ2はこの導体パッド３０の外周縁３４の半径である。接近規制領域２２は、ここでは実質的に円形の形状としてあり、その円形の半径をｒ3で表した。この半径ｒ3は導体パッド３０の外周半径ｒ2より大きい。より具体的には、ここでは、接近規制領域２２はその半径をｒ3とする円によって規定されており、導体パッド３０の外周縁３４とこの円との距離はｌ2である。信号用バイア２４、導体パッド３０、それに接近規制領域２２は、ここでは互いに略々同心的にしてあるが、ただしこうすることは必須の要件ではない。 Shown in FIG. 2 is a schematic diagram of a via structure 18 according to one embodiment. Here, the signal via 24 has a substantially circular shape, and its radius is represented by r 1 . Conductor pad 30 is defined by the inner radius r1 and the outer radius r2, the outer peripheral radius r 2 is the radius of the outer peripheral edge 34 of the conductor pads 30. Here, the access restriction region 22 has a substantially circular shape, and the radius of the circle is represented by r 3 . This radius r 3 is larger than the outer peripheral radius r 2 of the conductor pad 30. More specifically, here, the access restriction region 22 is defined by a circle whose radius is r 3 , and the distance between the outer peripheral edge 34 of the conductor pad 30 and this circle is l 2 . The signal via 24, the conductor pad 30, and the access restriction region 22 are here substantially concentric with each other, but this is not an essential requirement.

図２の実施の形態においては、導体パッド３０から延出している細長形状の信号用導体ストリップ１７は、頸部５０を備えており、この頸部５０は導体パッド３０の外周縁３４から膨出部２０の基端縁５４まで延在している。この頸部５０は、軸線８０に沿って長手方向に延在して、信号用バイア２４と膨出部２０とを離隔させている。これによって、信号が高周波信号（例えば周波数が１ＧＨｚ以上の信号）である場合でも、膨出部２０が信号用バイア２４のキャパシタンスに大きな影響を及ぼさないようにしており、もって、信号用バイア２４のインピーダンスを本来の誘導性インピーダンスの状態に維持できるようにしている。１つの実施の形態においては、図２に示したように、頸部５０の形状を実質的に長方形の形状としており、この長方形の軸線８０に沿った長さ寸法をｌ1で、また、軸線８０に直交する方向の幅寸法をｗ1で表している。長さ寸法ｌ1は、導体パッド３０の外周縁３４から膨出部２０の基端縁５４（図には想像線で示した）までの間の長さである。 In the embodiment of FIG. 2, the elongated signal conductor strip 17 extending from the conductor pad 30 includes a neck portion 50, and the neck portion 50 bulges from the outer peripheral edge 34 of the conductor pad 30. It extends to the proximal edge 54 of the part 20. The neck portion 50 extends in the longitudinal direction along the axis 80 and separates the signal via 24 and the bulging portion 20. Thus, even when the signal is a high-frequency signal (for example, a signal having a frequency of 1 GHz or more), the bulging portion 20 does not greatly affect the capacitance of the signal via 24, and thus the signal via 24 Impedance can be maintained in the original inductive impedance state. In one embodiment, as shown in FIG. 2, the neck 50 has a substantially rectangular shape, the length along the axis 80 of this rectangle is l 1 , and the axis The width dimension in the direction orthogonal to 80 is represented by w 1 . The length dimension l 1 is the length from the outer peripheral edge 34 of the conductor pad 30 to the base edge 54 (shown in phantom lines in the drawing) of the bulging portion 20.

膨出部２０は様々な形態のものとすることができ、特に、この膨出部２０の形状は、頸部５０より先の位置において軸線８０から側方外方へ膨出ないし突出した形状とするとよい。例えば、膨出部２０は、図２に示したように、軸線の両側に夫々に設けられた円弧形突出部から成るものとしてもよい。膨出部２０を構成しているそれら円弧形突出部の両側縁間の差し渡し寸法ｄは、頸部５０の幅寸法ｗ1より大きい。具体的な数値例を挙げるならば、例えば、頸部５０の幅寸法ｗ1は０．０２５インチ（０．６３５ｍｍ）とし、膨出部２０の差し渡し寸法ｄは０．０３５インチ（０．８８９ｍｍ）とすることができる。膨出部２０は、接続部７０を介して信号用トレース部１４に接続するようにしてもよく、この場合、接続部７０が（図２に示したように）膨出部２０と信号用トレース部１４との間に介在することになる。或いはまた、膨出部２０を直接、信号用トレース部１４に接続するようにしてもよい（これは図示していない）。１つの実施の形態においては、図２に示したように、膨出部２０の形成位置を、導体パッド３０の外周縁３４と接近規制領域２２の外周縁ｒ3との間の中ほどの位置としており、この位置はまた、接近規制領域２２の内部に設けられている細長形状の信号用導体ストリップ１７の、その長手方向の中点近傍の位置でもある。 The bulging portion 20 can have various forms, and in particular, the shape of the bulging portion 20 is a shape that bulges or protrudes laterally outward from the axis 80 at a position ahead of the neck 50. Good. For example, as shown in FIG. 2, the bulging portion 20 may be formed of arcuate protrusions provided on both sides of the axis. A passing dimension d between both side edges of the arcuate protrusions constituting the bulging part 20 is larger than the width dimension w 1 of the neck part 50. If a specific numerical example is given, for example, the width dimension w 1 of the neck portion 50 is 0.025 inch (0.635 mm), and the passing dimension d of the bulging portion 20 is 0.035 inch (0.889 mm). It can be. The bulging portion 20 may be connected to the signal trace portion 14 via the connection portion 70. In this case, the connection portion 70 is connected to the bulging portion 20 and the signal trace (as shown in FIG. 2). It will be interposed between the part 14. Alternatively, the bulging portion 20 may be directly connected to the signal trace portion 14 (this is not shown). In one embodiment, as shown in FIG. 2, the bulging portion 20 is formed at a middle position between the outer peripheral edge 34 of the conductor pad 30 and the outer peripheral edge r 3 of the access restriction region 22. This position is also a position in the vicinity of the middle point in the longitudinal direction of the elongated signal conductor strip 17 provided inside the access restriction region 22.

幾つかの実施の形態においては、膨出部２０を、側方へ膨出ないし突出する彎曲した形状の（１つまたは複数の）膨出部ないし突出部を有するものとしている。また、幾つかの実施の形態においては、膨出部２０を、複数の円弧形部から成るものとしており、それら円弧形部は、例えば、図２に示したように、軸線８０の両側に夫々に設けられ、軸線８０から側方外方へ膨出ないし突出する一対の半円形部とすることができる。更に、その他の形状の膨出部とすることも可能である。   In some embodiments, the bulging portion 20 includes a bulging portion or projections having a curved shape that bulges or protrudes laterally. Further, in some embodiments, the bulging portion 20 is composed of a plurality of arc-shaped portions, and these arc-shaped portions are formed on both sides of the axis 80 as shown in FIG. And a pair of semicircular portions that bulge or protrude outward from the axis 80 to the side. Furthermore, it is also possible to make it a bulging part of another shape.

幾つかの実施の形態では、図２に示したように、バイア構造１８が接続部７０を備えているようにしており、この接続部７０は、膨出部２０から延出して、接近規制領域２２の内部を延在する部分である。この接続部７０は、膨出部２０の末端縁６６（図には想像線で示した）と、接近規制領域２２の外周縁との間を存在する、実質的に長方形の形状の部分とすることができる。また、その場合の接続部７０の幅寸法は、膨出部２０の差し渡し寸法ｄより小さく、信号用トレース部１４の幅寸法ｗ2と等しいものとするのもよい。具体的な数値例を挙げるならば、例えば、接続部７０の幅寸法は、０．０２５インチ（０．６３７ｍｍ）とすることができる。 In some embodiments, as shown in FIG. 2, the via structure 18 includes a connecting portion 70, which extends from the bulging portion 20 and has an access restriction region. 22 is a portion extending inside. The connecting portion 70 is a substantially rectangular portion that exists between the end edge 66 (shown by an imaginary line in the drawing) of the bulging portion 20 and the outer peripheral edge of the access restriction region 22. be able to. In this case, the width dimension of the connecting portion 70 may be smaller than the passing dimension d of the bulging portion 20 and equal to the width dimension w 2 of the signal trace portion 14. If a specific numerical example is given, for example, the width dimension of the connecting portion 70 may be 0.025 inch (0.637 mm).

図示した膨出部２０は、各々が略々円弧形の形状を有する一対の円弧形突出部によって形成されているが、膨出部２０の形状はこれに限られず、膨出部２０のキャパシタンスによってバイア構造１８のインピーダンスを所定の値とすることのできる任意の形状としてよい。その具体例として、膨出部２０の形状を、例えば菱形などの多角形の形状としてもよい。また、膨出部２０の形状は、必ずしも対称的な形状である必要はなく、不規則な形状としても構わない。更に、膨出部２０の形状を、基端縁５４と末端縁６６との間の軸線８０に沿った長さ寸法と、この軸線８０と直交する方向の幅寸法とによって規定するようにしてもよい。   The illustrated bulging portion 20 is formed by a pair of arc-shaped protrusions each having a substantially arc shape, but the shape of the bulging portion 20 is not limited to this, and the bulging portion 20 Any shape that can make the impedance of the via structure 18 a predetermined value by the capacitance may be used. As a specific example, the shape of the bulging portion 20 may be a polygonal shape such as a rhombus. Moreover, the shape of the bulging part 20 does not necessarily need to be a symmetrical shape, and may be an irregular shape. Further, the shape of the bulging portion 20 may be defined by a length dimension along the axis 80 between the base end edge 54 and the terminal edge 66 and a width dimension in a direction orthogonal to the axis 80. Good.

図３に示したのは、１つの実施の形態に係るバイア構造３１８の模式図である。図３の実施の形態では、膨出部３２０は、頸部３５０から延出する曲線状の外縁に沿って膨出しており、その幅寸法がｗ3まで広がった後に今度は先細りに転じて、この膨出部３２０の末端縁３６６では、その幅寸法がｗ2になっている。これとは別の実施の形態（不図示）として、膨出部３２０が直線状の外縁に沿って膨出するようにしてもよく、その場合に、外縁が軸線８０に対して傾斜して延在することで幅寸法が次第に変化するようにしてもよく、或いは、外縁が軸線８０と直交する方向に延出するようにしてもよい。図３の実施の形態でも、図２の実施の形態と同様に、頸部３５０の幅寸法は様々な大きさに設定することができるが、ただし、膨出部３２０の幅寸法ｗ3よりは小さな寸法に設定する。更に、図３から明らかなように、図２にｌ1で示した頸部３５０の長さ寸法も様々な大きさに設定することができ、最も小さく設定する場合には、図３に示したようにその長さ寸法をゼロに設定することも可能である。また、図３に示したように、膨出部３２０は、この膨出部３２０を外側から見たときに、実質的に凸状の形状を有するものとすることができ、即ち、実質的に凸状の表面を備えたものとすることができる。 Shown in FIG. 3 is a schematic diagram of a via structure 318 according to one embodiment. In the embodiment of FIG. 3, the bulging portion 320 bulges along a curved outer edge extending from the neck portion 350, and after its width dimension has expanded to w 3, it now turns to a taper, in the distal edge 366 of the expanded portion 320, the width dimension is in the w 2. As another embodiment (not shown), the bulging portion 320 may bulge along a linear outer edge. In that case, the outer edge extends with an inclination with respect to the axis 80. By being present, the width dimension may gradually change, or the outer edge may extend in a direction orthogonal to the axis 80. In the embodiment of FIG. 3, as in the embodiment of FIG. 2, the width dimension of the neck 350 can be set to various sizes, however, than the width w 3 of the bulging portion 320 Set to smaller dimensions. Further, as apparent from FIG. 3, the length dimension of the neck 350 shown by l 1 in FIG. 2 can be set to various sizes. It is also possible to set the length dimension to zero. Further, as shown in FIG. 3, the bulging portion 320 can have a substantially convex shape when the bulging portion 320 is viewed from the outside, that is, substantially. It can be provided with a convex surface.

接近規制領域３２２の内部に設ける接続部３７０は、図示例では、膨出部３２０の末端縁３６６と信号用トレース部３１４とを接続している。これとは別の実施の形態として、膨出部３２０を、接近規制領域３２２の外周縁まで延在させるようにしても、また、接近規制領域３２２の外周縁を超えて外部まで延在させるようにしてもよい。   In the illustrated example, the connection portion 370 provided inside the access restriction region 322 connects the end edge 366 of the bulging portion 320 and the signal trace portion 314. As another embodiment, the bulging portion 320 may extend to the outer peripheral edge of the access restriction region 322 or may extend beyond the outer peripheral edge of the access restriction region 322 to the outside. It may be.

不図示の更に別の実施の形態として、導体パッドと膨出部とが組合わさった全体としての形状を略々涙滴形とし、その涙滴形にスリットなどの切欠部を設けることで、導体パッドと膨出部との間に頸部を形成するようにしてもよい。   As still another embodiment (not shown), the conductor pad and the bulging portion are combined into a teardrop shape as a whole, and the teardrop shape is provided with a notch such as a slit so that the conductor A neck portion may be formed between the pad and the bulging portion.

図４に示したのは、多層プリント回路板４１０の一部分の断面図である。多層プリント回路板４１０は、１枚のコア８４とそのコア８４の両面の夫々に設けられた導体層８２とから成る単位プリント回路板１２を複数枚、プリプレグ層８６を介して積層して形成したものである。これとは別の実施の形態（不図示）として、金属箔などから成る導体層をプリプレグ層の間に挟み込んだものを、隣接する２枚のコア８４の導体層８２の間に介在させて積層するようにしてもよく、かかる構成は公知のものである。また、その他の構成とすることも可能である。   Shown in FIG. 4 is a cross-sectional view of a portion of a multilayer printed circuit board 410. The multilayer printed circuit board 410 is formed by laminating a plurality of unit printed circuit boards 12 each including a core 84 and a conductor layer 82 provided on each of both surfaces of the core 84 via a prepreg layer 86. Is. As another embodiment (not shown), a laminate in which a conductor layer made of metal foil or the like is sandwiched between prepreg layers is interposed between conductor layers 82 of two adjacent cores 84. This configuration may be known, and such a configuration is known. Other configurations are also possible.

図４には示した実施の形態では、導体層８２の総数は８枚であるが、ただし、プリント回路板４１０は、これより多くの導体層８２を備えたものとすることもでき、これより少ない導体層８２を備えたものとすることもできる。図には導体層８２があたかも単なる平板であるかのように描かれているが、これは、説明のための模式図として描いたからである。実際には、導体層８２は、導体プレーン、トレース、バイア構造、等々を含むものである。   In the embodiment shown in FIG. 4, the total number of conductor layers 82 is eight. However, the printed circuit board 410 may include more conductor layers 82, and from this, It can also be provided with few conductor layers 82. In the drawing, the conductor layer 82 is drawn as if it were a simple flat plate, but this is because it is drawn as a schematic diagram for explanation. In practice, the conductor layer 82 includes conductor planes, traces, via structures, and so on.

図５に示したのは、コア５８４ａを１枚だけ備えた単層プリント回路板５１０の断面図であり、このプリント回路板５１０は本発明の可能な１つの実施の形態に係るバイア構造５１８を備えている。プリント回路板５１０は、多層プリント回路板の構成要素とすることもできる（ただしそのような構成は図５には示していない）。バイア構造５１８の信号用バイア５２４は、コア５８４ａを貫通して延在しており、そして、導体パッド５３０、頸部５５０、膨出部５２０、及び接続部５７０を介して、信号用トレース部５１４に接続している。   Illustrated in FIG. 5 is a cross-sectional view of a single layer printed circuit board 510 having only one core 584a, which has a via structure 518 according to one possible embodiment of the present invention. I have. The printed circuit board 510 can also be a component of a multilayer printed circuit board (although such a configuration is not shown in FIG. 5). The signal via 524 of the via structure 518 extends through the core 584 a, and the signal trace 514 via the conductor pad 530, the neck 550, the bulge 520, and the connection 570. Connected to.

プリント回路板５１０はグラウンド用導体５１５を備えており、このグラウンド用導体５１５は、グラウンド用トレースとして形成することもあり、また、グラウンド用プレーンとして形成することもある。図５に示したように、グラウンド用導体５１５は、接近規制領域５２２の外部に形成されており、このグラウンド用導体５１５の基端縁の接近限界が、接近規制領域５２２の外周縁までとされている。従って、接近規制領域５２２とは、グラウンド用導体５１５が原則的に形成されない領域を表したものである。   The printed circuit board 510 includes a ground conductor 515, which may be formed as a ground trace or may be formed as a ground plane. As shown in FIG. 5, the ground conductor 515 is formed outside the access restriction region 522, and the approach limit of the base edge of the ground conductor 515 is set to the outer peripheral edge of the access restriction region 522. ing. Accordingly, the access restriction region 522 represents a region where the ground conductor 515 is not formed in principle.

図５に示した実施の形態では、信号用トレース部５１４に対向するように、グラウンド用導体５１５が設けられている。一方、信号用導体ストリップの全体のうち、信号用バイア５２４と信号用トレース部５１４との間の部分、即ち、接近規制領域５２２の内部を延在して信号用バイア５２４と信号用トレース部分５１４とを接続している部分には、それに対向するグラウンド用導体５１５が設けられていない。   In the embodiment shown in FIG. 5, a ground conductor 515 is provided so as to face the signal trace portion 514. On the other hand, of the entire signal conductor strip, the portion between the signal via 524 and the signal trace portion 514, that is, the inside of the access restriction region 522, extends to the signal via 524 and the signal trace portion 514. Is not provided with a grounding conductor 515 opposite thereto.

１つの実施の形態においては、グラウンド用導体５１５はグラウンド用トレースとして形成され、このグラウンド用トレースは、信号用トレース部５１４に並行して延在する、信号用トレース部５１４のパターンと同じパターンに形成したトレースである。別の１つの実施の形態においては、グラウンド用導体５１５はグラウンド用プレーンとして形成される。これら実施の形態においては、信号用トレース部５１４をグラウンド用導体５１５と組合せることによって、プリント回路板５１０上に、マイクロ・ストリップとして機能する信号用トレース部５１４を形成することができる。   In one embodiment, the ground conductor 515 is formed as a ground trace, and the ground trace has the same pattern as that of the signal trace portion 514 extending in parallel with the signal trace portion 514. This is a trace formed. In another embodiment, the ground conductor 515 is formed as a ground plane. In these embodiments, the signal trace portion 514 functioning as a microstrip can be formed on the printed circuit board 510 by combining the signal trace portion 514 with the ground conductor 515.

膨出部５２０の寸法と、細長形状の信号用導体ストリップ５１７の延在方向における膨出部５２０の形成位置とは、フリンジング・キャパシタンスによって、膨出部５２０とグラウンド用導体５１５との間に容量性結合を生じさせることのできる寸法及び形成位置としてある。膨出部５２０のキャパシタンスを定める要因には、膨出部５２０の寸法及び形状、膨出部５２０の形成材料、それに、コア層５８４ａの（及びコア層の間に存在する不図示の材料の）形成材料がある。膨出部５２０のキャパシタンスの大きさを定める要因には、更に、膨出部５２０と信号用バイア５２４との間の離隔距離、接近規制距離ｒ3、それに、近傍に存在するグラウンド用導体の数がある。１つの実施の形態においては、膨出部５２０のキャパシタンスの大部分が、この膨出部５２０とグラウンド用導体５１５との間のキャパシタンスから成るものとしている。図５に示した細長形状の信号用導体ストリップ５１７の膨出部５２０の形成位置は、接近規制領域５２２の外周縁上に位置しているグラウンド用導体５１５の基端縁と、導体パッド５３０の外周縁５３４との間の、中ほどの位置である。 The dimension of the bulging portion 520 and the formation position of the bulging portion 520 in the extending direction of the elongated signal conductor strip 517 are between the bulging portion 520 and the ground conductor 515 due to the fringing capacitance. It is a dimension and a formation position capable of causing capacitive coupling. Factors that determine the capacitance of the bulging portion 520 include the size and shape of the bulging portion 520, the material for forming the bulging portion 520, and the core layer 584 a (and of the material not shown between the core layers). There is a forming material. Factors that determine the size of the capacitance of the bulging portion 520 further include the separation distance between the bulging portion 520 and the signal via 524, the access restriction distance r 3 , and the number of ground conductors present in the vicinity. There is. In one embodiment, most of the capacitance of the bulging portion 520 is composed of a capacitance between the bulging portion 520 and the ground conductor 515. The bulging portion 520 of the elongated signal conductor strip 517 shown in FIG. 5 is formed at the base end edge of the ground conductor 515 located on the outer peripheral edge of the access restriction region 522 and the conductor pad 530. It is a middle position between the outer periphery 534.

１つの実施の形態では、信号用バイア５２４が、プリント回路板５１０の上面５２５にオプションとして設けられたコンタクト・パッド５２６を備えている。このようなコンタクト・パッド５２６は、プリント回路板５１０と、このプリント回路板５１０の外部の電気回路とを接続する接続部として機能するものである。それによって、コンタクト・パッド５２６を介して、信号用バイア５２４とその電気回路との間で信号の伝達が行われる。その具体例を挙げるならば、例えば、プリント回路板５１０は、デバイス・インターフェース・ボード（ＤＩＢ）、プローブ・インターフェース・ボード（ＰＩＢ）、またはハンドラー・インターフェース・ボード（ＨＩＢ）を構成するプリント回路板などである。また、プリント回路板の外部の電気回路は、例えば、半導体デバイス試験装置に設けられたポゴピン（商標）やインターポーザを含む電気回路などである。また、コンタクト・パッド５２６は、例えば、表面実装技術（ＳＭＴ）のためのＳＭＴパッドであって、信号バイア５２４をＳＭＴコネクタの電気的に接続するためのコンタクト・パッドなどである。   In one embodiment, the signal via 524 includes a contact pad 526 that is optionally provided on the top surface 525 of the printed circuit board 510. Such a contact pad 526 functions as a connection part for connecting the printed circuit board 510 and an electric circuit outside the printed circuit board 510. Thereby, the signal is transmitted between the signal via 524 and the electric circuit via the contact pad 526. For example, the printed circuit board 510 may be a device interface board (DIB), a probe interface board (PIB), or a printed circuit board constituting a handler interface board (HIB). It is. The electric circuit outside the printed circuit board is, for example, an electric circuit including a Pogo pin (trademark) or an interposer provided in a semiconductor device testing apparatus. The contact pad 526 is, for example, an SMT pad for surface mount technology (SMT), and is a contact pad for electrically connecting the signal via 524 to the SMT connector.

図６に示したのは、本発明の別の１つの実施の形態に係るプリント回路板６１０の一部分の断面図である。信号用バイア構造６１８は信号用バイア６２４を備えており、この信号用バイア６２４は、コア６８４ａを貫通して延在しており、また、導体パッド６３０、頸部６５０、膨出部６２０、及び接続部６７０を介して、信号用トレース部６１４に接続している。   FIG. 6 is a cross-sectional view of a portion of a printed circuit board 610 according to another embodiment of the present invention. The signal via structure 618 includes a signal via 624 that extends through the core 684a and includes a conductor pad 630, a neck 650, a bulge 620, and The signal trace unit 614 is connected via the connection unit 670.

図６の実施の形態では、細長形状の信号用導体ストリップ６１７の１本の信号用トレース部６１４に対して２本のグラウンド用導体６１５及び６１９が設けられている。グラウンド用導体６１５及び６１９は、接近規制領域６２２の外部に形成されており、それらグラウンド用導体の基端縁の接近限界が、接近規制領域６２２の外周縁までとされている。信号用トレース部６１４は、図６に示したように、その両側に１本ずつのグラウンド用導体６１５及び６１９が配置されており、このような構成は、ストリップ・ライン型信号用導体とも呼ばれている。   In the embodiment of FIG. 6, two ground conductors 615 and 619 are provided for one signal trace portion 614 of the elongated signal conductor strip 617. The ground conductors 615 and 619 are formed outside the access restriction region 622, and the approach limit of the base edge of the ground conductor is set to the outer peripheral edge of the access restriction region 622. As shown in FIG. 6, the signal trace portion 614 has ground conductors 615 and 619 arranged on each side thereof, and such a configuration is also called a strip line type signal conductor. ing.

膨出部６２０の寸法と、細長形状の信号用導体ストリップ６１７の延在方向における膨出部５２０の形成位置とは、膨出部６２０と、グラウンド用導体６１５及び６１９との間に、フリンジング・キャパシタンスを生じさせることのできる寸法及び形成位置としてある。グラウンド用導体６１５及び６１９は、実施の形態によって様々に形成され、先に述べたように、グラウンド用プレーンとして形成されることもあれば、グラウンド用トレースとして形成されることもある。また、先に述べたように、オプションとして設けるコンタクト・パッド６２６を備えた実施の形態では、膨出部６２０が、そのコンタクト・パッド６２６との間にもフリンジング・キャパシタンスを生じるようにしてもよい。   The size of the bulging portion 620 and the position where the bulging portion 520 is formed in the extending direction of the elongated signal conductor strip 617 are fringed between the bulging portion 620 and the ground conductors 615 and 619. -It is a dimension and a formation position where capacitance can be generated. The ground conductors 615 and 619 are variously formed according to the embodiment, and may be formed as a ground plane or a ground trace as described above. Further, as described above, in the embodiment including the contact pad 626 provided as an option, the bulging portion 620 may generate a fringing capacitance with the contact pad 626. Good.

プリント回路板６１０は、これを積層することによって、多層プリント回路板の構成要素とすることもできる（ただしそのような構成は図６には示していない）。図示したグラウンド用バイア６１６は、コア層６８４ａ及びプリプレグ層６８６を貫通して延在しており、そして、グラウンド用導体６１５と６１９とを電気的に接続している。図示したグラウンド用バイア６１６は、必要とあらば、更に別のコア層６８４ｂも貫通して延在するようにして、その他のグラウンド用導体（不図示）にも接続するようにしてもよい。また、その他の実施の形態とすることも可能である。   The printed circuit board 610 can also be a component of a multilayer printed circuit board by laminating it (although such a configuration is not shown in FIG. 6). The illustrated ground via 616 extends through the core layer 684a and the prepreg layer 686, and electrically connects the ground conductors 615 and 619. The illustrated ground via 616 may also extend through another core layer 684b and connect to other ground conductors (not shown) if necessary. In addition, other embodiments are possible.

以上に説明したバイア構造並びにプリント回路板は、適当な３次元回路エミュレーション・プログラムを使用することにより、モデリング及びシミュレーションを行うことができる。使用可能な３次元回路エミュレーション・プログラムの具体例を挙げるならば、例えば、米国、ペンシルベニア州、ピッツバーグに所在のAnsoft社（www.ansoft.com）の製品であるHigh Frequency Structure Simulator（ＨＦＳＳ）などがある。   The via structure and printed circuit board described above can be modeled and simulated by using an appropriate three-dimensional circuit emulation program. Specific examples of 3D circuit emulation programs that can be used include, for example, High Frequency Structure Simulator (HFSS), a product of Ansoft (www.ansoft.com) located in Pittsburgh, Pennsylvania. is there.

以上の構成によれば、各部の寸法及び形状、並びに各部の形成材料を適切に選択することにより、膨出部のキャパシタンスを適当な大きさに設定し、その膨出部のキャパシタンスによって信号用バイア構造のインピーダンスを所定の値とすることができる。従って、膨出部のキャパシタンスの大きさが、信号用バイア構造のインピーダンスを所定の値にすることのできる適当な大きさとなるように、膨出部を形成すればよい。また更に、プリント回路板に、複数の信号用バイア構造を形成し、それら信号用バイア構造の各々が、その信号用バイア構造の特性を適切なものとするような、即ち、その信号用バイア構造のインピーダンスを適切な値とするような、適切に形成した膨出部を備えているようにするのもよい。   According to the above configuration, by appropriately selecting the size and shape of each part and the forming material of each part, the capacitance of the bulging part is set to an appropriate size, and the signal via is determined by the capacitance of the bulging part. The impedance of the structure can be a predetermined value. Therefore, the bulging portion may be formed so that the capacitance of the bulging portion has an appropriate size that can set the impedance of the signal via structure to a predetermined value. Still further, a plurality of signal via structures are formed on the printed circuit board, and each of the signal via structures has appropriate characteristics of the signal via structure, that is, the signal via structure. It is also possible to provide an appropriately formed bulging portion that makes the impedance of the device have an appropriate value.

図７は、以上に説明したバイア構造（不図示）を備えた構成とした１つの実施の形態に係るテスター（試験装置）７００のブロック図である。テスター７００は、テスター・メインフレーム７０２と、テスト・ヘッド７０８とを備えており、それらは互いの間で通信が行えるように互いに結合されている。テスター７００は更に、テスト・ヘッド７０８に付随するインターフェース・ボード７０６を備えており、このインターフェース・ボード７０６はテスト・ヘッド７０８に取付可能なボードである。図７に示した実施の形態においては、インターフェース・ボード７０６は、デバイス・インターフェース・ボードとして構成されている。使用時には、被検体デバイス（ＤＵＴ）７０４の試験を行うために、このインターフェース・ボード７０６をＤＵＴ７０４に電気的に接続する。より具体的な例を挙げるならば、例えば、テスター７００は、集積回路の試験を行うための自動試験装置（ＡＴＥ）システムなどであり、ＤＵＴ７０４は、集積回路をはじめとする半導体デバイスなどである。そして、インターフェース・ボード７０６は、プリント回路板１０（図１、図４、図５、または図６）そのものであることもあり、プリント回路板１０を含んで成るものであることもある。   FIG. 7 is a block diagram of a tester (test apparatus) 700 according to one embodiment having a configuration including the via structure (not shown) described above. The tester 700 includes a tester main frame 702 and a test head 708, which are coupled together so that they can communicate with each other. The tester 700 further includes an interface board 706 associated with the test head 708, which is a board that can be attached to the test head 708. In the embodiment shown in FIG. 7, the interface board 706 is configured as a device interface board. In use, the interface board 706 is electrically connected to the DUT 704 in order to test the device under test (DUT) 704. To give a more specific example, for example, the tester 700 is an automatic test equipment (ATE) system for testing an integrated circuit, and the DUT 704 is a semiconductor device such as an integrated circuit. The interface board 706 may be the printed circuit board 10 (FIG. 1, FIG. 4, FIG. 5, or FIG. 6) itself, or may include the printed circuit board 10.

テスター・メインフレーム７０２は、試験信号を生成する回路と試験信号を評価する回路とを含んでいる。テスター・メインフレーム７０２は、テスト・ヘッド７０８及びインターフェース・ボード７０６を介して、ＤＵＴ７０４への試験信号の送出とＤＵＴ７０４からの試験信号の受信とを行う。ＤＵＴ７０４は、被検体である集積回路を含むパッケージングされたシリコン・ダイであることもある。また別の実施の形態として、インターフェース・ボード７０６が、プローブ・インターフェース・ボードであって、ＤＵＴ７０４が、被検体である集積回路を含む半導体ウェーハであることもある。   The tester mainframe 702 includes a circuit that generates a test signal and a circuit that evaluates the test signal. The tester main frame 702 transmits a test signal to the DUT 704 and receives a test signal from the DUT 704 via the test head 708 and the interface board 706. The DUT 704 may be a packaged silicon die that contains the integrated circuit under test. In another embodiment, the interface board 706 may be a probe interface board, and the DUT 704 may be a semiconductor wafer including an integrated circuit that is a subject.

インターフェース・ボード７０６及び／またはテスト・ヘッド７０８は、様々な実施の形態とすることができ、先に説明したような、複数の信号用バイア構造を備えた多層プリント回路板を含むものとすることもできる。   Interface board 706 and / or test head 708 can be of various embodiments and can include a multilayer printed circuit board with a plurality of signal via structures as described above. .

以上に説明した様々な実施の形態は、本発明の具体例を提示したものである。図面に即して本発明のそれら実施の形態について具体的に説明したことから、当業者であれば、以上に記載した方法及び／または具体的な構造の様々な変更例ないしは応用例にも容易に想到するのは当然のことである。本発明の教示に基づくところの、またその教示を通して当業界の発展に資するところの、それら変更例、応用例、ないしはその他の変形例は全て、本発明の概念及び範囲に包含されると考えられるものである。従って、以上に説明し図面に示したものは本発明を限定することを目的としたものではなく、本発明は以上に説明した実施の形態のみに限定されないものと理解されたい。   The various embodiments described above present specific examples of the present invention. Since the embodiments of the present invention have been specifically described with reference to the drawings, those skilled in the art can easily make various modifications and application examples of the method and / or the specific structure described above. It is natural to come up with. All such modifications, applications and other variations which are based on the teachings of the present invention and which contribute to the development of the industry through the teachings thereof are considered to be within the concept and scope of the present invention. Is. Therefore, it is to be understood that what has been described above and shown in the drawings is not intended to limit the present invention, and that the present invention is not limited to the embodiment described above.

バイア構造を備えたプリント回路板の１つの実施の形態を示した上面図である。It is the top view which showed one embodiment of the printed circuit board provided with the via structure. バイア構造の１つの実施の形態を示した模式図である。It is the schematic diagram which showed one embodiment of the via structure. バイア構造の１つの実施の形態を示した模式図である。It is the schematic diagram which showed one embodiment of the via structure. 多層プリント回路板を示した断面図である。It is sectional drawing which showed the multilayer printed circuit board. バイア構造を備えたプリント回路板の１つの実施の形態を示した断面図である。It is sectional drawing which showed one embodiment of the printed circuit board provided with the via structure. バイア構造を備えたプリント回路板の別の１つの実施の形態を示した断面図である。It is sectional drawing which showed another one Embodiment of the printed circuit board provided with the via structure. バイア構造を備えたテスター（試験装置）の１つの実施の形態を示したブロック図である。It is the block diagram which showed one embodiment of the tester (test device) provided with the via structure.

Claims (36)

プリント回路板のバイア構造において、
信号用バイアと、
前記信号用バイアと電気的に接続した細長形状の信号用導体ストリップとを備え、
前記細長形状の信号用導体ストリップは、その近傍にグラウンド用導体が存在することなく前記信号用バイアから延出している延出領域部を含んでおり、該延出領域部は軸線の方向に延在しており、該延出領域部は前記軸線から側方外方へ膨出した膨出部を備えている、
ことを特徴とするバイア構造。 In the printed circuit board via structure,
A signal via,
An elongated signal conductor strip electrically connected to the signal via;
The elongated signal conductor strip includes an extension region extending from the signal via without a ground conductor in the vicinity thereof, and the extension region extends in the direction of the axis. The extension region portion includes a bulging portion that bulges laterally outward from the axis.
Via structure characterized by that. 複数のグラウンド用バイアを更に備え、それら複数のグラウンド用バイアは、前記信号用バイアの周囲に、前記信号用バイアから離隔して設けられていることを特徴とする請求項１記載のバイア構造。   2. The via structure according to claim 1, further comprising a plurality of ground vias, wherein the plurality of ground vias are provided around the signal vias and spaced apart from the signal vias. 前記膨出部は、前記軸線の両側に夫々に設けられた円弧形部から成ることを特徴とする請求項１記載のバイア構造。   The via structure according to claim 1, wherein the bulging portion includes arc-shaped portions provided on both sides of the axis. 前記膨出部は、（ａ）彎曲した形状、（ｂ）多角形の一部を成す形状、または（ｃ）先細り形状のうちの少なくとも１つの形状を有することを特徴とする請求項１記載のバイア構造。   The said bulging part has at least 1 shape of (a) curved shape, (b) shape which forms a part of polygon, or (c) taper shape of Claim 1 characterized by the above-mentioned. Via structure. 前記膨出部の形成位置は、前記延出領域部の中ほどの位置であることを特徴とする請求項１記載のバイア構造。   The via structure according to claim 1, wherein a formation position of the bulging portion is a middle position of the extension region portion. 前記膨出部の外縁は、前記軸線から側方外方へ延出し、前記信号用バイアの近傍において前記信号用バイアから離隔する方向へ延在した後に、前記信号用バイアから更に離隔するにつれて前記軸線へ次第に近付くように延在していることを特徴とする請求項１記載のバイア構造。   An outer edge of the bulging portion extends laterally outward from the axis, extends in a direction away from the signal via in the vicinity of the signal via, and then further away from the signal via. The via structure according to claim 1, wherein the via structure extends so as to gradually approach the axis. 前記膨出部は、実質的に凸状の表面を備えていることを特徴とする請求項１記載のバイア構造。   The via structure according to claim 1, wherein the bulging portion has a substantially convex surface. 前記膨出部の寸法と、前記細長形状の信号用導体ストリップの延在方向における前記膨出部の形成位置とは、前記膨出部のキャパシタンスによって前記バイア構造のインピーダンスを所定の値とすることのできる寸法及び形成位置であることを特徴とする請求項１記載のバイア構造。   The dimensions of the bulge and the formation position of the bulge in the extending direction of the elongated signal conductor strip are such that the impedance of the via structure is set to a predetermined value by the capacitance of the bulge. The via structure according to claim 1, wherein the via structure has a dimension and a forming position. 少なくとも１つのグラウンド用導体を更に備え、該グラウンド用導体は前記延出領域部の更に先に設けられており、前記膨出部の寸法と、前記細長形状の信号用導体ストリップの延在方向における前記膨出部の形成位置とは、前記膨出部と前記少なくとも１つのグラウンド用導体との間に容量性結合を生じさせることのできる寸法及び形成位置であることを特徴とする請求項１記載のバイア構造。   And further including at least one ground conductor, the ground conductor being provided further ahead of the extension region, in the dimension of the bulge and in the extending direction of the elongated signal conductor strip. 2. The formation position of the bulging portion is a size and a formation position capable of causing capacitive coupling between the bulging portion and the at least one ground conductor. Via structure. 前記延出領域部は、前記信号用バイアと前記膨出部との間に設けられた頸部を備えていることを特徴とする請求項１記載のバイア構造。   The via structure according to claim 1, wherein the extension region portion includes a neck portion provided between the signal via and the bulging portion. 前記延出領域部は、前記膨出部の前記信号用バイアとは反対側において前記膨出部に隣接して設けられた接続部を備えていることを特徴とする請求項１記載のバイア構造。   The via structure according to claim 1, wherein the extension region portion includes a connection portion provided adjacent to the bulge portion on a side opposite to the signal via of the bulge portion. . プリント回路板のバイア構造において、
信号用バイアと、
前記信号用バイアと電気的に接続した導体パッドと、
前記導体パッドから接近規制距離以上に離隔して設けられた少なくとも１つのグラウンド用導体と、
細長形状の信号用導体ストリップとを備え、
前記細長形状の信号用導体ストリップは、前記信号用バイアから軸線に沿って長手方向に延出して前記少なくとも１つのグラウンド用導体の近傍まで延在しており、且つ、前記軸線から側方外方へ膨出した膨出部を備えており、該膨出部は前記導体パッドから前記接近規制距離以内に設けられている、
ことを特徴とするバイア構造。 In the printed circuit board via structure,
A signal via,
A conductor pad electrically connected to the signal via;
At least one ground conductor provided at a distance greater than or equal to the access regulation distance from the conductor pad;
It has an elongated signal conductor strip,
The elongated signal conductor strip extends longitudinally from the signal via along an axis to the vicinity of the at least one ground conductor, and laterally outward from the axis. A bulging portion bulged to the bulging portion is provided within the access regulation distance from the conductor pad,
Via structure characterized by that. 前記膨出部は、（ａ）彎曲した形状、（ｂ）多角形の一部を成す形状、または（ｃ）先細り形状のうちの少なくとも１つの形状を有することを特徴とする請求項１２記載のバイア構造。   13. The bulging portion has at least one of (a) a curved shape, (b) a part of a polygon, and (c) a tapered shape. Via structure. 前記膨出部は、前記軸線の両側に夫々に設けられた円弧形部から成ることを特徴とする請求項１２記載のバイア構造。   The via structure according to claim 12, wherein the bulging portion includes arc-shaped portions provided on both sides of the axis. 前記膨出部の形成位置は、前記導体パッドの外縁と前記少なくとも１つのグラウンド用導体の基端縁との間の、中ほどの位置であることを特徴とする請求項１２記載のバイア構造。   13. The via structure according to claim 12, wherein the bulging portion is formed at a middle position between an outer edge of the conductor pad and a base end edge of the at least one ground conductor. 前記膨出部の寸法と、前記細長形状の信号用導体ストリップの延在方向における前記膨出部の形成位置とは、前記膨出部のキャパシタンスによって前記バイア構造のインピーダンスを所定の値とすることのできる寸法及び形成位置であることを特徴とする請求項１２記載のバイア構造。   The dimensions of the bulge and the formation position of the bulge in the extending direction of the elongated signal conductor strip are such that the impedance of the via structure is set to a predetermined value by the capacitance of the bulge. The via structure according to claim 12, wherein the via structure has a size and a forming position. 前記バイア構造のインピーダンスの前記所定の値は（ａ）約３３Ω、（ｂ）約５０Ω、（ｃ）約７５Ω、または（ｄ）約１００Ωのうちのいずれかであることを特徴とする請求項１６記載のバイア構造。   The predetermined value of the impedance of the via structure is any one of (a) about 33Ω, (b) about 50Ω, (c) about 75Ω, or (d) about 100Ω. The described via structure. 前記膨出部の寸法と、前記細長形状の信号用導体ストリップの延在方向における前記膨出部の形成位置とは、前記膨出部と前記少なくとも１つのグラウンド用導体との間に容量性結合を生じさせることのできる寸法及び形成位置であることを特徴とする請求項１２記載のバイア構造。   The dimensions of the bulge and the formation position of the bulge in the extending direction of the elongated signal conductor strip are capacitively coupled between the bulge and the at least one ground conductor. The via structure according to claim 12, wherein the via structure is a size and a formation position capable of generating a gap. 前記信号用バイアの周囲に設けられた複数のグラウンド用バイアを更に備え、それら複数のグラウンド用バイアのうちの少なくとも１つは、前記少なくとも１つのグラウンド用導体と接続しており、且つ、（ａ）部分的に前記接近規制距離以内に設けられているか、または（ｂ）前記接近規制距離以上に離隔して設けられているかのいずれかであることを特徴とする請求項１２記載のバイア構造。   A plurality of ground vias provided around the signal via, wherein at least one of the plurality of ground vias is connected to the at least one ground conductor; 13. The via structure according to claim 12, wherein the via structure is either partially provided within the access restriction distance or (b) spaced apart from the access restriction distance. 前記細長形状の信号用導体ストリップは、前記信号用バイアと前記膨出部との間に設けられた頸部を備えていることを特徴とする請求項１２記載のバイア構造。   13. The via structure according to claim 12, wherein the elongated signal conductor strip includes a neck portion provided between the signal via and the bulging portion. 前記延出領域部は、前記膨出部の前記信号用バイアとは反対側において前記膨出部に隣接して設けられた接続部を備えていることを特徴とする請求項１２記載のバイア構造。   The via structure according to claim 12, wherein the extension region portion includes a connection portion provided adjacent to the bulge portion on a side opposite to the signal via of the bulge portion. . 前記導体パッドと前記膨出部とが組合わさった全体としての形状が略々涙滴形であり、該涙滴形は、前記導体パッドと前記膨出部との間に設けられた頸部を備えていることを特徴とする請求項１２記載のバイア構造。   The overall shape in which the conductor pad and the bulging portion are combined is substantially a teardrop shape, and the teardrop shape has a neck portion provided between the conductor pad and the bulging portion. The via structure according to claim 12, wherein the via structure is provided. プリント回路板において、
第１グラウンド用導体を備えた第１層と、
信号用トレースを備えた第２層と、
前記信号用トレースと電気的に接続したバイア構造とを備え、
前記バイア構造は、
前記第２層を少なくとも部分的に貫通して延在している信号用バイアと、
前記第２層に設けられ、前記信号用バイアと電気的に接続した導体パッドと、
前記第２層に設けられた細長形状の信号用導体ストリップとを備えており、
前記細長形状の信号用導体ストリップは、前記信号用バイアから軸線に沿って長手方向に延出しており、且つ、前記軸線から側方外方へ膨出した膨出部を備えており、該膨出部は、該膨出部のキャパシタンスによって前記バイア構造のインピーダンスを所定の値とするように形成されており、
更に、前記信号用バイアから接近規制距離以上の距離だけ離隔して前記信号用バイアの周囲に設けられた少なくとも１つのグラウンド用バイアを備え、該少なくとも１つのグラウンド用バイアは前記第１グラウンド用導体と電気的に接続している、
ことを特徴とするプリント回路板。 In printed circuit boards,
A first layer with a first ground conductor;
A second layer with signal traces;
A via structure electrically connected to the signal trace;
The via structure is
A signal via extending at least partially through the second layer;
A conductor pad provided in the second layer and electrically connected to the signal via;
An elongated signal conductor strip provided in the second layer,
The elongated signal conductor strip includes a bulging portion extending in a longitudinal direction along the axis from the signal via and bulging laterally outward from the axis. The protruding portion is formed so that the impedance of the via structure is set to a predetermined value by the capacitance of the protruding portion,
Further, at least one ground via provided around the signal via and spaced apart from the signal via by a distance equal to or greater than an access restriction distance, the at least one ground via being the first ground conductor. Is electrically connected to the
A printed circuit board characterized by that. 前記膨出部は、
前記軸線から側方外方へ膨出した第１部分と、
前記第１部分とは反対側にあって前記軸線から側方外方へ膨出した第２部分と、
を備えていることを特徴とする請求項２３記載のプリント回路板。 The bulging portion is
A first portion bulging laterally outward from the axis;
A second portion on the opposite side of the first portion and bulging laterally outward from the axis;
24. The printed circuit board according to claim 23, comprising: 前記膨出部は、（ａ）彎曲した形状、（ｂ）多角形の一部を成す形状、または（ｃ）先細り形状のうちの少なくとも１つの形状を有することを特徴とする請求項２３記載のプリント回路板。   24. The bulge portion has at least one of (a) a curved shape, (b) a part of a polygon, and (c) a tapered shape. Printed circuit board. 前記膨出部の形成位置は、前記導体パッドの外縁と前記第１グラウンド用導体の基端縁との間の、中ほどの位置であることを特徴とする請求項２３記載のプリント回路板。   24. The printed circuit board according to claim 23, wherein the bulging portion is formed at a middle position between an outer edge of the conductor pad and a base end edge of the first ground conductor. 前記信号用トレースは所定の値のインピーダンスを有しており、前記バイア構造のインピーダンスの前記所定の値は、前記信号トレースのインピーダンスの前記所定の値と略々等しいことを特徴とする請求項２３記載のプリント回路板。   24. The signal trace has an impedance of a predetermined value, and the predetermined value of the impedance of the via structure is substantially equal to the predetermined value of the impedance of the signal trace. The printed circuit board as described. 前記バイア構造のインピーダンスの前記所定の値は（ａ）約４８Ω〜約５２Ωの範囲内の値、（ｂ）約７５Ω、または（ｃ）約１００Ωのうちのいずれかであることを特徴とする請求項２３記載のプリント回路板。   The predetermined value for the impedance of the via structure is either (a) a value in the range of about 48Ω to about 52Ω, (b) about 75Ω, or (c) about 100Ω. Item 24. The printed circuit board according to item 23. 前記信号用バイアの半径は約０．０１２５インチ（約０．３１８ｍｍ）であり、前記導電パッドの外周縁の半径は約０．０１７５インチ（約０．４４５ｍｍ）であり、前記膨出部は一対の半円形部を含んでおり、それら半円形部の各々の半径は約０．０１２５インチ（約０．３１８ｍｍ）であることを特徴とする請求項２３記載のプリント回路板。   A radius of the signal via is about 0.0125 inch (about 0.318 mm), a radius of an outer peripheral edge of the conductive pad is about 0.0175 inch (about 0.445 mm), and the bulge portion is a pair. 24. The printed circuit board of claim 23, wherein each of the semicircular portions has a radius of about 0.0125 inches. 前記第１グラウンド用導体がグラウンド用プレーンであることを特徴とする請求項２３記載のプリント回路板。   24. The printed circuit board according to claim 23, wherein the first ground conductor is a ground plane. 第２グラウンド用導体を備えた第３層を更に備え、前記第２グラウンド用導体は前記第１グラウンド用導体と電気的に接続しており、前記膨出部の寸法と、前記細長形状の信号用導体ストリップの延在方向における前記膨出部の形成位置とは、前記膨出部と前記第２グラウンド用導体との間に容量性結合を生じさせることのできる寸法及び形成位置であることを特徴とする請求項２３記載のプリント回路板。   A third layer including a second ground conductor, wherein the second ground conductor is electrically connected to the first ground conductor, and the dimensions of the bulge and the elongated signal The formation position of the bulging portion in the extending direction of the conductor strip for use is a size and a formation position capable of causing capacitive coupling between the bulging portion and the second ground conductor. 24. A printed circuit board according to claim 23. 前記細長形状の信号導体ストリップは、前記信号用バイアと前記膨出部との間に設けられた頸部を備えていることを特徴とする請求項２３記載のプリント回路板。   24. The printed circuit board according to claim 23, wherein the elongated signal conductor strip includes a neck portion provided between the signal via and the bulge portion. 前記細長形状の信号導体ストリップは、前記膨出部と前記信号トレースとの間に設けられた接続部を備えていることを特徴とする請求項２３記載のプリント回路板。   24. The printed circuit board according to claim 23, wherein the elongated signal conductor strip includes a connection portion provided between the bulge portion and the signal trace. 被検体デバイスの試験を行うための装置において、
テスター・メインフレームと、
前記テスター・メインフレームに結合されたテスト・ヘッドと、
前記テスト・ヘッドに取付可能に構成されたプリント回路板とを備え、
前記プリント回路板は、
第１グラウンド用導体を備えた第１層と、
信号用トレースを備えた第２層と、
前記プリント回路板を少なくとも部分的に貫通して延在し、前記信号用トレースと電気的に接続したバイア構造とを備えており、
前記バイア構造は、
前記プリント回路板を少なくとも部分的に貫通して延在している信号用バイアと、
前記第２層に設けられ、前記信号用バイアと電気的に接続した導体パッドと、
前記第２層に設けられた細長形状の信号用導体ストリップとを備えており、
前記細長形状の信号用導体ストリップは、前記信号用バイアから軸線に沿って長手方向に延出しており、且つ、前記軸線から側方外方へ膨出した膨出部を備えており、該膨出部は、該膨出部のキャパシタンスによって前記バイア構造のインピーダンスを所定の値とするように形成されている、
ことを特徴とする装置。 In an apparatus for testing a device under test,
Tester mainframe,
A test head coupled to the tester mainframe;
A printed circuit board configured to be attachable to the test head;
The printed circuit board is:
A first layer with a first ground conductor;
A second layer with signal traces;
A via structure extending at least partially through the printed circuit board and electrically connected to the signal trace;
The via structure is
A signal via extending at least partially through the printed circuit board;
A conductor pad provided in the second layer and electrically connected to the signal via;
An elongated signal conductor strip provided in the second layer,
The elongated signal conductor strip includes a bulging portion extending in a longitudinal direction along the axis from the signal via and bulging laterally outward from the axis. The projecting portion is formed so that the impedance of the via structure is set to a predetermined value by the capacitance of the bulging portion.
A device characterized by that. 前記プリント回路板は（ａ）デバイス・インターフェース・ボード、（ｂ）プローブ・インターフェース・ボード、または（ｃ）ハンドラー・インターフェース・ボードのうちのいずれかであることを特徴とする請求項３４記載の装置。   35. The apparatus of claim 34, wherein the printed circuit board is one of (a) a device interface board, (b) a probe interface board, or (c) a handler interface board. . 前記細長形状の信号導体ストリップは、前記信号用バイアと前記膨出部との間に設けられた頸部を備えていることを特徴とする請求項３４記載の装置。   35. The apparatus of claim 34, wherein the elongated signal conductor strip comprises a neck disposed between the signal via and the bulge.
JP2008512431A 2005-05-16 2006-05-15 Via structure with impedance adjustment Active JP5199071B2 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US68132505P 2005-05-16 2005-05-16
US60/681,325 2005-05-16
US11/266,892 2005-11-03
US11/266,892 US7492146B2 (en) 2005-05-16 2005-11-03 Impedance controlled via structure
PCT/US2006/018870 WO2006124864A1 (en) 2005-05-16 2006-05-15 Impedance controlled via structure

Publications (2)

Publication Number Publication Date
JP2008541484A true JP2008541484A (en) 2008-11-20
JP5199071B2 JP5199071B2 (en) 2013-05-15

Family

ID=36870056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008512431A Active JP5199071B2 (en) 2005-05-16 2006-05-15 Via structure with impedance adjustment

Country Status (6)

Country Link
US (1) US7492146B2 (en)
EP (1) EP1884145A1 (en)
JP (1) JP5199071B2 (en)
KR (1) KR101329595B1 (en)
CN (1) CN101176389B (en)
WO (1) WO2006124864A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365281B1 (en) 2012-09-18 2014-02-19 삼성전기주식회사 Via structure having open stub and printed circuit boad having it
JP2014072311A (en) * 2012-09-28 2014-04-21 Kyocera Circuit Solutions Inc Multilayer wiring board and manufacturing method therefor
JP2017199763A (en) * 2016-04-26 2017-11-02 京セラ株式会社 Printed wiring board and method of manufacturing the same
WO2019216188A1 (en) * 2018-05-08 2019-11-14 株式会社村田製作所 Transmission line and mounting structure therefor

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364440B2 (en) * 2006-01-17 2008-04-29 Lifesync Corporation Multi-lead keyhole connector
JP5384947B2 (en) 2006-03-03 2014-01-08 日本電気株式会社 Broadband transition structure from via interconnect to planar transmission line in multilayer substrates
CN100561487C (en) * 2006-11-17 2009-11-18 鸿富锦精密工业（深圳）有限公司 Printed circuit board (PCB) with multi-load topology cabling architecture
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
JP5003359B2 (en) * 2007-08-31 2012-08-15 日本電気株式会社 Printed wiring board
CN101351080B (en) * 2008-09-05 2010-10-27 华为技术有限公司 Printed circuit board
CN101937476B (en) * 2009-06-29 2012-05-23 鸿富锦精密工业（深圳）有限公司 Impedance matching method of via hole
US8248183B2 (en) 2009-07-30 2012-08-21 Sierra Wireless, Inc. Circuit board pad having impedance matched to a transmission line and method for providing same
WO2011046479A1 (en) * 2009-10-16 2011-04-21 Telefonaktiebolaget L M Ericsson (Publ) Printed circuit board
US8354601B2 (en) * 2010-02-25 2013-01-15 Russell James V Method and structure for coaxial via routing in printed circuit boards for improved signal integrity
JP2015038899A (en) * 2010-03-31 2015-02-26 株式会社東芝 Circuit board and electronic apparatus
US8542494B2 (en) 2010-04-29 2013-09-24 International Business Machines Corporation Circuit board having holes to increase resonant frequency of via stubs
WO2011140438A2 (en) 2010-05-07 2011-11-10 Amphenol Corporation High performance cable connector
WO2012045000A1 (en) * 2010-09-30 2012-04-05 Aviat Networks, Inc. Systems and methods for improved chip device performance
US9204533B2 (en) * 2011-10-31 2015-12-01 Samsung Electro-Mechanics Co., Ltd. Asymmetrical multilayer substrate, RF module, and method for manufacturing asymmetrical multilayer substrate
CN104604045B (en) * 2012-06-29 2018-04-10 安费诺有限公司 The radio frequency connector of low-cost and high-performance
CN104704682B (en) 2012-08-22 2017-03-22 安费诺有限公司 High-frequency electrical connector
CN103717012B (en) * 2012-09-28 2018-05-18 新华三技术有限公司 A kind of method and structure of PCB board via impedance control
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
CN104219871A (en) * 2013-06-05 2014-12-17 鸿富锦精密工业（深圳）有限公司 Printed circuit board
KR102069623B1 (en) * 2013-07-03 2020-02-11 삼성전기주식회사 Impedance control pad and substrate using its
TWI484876B (en) 2013-12-20 2015-05-11 Ind Tech Res Inst Circuit board having via and manufacturing method thereof
CN104797075B (en) * 2014-01-17 2019-02-26 中兴通讯股份有限公司 Arch PCB and its design method
CN115411547A (en) 2014-01-22 2022-11-29 安费诺有限公司 Electrical connector, subassembly, module, cable assembly, electrical assembly and circuit board
TWI504320B (en) * 2014-06-17 2015-10-11 矽品精密工業股份有限公司 A circuit structure and fabricating method thereof
US9864826B2 (en) * 2014-11-03 2018-01-09 Toshiba Memory Corporation Multilayer printed board and layout method for multilayer printed board
US9916410B2 (en) 2015-06-22 2018-03-13 International Business Machines Corporation Signal via positioning in a multi-layer circuit board
US20170005416A1 (en) * 2015-06-30 2017-01-05 Raytheon Company Multi-beam phased array antenna
US10541482B2 (en) 2015-07-07 2020-01-21 Amphenol Fci Asia Pte. Ltd. Electrical connector with cavity between terminals
TWI576026B (en) 2015-07-17 2017-03-21 財團法人工業技術研究院 Circuit structure
TWI754439B (en) 2015-07-23 2022-02-01 美商安芬諾Ｔｃｓ公司 Connector, method of manufacturing connector, extender module for connector, and electric system
KR102520393B1 (en) * 2015-11-11 2023-04-12 삼성전자주식회사 Impedance matching device for reducing reflection loss by splitting digital signal and test system having the same
CN115000735A (en) 2016-08-23 2022-09-02 安费诺有限公司 Configurable high performance connector
US10264219B2 (en) * 2016-10-03 2019-04-16 Magna Electronics Inc. Vehicle camera with compliant coaxial connector
JP6822100B2 (en) * 2016-11-28 2021-01-27 富士通株式会社 Via model generation program, via model generation method and information processing device
CN206807859U (en) * 2017-06-13 2017-12-26 智邦科技股份有限公司 Printed circuit board (PCB) for high-speed transfer
WO2019064510A1 (en) * 2017-09-29 2019-04-04 三菱電機株式会社 High frequency filter
CN114512840A (en) 2017-10-30 2022-05-17 安费诺富加宜（亚洲）私人有限公司 Low-crosstalk card edge connector
US10601181B2 (en) 2017-12-01 2020-03-24 Amphenol East Asia Ltd. Compact electrical connector
US10777921B2 (en) 2017-12-06 2020-09-15 Amphenol East Asia Ltd. High speed card edge connector
CN208862209U (en) 2018-09-26 2019-05-14 安费诺东亚电子科技(深圳)有限公司 A kind of connector and its pcb board of application
US11870171B2 (en) 2018-10-09 2024-01-09 Amphenol Commercial Products (Chengdu) Co., Ltd. High-density edge connector
TWM576774U (en) 2018-11-15 2019-04-11 香港商安費諾（東亞）有限公司 Metal case with anti-displacement structure and connector thereof
US11564316B2 (en) 2018-11-29 2023-01-24 Lockheed Martin Corporation Apparatus and method for impedance balancing of long radio frequency (RF) via
US11381015B2 (en) 2018-12-21 2022-07-05 Amphenol East Asia Ltd. Robust, miniaturized card edge connector
US11189971B2 (en) 2019-02-14 2021-11-30 Amphenol East Asia Ltd. Robust, high-frequency electrical connector
TWM582251U (en) 2019-04-22 2019-08-11 香港商安費諾（東亞）有限公司 Connector set with hidden locking mechanism and socket connector thereof
US11289830B2 (en) 2019-05-20 2022-03-29 Amphenol Corporation High density, high speed electrical connector
US11799230B2 (en) 2019-11-06 2023-10-24 Amphenol East Asia Ltd. High-frequency electrical connector with in interlocking segments
US11588277B2 (en) 2019-11-06 2023-02-21 Amphenol East Asia Ltd. High-frequency electrical connector with lossy member
KR20210073817A (en) * 2019-12-11 2021-06-21 동우 화인켐 주식회사 Printed circuit board, antenna structure including the same and image display device including the same
US11510318B2 (en) * 2020-01-07 2022-11-22 Translarity, Inc. Redistribution plate
CN115088393A (en) 2020-01-17 2022-09-20 安费诺有限公司 Bend compensation for conductive traces on printed circuit boards
US11469553B2 (en) 2020-01-27 2022-10-11 Fci Usa Llc High speed connector
TW202135385A (en) 2020-01-27 2021-09-16 美商Ｆｃｉ美國有限責任公司 High speed connector
US11637391B2 (en) 2020-03-13 2023-04-25 Amphenol Commercial Products (Chengdu) Co., Ltd. Card edge connector with strength member, and circuit board assembly
US11728585B2 (en) 2020-06-17 2023-08-15 Amphenol East Asia Ltd. Compact electrical connector with shell bounding spaces for receiving mating protrusions
US11302645B2 (en) * 2020-06-30 2022-04-12 Western Digital Technologies, Inc. Printed circuit board compensation structure for high bandwidth and high die-count memory stacks
US11831092B2 (en) 2020-07-28 2023-11-28 Amphenol East Asia Ltd. Compact electrical connector
US11652307B2 (en) 2020-08-20 2023-05-16 Amphenol East Asia Electronic Technology (Shenzhen) Co., Ltd. High speed connector
CN212874843U (en) 2020-08-31 2021-04-02 安费诺商用电子产品(成都)有限公司 Electrical connector
CN215816516U (en) 2020-09-22 2022-02-11 安费诺商用电子产品(成都)有限公司 Electrical connector
CN213636403U (en) 2020-09-25 2021-07-06 安费诺商用电子产品(成都)有限公司 Electrical connector
US11569613B2 (en) 2021-04-19 2023-01-31 Amphenol East Asia Ltd. Electrical connector having symmetrical docking holes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044716A (en) * 1999-08-03 2001-02-16 Mitsubishi Electric Corp Strip line feeder
JP2001308547A (en) * 2000-04-27 2001-11-02 Sharp Corp High-frequency multilayer circuit board
US20040263181A1 (en) * 2003-06-30 2004-12-30 Xiaoning Ye Methods for minimizing the impedance discontinuity between a conductive trace and a component and structures formed thereby

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2127095A5 (en) * 1971-02-23 1972-10-13 Thomson Csf
US4080579A (en) * 1972-03-07 1978-03-21 Raytheon Company Stripline four port hybrid junction
SE426894B (en) * 1981-06-30 1983-02-14 Ericsson Telefon Ab L M IMPEDANCY COAXIAL TRANSFER FOR MICROVAG SIGNALS
FR2671232B1 (en) * 1990-12-27 1993-07-30 Thomson Csf LOAD FOR DIELECTRIC SUBSTRATE MICROPHONE LINE.
US5525953A (en) * 1993-04-28 1996-06-11 Murata Manufacturing Co., Ltd. Multi-plate type high frequency parallel strip-line cable comprising circuit device part integratedly formed in dielectric body of the cable
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
JP4204150B2 (en) * 1998-10-16 2009-01-07 パナソニック株式会社 Multilayer circuit board
US6388206B2 (en) * 1998-10-29 2002-05-14 Agilent Technologies, Inc. Microcircuit shielded, controlled impedance “Gatling gun”via
US6249193B1 (en) * 1999-02-23 2001-06-19 International Business Machines Corporation Termination impedance independent system for impedance matching in high speed input-output chip interfacing
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
SE518181C2 (en) * 1999-12-10 2002-09-03 Ericsson Telefon Ab L M Procedure and apparatus for electronic circuit arrangements
JP2001313504A (en) 2000-04-14 2001-11-09 Internatl Business Mach Corp <Ibm> Connector for signal transmission line signal, transmission line, and board
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US6828513B2 (en) 2002-04-30 2004-12-07 Texas Instruments Incorporated Electrical connector pad assembly for printed circuit board
US6784674B2 (en) * 2002-05-08 2004-08-31 Formfactor, Inc. Test signal distribution system for IC tester
US6984996B2 (en) * 2003-05-01 2006-01-10 Celerity Research, Inc. Wafer probing that conditions devices for flip-chip bonding
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
US7053729B2 (en) * 2004-08-23 2006-05-30 Kyocera America, Inc. Impedence matching along verticle path of microwave vias in multilayer packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044716A (en) * 1999-08-03 2001-02-16 Mitsubishi Electric Corp Strip line feeder
JP2001308547A (en) * 2000-04-27 2001-11-02 Sharp Corp High-frequency multilayer circuit board
US20040263181A1 (en) * 2003-06-30 2004-12-30 Xiaoning Ye Methods for minimizing the impedance discontinuity between a conductive trace and a component and structures formed thereby

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365281B1 (en) 2012-09-18 2014-02-19 삼성전기주식회사 Via structure having open stub and printed circuit boad having it
US9264010B2 (en) 2012-09-18 2016-02-16 Samsung Electro-Mechanics Co., Ltd. Via structure having open stub and printed circuit board having the same
JP2014072311A (en) * 2012-09-28 2014-04-21 Kyocera Circuit Solutions Inc Multilayer wiring board and manufacturing method therefor
JP2017199763A (en) * 2016-04-26 2017-11-02 京セラ株式会社 Printed wiring board and method of manufacturing the same
WO2019216188A1 (en) * 2018-05-08 2019-11-14 株式会社村田製作所 Transmission line and mounting structure therefor
JP7001154B2 (en) 2018-05-08 2022-01-19 株式会社村田製作所 Transmission line and its mounting structure
US11291109B2 (en) 2018-05-08 2022-03-29 Murata Manufacturing Co., Ltd. Transmission line and mounting structure thereof

Also Published As

Publication number Publication date
EP1884145A1 (en) 2008-02-06
CN101176389B (en) 2012-07-25
JP5199071B2 (en) 2013-05-15
KR101329595B1 (en) 2013-11-20
KR20080015107A (en) 2008-02-18
CN101176389A (en) 2008-05-07
US7492146B2 (en) 2009-02-17
WO2006124864A1 (en) 2006-11-23
US20060258187A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
JP5199071B2 (en) Via structure with impedance adjustment
US9125314B2 (en) Printed circuit board
JP5384947B2 (en) Broadband transition structure from via interconnect to planar transmission line in multilayer substrates
US9055702B2 (en) Method for forming a circuit board via structure for high speed signaling
JP5194440B2 (en) Printed wiring board
US7385470B2 (en) Technique for reducing via capacitance
US7388448B2 (en) Semi-suspended coplanar waveguide on a printed circuit board
JP2008527724A (en) Printed circuit boards with improved signal integrity for differential signal pairs, etc.
WO2007046271A1 (en) Vertical signal path, printed board provided with such vertical signal path, and semiconductor package provided with such printed board and semiconductor element
JP2000507427A (en) Bidirectional, non-solid, impedance-controlled reference plane
CN107969065B (en) Printed circuit board
US9806474B2 (en) Printed circuit board having high-speed or high-frequency signal connector
US20130111745A1 (en) Process for providing electrical connections with reduced via capacitance on circuit boards
TW201127232A (en) Circuit board with air hole
JP2012533912A (en) Resonant element configured in a vertical direction in a multilayer substrate and filter using them
CN104066269B (en) Grounding pattern structure of high-frequency welding pad area of circuit board
JP6013297B2 (en) High frequency transmission line
US7307492B2 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
US7196906B1 (en) Circuit board having segments with different signal speed characteristics
CN215499727U (en) Circuit board
JP2003338693A (en) Method of connecting coaxial cable and multilayer printed wiring board
JP2003298195A (en) Wiring board
TWI589197B (en) Circuit structure
JP2022545023A (en) circuit board
JP5341712B2 (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110818

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110825

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110913

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120821

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120828

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120919

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5199071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250