JP2008535107A - 結合されたコマンドおよびデータ・コード - Google Patents

Abstract

本装置は、コマンドおよび関連するデータのためのソースを含む。エラーコード生成器は、結合されたコマンドおよび関連するデータのためのエラーコードを生成し、それがコマンドおよび関連するデータの間で分配される。その後、送信機が、コマンドおよび関連するデータを別々に送信する。

Description

本発明はデータに関し、より詳しくはデータ内のエラーの検出に関する。

命令シーケンスがメモリへのデータの書き込みを要求する場合、典型的には２つの情報、すなわち、コマンドおよびメモリに書き込まれるデータがメモリに送信される。エラーは、これらの要素のいずれの送信においても生じる可能性がある。例えば、コマンドが破損された場合には、データがメモリ内の間違った位置に書き込まれることがある。また、明らかに、データが破損された場合は、誤ったデータがメモリに書き込まれる。

これらの潜在的なエラーに対処するために、コマンドおよび関連するデータは、それぞれエラー検出コードを与えられる。典型的には、周期冗長検査コード（ＣＲＣ）が使用される。その後、ＣＲＣは、送信中にエラーが生じたかどうかを判定するために、メモリ・モジュールによって使用される。エラーが検出された場合、メモリ・モジュールは、コマンドおよび関連するデータの再送信を要求する。

しかしながら、ＣＲＣのためのビットを送信することで、コマンドまたはデータを送信するために使用されるべき帯域幅が奪われる。ＣＲＣを送信するために必要とされるビット数は、実行される特定のＣＲＣアルゴリズムに依存する。より複雑なＣＲＣアルゴリズムは、より多くのエラーを検出することができる（例えば、単純なＣＲＣは、１ビットを変更するエラーを検出ことができるが、２ビットを変更するエラーを検出できない）が、送信するためにより多くのビットを必要とする。

本発明の実施例は、当該技術分野におけるこのような問題および他の問題に対処する。

図１は、本発明の実施例を使用することができるマシンを示す。図１において、マシン１０５は、コンピュータ１１０、モニタ１１５、キーボード１２０、およびマウス１２５を含むコンピュータ・システムとして示される。図２はコンピュータ１１０内の要素、すなわちプロセッサ２０５、相互接続２１０、およびメモリ・モジュール２１５−１，２１５−２，２１５−３，２１５−４（集合的には、メモリ・モジュール２１５）を、より詳細に露出した状態で示す。プロセッサ２０５は、単一のプロセッサ・コアを有するチップでもよく、あるいは、他の実施例では、複数のプロセッサ・コアを有するチップでもよい。（もちろん、プロセッサ２０５を含むチップは、本発明の実施例によっては、同様に他の要素を含んでもよい。）相互接続２１０は、通信をサポートするために、要素を互いに接続するために使用される。相互接続２１０は、ポイント・ツー・ポイント相互接続であってもよく、あるいは、複数の要素を相互に接続するものであってもよい。例えば、相互接続２１０がポイント・ツー・ポイント相互接続である場合、それは単にプロセッサ２０５とメモリ・モジュール２１５とを接続するであろう。しかし、相互接続２１０が複数の要素を相互接続する場合、さらに他の要素（図２に示されていない）を相互接続２１０に接続することができる。

本発明の実施例で典型的に使用されるのは、メモリ・モジュール２１５−１のようなメモリ・モジュールにデータを書き込むためのコマンドであり、典型的には、コマンドは、データと別々にメモリ・モジュールに送られる。メモリ・モジュール２１５は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のような、任意の種類メモリ・モジュールである。しかしながら、当業者ならば、本発明の実施例が、図１および図２に示される特定のハードウェアの要素に制限されていないことを理解するであろう。本発明の実施例は、コマンドおよびデータが送信中に分離されるすべての状況に適用することができる。本発明の実施例を使用することができる他のプラットフォームの例としては、特に、ノートブック・コンピュータのようなあらゆる種類のコンピュータ、サーバ、またはインターネット装置、携帯情報端末（ＰＤＡ）、あるいはあらゆる埋め込まれたアプリケーションが含まれるが、これらに制限されない。

図３は、本発明の実施例に従って、図１のマシン内でのエラーコードの生成を示す。図３において、ソース３０５は、コマンド３１０およびデータ３１５を生成する。リーダの解釈に依存して、ソース３０５はコードのいずれかのラインであり、それによってプロセッサはデータをメモリ・モジュールに、またはプロセッサ自身に書き込むが、いずれかの解釈が受理可能である。その後、コマンド３１０およびデータ３１５は、コード生成器３２０の入力として使用され、コード生成器３２０はコード３２５を生成する。コード生成器３２０は、コマンド３１０およびデータ３１５を単一セットのビットに結合し、コード３２５を生成する。コード生成器３２０は、任意の要求されたアルゴリズムを実行し、送信されたデータの正確性を検査するために使用可能なコードを生成する。このようなコードの例としては、パリティ・ビット、チェックサム、周期冗長検査コード（ＣＲＣ）または多項式コードのようなエラー検出コード、および、ハミング・コードのようなエラー訂正コードを含む。

コード生成器３２０は、２つの入力を取得するが、２つの入力のために単一のコードを生成することに注意されたい。この点は、コマンドおよびデータの各々のために個別のコードが生成される先行技術の解決法と対照的である。単一のコード３２５を生成するためにコマンド３１０およびデータ３１５を結合することについては、実行方法が選択できる。コード生成器３２０は、先行技術のコード生成器と同レベルのエラー検出（あるいは訂正）を提供するコードを生成するが、その場合に、コマンド３１０およびデータ３１５を結合することにより単一のコード３２５にして効率化するので、より少ないビットしか必要としない。あるいは、コード生成器３２０は、コマンド３１０およびデータ３１５のために別々に生成されたであろうビット数と同じビット数を使用するコードを生成してもよく、それによって、コード３２５の正確さが増加する。

この選択についてのさらなる説明は、例を挙げることによって明らかになる。例えば、有効性を検査されるデータの各バイトのために１バイトのコードを生成するＣＲＣについて考えてみる。さらに、コマンドおよびデータが、それぞれ４ビットの長さ（すなわち、それぞれが１バイトの２分の１のみ使用する）と仮定する。もし、ＣＲＣがコマンドおよびデータのために別々に生成される場合、合計４バイト、すなわち、コマンドのために１バイト（それらの半分は空である）、データのために１バイト（それらの半分は空である）、および２つのＣＲＣコードのために２バイトが必要である。しかしながら、コマンドおよびデータが単一のバイトに結合される場合、（同じＣＲＣアルゴリズムを使用して）ＣＲＣコードを格納するための１バイトのみが必要とされる。これによって、コードに必要とされるビット数が削減され、したがって、送信されるビット数が減少する。あるいは、より正確なアルゴリズムが、同じＣＲＣアルゴリズムの代わりに使用されてもよく、それは送信においてより多くのエラーを検出する。かかるコードは３バイトを使用するので、先行技術と同じく４バイトが使用されることを意味する。これは、先行技術と同数のビットが使用されることを意味するが、より高い正確性を達成することができる。例えば、オリジナルのＣＲＣアルゴリズムを用いて検出できたよりも多くのエラーを検出できるかもしれないし、あるいは再送信の必要性を回避するためのエラー訂正コードを使用できるかもしれない。

一旦コード３２５が生成されると、コード３２５は、コマンド３１０，３１５に付加される。図４は、分配器４０５によってコマンド３１０およびデータ３１５の間で分配されたコード３２５を示す。この分配は望ましい任意の方法で行なうことができる。例えば、コード３２５は、データ３１５の後に付加されてもよい。あるいは、コード３２５は、コマンド３１０の前に送信されてもよい。あるいは、コード３２５は、コマンド３１０およびデータ３１５のビット中に分散されてもよい。図４は、コマンド３１０に付加されたコード３２５の第１部分４１０、およびデータ３１５に付加されたコード３２５の第２部分４１５を示す。しかしながら、当業者ならば、受信者がコード３２５のビットを識別する方法を知っている限り、任意の分配方法を使用できることを理解するであろう。

図５は、本発明の実施例に従って、図２のメモリへのコマンド、データ、およびエラーコードの送信を示す。図５において、プロセッサ２０５は送信機５０５を含んで示され、それは、コマンド３１０、データ３１５、およびコード４１０，４１５の２つの部分を、相互接続２１０上のメモリ・モジュールに送信する。典型的には、コマンド３１０（およびコードの第１部分４１０）は、データ３１５（およびコードの第２部分４１５）とは別々に送信される。

図５は、プロセッサ２０５の一部として送信機５０５を示すが、当業者であれば、送信機５０５がプロセッサ２０５の一部である必要はないこと、および、送信機５０５が適切な宛先（もちろんそれがメモリ・モジュールである必要はない）へコマンド３１０、データ３１５、およびコードを送信することを提供できるならば、送信もまた相互接続２１０上で行われる必要がないことを理解するであろう。

書込みコマンドおよびデータをメモリ・モジュールに送信するプロセッサというテーマを続けて、図６は、本発明の実施例に従って、図５の送信機によって送信されたコマンド、データおよびエラーコードを受信する図２のメモリ・モジュールを示す。メモリ・モジュール２１５−１は、メモリ・モジュール２１５−１に組み込まれた受信機６０５を使用して、コマンド３１０、データ３１５、およびコード４１０，４１５の２つの部分を相互接続２１０上のプロセッサから受信する。当業者ならば、ちょうど図５の送信機５０５がプロセッサ２０５の一部である必要がないように、受信機６０５もまたメモリ・モジュール２１５−１の一部である必要がないこと、および、受信機６０５が相互接続２１０上でコマンド３１０、データ３１５、およびのコード４１０，４１５の２つの部分を受信する必要がないことを理解するであろう。すなわち、図示された実施例は、他の実施例を排除するものではない。

図７は、本発明の実施例に従って、図５の送信機によって送信されたコマンドおよびデータの有効性を検査し、かつ実行する図２のメモリ・モジュールを示す。一旦コマンド３１０、データ３１５、およびコード４１０，４１５の部分が受信されると、検査器(validator)７０５はコードを使用して、コマンド３１０およびデータ３１５の有効性を検査する。これは、コマンド３１０およびデータ３１５を処理してコード生成アルゴリズムに適切なコードを新たに計算し、さらに、エラー検出器７１０がその結果を送信されたコードと比較し、結果が一致するかどうかを確認することによって遂行される。結果が一致しない場合、受信機６０５またはメモリ・モジュール２１５−１（図６）は、図５のプロセッサ２０５に、コマンド３１０、データ３１５、およびコード４１０，４１５の２つの部分を再送信することを要求する。あるいは、コードがエラー訂正コードを含む場合、エラー訂正器７１５がエラーを訂正するために使用される。

コマンド３１０およびデータ３１５の有効性が検査され、または成功裡に訂正されたと仮定して、次に、それらは、コマンドを実行するために回路７２０によって処理される。例えば、コマンド３１０が、メモリにデータ３１５を書き込むコマンドである場合、回路７２０は、メモリ・モジュール２１５−１内の指定された位置にデータ３１５を書き込む。

単一のコードを使用することによって、再送信のための要求の数が増加しないことは注目に値する。先行技術では、コマンドまたはデータのいずれかにエラーがある場合、コマンド３１０およびデータ３１５の両方が再送信を要求される。単一のコードの使用すると、要求の数は変わらない。図３を巡る議論に関して上述されたように、コマンド３１０、データ３１５およびコードを送信するためにはより少数のビットしか使用されず、かつ、より高い正確性が達成される。

図８は、本発明の実施例に従って、図１のマシン内でコマンドおよびデータのためのエラーコードを生成し送信するための手順を示す。図８において、ブロック８０５で、システムは、コマンドおよび関連するデータを識別する。ブロック８１０で、システムは、コマンドおよび関連するデータを結合する。ブロック８１５で、システムは、結合したコマンドおよび関連するデータのためのコードを生成する。ブロック８２０で、システムは、コマンドにコードの第１部分を付加し、ブロック８２５で、システムは、関連するデータにコードの第２部分を付加する。最後に、ブロック８３０で、システムは、コマンド、関連するデータ、およびコードを送信する。典型的には、（コードのそれぞれの部分を有する）コマンドおよび関連するデータは、別々に送信される。

図８は、コマンドおよび関連するデータにコードの部分を付加するブロック８２０〜８２５を示すが、図４に関して上述されたように、コードは、望ましい任意の方法で、コマンドおよび関連するデータの間で分配されてもよい。例えば、コードが単にデータに付加される場合、ブロック８２０は必要でなく、また、ブロック８２５は、全コードを関連するデータに付加してもよい。

図９Ａ〜図９Ｂは、本発明の実施例に従って、図１のマシン内のコマンド、データ、およびエラーコードを受信しかつ有効性を検査するための手法を示す。図９Ａにおいて、ブロック９０５で、システムはコマンド、関連するデータ、およびコードを受信する。ブロック９１０で、システムは、コマンドからコードの第１部分を検索し、さらに、ブロック９１５で、システムは、関連するデータからコードの第２部分を検索する。図４および図８に関して上述されたように、ブロック９１０〜９１５は、コードがコマンドおよび関連するデータの間でどのように分配されるかに依存して、望ましい任意の方法で修正される。ブロック９２０で、システムは、コードを使用して、コマンドおよび関連するデータの有効性を検査する。コードがエラー訂正コードである場合、ブロック９２５で、コードはコマンドおよび関連するデータ内のエラーを訂正するために使用される。（コードがエラー訂正コードでない場合は、破線９３０で示されるように、ブロック９２５が省略される。）

ブロック９３５（図９Ｂ）で、システムは、コマンドおよび関連するデータの有効性が検査されたかどうかを確認するためにチェックする。コマンドおよび関連するデータの有効性が検査された場合、ブロック９４０で、システムはコマンドおよび関連するデータを処理する。そうでない場合は、ブロック９４５で、システムは、コマンド、関連するデータ、およびコードの再送信を要求し、処理は図９Ａのブロック９０５に戻る。

以下の記述は、本発明の特定の側面を実施することができる適切なマシンについての簡潔かつ一般的な記述を提供することを意図するものである。典型的には、マシンはシステム・バスを含み、それがプロセッサ、メモリ（例えばランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリ・メモリ（ＲＯＭ）、またはその他の状態保存媒体）、格納装置、ビデオ・インターフェイス、および入力／出力インターフェイス・ポートに接続される。マシンは、少なくとも一部分が、キーボード、マウス等の従来型の入力装置からの入力によって制御され、同様に他のマシン、仮想現実（ＶＲ）環境を有するインタラクション、バイオメトリック・フィードバック、または他の入力信号から受信された指令によっても制御される。ここで使用されるように、用語「マシン」は単一のマシン、または共に動作するように通信可能に結合されたシステムを広く包含することを意図する。典型的なマシンは、パーソナルコンピュータ、ワークステーション、サーバ、ポータブル・コンピュータ、携帯型装置、電話、タブレット等のような演算装置を含み、同様に、個人あるいは公共輸送のような輸送装置（例えば自動車、列車、タクシー等）も含む。

マシンは、例えば、プログラム可能またはプログラム可能でない論理装置またはアレイ、特定用途向け集積回路、組込み型コンピュータ、スマート・カード、およびその他同種のものが組み込まれた制御装置を含む。マシンは、ネットワーク・インターフェイス、モデム、あるいは他の通信結合装置を介して、１またはそれ以上の遠隔のマシンへの１またはそれ以上の接続を利用する。マシンは、イントラネット、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワークなどのような物理的および／または論理的なネットワークによって相互に接続される。当業者であれば、ネットワーク通信は、例えば無線周波数（ＲＦ）、衛星、マイクロ波、電気電子学会（ＩＥＥＥ）の８０２．１１、ブルートゥース、光、赤外線、ケーブル、レーザ等を含む、様々なワイヤードまたはワイヤレスの短距離および長距離キャリアおよびプロトコルを利用できることを理解するであろう。本発明は、マシンによってアクセスされたとき、マシンがタスクを実行し、あるいは抽象データ型または低レベルのハードウェア・コンテキストを定義するような、機能、手法、データ構造、アプリケーション・プログラム等を含む関連するデータに関して、またはそれと共に記述された。かかる実施例もまた、プログラム・プロダクトと称される。関連するデータは、例えば、揮発性および／または不揮発性メモリ（例えばＲＡＭ、ＲＯＭ等）内に格納され、あるいは、ハードドライブ、フロッピィ・ディスク（登録商標）、光学記憶装置、テープ、フラッシュ・メモリ、メモリ・スティック、ディジタル・ビデオ・ディスク、生物学的記憶装置などを含む他の格納装置およびそれらに関連する格納媒体内に格納される。関連するデータはまた、アンテナ、電線、光ファイバ、マイクロ波、電波、また他の電磁的または光学的キャリアのような通信媒体と共に使用されてもよい。関連するデータは、パケット、直列データ、並列データ、伝播信号などの形で、物理的および／または論理的なネットワークを含む送信環境上で転送され、圧縮また暗号化されたフォーマットで使用されることもある。関連するデータは、分散環境内で使用されてもよく、マシン・アクセスのためにローカルおよび／または遠隔的に格納されてもよい。

本発明の原理が、実施例と共に記述され図示されたが、これらの実施例は、かかる原理から逸脱することなく、配列および詳細について変更可能であることが理解されるであろう。また、前記の記述は、特定の実施例に焦点を合わせているが、他の構成も想起される。特に、「実施例」またはそれと同様の表現がここで使用されているが、これらの語句は、一般に実施例の可能性を参照することを意味し、本発明を特定の実施例の構成に限定する意図はない。ここで使用されるように、これらの用語は、同一または異なる実施例を参照するが、他の実施例に組み合わせることができる。さらに、多様な実施例は、特にここで記述された以外の組み合わせを創出するために、望ましい任意の方法で組み合わせることができる。

従って、ここに記述された実施例には多様な変更が可能であることを考慮すれば、ここにおける詳細な記述および添付資料は単に例示目的であり、本発明の範囲を制限すると解釈すべきではない。従って、本発明は、添付の請求項およびこれと同等の範囲および精神から想起されるような全ての変更についてクレームする。

本発明の実施例を使用することができるマシンを示す。 本発明の実施例を使用することができる図１のマシンの構成要素を示す。 本発明の実施例に従って、図１のマシン内でのエラーコードの生成を示す。 本発明の実施例に従って、図２のメモリ・モジュールに送信されるコマンドおよびデータへの図３のエラーコードの分配を示す。 本発明の実施例に従って、図２のメモリへのコマンド、データ、およびエラーコードの送信を示す。 本発明の実施例に従って、図５の送信機によって送信されたようなコマンド、データ、およびエラーコードを受信する図２のメモリ・モジュールを示す。 本発明の実施例に従って、図５の送信機によって送信されたコマンドおよびデータの有効性を検査し実行する図２のメモリ・モジュールを示す。 本発明の実施例に従って、図１のマシン内のコマンドおよびデータためにエラーコードを生成し送信するための手法を示す。 本発明の実施例に従って、図１のマシン内のコマンド、データ、およびエラーコードを受信し、かつ有効性を検査する手法を示す。 本発明の実施例に従って、図１のマシン内のコマンド、データ、およびエラーコードを受信し、かつ有効性を検査する手法を示す。

Claims (20)

1. コマンドおよび前記コマンドのための関連するデータを生成するソースと、
   前記コマンドおよび前記関連するデータのためのエラーコードを生成するエラーコード生成器と、
   前記コマンドおよび前記関連するデータの間で前記エラーコードを分配する分配器と、
   前記コマンドおよび前記関連するデータを別々に送信する送信機と、
   から構成されることを特徴とする装置。
2. 前記分配器は、前記エラーコードの第１部分を書込みコマンドに、前記エラーコードの第２部分を前記関連するデータに付加するために設計されることを特徴とする請求項１記載の装置。
3. 前記エラーコードは、エラー訂正コードを含み、
   前記エラーコード生成器は、前記コマンドおよび前記関連するデータのための前記エラー訂正コードを生成するためのエラー訂正コード生成器を含むことを特徴とする請求項１記載の装置。
4. コマンド、関連するデータ、およびエラーコードを受信するための受信機と、
   前記エラーコードを使用して前記コマンドおよび前記関連するデータの有効性を検査するための検査器と、
   前記コマンドおよび前記関連するデータを処理するための回路と、
   を構成することを特徴とする物品。
5. 前記受信機は、前記コマンドおよび前記エラーコードの第１部分を、前記関連するデータおよび前記エラーコードの第２部分と別々に受信するために動作することを特徴とする請求項４記載の物品。
6. 前記エラーコードは、エラー訂正コードを含み、
   前記検査器は、
   前記エラーコードを使用して、書込みコマンドおよび前記関連するデータのうちの１つにおけるエラーを検出するためのエラー検出器、および、
   前記エラーコードを使用して、前記エラーを訂正するエラー訂正器、
   を含むことを特徴とする請求項４記載の物品。
7. メモリ・モジュールであって、
   コマンド、前記コマンドのための関連するデータ、および前記コマンドおよび前記関連するデータの間で分配されたエラーコードを受信するための受信機、
   前記エラーコードを使用して、前記コマンドおよび前記関連するデータの有効性を検査するための検査器、および、
   前記コマンドおよび前記関連するデータを処理するための回路、
   を含むメモリ・モジュールと、
   前記メモリ・モジュールに接続された相互接続と、
   前記コマンドおよび前記関連するデータのためのソースと、
   前記コマンドおよび前記関連するデータのための前記エラーコードを生成するためのエラーコード生成器と、
   前記コマンドおよび前記関連するデータの間で前記エラーコードを分配する分配器と、
   前記相互接続を使用して、前記コマンド、前記関連するデータ、および前記エラーコードを前記メモリ・モジュールへ送信する送信機と、
   から構成されることを特徴とするシステム。
8. 前記送信機は、前記コマンドおよび前記関連するデータを別々に送信するために動作することを特徴とする請求項７記載のシステム。
9. 前記分配器は、前記エラーコードの第１部分を前記コマンドに、前記エラーコードの第２部分を前記関連するデータに付加するために設計されることを特徴とする請求項７記載のシステム。
10. 前記受信機は、前記コマンドおよび前記エラーコードの前記第１部分を、前記関連するデータおよび前記エラーコードの前記第２部分と別々に受信することを特徴とする請求項９記載のシステム。
11. 前記エラーコード生成器は、前記コマンドおよび前記関連するデータのためのエラー訂正コードを生成するためにエラー訂正コード生成器を含むことを特徴とする請求項７記載のシステム。
12. 前記エラーコードは、エラー訂正コードを含み、
    前記検査器は、
    前記エラーコードを使用して、前記コマンドおよび前記関連するデータのうちの１つにおけるエラーを検出するためのエラー検出器、および、
    前記エラーコードを使用して、前記エラーを訂正するエラー訂正器、
    を含むことを特徴とする請求項１１記載のシステム。
13. 前記相互接続に接続されたプロセッサをさらに含み、前記コマンドおよび前記関連するデータのための前記ソースを実行することができることを特徴とする請求項７記載のシステム。
14. コマンドおよび関連するデータを識別する段階と、
    前記コマンドおよび前記関連するデータを結合データに結合する段階と、
    前記結合データのためのエラーコードを生成する段階と、
    前記コマンドおよび前記関連するデータの間で前記エラーコードを分配する段階と、
    から構成されることを特徴とする方法。
15. 前記コマンドおよび前記関連するデータをメモリ・モジュールへ送信する段階をさらに含むことを特徴とする請求項１４記載の方法。
16. 前記コマンドおよび前記関連するデータを送信する段階は、前記コマンドおよび前記関連するデータを別々に送信する段階を含むことを特徴とする請求項１５記載の方法。
17. 前記コマンドおよび前記関連するデータを前記メモリ・モジュールで受信する段階と、
    前記コマンドおよび前記関連するデータから前記エラーコードを識別する段階と、
    前記エラーコードを使用して、前記コマンドおよび前記関連するデータの有効性を検査する段階と、
    前記コマンドおよび前記関連するデータを処理する段階と、
    をさらに含むことを特徴とする請求項１５記載の方法。
18. 前記コマンドおよび前記関連するデータを受信する段階は、
    前記コマンドおよび前記エラーコードの第１部分を受信する段階、および、
    前記関連するデータおよび前記エラーコードの第２部分を受信する段階、
    を含むことを特徴とする請求項１７記載の方法。
19. 前記コマンドおよび前記関連するデータから前記エラーコードを識別する段階は、前記コマンドおよび前記関連するデータからエラー訂正コードを識別する段階を含み、
    前記エラーコードを使用して前記コマンドおよび前記関連するデータの有効性を検査する段階は、
    前記エラー訂正コードを使用して前記コマンドおよび前記関連するデータの少なくとも１つにおけるエラーを検出する段階、および、
    前記エラー訂正コードを使用して前記エラーを訂正する段階、
    を含むことを特徴とする請求項１７記載の方法。
20. 前記エラーコードを分配する段階は、
    前記エラーコードの第１部分を書込みコマンドに付加する段階、および、
    前記エラーコードの第２部分を前記関連するデータに付加する段階、
    を含むことを特徴とする請求項１４記載の方法。

Images