JP2008526170A - １６ｂ／１０ｓ符号化装置および方法 - Google Patents

１６ｂ／１０ｓ符号化装置および方法 Download PDF

Info

Publication number
JP2008526170A
JP2008526170A JP2007549535A JP2007549535A JP2008526170A JP 2008526170 A JP2008526170 A JP 2008526170A JP 2007549535 A JP2007549535 A JP 2007549535A JP 2007549535 A JP2007549535 A JP 2007549535A JP 2008526170 A JP2008526170 A JP 2008526170A
Authority
JP
Japan
Prior art keywords
bit
codeword
symbols
encoding
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007549535A
Other languages
English (en)
Inventor
ホイヤー，クラウス，エフ．
Original Assignee
エニグマ セミコンダクター，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エニグマ セミコンダクター，インコーポレイテッド filed Critical エニグマ セミコンダクター，インコーポレイテッド
Publication of JP2008526170A publication Critical patent/JP2008526170A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Debugging And Monitoring (AREA)
  • Error Detection And Correction (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)

Abstract

２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、伝送デジタル信号の品質を改善するためのシステムおよび方法は、Ｎ個のビットからなる組によって表されるデジタル値を符号化して、Ｐ個のシンボルからなる対応する組を得るステップを含み、Ｐ個のシンボルからなる各組は、フル振幅遷移を減少させ、連続するデジタル信号伝送の間のＤＣバランシングを実行するように選択される。システムおよび方法はさらに、Ｐ個のシンボルからなる組を単一伝送媒体を介して伝送するステップも含む。代替構成では、クロックデータ回復およびカンマ挿入が、付加的に提供されることができる。

Description

本発明は一般に、符号化に関し、より詳細には、シリアル伝送媒体を介してデータおよび制御情報を送信および受信するために、ＰＡＭ−４などの多値信号方式（ｍｕｌｔｉ−ｌｅｖｅｌ ｓｉｇｎａｌｉｎｇ）技法を利用する符号化方式に関する。
現代の通信システムでは、単方向高速シリアルリンクが、モジュール化システムにおける基板上のチップ間または基板間の通信用にしばしば利用される。これに関して、先行世代および現行世代の高速シリアルリンクは、ほとんど一致して、２値ＮＲＺ信号方式（非ゼロ復帰信号方式）を利用している。
しかし、多値信号方式は伝送媒体を通り抜けるために必要とされる基本周波数を低減するので、シリアル通信リンクの速度がギガビットの範囲にまで高まると、設計者たちは、多値信号方式を支持して、シリアルリンク上でのＮＲＺ符号化を断念することを次第に考えるようになってきた。そのような一般的な多値信号方式の１つは、４−ＰＡＭまたはＰＡＭ−４としても知られる４値信号方式である。
Ｓｔｏｎｉｃｋ他の米国特許公開第２００３／０１０８１３４号は、ＰＡＭ−ｎ技法を使用してデジタル通信データを符号化および復号するための方法および装置について説明している。Ｓｔｏｎｉｃｋ他の文献では、２つの最も極端な信号レベルの間の遷移は、符号化系列において除去される。
Ｓｔｏｎｅｃｙｐｈｅｒ他の米国特許公開第２００４／０１０９５０９号は、Ｎ個のビットからなる組が、Ｐ個のシンボルからなる対応する組を提供すべく符号化され、またＰ個のシンボルからなる組の各々が、連続するデジタル信号伝送の間のフル振幅（ｆｕｌｌ−ｓｗｉｎｇ）遷移を除去するように選択されることによって、多値信号方式システムにおいてデジタル信号の品質を改善するための技法について説明している。
Ｆｒａｎａｓｚｅｋ他の米国特許第４４８６７３９号は、５ｂ／６ｂ符号器と３ｂ／４ｂ符号器とに分割される８ｂ／１０ｂ符号器を使用するバイト指向のＤＣバランシング（ＤＣ ｂａｌａｎｃｉｎｇ）技法について説明している。８ｂ／１０ｂ符号化方式は、今日の通信システムにおいて一般に利用されている方式である。
高速シリアルリンク上で伝送される前に、データは、信頼性のある通信に必要とされるいくつかの特性を獲得するために符号化される必要がある。
１．受信クロックデータ回復回路がビットストリームから適切な受信クロックを抽出可能であることを保証するために、一定のビット遷移密度（ｂｉｔ ｔｒａｎｓｉｔｉｏｎ ｄｅｎｓｉｔｙ）が必要とされる。
２．データはビットの連続ストリームとして受信機に提供されるので、受信機は、ビットストリーム内のデータワードの境界を推測し得る何らかの情報を必要とする。
３．大部分の高速シリアルリンクはＡＣ結合で動作するので、すなわち、送信機と受信機の間の経路内でＤＣブロッキングキャップ（ＤＣ−ｂｌｏｃｋｉｎｇ ｃａｐ）を利用するので、伝送ビットストリームは、ＤＣバランスが取られる必要がある。
４．多値信号方式を利用する高速シリアルリンク上では、外側信号レベルの間の直接遷移の除去は、伝送信号の最大電圧振幅および最大勾配を減少させ、これにより、周波数成分を減少させ、反射および漏話を僅かにするので、そのような直接遷移はどれも除去することが有利なことがある。
ＮＲＺ信号方式を使用する高速シリアルリンクの場合、Ｆｒａｎａｓｚｅｋ他で説明されているものなどの８ｂ／１０ｂ符号化方式は、（そのようなリンクでは特性＃４は適用可能でないので）特性＃１〜＃３を提供する符号化方式を提供する。
しかし、８ｂ／１０ｂ符号化方式は、４−ＰＡＭ信号方式を使用する高速シリアルリンク上では高い遷移密度またはＤＣバランシングを保証しないので、そのようなリンク上での使用には適していない。Ｓｔｏｎｅｃｙｐｈｅｒ他で説明されている４Ｓ／５Ｓ符号化方式も、ＤＣバランシングを提供しない。ＰＡＭ−４システムに関するクロックデータ回復（ｃｌｏｃｋ ｄａｔａ ｒｅｃｏｖｅｒｙ）の問題は、「Ｅｑｕａｌｉｚａｔｉｏｎ ａｎｄ Ｃｌｏｃｋ Ｒｅｃｏｖｅｒｙ ｆｏｒ ａ ２．５−１０Ｇｂ／ｓ ２−ＰＡＭ／４−ＰＡＭ Ｂａｃｋｐｌａｎｅ Ｔｒａｎｓｃｅｉｖｅｒ Ｃｅｌｌ」で説明されており、この文献は、符号間干渉に対処するための等化構成について説明している。
したがって、上記の要件に関して、４−ＰＡＭ、８−ＰＡＭ、またはその他のタイプの多値符号化リンクの特殊な要件に適した新しい符号化方式が必要とされる。
本発明は、上で説明された１つまたは複数の問題の影響を克服すること、または少なくとも軽減することに関する。
本発明の一態様によれば、２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、伝送デジタル信号の品質を改善するための方法が提供され、前記方法は、Ｎ個のビットからなる組によって表されるデジタル値を、Ｐ個のシンボルからなる対応する組を提供すべく符号化するステップを含み、Ｐ個のシンボルからなる各組は、フル振幅遷移を減少させ、連続するデジタル信号伝送の間のＤＣバランシングを実行するように選択される。前記方法は、Ｐ個のシンボルからなる組を伝送するステップも含み、ＮおよびＰは、整数値である。
本発明の別の態様によれば、単一伝送媒体を介して伝送されるデジタル信号についてのＤＣバランシングを提供するための方法が提供され、前記方法は、複数の符号語ペアを含む符号語空間を定義するステップを含み、符号語ペアの各々は、データのＮ個のビットからなる組を等しく表すことができる、正の重みをもつ符号語と負の重みをもつ符号語とを含み、各符号語ペアの正および負の重みをもつ符号語は、振幅が等しく、Ｎは、正の整数値である。前記方法は、単一伝送媒体上のカレントディスパリティ（ｃｕｒｒｅｎｔ ｄｉｓｐａｒｉｔｙ）を決定するステップも含む。前記方法はさらに、前記決定に基づいて、カレントディスパリティがゼロにより近くなるように、対応する符号語ペアの一方を、データのＮ個のビットからなる組に割り当てるステップを含む。前記方法はまたさらに、複数のシンボルとして割り当てられた対応する符号語ペアの一方を単一伝送媒体上で伝送するステップを含む。
本発明のまた別の態様によれば、２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、デジタル信号を伝送する方法が提供される。前記方法は、２つの連続するＮビットキャラクタによって表されるデジタル値を、Ｒビット符号語に符号化するステップを含み、Ｒビット符号語は、フル振幅を減少させるように構成され、Ｎビットキャラクタの各々は、Ｎビットキャラクタの各々に関連付けられたＱビットタグに基づいて、データまたは制御情報のどちらかとして指定される。前記方法は、Ｒビット符号語を複数のＰＡＭ−Ｌシンボルとして単一伝送線路上で伝送するステップも含み、Ｌ、Ｎ、Ｒ、およびＱは、正の整数値であり、Ｒビット符号語は、２つの連続するＮビットキャラクタのうちの第１のキャラクタおよびその関連Ｑビットタグに対応する第１のフィールドと、２つの連続するＮビットキャラクタのうちの第２のキャラクタおよびその関連Ｑビットタグに対応する第２のフィールドと、第１および第２のフィールドの間に提供され、２つの連続するＮビットキャラクタおよびそれらの関連Ｑビットタグの関数である第３のフィールドとを含む。
本発明のまたさらに別の態様によれば、２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、デジタル信号を伝送するための方法が提供される。前記方法は、Ｎ個のビットからなる組によって表されるデジタル値を、Ｐ個のシンボルからなる対応する組を提供すべく符号化するステップを含み、Ｐ個のシンボルからなる各組は、ＰＡＭ−Ｌ符号化方式において、Ｐ個のシンボルからなる組の中の隣り合うシンボルの間で少なくとも１つの１ステップ遷移を提供するように選択される。前記方法はさらに、Ｐ個のシンボルからなる組を単一伝送線路上で伝送するステップを含み、ＮおよびＰは、整数値であり、Ｌは、４に等しいまたは４の整数倍の整数値である。
本発明のまたさらに別の態様によれば、単一伝送媒体を介して伝送されるデジタル信号についてのＤＣバランシングを提供するためのシステムが提供される。前記システムは、複数の符号語ペアを含む符号語空間を定義するように構成される定義ユニットを含み、符号語ペアの各々は、データのＮ個のビットからなる組を等しく表すことができる、正の重みをもつ符号語と負の重みをもつ符号語とを含み、各符号語ペアの正および負の重みをもつ符号語は、振幅が等しく、Ｎは、正の整数値である。前記システムはさらに、単一伝送媒体上のカレントディスパリティを決定するように構成される決定ユニットを含む。前記システムは、決定ユニットによって下された決定に基づいて、カレントディスパリティがゼロにより近くなるように、対応する符号語ペアの一方を、データのＮ個のビットからなる組に割り当てるように構成される割り当てユニットも含む。前記システムはさらに、割り当てユニットによって複数のシンボルとして割り当てられた対応する符号語ペアの一方を単一伝送媒体上で伝送するように構成される伝送ユニットを含む。
本発明の別の態様によれば、２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、デジタル信号を伝送するためのシステムが提供される。前記システムは、２つの連続するＮビットキャラクタによって表されるデジタル値を、２Ｎビット符号語に符号化するように構成される符号化ユニットを含み、２Ｎビット符号語は、フル振幅を減少させるように構成され、Ｎビットキャラクタの各々は、Ｎビットキャラクタの各々に関連付けられたＱビットタグに基づいて、データまたは制御情報のどちらかとして指定される。前記システムはさらに、２Ｎビット符号語をＲビット符号語にマッピングするように構成されるマッピングユニットを含み、Ｒビット符号語は、２つの連続するＮビットキャラクタのうちの第１のキャラクタおよびその関連Ｑビットタグに対応する第１のフィールドと、２つの連続するＮビットキャラクタのうちの第２のキャラクタおよびその関連Ｑビットタグに対応する第２のフィールドと、第１および第２のフィールドの間に配置され、２つの連続するＮビットキャラクタおよびそれらの関連Ｑビットタグの関数である第３のフィールドとを含み、Ｎ、Ｒ、およびＱは、正の整数値である。
本発明のまたさらに別の態様によれば、２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、伝送デジタル信号の品質を改善するためのシステムが提供される。前記システムは、２つの連続するＮビットキャラクタによって表されるデジタル値を、Ｒビット符号語に符号化するように構成される符号化ユニットを含み、Ｒビット符号語は、フル振幅を減少させるように構成され、Ｎビットキャラクタの各々は、Ｎビットキャラクタの各々に関連付けられたＱビットタグに基づいて、データまたは制御情報のどちらかとして指定される。前記システムは、Ｒビット符号語を複数のＰＡＭ−Ｌシンボルとして出力するように構成される伝送ユニットも含み、Ｌ、Ｎ、Ｒ、およびＱは、正の整数値であり、Ｒビット符号語は、２つの連続するＮビットキャラクタのうちの第１のキャラクタおよびその関連Ｑビットタグに対応する第１のフィールドと、２つの連続するＮビットキャラクタのうちの第２のキャラクタおよびその関連Ｑビットタグに対応する第２のフィールドと、第１および第２のフィールドの間に提供され、２つの連続するＮビットキャラクタおよびそれらの関連Ｑビットタグの関数である第３のフィールドとを含む。
本発明のまたさらに別の態様によれば、２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、デジタル信号を伝送するためのシステムが提供される。前記システムは、Ｎ個のビットからなる組によって表されるデジタル値を、Ｐ個のシンボルからなる対応する組を提供すべく符号化するように構成される符号化ユニットを含み、Ｐ個のシンボルからなる各組は、ＰＡＭ−Ｌ符号化方式において、Ｐ個のシンボルからなる組の中の隣り合うシンボルの間で少なくとも１つの１ステップ遷移を提供するように選択される。前記システムは、Ｐ個のシンボルからなる組を単一伝送線路上で伝送するように構成される伝送ユニットも含み、ＮおよびＰは、整数値であり、Ｌは、４または４の整数倍に等しい整数値である。
本発明の上記の利点および特徴は、以下の詳細な説明と添付の図面を参照することで明らかになるであろう。
本発明の少なくとも一態様は、多値（例えば、ＰＡＭ−４）信号を使用する高速シリアルリンク上で使用するために必要な要件を満たす符号化方式に関し、それらの要件は、先に説明された４つの要件を含む。特に、本発明の少なくとも一実施形態は、１つまたは複数の以下の特性を有する１６ｂ／１０ｓコーデックシステムおよび方法に関し、すなわち、システムおよび方法は、ａ）ＰＡＭ−４リンクにとって適しており、ｂ）２つの独立したＰビットキャラクタを、２つのキャラクタの組み合わせに制約を課さずに、単一のＮビットシンボルに符号化し、ｃ）符号間および符号内の両方について完全なフル振幅除去を提供し、ｄ）高品質ＣＤＲを保証するために高いビット遷移密度を提供し、ｅ）決定論的ＤＣバランシングを提供し、ｆ）従来のシステムおよび方法で行われたような試行錯誤手法を必要とせずにデータワード境界を直接指定する一意的カンマを提供し、ｇ）デジタルハードウェアの効率的実装（例えば、少ないゲート数および高い動作周波数）を提供する。
本発明の実施形態を詳細に説明する前に、本発明の態様の理解を助けるために、４−ＰＡＭ信号方式、フル振幅除去、ビット遷移密度、およびＤＣバランシングについての以下に簡単に説明する。
ＮＲＺ信号方式は、例えば、図１Ｂに示されるように、低電圧が論理０を意味し、高電圧が論理１を意味する、ただ２つの信号レベルを使用する。他方、４−ＰＡＭ信号方式は、図１Ａに示されるように、４つの信号レベルを使用してシンボル当たり２ビットを伝送するために使用される方法である。図１Ａおよび図１Ｂでは、Ｖｓｗは、伝送線路上の様々な論理レベルの間の最大電圧振幅を示す。値「ｔ」は、ＮＲＺの場合のシンボル周期を示し、４−ＰＡＭの場合のシンボル周期は、（シンボル当たり２ビットを有するので）２ｔである。
４−ＰＡＭ信号方式における各レベルは、２ビット値を割り当てられる。図１Ａでは、特定のグレイコード表現が使用されているが、その他の表現が代わりに使用されることもできる。しかし、グレイコード表現の使用は、２つの隣り合う信号レベルに関するビット定義は単一のビット位置が異なるだけなので、隣接レベルに対して１レベルだけ誤った場合、単一ビット誤りが導入されるに過ぎないという利点を有する。４−ＰＡＭ信号方式でグループ化される２つのビットは、２ビットシンボルと呼ばれる。
２つの２ビットシンボル00および10は、最外２ビットシンボルと呼ばれ、一方、２つの２ビットシンボル01および11は、中間レベル２ビットシンボルと呼ばれる。
ギガヘルツ範囲で動作する高速シリアルリンクでは、十分に低いビット誤り率（ＢＥＲ）を達成するのに必要とされるシグナルインテグリティを保つために、反射を絶対最小に維持することが重要である。これは、すべてのフル振幅、すなわち、一方の最外電圧レベルから他方の最外電圧レベルへの直接遷移を除去することを保証する符号化方式によって支援される。図１Ａを参照すると、これは、00レベルから10レベルへの直接遷移またはその反対の直接遷移が存在すべきでないことを意味する。
これを保証する符号化方式は、フル振幅除去（ＦＳＥ：Ｆｕｌｌ−Ｓｗｉｎｇ Ｅｌｉｍｉｎａｔｉｏｎ）を実行すると言われる。一方の最外電圧レベルから他方の最外電圧レベルへの直接遷移はどれも、フル振幅違反（ＦＳＶ：Ｆｕｌｌ−Ｓｗｉｎｇ Ｖｉｏｌａｔｉｏｎ）と呼ばれる。
受信機は、位相ロックループ（ＰＬＬ）をデータストリーム内の遷移にロックすることによって、データストリーム自体から受信クロックを抽出する必要がある。これは通常、クロックデータ回復（ＣＤＲ：Ｃｌｏｃｋ−Ｄａｔａ−Ｒｅｃｏｖｅｒｙ）と呼ばれる。これが高い信頼性で機能するには、受信機において一定のビット遷移密度が必要とされ、さもないと、ＰＬＬはドリフトすることがあり、誤ったデータの捕捉をもたらす。抽出要件は、受信機内のクロックデータ回復回路と、それが扱う必要のある百万分率（ｐｐｍ）偏差とに依存する。
４−ＰＡＭリンクの場合、この要件は、ＮＲＺの場合よりも多少微妙である。例えば、ＮＲＺリンク上のＣＤＲにとっては問題のないビット系列・・・1010101010101010・・・は、４−ＰＡＭリンク上では、（２ビットシンボル境界に応じて、01レベルまたは10レベルどちらかの）一定のレベルにマッピングされるので、使用可能でない。さらに、ＣＤＲ回路がジッタを誘導するのを防止するため、単一レベル変化だけがＣＤＲ用に使用され、これは、６つの１ステップ遷移00／01、01／11、および11／10に対応する。
ＤＣバランシングは、ＡＣ結合シリアルリンクの受信機における電圧が、時間とともに、受信機のコモンモード範囲の外にドリフトしないことを保証するプロセスである。これは、伝送されるビットストリームが、長期間にわたって一定の正または負の偏りを有する場合に発生する。４−ＰＡＭシリアルリンク上のビット系列のＤＣ特徴を分析する目的で、４つの信号レベルは、以下に示される重み、すなわち、＋３、−３、＋１、または−１に関連付けられる。
・10：＋３
・11：＋１
・01：−１
・00：−３
重み値は、任意に選択することができるが、物理的な信号レベルが等間隔に配置されるので、どの２つの隣り合うレベルの間の重み距離も一定（この例では２）である。実際の実装では、生産誤差のため、アイハイト（ｅｙｅ ｈｅｉｇｈｔ）は一般に、正確に同じではない。これは、非ゼロ値を有する完全にＤＣバランスが取られた符号化方式のコモンモード電圧をもたらす。この誤差が適度に小さい限り、受信機の性能には影響しない。
以下の説明は、４−ＰＡＭ信号方式を利用する高速シリアルリンク上での使用に適した符号化方式のための特定の要件を、少なくとも一実施形態に関して詳細に説明する。先に説明された電気的要件に加えて、符号化方式は、以下で略述されるように、高速シリアルリンク上を伝送される実際のデータ内容に関するその他の能力も有するべきである。
符号化方式は、データを伝送するのと同じ物理的な高速シリアルリンクで、データパケットデリミタなどの付加的な制御情報を透過的に伝送できるべきである。したがって、データから容易に区別可能な付加的な制御情報を符号化することが必要である。「キャラクタ」という用語は、（一般に２８＝２５６通りの可能な値をもつバイトである）「データキャラクタ」または（少数の可能な値をもつ）「制御キャラクタ」のどちらかを意味するために定義される。高速シリアルリンクは、符号化キャラクタ系列を伝送する。
従来の８ｂ／１０ｂコーデックは、２５６個のデータキャラクタと、１２個の制御キャラクタとを定義する。本発明の実施形態は、（未符号化）キャラクタレベルで８ｂ／１０ｂコーデックと互換性のある４−ＰＡＭ符号化方式を提供する。そのため、従来の８ｂ／１０ｂシステム／方法から本発明の一実施形態によるシステム／方法への変換は、相対的に簡単な方法で行われることができる。
全体として、４−ＰＡＭ符号化方式を利用する高速シリアルリンクで使用するための符号化方式は、以下に列挙する要件を一般に満たす。
１．フル振幅除去（ＦＳＥ）を実行する。
ａ．00から10（−３から＋３）への、または10から00（＋３から−３）への遷移がない。
２．高い遷移密度を保証する。
ａ．例えば、発明者によって決定された経験的データに基づいて、２つの有効なＣＤＲ遷移の間の距離は、たかだか４０ビット（２０個の２ビットシンボル）であるべきである。
３．決定論的ＤＣバランシングを保証する。
ａ．例えば、発明者によって決定された経験的データに基づいて、ＤＣレベルは、最大でも、１０個の連続する同一の最外２ビットシンボルペア（例えば、00 00 00 00 00 00 00 00 00 00）（すなわち、２０ビット相当のデータ）を有することによって引き起こされる大きさだけ偏移させられ得るに過ぎないことが決定される。
４．受信機は、リンク同期を達成できる、すなわち、ある種のカンマキャラクタを含む正常な（well-behaved）データストリームに基づいて、つまり従来のシステムで行われるような明示的なリンクトレーニング系列を必要とせずに、受信データを正しく復号できるべきである。
５．従来の８ｂ／１０ｂキャラクタセットの符号化をサポートする。
ａ．２５６個のデータキャラクタ。
ｂ．１２個の制御キャラクタと、復号誤りを強制する第１３の制御キャラクタ。Ｋ０．７として知られる第１３の制御キャラクタは、元の８ｂ／１０ｂキャラクタセットの拡張であり、その他の点では符号化方式の特性に違反することなく、受信機において復号誤りを決定論的に強制するために、送信機によって使用される。
ｃ．１６ｂ／１０ｓ符号化方式におけるカンマ特性だけに基づいて受信機における容易な境界合わせを促進するために、少なくとも１つの８ｂ／１０ｂカンマは、このカンマ特性を有するべきである。カンマが１つだけサポートされる場合、それは好ましくはＫ２８．５である。
６．符号器および復号器のデジタルハードウェアでの効率的な実装。
上記の要件は望ましいが、本発明の範囲に包含されるすべての実施形態のために、そのすべてが必要とされるわけではない。
本発明の第１の実施形態によるＰＡＭ−４符号化方式の設計について、以下で詳細に説明する。ブロック指向の符号器は、データストリームを等しいサイズの符号語に変換する。「ディスパリティ」という用語は、符号語の重みを指すために使用される。符号語の重みは、２ビットシンボルの重みの和である。「カレントディスパリティ」という用語は、シリアルリンク上の現在のＤＣ不平衡に対して使用される。ディスパリティおよびカレントディスパリティは共に、正の整数もしくは負の整数またはゼロ（０）であることができる。
従来の８ｂ／１０ｂ符号化方式によって操作される未符号化データストリームは、２５６個のデータキャラクタと、１３個の制御キャラクタとを含むキャラクタセットから成り、これは、８個のデータビット（Ｄ７〜Ｄ０）と、キャラクタがデータキャラクタ（Ｚ＝０）か、それとも制御キャラクタ（Ｚ＝１）かを決定する単一の制御ビット（Ｚ）とを表す。Ｚ＝１である場合、８ｂ／１０ｂ符号化方式で指定されるように、Ｄ７〜Ｄ０上で可能な２５６個の値の中の１３個だけが有効である。先に説明したように、第１３の制御キャラクタ（Ｋ０．７）は、元の８ｂ／１０ｂ符号化方式の拡張であり、符号器だけによって認識され、それによって、受信機において復号誤りを引き起こす。未符号化データのこの表現は、以下では単に「キャラクタ」と呼ばれる。
８ｂ／１０ｂ符号器は、これらの８＋１ビットキャラクタの各々を１０ビット符号語に変換する。本発明の少なくとも一実施形態では、これらの符号語の大多数は、正のディスパリティをもつ形と負のディスパリティをもつ形の２つの異なる形で存在し、符号器は、ＤＣバランスの取れた状態にリンクを維持するために、カレントディスパリティに基づいて、どちらの形が使用されるべきかを選択する。
８ｂ／１０ｂ符号のようなＮＲＺ符号の場合、原理的には、２１０＝１０２４個の符号語のすべてが有効である。これらの符号語のいくつかは、適切なビット遷移密度を保証するため、または特定のカンマ属性を維持することを保証するために、使用することができないが、８ｂ／１０ｂ符号の存在は、ＤＣバランスが取られた符号化方式が適切に定義され得る十分な組み合わせが存在することを明白に示している。
４−ＰＡＭ符号化方式に関するＦＳＥ基準は、（５つの連続する２ビットシンボルに対応する）１０ビット符号語のすべてが有効であるわけではないことを意味している。加えて、単一の符号語がどのようなＦＳＶも引き起こさないことを保証するだけでは十分でなく、どのような符号語にどのような他の有効な符号語が先行しても、または後続しても、ＦＳＶが発生しないこと、すなわち、符号語境界でＦＳＶが発生しないことを保証することも必要である。
符号語境界でのＦＳＶの可能性を排除するため、本発明は、すべての符号語を、中間レベルの２ビットシンボルの一方（01または11）で開始するように定義する。このことを仮定した場合、以下のようになることが分かる。
・ＦＳＶを引き起こさない01xxxxxxxx形式の１７８個の有効な符号語が存在する。
・ＦＳＶを引き起こさない11xxxxxxxx形式の１７８個の有効な符号語が存在する。
ＦＳＥを有する符号化方式を定義するにはこれで十分であるが、そのような符号化方式をＤＣバランスが取れたものにするには、（重みゼロの符号語を考慮しなくても）約２×（２５６＋１３）個の異なる符号語を必要とし、有効な符号語の数が十分ではないかもしれない。
したがって、新しい符号化方式に対してＤＣバランシングを保証するには、１０ビットより大きな符号語を操作する符号化方式を定義することが必要である。したがって、８ｂ／１０ｂ符号化方式と同じ２５％の符号化オーバーヘッドを仮定した場合、次のステップは、（各々８＋１ビットで表される）２つのキャラクタを単一の２０ビット符号語にマッピングする符号化方式を定義することである。４−ＰＡＭリンク上で２０ビットは１０個の連続する２ビットシンボルによって表されるので、本発明は、そのような符号化方式を定義するために「１６ｂ／１０ｓ」という用語を使用する。
１６ｂ／１０ｓ符号化方式は、「キャラクタペア」と呼ばれる２つの独立したキャラクタを操作する。キャラクタペア内の各キャラクタは、２５６個のデータキャラクタおよび１３個の制御キャラクタのうちの１つとすることができる。したがって、１６ｂ／１０ｓ符号化方式が異なる有効な符号語にマッピングしなければならないキャラクタペアの組み合わせが、（２５６＋１３）２＝７２３６１個存在する。
符号語境界におけるＦＳＶの可能性を排除するため、第１の実施形態の好ましい実装は、中間レベルの２ビットシンボルの一方（01または11）で開始するように、すべての符号語を定義する。本教示に基づいて当業者であれば理解されるように、本発明の主旨および範囲から逸脱することなく、その他の符号化方式も可能である。第１の実施形態の好ましい実装では、以下のように決定される。
・ＦＳＶを引き起こさない01xxxxxxxxxxxxxxxxxx形式の１０２０１０個の有効な符号語が存在する。
・ＦＳＶを引き起こさない11xxxxxxxxxxxxxxxxxx形式の１０２０１０個の有効な符号語が存在する。
ＤＣバランシングに関して、各符号語は、正、負、またはゼロ（０）のディスパリティを有する。好ましい実施形態の好ましい実装による符号化方式は、一方が正のディスパリティＰ＋をもち、もう一方が負のディスパリティＰ−＝−Ｐ＋をもつ２つの有効な符号語を、キャラクタペアの各々が有するように定める。−０＝＋０であるので、ゼロのディスパリティをもつ符号語は、別の符号語とペアにされる必要はない。その後、ＤＣバランスは、第１の実施形態の好ましい実装による以下のアルゴリズムによって達成される。
・カンレトディスパリティが正であるならば、負のディスパリティＰ−をもつ符号語を選択する。
・カンレトディスパリティが負であるならば、正のディスパリティＰ＋をもつ符号語を選択する。
・カンレトディスパリティがゼロであるならば、符号語Ｐ−とＰ＋のどちらかを選択する。
符号語の最大の正のディスパリティがＰｍａｘであり、符号語の最大の負のディスパリティがＰｍｉｎ＝−Ｐｍａｘであると仮定する。したがって、発生し得るカンレトディスパリティ（ＤＣ不平衡）に関する最悪ケースの値は、ＰｍｉｎおよびＰｍａｘである。
キャラクタペアに関連付けられるあらゆる符号語に対して、ディスパリティＰ−をもつ符号語とディスパリティＰ＋をもつ符号語の間の関係が、第１の実施形態の好ましい実装において定義される。２ビットシンボルのＭＳｂを反転することによって定義される、２ビットシンボル間の以下の変換を考える。
・00（−３）⇔10（＋３）
・01（−１）⇔11（＋１）
この変換が、１６ｂ／１０ｓ符号語C内に存在する１０個の２ビットシンボルの各々において独立に実行される場合、符号語Cは、反対符号のディスパリティを有する別の符号語C'に変換される。さらに、ＦＳＶを引き起こさないことに関して、符号語Cが有効であるならば、符号語C'も有効である。これは、符号語C'の境界でさえも成り立つ。符号語の少なくとも一方が境界に中間レベルの２ビットシンボルの一方をもち、中間レベルの２ビットシンボルは互いに他方に変換されるために、ＦＳＶが境界で発生し得ないという定義により、ＦＳＶが境界において除去されるからである。
この方法を適用することによって、先に説明された各１０２０１０個の有効な符号語からなる２つのグループの間に、全単射関係が確立されることができる。
キャラクタペアを２０ビット符号語にマッピングするＤＣバランスが取られた１６ｂ／１０ｓ符号化方式が開発された。その符号化は、以下のように定義されることができる。
・各キャラクタペアは、01xxxxxxxxxxxxxxxxxx形式の有効な符号語にマッピングされる。
・（伝送線路上のカンレトディスパリティに基づいて）反対のディスパリティ符号をもつ符号語が必要とされる場合、11xxxxxxxxxxxxxxxxxx形式の対応する符号語が選択される。
したがって、１６ｂ／１０ｓ符号化方式のさらなる改善において、ＤＣバランシング特性を無視することができ、すべてのキャラクタペアから、その他の必要とされる特性をすべて有する01xxxxxxxxxxxxxxxxxx形式の２０ビット符号語へのマッピングを見つけることに集中することができる。
第１の実施形態の好ましい実装で利用される基本的なキャラクタマッピングについて、以下で詳細に説明する。言及されたように、キャラクタペアを２０ビット符号語にマッピングする符号化方式が開発された。実装の複雑さを最低限に抑えるため、キャラクタペアのマッピングが、２つのキャラクタ各々の２つの並列した独立マッピングとして実行されて、符号化プロセスを高速化する並列処理を達成することが非常に望ましい。この並列処理特性を有するマッピングを以下で説明し、カンマおよび遷移密度要件を満たすようにこのマッピングに施される変更について、以下で詳細に説明する。
第１の実施形態による一般ケースのマッピングが、図２に示されており、２０ビット符号語は、２ビットのサフィックスフィールドと、第１のキャラクタフィールドC0'と、２ビットの中間フィールドMと、第２のキャラクタフィールドC1'とを含む。
マッピングは、好ましくは、以下のアルゴリズムの方法によって実行される。
１．２つの未符号化キャラクタは、C0 = {Z0, D0}と、C1 = {Z1, D1}であり、ここで、Z0およびZ1は、１ビット量であり、D0およびD1は、８ビット量である。
２．２ビットのM0およびM1を定義する。
３．８ビット系列b = b7b6b5b4b3b2b1b0を与えると、８ビット系列b' = b1b0b3b2b5b4b7b6、すなわち、４つの２ビットシンボルの順序を逆転させた系列を返す、関数Reverse(b)を定義する。
４．上で定義されたキャラクタC0を与えた場合、C0が制御キャラクタであるならば、または２ビットシンボル01が先行し、かつ２ビットシンボル00が後続すると、D0がＦＳＶを発生するならば、１を返し、それ以外ならば、０を返す、関数MustMap0(c)を定義する。
５．上で定義されたキャラクタC1を与えた場合、C1が制御キャラクタであるならば、または２ビットシンボル00が先行し、かつ２ビットシンボル01が後続すると、D1がＦＳＶを発生するならば、１を返し、それ以外ならば、０を返す、関数MustMap1(c)を定義する。
６．キャラクタcを与えた場合、対応する８ビットパターンc'を返し、c'に２ビットシンボル01が先行し、かつ２ビットシンボル10が後続すると仮定すれば、c'がＦＳＶを引き起こさない、関数Map0(c)を定義する。
７．キャラクタcを与えた場合、対応する８ビットパターンc'を返し、c'に２ビットシンボル10が先行し、かつ２ビットシンボル01が後続すると仮定すれば、c'がＦＳＶを引き起こさない、関数Map1(c)を定義する。
８．Let M0 = MustMap0(C0):
ａ．If M0 = = 0, let C0' = Reverse(D0)
ｂ．Else C0' = Map0(C0)
９．Let M1 = MustMap1(C1):
ａ．If M1 = = 0, let C1' = D1
ｂ．Else C1' = Map1(C1)
このアルゴリズムを使用して、２つのキャラクタC0およびC1は、互いに完全に独立にマッピングされることができ、Ｍだけが、両方のキャラクタに依存するが、相対的に単純な関係をもつに過ぎない。「問題のある」ビットパターン00は、C0'とC1'の間の符号語の中央部にあるので、ＦＳＶを引き起こさないC0'のビットパターンは、ＦＳＶを引き起こさないC1'のビットパターンと同じではないことに留意されたい。しかし、C1'についてＦＳＶを引き起こさないあらゆる単一のビットパターンに対して、ビットパターンReverse(C1')は、C0'についてＦＳＶを引き起こさない。したがって、D0 = Reverse(D1)（かつZ0= Z1）である場合に、キャラクタC0およびC1上で実行されるマッピングが同じとなることを保証するように、Reverse()関数が導入される。これは、C0およびC1上で使用される２つの独立なマッピング関数の間にかなり簡単な関係を生成するので、望ましい特性である。
以下で詳細に説明される、カンマ定義の要件と、あるビット遷移密度を保証する要望とが存在する場合、C0およびC1のマッピングは、第２の実施形態に関して以下で説明されるように、より手の込んだものになることがある。どのキャラクタをマッピングすべきかの決定、および２つのキャラクタの各々の実際のマッピングは、互いに完全に独立とされることはできず、Mの定義はより複雑になることがある。したがって、第１の実施形態に関して上で説明された一般ケースは、第２の実施形態では、これらの例外ケースにも対処できるように拡張されることがある。
関数Map0(c)およびMap1(c)によって実行される実際のマッピングが、以下で詳細に説明される。
符号語の正しい復号を実行できるように、受信機は、符号語を復号する前に、符号語の境界を決定する必要がある。そのような境界を決定するための一般的な方法は、カンマ属性を有する１つまたは複数の符号語を定義することによる（そのような符号語は、簡単に「カンマ」と呼ばれる）。カンマは、受信機が符号語の境界を決定できるようにする一定の長さの一意的なビットパターンとして定義され、すなわち、そのパターンは、符号語内の一定のビット位置で生じるだけで、決して符号語境界をまたがない。
８ｂ／１０ｂ符号化方式によって定義される１３個の制御キャラクタのうち、３個のキャラクタが、カンマ属性を有する符号語にマッピングされる。これらの３個のカンマは、Ｋ２８．１、Ｋ２８．５、およびＫ２８．７として知られている。しかし、最後のものは、符号語境界をまたいで不正カンマパターンを生じさせ得るいくつかの不都合な属性を有するので、実際の使用のためには、２つのカンマ（Ｋ２８．１、Ｋ２８．５）が残るだけである。
適切に設計された場合、どのプロトコルも、単一のカンマだけを用いて動作することができる。第２の実施形態の好ましい実装による１６ｂ／１０ｓ符号化方式の場合、キャラクタの一方または両方が８ｂ／１０ｂ制御キャラクタＫ２８．５であるキャラクタペアは、カンマ属性を有する符号語にマッピングされることが定められる。したがって、Ｋ２８．５シンボルは、上位キャラクタ（C0）もしくは下位キャラクタ（C1）または両方のキャラクタ内に出現することができ、その結果、カンマは、符号語の上位および下位部分で異なる必要がある。
さらに、符号語反転は、符号語境界が決定されるまで、受信機によって実行されることができないので、カンマは、ＤＣバランシングアルゴリズムが、１つまたは２つのカンマを含む符号語を反転した後でさえも、一意的である必要がある。したがって、カンマ定義は、図３、図４、および図５に示されるように、慎重に行われるべきである。
個別的には、図３は、上位キャラクタC0がカンマである、第２の実施形態による２０ビット符号語を示しており、図４は、下位キャラクタC1がカンマである、第２の実施形態による２０ビット符号語を示しており、図５は、上位および下位キャラクタC0、C1がカンマである、第２の実施形態による２０ビット符号語を示している。
第２の実施形態の好ましい実装で利用されるカンマ定義は、以下のように要約される。
１．直後に01または11が後続する場合のビットパターン0100000000および1110101010は、ビット位置１９〜１０だけに発生することができる。
２．直後に01または11が後続する場合のビットパターン1010101010および0000000000は、ビット位置９〜０だけに発生することができる。
３．直後に01または11が後続する場合のビットパターン0110101010および1100000000は、ビット位置９〜０だけに発生することができる。
したがって、異なるカンマを区別するには、一度に１２ビットを見る必要があり、符号化／復号方式は、単に１０個のカンマビットを探すことはできない。図６は、探すべき具体的な１２ビットパターンと、それらが指定する対応する符号語境界合わせを示している。
したがって、第２の実施形態の好ましい実装では、Map0(K28.5) = = 00000000であり、Map1(K28.5) = = 10101010である。したがって、カンマ定義と衝突するキャラクタ{0, 00000000}は、ＦＳＶを含まないにもかかわらず、Map0()およびMap1()によってマッピングされる。やはりカンマ定義と衝突するキャラクタ{0, 10101010}は、ＦＳＶを含むので、すでにMap0()およびMap1()によってマッピングされている。
第１の実施形態（一般ケース）に関して先に説明された符号語フィールドMの定義は、図３、図４、および図５に示されたカンマ定義が導入される場合、もはや有効ではない。したがって、この場合、第２の実施形態で使用されるMの定義は、以下で説明されるように、これらのケースにも対処できるように拡張される。
１．C0およびC1の両方がＫ２８．５である場合、M = 01とする（Mは通常は10であるが、両方のキャラクタがマッピングされるこのケースでは、これはＦＳＶを発生させる）。
２．それ以外で、C0がＫ２８．５である場合、M = {-M1, 1}とし、ここで、M1は先に定義されたものである（この場合、Mの一般的定義は、ＦＳＶを導入する恐れがある）。
C1がＫ２８．５符号語であり、C0はそうでない第３のケースは、一般ケースによって対処されるので、特別な扱いを必要としないことに留意されたい。
不正カンマが生成されるのを防止する方法でキャラクタのマッピングを定義するのが好ましく、これは、本発明の第３の実施形態で行われる。上で定義されたカンマのすべては、８ビットパターン00000000または10101010を含むので、これらのパターンがカンマ自体の中だけで発生することを保証することによって、不正カンマは防止されることができる。符号語は常に01または11のどちらかで開始するので、符号語境界をまたいでこれらのパターンが発生することはない。図７は、符号語内で発生し得る不正カンマパターンを示している。
図７に示された最初と最後の不正カンマパターンは、キャラクタマッピングの後、C0'がパターンxx000000またはxx101010を含まないこと、同様にC1'がパターン000000xxまたは101010xxを含まないことを保証することによって除去される。これは、少数のキャラクタが、ＦＳＶを引き起こしていないにもかかわらず、再マッピングされなければならないことを意味し、そのため、一般ケース向けに先に定義された関数MustMap0()およびMustMap1()は、第３の実施形態で適切に拡張される。
しかし、図７に示された２つの中央のケースの場合、C0'がパターンxxxx0000またはxxxx1010を含まず、C1'がパターン0000xxxxまたは1010xxxxを含まないことを保証するのを可能にする十分に有効なマッピングが存在しない。したがって、これらのパターンが原因で発生する不正カンマは、以下のアルゴリズムによって説明される別の手法によって除去される。
１．生成された符号語が、形式xx xxxx0000 00 00xxxxxx（C0' = = xxxx0000、M = = 00、C1' = = 00xxxxxx）、または形式xx xxxxxx00 00 0000xxxx（C0' = = xxxxxx00、M = = 00、C1' = = 0000xxxx）をとる場合、Mを01に変更し、符号語をxx xxxx0000 01 00xxxxxxまたはxx xxxxxx00 01 0000xxxxのどちらかに変更する。
M = = 01は、C1がMap1()によるマッピングを受けることを意味するが、通常のマッピングC1' = Map1(C1)では、10が先行するとき、定義によってC1'はＦＳＶを発生させないため、C1' = = 00xxxxxxまたはC1' = = 0000xxxxは決して発生しないので、これらの新しい符号語は一意である。
２．生成された符号語が、形式xx xxxx1010 10 10xxxxxx（C0' = = xxxx1010、M = = 10、C1' = = 10xxxxxx）、または形式xx xxxxxx10 10 1010xxxx（C0' = = xxxxxx10、M = = 10、C1' = = 1010xxxx）をとる場合、Mを01に変更し、符号語をxx xxxx1010 01 10xxxxxxまたはxx xxxxxx10 01 1010xxxxのどちらかに変更する。
M = = 01は、C0がMap0()によるマッピングを受けないことを意味するが、C0' = C0の場合、00が後続するとき、定義によってC0はＦＳＶを発生させないため、C0' = = xxxxxx10またはC0' = = xxxx1010は決して発生しないので、これらの新しい符号語は一意である。
上の項目１および項目２で説明されたアルゴリズムは、MustMap0()、MustMap1()、Map0()、およびMap1()関数に対する拡張ではなく、一般ケース（第１の実施形態）向けに先に説明されたアルゴリズムによってMが生成された後の、符号語のＭフィールドの後処理であるに過ぎないことに留意されたい。
第３の実施形態に関して上で説明された不正カンマ除去アルゴリズムは、キャラクタの一方または両方がカンマである場合にも有効である。具体的には、これは、C1'が形式1010101010のカンマである図４に示された場合に、C0' = = xxxxxxxx10ならば、C1'が0110101010に変換されることを意味する。しかし、1010101010と0110101010は共に、正確に同じ符号語位置でカンマとして使用されるので、これは符号化方式のカンマ属性に影響をもたない。やはり図４に示された、1010101010のＤＣバランスに関する相手方0000000000についても、同じ推論が成り立つ。
関数Map0()およびMap1()が、一般ケース向けに先に定義され、これらの関数が、上で説明されたように、カンマおよび不正カンマを計算に入れるように拡張された。これらの関数は、すべての入力キャラクタに対して定義される、すなわち、マッピングが行われない場合も含む、関数FullMap0()およびFullMap1()にさらに拡張されることができる。表１は、FullMap0()およびFullMap1()によって実行される具体的なマッピングと、（情報目的で）各キャラクタがなぜマッピングされる必要があるのかその理由を併記した、MustMap0()およびMustMap1()関数の出力とを示している。一例として、表１のマッピング表は、これらの具体的なマッピングを達成するために利用され、コンピュータまたは特定目的コンピュータによってアクセス可能なメモリに保存されたプログラムが、（例えば、メモリに保存されたマッピング表を用いて）そのようなマッピングを実行するために利用されることができる。
Figure 2008526170
Figure 2008526170
Figure 2008526170
Figure 2008526170
Figure 2008526170
Figure 2008526170
Figure 2008526170
先に説明された要件は、マッピングのいくつか（例えば、カンマ）を指図し、その他のいくつか（例えば、不正カンマ防止）を許可しない。残りのマッピングは、デジタルロジックでの実装が簡単になるように、すなわち、マッピングを記述するのに必要な論理式を最低限に抑えるように設計され、その実装は、本教示に照らして当業者によって理解される。
表１から理解され得るように、以下の例外、すなわち、
FullMap0(K28.5) = = 00000000、一方、FullMap1(K28.5) = = 10101010
を除外して、FullMap0(c) = Reverse(FullMap1(c))であり、ここで、関数Reverse()は、先に一般ケース用に定義されたものである。
相違は、符号語の下位および上位部分内のカンマを区別するのに必要なカンマキャラクタの異なるマッピングに起因する。
受信機において信頼性のあるクロックデータ回復（ＣＤＲ）を可能にするために、１６ｂ／１０ｓ符号化方式が、十分に高い遷移密度を有することが好ましい。この要件は、一般条件において先に説明された。符号化方式の概要が理解されたので、本発明の第４の実施形態の好ましい実装において、正確な定義が行われることができる。
・２０ビットの符号語内には、６つの有効なＣＤＲ遷移00／01、01／11、または11／10の少なくとも１つが存在する。
この定義を与えた場合、上で定義されたマッピングから得られる符号語が分析されることができる。結果は、７２３６１個の符号語のうち２９４個がＣＤＲ要件に違反するというものである。発明者によって実行されたより詳細な分析は、２９４個の問題のあるシンボルは、各キャラクタがマッピング後に有効なＣＤＲ遷移をもたない２１個の特定のC0キャラクタと１４個の特定のC1キャラクタのすべての組み合わせから作成されることを示している。これらのキャラクタが組み合わされた場合、結果の符号語もＣＤＲ遷移をもたない。以下の表２および表３は、違反キャラクタを示している。
Figure 2008526170
Figure 2008526170
やはり、当業者であれば、ＣＤＲに関して上で与えられた定義とは異なる定義も、本発明の主旨および範囲から逸脱することなく、本発明の第４の実施形態による１６ｂ／１０ｓ方式のために利用され得ることを理解されよう。例えば、単一の２０ビット符号語内に少なくとも２つの１ステップ遷移を必要とする方式が、受信機においてＣＤＲを保証するために代替として利用されることができる。
１６ｂ／１０ｓ符号空間は、ＣＤＲ遷移問題が、まったく異なるマッピングを違反キャラクタに対して使用することによって解決され得るのに十分な、マッピング選択肢を含まないことを、発明者は確認した。さらなる面倒は、１４個の特定のC1キャラクタの１つがＫ２８．５、すなわち、カンマであることであり、これは、ビット９〜０についてのビットパターンの選択が非常に限定されることを意味する。
その結果、所望のＣＤＲ遷移特性に違反するこれら少数の符号語を排除するため、２つの付加的な再マッピング関数が、本発明の第５の実施形態による以下のアルゴリズムで説明されるように導入される。
ａ）cが表２のC0キャラクタの１つであれば１、それ以外ならば０となる、関数Special0(c)を定義する。同様に、cがＫ２８．５を除く表３のC1キャラクタの１つであれば１、それ以外ならば０となる、関数Special1(c)を定義する。
ｂ）Special0(C0) = = 1かつC1 = = K28.5ならば、元の符号語は、形式
{01, C0', mm, 10101010}
をとる。
ｃ）再マッピング符号語は、
{01, ReMap0(C0), 1010, 10101010}
によって定義され、ここで、ReMap0()は、表２に定義されており、ＣＤＲ遷移を保証するように選択される。これらの符号語は、カンマ属性を維持し、ビット９〜０のパターンのため、その他のすべての符号語から容易に区別可能である。
Special0(C0) = = 1かつSpecial1(C1) = = 1ならば、元の符号語は、形式
{01, C0', mm, C1'}
をとる。
再マッピング符号語は、
{01, C0', 0100, ReMapM(mm), ReMap1(C1)}
として定義され、ここで、ReMap0()は、表２に定義されており、ReMapM()は、
ReMapM(01) = 01、ReMapM(10) = 11
として定義される。01および10以外のmmの値は、このタイプの符号語内では発生しない。
これらの符号語も、C0 = = K28.5でない限り、その他の符号語内では発生しないビット９〜６のパターン0100のため、その他のすべての符号語から容易に区別可能であり、C0= = K28.5である場合は、容易に区別可能である。
上の分析に基づいて、第５の実施形態の好ましい実装による完全な１６ｂ／１０ｓ符号化アルゴリズムは、以下のように要約されることができる。
１．一般ケースに関して説明されたように、関数MustMap0()、MustMap1()、FullMap0()、およびFullMap1()を定義し、先に説明されたように、関数Special0()、Special1()、ReMap0()、ReMap1()、およびReMapM()を定義する。
２．２つのキャラクタC0およびC1を与えた場合、
ａ．M0 = MustMap0(C0)
ｂ．M1 = MustMap1(C1)
ｃ．C0' = FullMap0(C0)
ｄ．C1' = FullMap1(C1)
とする。
３．中間マッピングセレクタM'を決定する。
ａ．If C0 = = K28.5 and C1= = K28.5, M' = 01
ｂ．Else if C0 = = K28.5, M' = {-M1, 1}
ｃ．Else M' = {M0, M0^ M1}
４．C' = {01, C0', M', C1'}を中間符号語とする。
５．別の中間マッピングセレクタMを決定する。
ａ．If C'がxx xxxx0000 00 00xxxxxx, xx xxxxxx00 00 0000xxxx, xx xxxx1010 10 10xxxxxx またはxx xxxxxx10 10 1010xxxxの１つ, M = 01とする。
ｂ．Else M = M'
６．If Special0(C0) = = 0, C = {01, C0', M, C1'}とする。Else 以下のアクションを実行。
ａ．If C1 = = K28.5, C = {01, ReMap0(C0), 1010, C1'}
ｂ．Else if Special1(C1) = = 1, C = {01, C0', 0100, ReMapM(M), ReMap1(C1)}
７．この時点で、Cは（ＤＣバランシング前の）最終マッピング符号語である。
８．ＤＣバランシングアルゴリズムを適用した後の最終符号語CFinalを決定する。
ａ．Disp = Cのディスパリティ、CurDisp = カレントディスパリティとする。
ｂ．If Disp > 0 and CurDisp > 0, or Disp < 0 and CurDisp < 0
１．Disp = -Disp
２．CFinal = C ^ 10 10101010 10 10101010
ｃ．Else CFinal = C
ｄ．新しいカレントディスパリティは、CurDisp + Dispに等しい。
第６の実施形態による１６ｂ／１０ｓ復号アルゴリズムは、第５の実施形態の符号化アルゴリズムの反転ステップを逆順に実行することによって推論することができる。復号アルゴリズムが、以下で要約される。
１．受信符号語Cを与えられた場合、ＤＣバランシングの除去を実行する。
ａ．If C[19]= 1,C' = C ^ 10 10101010 10 10101010
ｂ．Else C' = C
２．それぞれ表２および表３で説明されたような、関数ReMap0 -1()およびReMap1 -1()を定義し、さらに以下のように、関数ReMapped()およびReMapM -1()を定義する。
ａ．c'が表２のReMap0 -1()欄のマッピングb7-b0の１つならば、ReMapped0(c') = = 1、それ以外ならば、0。
ｂ．ReMapM -1(01) = 01、ReMapM -1(11) = 10、それ以外ならば、未定義。
３．適用可能ならば、逆再マッピングを実行する。
ａ．If C'[11:0] = = 10 10 10101010, C'' = {C'[19:18], ReMap0 -1(C'[17:12]), C'[7:0]}
ｂ．Else if C'[9:6] = = 0100 and ReMapped0(C'[17:12]) = = 1, C'' = {C'[19:10], ReMapM -1(C'[5:4]), ReMap1 -1(C'[3:0])}
ｃ．Else C'' = C'
４．基本マッピング特徴を決定する。
ａ．M0 = C''[9]
ｂ．M1 = C''[9] ^ C''[8]
５．除去された不正カンマを補償するためにマッピング特徴を変更する。
ａ．If C''[11:4] = 00010000 or C''[13:6] = 00000100, M1' = 0
ｂ．Else M1' = M1
ｃ．If C''[11:4] =10011010 or C''[13:6] = 10100110, M0' = 1
ｄ．Else M0' = M0
６．以下のように、関数FullMap0 -1()およびFullMap1 -1()を定義する。
ａ．c = FullMap0 -1(ch, m)、ここで、FullMap0(c) = ch、MustMap0(c) = = m。これは、MustMap0()を考慮に入れた、表１のFullMap0()の逆マッピングである。
ｂ．c = FullMap1 -1(ch, m)、ここで、FullMap1(c) = ch、MustMap1(c) = = m。これは、MustMap1()を考慮に入れた、表１のFullMap1()の逆マッピングである。
７．実際のキャラクタ復号を実行する。
ａ．C0 = FullMap0 -1(C''[17:10])
ｂ．C1 = FullMap1 -1(C''[7:0])
８．キャラクタ復号とは独立に、以下の条件のどれかが成り立つ場合、誤り符号語が検出される。
ａ．C'[19:18] != 01（符号語は01で開始しなければならない）。
ｂ．逆再マッピングを実行する試みにおいて、関数ReMap0 -1()、ReMap1 -1()、またはReMapM -1()のどれかが、関数結果が定義されていないデータに対して使用される。
ｃ．表１によって、FullMap0 -1(C''[17:10]，M0'')が定義されていない。
ｄ．表１によって、FullMap1 -1(C''[7:0]，M1'')が定義されていない。
符号語内にエラーが検出された場合、復号キャラクタの両方が誤りであると見なされる。キャラクタレベルでの誤り検出は存在しない。
１６ｂ／１０ｓ復号アルゴリズムは、例えば、８ｂ／１０ｂ復号器とは対照的に、ディスパリティ問題に留意しない。これは、１６ｂ／１０ｓ符号化方式がより複雑であり、受信機がすべてのケースで符号語のディスパリティを予測するのが非常に難しいためである。
ＤＣバランシング機能を含む１６ｂ／１０ｓ符号化方式の重み分布が、図８に示されている。これは、符号語の大多数がかなり低い重みをもつ最適重み分布である。
すべての符号語の符号を反転することができるＤＣバランシングアルゴリズムのため、重み分布は、完全に対称的である。最大符号語重みは、＋２４と−２４であり、したがって、先に説明されたＤＣバランシングアルゴリズムによれば、発生し得る最悪ケースのカンレトディスパリティ（ＤＣ不平衡）は、＋２４と−２４である。
図９は、本発明の第７の実施形態による１６ｂ／１０ｓ符号器の実装の構成を示している。１６ｂ／１０ｓ符号器９００は、下位マッパーユニット９１０と、Ｍロジックユニット９２０と、上位マッパーユニット９３０と、リマッパー９４０と、ディスパリティ計算器９５０と、ＸＯＲユニット９６０とを含み、ＸＯＲユニット９６０の出力は、２０ビット（１０シンボル）符号語に対応する。８＋１ビットキャラクタ０（１ビットは、キャラクタが制御情報か、それともデータかを示す）は、下位マッパーユニット９１０に入力され、８＋１ビットキャラクタ１は、上位マッパーユニット９３０に入力される。キャラクタ符号化機能は、入力キャラクタだけに依存するので、必要な動作周波数を達成するのに必要とされる場合、符号器９００は、キャラクタ符号化機能とＤＣバランシング／ディスパリティ計算器機能の間で、パイプライン化されることができる。
代替構成では、１６ｂ／１０ｓ符号化方式は、２つの１６ｂ／１０ｓ符号器を単に並列して使用することによって、４キャラクタ幅のデータパスにおいて使用されることができる。このシナリオでは、ディスパリティは２０ビットデータパス毎に独立に計算されるので、最大ディスパリティ不平衡は２倍にされる。
代替として、本発明の第８の実施形態では、ディスパリティ計算とＤＣバランシングは、図１０に示されるように、２つの１６ｂ／１０ｓ符号器の間でカスケードされることができるが、これは、回路のタイミングに影響を与えがちである。図１０に示される符号化システム１０００では、第１のＤＣバランサ１０１０は、第１のキャラクタペア符号器１０２０からの出力符号語を受け取り、第２のＤＣバランサ１０３０は、第２のキャラクタペア符号器１０４０からの出力符号語を受け取る。カンレトディスパリティは、第１のＤＣバランサ１０１０に入力され、第１のＤＣバランサ１０１０は、（第１のキャラクタペア符号器１０２０によって出力された符号語のディスパリティに基づいて）更新されたカンレトディスパリティを第２のＤＣバランサ１０３０に提供し、第２のＤＣバランサ１０３０は、第２のキャラクタペア符号器１０４０によって出力された符号語のディスパリティに基づいて、新しいディスパリティを計算する。その後、第２のＤＣバランサ１０３０の出力は、カンレトディスパリティとして、図１０に示されるシステムによって出力される次の符号語の組に提供される。
図１０に示される構成の代替構成では、第１および第２のキャラクタペア符号器１０２０、１０４０のための新しいディスパリティを計算するために、ただ１つのＤＣバランサが利用されることができる。
図１０に示される構成では、必要に応じて、キャラクタ符号器とＤＣバランサの間をパイプライン化することによって、さらなる速度向上が達成されることもできる。
図１１は、本発明の第９の実施形態による１６ｂ／１０ｓ復号器の実装の構成を示している。図１１では、１６ｂ／１０ｓ復号器１１００は、誤り検出ユニット１１１０と、第１のキャラクタ復号器１１２０と、Ｍロジックユニット１１３０と、第２のキャラクタ復号器１１４０と、逆リマッパー１１５０と、ＸＯＲユニット１１６０とを含む。信号伝送線路から受け取られた１０個の隣接２ビットシンボルは、ＸＯＲユニット１１６０に入力され、逆マッピング演算が、逆リマッパー１１５０によって、それらのシンボルに対して実行される。逆リマッパー１１５０の出力は、並列して、誤り検出ユニット１１１０と、第１のキャラクタ復号器１１２０と、Ｍロジックユニット１１３０と、第２のキャラクタ復号器１１４０とに提供される。誤り検出ユニット１１１０は、エラー信号（当業者に知られた方法で、それは誤り訂正および検出技法のために利用されることができる）を出力し、第１のキャラクタ復号器１１２０は、第１のキャラクタ０を出力し、第２のキャラクタ復号器１１４０は、第２のキャラクタ１を出力する。Ｍロジックユニット１１３０は、Ｍフィールドを復号し、第１のキャラクタ復号器１１２０および第２のキャラクタ復号器１１４０の両方に、それぞれの復号演算のために情報を提供する。第９の実施形態の好ましい実装では、ＸＯＲユニット１１６０は、２０ビット符号語の２ビット毎に適用される（１０個の）並列ＸＯＲゲートの組に対応する。
キャラクタ復号器と誤り検出ロジックの両方にパイプライン化を導入することが可能だが、ロジックは相対的に簡単であることが分かるので、これは必要とされそうにない。さらに、本発明に従って使用される復号器は、符号器が先に説明されたように独立に動作するかまたはカスケードして動作するかに関係なく、完全に独立に動作する複数の１６ｂ／１０ｓ復号器を単に並列に有することによって、より広いデータパスに拡張されることができる。
上記に、本発明による装置および方法について説明した。多くの変更および変形が、本発明の主旨および範囲から逸脱することなく、本明細書で説明および例示された技法および構造に施されることができる。例えば、ＰＡＭ−４に関して異なる実施形態が説明されたが、本発明の主旨および範囲内に留まりながら、シリアルリンクを介してシリアルデータを送信および受信するためのその他のタイプの多値信号方式が想定されることができ、ＰＡＭ−８、１６、．．．、ＱＡＭ−８、ＱＡＭ−１６などが想定されることができる。したがって、本明細書で説明された方法および装置は、例示的なものに過ぎず、本発明の範囲を限定するものではないことを理解されたい。さらに、説明された１つまたは複数の態様は、任意の与えられたシステムまたは方法内で組み合わされることができる。またさらに、１つまたは複数の実施形態は、例えば、スキーム設計（ｓｃｈｅｍａｔｉｃ ｄｅｓｉｇｎ）もしくはハードウェア記述言語（ＨＤＬ）によってハードウェアで実装されることができ、かつ／またはプログラマブル論理デバイス（ＦＰＧＡ／ＣＰＬＤ）もしくはＡＳＩＣで実装されることができ、かつ／または個別ハードウェアデバイスを使用してハードウェアで実装されることができる。代替として、１つまたは複数の実施形態は、効率性のためテーブルドリブン検索メカニズムを使用することなどによって、ソフトウェアで実装されることができる。
伝送線路を介して送信されるデータのための４−ＰＡＭ信号方式を示す図である。 伝送線路を介して送信されるデータのための２−ＰＡＭ（ＮＲＺ）信号方式を示す図である。 本発明の第１の実施形態による、単一の２０ビット符号語のフィールドを示す図である。 本発明の第２の実施形態による、上位キャラクタがカンマである単一の２０ビット符号語を示す図である。 本発明の第２の実施形態による、下位キャラクタがカンマである単一の２０ビット符号語を示す図である。 本発明の第２の実施形態による、上位キャラクタおよび下位キャラクタの両方がカンマである単一の２０ビット符号語を示す図である。 本発明の第２の実施形態による、カンマ検出のために使用される様々なパターンを示す図である。 本発明の第３の実施形態によって排除される不正カンマパターンを示す図である。 本発明の少なくとも１つの実施形態による、１６ｂ／１０ｓ符号語空間の重み分布を示す図である。 本発明の第７の実施形態による、符号器構成を示す図である。 本発明の第８の実施形態による、符号器構成を示す図である。 本発明の第９の実施形態による、復号器構成を示す図である。

Claims (61)

  1. ２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、伝送デジタル信号の品質を改善するための方法であって、前記方法が、
    Ｎ個のビットからなる組によって表されるデジタル値を符号化して、Ｐ個のシンボルからなる対応する組を得るステップであって、Ｐ個のシンボルからなる各組は、フル振幅遷移を減少させ、連続するデジタル信号伝送の間のＤＣバランシングを実行するように選択されるステップと、
    Ｐ個のシンボルからなる前記組を伝送するステップと、を含み、
    ＮおよびＰは整数値である方法。
  2. Ｐ個のシンボルからなる前記組が、ＰＡＭ−４シンボルとして伝送される、請求項１に記載の方法。
  3. 単一伝送媒体を介して伝送されるデジタル信号についてのＤＣバランシングを提供するための方法であって、前記方法が、
    ａ）複数の符号語ペアを含む符号語空間を定義するステップであって、前記符号語ペアの各々は、データのＮ個のビットからなる組を等しく表すことができる、正の重みをもつ符号語と負の重みをもつ符号語とを含み、各符号語ペアの前記正および負の重みをもつ符号語は、振幅が等しく、Ｎは、正の整数値であるステップと、
    ｂ）前記単一伝送媒体上のカレントディスパリティを決定するステップと、
    ｃ）ステップｂ）の前記決定に基づいて、前記カレントディスパリティがゼロにより近くなるように、対応する符号語ペアの一方を、データのＮ個のビットからなる前記組に割り当てるステップと、
    ｄ）複数のシンボルとしてステップｃ）で割り当てられた前記対応する符号語ペアの一方を前記単一伝送媒体上で伝送するステップと、を含む方法。
  4. 前記符号語空間が、対応するペア符号語をもたない複数の符号語をさらに含み、前記複数の非ペア符号語の各々は、ゼロＤＣバランス重みを表す、請求項３に記載の方法。
  5. 前記複数の符号語ペアの部分集合が、ゼロＤＣバランス重みを表す、請求項３に記載の方法。
  6. カンレトディスパリティがゼロであると決定された場合、データのＮ個のビットからなる前記組に対応する前記符号語ペアの前記符号語のどちらかが、ステップｃ）で選択される、請求項３に記載の方法。
  7. 前記単一伝送媒体を介して付加的な情報を伝送するために、前記対応する符号語ペアの前記符号語の任意の一方が、前記カレントディスパリティに関係なく、前記単一伝送媒体上で伝送される、請求項３に記載の方法。
  8. 前記単一伝送媒体を介して付加的な情報を伝送するために、前記対応する符号語ペアの前記符号語の任意の一方が、符号語ディスパリティの絶対値がゼロである場合に、前記単一伝送媒体上で伝送される、請求項３に記載の方法。
  9. ２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、デジタル信号を伝送する方法であって、前記方法が、
    ２つの連続するＮビットキャラクタによって表されるデジタル値を、Ｒビット符号語に符号化するステップであって、前記Ｒビット符号語は、フル振幅を減少させるように構成され、前記Ｎビットキャラクタの各々は、前記Ｎビットキャラクタの各々に関連付けられたＱビットタグに基づいて、データまたは制御情報のどちらかとして指定されるステップと、
    前記Ｒビット符号語を複数のＰＡＭ−Ｌシンボルとして前記単一伝送媒体上で伝送するステップと、を含み、
    Ｌ、Ｎ、Ｒ、およびＱは、正の整数値であり、
    前記Ｒビット符号語は、前記２つの連続するＮビットキャラクタのうちの第１のキャラクタおよびその関連Ｑビットタグに対応する第１のフィールドと、前記２つの連続するＮビットキャラクタのうちの第２のキャラクタおよびその関連Ｑビットタグに対応する第２のフィールドと、前記第１および第２のフィールドの間に提供され、前記２つの連続するＮビットキャラクタおよびそれらの関連Ｑビットタグの関数である第３のフィールドとを含む、方法。
  10. 前記符号化するステップが、ＤＣバランシングとは関係なく実行され、前記方法が、
    フル振幅除去に影響を与えずにＤＣバランシングを提供するために、前記Ｒビット符号語が変更されるべきかどうかを決定するステップと、
    ＤＣバランシングを提供するために、前記Ｒビット符号語が変更されるべきであると決定された場合、前記Ｒビット符号語を前記Ｒビット符号語とは反対極性の重みの別のＲビット符号語に変更するステップと、をさらに含む、請求項９に記載の方法。
  11. 前記符号化するステップが、
    前記Ｒビット符号語内のフル振幅を除去する目的で、前記２つの連続するＮビットキャラクタのうちの少なくとも一方を、異なるビットパターンにマッピングするステップを含む、請求項９に記載の方法。
  12. 前記符号化が、前記２つの連続するＮビットキャラクタの各々で、互いに独立して実行される、請求項９に記載の方法。
  13. 前記符号化が、前記２つの連続するＮビットキャラクタの各々で、互いに並列して実行される、請求項９に記載の方法。
  14. 前記２つの連続するＮビットキャラクタの各々で実行される前記符号化が、実質的に同じである、請求項９に記載の方法。
  15. 前記２つの連続するＮビットキャラクタの一方で実行される前記符号化が、符号化ビットの異なる配列のため、前記２つの連続するＮビットキャラクタの他方で実行される前記符号化とは異なる、請求項１４に記載の方法。
  16. 前記Ｒビット符号語内の前記第３のフィールドは、前記２つの連続するＮビットキャラクタのうちの前記第１のキャラクタ、前記第２のキャラクタ、もしくはその両方が異なるビットパターンにマッピングされたか、またはどちらも異なるビットパターンにマッピングされなかったかに基づいて、特定のビットストリング値に設定されるビットストリングであり、
    前記Ｒビット符号語内の前記第３のフィールドは、前記第３のフィールドの先頭境界および末尾境界でフル振幅違反が発生しないことを保証するように提供される、請求項９に記載の方法。
  17. 各Ｒビット符号語をシンボルからなる複数の組として前記単一伝送媒体を介して伝送するステップをさらに含む、請求項９に記載の方法。
  18. 前記符号化するステップが、
    前記単一伝送媒体上のカレントディスパリティを決定するステップと、
    前記カレントディスパリティがゼロにより近くなるように、各Ｒビット符号語を、同じ重みをもつが、互いに対して異なる極性を有する符号語ペアのうちの一方の符号語に割り当てるステップと、
    それによって、結果として、前記単一伝送媒体上でＤＣバランシングを達成するステップと、を含む、請求項９に記載の方法。
  19. 前記符号化するステップが、
    カンマが前記Ｒビット符号語内に提供されるべきかどうかを決定するステップであって、提供されるべき場合、前記Ｒビット符号語の前記第１のフィールドもしくは前記第２のフィールドのどちらかまたは両方に、複数の所定のカンマパターンのうちの１つを含むように符号語マッピングを実行するステップを含み、
    前記Ｒビット符号語の前記第１のフィールドもしくは前記第２のフィールドの一方または両方が、前記複数の所定のカンマパターンのうちの１つを含むかどうかに関係なく、受信機が符号語境界を決定することを可能にするために、前記Ｒビット符号語の前記第１および第２のフィールドのどちらかまたは両方で使用される前記カンマパターンは、前記第１および第２のフィールドで使用される非カンマのデータパターンとは異なる、請求項９に記載の方法。
  20. 前記Ｒビット符号語の前記第１のフィールドもしくは前記第２のフィールドの一方または両方で使用される前記カンマパターンは、１つまたは複数の前記所定のカンマパターンを含む前記Ｒビット符号語上でＤＣバランシング演算が実行された後でさえも、前記カンマパターンがその一意性を保持することを可能にする特定のビットパターンを有し、それによって、前記受信機が、前記カンマパターンの検出に先立って前記Ｒビット符号語上で逆ＤＣバランシング演算を実行することなく、前記Ｒビット符号語内で前記カンマパターンによって前記符号語境界を決定することを可能にする、請求項１９に記載の方法。
  21. Ｒビット符号語空間が、同じ重みをもつが、互いに対して異なる極性を有する複数のＲビット符号語ペアを含み、前記Ｒビット符号語ペアの各々の中の一方の符号語は、複数の２ビットサブ符号語に対応し、複数の２ビットサブ符号語は、前記Ｒビット符号語ペアの前記各々の中の他方の符号語内で対応する位置に置かれたサブ符号語に対して最上位ビットが反転されている、請求項１０に記載の方法。
  22. 前記Ｒビット符号語の各々は、受信機が前記Ｒビット符号語の復号を実行する前に、逆ＤＣバランシング演算が実行される必要があるかどうかを前記受信機が決定することを可能にする情報を含む、請求項１０に記載の方法。
  23. ＤＣバランシングに関する前記Ｒビット符号語の各々に含まれる前記情報は、前記単一伝送媒体上で各Ｒビット符号語を表す複数のＰＡＭ−Ｌシンボルのうちの最初のシンボルで提供される、請求項２２に記載の方法。
  24. ２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、デジタル信号を伝送するための方法であって、 前記方法が、
    Ｎ個のビットからなる組によって表されるデジタル値を符号化して、Ｐ個のシンボルからなる対応する組を得るステップであって、Ｐ個のシンボルからなる各組は、ＰＡＭ−Ｌ符号化方式において、Ｐ個のシンボルからなる前記組の中の隣り合うシンボルの間で少なくとも１つの１ステップ遷移を提供するように選択されるステップと、
    Ｐ個のシンボルからなる前記組を単一伝送線路上で伝送するステップと、を含み、
    ＮおよびＰは、整数値であり、Ｌは、４以上の整数値である、方法。
  25. 前記ＰＡＭ−Ｌ符号化方式が、ＰＡＭ−４に対応する、請求項２４に記載の方法。
  26. 伝送情報が、４つの異なるステップをそれぞれ表す４つの異なるシンボルによって表されることができ、00が第１のステップを表し、01が第２のステップを表し、11が第３のステップを表し、10が第４のステップを表す、請求項２５に記載の方法。
  27. 前記４つのステップの各々が、重みを割り当てられ、前記方法が、
    Ｎ個のビットからなる前記組がＲビット符号語に割り当てられる符号語空間を定義するステップであって、前記符号語空間が、重みは等しいが、極性は反対の複数のＲビット符号語ペアを含むステップと、
    前記単一伝送線路上のカレントディスパリティを決定するステップと、
    前記カレントディスパリティがゼロにより近くなるような方法で、Ｎ個のビットからなる前記組の各々に対応する前記Ｒビット符号語ペアの一方を割り当てるステップと、
    前記Ｒビット符号語ペアの前記割り当てられた一方を、前記ＰＡＭ−Ｌ符号化方式で、Ｐ個のシンボルからなる対応する組として、前記単一伝送媒体上で伝送するステップと、をさらに含む、請求項２６に記載の方法。
  28. 前記符号化するステップが、Ｐ個のシンボルからなる前記組を前記単一伝送線路上で受信する受信機においてクロックデータ回復を達成するように実行される、請求項２４に記載の方法。
  29. ２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、デジタル信号を伝送するためのシステムであって、前記システムが、
    Ｎ個のビットからなる組によって表されるデジタル値を符号化して、Ｐ個のシンボルからなる対応する組を得るように構成される符号器であって、Ｐ個のシンボルからなる各組は、フル振幅遷移を減少させ、連続するデジタル信号伝送の間のＤＣバランシングを実行するように選択される符号器と、
    Ｐ個のシンボルからなる前記組を前記単一伝送媒体を介して伝送するように構成される送信機と、を含み、
    ＮおよびＰは、整数値である、システム。
  30. Ｐ個のシンボルからなる前記組が、ＰＡＭ−４シンボルとして伝送される、請求項２９に記載のシステム。
  31. 単一伝送媒体を介して伝送されるデジタル信号についてのＤＣバランシングを提供するためのシステムであって、前記システムが、
    複数の符号語ペアを含む符号語空間を定義するように構成される定義ユニットであって、前記符号語ペアの各々は、データのＮ個のビットからなる組を等しく表すことができる、正の重みをもつ符号語と負の重みをもつ符号語とを含み、各符号語ペアの前記正および負の重みをもつ符号語は、振幅が等しく、Ｎは、正の整数値である定義ユニットと、
    前記単一伝送媒体上のカレントディスパリティを決定するように構成される決定ユニットと、
    前記決定ユニットによって下された前記決定に基づいて、前記カレントディスパリティがゼロにより近くなるように、対応する符号語ペアの一方を、データのＮ個のビットからなる前記組に割り当てるように構成される割り当てユニットと、
    前記割り当てユニットによって複数のシンボルとして割り当てられた前記対応する符号語ペアの一方を前記単一伝送媒体上で伝送するように構成される伝送ユニットと、を含むシステム。
  32. 前記符号語空間が、対応するペア符号語をもたない複数の符号語をさらに含み、前記複数の非ペア符号語の各々は、ゼロＤＣバランス重みを表す、請求項３１に記載のシステム。
  33. 前記複数の符号語ペアの部分集合が、ゼロＤＣバランス重みを表す、請求項３２に記載のシステム。
  34. 前記カンレトディスパリティがゼロであると決定された場合、データのＮ個のビットからなる前記組に対応する前記符号語ペアの前記符号語のどちらかが、前記割り当てユニットによって割り当てられる、請求項３２に記載のシステム。
  35. 前記単一伝送媒体を介して付加的な情報を伝送するために、前記対応する符号語ペアの前記符号語の任意の一方が、前記カレントディスパリティに関係なく、前記単一伝送媒体上で伝送される、請求項３２に記載のシステム。
  36. 前記対応する符号語ペアの前記符号語の任意の一方が、符号語ディスパリティの絶対値がゼロである場合に、前記単一伝送媒体上で伝送される、請求項３４に記載のシステム。
  37. ２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、デジタル信号を伝送するためのシステムであって、前記システムが、
    ２つの連続するＮビットキャラクタによって表されるデジタル値を、Ｒビット符号語に符号化するように構成される符号化ユニットであって、前記Ｒビット符号語は、フル振幅を減少させるように構成され、前記Ｎビットキャラクタの各々は、前記Ｎビットキャラクタの各々に関連付けられたＱビットタグに基づいて、データまたは制御情報のどちらかとして指定される符号化ユニットと、
    前記Ｒビット符号語を複数のＰＡＭ−Ｌシンボルとして出力するように構成される伝送ユニットと、を含み、
    Ｌ、Ｎ、Ｒ、およびＱは、正の整数値であり、
    前記Ｒビット符号語は、前記２つの連続するＮビットキャラクタのうちの第１のキャラクタおよびその関連Ｑビットタグに対応する第１のフィールドと、前記２つの連続するＮビットキャラクタのうちの第２のキャラクタおよびその関連Ｑビットタグに対応する第２のフィールドと、前記第１および第２のフィールドの間に提供され、前記２つの連続するＮビットキャラクタおよびそれらの関連Ｑビットタグの関数である第３のフィールドとを含む、システム。
  38. 前記符号化ユニットが、ＤＣバランシングとは関係なく符号化を実行し、前記システムが、
    フル振幅除去に影響を与えずにＤＣバランシングを提供するために、前記Ｒビット符号語が変更されるべきかどうかを決定するように構成される決定ユニットをさらに含み、
    ＤＣバランシングを提供するために、前記Ｒビット符号語が変更されるべきであると決定された場合、前記決定ユニットは、前記Ｒビット符号語を前記Ｒビット符号語とは反対極性の重みの別のＲビット符号語に変更するように構成される、請求項３７に記載のシステム。
  39. 前記符号化ユニットが、
    前記Ｒビット符号語内のフル振幅を除去する目的で、
    前記２つの連続するＮビットキャラクタのうちの少なくとも一方を、異なるビットパターンにマッピングするように構成されるマッピングユニットを含む、請求項３８に記載のシステム。
  40. 前記符号化ユニットが、複数の符号化ユニットを含み、前記符号化が、前記２つの連続するＮビットキャラクタの各々で、互いに独立した前記複数の符号化ユニットによって実行される、請求項３８に記載のシステム。
  41. 前記符号化ユニットが、複数の符号化ユニットを含み、前記符号化が、前記２つの連続するＮビットキャラクタの各々で、互いに並列した前記複数の符号化ユニットによって実行される、請求項３８に記載のシステム。
  42. 前記２つの連続するＮビットキャラクタの各々で前記符号化ユニットによって実行される前記符号化が、実質的に同じである、請求項３８に記載のシステム。
  43. 前記２つの連続するＮビットキャラクタの一方で前記符号化ユニットによって実行される前記符号化が、符号化ビットの異なる配列のため、前記２つの連続するＮビットキャラクタの他方で前記符号化ユニットによって実行される前記符号化とは異なる、請求項３８に記載のシステム。
  44. 前記Ｒビット符号語内の前記第３のフィールドは、前記２つの連続するＮビットキャラクタのうちの前記第１のキャラクタ、前記第２のキャラクタ、もしくはその両方が異なるビットパターンにマッピングされたか、またはどちらも異なるビットパターンにマッピングされなかったかに基づいて、特定のビットストリング値に設定されるビットストリングであり、
    前記Ｒビット符号語内の前記第３のフィールドは、前記第３のフィールドの先頭境界および末尾境界でフル振幅違反が発生しないことを保証するように提供される、請求項３７に記載のシステム。
  45. 各Ｒビット符号語をシンボルからなる複数の組として前記単一伝送媒体を介して伝送するように構成される伝送ユニットをさらに含む、請求項３７に記載のシステム。
  46. シンボルからなる前記複数の組が、１０個のＰＡＭ−４シンボルに対応する、請求項３７に記載のシステム。
  47. 前記符号化ユニットが、
    前記単一伝送媒体上のカレントディスパリティを決定するように構成される決定ユニットと、
    前記カレントディスパリティがゼロにより近くなるように、各Ｒビット符号語を、同じ重みをもつが、互いに対して異なる極性を有する符号語ペアのうちの一方の符号語に割り当てるように構成される割り当てユニットと、を含み、
    それによって、結果として、前記単一伝送媒体上でＤＣバランシングを達成する、請求項３７に記載のシステム。
  48. 前記符号化ユニットが、
    カンマが前記Ｒビット符号語内に提供されるべきかどうかを決定し、提供されるべき場合、前記Ｒビット符号語の前記第１のフィールドもしくは前記第２のフィールドのどちらかまたは両方に、複数の所定のカンマパターンのうちの１つを含むように符号語マッピングを実行するように構成される決定ユニットを含み、
    前記Ｒビット符号語の前記第１のフィールドもしくは前記第２のフィールドの一方または両方が、前記複数の所定のカンマパターンのうちの１つを含むかどうかに関係なく、受信機が符号語境界を決定することを可能にするために、前記Ｒビット符号語の前記第１および第２のフィールドのどちらかまたは両方で使用される前記カンマパターンは、前記第１および第２のフィールドで使用される非カンマのデータパターンとは異なる、請求項３７に記載のシステム。
  49. 前記Ｒビット符号語の前記第１のフィールドもしくは前記第２のフィールドの一方または両方で使用される前記カンマパターンは、１つまたは複数の前記所定のカンマパターンを含む前記Ｒビット符号語上でＤＣバランシング演算が実行された後でさえも、前記カンマパターンがその一意性を保持することを可能にする特定のビットパターンを有し、それによって、前記受信機が、前記カンマパターンの検出に先立って前記Ｒビット符号語上で逆ＤＣバランシング演算を実行することなく、前記Ｒビット符号語内で前記カンマパターンによって前記符号語境界を決定することを可能にする、請求項４８に記載のシステム。
  50. Ｒビット符号語空間が、同じ重みをもつが、互いに対して異なる極性を有する複数のＲビット符号語ペアを含み、前記Ｒビット符号語ペアの各々の中の一方の符号語は、複数の２ビットサブ符号語に対応し、複数の２ビットサブ符号語は、前記Ｒビット符号語ペアの前記各々の中の他方の符号語内で対応する位置に置かれたサブ符号語に対して最上位ビットが反転されている、請求項３７に記載のシステム。
  51. 前記Ｒビット符号語の各々は、受信機が前記Ｒビット符号語の復号を実行する前に、逆ＤＣバランシング演算が実行される必要があるかどうかを前記受信機が決定することを可能にする情報を含む、請求項３７に記載のシステム。
  52. ＤＣバランシングに関する前記Ｒビット符号語の各々に含まれる前記情報は、前記単一伝送媒体上で各Ｒビット符号語を表す複数のＰＡＭ−Ｌシンボルのうちの最初のシンボルで提供される、請求項５１に記載のシステム。
  53. ２ビット以上の情報を表すデジタル信号が単一伝送媒体上を３以上の信号レベルで伝送され得る多値信号方式システムにおいて、デジタル信号を伝送するためのシステムであって、前記システムが、
    Ｎ個のビットからなる組によって表されるデジタル値を符号化して、Ｐ個のシンボルからなる対応する組を得るように構成される符号化ユニットであって、Ｐ個のシンボルからなる各組は、ＰＡＭ−Ｌ符号化方式において、Ｐ個のシンボルからなる前記組の中の隣り合うシンボルの間で少なくとも１つの１ステップ遷移を提供するように選択される符号化ユニットと、
    Ｐ個のシンボルからなる前記組を単一伝送線路上で伝送するように構成される伝送ユニットと、を含み、
    ＮおよびＰは、整数値であり、Ｌは、４に等しいまたは４の整数倍の整数値である、システム。
  54. 前記符号化方式が、ＰＡＭ−４符号化方式であり、伝送情報が、４つの異なるステップをそれぞれ表す４つの異なるシンボルによって表されることができ、00が第１のステップを表し、01が第２のステップを表し、11が第３のステップを表し、10が第４のステップを表す、請求項５３に記載のシステム。
  55. 前記４つのステップの各々が、重みを割り当てられ、前記システムが、
    Ｎ個のビットからなる前記組がＲビット符号語に割り当てられる符号語空間を定義するように構成される定義ユニットであって、前記符号語空間が、重みは等しいが、極性は反対の複数のＲビット符号語ペアを含む定義ユニットと、
    前記単一伝送線路上のカレントディスパリティを決定するように構成される決定ユニットと、
    前記カレントディスパリティがゼロにより近くなるような方法で、Ｎ個のビットからなる前記組の各々に対応する前記Ｒビット符号語ペアの一方を割り当てるように構成される割り当てユニットと、
    前記Ｒビット符号語ペアの前記割り当てられた一方を、前記ＰＡＭ−Ｌ符号化方式で、Ｐ個のシンボルからなる対応する組として、前記単一伝送線路上で伝送するように構成される伝送ユニットと、をさらに含む、請求項５４に記載のシステム。
  56. 前記符号化ユニットが、Ｐ個のシンボルからなる前記組を前記単一伝送線路上で受信する受信機においてクロックデータ回復を達成するように符号化を実行する、請求項５３に記載のシステム。
  57. 前記ＰＡＭ−Ｌ符号化方式が、ＰＡＭ−４に対応する、請求項５３に記載のシステム。
  58. 情報送信および受信方法であって、
    カンマキャラクタが２キャラクタ情報パケットのうちの第１のキャラクタ部分もしくは第２のキャラクタ部分のどちらかまたは両方において提供されるべきかどうかを送信機で決定するステップと、
    提供されるべき場合、一意的なビットパターンを、対応する前記第１のキャラクタ部分もしくは前記第２のキャラクタ部分、または両方のキャラクタ部分に提供するステップと、
    前記２キャラクタ情報パケットをシリアル伝送線路上に出力されるＮ個のＰＡＭ−Ｌシンボルからなる系列として符号化するステップと、
    Ｎ個のＰＡＭ−Ｌシンボルからなる前記系列を受信機で受信するステップと、
    Ｎ個のＰＡＭ−Ｌシンボルからなる前記系列のビットパターンに基づいて、Ｎ個のＰＡＭ−Ｌシンボルからなる前記系列に対応するデータの第１のキャラクタ部分もしくは第２のキャラクタ部分または両方が、カンマキャラクタであるかどうかを決定するステップと、
    カンマキャラクタである場合、前記カンマキャラクタに基づいて、前記シリアル伝送線路を介して受信された隣り合うキャラクタの間のデータ境界を決定するステップと、を含み、
    ＮおよびＬは、整数値である、方法。
  59. Ｎが１０であり、Ｌが４である、請求項５８に記載の方法。
  60. 情報送信および受信システムであって、
    送信機であって、
    カンマキャラクタが２キャラクタ情報パケットのうちの第１のキャラクタ部分もしくは第２のキャラクタ部分のどちらかまたは両方において提供されるべきかどうかを決定するための第１の決定ユニットと、
    カンマキャラクタが提供されるべきであると前記第１の決定ユニットが決定した場合、一意的なビットパターンを、対応する前記第１のキャラクタ部分もしくは前記第２のキャラクタ部分、または両方のキャラクタ部分に割り当てるための割り当てユニットと、
    前記２キャラクタ情報パケットをシリアル伝送線路上に出力されるＮ個のＰＡＭ−Ｌシンボルからなる系列として符号化するための符号化ユニットと、を含む送信機と、
    受信機であって、
    前記シリアル伝送線路を介して送信されたＮ個のＰＡＭ−Ｌシンボルからなる前記系列を受信するための入力ユニットと、
    前記入力ユニットによって受信されたＮ個のＰＡＭ−Ｌシンボルからなる前記系列のビットパターンに基づいて、Ｎ個のＰＡＭ−Ｌシンボルからなる前記系列に対応するデータの第１のキャラクタ部分もしくは第２のキャラクタ部分または両方が、カンマキャラクタであるかどうかを決定するための第２の決定ユニットと、
    カンマキャラクタがＮ個のＰＡＭ−Ｌシンボルからなる前記系列内に存在すると前記第２の決定ユニットが決定した場合、前記カンマキャラクタに基づいて、前記シリアル伝送線路を介して受信された隣り合うキャラクタの間のデータ境界を決定するためのデータ境界決定ユニットと、を含む受信機と、を備え、
    ＮおよびＬは、整数値である、情報送信および受信システム。
  61. Ｎが１０であり、Ｌが４である、請求項６０に記載の情報送信および受信システム。
JP2007549535A 2004-12-29 2005-12-28 １６ｂ／１０ｓ符号化装置および方法 Withdrawn JP2008526170A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/024,052 US7081838B2 (en) 2004-12-29 2004-12-29 16b/10s coding apparatus and method
PCT/US2005/046963 WO2006071825A2 (en) 2004-12-29 2005-12-28 16b/10s coding apparatus and method

Publications (1)

Publication Number Publication Date
JP2008526170A true JP2008526170A (ja) 2008-07-17

Family

ID=36353656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007549535A Withdrawn JP2008526170A (ja) 2004-12-29 2005-12-28 １６ｂ／１０ｓ符号化装置および方法

Country Status (7)

Country Link
US (1) US7081838B2 (ja)
EP (1) EP1834459B1 (ja)
JP (1) JP2008526170A (ja)
CN (1) CN101112060A (ja)
AT (1) ATE429114T1 (ja)
DE (1) DE602005014015D1 (ja)
WO (1) WO2006071825A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010213263A (ja) * 2009-02-10 2010-09-24 Panasonic Corp 送信装置
WO2016129088A1 (ja) * 2015-02-12 2016-08-18 日立マクセル株式会社 送信装置、受信装置、および送受信システム
WO2018110480A1 (ja) * 2016-12-16 2018-06-21 パナソニックＩｐマネジメント株式会社 符号化方法、復号化方法、伝送方法、復号化装置、符号化装置、伝送装置
JP2019020614A (ja) * 2017-07-19 2019-02-07 日本オクラロ株式会社 光送信モジュール

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630686B1 (ko) * 2004-06-24 2006-10-02 삼성전자주식회사 전송 데이터의 스큐를 감소시키는 데이터 코딩 방법과이를 이용한 인코딩 장치 및 디코딩 장치와 이들을구비하는 송수신 장치 및 그 송수신 방법
US7242329B2 (en) * 2005-02-02 2007-07-10 Gm Global Technology Operations, Inc. Method and system for prioritizing data values for robust data representation
US7487426B2 (en) * 2005-10-17 2009-02-03 Enigma Semiconductor, Inc. 64b/66b coding apparatus and method
US7405679B1 (en) * 2007-01-30 2008-07-29 International Business Machines Corporation Techniques for 9B10B and 7B8B coding and decoding
US7769048B2 (en) * 2008-06-25 2010-08-03 Intel Corporation Link and lane level packetization scheme of encoding in serial links
WO2010019250A2 (en) * 2008-08-11 2010-02-18 Solarflare Communications, Inc. Method of synchronization for low power idle
CN101754053B (zh) * 2008-12-10 2012-11-14 湖州瑞万思信息技术有限公司 一种光纤通信网交换机的信令降频方法
JP5657242B2 (ja) * 2009-12-09 2015-01-21 株式会社東芝 半導体装置及びメモリシステム
CN101764617B (zh) * 2009-12-22 2012-05-30 清华大学 一种9b/10b码的编码方法
CN103238304B (zh) * 2011-10-26 2016-11-16 松下知识产权经营株式会社 多值振幅调制装置、多值振幅解调装置及使用它们的传送系统、以及多值振幅调制方法及多值振幅解调方法
CN104247357B (zh) * 2012-04-19 2016-12-21 松下知识产权经营株式会社 多值信号发送装置及接收装置、多值信号传输系统及方法
US8964879B2 (en) * 2012-07-18 2015-02-24 Rambus Inc. Crosstalk reduction coding schemes
CN105847077B (zh) * 2016-03-17 2019-03-08 华为技术有限公司 一种检测多路串行数据冲突的方法及装置、设备
US10110343B2 (en) * 2016-06-29 2018-10-23 Mapper Lithography Ip B.V. Method and encoding device for encoding a sequence of m-bit pattern words and outputting a frame comprising corresponding n-bit symbols
US9887707B2 (en) * 2016-06-30 2018-02-06 Mapper Lithography Ip B.V. Method and device for generating a decoded and synchronized output
US10599606B2 (en) * 2018-03-29 2020-03-24 Nvidia Corp. 424 encoding schemes to reduce coupling and power noise on PAM-4 data buses
US11966348B2 (en) 2019-01-28 2024-04-23 Nvidia Corp. Reducing coupling and power noise on PAM-4 I/O interface
US11159153B2 (en) 2018-03-29 2021-10-26 Nvidia Corp. Data bus inversion (DBI) on pulse amplitude modulation (PAM) and reducing coupling and power noise on PAM-4 I/O
US10657094B2 (en) 2018-03-29 2020-05-19 Nvidia Corp. Relaxed 433 encoding to reduce coupling and power noise on PAM-4 data buses
US10491435B2 (en) * 2018-03-29 2019-11-26 Nvidia Corp. Unrelaxed 433 encoding to reduce coupling and power noise on PAM-4 data buses
US10404505B1 (en) * 2018-05-10 2019-09-03 Nvidia Corp. Bus-invert coding with restricted weight range for multi-level signaling
US10623200B2 (en) 2018-07-20 2020-04-14 Nvidia Corp. Bus-invert coding with restricted hamming distance for multi-byte interfaces
US10840971B2 (en) * 2018-08-21 2020-11-17 Micron Technology, Inc. Pre-distortion for multi-level signaling
CN109165001B (zh) * 2018-08-24 2020-07-10 京东方科技集团股份有限公司 编码方法、装置及显示装置
CN110417811B (zh) * 2019-08-22 2021-08-10 上海兆芯集成电路有限公司 比特流编码压缩的方法及装置
CN112532342B (zh) * 2019-09-17 2023-05-16 华为技术有限公司 一种背反射通信中的数据传输方法和装置
CN112491506B (zh) * 2020-09-17 2022-11-08 天津瑞发科半导体技术有限公司 一种pam-m容错传输系统与方法
US11757567B2 (en) * 2021-03-10 2023-09-12 Samsung Electronics Co., Ltd. Devices and methods for encoding and decoding to implement a maximum transition avoidance coding with minimum overhead
US11824563B2 (en) * 2021-03-10 2023-11-21 Samsung Electronics Co., Ltd. Encoding and decoding apparatuses and methods for implementing multi-mode coding
KR20220140234A (ko) * 2021-04-09 2022-10-18 삼성전자주식회사 멀티 레벨 신호 시스템에서 최적 전이 코드를 생성하기 위한 신호 처리 방법 및 반도체 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486739A (en) 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US5974464A (en) * 1995-10-06 1999-10-26 Silicon Image, Inc. System for high speed serial video signal transmission using DC-balanced coding
US6198413B1 (en) * 1999-07-01 2001-03-06 International Business Machines Corporation Partitioned DC balanced (0,6) 16B/18B transmission code with error correction
US6538584B2 (en) * 2000-12-28 2003-03-25 Intel Corporation Transition reduction encoder using current and last bit sets
US6696988B2 (en) * 2000-12-29 2004-02-24 Intel Corporation Method and apparatus for implementing circular priority encoder
US7158575B2 (en) * 2001-08-17 2007-01-02 Synopsys, Inc. System and method for embedding a sub-channel in a block coded data stream
US7260155B2 (en) 2001-08-17 2007-08-21 Synopsys, Inc. Method and apparatus for encoding and decoding digital communications data
US20030152154A1 (en) * 2002-02-14 2003-08-14 Johnson Ryan C. Coding and decoding system and method for high-speed data transmission
US6614369B1 (en) * 2002-03-05 2003-09-02 International Business Machines Corporation DC balanced 7B/8B, 9B/10B, and partitioned DC balanced 12B/14B, 17B/20B, and 16B/18B transmission codes
US7113550B2 (en) 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US6917312B2 (en) * 2003-11-10 2005-07-12 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010213263A (ja) * 2009-02-10 2010-09-24 Panasonic Corp 送信装置
US8494081B2 (en) 2009-02-10 2013-07-23 Panasonic Corporation Transmission device
WO2016129088A1 (ja) * 2015-02-12 2016-08-18 日立マクセル株式会社 送信装置、受信装置、および送受信システム
WO2018110480A1 (ja) * 2016-12-16 2018-06-21 パナソニックＩｐマネジメント株式会社 符号化方法、復号化方法、伝送方法、復号化装置、符号化装置、伝送装置
CN110089081A (zh) * 2016-12-16 2019-08-02 松下知识产权经营株式会社 编码方法、解码方法、传输方法、解码设备、编码设备、传输设备
JP2019020614A (ja) * 2017-07-19 2019-02-07 日本オクラロ株式会社 光送信モジュール
JP6998691B2 (ja) 2017-07-19 2022-01-18 日本ルメンタム株式会社 光送信モジュール

Also Published As

Publication number Publication date
ATE429114T1 (de) 2009-05-15
WO2006071825A2 (en) 2006-07-06
CN101112060A (zh) 2008-01-23
US7081838B2 (en) 2006-07-25
US20060139186A1 (en) 2006-06-29
DE602005014015D1 (de) 2009-05-28
WO2006071825A3 (en) 2006-08-24
EP1834459A2 (en) 2007-09-19
EP1834459B1 (en) 2009-04-15

Similar Documents

Publication Publication Date Title
JP2008526170A (ja) １６ｂ／１０ｓ符号化装置および方法
US7113550B2 (en) Technique for improving the quality of digital signals in a multi-level signaling system
US20060126751A1 (en) Technique for disparity bounding coding in a multi-level signaling system
US8718184B1 (en) Finite state encoders and decoders for vector signaling codes
US6747580B1 (en) Method and apparatus for encoding or decoding data in accordance with an NB/(N+1)B block code, and method for determining such a block code
US7260155B2 (en) Method and apparatus for encoding and decoding digital communications data
US4486739A (en) Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US7487426B2 (en) 64b/66b coding apparatus and method
US6995694B1 (en) Methods, software, circuits and systems for coding information
US20190199560A1 (en) Decoder circuit for a broadband pulse amplitude modulation signal
EP0725486A2 (en) Transmission code having local parity
JP5564896B2 (ja) 符号化装置、符号化方法、及びプログラム
US20030152154A1 (en) Coding and decoding system and method for high-speed data transmission
US6917312B2 (en) Technique for improving the quality of digital signals in a multi-level signaling system
US7302631B2 (en) Low overhead coding techniques
CN102741823B (zh) 带有加扰数据的逗点对齐
US6806817B2 (en) Means and method of data encoding and communication at rates above the channel bandwidth
Shekar et al. A 27S/32S DC-balanced line coding scheme for PAM-4 signaling
JP2003522470A (ja) Ｐｃｍモデムシステムにおける１８０°位相不変送信を達成するためのための方法と装置
RU2317642C2 (ru) Способ кодирования цифрового сигнала для передачи информации
Chen et al. DC-balance low-jitter transmission code for 4-PAM signaling
Bak et al. An Overhead-Reduced Key Coding Technique for High-Speed Serial Interface
KR0145587B1 (ko) 전송데이타의 천이 조절과 dc-균형이 가능한 코딩방법 및 시스템
JPH01109826A (ja) 符号変換方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090303