JP2008510412A - Minimizing power consumption in high-frequency digital circuits - Google Patents

Minimizing power consumption in high-frequency digital circuits Download PDF

Info

Publication number
JP2008510412A
JP2008510412A JP2007526686A JP2007526686A JP2008510412A JP 2008510412 A JP2008510412 A JP 2008510412A JP 2007526686 A JP2007526686 A JP 2007526686A JP 2007526686 A JP2007526686 A JP 2007526686A JP 2008510412 A JP2008510412 A JP 2008510412A
Authority
JP
Japan
Prior art keywords
bias current
frequency
self
bias
resonant frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007526686A
Other languages
Japanese (ja)
Inventor
フィセール，ヘンク
ファウヘル，シセロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008510412A publication Critical patent/JP2008510412A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Abstract

回路は、夫々のＩｇａｔｅ及びＩｌａｔｃｈ直流バイアス電流を受けるよう接続された周波数分配器を有する。このような周波数分配器は、部分的にこれらの直流バイアス電流に依存するある周波数で自己共振しうる。対応する電流源は、これらの直流バイアス電流の夫々にプログラム可能な大きさを供給して、自己共振周波数及び全体の電力消費に影響を及ぼしうる。較正の間に、周波数分配器は自励発振することを可能とされ、直流バイアス電流は、自己共振周波数をある目標周波数に近似させるよう処理される。直流バイアス電流は、日和見的に低減され、周波数分配器の自己共振周波数が目標動作周波数へ合わせられる場合に依然として信頼性のある動作を維持する。このような較正は、装置の耐用年数の間に必要に応じ繰り返される。The circuit has a frequency divider connected to receive respective I gate and I latch DC bias currents. Such frequency dividers can self-resonate at a frequency that depends in part on these DC bias currents. A corresponding current source can provide a programmable magnitude for each of these DC bias currents to affect the self-resonant frequency and overall power consumption. During calibration, the frequency divider is allowed to self-oscillate and the DC bias current is processed to approximate the self-resonant frequency to some target frequency. The DC bias current is opportunistically reduced and still maintains reliable operation when the self-resonant frequency of the frequency divider is adjusted to the target operating frequency. Such calibration is repeated as necessary during the useful life of the device.

Description

本発明は、電子デジタル回路に関し、更に具体的には、電力消費を最小限とするために高周波分配器を動作させる回路及び方法に関する。   The present invention relates to electronic digital circuits, and more particularly to a circuit and method for operating a high frequency distributor to minimize power consumption.

電子装置において電力要求を低減することは、直接的に、電池寿命が延びること及び電力損失が減ることに繋がる。電池寿命が延びることは、携帯電話、持ち運び可能なコンピュータ、及びワイファイ（Ｗｉ−Ｆｉ）無線ネットワーク構築などの無線携帯用途において重要である。電力損失は、要求される電流の二乗で増大し、発生する如何なる廃熱も、不必要に装置の寿命を短くしうる。   Reducing power requirements in electronic devices directly leads to increased battery life and reduced power loss. Increased battery life is important in wireless portable applications such as cellular phones, portable computers, and Wi-Fi wireless networking. Power loss increases with the square of the required current, and any waste heat that is generated can unnecessarily shorten the life of the device.

現在、１．０ＧＨｚを上回るシステムクロックによりデジタル回路を動作させることは、極めて一般的な方法である。多くの電力は、それらの周波数で交流（ＡＣ）電圧を容量性インピーダンス負荷に印加する際に消費される。浮遊容量の低減により、寄生電流を制限することができる。半導体プロセス変動及び幅広い動作温度範囲は、伝統的に、信頼のある動作を保証するために、高い直流（ＤＣ）バイアス電流を決定する。これらの直流バイアス電流を低減することは、電池寿命の改善をもたらしうる。   Currently, operating a digital circuit with a system clock above 1.0 GHz is a very common method. Much power is consumed in applying alternating current (AC) voltages to capacitive impedance loads at those frequencies. The parasitic current can be limited by reducing the stray capacitance. Semiconductor process variations and wide operating temperature ranges traditionally determine high direct current (DC) bias currents to ensure reliable operation. Reducing these DC bias currents can result in improved battery life.

多数の無線用途は、無線送信機及び受信機によって必要とされる同相（Ｉ）及び直角位相（Ｑ）クロックを生成するために周波数分配器の使用を必要とする。電圧制御発振器（ＶＣＯ）は、通常、位相ロックループ（ＰＬＬ）によって制御され、Ｉ−Ｑ周波数分配器を駆動するよう１又はそれ以上の周波数を同期させる。このような分配器は、従来、２つの交差Ｄフリップフロップとして構成される。   Many wireless applications require the use of frequency dividers to generate the in-phase (I) and quadrature (Q) clocks required by wireless transmitters and receivers. A voltage controlled oscillator (VCO) is typically controlled by a phase locked loop (PLL) and synchronizes one or more frequencies to drive an IQ frequency divider. Such a distributor is conventionally configured as two crossed D flip-flops.

従来のＩ−Ｑ周波数分配器は、発振器入力駆動が存在しない場合に自ら選択するある周波数で自由に発振しうる。自己共振周波数は、ループ損失が最小であって、正帰還が最大であるところの点を表す。この点は、最大回路電力効率を表す。自由発振周波数は、印加される直流バイアス電流によって影響を及ぼされる。従来の回路設計では、これらの直流バイアス電流は、一定であり、起こり得るプロセス変動及び動作温度の範囲に亘って動作マージンを補償することができるほど十分に高く設定される。実際には、このような電流は、本当に必要とされる電流の少なくとも２倍である。これらのマージンを小さくすることにより、持ち運び可能な装置において全体の動作電流を著しく低減し、且つ、電池寿命に大いに貢献することができる。   Conventional IQ frequency dividers can oscillate freely at a certain frequency of their own choice when no oscillator input drive is present. The self-resonant frequency represents the point where the loop loss is minimum and the positive feedback is maximum. This point represents the maximum circuit power efficiency. The free oscillation frequency is affected by the applied DC bias current. In conventional circuit designs, these DC bias currents are constant and are set high enough to compensate for operating margins over a range of possible process variations and operating temperatures. In practice, such current is at least twice the current that is really needed. By reducing these margins, the overall operating current can be significantly reduced in portable devices and can contribute significantly to battery life.

夫々のフリップフロップは、ゲート部分及びラッチ部分を有する。夫々の部分は、夫々、独立した電流源からのゲート電流（Ｉｇａｔｅ）及びラッチ電流（Ｉｌａｔｃｈ）によって直流バイアスをかけられる。このような自己共振周波数は、印加される直流バイアス電流Ｉｇａｔｅ及びＩｌａｔｃｈの比率に依存することが知られている。直流バイアス電流Ｉｇａｔｅ及びＩｌａｔｃｈの合計は、比率Ｉｇａｔｅ／Ｉｌａｔｃｈが維持される場合には、自己共振周波数に如何なる著しい影響も与えずに幅広い範囲に亘って変化しうる。当然、このような合計は、電池消費に直接的に影響を与え、回路がもはや動作しないところの最低バイアス点が存在する。 Each flip-flop has a gate portion and a latch portion. Each portion is DC biased by a gate current (I gate ) and a latch current (I latch ) from independent current sources, respectively. It is known that such a self-resonant frequency depends on the ratio of the applied DC bias currents I gate and I latch . The sum of the DC bias currents Igate and Ilatch can vary over a wide range without any significant effect on the self-resonant frequency if the ratio Igate / Ilatch is maintained. Of course, such sums directly affect battery consumption and there is a minimum bias point where the circuit no longer operates.

Ｉ−Ｑ周波数分配器は、直流バイアス電流Ｉｇａｔｅ及びＩｌａｔｃｈの比率が、発振器入力周波数に近い自己共振周波数をもたらすよう調整される場合に、それらの電流のその最小合計での動作において確実に機能することができる。 The IQ frequency divider ensures that the operation of the currents at their minimum sum when the ratio of the DC bias currents I gate and I latch is adjusted to provide a self-resonant frequency close to the oscillator input frequency. Can function.

簡潔に、本発明の回路実施例は、直流バイアス電流Ｉｇａｔｅ及びＩｌａｔｃｈの夫々を受けるよう接続された周波数分配器を有する。このような周波数分配器は、これらの直流バイアス電流に部分的に依存するある周波数で自己共振しうる。対応する電流源は、これらの直流バイアス電流の夫々にプログラム可能な大きさを与えて、自己共振周波数及び全体の電力消費に作用することができる。較正の間に、周波数分配器は、自己共振することが可能であり、直流バイアス電流は、自己共振周波数をある目標周波数に近似させるよう処理される。直流バイアス電流は、日和見的に下げられ、周波数分配器の自己共振周波数が目標動作周波数に合わせられる場合に、依然として信頼性の高い動作を維持する。このような較正は、装置の耐用年数の間に必要に応じ繰り返される。 Briefly, the circuit embodiment of the present invention has a frequency divider connected to receive each of the DC bias currents I gate and I latch . Such frequency dividers can self-resonate at a frequency that depends in part on these DC bias currents. A corresponding current source can provide a programmable magnitude for each of these DC bias currents to affect the self-resonant frequency and overall power consumption. During calibration, the frequency divider can self-resonate and the DC bias current is processed to approximate the self-resonant frequency to some target frequency. The DC bias current is opportunistically reduced and still maintains reliable operation when the frequency divider's self-resonant frequency is matched to the target operating frequency. Such calibration is repeated as necessary during the useful life of the device.

本発明の利点は、低減された電力で動作可能な回路が提供されることである。   An advantage of the present invention is that a circuit capable of operating with reduced power is provided.

本発明の更なる利点は、持ち運び可能な装置において電池寿命を延ばすことが可能な回路が提供されることである。   A further advantage of the present invention is that a circuit is provided that can extend battery life in portable devices.

本発明の更なる他の利点は、周波数分配器のための効率的な直流バイアスの組合せを検知するための方法が提供されることである。   Yet another advantage of the present invention is that a method is provided for sensing an efficient DC bias combination for a frequency divider.

本発明の上記及び更なる他の目的、特徴、及び利点は、特に、添付の図面に関して挙げられているそれらの特定の実施例の以下の詳細な記載を考慮することにより、明らかとなるであろう。   The above and further other objects, features and advantages of the present invention will become apparent in light of the following detailed description of those specific embodiments, particularly when taken in conjunction with the accompanying drawings. Let's go.

図１は、本発明の周波数分配器回路の実施例を表しており、ここでは全体的な参照番号１００によって示される。周波数分配器回路１００は、第１のゲート部分１０２と、第１のラッチ部分１０４と、第２のゲート部分１０６と、もとの第１のゲート部分１０２へ交差結合された第２のラッチ部分１０８とを有する。一対の出力バッファ１１０は、差動出力駆動を供給する。周波数計測器１１２は、この出力での（もしあれば）発振を測定する。ゲート／ラッチバイアス発生器１１３は、自己共振周波数に関連する制御信号を受信する。それは、較正モードの間、スイッチ１１４により発振器入力をオフに切り替えることができる。   FIG. 1 represents an embodiment of the frequency divider circuit of the present invention, indicated here by the general reference numeral 100. The frequency divider circuit 100 includes a first gate portion 102, a first latch portion 104, a second gate portion 106, and a second latch portion that is cross-coupled to the original first gate portion 102. 108. A pair of output buffers 110 provide differential output drive. The frequency meter 112 measures the oscillation (if any) at this output. The gate / latch bias generator 113 receives a control signal related to the self-resonant frequency. It can switch the oscillator input off by switch 114 during the calibration mode.

最後の較正が検出されてから大きな動作温度の変更があった場合には、較正モードを再実行することが必要である。温度センサ１１５が、この目的のためにバイアス発生器１１３に含まれる。較正モードは、最悪のプロセスマージンを検出して取り除くよう、１度だけ、あるいは、回路が電源を供給される度に、又は周期的に、又は命令で、作動しうる。Ｉｇａｔｅ及びＩｌａｔｃｈバイアス電流を設定すべき値は、較正の間に決定され、不揮発性のデジタルメモリ又はアナログのサンプル・アンド・ホールド・デバイスに保存されうる。 If there has been a significant change in operating temperature since the last calibration was detected, it is necessary to re-run the calibration mode. A temperature sensor 115 is included in the bias generator 113 for this purpose. The calibration mode can be activated only once, every time the circuit is powered on, periodically, or on command to detect and remove the worst process margin. The values to set the I gate and I latch bias currents are determined during calibration and can be stored in non-volatile digital memory or analog sample and hold devices.

基準周波数入力１１６は、周波数計測器１１２へ供給される。発生器１１３からのゲートバイアス出力１１８は、Ｉｇａｔｅバイアス電流源１２０へ印加される。ラッチバイアス出力１２２は、Ｉｌａｔｃｈバイアス電流源１２４へ印加される。これらは、夫々、第１及び第２のゲート部分１０２及び１０６並びに第１及び第２のラッチ部分１０４及び１０８へ印加される直流バイアスを制御する。これらの電流を扱うことにより、自己共振周波数のシフトを引き起こしうる。このような効果は周波数計測器１１２により検出される。 The reference frequency input 116 is supplied to the frequency meter 112. The gate bias output 118 from the generator 113 is applied to the I gate bias current source 120. The latch bias output 122 is applied to the I latch bias current source 124. These control the DC bias applied to the first and second gate portions 102 and 106 and the first and second latch portions 104 and 108, respectively. Handling these currents can cause a shift in the self-resonant frequency. Such an effect is detected by the frequency measuring instrument 112.

この周波数分配器回路１００では、その自己共振周波数が、電流源１２０及び１２４によって供給されるＩｇａｔｅ及びＩｌａｔｃｈバイアス電流の比率に依存する。このような自己共振周波数は、また、周波数分配器回路１００がその最良の入力信号感度を有するところの周波数に対応する。このような周波数で動作する場合に、必要とされる入力駆動は低減され、発振器の負荷は最小限とされうる。この目的は、性能又は信頼性を犠牲にすることなく動作電力を低減することである。 In this frequency divider circuit 100, its self-resonant frequency depends on the ratio of I gate and I latch bias current supplied by the current sources 120 and 124. Such a self-resonant frequency also corresponds to the frequency at which the frequency divider circuit 100 has its best input signal sensitivity. When operating at such a frequency, the required input drive is reduced and the oscillator load can be minimized. The purpose is to reduce operating power without sacrificing performance or reliability.

電流源１２０及び１２４によって供給されるＩｇａｔｅ及びＩｌａｔｃｈバイアス電流の合計は、安定した周波数分配器回路動作を作り出すことができるほど十分に高くなるように発生器１１２によって制御される。集積回路設計者は、ラッチ対トランジスタに対してゲート対トランジスタの領域を極めて一定の大きさに作ることによって周波数分配器回路１００の高周波性能を最適化することができる。 The sum of the I gate and I latch bias currents supplied by current sources 120 and 124 is controlled by generator 112 to be high enough to create stable frequency divider circuit operation. An integrated circuit designer can optimize the high-frequency performance of the frequency divider circuit 100 by making the gate-to-transistor area very constant with respect to the latch-to-transistor.

２つのＩｇａｔｅ及びＩｌａｔｃｈバイアス電流の設定に対する最適な比率は、較正モードの間に決定される。一方、若しくは他方の、又は両方のそのような電流は、所望の効果のために処理されうる。一実施例において、基準周波数入力１１６は、周波数測定時間基準を提供するよう固定される。バイアス発生器１１３は、発振器入力スイッチ１１４をオフに切替え、自己共振周波数が所望の目標周波数に近くなるまで、ゲートバイアス１１８及びラッチバイアス１２２の比率を操作する。次に、これらのバイアス値は保存される。 The optimum ratio for the two I gate and I latch bias current settings is determined during the calibration mode. One, the other, or both such currents can be processed for the desired effect. In one embodiment, the reference frequency input 116 is fixed to provide a frequency measurement time reference. The bias generator 113 switches the oscillator input switch 114 off and manipulates the ratio of the gate bias 118 and the latch bias 122 until the self-resonant frequency is close to the desired target frequency. These bias values are then stored.

本発明の他の実施例では、基準周波数入力１１６は、周波数分配器回路１００が自己共振すべき同じ周波数にあるクロックへ調整される。バイアス発生器１１３は、発振器入力スイッチ１１４をオフに切替え、自己共振出力周波数サンプルが基準周波数入力１１６に近くなるまで、ゲートバイアス１１８及びラッチバイアス１２２の比率を操作する。次に、これらのバイアス値は保存される。他の方法は、また、他の目的のために予め含まれる回路を利用しても良い。   In another embodiment of the invention, the reference frequency input 116 is adjusted to a clock that is at the same frequency that the frequency divider circuit 100 should self-resonate. Bias generator 113 switches oscillator input switch 114 off and manipulates the ratio of gate bias 118 and latch bias 122 until the self-resonant output frequency sample is close to reference frequency input 116. These bias values are then stored. Other methods may also make use of pre-included circuitry for other purposes.

所望の自己共振周波数を得られる電流比の最初の検出の後、Ｉｇａｔｅ及びＩｌａｔｃｈバイアス電流は、両方とも、それらの比率を保ちながら、分配器出力が検出されない点まで並行して低減される。バイアス電流が小さすぎると、装置はオフとされる。Ｉｇａｔｅ及びＩｌａｔｃｈバイアス電流は、信頼性のある分配器動作が再開できるほど十分に高く戻る。これらのバイアス電流は、その場合に一定であり、較正モードは完了する。このような電流は、最悪の場合のプロセス及び温度の変動が最初の集積回路設計の際に固定されるべき場合に得られる電流よりも、十分に小さい。 After the initial detection of the current ratio that yields the desired self-resonant frequency, both the I gate and I latch bias currents are reduced in parallel to the point where the divider output is not detected while maintaining their ratio. . If the bias current is too small, the device is turned off. The I gate and I latch bias currents return high enough to allow reliable distributor operation to resume. These bias currents are then constant and the calibration mode is complete. Such current is sufficiently smaller than the current obtained when worst case process and temperature variations should be fixed during the initial integrated circuit design.

本発明の回路動作方法の実施例は、ここでは全体の参照番号２００によって示されており、ステップ２０２でデジタル回路の第１の自己共振周波数を測定するステップを有する。ステップ２０４で、デジタル回路へ印加される第１のバイアス電流は、動作周波数に近い第２の自己共振周波数を発生させるよう調整される。デジタル回路によって必要とされる電力は、第１の自己共振周波数から第２の自己共振周波数への動作の間に減少する。ステップ２０８で、デジタル回路へ印加される第２のバイアス電流は、回路を第２の自己共振周波数に合わせるよう調整される。ステップ２１０で、第１及び第２のバイアス電流の比率は、主に、第２の自己共振周波数を達成するよう操作される。ステップ２１２で、第１及び第２のバイアス電流の合計は、デジタル回路による低減された電力消費を達成するよう調整される。ステップ２１４で、依然としてデジタル回路が動作し続けることを可能にする第１及び第２のバイアス電流の最小合計が検出される。ステップ２１６で、検出ステップで決定された第１及び第２のバイアス電流の最小合計は、デジタル回路が動作するように設定される。   An embodiment of the circuit operating method of the present invention is designated here by the general reference numeral 200 and comprises measuring the first self-resonant frequency of the digital circuit in step 202. In step 204, the first bias current applied to the digital circuit is adjusted to generate a second self-resonant frequency that is close to the operating frequency. The power required by the digital circuit decreases during operation from the first self-resonant frequency to the second self-resonant frequency. At step 208, the second bias current applied to the digital circuit is adjusted to tune the circuit to the second self-resonant frequency. In step 210, the ratio of the first and second bias currents is primarily manipulated to achieve a second self-resonant frequency. At step 212, the sum of the first and second bias currents is adjusted to achieve reduced power consumption by the digital circuit. At step 214, a minimum sum of first and second bias currents that still allows the digital circuit to continue to operate is detected. In step 216, the minimum sum of the first and second bias currents determined in the detection step is set to operate the digital circuit.

概して、本発明の実施例は、回路動作を測定し、最悪の場合のプロセス及び／又は温度の変動によって別な方法で決定されうる電流を下回る様々な動作電流を調整することによって、動作の間の電子装置の電力消費を低減する。このような最悪の場合のシナリオは、実際上はめったに経験されず、著しい節約は、持ち運び可能な装置の電池寿命のためになりうる。   In general, embodiments of the present invention measure circuit operation and adjust various operating currents below current that can be otherwise determined by worst-case process and / or temperature variations. Reduce power consumption of electronic devices. Such worst case scenarios are rarely experienced in practice, and significant savings can be due to the battery life of portable devices.

図３は、本発明の他の方法の実施例を表し、全体の参照番号３００によってここでは示される。方法３００は、その動作の間の電子装置の電力消費を低減することを目的とする。方法３００は、自己共振周波数で最大信号入力感度を有するデジタル回路を電子装置内に含むステップ３０２を有し、このような自己共振周波数は、少なくとも１つのバイアス入力電流に依存する。ステップ３０４は、自己共振周波数を測定することを目的とする。ステップ３０６は、意図された動作周波数に近い他の自己共振周波数に合わせるようデジタル回路へ印加される少なくとも１つのバイアス電流を調整することを目的とする。ステップ３０８は、測定ステップで決定されたバイアス電流で、その後デジタル回路を動作させる。方法３００は、更なるステップを有しても良い。ステップ３１０は、意図された動作周波数に近い自己共振周波数へ合わせるよう第１のバイアス電流及び第２のバイアス電流の比率を調整する。ステップ３１２は、デジタル回路による低減された電力消費を達成するよう第１及び第２のバイアス電流の合計を調整する。ステップ３１４は、デジタル回路が動作し続けることを可能にする第１及び第２のバイアス電流の最小合計を検出する。更に、ステップ３１６は、検出ステップ３１４で決定された夫々の値に第１及び第２のバイアス電流を固定する。   FIG. 3 represents another method embodiment of the present invention, indicated here by the general reference number 300. The method 300 aims to reduce the power consumption of the electronic device during its operation. The method 300 includes a step 302 in the electronic device that includes a digital circuit having maximum signal input sensitivity at a self-resonant frequency, such self-resonant frequency depending on at least one bias input current. Step 304 aims to measure the self-resonant frequency. Step 306 aims to adjust at least one bias current applied to the digital circuit to match other self-resonant frequencies close to the intended operating frequency. Step 308 then operates the digital circuit with the bias current determined in the measurement step. The method 300 may have further steps. Step 310 adjusts the ratio of the first bias current and the second bias current to match a self-resonant frequency close to the intended operating frequency. Step 312 adjusts the sum of the first and second bias currents to achieve reduced power consumption by the digital circuit. Step 314 detects the minimum sum of the first and second bias currents that allow the digital circuit to continue to operate. Further, step 316 fixes the first and second bias currents to the respective values determined in detection step 314.

本発明の特定の実施例が記載及び表示されてきたが、これらは本発明を限定することを意図しているわけではない。変形及び変更は当業者に明らかとなると確信する。本発明は添付の特許請求の範囲の適用範囲によってのみ限定される。   While particular embodiments of the present invention have been described and illustrated, they are not intended to limit the invention. Variations and modifications will be apparent to those skilled in the art. The present invention is limited only by the scope of the appended claims.

本発明の周波数分配器回路の実施例を表す回路図である。It is a circuit diagram showing the Example of the frequency divider circuit of this invention. 図１の回路において有用である本発明の第１の方法の実施例に関するフローチャートである。2 is a flow chart for a first method embodiment of the present invention useful in the circuit of FIG. 図１の回路において有用である本発明の第２の方法の実施例に関するフローチャートである。2 is a flow chart for a second method embodiment of the present invention useful in the circuit of FIG.

Claims (12)

デジタル回路の第１の自己共振周波数を測定するステップ；及び
動作周波数に近い第２の自己共振周波数を発生させるよう前記デジタル回路へ印加される第１のバイアス電流を調整するステップ；
を有し、
前記デジタル回路によって必要とされる電力は、前記第１の自己共振周波数から前記第２の自己共振周波数までの動作の間に減少する、回路動作の方法。 Measuring a first self-resonant frequency of the digital circuit; and adjusting a first bias current applied to the digital circuit to generate a second self-resonant frequency close to the operating frequency;
Have
A method of circuit operation, wherein power required by the digital circuit is reduced during operation from the first self-resonant frequency to the second self-resonant frequency. 前記第２の自己共振周波数に作用するよう前記デジタル回路へ印加される第２のバイアス電流を調整するステップを更に有する、請求項１記載の方法。   The method of claim 1, further comprising adjusting a second bias current applied to the digital circuit to affect the second self-resonant frequency. 前記第２の自己共振周波数を達成するよう前記第１のバイアス電流及び前記第２のバイアス電流の比率を調整するステップを更に有する、請求項２記載の方法。   The method of claim 2, further comprising adjusting a ratio of the first bias current and the second bias current to achieve the second self-resonant frequency. 前記デジタル回路による減少した電力消費を達成するよう前記第１のバイアス電流及び前記第２のバイアス電流の合計を調整するステップを更に有する、請求項２記載の方法。   The method of claim 2, further comprising adjusting the sum of the first bias current and the second bias current to achieve reduced power consumption by the digital circuit. 前記デジタル回路が動作し続けることを可能にする前記第１のバイアス電流及び前記第２のバイアス電流の最小合計を検出するステップを更に有する、請求項４記載の方法。   The method of claim 4, further comprising detecting a minimum sum of the first bias current and the second bias current that allows the digital circuit to continue to operate. 前記デジタル回路が動作するように、前記検出ステップで決定された前記第１のバイアス電流及び前記第２のバイアス電流の最小合計を設定するステップを更に有する、請求項５記載の方法。   6. The method of claim 5, further comprising setting a minimum sum of the first bias current and the second bias current determined in the detecting step so that the digital circuit operates. 少なくとも１つのバイアス入力電流に依存する自己共振周波数で最大信号入力感度を有するデジタル回路を電子装置内部に含むステップ；
前記自己共振周波数を測定するステップ；
前記デジタル回路へ印加される少なくとも１つのバイアス電流を、対象とする動作周波数に近い他の自己共振周波数へと合わせるよう調整するステップ；及び
前記測定ステップで決定された前記バイアス電流でその後に前記デジタル回路を動作させるステップ；
を有する、電子装置の電力消費をその動作の間減少させるための方法。 Including within the electronic device a digital circuit having maximum signal input sensitivity at a self-resonant frequency dependent on at least one bias input current;
Measuring the self-resonant frequency;
Adjusting at least one bias current applied to the digital circuit to match another self-resonant frequency close to the intended operating frequency; and then the digital with the bias current determined in the measuring step Operating the circuit;
A method for reducing power consumption of an electronic device during its operation. 対象とする動作周波数に近い自己共振周波数に合わせるよう第１のバイアス電流及び第２のバイアス電流の比率を調整するステップ；
前記デジタル回路による減少した電力消費を達成するよう前記第１のバイアス電流及び前記第２のバイアス電流の合計を調整するステップ；
前記デジタル回路が動作し続けることを可能にする前記第１のバイアス電流及び前記第２のバイアス電流の最小合計を検出するステップ；及び
前記検出ステップで決定された夫々の値に前記第１のバイアス電流及び前記第２のバイアス電流を固定するステップ；
を更に有する、請求項７記載の方法。 Adjusting the ratio of the first bias current and the second bias current to match the self-resonant frequency close to the target operating frequency;
Adjusting the sum of the first bias current and the second bias current to achieve reduced power consumption by the digital circuit;
Detecting a minimum sum of the first bias current and the second bias current that allows the digital circuit to continue to operate; and the first bias to a respective value determined in the detecting step. Fixing a current and the second bias current;
The method of claim 7, further comprising: 少なくともゲート及びラッチ、発振器入力、並びに分配器出力を有し、印加される特定のバイアス電流に依存する周波数での自己共振を起こす周波数分配器；
該周波数分配器へ複数のゲートバイアス電流を供給するようプログラミング可能なゲートバイアス電流源；
前記周波数分配器へ複数のラッチバイアス電流を供給するようプログラミング可能なラッチバイアス電流源；
前記分配器出力で信号を検知して、その発振周波数を示すよう接続された周波数計測器；及び
前記周波数分配器が特定の目標周波数の近くで自己共振することを前記周波数計測器が示すように、前記ゲート及びラッチバイアス電流源をプログラミングするよう接続された制御器；
を有する、半導体集積電子回路。 A frequency divider having at least a gate and a latch, an oscillator input, and a divider output and causing self-resonance at a frequency depending on the particular bias current applied;
A gate bias current source programmable to provide a plurality of gate bias currents to the frequency divider;
A latch bias current source programmable to provide a plurality of latch bias currents to the frequency divider;
A frequency meter connected to sense the signal at the divider output and indicate its oscillation frequency; and the frequency meter to indicate that the frequency divider is self-resonating near a specific target frequency A controller connected to program the gate and latch bias current source;
A semiconductor integrated electronic circuit. 前記制御器は、前記自己共振を可能にするよう前記周波数分配器への前記発振器入力を分離するスイッチを接続される、請求項９記載の半導体集積回路。   10. The semiconductor integrated circuit of claim 9, wherein the controller is connected to a switch that isolates the oscillator input to the frequency divider to enable the self-resonance. 前記制御器は、最初に、前記自己共振周波数を前記特定の目標周波数に近似するゲート及びラッチバイアス電流の比率を決定し、次に、どれほどの最小合計バイアス電流が周波数分配器機能を維持するかを決定する、請求項９記載の半導体集積回路。   The controller first determines the ratio of gate and latch bias current that approximates the self-resonant frequency to the specific target frequency, and then how much minimum total bias current maintains the frequency divider function. The semiconductor integrated circuit according to claim 9, wherein: 温度変化を監視して、十分な変化が検出される場合に、どれほどの最小合計バイアス電流が周波数分配器機能を維持しうるかを前記制御器に決定させる、前記制御器内に配置された温度センサを更に有する、請求項１１記載の半導体集積回路。   A temperature sensor located within the controller that monitors temperature changes and causes the controller to determine how much minimum total bias current can maintain the frequency divider function if sufficient changes are detected. The semiconductor integrated circuit according to claim 11, further comprising:
JP2007526686A 2004-08-17 2005-08-17 Minimizing power consumption in high-frequency digital circuits Pending JP2008510412A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60244104P 2004-08-17 2004-08-17
PCT/IB2005/052715 WO2006018818A1 (en) 2004-08-17 2005-08-17 Minimizing power consumption in high frequency digital circuits

Publications (1)

Publication Number Publication Date
JP2008510412A true JP2008510412A (en) 2008-04-03

Family

ID=35240893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007526686A Pending JP2008510412A (en) 2004-08-17 2005-08-17 Minimizing power consumption in high-frequency digital circuits

Country Status (5)

Country Link
EP (1) EP1782534A1 (en)
JP (1) JP2008510412A (en)
KR (1) KR20070033470A (en)
CN (1) CN101006642A (en)
WO (1) WO2006018818A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967043B1 (en) * 2008-09-23 2010-06-29 삼성전기주식회사 Frequency divider using latch structure
US8456202B2 (en) * 2011-02-15 2013-06-04 Texas Instruments Incorporated Latch divider

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2871560B2 (en) * 1995-11-21 1999-03-17 日本電気株式会社 π / 2 phase shifter

Also Published As

Publication number Publication date
WO2006018818A1 (en) 2006-02-23
CN101006642A (en) 2007-07-25
KR20070033470A (en) 2007-03-26
EP1782534A1 (en) 2007-05-09

Similar Documents

Publication Publication Date Title
US9714966B2 (en) Circuit aging sensor
KR101701258B1 (en) An ultra low-power high frequency crystal oscillator for real time clock applications
US6407571B1 (en) Voltage detecting circuit for a power system
US7061825B2 (en) Semiconductor integrated circuit
JP2015534332A (en) Low power clock source
US8736314B2 (en) Leakage power management using programmable power gating transistors and on-chip aging and temperature tracking circuit
US8497741B2 (en) High accuracy RC oscillator
US8525603B2 (en) Oscillating signal generating device and related method
CN106656122B (en) Device and method for adjusting the duty ratio in clock signal
CN103207638A (en) Performance, thermal and power management system and related method
KR20120112159A (en) Circuit arrangement with a plurality of on-chip monitor circuits and a control circuit and corresponding methods
US11764770B2 (en) Clock selector circuit
US20160054422A1 (en) System and Method for Providing an Accurate and Cost-Effective Current Sensor Calibration
CN107769774B (en) Oscillator device with improved accuracy and related method
US9602110B1 (en) Oscillator amplifier biasing technique to reduce frequency pulling
US10411683B2 (en) Information processing device, information processing method, and computer-readable recording medium
WO2015061414A1 (en) Dual-loop programmable and dividerless clock generator for ultra low power applications
JP2008510412A (en) Minimizing power consumption in high-frequency digital circuits
CN107645288B (en) Electronic circuit, method and electronic device for generating pulses
US6570421B1 (en) Programmable leakage current offset for phase locked loop
CN104685787B (en) System and method for operating low-power circuit at high temperature
CN104168015A (en) Oscillation device and clock pulse signal generation method
Galapon et al. Power Optimization of a 0.5 V 0.286-to-18MHz ADPLL in 65nm CMOS Process
JP2009232018A (en) Piezoelectric oscillator, and real time clock