JP2008501978A - 短いパルス／ステップ周波数のレーダシステム - Google Patents

Abstract

短いパルス、ステップ周波数、センターライン処理を組合わせた特有のハードウェアアーキテクチャである。本発明のアーキテクチャは短いパルスを送信する送信機と、そのパルスを受信してそれに応答して出力信号を提供する受信機とを有するレーダシステムを構成しており、各パルスは周波数がステップされている。例示的な実施形態では、送信機は周波数ソースと、そのソースに結合されたＲＦスイッチと、ＲＦスイッチを制御する制御装置とを含んでいる。受信機はセンターラインラフィングフィルタで構成されている信号プロセッサを含んでいる。その信号プロセッサはそれぞれ距離ゲートとデジタルフィルタを有する多数のチャンネルを有している。デジタルフィルタは距離ドップラマトリックスを出力するように構成された高速フーリエ変換を含んでいる。
【選択図】図２

Description

本発明は電気及び電子回路とシステムに関し、特に本発明はレーダシステムに関する。

スルーウォール観察または感知（ＳＴＴＷ）センサ及び技術が、運動または静止している人または物体を壁を通して検出し、位置を決定し、識別し、分類する能力を強化するためおよび軍用、警察用、セキュリティおよび／または商用応用に関連した都市設備を整えるという現在および将来の動作要求を満たすために必要とされている。ＳＴＴＷセンサは兵士またはロボット設備（空中及び地上）によって使用され、占有しているかまたは占有していない環境における詳細な情報を提供するために使用されることができる。

従来の方法はインパルスレーダおよび掃引周波数レーダ（ＣＨＩＲＰ）を含んでいる。インパルスレーダは非常に短いパルスを送信し、コヒーレントではない処理（検出器）またはコヒーレントな処理によって処理されることができる。インパルスレーダの欠点は低い平均パワーと、限定されたダイナミック範囲である。さらにコヒーレント処理は莫大な処理負担を必要とする。

掃引周波数レーダは距離を周波数に変換するための混合技術を使用する。これは極めて高い帯域幅（微細な距離分解能）を保持する。アナログデジタル帯域幅は、距離のカバー範囲になり、距離分解能はチャープ周波数送信帯域幅である。残念ながら、高帯域幅は長い周波数掃引を必要とする。これは最小のスタンドオフ距離を生成する。この問題を解決するために、線形周波数の掃引が、ステップ周波数レーダを発生するために変化された。ステップ周波数波形または任意のコード化された波形の１つの欠点は、距離サイドローブである。残念ながら、大きい目標物体に対して近い小さいレーダ断面を識別するには、大きいダイナミックレンジと低い距離サイドローブが必要である。

したがって、連続波レーダシステムはＳＴＴＷ応用で有効であることは証明されていない。したがって、シースルーウォール応用において、改良されたレーダのための技術の必要性が残されている。

本発明は、短いパルスと、ステップされた周波数と、センターライン処理とを組合わせた特有のハードウェアアーキテクチャによって“壁を通しての映像形成”の問題を解決する。本発明のアーキテクチャは短いパルスを送信する送信機と、そのパルスを受信してそれに応答して出力信号を提供する受信機とを有するレーダシステムを構成し、各パルスは周波数においてステップされている。

例示的な実施形態では、送信機は１ナノ秒以下の上昇または下降時間のパルスを出力し、周波数ソースと、そのソースに結合されているＲＦスイッチと、そのＲＦスイッチを制御する制御装置とを含んでいる。例示的な実施形態では、制御装置をスイッチに３乃至２０ナノ秒の範囲で切換えさせる。

受信機はセンターラインラフィングフィルタで構成されている信号プロセッサを含んでいる。この信号プロセッサはそれぞれ距離ゲートとアナログラフィングフィルタを有する多数のチャンネルを有している。各チャンネルのアナログ出力は、デジタルフィルタが後続する単一のアナログデジタル変換器に多重化される。デジタルフィルタは距離ドップラマトリックスを出力するように構成された高速フーリエ変換を含んでいる。

この発明の方法は、ＳＴＴＷ要求に対するクラッタ環境において、ターゲットに十分なエネルギを供給し、距離サイドローブを最小にし、高いダイナミックレンジを維持し、処理データ率を減少させる。

本発明の有効な教示を説明するために、例示的な実施形態および応用を、添付図面を参照にして説明する。

本発明をここで、特定の応用に対する例示的な実施形態を参照にして説明するが、本発明はそれに限定されないことを理解すべきである。当業者は付加的な変形、応用、実施形態を、本発明の技術的範囲内および本発明が非常に有用である付加的な分野において認識するであろう。

図１のａは、本発明によるレーダ送信機の例示的な構造の簡単化されたブロック図である。送信機10は本発明によりある範囲の周波数を発生するように設計された周波数ソース発生器12を含んでいる。このソース発生器12は、例えば位相ロックループおよびデバイダ回路により、本発明にしたがって構成されることができる。発生器12により出力された信号はパワースプリッタへ供給され、パワースプリッタはそれを、第１及び第２のフィルタ16、18へ供給する。第１のフィルタの出力は第１の増幅器20を介してＲＦスイッチ22へ供給される。このスイッチは所定の応用の要求のために十分に短い（例えば１ナノ秒以下の上昇及び下降時間）のパルスを発生するために十分高速度で切換えられなければならない。スイッチ22は制御装置24からのパルスにより制御されるスイッチ駆動装置26により提供される。例示的な実施形態では、制御装置24はスイッチを３乃至２０ナノ秒のＲＦパルスで切換えさせる。スイッチ22の出力は第２の増幅器28による増幅された後、アンテナ30に与えられる。

第２のフィルタ18の出力は第３の増幅器32を介してミキサ34に与えられ、それによってこれはソース36により与えられるオフセット周波数と混合され、第４の増幅器38を介して局部発振器信号として受信機回路（図示せず）へ与えられる。

本発明は、短いパルス、ステップされた周波数、およびセンターライン処理を組合わせた特有のハードウェアアーキテクチャによって“壁を通しての結像”問題を解決する。この優れた方法は、現在の要求および近い将来のＳＴＴＷ要求を満たすために、クラッタ環境において、ターゲットに十分なエネルギを与え、距離サイドローブを最小にし、高いダイナミックレンジを維持し、処理データ率を減少させる。

したがって、本発明によれば、送信機10は複数のバーストを出力し、各バーストは複数のパルスの列を有し、各パルス列は先行するパルス列に対して周波数においてステップされ、複数のパルスを有している。これは以下の図１のｂと図１のｄに示されている。

図１のｂは、図１のａの送信機の出力を示している。図１のｂに示されているように、送信機10はバーストの列１…Ｎを送出し、各バーストはパルスの列φ_１−φ_Ｍを有している。

図１のｃは、図１のｂで示されたバースト列中の単一のバーストの拡大図である。図１のｃに示されているように、各バーストはパルスの列φ_１−φ_Ｍからなり、各パルスは特有の周波数である。さらに、図１のｃに示されているように、各パルスは先行するパルスに関して周波数においてステップされている。これは図１のｄに示されている。

図１のｄは、図１のａの送信機によって出力される例示的なステップされた周波数の送信波形を示す図である。前述したように、ステップされた周波数波形または任意のコード化された波形の欠点は、距離のサイドローブである。論理的に低いサイドロードコードでさえも、典型的に、ダイナミックおよび静的誤差を受け、理想的ではないサイドローブを生む。何か大きいものに近接している小さいレーダの断面を弁別する能力は、大きいダイナミックレンジと低い距離サイドローブを必要とする。ステップされた周波数波形は超広帯域（高い距離分解能）の出力信号を発生する。最小のスタンドオフ距離と、低い距離サイドローブを減少させるために、周波数ステップを非常に短くしなければならない。短いパルスは、フィルタをパルスに整合するために広い瞬間的帯域幅を必要とする。Ａ／Ｄサンプルレートは広い帯域幅をデジタル化するために高くなる。高いサンプルレートはＡ／Ｄダイナミック範囲を減少し、データ速度を増加し、データ量を増加し、したがってダイナミックにレーダシステムの信号処理要求を増加する。この問題に対する解決策はセンターライン処理である。

図２は、本発明による受信機の例示的な構造を示す簡単化されたブロック図である。受信機40を以下、センターライン処理受信機（ＣＰＲＸ）と呼ぶ。図２に示されているように、ＣＰＲＸ受信機40は低雑音増幅器（ＬＮＡ）44を介して、受信アンテナ42から信号を受信するように構成されている。ＬＮＡの出力は、受信機40の中間周波数（ＩＦ）受信アセンブリ46のミキサ48によって、増幅器38（図１）を介して送信機10から送信された局部発振器信号と混合される。下方変換されたＩＦ信号は複数の信号処理チャンネル50へ送信され、それらのチャンネルのうちの１つのチャンネルが図３で示されている。

図３は、図２の信号処理回路の単一のチャンネルの例示的な実施形態の簡単化されたブロック図である。図３に示されているように、各チャンネルは距離ゲート52を含んでいる。最良のモードでは、各距離ゲートは、指令された時間間隔で、および送信パルスに関して指令された遅延で開かれるようにプログラムされている。例示的な実施形態では、このゲートは７．４ナノ秒（ｎ秒）の期間中、開くように指令され、１ｎ秒以下の上昇時間を有する。ゲートされた信号はセンターラインラフィングフィルタ54により濾波される。このフィルタ54は表面音響波（ＳＡＷ）フィルタであってもよい。好ましくはフィルタは送信機10のパルス反復周波数（ＰＲＦ）に関して狭い帯域幅を有し、ＩＦ周波数を中心としている。フィルタ54は低いＡ／Ｄサンプリングレートを可能にするために連続波出力を有していなければならない。

図２に戻ると、例示的な実施形態では、各信号処理チャンネル（そのうちの８個が例として与えられている）はマルチプレクサ56により１つのラインに多重化される。マルチプレクサ56の出力は（周波数ソース59により与えられる信号によって）第２のミキサ57によりベースバンドに下方変換され、アナログデジタル変換器58によりデジタル化される。Ａ／Ｄ58のデジタル出力は、そのデータレートを減少させるためにデジタルフィルタ60により濾波され、デシメートされる。デジタルフィルタは図４に示されている。

図４は、デジタルフィルタの例示的な構造の簡単化されたブロック図である。このデジタルフィルタ60は受信信号流を複数の（例示的な実施形態では８個の）チャンネルに分割するデマルチプレクサ62を含んでいる。各チャンネルは関連するデシメーションフィルタ64に与えられ、そのうちの１つだけが図４に示されている。各デシメーションフィルタは単極双投スイッチとして機能し、ＩおよびＱ信号を提供するように機能する第１のスイッチ66を含んでいる。Ｉ信号は第１のミキサ68に与えられ、Ｑ信号は第２のミキサ70に与えられる。各ミキサはデジタル下方変換のためのアルゴリズムを実行するタイミング論理装置により供給される。ミキサ68、70の出力はローパスフィルタ76および80によりそれぞれ濾波される。これらのフィルタにはレジスタ80から係数が与えられる。フィルタ76および80の出力はタイミング論理装置86の制御下のスイッチ82および84により選択的に切換えられる。スイッチ82および84はデータをデシメートするように機能する。デジタルフィルタは複数（例えば８１９２）の同位相（Ｉ）及び直角位相（Ｑ）データサンプルを出力する。チャンネルの同位相出力は第２のマルチプレクサ87により１つのチャンネルに多重化され、チャンネルの直角位相出力は第３のマルチプレクサ88により１つのチャンネルに多重化される。ＩおよびＱ信号はＦＦＴ（高速フーリエ変換）90により処理され、ＦＦＴ90は各走査に対して、距離ドップラマトリックス（ＲＤＭ）92へ出力する。距離ドップラマトリックス92の出力はレーダデータプロセッサへ供給され、このレーダデータプロセッサは各走査のＲＤＭを通常の方法で映像へ組合わせる。画素サイズはスタンドオフ距離とアンテナビーム幅に依存している。

図５のａは、本発明によるセンターライン処理に使用される通過帯域を示すグラフである。通過帯域はｆ_０を中心とし、ｆ_０±Ｔ_ｂまで延在し、ここでＴ_ｂはパルス幅である。センターライン処理の利点として、１）Ａ／Ｄ変換器のデータレートを著しく低下させ、したがって必要なデータ処理パワーを減少させ、２）さらに低い受信された帯域幅が相互干渉及びジャミングに対して感度が少なく、３）さらに低い受信された帯域幅はより広いダイナミックレンジを与え、４）高い距離分解能がアナログ距離ゲート及びステップ周波数と共に維持されることである。

図５のｂは、本発明によるＦＦＴ処理を示す図である。“Ｍ”ポイントのＦＦＴは、周波数ステップに対するパルスの各バーストでＦＦＴを行うことを表している。“Ｎ”ポイントのＦＦＴは、本発明によって、ステップ周波数処理を行うために、“Ｍ”ポイントのＦＦＴのビン“０”を横切ってＦＦＴを行うことを表している。

ＳＴＴＷ応用におけるドップラシフトは低いので、本発明はＳＴＴＷ応用にしたがうべきである。即ち、部屋中を移動している人々の速度は常に５ｍｐｈ（時間当り５マイル）よりも低い。この時間はさらに高い距離分解能を得るためにそれぞれ異なる周波数における多数のレーダの停留を可能にする。これには各停留の統一性が必要である。レーダシステムでは、長い時間期間にわたる統一性を維持することは問題である。この設計は、多数のレーダの停留と周波数ステップにわたって、送信されたパルスと、力の統一性をサンプルするために１つの距離ゲートを使用する。

例示的な実施形態では、本発明は１Ｍｈｚ ＰＲＦで１．１メートルのパルスと８メートルの距離カバー範囲を使用する。例示的な実施形態は毎秒１２ビットの１０メガサンプル（ＭＳＰＳ）のＡ／Ｄを使用し、ＩとＱの８１９２個のサンプルを集める。通常の方法は２つの８ビット１３５ＭＳＰＳのＡ／Ｄを使用し、ＩとＱのデータの２百万個のサンプルを集める。

以上、本発明は特定の応用に対する特別な実施形態を参照にして、ここで説明された。当業者はその技術的範囲内で付加的な変形、応用及び実施形態を認識するであろう。

それ故、特許請求の範囲は、任意または全てのこのような応用、変形、実施形態が本発明の技術的範囲内に含まれることを意図している。

本発明の教示によるレーダ送信機の例示的な構成の簡単化されたブロック図と、その送信機の出力図と、その出力図に示されているバーストの列中の単一のバーストの拡大図と、送信機によって出力される例示的なステップされた周波数の送信波形図。 本発明による受信機の例示的な構成の簡単化されたブロック図。 図２の信号処理回路の単一のチャンネルの例示的な実施形態の簡単化されたブロック図。 デジタルフィルタの例示的な構成の簡単化されたブロック図。 本発明によるセンターライン処理に使用される通過帯域を示すグラフと、本発明によるＦＦＴ処理を示す図。

Claims (12)

1. それぞれ周波数においてステップされている短いパルスを送信する送信機（10）と、
   前記パルスを受信して、それに応答して出力信号を提供する受信機（40）とを具備しているレーダシステム。
2. 前記送信機（10）は１ナノ秒以下の上昇または下降時間のパルスを出力する請求項１記載のレーダシステム。
3. 前記送信機（10）は周波数ソース（12）を含んでいる請求項１記載のレーダシステム。
4. 前記送信機（10）は、さらに前記周波数ソース（12）に結合されているＲＦスイッチ（22）を備えている請求項３記載のレーダシステム。
5. 前記送信機（10）は、さらに前記ＲＦスイッチ（22）を制御する制御装置（24）を備えている請求項４記載のレーダシステム。
6. 前記制御装置（24）は３乃至２０ナノ秒の範囲のＲＦパルスで切換えるように前記スイッチを付勢する請求項５記載のレーダシステム。
7. 前記受信機（40）は信号プロセッサ（50）を含んでいる請求項１記載のレーダシステム。。
8. 前記信号プロセッサ（50）は、センターラインラフィングフィルタ（54）を含んでいる請求項７記載のレーダシステム。
9. 前記信号プロセッサ（50）はそれぞれ距離ゲート（52）を含んでいる請求項８記載のレーダシステム。
10. 前記受信機（40）はデジタルフィルタ（60）を含んでいる請求項７記載のレーダシステム。
11. 前記デジタルフィルタ（60）は高速フーリエ変換（90）を含んでいる請求項１０記載のレーダシステム。
12. 前記高速フーリエ変換（90）は距離ドップラマトリックスを出力するように構成されている請求項１１記載のレーダシステム。

Images