JP2008500147A

JP2008500147A - 埋め込み可能医療デバイス用の受動切換キャパシタ・ハイパス・フィルタ

Info

Publication number: JP2008500147A
Application number: JP2007527549A
Authority: JP
Inventors: スミス，ブライアン・エイ
Original assignee: カーディアック・ペースメーカーズ・インコーポレーテッド
Priority date: 2004-05-24
Filing date: 2005-05-24
Publication date: 2008-01-10
Also published as: US20050261596A1; WO2005115538A1; EP1758647A1

Abstract

ハイパス・フィルタリング回路が、集積回路チップの一部として実装されることを可能にする、埋め込み可能医療デバイス用の検知回路が開示される。ハイパス・フィルタリング回路は、切換キャパシタ回路を利用し、それによって、必要な回路素子は、チップ作製に適した範囲内の値を有する。

Description

本発明は、ペースメーカと埋め込み可能電気除細動器／除細動器などの心調律管理デバイスに関する。

心調律管理デバイスは、心調律の障害を処置するために、心臓の選択された心腔に電気的刺激を与える埋め込み可能デバイスである。たとえば、ペースメーカは、調時されたペーシング・パルスによって心臓をペーシングする心調律管理デバイスである。ペースメーカが使用される最も一般的な状況は、心室レートが緩慢過ぎる徐脈の処置にある。永続的か、または間欠的な房室伝導欠陥（すなわち、ＡＶブロック）と洞不全症候群は、永続的なペーシングが指示される徐脈の最も一般的な原因を代表している。適切に機能する場合、ペースメーカは、代謝要求に適合するように適切な調律で心臓が自分自身をペーシングすることができないのを、最小心拍数を強制し、および／または、ＡＶ伝導を人工的に回復させることによって補う。他の心調律管理デバイスは、心房および／または心室頻脈性不整脈を検出し、心室頻脈性不整脈を終了させるために、電気除細動／除細動ショックまたは抗頻脈ペーシングの形態で電気的刺激を送るように設計されている。ある組合せデバイスは上記の機能をすべて組み込むことができる。

上述したような心調律管理デバイスは、ペーシング・パルスまたは除細動ショックを適切に送ることができるように、１つまたは複数の検知チャネルを介して心臓の電気活動を監視する。こうした検知チャネルは、検知される心腔の近くの内部に配設された電極を有する埋め込み式リード線を含み、そのリード線は、ペーシング・パルスまたは除細動ショックを送るのに使用される。これらの検知チャネルは、生物電位信号を受信し、心房または心室が収縮するときに起こる組織脱分極を検出する（その検出は、それぞれ、心臓センスまたは心室センスと呼ばれる）ように設計されている。電位図信号と呼ばれる、心臓活動によって生じる生物電位信号は、心臓が拍動するときの、心臓の脱分極と再分極の両方の時間経過を表す。脱分極波と再分極波を識別することができる１つの方法は、異なる周波数内容による。したがって、通常のやり方では、脱分極信号を検出するためにさらに処理する前に電位図信号をフィルタリングする。本発明が関係するのは、こうしたフィルタリングための方法および装置に関する。

埋め込み可能心調律管理デバイスのブロック図が図１に示される。心調律管理デバイスは、心調律の障害を処置するために、心臓の選択された心腔に電気的刺激を提供する埋め込み可能デバイスである。こうしたデバイスは、通常、患者の胸部の皮下に埋め込まれ、上部静脈系の脈管を通して心臓内に通されたリード線によって電極に接続される。電極は、電極部位における心臓電気活動を表す電位図信号を生成する検知チャネルに組み込まれたり、かつ／または、その部位にペーシング・パルスまたはショック・パルスを送るペーシングまたはショック・チャネル内に組み込まれる。

デバイスのコントローラは、双方向データ・バスを介してメモリ１２と通信するマイクロプロセッサ１０で構成され、メモリ１２は、通常、プログラム格納用のＲＯＭ（読み出し専用メモリ）とデータ格納用のＲＡＭ（ランダムアクセス・メモリ）を備える。コントローラは、心臓活動の検出に応答して、多数の異なる治療を行うようにデバイスを動作させる。図１に示す実施形態は、２つの検知チャネル／ぺーシング・チャネルを有し、ペーシング・チャネルは、電極に接続されたパルス発生器で構成され、一方、検知チャネルは、電極に接続されたセンス増幅器で構成される。マイクロプロセッサによって制御されるＭＯＳスイッチ・マトリクス７０は、電極を、センス増幅器の入力からパルス発生器の出力へ切り換えるのに使用される。スイッチ・マトリクス７０によって、検知チャネルとぺーシング・チャネルが、コントローラによって、利用可能な電極の異なる組合せで構成させることも可能になる。チャネルは、心房チャネルか、心室チャネルのいずれかとして構成される。例の構成では、心房検知チャネル／ペーシング・チャネルは、双極リード線４３ｃのリング電極４３ａと先端電極４３ｂ、フィルタリング回路４５、センス増幅器４１、パルス発生器４２、チャネル・インタフェース４０を含む。心室検知チャネル／ぺーシング・チャネルは、双極リード線３３ｃのリング電極３３ａと先端電極３３ｂ、フィルタリング回路３５、センス増幅器３１、パルス発生器３２、チャネル・インタフェース３０を含む。チャネル・インタフェースは、マイクロプロセッサ１０のポートと双方向に通信し、検知増幅器からの検知信号入力をデジタル化するアナログ−デジタル変換器、検知増幅器の利得としきい値を調整するために、書き込むことができるレジスタ、さらにペーシング・パルスの出力を制御し、かつ／または、ペーシング・パルス振幅を変更するためのレジスタを含む。ショック・パルス発生器２０は、スイッチ・マトリクスによって選択された電極を通して除細動ショックを送るコントローラにインタフェースされる。示す実施形態では、デバイスは、ペーシング・パルスを出力する、かつ／または、内因性活動を検知するのに使用される２つの電極を含む双極リード線を装備する。他の実施形態は、検知とペーシング用の単一電極を有する単極リード線を使用してもよい。スイッチ・マトリクス７０は、単極または双極リード線の電極がデバイスのハウジングまたは筐体６０を基準とすることによって、単極検知またはペーシング用のチャネルを構成してもよい。

デバイスの検知回路要素は、特定のチャネルの電極によって検知された生物電位信号から心房と心室の電位図を生成する。電位図は、表面ＥＣＧと似ており、心臓が拍動するときに起こる電気活動を示す。心房チャネルまたは心室チャネルの電位図信号の振幅が、指定されたしきい値を超えるとき、コントローラまたは別の比較器回路が、それぞれ、脱分極が心腔内起こっていることを示す心房センスまたは心室センスを検出する。心房センスまたは心室センスは、表面ＥＣＧにおける表現に対応して、それぞれ、Ｐ波とＲ波と呼ばれる。コントローラは、ペーシング・アルゴリズムにおいて心腔センス信号を使用して、ペーシングをトリガーするか、または、禁止し、また、センスの間の時間間隔を測定することによって、心拍数を導出する。

電位図は、脱分極信号以外の成分を含む。心臓は、収縮期収縮中に脱分極し、その後の拡張期弛緩中に再分極する。したがって、電位図は、脱分極（心室電位図の場合Ｒ波および心房電位図の場合Ｐ波）と再分極（心室電位図の場合Ｔ波）の両方を表す波形を含む。心腔センスを検出するときに対象とするのは、電位図の脱分極成分だけであるため、心腔センスを検出する基準が、電位図信号の振幅だけに基づく場合、電位図の再分極成分は、除去される必要がある。幸いにも、脱分極波形と再分極波形は、比較的帯域制限された信号であり、その周波数成分は、再分極波形をフィルタリング除去することができるほどに十二分に異なる。Ｒ波またはＰ波などの脱分極波形の周波数内容は、２０Ｈｚ〜９０Ｈｚの範囲にあり、一方、Ｔ波などの再分極波形は、１０Ｈｚを超えたところに小さなエネルギーを含む。したがって、図１のデバイスのフィルタリング回路３５、４５はそれぞれ、心腔センスを検出するためにさらに処理する前に電位図信号の低周波数再分極成分を除去するためのハイパス・フィルタを有する。骨格筋などの心臓外の供給源による高周波ノイズを電位図信号から除去するため、また、電位図が、アナログ−デジタル変換器によってサンプリングされ、デジタル化されるときの、エイリアシングを防止するために、ローパス・フィルタも、フィルタリング回路３５、４５のそれぞれに含まれる。

図２は、埋め込み可能心臓デバイスにおいて生物電位信号をフィルタリングするローパス・フィルタリング回路とハイパス・フィルタリング回路の例を示す。受動１次ローパス・フィルタＬＰＦは、直列抵抗器Ｒ_LPFとシャント・キャパシタＣ_LPFで構成され、受動１次ハイパス・フィルタＨＰＦは、直列キャパシタＣ_HPFとシャント抵抗器Ｒ_HPFで構成される。フィルタの角周波数は、心房または心室脱分極波形の周波数範囲に相当する周波数範囲を通すように選択される。各フィルタの角周波数は、そのＲＣ時定数によって決まる。適切な角周波数をもたらす抵抗器とキャパシタの例の値は、Ｒ_LPF＝２００ＫΩ、Ｃ_LPF＝２．８５ｎＦ、Ｒ_HPF＝１ＭΩ、Ｃ_HPF＝１４ｎＦである。図１に示すようなデバイスの信号処理回路要素（すなわち、センス増幅器およびチャネル・インタフェース）は、好ましくは、効率のためと、いずれの埋め込み可能デバイスにおいても重要である、空間を最小にするための両方のために、モノリシック集積回路チップの一部として構築される。要求される抵抗値とキャパシタンス値のために、フィルタ回路３５、４５は、通常、ディスクリートな構成要素として構築される。図３は、従来のデバイスにおいて使用されてきた検知チャネル用の設計技法を示しており、信号処理回路要素ＳＰＣは、マルチ・モーダル集積回路ＭＭＩＣ内に組み込まれ、一方、フィルタＬＰＦとＨＰＦは、ハイブリッドと呼ばれる構造体ＨＹＢ上にディスクリートに実装される。ハイパス・フィルタとローパス・フィルタのディスクリートな構成要素は、空間を占有することに加えて、チャネル利得変動に対して最も大きく寄与する部分である。フィルタ回路の機能の一部を、集積回路チップに移動することができれば、望ましい。

図４は、検知チャネルについての改良型設計を示しており、ローパス・フィルタＬＰＦは、ハイブリッドＨＹＢ上に実装され、一方、ハイパス・フィルタＨＰＦは、集積回路チップＭＭＩＣ上に作製される。しかし、必要とされるハイパス・フィルタについてのキャパシタンス値と抵抗値のために、この設計を実施することに伴って、困難が生じる。先に示したハイパス・フィルタのついての例の値では、１４ｎＦのキャパシタンスと１ＭΩの抵抗は、１４ｍｓのＲＣ時定数をもたらす。現行の集積化チップ作製プロセスによれば、１４ｎＦキャパシタは、４５，０００ｍ²程度のチップ面積を必要とすることになり、明らかに許容できない。キャパシタンス値が、５０ｐＦまで低減される場合、１４ｍｓの同じＲＣ時定数を与える抵抗値は、２８０ＭΩである。５０ｐＦキャパシタは、許容可能な寸法で集積回路チップ上に作製されることができるが、２８０ＭΩ抵抗器は、２０ｃｍ程度の物理的長さを必要とすることになり、やはり、許容できない。この問題に対する解決策は、抵抗器を切換キャパシタ回路として実装することである。

集積回路チップ上での作製に適した、切換キャパシタを利用する受動ハイパス・フィルタは、図５に示される。フィルタは、直列キャパシタＣ_HPFを含み、さらに、キャパシタＣ_SCとスイッチＳＷ₁、ＳＷ₂で構成された切換キャパシタ回路によって形成されたシャント抵抗Ｒ_eqを含む。キャパシタＣ_SCは、選択されたスイッチング周波数で、スイッチによって出力ノードと接地間を切り換えられる。スイッチは、相補的であるが、重ならないクロック位相ＰＨ₁とＰＨ₂を提供する２相クロックによって、スイッチのゲートで駆動される。この回路では、切換キャパシタＣ_SCのキャパシタンスは、作製のために許容可能な値である０．２５ｐＦになるように選択される。１６ＫＨｚのスイッチング周波数Ｆで、切換キャパシタ回路の等価抵抗Ｒ_eqは、Ｒ_eq＝（Ｃ_SCＦ）^-1＝２５０ＭΩである。１４ｍｓの所望のＲＣ時定数をもたらす直列キャパシタＣ_HPFについてのキャパシタンス値は、Ｃ_HPF＝（１４ｍｓ／２５０ＭΩ）＝５６ｐＦとして計算されることになり、作製するのに許容可能な値である。

切換キャパシタ受動ハイパス・フィルタの代替の実装形態は、図６に示される。平衡キャパシタ実装形態と呼ばれてもよい、この設計は、図５の同じ直列キャパシタＣ_HPF、および、２つの切換キャパシタＣ_SC1とＣ_SC2を利用し、切換キャパシタＣ_SC1とＣ_SC2は、それぞれ、クロック位相ＰＨ₁とＰＨ₂によって駆動されるスイッチＳＷ₁、ＳＷ₂によって、出力ノードと接地間を交互に切り換えられる。切換キャパシタの一方が、出力ノードに切り換えられると、他方の切換キャパシタは、接地に切り換えられる。そのため、２つの切換キャパシタは、並列の２つの等価抵抗を形成する。Ｃ_SC1とＣ_SC2のキャパシタンスが、それぞれ、図５のＣ_SCのキャパシタンスと同じに作られる場合、スイッチング周波数が半分になって８ＫＨｚになると、図５の回路と同じ等価抵抗が与えられ、１４ｍｓのＲＣ時定数がもたらされる。

本発明は、先の特定の実施形態に関連して述べられたが、多くの代替形態、変形形態、および変更形態が、当業者に明らかになるであろう。他のこうした代替形態、変形形態、および変更形態は、添付特許請求項の範囲内に入ることが意図される。

本発明を実施するための例示的な心調律管理デバイスのブロック図である。ローパスおよびハイパス・フィルタリング回路の例を示す図である。検知チャネル用の例の設計方式を示す図である。検知チャネル用の改良型設計方式を示す図である。切換キャパシタを利用した受動ハイパス・フィルタを示す図である。切換キャパシタ受動ハイパス・フィルタの代替の実装形態を示す図である。

Claims

生物電位信号を検知する検知電極と、
直列キャパシタンスとシャント抵抗を有する受動回路からなり、前記検知された生物電位信号から低周波数成分を除去するハイパス・フィルタであって、前記シャント抵抗が切換キャパシタによって形成される、ハイパス・フィルタと、
前記生物電位信号を処理する回路要素とを備え、
前記ハイパス・フィルタと前記処理回路要素は、モノリシック集積回路チップ上に作製される、埋め込み可能医療デバイス。
前記シャント抵抗は、切換キャパシタと、選択されたスイッチング周波数で出力ノードと接地間で前記キャパシタを切り換える２つのスイッチによって形成される請求項１に記載のデバイス。
前記シャント抵抗は、２つの切換キャパシタと、選択されたスイッチング周波数で出力ノードと接地間で、前記キャパシタのそれぞれを交互に切り換える４つのスイッチによって形成される請求項１に記載のデバイス。
ハイパス・フィルタリングの前に、前記検知された生物電位信号から高周波数成分を除去するローパス・アンチエイリアシング・フィルタをさらに備える請求項１に記載のデバイス。
前記ローパス・フィルタは、直列抵抗器とシャント・キャパシタを有する受動回路である請求項４に記載のデバイス。
前記ローパス・フィルタは、前記集積回路チップから離れて配置される請求項４に記載のデバイス。
検知電極は、電位図信号を検知するために、患者の中へ配設されるようになっている請求項１に記載のデバイス。
前記切換キャパシタのキャパシタンスは０．２５ｐＦであり、前記選択されたスイッチング周波数は、１６ＫＨｚである請求項２に記載のデバイス。
前記直列キャパシタンスは、５６ｐＦである請求項８に記載のデバイス。
それぞれの前記切換キャパシタのキャパシタンスは、０．２５ｐＦであり、前記選択されたスイッチング周波数は、８ＫＨｚである請求項３に記載のデバイス。
直列キャパシタンスとシャント抵抗を有する受動回路からなり、生物電位信号から低周波数成分を除去するハイパス・フィルタであって、前記シャント抵抗が、切換キャパシタによって形成されるハイパス・フィルタと、
ハイパス・フィルタリング後に、前記生物電位信号を増幅する増幅器とを備え、
前記ハイパス・フィルタと前記増幅器は、モノリシック集積回路チップ上に作製される、埋め込み可能医療デバイス用の検知回路。
前記シャント抵抗は、切換キャパシタと、選択されたスイッチング周波数で出力ノードと接地間で前記キャパシタを切り換える２つのスイッチによって形成される請求項１１に記載の回路。
前記シャント抵抗は、２つの切換キャパシタと、選択されたスイッチング周波数で出力ノードと接地間で、前記キャパシタのそれぞれを交互に切り換える４つのスイッチによって形成される請求項１１に記載の回路。
ハイパス・フィルタリングの前に、前記検知された生物電位信号から高周波数成分を除去するローパス・アンチエイリアシング・フィルタをさらに備える請求項１１に記載の回路。
前記ローパス・フィルタは、直列抵抗器とシャント・キャパシタを有する受動回路である請求項１４に記載の回路。
前記ローパス・フィルタは、前記集積回路チップから離れて配置される請求項１４に記載の回路。
電位図信号を検知するようになっている請求項１１に記載の回路。
前記切換キャパシタのキャパシタンスは、０．２５ｐＦであり、前記選択されたスイッチング周波数は、１６ＫＨｚである請求項１２に記載の回路。
前記直列キャパシタンスは、５６ｐＦである請求項１１に記載の回路。
それぞれの前記切換キャパシタのキャパシタンスは、０．２５ｐＦであり、前記選択されたスイッチング周波数は、８ＫＨｚである請求項１３に記載の回路。