JP2008311973A - データ伝送装置 - Google Patents

Abstract

【課題】バックボードに実装される基板において、データを効率的に送受信する。
【解決手段】
本発明に係るデータ伝送装置は、信号線で接続される第１〜３の回路基板を有し、第１の回路基板は、第１の伝送路情報を記憶する部分と、第１の伝送路情報に基づいて、生成したデータを第２の回路基板に送信する部分と、第２の回路基板からのデータを受信する部分とを有し、第２の回路基板は、第１の伝送路情報および第２の伝送路情報を記憶する部分と、第２の伝送路情報に基づいて、第１の回路基板からのデータを第３の回路基板に送信する部分と、第３の回路基板からのデータを受信する部分と、第１の伝送路情報に基づいて、第３の回路基板からのデータを第１の回路基板に送信する部分とを有し、第３の回路基板は、第２の基板からのデータを受信する部分と、第２の基板からのデータを第２の回路基板に送信する部分とを有する。
【選択図】図２

Description

本発明は、複数の基板間でデータが送受信されるデータ伝送装置に関する。

従来、複数の基板間でデータを送受信するデータ伝送装置においては、伝送路の配置上、各基板を挿入するスロットの位置があらかじめ決められていたため、データ伝送装置の仕様に応じてスロットの位置を変更するとき、挿入する基板および追加する基板ごとにＦＧＰＡ（Field Programmable Gate Array）を変更しなければならなかった。

たとえば、特許文献１は、バックボードに装着される複数のＩＤＵユニット間において、データ送受信が可能な無線通信装置を開示する。
特開２００３−１１１１２７号公報

本発明は、バックボードに装着される複数の基板間において、データ送受信をさらに効果的に行うことができるように改良されたデータ伝送装置を提供することを目的とする。

本発明に係るデータ伝送装置は、１つ以上の第１の回路基板と、１つ以上の第２の回路基板と、１つ以上の第３の回路基板とを有するデータ伝送装置であって、前記１つ以上の第１の回路基板および前記１つ以上の第２の回路基板は、第１の信号線によって接続され、前記１つ以上の第２の回路基板および前記１つ以上の第３の回路基板は、第２の信号線によって接続され、前記１つ以上の第１の回路基板それぞれは、前記第１の回路基板で生成されたデータを、前記第２の回路基板に送信するための伝送路を示す第１の伝送路情報を記憶する記憶部分と、前記第１の伝送路情報に基づいて、前記生成されたデータを前記第２の回路基板に送信する送信部分と、前記第２の回路基板から送信されるデータを受信する受信部分とを有し、前記１つ以上の第２の回路基板それぞれは、前記第１の伝送路情報と、前記第１の回路基板から受信したデータを前記第３の回路基板に送信するための伝送路を示す第２の伝送路情報とを記憶する記憶部分と、前記第２の伝送路情報に基づいて、前記第１の回路基板から受信したデータを前記第３の回路基板に送信する第１の送信部分と、前記第３の回路基板から送信されるデータを受信する受信部分と、前記第１の伝送路情報に基づいて、前記第３の回路基板から受信したデータを前記第１の回路基板に送信する第２の送信部分とを有し、前記１つ以上の第３の回路基板それぞれは、前記第２の基板から送信されるデータを受信する受信部分と、前記第２の基板から受信したデータを前記第２の回路基板に送信する送信部分とを有する。

本発明に係るデータ伝送装置によれば、バックボードに実装される複数の基板間において、データが効率的に送受信される。

以下、本発明の実施形態を説明する。

[ラック１]
図１は、本発明に係るデータ伝送装置２が適用されるラック１の構成を例示する図であって、（Ａ）はラック１の正面図であり、（Ｂ）はラック１の側面図である。
図１（Ａ），（Ｂ）に示すように、ラック１は、フレーム１００内にＩ段（Ｉは１以上の整数）のシャーシ１０２−１〜１０２−Ｉを含む。

シャーシ１０２−１〜１０２−Ｉは、ケーブル１０４によって互いに接続される。
シャーシ１０２−ｉ（１≦ｉ≦Ｉ；ｉは整数）は、データ伝送装置２−ｉを含む。

データ伝送装置２−ｉは、バックボード３−ｉ、バックボードピン２００−ｉ、拡張モジュール基板４−ｉ、ハブ基板５−ｉおよびスイッチ基板６−ｉから構成される。
なお、拡張モジュール基板４−ｉは、１つ以上の拡張モジュール基板から構成され、ハブ基板５−ｉは、１つ以上のハブ基板から構成される。
データ伝送装置２〜ｉにおいて、バックボードピン２００−ｉは、拡張モジュール基板４−ｉ、ハブ基板５−ｉおよびスイッチ基板６−ｉを、バックボード３−ｉに装着する。

また、バックボードピン２００−１〜２００−Ｉは、バックボードピン２００−１〜２００−Ｉを識別するパッケージＩＤをあらかじめ記憶する。
バックボードピン２００−ｉは、バックボード３−ｉに基板が装着されるとき、装着される基板に対して、あらかじめ記憶されたパッケージＩＤを出力する。

なお、以下、複数存在しうるシャーシ１０２−１〜１０２−Ｉ、データ伝送装置２−１〜２−Ｉ、バックボードピン２００−１〜２００−Ｉ、バックボード３−１〜３−Ｉ、拡張モジュール基板４−１〜４−Ｉ、ハブ基板５−１〜５−Ｉ、スイッチ基板６−１〜６−Ｉは、シャーシ１０２、データ伝送装置２、バックボードピン２００、バックボード３、拡張モジュール基板４、ハブ基板５およびスイッチ基板６などと略記されることがある。
また、以下の各図において、実質的に同じ構成部分および処理には、同じ番号が付される。
また、符号などは、図示の簡略化のために、適宜、省略されることがある。

[データ伝送装置２]
図２は、図１に示したデータ伝送装置２の構成を示す図である。
図１に示したように、拡張モジュール基板４、ハブ基板５およびスイッチ基板６は、バックボードピン２００によって、バックボード３に装着される。
図２に示すように、データ伝送装置２は、バックボードピン２００、バックボード３、拡張モジュール基板４−１〜４−Ｊ、ハブ基板５−１〜５−Ｊ（１≦Ｊ≦８；Ｊは整数）およびスイッチ基板６から構成される。
拡張モジュール基板４−１〜４−Ｊは、１つ以上の拡張モジュール基板から構成される。
なお、拡張モジュール基板４、ハブ基板５およびスイッチ基板６の構成は、図３〜図５を参照して後述する。

バックボード３は、１秒間に８メガバイトのデータを伝送可能な信号線３０−１〜３０−Ｊ（以下、「８Ｍｂｐｓ（８Megabytes per second）ハイウエイ」と記載）と、１秒間に６４メガバイトのデータを伝送可能な信号線３２（以下、「６４Ｍｂｐｓ（６４Megabytes per second）ハイウエイ」と記載）とを含む。
バックボード３において、拡張モジュール基板４−ｉは、８Ｍｂｐｓハイウエイ３０−ｉによって接続され、ハブ基板５およびスイッチ基板６は、６４Ｍｂｐｓハイウエイ３２によって接続される。

８Ｍｂｐｓハイウエイ３０は１２８のタイムスロットを有し、タイムスロット０〜１
２７それぞれは８キロバイトのデータを伝送する。
なお、８Ｍｂｐｓハイウエイ３０において、タイムスロット１２７はシステム管理に用いられ、タイムスロット１２６はシステム情報の伝送に用いられる。
６４Ｍｂｐｓハイウエイ３２は１０２４のタイムスロットを有し、タイムスロット０〜１０２３それぞれは６４キロバイトのデータを伝送する。

[拡張モジュール基板４]
図３は、図１および図２に示した拡張モジュール基板４の構成を示す図である。
図１および図２に示したように、拡張モジュール基板４は、バックボードピン２００によって、バックボード３に装着される。

図３に示すように、拡張モジュール基板４は、ポート４０、ポート４２、ＦＧＰＡ４４およびハイウエイ拡張モジュール４６から構成される。
ポート４０は、バックボードピン２００（図１および図２）から入力されるパッケージＩＤを、ＦＧＰＡ４４に対して出力する。

ＦＧＰＡ４４は、パッケージＩＤと、拡張モジュール基板４のファンクションＩＤ（図６および図７を参照して後述）とを対応付けて記憶する。
さらに、ＦＧＰＡ４４は、バックボードピン２００からのパッケージＩＤに対応するファンクションＩＤを、ハイウエイ拡張モジュール４６に対して出力する。

[拡張モジュール基板４からハブ基板５にデータ伝送]
ハイウエイ拡張モジュール４６は、ハブ基板５（図１および図２）に送信するデータを生成する。
さらに、ハイウエイ拡張モジュール４６は、生成したデータを、ＦＰＧＡ４４から入力されたファンクションＩＤに記載のタイムスロットに格納し、ポート４２に対して出力する。
ポート４２は、ハイウエイ拡張モジュール４６から入力されたデータを、バックボードピン２００および８Ｍｂｐｓハイウエイ３０（図２）を介して、ハブ基板５に対して送信する。

[ハブ基板５から拡張モジュール基板４にデータ伝送]
ポート４２は、８Ｍｂｐｓハイウエイ３０およびバックボードピン２００を介して、ハブ基板５からのデータを受信し、受信したデータをハイウエイ拡張モジュール４６に対して出力する。
ハイウエイ拡張モジュール４６は、ポート４２から出力されたデータを受け取り、受け取ったデータに対して、ＦＧＰＡ４４から入力されたファンクションＩＤに記載の処理を行う。

[ハブ基板５]
図４は、図１および図２に示したハブ基板５の構成を示す図である。
図１および図２に示したように、ハブ基板５は、バックボードピン２００によって、バックボード３に装着される。
図４に示すように、ハブ基板５は、ポート５０、ポート５２、ポート５４、ＦＧＰＡ５６およびハイウエイハブ５８から構成される。

ポート５０は、バックボードピン２００（図１および図２）から入力されるパッケージＩＤを、ＦＧＰＡ５６に対して出力する。
ＦＧＰＡ５６は、パッケージＩＤと、ハブ基板５のファンクションＩＤ（図６および図８を参照して後述）とを対応付けて記憶する。
さらに、ＦＧＰＡ５６は、バックボードピン２００からのパッケージＩＤに対応するファンクションＩＤを、ハイウエイハブ５８に対して出力する。

[拡張モジュール基板４からハブ基板５にデータ伝送]
ポート５２は、８Ｍｂｐｓハイウエイ３０（図２）およびバックボードピン２００を介して、拡張モジュール基板４（図１〜図３）から送信されるデータを受け取り、ハイウエイハブ５８に対して出力する。
ハイウエイハブ５８において、ポート５２から入力されたデータを格納したタイムスロットが記憶される。
ハイウエイハブ５８は、ポート５２から入力されたデータに対して、ＦＧＰＡ５６から入力されたファンクションＩＤに記載の処理を行う。

さらに、ハイウエイハブ５８は、処理が施されたデータを、ＦＰＧＡ５６から入力されたファンクションＩＤに記載のタイムスロットに格納し、ポート５４に対して出力する。
ポート５４は、ハイウエイハブ５８から入力されたデータを、バックボードピン２００および６４Ｍｂｐｓハイウエイ３２（図２）を介して、スイッチ基板６（図１および図２）に対して送信する。

[スイッチ基板６からハブ基板５にデータ伝送]
ポート５４は、６４Ｍｂｐｓハイウエイ３２およびバックボードピン２００を介して、スイッチ基板６からのデータを受信し、受信したデータをハイウエイハブ５８に対して出力する。
ハイウエイハブ５８は、ポート５４から入力されたデータを、ハイウエイハブ５８に記憶されたタイムスロットに格納し、ポート５２に対して出力する。
ポート５２は、ハイウエイハブ５８から入力されたデータを、バックボードピン２００および８Ｍｂｐｓハイウエイ３０を介して、拡張モジュール基板４に対して送信する。

[スイッチ基板６]
図５は、図１および図２に示したスイッチ基板６の構成を示す図である。
図１および図２に示したように、スイッチ基板６は、バックボードピン２００によって、バックボード３に装着される。
図５に示すように、スイッチ基板６は、ポート６０、ポート６２、ＦＧＰＡ６４およびハイウエイスイッチ６６から構成される。

ポート６０は、バックボードピン２００（図１および図２）から入力されるパッケージＩＤを、ＦＧＰＡ６４に対して出力する。
ＦＧＰＡ６４は、パッケージＩＤと、スイッチ基板６のファンクションＩＤ（図６および図９を参照して後述）とを対応付けて記憶する。
さらに、ＦＧＰＡ６４は、バックボードピン２００からのパッケージＩＤに対応するファンクションＩＤを、ハイウエイスイッチ６６に対して出力する。

[ハブ基板５からスイッチ基板６にデータ伝送]
ポート６２は、６４Ｍｂｐｓハイウエイ３２（図２）およびバックボードピン２００を介して、ハブ基板５（図１、図２および図４）から送信されるデータを受け取り、ハイウエイスイッチ６６に対して出力する。
ハイウエイスイッチ６６は、ポート６２から入力されたデータを受け取り、受け取ったデータに対して、ＦＧＰＡ６４から入力されたファンクションＩＤに記載の処理を行う。

[スイッチ基板６からハブ基板５にデータ伝送]
さらに、ハイウエイスイッチ６６は、処理が施されたデータを、ポート６２に対して出力する。
ポート６２は、ハイウエイスイッチ６６から入力されたデータを、バックボードピン２００および６４Ｍｂｐｓハイウエイ３２を介して、ハブ基板５に対して送信する。

図６は、ＦＧＰＡ４４（図３），５６（図４），６４（図５）に記憶される、パッケージＩＤおよびファンクションＩＤを対応付ける表である。
図６に示すように、ファンクションＩＤは、１６ビット長のデータである。

ＦＧＰＡ４４，５６，６４は、この表に基づき、バックボードピン２００（図１および図２）から入力されたパッケージＩＤに対応するファンクションＩＤを検索する。
なお、ファンクションＩＤの構成は、基板がハブ基板、スイッチ基板および拡張モジュール基板のいずれであるかによって異なる（図７〜９を参照して後述）。

[拡張モジュール基板４のファンクションＩＤ]
図７は、拡張モジュール基板４（図１〜３）に割り当てられるファンクションＩＤの構成を示す。
図７に示すように、拡張モジュール基板４のファンクションＩＤは、先頭タイムスロットグループ番号（８ビット）と、使用タイムスロット数コード（３ビット）と、ファンクションコード（５ビット）とによって構成される。

先頭タイムスロットグループ番号は、拡張モジュール基板４がデータ送信時に使用するタイムスロットのうち、先頭のタイムスロットの番号に応じて割り振られる（詳細は、図１０を参照して後述）。
使用タイムスロット数コードは、拡張モジュール基板４がデータ送信時に使用するタイムスロットの数を示す（詳細は、図１１を参照して後述）。

ファンクションコードは、拡張モジュール基板４が複数の機能を有するとき、複数の機能から１つの機能を指定するために使用される（詳細は、図１２を参照して後述）。
拡張モジュール基板４において、ＦＧＰＡ４４（図３）は、先頭タイムスロットグループ番号、使用タイムスロット数コードおよびファンクションコード（ファンクションコードは任意）から、拡張モジュール基板４のファンクションＩＤを生成する。

[ハブ基板５のファンクションＩＤ]
図８は、ハブ基板５（図１、図２および図４）に割り当てられるファンクションＩＤの構成を示す。
図８に示すように、ハブ基板５のファンクションＩＤは、拡張モジュール基板４のファンクションＩＤ（図７）と同様に、先頭タイムスロットグループ番号（８ビット）と、使用タイムスロット数コード（３ビット）と、ファンクションコード（５ビット）によって構成される。
ハブ基板５において、ＦＧＰＡ５６（図４）は、先頭タイムスロットグループ番号、使用タイムスロット数コードおよびファンクションコード（ファンクションコードは任意）から、ハブ基板５のファンクションＩＤを生成する。

[スイッチ基板６のファンクションＩＤ]
図９は、スイッチ基板６（図１、図２および図５）に割り当てられるファンクションＩＤである。
図９に示すように、スイッチ基板６のファンクションＩＤは、未使用領域（１１ビット）と、ファンクションコード（５ビット）とによって構成される。

図１０は、ＦＧＰＡ４４（図３），５６（図４）に記憶される、先頭タイムスロットグループ番号および先頭タイムスロット番号を対応付ける表である。
図７および図８に示したように、先頭タイムスロットグループ番号は、拡張モジュール基板４（図１〜図３）のファンクションＩＤおよびハブ基板５（図１、図２および図４）のファンクションＩＤの一部を構成する。

先頭タイムスロット番号は、拡張モジュール基板４およびハブ基板５がデータ送信時に使用するタイムスロットの番号のうち、最小の番号である。
先頭タイムスロットグループ番号は、８スロットごとにグループ化された先頭タイムスロット番号に対し、一意に割り当てられる。

図１１は、ＦＧＰＡ４４（図３），５６（図４）に記憶される、使用タイムスロット数コードおよび使用タイムスロット数を対応付ける表である。
図７および図８に示したように、使用タイムスロット数コードは、拡張モジュール基板４（図１〜３）のファンクションＩＤおよびハブ基板５（図１、図２および図４）のファンクションＩＤの一部を構成する。

使用タイムスロット数（拡張モジュール基板）は、拡張モジュール基板４がデータ送信時に使用するタイムスロットの数である。
使用タイムスロット数（ハブ基板）は、ハブ基板５がデータ送信時に使用するタイムスロットの数である。
使用タイムスロット数コードは、使用タイムスロット数に対し、一意に割り当てられる。

図１２は、ＦＧＰＡ４４（図３），５６（図４），６４（図５）に記憶される、ファンクションコードおよびファンクション名を対応付ける表である。
図７〜９に示したように、ファンクションコードは、拡張モジュール基板４（図１〜３）のファンクションＩＤ、ハブ基板５（図１、図２および図４）のファンクションＩＤおよびスイッチ基板６（図１、図２および図５）のファンクションＩＤの一部を構成する。

ファンクション名は、拡張モジュール基板４、ハブ基板５およびスイッチ基板６が有する機能を示す。
ファンクションコードは、ファンクション名に対し、一意に割り当てられる。

[データ伝送装置における全体動作]
以下、データ伝送装置２における全体動作を説明する。
図１３は、拡張モジュール基板４（図１〜３）ハブ基板５（図１、図２および図４）およびスイッチ基板６（図１、図２および図５）が、データを送受信するときの処理を示す。

ステップ１００（Ｓ１００）において、拡張モジュール基板４は、拡張モジュール基板４のファンクションＩＤ（図７）から、先頭タイムスロットグループ番号および使用タイムスロット数コードを読み取る。
拡張モジュール基板４は、読み取った先頭タイムスロットグループ番号および使用タイムスロット数コードに基づき、使用するタイムスロットにつき、先頭タイムスロットおよびタイムスロットの数を決定する。

さらに、拡張モジュール基板４は、ハブ基板５に対して送信するデータを生成し、生成したデータを、決定された先頭タイムスロットから、使用タイムスロット数の分だけインクリメントしたタイムスロットまでに格納する。
拡張モジュール基板４は、８Ｍｂｐｓハイウエイ３０（図１および図２）を介して、タイムスロットに格納されたデータを、ハブ基板５に対して送信する。

図１４は、図１３のステップ１００（Ｓ１００）において、拡張モジュール基板４（図１〜３）からハブ基板５（図１、図２および図４）に対して送信されるデータを示す。
図１４に示すように、フレームに同期して、タイムスロット０〜ｐ（０≦ｐ≦１２５；ｐは整数）に格納されたデータが送信される。

以下、図１３に戻って、ステップ１０２（Ｓ１０２）における処理を説明する。
ステップ１０２（Ｓ１０２）において、ハブ基板５は、ステップ１００（Ｓ１００）において拡張モジュール基板４からのデータが格納されたタイムスロットにつき、先頭タイムスロットの番号およびタイムスロット数を記憶する。

ハブ基板５は、ハブ基板５のファンクションＩＤ（図８）から、先頭タイムスロットグループ番号と、使用タイムスロット数コードと、ファンクションコードの有無とを読み取る。
さらに、ハブ基板５は、読み取った先頭タイムスロットグループ番号および使用タイムスロット数コードに基づき、使用するタイムスロットにつき、先頭タイムスロットおよびタイムスロットの数を決定する。

ファンクションコードが読み取られたとき、ハブ基板５は、読み取られたファンクションコードに基づいてファンクションを決定する。
ハブ基板５は、ステップ１００（Ｓ１００）において拡張モジュール基板４から受信したデータに対し、決定されたファンクションによる処理を行う。

さらに、ハブ基板５は、処理を施したデータを、決定された先頭タイムスロットから、使用タイムスロット数の分だけインクリメントしたタイムスロットまでに格納する。
ハブ基板５は、タイムスロットに格納されたデータを、６４Ｍｂｐｓハイウエイ３２（図１および図２）を介して、スイッチ基板６に対して送信する。

一方、ファンクションコードが読み取られないとき、ハブ基板５は、ステップ１００（Ｓ１００）において拡張モジュール基板から受信したデータを、決定された先頭タイムスロットから、決定されたタイムスロット数の分だけインクリメントしたタイムスロットまでに格納する。
さらに、ハブ基板５は、タイムスロットに格納されたデータを、６４Ｍｂｐｓハイウエイ３２を介して、スイッチ基板６に対して送信する。

図１５は、図１３のステップ１０２（Ｓ１０２）において、ハブ基板５（図１、図２および図４）からスイッチ基板６（図１、図２および図５）に対して送信されるデータを示す。
図１５に示すように、フレームに同期して、タイムスロットｑ〜ｒ（０≦ｑ，ｒ≦１０２３；ｑ，ｒは整数）に格納されたデータが送信される。

以下、図１３に戻って、ステップ１０４（Ｓ１０４）における処理を説明する。
ステップ１０４（Ｓ１０４）において、スイッチ基板６は、スイッチ基板６のファンクションＩＤ（図９）から、ファンクションコードの有無を読み取る。

ファンクションコードが読み取られたとき、スイッチ基板６は、読み取られたファンクションコードに基づき、ファンクションを決定する。
さらに、スイッチ基板６は、ステップ１０２（Ｓ１０２）においてハブ基板５から受信したデータに対し、決定されたファンクションによる処理を行い、処理を施したデータを、ハブ基板５に対して送信する。
一方、ファンクションコードが読み取られないとき、スイッチ基板５は、ステップ１０２（Ｓ１０２）においてハブ基板５から受信したデータを、ハブ基板５に対して送信する。

図１６は、図１３のステップ１０４（Ｓ１０４）において、スイッチ基板６（図１、図２および図５）からハブ基板５（図１、図２および図４）に対して送信されるデータを示す。
図１６に示すように、フレームに同期して、タイムスロットｑ〜ｒに格納されたデータが送信される。

以下、図１３に戻って、ステップ１０６（Ｓ１０６）における処理を説明する。
ステップ１０６（Ｓ１０６）において、ハブ基板５は、ステップ１０４（Ｓ１００）においてスイッチ基板６から受信したデータを、ステップ１０２（Ｓ１０２）において記憶された先頭タイムスロットから、ステップ１０２（Ｓ１０２）において記憶されたタイムスロット数の分だけインクリメントしたタイムスロットまでに格納する。
ハブ基板５は、８Ｍｂｐｓハイウエイ３０を介して、タイムスロットに格納されたデータを、拡張モジュール基板４に対して送信する。

図１７は、図１３のステップ１０６（Ｓ１０６）において、ハブ基板５（図１、図２および図４）から拡張モジュール基板４（図１〜３）に対して送信されるデータを示す。
図１７に示すように、フレームに同期して、タイムスロット１〜ｐに格納されたデータが送信される。

以上のように、本発明に係るデータ伝送装置は、データ伝送に使用する伝送路（タイムスロット）を各基板にあらかじめ記憶させておき、この伝送路に基づいてデータ伝送を行う。
このことによって、本発明に係るデータ伝送装置は、効率的にデータ伝送を行うことができる。

本発明に係るデータ伝送装置が適用されるラックの構成を例示する図であって、（Ａ）はラックの正面図であり、（Ｂ）はラックの側面図である。 データ伝送装置の構成を示す図である。 図１および図２に示した拡張モジュール基板の構成を示す図である。 図１および図２に示したハブ基板の構成を示す図である。 図１および図２に示したスイッチ基板の構成を示す図である。 ＦＧＰＡ（図３〜５）において記憶される、パッケージＩＤおよびファンクションＩＤを対応付ける表である。 拡張モジュール基板（図１〜３）のファンクションＩＤである。 ハブ基板（図１、図２および図４）のファンクションＩＤである。 スイッチ基板（図１、図２および図５）のファンクションＩＤである。 先頭タイムスロットグループ番号および先頭タイムスロット番号を対応付ける表である。 使用タイムスロット数コードおよび使用タイムスロット数を対応付ける表である。 ファンクションコードおよびファンクション名を対応付ける表である。 拡張モジュール基板（図１〜３）、ハブ基板（図１、図２および図４）およびスイッチ基板（図１、図２および図５）が、データを送受信するときの処理を示す。 拡張モジュール基板４（図１〜３）からハブ基板５（図１、図２および図４）に対して送信されるデータを示す。 ハブ基板５（図１、図２および図４）からスイッチ基板６（図１、図２および図５）に対して送信されるデータを示す。 スイッチ基板６（図１、図２および図５）からハブ基板５（図１、図２および図４）に対して送信されるデータを示す。 ハブ基板５（図１、図２および図４）から拡張モジュール基板４（図１〜３）に対して送信されるデータを示す。

符号の説明

１・・・ラック
１００・・・フレーム
１０２・・・シャーシ
１０４・・・ケーブル
２・・・データ伝送装置
２００・・・バックボードピン
３・・・バックボード
３０・・・８Ｍｂｐｓハイウエイ
３２・・・６４Ｍｂｐｓハイウエイ
４・・・拡張モジュール基板
４０・・・ポート
４２・・・ポート
４４・・・ＦＧＰＡ
４６・・・ハイウエイ拡張モジュール
５・・・ハブ基板
５０・・・ポート
５２・・・ポート
５４・・・ポート
５６・・・ＦＧＰＡ
５８・・・ハイウエイハブ
６・・・スイッチ基板
６０・・・ポート
６２・・・ポート
６４・・・ＦＧＰＡ
６６・・・ハイウエイスイッチ

Claims (1)

1. １つ以上の第１の回路基板と、１つ以上の第２の回路基板と、１つ以上の第３の回路基板とを有するデータ伝送装置であって、
   前記１つ以上の第１の回路基板および前記１つ以上の第２の回路基板は、第１の信号線によって接続され、前記１つ以上の第２の回路基板および前記１つ以上の第３の回路基板は、第２の信号線によって接続され、
   前記１つ以上の第１の回路基板それぞれは、
   前記第１の回路基板で生成されたデータを、前記第２の回路基板に送信するための伝送路を示す第１の伝送路情報を記憶する記憶部分と、
   前記第１の伝送路情報に基づいて、前記生成されたデータを前記第２の回路基板に送信する送信部分と、
   前記第２の回路基板から送信されるデータを受信する受信部分と
   を有し、
   前記１つ以上の第２の回路基板それぞれは、
   前記第１の伝送路情報と、前記第１の回路基板から受信したデータを前記第３の回路基板に送信するための伝送路を示す第２の伝送路情報とを記憶する記憶部分と、
   前記第２の伝送路情報に基づいて、前記第１の回路基板から受信したデータを前記第３の回路基板に送信する第１の送信部分と、
   前記第３の回路基板から送信されるデータを受信する受信部分と、
   前記第１の伝送路情報に基づいて、前記第３の回路基板から受信したデータを前記第１の回路基板に送信する第２の送信部分と
   を有し、
   前記１つ以上の第３の回路基板それぞれは、
   前記第２の基板から送信されるデータを受信する受信部分と、
   前記第２の基板から受信したデータを前記第２の回路基板に送信する送信部分と
   を有する
   データ伝送装置。

Images