JP2008305975A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2008305975A
JP2008305975A JP2007151773A JP2007151773A JP2008305975A JP 2008305975 A JP2008305975 A JP 2008305975A JP 2007151773 A JP2007151773 A JP 2007151773A JP 2007151773 A JP2007151773 A JP 2007151773A JP 2008305975 A JP2008305975 A JP 2008305975A
Authority
JP
Japan
Prior art keywords
layer
current confinement
region
semiconductor light
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007151773A
Other languages
English (en)
Other versions
JP5087321B2 (ja
Inventor
Norihito Suzuki
規人 鈴木
Daisuke Iida
大輔 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2007151773A priority Critical patent/JP5087321B2/ja
Publication of JP2008305975A publication Critical patent/JP2008305975A/ja
Application granted granted Critical
Publication of JP5087321B2 publication Critical patent/JP5087321B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】実効的な電流狭窄領域の形状の自由度を高めると共に、製造が容易で素子信頼性を向上できる半導体発光素子を提供する。
【解決手段】基板11と、活性層21と、第1のミラー層24と、第1のミラー層24との間に活性層21が介在して配置される第2のミラー層25と、半導体積層方向に直交する面での断面の形状が矩形の第1電流狭窄領域22bを有する第1電流狭窄層22と、同じく矩形の第2電流狭窄領域28bを有する第2電流狭窄層28と、を備えて構成し、矩形形状の第1電流狭窄領域22bと矩形形状の第2電流狭窄領域28bとが半導体積層方向に45°ずらして重なって配置されていることから、基板11から半導体積層方向にみて8角形の形状をした実効的な電流狭窄領域を形成することができる。
【選択図】図2

Description

本発明は、半導体発光素子に関するものである。
半導体レーザ素子や発光ダイオード等の半導体発光素子は、光通信システムをはじめとする様々な分野において広く利用されている。このような半導体発光素子の一例として、垂直共振器型面発光レーザ(VCSEL:Vertical Cavity Surface Emitting Laser)が知られている。VCSELは、電流が供給されることによって発光する活性層の上下に半導体ミラー層を設けることによって、半導体基板に対して垂直方向に共振器が構成される発光素子である(例えば、特許文献1,2参照)。
このようなVCSELにおいて、電流狭窄領域を設け、電流を絞り込んで活性層に流し込む構成が知られている。例えば、特許文献1には、活性層の上面側に形成された矩形形状の電流狭窄領域と、矩形形状の電流狭窄領域と活性層との間に形成された円形状の電流狭窄領域とを備えて構成され、活性層を含むメサ部上面側からみて矩形状の電流狭窄領域内に円形状の電流狭窄領域が収まるように配置される構成が開示されている。
特開2005−86170号公報 特開2003−309325号公報
電流狭窄層の形状は、出射光のモード制御に有効である。しかしながら、従来の半導体発光素子にあっては、作成可能な電流狭窄領域の形状の自由度が低いという問題があった。また、電流狭窄領域が多角形の場合、角部に電流が集中するため、劣化が生じ易く素子信頼性が低下する恐れがあった。
そこで本発明は、このような技術課題を解決するためになされたものであって、実効的な電流狭窄領域の形状の自由度を高めると共に、製造が容易で素子信頼性を向上できる半導体発光素子を提供することを目的とする。
すなわち本発明に係る半導体発光素子は、基板と、基板上に形成され、電流が供給されることによって発光する領域を有する活性層と、活性層よりも基板側に配置される第1のミラー層と、第1のミラー層との間に活性層が介在して配置される第2のミラー層と、半導体積層方向に直交する面での断面の形状が矩形の第1電流狭窄領域を有する第1の電流狭窄層と、半導体積層方向に直交する面での断面の形状が矩形の第2電流狭窄領域を有する第2の電流狭窄層と、を備え、第2電流狭窄層において、第2の電流狭窄領域は第1電流狭窄領域に対して半導体積層方向に直交する面内で45°回転した形状であること、を特徴として構成される。
上記した本発明に係る半導体発光素子において、矩形形状の第1電流狭窄領域と矩形形状の第2電流狭窄領域とが半導体積層方向にみて45°ずらして重なって配置されていることから、基板から半導体積層方向にみて8角形の形状をした実効的な電流狭窄領域を形成することができる。このように、2つの矩形形状の電流狭窄領域を組み合わせて、実効的な電流狭窄領域を形成することで実効的な電流狭窄領域の形状の自由度を高めることができる。
また、矩形形状の電流狭窄領域の形成は多角形形状の電流狭窄領域の形成に比べて精度良く形成できるため、2つの矩形形状の電流狭窄領域を組み合わせて、実効的な多角形形状の電流狭窄領域を形成する方が、一つの電流狭窄領域で実効的な電流狭窄領域を多角形とする場合に比べ、容易且つ精度良く製造することができる。
また、半導体発光素子の活性層は、実効的な電流狭窄領域の形状を反映した領域に電流が供給され、当該領域が実効的な活性領域となって発光する。本発明に係る半導体素子は、実効的な電流狭窄領域が8角形の形状であり、矩形形状や6角形の形状をした電流狭窄領域に比べて角数が多いことから、実効的な電流狭窄領域の角部および実効的な活性領域の角部への電界集中をより分散することができる。これによって半導体発光素子の破損や劣化を防止することができる。
また、半導体発光素子において、活性層から出力された光は定在波を形成する。定在波の形成には、共振器構造内の導波路と電流狭窄領域との屈折率差が関与している。このため、導波路と電流狭窄領域との位置関係が、定在波の形成方向に大きく影響する。すなわち、定在波の形成方向は、駆動条件(駆動電流、発光出力及び温度等)だけでなく実効的な電流狭窄領域の形状にも起因する。しかしながら、実効的な電流狭窄領域が等方性の円形の形状である場合、形状によって定在波形成の方向を設定できないため、定在波決定方向は駆動条件によって変化してしまう。このように、実効的な電流狭窄領域の形状が等方性の円形である場合、定在波決定方向が変化するため、活性層から出力される光の横モードは変化する。
これに対して、本発明の半導体発光素子は、実効的な電流狭窄領域が異方性のある形状となっているため、形状による定在波の形成方向の設定が容易となる。これにより、活性層から出力される光の横モードの固定が容易となる。
また、実効的な活性領域の角部への電界集中が分散されることから、実効的な活性領域の形状の中心箇所に電流を集中させることができる。これによって、活性層から出力される光の横モードを容易にシングルモードとすることができる。
ここで、半導体発光素子において、第1の電流狭窄層は、活性層とn型の導電型を有する第1のミラー層との間に配置され、第2の電流狭窄層は、活性層とp型の導電型を有する第2のミラー層との間に配置されることが好適である。このような構成では、第1の電流狭窄層および第2の電流狭窄層が活性層の近くに形成されることから、電流を絞り込む効果を向上させることができる。
あるいは、第1の電流狭窄層および第2の電流狭窄層は、活性層とp型の導電型を有する第2のミラー層との間に配置されてもよい。また、あるいは、第1の電流狭窄層および第2の電流狭窄層は、活性層とn型の導電型を有する第1のミラー層との間に配置されてもよい。このような構成では、第1の電流狭窄層および第2の電流狭窄層の導電型が同一となるため、酸化狭窄領域を形成する際、p型層とn型層の両方で酸化条件の調整を行う必要がないため、半導体発光素子の製造が容易となる。
また、第1電流狭窄領域および第2電流狭窄領域は、半導体積層方向に直交する面での断面の形状が正方形であることが好適である。また、第1電流狭窄領域は、半導体積層方向に直交する面での断面の面積が第2電流狭窄領域の半導体積層方向に直交する面での断面の面積と同一であることが好適である。
このような構成では、第1電流狭窄領域および第2電流狭窄領域が重なった場合、正8角形の形状の実効的な電流狭窄領域が形成されるため、電流狭窄領域の角部へ集中する電流を、均一に分散することができる。これによって、実効的な活性層の角部での発光も分散されるため、活性層から出力される光を容易にシングルモード化することができる。さらに、正8角形の形状であることから、一つの角に加わる電流が均一に分散され、素子信頼性を向上することができる。
また、活性層から出力された光は、第1のミラー層および第2のミラー層により形成される共振器構造によって所定の共振波長を有し、半導体積層方向に基板と反対側へ出射されることが好適である。
本発明によれば、半導体発光素子において、容易に活性層から出力された光の横モードのシングルモード化を実現すると共に、素子信頼性を向上できる。
以下、添付図面を参照して本発明の実施形態について説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
図1は、本発明の実施形態に係る半導体発光素子の構成を示す上面図、図2は、図1に示した半導体発光素子のII−II線における側断面図、図3は、図2に示した半導体発光素子の側断面図のメサ部及びその周辺における層構造を示す拡大図、図4及び図5は、半導体発光素子1が有する酸化狭窄層の積層方向に直交する面での断面図である。図1及び図2に示した半導体発光素子1は、垂直共振器型面発光レーザ(VCSEL)であり、例えば光源装置として好適に利用されるものである。尚、図2に示す側断面図では、符号41、50で示す絶縁膜および電極部材の長さを一部省略して図示している。
図1に示すように、半導体発光素子1は、基板11と、メサ部20と、メサ部20の側面を囲う絶縁膜41と、メサ部20の上面および絶縁膜41の上面に連続して配置された電極部材50とを備えて構成されている。メサ部20は、水平断面が円形の円柱状に形成されている。
図2に示すように、基板11上に、メサ部20が形成されている。基板11は、半導体基板であり、例えばn型のGaAs基板が用いられる。また、基板11上に形成されたメサ部20は、活性層21を含む多層膜によって形成されている。メサ部20が有する活性層21は、電流が供給されることによって所定の発光スペクトルで発光する発光層である。このような活性層21としては、例えば、GaAs/Al0.3Ga0.7Asの半導体積層構造で構成された多重量子井戸(MQW:Multi Quantum Well)活性層を用いることができる。メサ部20は、この活性層21から発せられた光を垂直に共振させる垂直共振器の全て又は一部を構成している。
また、メサ部20において、活性層21の基板11側には、下部n型DBR(Distributed Bragg Reflector)層(第1のミラー層)24が形成されている。下部n型DBR層24は、活性層21から発光された光を反射する機能を備えており、例えばAl組成比が異なるAlGaAs層が交互に積層された半導体多層構造が用いられる。なお、以下の実施形態においては、DBR層の構成を一部省略して模式的に図示している。
また、メサ部20において、活性層21とメサ部20の上面20aとの間には上部p型DBR層(第2のミラー層)25が形成されている。この上部p型DBR層25は、下部n型DBR層24と同様に、活性層21から発生された光を反射する機能を備えており、例えばAl組成比が異なるAlGaAs層が交互に積層された半導体多層構造が用いられる。
このように、半導体発光素子1において、下部n型DBR層24と上部p型DBR層25との間に活性層21が介在するため、活性層21で発生された光が下部n型DBR層24と上部p型DBR層25との間で共振する垂直共振器が形成される。また、上部p型DBR層25は、下部DBR層24に比べて反射率が低く構成され、これにより、メサ部20の上面20a側から共振した光の一部を出射する構成となっている。この場合、図2に示すように、電極部材50によってメサ部20の上面20a側に発光窓部20bが形成される。発光窓部20bは、メサ部20の上方からみて円形の開口であり、その半径はメサ部20の半径より小さく形成されている。また、発光窓部20bは、メサ部20側の半径が、その反対側の半径に比べて小さいテーパ状に形成されている。
また、図3に示すように、メサ部20において、活性層21と下部n型DBR層24との間には下部クラッド層27が形成され、活性層21と上部p型DBR層25との間には、上部クラッド層26が形成されている。尚、クラッド層26,27は、個々の半導体発光素子において必要に応じて形成すればよい。
また、メサ部20において、上部クラッド層26と上部p型DBR層25との間に第1酸化狭窄層(第1の電流狭窄層)22が形成されている。第1酸化狭窄層22は、活性層21に対する電流を狭窄する半導体層であり、高濃度のAlを含む組成の化合物半導体から形成され、例えばAlGaAsが用いられる。第1酸化狭窄層22のうちで、外周側の所定領域は、AlGaAsが酸化されることによって高抵抗化された酸化領域22aとして形成される。そして、この酸化領域22aの内周で囲まれた領域は、図4に示すように、メサ部20の上方からみて矩形の形状であり、好ましくは正方形の形状である第1酸化狭窄領域(第1電流狭窄領域)22bとして形成される。
また、図3に示すように、メサ部20において、第1酸化狭窄層22のメサ部20上面側に、第2酸化狭窄層(第2の電流狭窄層)28が形成されている。この第2酸化狭窄層28は、上部p型DBR層25内で多層膜の層間に形成されている。また、第2酸化狭窄層28は、第1酸化狭窄層22と同様に、活性層21に対する電流を狭窄する半導体層であり、高濃度のAlを含む組成の化合物半導体から形成され、例えばAlGaAsが用いられる。第2酸化狭窄層28のうちで、外周側の所定領域は、AlGaAsが酸化されることによって高抵抗化された酸化領域28aとして形成される。そして、この酸化領域28aの内周で囲まれた領域は、図5に示すように、メサ部20の上方からみて矩形の形状であり、好ましくは正方形の形状である第2酸化狭窄領域(第2電流狭窄領域)28bとして形成される。
この第2酸化狭窄領域28bは、図4に示した第1酸化狭窄領域22bに対して半導体積層方向に直交する面内で45°回転した形状で形成されている。また、第2酸化狭窄領域28bの半導体積層方向に直交する面での断面の面積は、図4に示した第1酸化狭窄領域22bの半導体積層方向に直交する面での断面の面積と同一で形成されている。
尚、第2酸化狭窄層28が上部p型DBR層25の層間に形成する例を示したが、個々の半導体発光素子において必要に応じて、第1酸化狭窄層22と上部p型DBR層25との間にスペーサー層を設け、スペーサー層と上部p型DBR層25との間に第2酸化狭窄層28を形成されるようにしてもよい。
また、図2及び図3に示すように、メサ部20において、上部p型DBR層25のメサ部20の上面側にはp型コンタクト層23が形成されている。さらに、メサ部20は、多層膜の上面および側面の保護膜として、例えばシリコン窒化物からなるパッシベーション膜12を含んでいる。
また、図2に示すように、メサ部20の側面には、絶縁膜41が形成されている。絶縁膜41は、半導体発光素子1の電極間を絶縁する機能を有し、基板11上に配置され、基板11と反対側の端面である上面41aがメサ部20の上面20aよりも突出して形成されている。
また、電極部材50は、メサ部20の上面20a上および絶縁膜41の上面41a上に連続して形成されている。この電極部材50によって、図1に示すように、メサ部20の上面上に円形の開口である発光窓部20bが形成されている。
また、図2に示すように、電極部材50とp型コンタクト層23との間には、p型コンタクト電極51が形成されている。このp型コンタクト電極51は、メサ部20の上面20a側を覆うパッシベーション膜12に形成された開口部12bを介して、メサ部20の上面20aと接触し、p型コンタクト層23と電気的に接続している。尚、p型コンタクト電極51は、個々の半導体発光素子において必要に応じて形成すればよい。
また、基板11の裏面側にn型コンタクト電極55が形成されている。なお、n型コンタクト電極55は、必要に応じて形成する箇所を変更してもよい。
次に、本実施形態に係る半導体発光素子1について、作用効果を説明する。図6は、図4及び図5の酸化狭窄層が形成する実効的な酸化狭窄領域の説明図である。
図2に示す半導体発光素子1において、電流が電極部材50、p型コンタクト電極51を介してメサ部20に供給された場合、活性層21が発光する。活性層21から発生した光は、下部n型DBR層24と上部p型DBR層25との間の共振器で共振される。また、上部p型DBR層25は、下部n型DBR層24に比べて反射率が低く構成されている。このため、共振された光の一部はメサ部20の発光窓部20bからレーザ光として出射される。
この時、半導体発光素子1において、メサ部に供給される電流は、第2酸化狭窄領域28bによって第2酸化狭窄領域28bの形状が反映された形に絞り込まれて基板11側へ供給される。また、第2酸化狭窄領域28bによって絞り込まれた電流は、第1酸化狭窄領域22bによって第1酸化狭窄領域22bの形状が反映された形に更に絞り込まれて活性層21へ供給される。
第2酸化狭窄領域28bは、半導体積層方向に直交する面での断面において、第1酸化狭窄領域22bと同一の断面積を有し、さらに当該面内において45°回転した形状となっていることから、第1酸化狭窄領域22b及び第2酸化狭窄領域28bによって、図6に示すように、メサ部20の上方からみて8角形の形状、好ましくは正8角形の形状である実効的な電流狭窄領域29が形成される。
このように、2つの矩形形状の電流狭窄領域を組み合わせて、実効的な電流狭窄領域29を形成することで実効的な電流狭窄領域29の形状の自由度を高めることができる。また、矩形形状の電流狭窄領域の形成は多角形形状の電流狭窄領域の形成に比べて精度良く形成できるため、2つの矩形形状の電流狭窄領域を組み合わせて実効的な多角形形状の電流狭窄領域29を形成する方が、例えば特許文献2に記載されるように一つの電流狭窄領域で実効的な電流狭窄領域29を多角形とする場合に比べ、容易且つ精度良く製造することができる。
また、メサ部20に供給された電流は、図6に示す実効的な電流狭窄領域29の形状のように、正8角形の形状に絞り込まれて活性層21へ供給される。活性層21では、実効的な電流狭窄領域29の形状を反映した領域に電流が供給され、当該領域が実効的な活性領域となって発光する。
すなわち、実行的な活性領域は、メサ部20の上方からみて、実効的な電流狭窄領域29の形状と同一の正8角形の形状となっている。これによって、矩形形状や6角形の形状をした電流狭窄領域に比べて角数が多いことから、実効的な電流狭窄領域29の角部および実効的な活性領域の角部への電界集中をより分散することができる。これによって半導体発光素子1の破損や劣化を防止することができる。
また、半導体発光素子1は、実効的な電流狭窄領域29が正8角形であり、異方性のある形状となっているため、形状による定在波の形成方向の設定が容易となる。これにより、活性層21から出力される光の横モードの固定が容易となる。
また、活性層21において、実効的な活性領域の角部への電界集中が分散されることから、実効的な活性領域の形状の中心箇所に電流を集中させることができる。これによって、活性層21から出力される光の横モードを容易にシングルモードとすることができる。
次に、本実施形態に係る半導体発光素子1の製造方法について説明する。図7〜図14は、図1に示す半導体発光素子1の製造工程を示す側断面図である。尚、符号41、50で示す絶縁膜および電極部材の長さを一部省略して図示している。
まず、図7に示すように、半導体層形成工程を行う。基板11上にVCSELの共振器構造をエピタキシャル成長技術により形成する。エピタキシャル成長は、例えば膜厚制御に優れた有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)や、分子線成長法(MBE:Molecular Beam Epitaxy)によって行う。
n型GaAsを基板11として使用する場合、基板11上に、下部n型DBR層24、n型クラッド層27、活性層21、p型クラッド層26、第1p型酸化用層30、スペーサー層33、第2p型酸化用層31、上部p型DBR層25、p型コンタクト層23を順にエピタキシャル成長させる。それぞれの組成および膜厚は、例えば、基板11がn型GaAsで200μm、下部n型DBR層24がn型(Al0.90Ga0.10As/Al0.12Ga0.88As)層で膜厚70nm/59nmの34周期、n型クラッド層27がn型Al0.30Ga0.70As層で膜厚200nm、活性層21がGaAs/Al0.30Ga0.70As層で膜厚6nm/8nmの3周期、p型クラッド層26がp型Al0.30Ga0.70As層で膜厚400nm、第1p型酸化用層30がp型Al0.95Ga0.05Asで膜厚30nm、スペーサー層33がp型Al0.90Ga0.10As層で膜厚60nm、第2p型酸化用層31がp型Al0.98Ga0.02Asで膜厚15nm、上部p型DBR層25がp型Al0.90Ga0.10As/Al0.12Ga0.88Asで膜厚70nm/59nmの22周期、p型コンタクト層23がp型GaAsで膜厚10nmである。
次に、図8に示すように、メサ部形成工程を行う。第1p型酸化用層30及び第2p型酸化用層31が側面に露出するように、エッチングによって、例えば直径が40μm、高さ10μmの円柱状のメサ台地32を形成する。下部n型DBR層24と、下部n型DBR層24より上に積層されたn型クラッド層27、活性層21、p型クラッド層26、第1p型酸化用層30、スペーサー層33、第2p型酸化用層31、上部p型DBR層25およびp型コンタクト層23とからなる上部積層体がエッチング対象となる。エッチングは、メサ台地の大きさを均一性よく形成するために、好ましくはドライエッチング法が用いられる。また、ウェットエッチング法で行われても良い。以下説明では、メサ台地32をメサ部20と称して説明する。
次に、図9に示すように、酸化狭窄層の酸化工程を行う。第1酸化狭窄層22となる図8の第1p型酸化用層30、及び第2酸化狭窄層28となる図8の第2p型酸化用層31は、共にGaが少量添加されたAlGaAsが用いられる。酸化工程は、高温雰囲気中に水蒸気を供給することにより行われる。
ここで、酸化狭窄領域の形状制御について説明する。酸化用層30,31の側面を酸化して形成される狭窄領域の形状は、酸化用層30,31のAl濃度によって決定される。AlGaAsのAl濃度が低い場合、酸化用層を構成するAlGaAsの(100)面に対して正位置の四角形の形状で狭窄領域が形成され、その四角形は[010]方向と[001]方向に辺が形成される。他方、AlGaAsのAl濃度が高い場合、酸化用層を構成するAlGaAsの(100)面に対して正位置の四角形から45°傾いた四角形の形状で狭窄領域が形成され、その四角形は[011]方向と[01−1]方向に辺が形成される。なお、負の成分を持つ方向は数字の上にバーを付けて表記するが、本明細書中においては便宜上その数字の前に「−」を付けて表記している。
このように、酸化用層30,31のAl濃度によって酸化狭窄領域の形状制御が可能である。バンドギャップを考慮すると、活性層21の近くに形成された第1p型酸化用層30をAl濃度の低い層として形成し、第1p型酸化用層30よりも活性層21から遠くに形成された第2p型酸化用層31をAl濃度の高い層として形成することが好ましい。また、酸化用層30,31のAl濃度は、例えばGa添加量によって制御される。
また、AlGaAsからなる酸化用層30,31の酸化レートは、同一形状の場合、酸化用層30,31の膜厚によって制御される。膜厚が30nmより小さい範囲では、膜厚を薄くすることで酸化レートを低くすることができる。膜厚が30nm以上の場合は、一定の酸化レートとなる。このことから、例えば、第1p型酸化用層30のAl濃度の方が第2p型酸化用層31のAl濃度よりも低い場合は、第1p型酸化用層30の膜厚を第2p型酸化用層31の膜厚よりも厚く形成し、2つの酸化用層の酸化レートを同一とすることができる。このように、同一の酸化レートで酸化領域を形成することによって、各酸化狭窄の面積や中心位置を同一とすることができる。
例えば、第1p型酸化用層30はp型Al0.95Ga0.05Asで膜厚30nm、第2p型酸化用層31がp型Al0.98Ga0.02Asで膜厚15nmとして形成し、高温雰囲気中に水蒸気を供給することにより酸化処理をする。このような組成および膜厚調整を行うと、第1p型酸化用層30の側壁側の領域を酸化させて第1酸化領域22aを形成するレートと、第2p型酸化用層31の側壁側の領域を酸化させて第2酸化領域28aを形成するレートとが同一となる。そして、同一な酸化レートとした酸化用層30,31を用いて、第1酸化狭窄領域22bと第2酸化狭窄領域28bとを正方形に形成すると共に、第2酸化狭窄領域28bの半導体積層方向に直交する面での断面の面積と第1酸化狭窄領域22bの半導体積層方向に直交する面での断面の面積とを同一に形成する。さらに、異なるAl濃度とした酸化用層30,31を用いて、第2酸化狭窄領域28bを、第1酸化狭窄領域22bに対して半導体積層方向に直交する面内に45°回転した形状に形成する。この酸化処理によって、例えば直径40μmの環状の酸化領域22a,28aと、直径10μmの矩形形状の酸化狭窄領域22b,28bが形成され、それぞれ第1酸化狭窄層22,第2酸化狭窄層28となる。
以上のように、酸化用層30,31のAl濃度および膜厚を調整することによって、メサ部20の上方からみて、正8角形の形状の酸化狭窄領域を形成することができる。
次に、図10に示すように、パッシベーション膜形成工程を行う。パッシベーション膜12は、素子の信頼性を考慮してシリコン窒化膜が使用される。例えば、SiN膜を210nm積層する。また、パッシベーション膜12の形成は、メサ部20全体を均等に被覆するため、メサ台地の側面に膜形成可能で緻密な膜を形成できるプラズマ気相成長法(PCVD:Plasma Chemical Vapor Deposition)を用いるのがよい。
次に、図11に示すように、p型コンタクト電極形成工程を行う。まず、メサ部20上面のパッシベーション膜12をウェットエッチングもしくはドライエッチングによりエッチングし、メサ部20の上方からみて円環状の開口部12bを形成する。この円環状の開口部12bの内径は、例えば12μmである。尚、開口部12bの形成には加工制御が良いドライエッチングを用いる方が好ましい。開口部12bを形成後、蒸着によりp型コンタクト電極用膜を積層し、リフトオフ法により開口部12bにp型コンタクト電極51を形成する。p型コンタクト電極51は、例えば、GaAs系の基板11を用いた場合、不純物ドーピングを行うことでコンタクト抵抗を低下できるAuZn/Auの積層構造が用いられる。また、Ti/Pt/Auを用いても良い。この積層構造の膜厚は、例えばAu/AuZn/Auにおいて各々100nm/160nm/200nmである。また、p型コンタクト電極51を、円環状の内径が例えば12μmの薄膜として形成する。
次に、図12に示すように、絶縁膜形成工程を行う。絶縁膜41は、メサ部20の側面を囲むように形成する。メサ部20の側面を囲む絶縁膜41は、メサ部20の上方からみて、例えば内径が34μmで、外径が60μmの円環状に形成される。また、絶縁膜41の材料は、メサ部20が発する熱に対する耐熱性と、加工工程に使用する薬品に対する耐薬品性と、加工容易性を備えていることが好ましく、例えばポリイミドが用いられる。また、ポリイミドよりも誘電率が低く低静電量で上記性質を備えることができるベンゾシクロブテン(BCB:Benzocyclobutene)を用いても良い。さらに、絶縁膜41は、充分な放熱性を備えていることが一層好ましい。
次に、図13に示すように、電極部材形成工程を行う。まず、電極部材用膜を、Ti/Pt/Auの積層構造を有するように蒸着して形成する。膜厚は、各々30nm/15nm/1000nmである。次に、リフトオフ法によって、メサ部20の上面20aと絶縁膜41の上面41aとの上に、電極部材50を連続して形成する。この時、メサ部20の上面20a上に形成した電極部材50をメサ部20の上方からみて円環状に形成し、形成された電極部材50の内円が発光窓部20bとなる。発光窓部20bの直径は例えば12μmである。
次に、図14に示すように、n型コンタクト電極形成工程を行う。半導体発光素子の動作によって発生する熱の影響を抑制するために、基板11の裏11a側を研磨で薄くして、その後基板11の裏11a上に蒸着によりn型コンタクト電極55を形成する。n型コンタクト電極55は、例えば、GaAs系の基板11を用いた場合、AuGe/Ni/Auの積層構造で構成され、その膜厚は、例えば120nm/30nm/1000nmである。
図7〜図14に示す工程を行うことで、実効的な電流狭窄領域の形状の自由度を高めると共に、製造が容易で素子信頼性を向上できる半導体発光素子1を製造することができる。
上述した半導体発光素子1の製造方法によれば、2つの酸化狭窄領域22b,28bを用いて実効的な電流狭窄層を形成することで、形状の自由度を向上させることができる。また、メサ形状自体を8角形とし、各面方位の酸化レートを均一にすることで8角形を形成することも可能であるが、8角形の角の部分はそれを挟む両辺よりも酸化が進行するため、酸化狭窄領域を正確な8角形とすることは困難である。上述した半導体発光素子1の製造方法では、製造が容易な矩形の酸化狭窄領域を用いることから、形状の自由度を向上させると共に、半導体発光素子1を容易に製造できる。さらに、酸化狭窄層22,28の酸化レートを同一にしたことから、2つの酸化狭窄領域22b,28bを同時に形成することが可能となり、製造工程を簡単化できる。
なお、上述した実施形態は、本発明に係る半導体発光素子の一例を示すものである。本発明に係る半導体発光素子は、実施形態に係る半導体発光素子に限られるものではなく、実施形態に係る半導体発光素子を変形し、又は他のものに適用したものであってもよい。
例えば、実施形態では、第1酸化狭窄層22および第2酸化狭窄層28が、活性層21と上部p型DBR層25との間に形成される例を示したが、図15に示すように、第1酸化狭窄層22および第2酸化狭窄層28が、活性層21と下部n型DBR層24との間に形成される場合であっても、実効的な電流狭窄領域の形状の自由度を高めることができる。また、図16に示すように、第1酸化狭窄層22が活性層21と下部n型DBR層24との間に形成され、第2酸化狭窄層28が活性層21と上部p型DBR層25との間に形成される場合であっても実効的な電流狭窄領域の形状の自由度を高めることができる。よって、活性層21近傍で電流狭窄をすることが可能となる。
また、実施形態では、半導体発光素子1の製造方法として第2酸化狭窄層28がスペーサー層33と上部p型DBR層25との間に形成される例を示したが、スペーサー層33を形成せずに、第2酸化狭窄層28を多層膜の上部p型DBR層25の層間に形成する場合であっても、実効的な電流狭窄領域の形状の自由度を高めることができる。
また、実施形態では、第1酸化狭窄領域22bおよび第2酸化狭窄領域28bの半導体積層方向に直交する面での形状を正方形として説明したが、酸化狭窄領域の形状は正方形に限られるものでは無く、例えば、矩形であっても実効的な電流狭窄領域の形状の自由度を高めることができる。
また、実施形態では、第1酸化狭窄領域22bおよび第2酸化狭窄領域28bの半導体積層方向に直交する面での断面積を同一として説明したが、酸化狭窄領域の断面積が同一で無い場合であっても実効的な電流狭窄領域の形状の自由度を高めることができる。
また、実施形態および図15,16の変形例では、第1酸化狭窄層22が第2酸化狭窄層28よりも基板側に位置する例を示したが、第1酸化狭窄層22と第2酸化狭窄層28とを入れ替えた構成であっても、実効的な電流狭窄領域の形状の自由度を高めることができる。
また、実施形態および図15,16の変形例では、メサ部20の形状が円柱状である半導体発光素子1及びその製造方法について説明したが、メサ部20の水平方向の断面は円形であるものに限られず、矩形であっても実効的な電流狭窄領域の形状の自由度を高めることができる。但し、メサ部20の形状が円柱状の方が、二つの酸化狭窄層の面方位を整合させることが容易であるため、製造が容易である。
また、実施形態および図15,16の変形例では、メサ部20が一つより構成される半導体発光素子1及びその製造方法について説明したが、メサ部20の数に限定されず、メサ部20を複数備え、アレイ化して構成される半導体発光素子に適用した場合であっても、実効的な電流狭窄領域の形状の自由度を高めることができる。
さらに、実施形態および図15,16の変形例では、n型の基板11を用いた半導体発光素子1及びその製造方法について説明したが、p型の基板を用いて、実施形態のn型とp型を入れ替えて構成される半導体発光素子に適用した場合であっても、実効的な電流狭窄領域の形状の自由度を高めることができる。
本実施形態に係る半導体発光素子1の構成を示す上面図である。 図1に示した半導体発光素子1のII−II線における側断面図である。 図2に示した半導体発光素子1の側断面図のメサ部20及びその周辺における層構造を示す拡大図である。 図1に示す半導体発光素子1の第1酸化狭窄層22を示す断面図である。 図1に示す半導体発光素子1の第2酸化狭窄層28を示す断面図である。 図1に示す半導体発光素子1のメサ部20上方からみた実行的な酸化狭窄領域29を示す説明図である。 図1に示す半導体発光素子1の半導体層形成工程を示す側断面図である。 図1に示す半導体発光素子1のメサ部形成工程を示す側断面図である。 図1に示す半導体発光素子1の酸化工程を示す側断面図である。 図1に示す半導体発光素子1のパッシベーション膜形成工程を示す側断面図である。 図1に示す半導体発光素子1のp型コンタクト電極形成工程を示す側断面図である。 図1に示す半導体発光素子1の絶縁膜形成工程を示す側断面図である。 図1に示す半導体発光素子1の電極部材形成工程を示す側断面図である。 図1に示す半導体発光素子1のn型コンタクト電極形成工程を示す側断面図である。 図1に示す半導体発光素子1の変形例である。 図1に示す半導体発光素子1の変形例である。
符号の説明
1…半導体発光素子、11…基板、20…メサ部、21…活性層、22,28…酸化狭窄層(第1,第2の酸化狭窄層)、22b,28b…酸化狭窄領域(第1,第2酸化狭窄領域)、24,25…DBR層(第1,第2のミラー層)、26,27…クラッド層、41…絶縁膜、50…電極部材。

Claims (7)

  1. 基板と、
    前記基板上に形成され、電流が供給されることによって発光する領域を有する活性層と、
    前記活性層よりも前記基板側に配置される第1のミラー層と、
    前記第1のミラー層との間に前記活性層が介在して配置される第2のミラー層と、
    半導体積層方向に直交する面での断面の形状が矩形の第1電流狭窄領域を有する第1の電流狭窄層と、
    半導体積層方向に直交する面での断面の形状が矩形の第2電流狭窄領域を有する第2の電流狭窄層と、
    を備え、
    前記第2の電流狭窄層において、前記第2電流狭窄領域は前記第1電流狭窄領域に対して半導体積層方向に直交する面内で45°回転した形状であること、
    を特徴とする半導体発光素子。
  2. 前記第1の電流狭窄層および前記第2の電流狭窄層は、前記活性層とn型の導電型を有する前記第1のミラー層との間に配置されること、
    を特徴とする請求項1に記載の半導体発光素子。
  3. 前記第1の電流狭窄層および前記第2の電流狭窄層は、前記活性層とp型の導電型を有する前記第2のミラー層との間に配置されること、
    を特徴とする請求項1に記載の半導体発光素子。
  4. 前記第1の電流狭窄層は、前記活性層とn型の導電型を有する前記第1のミラー層との間に配置され、
    前記第2の電流狭窄層は、前記活性層とp型の導電型を有する前記第2のミラー層との間に配置されること、
    を特徴とする請求項1に記載の半導体発光素子。
  5. 前記第1電流狭窄領域および前記第2電流狭窄領域は、半導体積層方向に直交する面での断面の形状が正方形であること、
    を特徴とする請求項1〜4の何れか一項に記載の半導体発光素子。
  6. 前記第2電流狭窄領域は、半導体積層方向に直交する面での断面の面積が前記第1電流狭窄領域の半導体積層方向に直交する面での断面の面積と同一であること、
    を特徴とする請求項1〜5の何れか一項に記載の半導体発光素子。
  7. 前記活性層から出力された光は、前記第1のミラー層および前記第2のミラー層により形成される共振器構造によって所定の共振波長を有し、半導体積層方向に前記基板と反対側へ出射されることを特徴とする請求項1〜6の何れか一項に記載の半導体発光素子。
JP2007151773A 2007-06-07 2007-06-07 半導体発光素子 Expired - Fee Related JP5087321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007151773A JP5087321B2 (ja) 2007-06-07 2007-06-07 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007151773A JP5087321B2 (ja) 2007-06-07 2007-06-07 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2008305975A true JP2008305975A (ja) 2008-12-18
JP5087321B2 JP5087321B2 (ja) 2012-12-05

Family

ID=40234422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007151773A Expired - Fee Related JP5087321B2 (ja) 2007-06-07 2007-06-07 半導体発光素子

Country Status (1)

Country Link
JP (1) JP5087321B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019195A (ja) * 2010-06-11 2012-01-26 Ricoh Co Ltd 面発光レーザ素子、面発光レーザアレイ、光走査装置、画像形成装置及び面発光レーザ素子の製造方法
WO2023248628A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 発光素子、電子機器、および発光素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249719A (ja) * 2002-02-26 2003-09-05 Toshiba Corp 面発光型半導体発光素子
JP2006120881A (ja) * 2004-10-22 2006-05-11 Sony Corp 面発光型半導体レーザ素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249719A (ja) * 2002-02-26 2003-09-05 Toshiba Corp 面発光型半導体発光素子
JP2006120881A (ja) * 2004-10-22 2006-05-11 Sony Corp 面発光型半導体レーザ素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019195A (ja) * 2010-06-11 2012-01-26 Ricoh Co Ltd 面発光レーザ素子、面発光レーザアレイ、光走査装置、画像形成装置及び面発光レーザ素子の製造方法
WO2023248628A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 発光素子、電子機器、および発光素子の製造方法

Also Published As

Publication number Publication date
JP5087321B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
US8385381B2 (en) Vertical cavity surface emitting laser
JP5326677B2 (ja) 半導体レーザおよびその製造方法
US7675956B2 (en) Vertical cavity surface emitting laser and method for manufacturing the same
JP3748807B2 (ja) 電気光学的特性が改善された半導体光放出装置及びその製造方法
US7924899B2 (en) Vertical-cavity surface-emitting laser diode (VCSEL), method for fabricating VCSEL, and optical transmission apparatus
US20090032908A1 (en) Semiconductor device and method of manufacturing it
JP2019016750A (ja) 半導体レーザ素子
US8435815B2 (en) Surface-emitting semiconductor laser and manufacturing method thereof
US20150099317A1 (en) Surface emitting semiconductor laser, surface emitting semiconductor laser array, surface emitting semiconductor laser device, optical transmission device, information processing apparatus, and method of producing surface emitting semiconductor laser
JP4548345B2 (ja) 面発光型半導体レーザ
JP2011142252A (ja) 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
WO2017212887A1 (ja) 垂直共振器面発光レーザ
US8085827B2 (en) Vertical cavity surface emitting laser and method of manufacturing the same
CN113574751A (zh) 垂直腔面发射激光器件
US20200091683A1 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
US8228964B2 (en) Surface emitting laser, surface emitting laser array, and image formation apparatus
US8467427B2 (en) Light emitting and receiving device
JP4224981B2 (ja) 面発光半導体レーザ素子およびその製造方法
JP5087321B2 (ja) 半導体発光素子
JP6004063B1 (ja) 面発光型半導体レーザ素子の製造方法
JP5006242B2 (ja) 面発光半導体レーザ素子
US20230006421A1 (en) Vertical cavity surface emitting laser element, vertical cavity surface emitting laser element array, vertical cavity surface emitting laser module, and method of producing vertical cavity surface emitting laser element
US8311073B2 (en) Semiconductor laser, semiconductor laser device, and fabrication method of semiconductor laser
KR101013422B1 (ko) 면발광형 반도체 레이저소자 및 그 제조방법
JP4879094B2 (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees