JP2008301384A - Filter and noise restriction system - Google Patents

Filter and noise restriction system Download PDF

Info

Publication number
JP2008301384A
JP2008301384A JP2007147697A JP2007147697A JP2008301384A JP 2008301384 A JP2008301384 A JP 2008301384A JP 2007147697 A JP2007147697 A JP 2007147697A JP 2007147697 A JP2007147697 A JP 2007147697A JP 2008301384 A JP2008301384 A JP 2008301384A
Authority
JP
Japan
Prior art keywords
coil
input
nth
winding
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007147697A
Other languages
Japanese (ja)
Other versions
JP4872131B2 (en
Inventor
Yusuke Isozumi
勇介 五十棲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007147697A priority Critical patent/JP4872131B2/en
Publication of JP2008301384A publication Critical patent/JP2008301384A/en
Application granted granted Critical
Publication of JP4872131B2 publication Critical patent/JP4872131B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a filter and a noise restriction system capable of restricting the generation of common mode noise by correcting unbalancing of a difference signal at a connection portion between a power supply plug and an outlet. <P>SOLUTION: The filter 1 has a first to nth input terminals 11 to 1n, an input terminal 20, a first and second output terminals 21, 22, and a first to nth common mode chalk coil parts 31 to 3n. The first and nth common mode chalk coil parts 31 to 3n output differential signals S1, S2 changing their balance. A comparison calculation part 51 of a controller 5 compares the balance of fedback reflection difference signals S1', S2' and the previous balance in a recording part 52. An input switching part 53 is controlled such that when the balance is higher than the previous balance, difference signals S1, S2 are output from the next stage common mode chalk coil part while when the balance is lower than the previous one, the same are output from the previous stage common mode chalk coil part. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、PLC(Power Line Communication:電力線通信)に利用される電力線上に生じるコモンモードノイズを除去するためのフィルタ及びノイズ抑制システムに関するものである。   The present invention relates to a filter and a noise suppression system for removing common mode noise generated on a power line used for PLC (Power Line Communication).

近年、家宅やビル等に張り巡らされている電力線を利用して、LAN等のネットワークを、宅内やオフィス内に構築するPLCが普及している。この通信方式は、PLCアダプタをパーソナルコンピュータ(以下単に「パソコン」と記す)等と電力線コンセントとの間に介在させ、PLCアダプタの電源プラグを壁等のコンセントに接続することで、電力線を媒体とした通信を可能にする方式である。しかし、PLCは、本来通信路として設計されていない電力線を通信路として使用するため、より厳重なノイズ抑制対策が必要となる。
そこで、例えば特許文献1に開示の技術のように、電力線上のコモンモードノイズを除去する通信用トランスが提案されている。
このトランスは、1対の巻線とこれら1対の巻線の間に巻回された付加巻線とを有し、付加巻線の途中部分を一定電位に電気接続した構成をしている。かかる構成により、電力に乗せた1対の差動信号の平衡度を維持しつつ、コモンモードノイズ除去性能を向上させるようにしている。
2. Description of the Related Art In recent years, PLCs that construct a network such as a LAN in a home or office by using a power line stretched around a house or a building have become widespread. In this communication method, a PLC adapter is interposed between a personal computer (hereinafter simply referred to as “PC”) and a power line outlet, and a power plug of the PLC adapter is connected to an outlet such as a wall so that the power line is used as a medium. It is a method that enables the communication. However, since PLC uses a power line that is not originally designed as a communication path as a communication path, more stringent noise suppression measures are required.
Thus, for example, as in the technique disclosed in Patent Document 1, a communication transformer that removes common mode noise on a power line has been proposed.
This transformer has a pair of windings and an additional winding wound between the pair of windings, and has a configuration in which a middle portion of the additional winding is electrically connected to a constant potential. With this configuration, the common mode noise removal performance is improved while maintaining the balance of the pair of differential signals carried on the electric power.

特開2005−150198号公報JP 2005-150198 A

しかし、上述した従来の技術では次のような問題がある。
上記従来のトランスは、電源プラグとコンセントとの接続状態時における条件を考慮せずに、電力に乗せた1対の差動信号の平衡性を維持しつつ、外部から侵入したコモンモードノイズを除去する構成である。
しかしながら、電源プラグとコンセントとが接続されている状態では、当該接続部分における正極側のインピーダンスと負極側のインピーダンスが異なっているため、トランスから折角平衡な差動信号を出力しても、差動信号の振幅や位相が、かかる電源プラグとコンセントとの接続部分で変化して、1対の差動信号間の平衡性が崩れてしまう。この結果、かかる接続部分において、差動信号の反射が生じ、極めて大きなコモンモードノイズが発生するという問題がある。
しかも、電源プラグとコンセントとの接続部分のインピーダンスの相違は各コンセント毎に異なるので、差動信号の平衡性の崩れも各コンセント毎に異なることとなり、巻き数形式が単一の従来のトランスでは、平衡性の崩れを修正することは困難である。
However, the conventional techniques described above have the following problems.
The conventional transformer eliminates common mode noise that has entered from the outside while maintaining the balance of a pair of differential signals on the power without considering the conditions when the power plug and outlet are connected. It is the structure to do.
However, when the power plug and the outlet are connected, the impedance on the positive electrode side and the impedance on the negative electrode side in the connection part are different. The amplitude and phase of the signal change at the connection portion between the power plug and the outlet, and the balance between the pair of differential signals is lost. As a result, there is a problem in that the differential signal is reflected in such a connection portion and extremely large common mode noise is generated.
Moreover, since the difference in impedance at the connection between the power plug and the outlet is different for each outlet, the balance of the differential signal balance is also different for each outlet. It is difficult to correct the imbalance.

この発明は、上述した課題を解決するためになされたもので、電源プラグとコンセントとの接続部分における差動信号の平衡性の崩れを是正して、コモンモードノイズの発生を抑制可能なフィルタ及びノイズ抑制システムを提供することを目的とする。   The present invention has been made to solve the above-described problem, and a filter capable of correcting the collapse of the balance of the differential signal at the connection portion between the power plug and the outlet and suppressing the occurrence of common mode noise. An object is to provide a noise suppression system.

上記課題を解決するために、請求項1の発明は、1対の差動信号が乗せられた電力線上に設けられるフィルタであって、1対の差動信号の一方の差動信号を入力するためのn数の第1〜第n入力端子(nは3以上の自然数)と、他方の差動信号を入力するための1つの入力端子と、一方の差動信号を出力するための第1出力端子と、他方の差動信号を出力するための第2出力端子と、第1コイルに対する第2コイルの巻き数比がそれぞれ異なるn数の第1〜第nコモンモードチョークコイル部とを備え、第1〜第nコモンモードチョークコイル部におけるn数の第1コイルの入力端を、n数の第1〜第n入力端子にそれぞれ接続すると共に、n数の第2コイルの入力端を、1つの入力端子に接続し、第1〜第nコモンモードチョークコイル部のn数の第1コイルの出力端を、第1出力端子に接続すると共に、n数の第2コイルの出力端を、第2出力端子に接続した構成とする。
かかる構成により、第1及び第2出力端子側を電力線のコンセントに接続し、平衡な1対の差動信号のうちの一方の差動信号を第1〜第n入力端子の第m(1≦m≦n)入力端子に入力すると共に、他方の差動信号を1つの入力端子に入力すると、一方及び他方の差動信号が、第mコモンモードチョークコイル部の第1及び第2コイルにそれぞれ入力された後、第1及び第2出力端子から出力される。そして、出力された1対の差動信号が当該第mコモンモードチョークコイル部の第1コイルに対する第2コイルの巻き数比に対応した度合いで不平衡になり、その一部がコンセントで反射されて戻ってくる。このとき、コンセントによって反射された差動信号はコンセントによってその不平衡度合いが打ち消されて、所望の平衡度になる場合がある。したがって、反射されてきた1対の差動信号が所望の平衡度を有している場合には、一方の差動信号を第m入力端子に入力する状態を維持する。そして、反射差動信号が所望平衡度でない場合には、一方の差動信号を第m入力端子と異なる別の入力端子に入力するようにする。以下同様にして、反射されてきた1対の差動信号が所望の平衡度になるまで、差動信号を入力する入力端子を変更する。そして、反射されてきた1対の差動信号が所望の平衡度を有している場合には、差動信号の入力をその第q(q≠m)入力端子に固定する。これにより、コンセントを通った1対の差動信号が所望の平衡度を維持することとなる。また、コンセント側から出力された差動信号はコンセントによって不平衡な状態に変化して、第1及び第2出力端子に入力される。すると、第qコモンモードチョークコイル部によって、平衡な差動信号に逆変換され、上記第q入力端子と上記1つの入力端子とから出力される。
In order to solve the above-mentioned problems, the invention of claim 1 is a filter provided on a power line on which a pair of differential signals is placed, and inputs one differential signal of the pair of differential signals. N first to n-th input terminals (n is a natural number of 3 or more), one input terminal for inputting the other differential signal, and a first for outputting one differential signal An output terminal; a second output terminal for outputting the other differential signal; and n number of first to n-th common mode choke coil units each having a different winding ratio of the second coil to the first coil. The input terminals of the n number of first coils in the first to nth common mode choke coil sections are connected to the n number of first to nth input terminals, respectively, and the input terminals of the n number of second coils are connected to each other. Connected to one input terminal, the first to nth common mode choke coil The output end of the n number of first coils, as well as connected to the first output terminal, an output terminal of the n number of the second coil, a configuration that is connected to the second output terminal.
With this configuration, the first and second output terminal sides are connected to the outlet of the power line, and one of the balanced pair of differential signals is connected to the m-th (1 ≦ n) of the first to n-th input terminals. m ≦ n) When the other differential signal is inputted to one input terminal while being inputted to the input terminal, one and the other differential signals are respectively applied to the first and second coils of the m-th common mode choke coil section. After being input, it is output from the first and second output terminals. Then, the output pair of differential signals becomes unbalanced at a degree corresponding to the turn ratio of the second coil to the first coil of the m-th common mode choke coil portion, and a part thereof is reflected by the outlet. Come back. At this time, the unbalanced degree of the differential signal reflected by the outlet may be canceled by the outlet, resulting in a desired balance. Therefore, when the reflected pair of differential signals has a desired balance, the state where one differential signal is input to the mth input terminal is maintained. When the reflected differential signal does not have the desired balance, one differential signal is input to another input terminal different from the m-th input terminal. In the same manner, the input terminal for inputting the differential signal is changed until the reflected pair of differential signals has a desired balance. When the reflected differential signal pair has a desired balance, the differential signal input is fixed to the qth (q ≠ m) input terminal. As a result, a pair of differential signals passing through the outlet maintains a desired balance. Further, the differential signal output from the outlet side changes to an unbalanced state by the outlet and is input to the first and second output terminals. Then, the q-th common mode choke coil unit converts the signal back to a balanced differential signal and outputs it from the q-th input terminal and the one input terminal.

請求項2の発明は、請求項1に記載のフィルタにおいて、一方端に鍔部を有するコアの他方端から一方端の鍔部に向かって、n数の第1〜第n鍔部を順に所定間隔で配設することにより、隣り合う鍔部に挟まれたn数の巻芯部を形成し、第1〜第n入力端子を、第1〜第n鍔部にそれぞれ設けると共に、1つ入力端子を第1鍔部に設け、且つ第1出力端子と第2出力端子とを、一方端の鍔部に設け、1本の巻線を、両端を1つの入力端子と第2出力端子に接続した状態で、n数の巻芯部に巻回し、第1巻線を、両端を第1入力端子と第1出力端子に接続した状態で、n数の巻芯部に巻回して、第1巻線と1本の巻線とを第1コイルと第2コイルとする第1コモンモードチョークコイル部を構成し、同様に、n−1本の第2〜第n巻線の一方端を、順に第2〜第n入力端子に接続すると共に、第2〜第n巻線を、順にn−1数〜1数の巻芯部に巻回して、n−1数の他方端を、第1出力端子に接続し、第2〜第n巻線と1本の巻線とを第1コイルと第2コイルとする第2〜第nコモンモードチョークコイル部を構成した構成とする。   According to a second aspect of the present invention, in the filter according to the first aspect, n number of first to nth flanges are sequentially specified from the other end of the core having the flange at one end toward the flange at the one end. By arranging at intervals, n number of core portions sandwiched between adjacent flanges are formed, and the first to nth input terminals are provided in the first to nth flanges, respectively, and one input is made. The terminal is provided on the first flange, the first output terminal and the second output terminal are provided on the flange on one end, and one winding is connected to one input terminal and the second output terminal on both ends. In this state, the first winding is wound around the n number of core portions in a state where both ends are connected to the first input terminal and the first output terminal. A first common mode choke coil portion having a winding and one winding as a first coil and a second coil is configured, and similarly, one end of n−1 second to nth windings Are connected to the second to nth input terminals in order, and the second to nth windings are wound around the n-1 to 1 cores in order, and the other end of the n-1 number is The second to n-th common mode choke coil section is configured to be connected to one output terminal and have the second to n-th windings and one winding as the first coil and the second coil.

請求項3の発明は、請求項2に記載のフィルタにおいて、1本の巻線を最内側にした状態で、巻芯部の径方向に1本の巻線,第1〜第n巻線の順で積み上がるように、1本の巻線、第1〜第n巻線を巻芯部に巻回した構成とする。   According to a third aspect of the present invention, in the filter according to the second aspect, in the state in which one winding is at the innermost side, one winding, the first to nth windings in the radial direction of the core portion. It is set as the structure which wound one winding and the 1st-nth coil | winding around the winding core part so that it may pile up in order.

請求項4の発明は、請求項2に記載のフィルタにおいて、1本の巻線、第1〜第n巻線の順でコアの長さ方向に並ぶように、1本の巻線、第1〜第n巻線を巻芯部に巻回した構成とする。   According to a fourth aspect of the present invention, in the filter according to the second aspect, the single winding, the first winding is arranged so that the single winding and the first to n-th windings are arranged in the length direction of the core. -It is set as the structure which wound the nth coil | winding around the winding core part.

請求項5の発明は、請求項1に記載のフィルタにおいて、積層方向で対向する1対のコイルが内部に形成された積層体と、この積層体の外部に形成された第1〜第n入力端子と1つの入力端子と第1出力端子と第2出力端子とを備え、1対のコイルにおける一方のコイルの一方端を、第1入力端子に接続すると共に、他方端を第1出力端子に接続し、且つ、一方端から他方端に向かって順にn−1本の引出線をコイルの中途から引き出して、第2〜第n入力端子にそれぞれ接続し、1対のコイルにおける他方のコイルの一方端を、1本の入力端子に接続すると共に、他方端を第2出力端子に接続して、一方のコイルの第1入力端子と第1出力端子との間のコイル部分を第1コイルとし且つ他方のコイルを第2コイルとした第1コモンモードチョークコイル部を構成し、同様に、一方のコイルの第2〜n入力端子と第1出力端子との間のコイル部分をそれぞれ第1コイルとし且つ他方のコイルを第2コイルとした第2〜nコモンモードチョークコイル部を構成した。   According to a fifth aspect of the present invention, in the filter according to the first aspect, a laminated body in which a pair of coils facing each other in the laminating direction is formed inside, and first to nth inputs formed outside the laminated body. A terminal, one input terminal, a first output terminal, and a second output terminal, wherein one end of one of the pair of coils is connected to the first input terminal, and the other end is connected to the first output terminal. N-1 lead wires are drawn out from the middle of the coil in order from one end to the other end and connected to the second to nth input terminals, respectively, and the other coil of the pair of coils is connected. One end is connected to one input terminal, the other end is connected to the second output terminal, and the coil portion between the first input terminal and the first output terminal of one coil is defined as the first coil. And a first common mode chip in which the other coil is a second coil. In the same manner, the coil portions between the second to n input terminals and the first output terminal of one coil are respectively the first coil and the second coil is the second coil. A common mode choke coil was constructed.

請求項6の発明に係るノイズ抑制システムは、請求項1ないし請求項5のいずれかに記載のフィルタと、一方の差動信号をフィルタの第1〜第n入力端子のいずれかに入力すると共に、他方の差動信号を1つの入力端子に入力し、フィルタの第1出力端子と第2出力端子とから出力され後、帰還されてきた1対の差動信号を入力し、フィルタの第1〜第n入力端子のうち、帰還されてきた1対の差動信号の平衡度に対応した入力端子に、一方の差動信号を入力するコントローラとを備える構成とした。
かかる構成により、コントローラによって、平衡な1対の差動信号のうちの一方の差動信号がフィルタの第1〜第n入力端子の第m(1≦m≦n)入力端子に入力されると共に、他方の差動信号がフィルタの1つの入力端子に入力される。すると、一方及び他方の差動信号が、フィルタの第mコモンモードチョークコイル部の第1及び第2コイルにそれぞれ入力され、1対の差動信号が第1及び第2出力端子から出力される。そして、コンセントによって反射された差動信号が、コントローラに帰還され、コントローラによって、この1対の差動信号が所望の平衡度を有していると判断された場合には、一方の差動信号を第m入力端子に入力する状態が維持される。そして、反射差動信号が所望平衡度でないと判断された場合には、コントローラによって、一方の差動信号が第m入力端子と異なる別の入力端子に入力されるように制御される。以下同様にして、反射されてきた1対の差動信号が所望の平衡度になるまで、差動信号を入力する入力端子が変更される。そして、反射されてきた1対の差動信号が所望の平衡度を有していると判断された場合には、差動信号の入力がその第q(q≠m)入力端子に固定される。
A noise suppression system according to a sixth aspect of the invention includes the filter according to any one of the first to fifth aspects and one of the differential signals input to any of the first to nth input terminals of the filter. The other differential signal is input to one input terminal, and the pair of differential signals fed back after being output from the first output terminal and the second output terminal of the filter are input to the first filter terminal. The controller includes a controller that inputs one differential signal to an input terminal corresponding to the balance of the pair of differential signals that have been fed back among the nth input terminals.
With this configuration, the controller inputs one differential signal of the balanced pair of differential signals to the mth (1 ≦ m ≦ n) input terminals of the first to nth input terminals of the filter. The other differential signal is input to one input terminal of the filter. Then, one and the other differential signals are input to the first and second coils of the m-th common mode choke coil portion of the filter, respectively, and a pair of differential signals are output from the first and second output terminals. . Then, the differential signal reflected by the outlet is fed back to the controller, and if the controller determines that the pair of differential signals has a desired balance, one differential signal is returned. Is input to the mth input terminal. When it is determined that the reflected differential signal does not have the desired balance, the controller controls the one differential signal to be input to another input terminal different from the m-th input terminal. In the same manner, the input terminal for inputting the differential signal is changed until the reflected pair of differential signals has a desired balance. When it is determined that the reflected differential signal pair has a desired balance, the differential signal input is fixed to the qth (q ≠ m) input terminal. .

以上詳しく説明したように、この発明のフィルタによれば、コンセントによって反射された差動信号を平衡にするような不平衡な差動信号を出力して、コンセントを通る差動信号を平衡にすることができる構成にしたので、コンセント部分で生じるコモンモードノイズの発生を大幅に抑制することができるという優れた効果がある。
また、この発明のノイズ抑制システムによれば、コンセントによって反射された差動信号を平衡にするような不平衡な差動信号を出力するまでの処理を自動的に行うことができるという効果がある。
As described above in detail, according to the filter of the present invention, an unbalanced differential signal that balances the differential signal reflected by the outlet is output, and the differential signal passing through the outlet is balanced. Therefore, it is possible to greatly suppress the occurrence of common mode noise generated at the outlet portion.
In addition, according to the noise suppression system of the present invention, it is possible to automatically perform processing until outputting an unbalanced differential signal that balances the differential signal reflected by the outlet. .

以下、この発明の最良の形態について図面を参照して説明する。   The best mode of the present invention will be described below with reference to the drawings.

図1は、この発明の第1実施例に係るフィルタを備えたノイズ抑制システムを示すブロック図である。
図1に示すように、このノイズ抑制システムは、フィルタ1とコントローラ5とを備える。
FIG. 1 is a block diagram showing a noise suppression system including a filter according to a first embodiment of the present invention.
As shown in FIG. 1, the noise suppression system includes a filter 1 and a controller 5.

フィルタ1は、PLCアダプタ等によって1対の差動信号が乗せられた電力線上に設けられるフィルタであって、n数の第1〜第n入力端子11〜1nと、1つの入力端子20と、第1出力端子21と、第2出力端子22と、第1〜第nコモンモードチョークコイル部31〜3nとを有している。   The filter 1 is a filter provided on a power line on which a pair of differential signals is placed by a PLC adapter or the like, and includes n first to n-th input terminals 11 to 1n, one input terminal 20, It has the 1st output terminal 21, the 2nd output terminal 22, and the 1st-nth common mode choke coil parts 31-3n.

第1〜第n入力端子11〜1nは、後述する1対の差動信号S1,S2の一方の差動信号S1を入力するための端子であり、入力端子20は、他方の差動信号S2を入力するための端子である。また、第1出力端子21は、差動信号S1を出力するための端子であり、第2出力端子22は、差動信号S2を出力するための端子である。   The first to n-th input terminals 11 to 1n are terminals for inputting one differential signal S1 of a pair of differential signals S1 and S2 described later, and the input terminal 20 is the other differential signal S2. Is a terminal for inputting. The first output terminal 21 is a terminal for outputting the differential signal S1, and the second output terminal 22 is a terminal for outputting the differential signal S2.

第1〜第nコモンモードチョークコイル部31〜3nは、入力された差動信号S1,S2の平衡度を変えて出力するための部分であり、その第1コイルに対する第2コイルの巻き数比を異ならしめている。
具体的には、第1コモンモードチョークコイル部31の第1コイル31aに対する第2コイル31bの巻き数比を、「1:1」に設定した。そして、この第1コモンモードチョークコイル部31の第1コイル31aの入力端を第1入力端子11に接続すると共に、第2コイル31bの入力端を入力端子20に接続した。また、第1コイル31aの出力端を第1出力端子21に接続すると共に、第2コイル31bの出力端を第2出力端子22に接続した。
これにより、第1コモンモードチョークコイル部31が、第1入力端子11,入力端子20から入力した平衡な差動信号S1,S2を、平衡状態を維持したまま、第1出力端子21,第2出力端子22から出力させることができるようにした。
また、第2コモンモードチョークコイル部32の第1コイル32aに対する第2コイル32bの巻き数比を、「1:2」に設定した。そして、この第2コモンモードチョークコイル部32の第1コイル32aの入力端を第2入力端子12に接続すると共に、第2コイル32bの入力端を入力端子20に接続した。また、第1コイル32aの出力端を第1出力端子21に接続すると共に、第2コイル32bの出力端を第2出力端子22に接続した。
これにより、第2コモンモードチョークコイル部32が、第1入力端子12,入力端子20から入力した平衡な差動信号S1,S2を、僅かに不平衡な状態にして、第1出力端子21,第2出力端子22から出力させることができるようにした。
以下同様にして、第nコモンモードチョークコイル部3nの第1コイル3naに対する第2コイル3nbの巻き数比を、「1:n」に設定した。そして、この第nコモンモードチョークコイル部3nの第1コイル3naの入力端を第n入力端子1nに接続すると共に、第2コイル3nbの入力端を入力端子20に接続した。また、第1コイル3naの出力端を第1出力端子21に接続すると共に、第2コイル3nbの出力端を第2出力端子22に接続した。
これにより、第nコモンモードチョークコイル部3nが、第1入力端子1n,入力端子20から入力した平衡な差動信号S1,S2を、最も大きな不平衡状態にして、第1出力端子21,第2出力端子22から出力させることができるようにした。
すなわち、出力される差動信号S1,S2の不平衡の度合いが、第1コモンモードチョークコイル部31で最も低く、第2コモンモードチョークコイル部32から第nコモンモードチョークコイル部3nにいくに従って、高くなるように、第1〜第nコモンモードチョークコイル部31〜3nの巻き数比を設定した。
The first to n-th common mode choke coil sections 31 to 3n are portions for changing and outputting the balance of the input differential signals S1 and S2, and the turn ratio of the second coil to the first coil. Are different.
Specifically, the turn ratio of the second coil 31b to the first coil 31a of the first common mode choke coil portion 31 was set to “1: 1”. The input end of the first coil 31 a of the first common mode choke coil unit 31 was connected to the first input terminal 11, and the input end of the second coil 31 b was connected to the input terminal 20. Further, the output end of the first coil 31 a was connected to the first output terminal 21, and the output end of the second coil 31 b was connected to the second output terminal 22.
As a result, the first common mode choke coil unit 31 receives the balanced differential signals S1 and S2 input from the first input terminal 11 and the input terminal 20 while maintaining the balanced state. The output can be output from the output terminal 22.
Further, the turn ratio of the second coil 32b to the first coil 32a of the second common mode choke coil portion 32 is set to “1: 2”. The input end of the first coil 32 a of the second common mode choke coil portion 32 was connected to the second input terminal 12, and the input end of the second coil 32 b was connected to the input terminal 20. Further, the output end of the first coil 32 a was connected to the first output terminal 21, and the output end of the second coil 32 b was connected to the second output terminal 22.
As a result, the second common mode choke coil unit 32 causes the balanced differential signals S1 and S2 input from the first input terminal 12 and the input terminal 20 to be in a slightly unbalanced state. An output can be made from the second output terminal 22.
Similarly, the turn ratio of the second coil 3nb to the first coil 3na of the nth common mode choke coil portion 3n was set to “1: n”. The input terminal of the first coil 3na of the nth common mode choke coil unit 3n was connected to the nth input terminal 1n, and the input terminal of the second coil 3nb was connected to the input terminal 20. Further, the output end of the first coil 3na was connected to the first output terminal 21, and the output end of the second coil 3nb was connected to the second output terminal 22.
As a result, the n-th common mode choke coil unit 3n sets the balanced differential signals S1 and S2 input from the first input terminal 1n and the input terminal 20 to the largest unbalanced state, so that the first output terminal 21 and the first output terminal 21 Two output terminals 22 can be output.
That is, the degree of unbalance of the output differential signals S1 and S2 is the lowest in the first common mode choke coil unit 31, and as it goes from the second common mode choke coil unit 32 to the nth common mode choke coil unit 3n. The turn ratio of the first to nth common mode choke coil portions 31 to 3n was set so as to be higher.

上記のような電気的構成のフィルタ1は、巻線型フィルタである。
図2は、第1実施例のフィルタ1のコアを示す側面図であり、図3は、フィルタ1の巻線を破断して示す概略断面図である。
図2に示すように、コア2は、磁性体で形成されたボビン状の部材であり、左端の鍔部2Aとn数の第1〜第n鍔部2A1〜2Anとを有している。
具体的には、第1〜第n鍔部2A1〜2Anを、コア2の右端から左端の鍔部2Aに向かって、順に所定間隔で配設して、n数の巻芯部2B1〜2Bnを、第1〜第n鍔部2A1〜2An,鍔部2A間に形成した。
そして、第1〜第n入力端子11〜1nを、第1〜第n鍔部2A1〜2Anにそれぞれ形成し、1つ入力端子20を第1鍔部2A1に形成した。また、第1出力端子21と第2出力端子22とを、左端の鍔部2Aにそれぞれ形成した。
The filter 1 having the electrical configuration as described above is a wire wound filter.
FIG. 2 is a side view showing the core of the filter 1 of the first embodiment, and FIG. 3 is a schematic cross-sectional view showing the winding of the filter 1 cut away.
As shown in FIG. 2, the core 2 is a bobbin-shaped member formed of a magnetic material, and has a left end flange 2 </ b> A and n number of first to nth flanges 2 </ b> A <b> 1 to 2An.
Specifically, the first to n-th flange portions 2A1 to 2An are arranged at predetermined intervals in order from the right end of the core 2 toward the left-end flange portion 2A, and n number of core portions 2B1 to 2Bn are arranged. The first to nth flange portions 2A1 to 2An and the flange portion 2A are formed.
And the 1st-nth input terminals 11-1n were formed in the 1st-nth collar part 2A1-2An, respectively, and one input terminal 20 was formed in 1st collar part 2A1. Moreover, the 1st output terminal 21 and the 2nd output terminal 22 were each formed in the collar part 2A of the left end.

図3に示すように、1本の巻線3Aとn本の第1〜第n巻線3A1〜3Anとを上記のと如き構造のコア2に巻回した。なお、図3において、各巻線の区別を容易にするため、数字「0」,「1」,「2」〜「n」を各巻線の断面に挿入した。ここで、数字「0」,「1」,「2」〜「n」は、順に巻線3A,第1巻線3A1,第2巻線3A2〜第n巻線3Anを示す。
具体的には、1本の巻線3Aを最内側に配した状態で、巻線3A、第1〜第n巻線3A1〜3Anを、巻線3A,第1〜第n巻線3A1〜3Anの順で巻芯部2B1〜2Bnの径方向に積み上がるように、巻芯部2B1〜2Bnに巻回した。
詳しくは、1本の巻線3Aをn数の巻芯部2B1〜2Bnに巻回して、この巻線3Aの両端を1つの入力端子20と第2出力端子22に接続した。
しかる後、第1巻線3A1をn数の巻芯部2B1〜2Bnに巻回して、その両端を第1入力端子11と第1出力端子21とに接続した。これにより、第1巻線3A1を第1コイル31aとし、1本の巻線3Aを第2コイル31bとする第1コモンモードチョークコイル部31を構成した。
次に、第2巻線3A2をn−1数の巻芯部2B2〜2Bnに巻回して、その両端を第1入力端子12と第1出力端子21とに接続した。これにより、第2巻線3A2を第1コイル32aとし、1本の巻線3Aを第2コイル32bとする第2コモンモードチョークコイル部32を構成した。
以下同様にして、第3〜第n巻線3A3〜3Anを順にn−2数〜1数の巻芯部2B2〜2Bnに巻回して、そのn−2本の第3〜第n巻線3A3〜3Anの一方端を、順に第3〜第n入力端子13〜1nに接続すると共に、n−2数の他方端を、第1出力端子21に接続した。これにより、第3〜第n巻線3A3〜3Anを第1コイル33a〜3naとし、巻線3Aを第2コイル33b〜3nbとする第3〜第nコモンモードチョークコイル部33〜3nを構成した。
As shown in FIG. 3, one winding 3 </ b> A and n first to n-th windings 3 </ b> A <b> 1 to 3 </ b> An are wound around the core 2 having the above structure. In FIG. 3, the numbers “0”, “1”, “2” to “n” are inserted in the cross section of each winding in order to easily distinguish each winding. Here, numerals “0”, “1”, “2” to “n” indicate the winding 3A, the first winding 3A1, the second winding 3A2 to the nth winding 3An in this order.
Specifically, in a state where one winding 3A is arranged on the innermost side, the winding 3A and the first to n-th windings 3A1 to 3An are connected to the winding 3A and the first to n-th windings 3A1 to 3An. It wound around core part 2B1-2Bn so that it might pile up in the radial direction of core part 2B1-2Bn in this order.
Specifically, one winding 3 </ b> A is wound around n cores 2 </ b> B <b> 1 to 2 </ b> Bn, and both ends of the winding 3 </ b> A are connected to one input terminal 20 and the second output terminal 22.
Thereafter, the first winding 3 </ b> A <b> 1 was wound around n core parts 2 </ b> B <b> 1 to 2 </ b> Bn, and both ends thereof were connected to the first input terminal 11 and the first output terminal 21. As a result, the first common mode choke coil portion 31 having the first winding 3A1 as the first coil 31a and the single winding 3A as the second coil 31b was configured.
Next, the second winding 3 </ b> A <b> 2 was wound around n−1 cores 2 </ b> B <b> 2 to 2 </ b> Bn, and both ends thereof were connected to the first input terminal 12 and the first output terminal 21. As a result, the second common mode choke coil portion 32 having the second winding 3A2 as the first coil 32a and the single winding 3A as the second coil 32b was configured.
In the same manner, the third to n-th windings 3A3 to 3An are sequentially wound around the n-2 number to one number of core portions 2B2 to 2Bn, and the (n-2) third to n-th windings 3A3 are wound. One end of ˜3An was connected to the third to nth input terminals 13 to 1n in order, and the other end of n−2 number was connected to the first output terminal 21. As a result, the third to n-th common mode choke coil portions 33 to 3n in which the third to n-th windings 3A3 to 3An are the first coils 33a to 3na and the winding 3A is the second coils 33b to 3nb are configured. .

一方、図1に示すコントローラ5は、フィルタ1への差動信号S1,S2の入力を制御するためのIC(Integrated Circuit)であり、比較演算部51と記録部52と入力切換部53とを備える。
比較演算部51は、後述する反射差動信号S1′,S2′の位相や振幅を比較演算して、反射差動信号S1′,S2′の平衡度を求める部位である。具体的には、帰還入力端子54,55から入力した反射差動信号S1′,S2′の平衡度Dxを求め、この平衡度Dxと、記録部52に記録されている前回の平衡度Dx−1とを比較する。そして、平衡度Dxが前回の平衡度Dx−1よりも高い場合には、平衡度Dxを記録部52に記録すると共に、切換信号C1を入力切換部53に出力する。また、平衡度Dxが前回の平衡度Dx−1よりも低い場合には、平衡度Dxを記録部52に記録すると共に、保持信号C2を入力切換部53に出力する。
On the other hand, the controller 5 shown in FIG. 1 is an IC (Integrated Circuit) for controlling the input of the differential signals S1 and S2 to the filter 1, and includes a comparison operation unit 51, a recording unit 52, and an input switching unit 53. Prepare.
The comparison calculation unit 51 is a part that calculates the balance of the reflected differential signals S1 ′ and S2 ′ by comparing and calculating the phases and amplitudes of the reflected differential signals S1 ′ and S2 ′ described later. Specifically, the balance Dx of the reflected differential signals S1 ′ and S2 ′ input from the feedback input terminals 54 and 55 is obtained, and this balance Dx and the previous balance Dx− recorded in the recording unit 52 are obtained. Compare with 1. When the balance Dx is higher than the previous balance Dx−1, the balance Dx is recorded in the recording unit 52 and the switching signal C1 is output to the input switching unit 53. When the balance Dx is lower than the previous balance Dx−1, the balance Dx is recorded in the recording unit 52 and the holding signal C2 is output to the input switching unit 53.

入力切換部53は、可動接点53aと、出力端子56a1〜56anにそれぞれ接続されたn数の固定接点53a1〜53anとを有し、比較演算部51から切換信号C1を入力すると、可動接点53aを現在の固定接点との接続状態から1つ次の固定接点との接続に切り換える。また、比較演算部51から保持信号C2を入力すると、可動接点53aを現在の固定接点から1つ前の固定接点との接続に切り換え、1つ前の固定接点との接続状態を保持する。   The input switching unit 53 has a movable contact 53a and n fixed contacts 53a1 to 53an connected to the output terminals 56a1 to 56an, respectively. When the switching signal C1 is input from the comparison operation unit 51, the movable contact 53a is turned on. Switch from the current connection state with the fixed contact to the connection with the next fixed contact. Further, when the holding signal C2 is input from the comparison calculation unit 51, the movable contact 53a is switched from the current fixed contact to the connection with the previous fixed contact, and the connection state with the previous fixed contact is held.

次に、この実施例のフィルタ1が示す作用及び効果について説明する。
図4は、第1実施例のフィルタ1を備えたノイズ抑制システムの使用例を示す概略図であり、図5は、ノイズ抑制システムが示す作用及び効果を説明するためのブロック図である。
例えば、図4に示すように、家宅100の1階101のパソコン111と2階のパソコン121とを宅内に配線された電力線200を用いて、ネットワークを構築する場合には、パソコン111,121にPLCアダプタ112,122をそれぞれ接続し、PLCアダプタ112,122から引き出された電源プラグ211,221をコンセント212,222に接続することで可能となる。
この実施例のフィルタ1を備えたノイズ抑制システムは、電源プラグ211,221とPLCアダプタ112,122との間の電力線215,216上に介装することで、電力線215,216上に生じるコモンモードノイズの発生を抑制することができる。
Next, the operation and effect exhibited by the filter 1 of this embodiment will be described.
FIG. 4 is a schematic diagram showing an example of use of the noise suppression system including the filter 1 of the first embodiment, and FIG. 5 is a block diagram for explaining the operation and effect of the noise suppression system.
For example, as shown in FIG. 4, when a network is constructed using a power line 200 wired in the house between a personal computer 111 on the first floor 101 and a personal computer 121 on the second floor of the house 100, This can be achieved by connecting the PLC adapters 112 and 122 and connecting the power plugs 211 and 221 drawn from the PLC adapters 112 and 122 to the outlets 212 and 222, respectively.
The noise suppression system including the filter 1 according to the present embodiment is provided on the power lines 215 and 216 between the power plugs 211 and 221 and the PLC adapters 112 and 122, thereby generating a common mode on the power lines 215 and 216. Generation of noise can be suppressed.

具体的には、図5に示すように、コントローラ5の出力端子56a1〜56anとフィルタ1の第1〜第n入力端子11〜1nとを接続すると共に、出力端子57bと入力端子20とを接続した状態で、コントローラ5の入力端子56,57aを、PLCアダプタ112(122)からの電力線215(216)を構成する電力線215a(216a),215b(216b)にそれぞれ接続する。そして、フィルタ1の第1出力端子21と第2出力端子22とを電源プラグ211(221)側の電力線215a(216a),215b(216b)にそれぞれ接続すると共に、これら電力線215a(216a),215b(216b)から分岐させた帰還線217a,217bをコントローラ5の帰還入力端子54,55に接続する。   Specifically, as shown in FIG. 5, the output terminals 56a1 to 56an of the controller 5 and the first to nth input terminals 11 to 1n of the filter 1 are connected, and the output terminal 57b and the input terminal 20 are connected. In this state, the input terminals 56 and 57a of the controller 5 are connected to the power lines 215a (216a) and 215b (216b) constituting the power line 215 (216) from the PLC adapter 112 (122), respectively. The first output terminal 21 and the second output terminal 22 of the filter 1 are connected to the power lines 215a (216a) and 215b (216b) on the power plug 211 (221) side, and these power lines 215a (216a) and 215b are connected. The feedback lines 217a and 217b branched from (216b) are connected to the feedback input terminals 54 and 55 of the controller 5.

かかる状態で、平衡な差動信号S1,S2をPLCアダプタ112(122)から電力に乗せて出力すると、差動信号S1は、コントローラ5の入力切換部53を介してフィルタ1の第1コモンモードチョークコイル部31の第1コイル31aに入力し、差動信号S2は、コントローラ5の入出力端子57a,57bを介して、フィルタ1の第1コモンモードチョークコイル部31の第2コイル31bに入力する。
そして、第1コモンモードチョークコイル部31の巻き数比が「1:1」であることから、平衡な差動信号S1,S2が第1コモンモードチョークコイル部31から電源プラグ211(221)側の電力線215a(216a),215b(216b)に出力される。
この差動信号S1,S2は、電源プラグ211(221)とコンセント212(222)との接続部分を通じて、電力線200内に入り込もうとする。
ところが、電源プラグ211(221)とコンセント212(222)との接続部分のインピーダンスと電力線215(216)のインピーダンスが異なっていることから、差動信号S1,S2の平衡性が崩れ、不平衡な差動信号S1′,S2′として電力線200に入力すると共に、その一部が、電源プラグ211(221)とコンセント212(222)との接続部分で反射して、帰還線217a,217b及び帰還入力端子54,55を通じてコントローラ5の比較演算部51内に帰還される。
すると、比較演算部51において、反射差動信号S1′,S2′の平衡度D1が求められ、切換信号C1(図1参照)が入力切換部53に出力される。これにより、入力切換部53において、可動接点53aが現在の固定接点53a1の接続状態から1つ次の固定接点53a2との接続に切り換えられる。
In this state, when balanced differential signals S 1 and S 2 are output from the PLC adapter 112 (122) with electric power, the differential signal S 1 is sent to the first common mode of the filter 1 via the input switching unit 53 of the controller 5. The differential signal S2 is input to the first coil 31a of the choke coil unit 31 and input to the second coil 31b of the first common mode choke coil unit 31 of the filter 1 via the input / output terminals 57a and 57b of the controller 5. To do.
Since the turns ratio of the first common mode choke coil unit 31 is “1: 1”, balanced differential signals S1 and S2 are transmitted from the first common mode choke coil unit 31 to the power plug 211 (221) side. Are output to the power lines 215a (216a) and 215b (216b).
The differential signals S1 and S2 try to enter the power line 200 through a connection portion between the power plug 211 (221) and the outlet 212 (222).
However, since the impedance of the connection portion between the power plug 211 (221) and the outlet 212 (222) and the impedance of the power line 215 (216) are different, the balance between the differential signals S1 and S2 is lost and unbalanced. The differential signals S1 ′ and S2 ′ are input to the power line 200, and a part thereof is reflected at the connection portion between the power plug 211 (221) and the outlet 212 (222), and the feedback lines 217a and 217b and the feedback input are reflected. The result is fed back into the comparison calculation unit 51 of the controller 5 through the terminals 54 and 55.
Then, the comparison calculation unit 51 obtains the balance D1 of the reflected differential signals S1 ′ and S2 ′ and outputs the switching signal C1 (see FIG. 1) to the input switching unit 53. Thereby, in the input switching part 53, the movable contact 53a is switched from the current connection state of the fixed contact 53a1 to the connection with the next fixed contact 53a2.

この結果、PLCアダプタ112(122)からの差動信号S1が、コントローラ5の入力切換部53を介してフィルタ1の第2コモンモードチョークコイル部32の第1コイル32aに入力するようになり、差動信号S1,S2が、第2コモンモードチョークコイル部32に入力する。
そして、第2コモンモードチョークコイル部32の巻き数比が「1:2」であることから、僅かに不平衡にされた差動信号S1,S2が第2コモンモードチョークコイル部32から電源プラグ211(221)側の電力線215a(216a),215b(216b)に出力され、電源プラグ211(221)とコンセント212(222)との接続部分で反射された反射差動信号S1′,S2′が、コントローラ5の比較演算部51内に帰還される。
これにより、比較演算部51において、反射差動信号S1′,S2′の平衡度D2が求められ、この平衡度D2と、記録部52に記録されている前回の平衡度D1とが比較される。
ところで、第2コモンモードチョークコイル部32から出力された差動信号S1,S2の不平衡度は、電源プラグ211(221)とコンセント212(222)との接続部分による不平衡度によって減じられるので、反射差動信号S1′,S2′の平衡度は、前回の平衡度D1よりも高くなる。
この結果、平衡度D2が記録部52に記録されると共に、切換信号C1が入力切換部53に出力され、入力切換部53の可動接点53aが1つ次の固定接点53a3との接続に切り換えられる。
これにより、差動信号S1,S2が、フィルタ1の第3コモンモードチョークコイル部33に入力され、第3コモンモードチョークコイル部33の巻き数比が「1:3」であることから、第2コモンモードチョークコイル部32の場合よりも大きな不平衡度を持つ差動信号S1,S2が、第3コモンモードチョークコイル部33から電源プラグ211(221)側の電力線215a(216a),215b(216b)に出力されるようになる。そして、電源プラグ211(221)とコンセント212(222)との接続部分で反射された反射差動信号S1′,S2′が、コントローラ5の比較演算部51内に帰還される。
以後、コントローラ5が、平衡度Dxが前回の平衡度Dx−1よりも高い反射差動信号S1′,S2′を入力している限り、入力切換部53の切換動作が続けられる。
As a result, the differential signal S1 from the PLC adapter 112 (122) is input to the first coil 32a of the second common mode choke coil unit 32 of the filter 1 via the input switching unit 53 of the controller 5. The differential signals S1 and S2 are input to the second common mode choke coil unit 32.
Since the turn ratio of the second common mode choke coil section 32 is “1: 2”, the slightly unbalanced differential signals S1 and S2 are supplied from the second common mode choke coil section 32 to the power plug. The reflected differential signals S1 ′ and S2 ′ output to the power lines 215a (216a) and 215b (216b) on the 211 (221) side and reflected at the connection portion between the power plug 211 (221) and the outlet 212 (222) are output. The feedback is returned to the comparison calculation unit 51 of the controller 5.
As a result, the comparison calculation unit 51 obtains the balance D2 of the reflected differential signals S1 ′ and S2 ′, and compares this balance D2 with the previous balance D1 recorded in the recording unit 52. .
By the way, the unbalance of the differential signals S1 and S2 output from the second common mode choke coil section 32 is reduced by the unbalance due to the connection portion between the power plug 211 (221) and the outlet 212 (222). The balance of the reflected differential signals S1 'and S2' is higher than the previous balance D1.
As a result, the balance D2 is recorded in the recording unit 52, the switching signal C1 is output to the input switching unit 53, and the movable contact 53a of the input switching unit 53 is switched to the connection with the first fixed contact 53a3. .
As a result, the differential signals S1 and S2 are input to the third common mode choke coil portion 33 of the filter 1, and the turn ratio of the third common mode choke coil portion 33 is “1: 3”. The differential signals S1 and S2 having a greater degree of imbalance than in the case of the two common mode choke coil unit 32 are transmitted from the third common mode choke coil unit 33 to the power lines 215a (216a) and 215b (on the power plug 211 (221) side). 216b). Then, the reflected differential signals S 1 ′ and S 2 ′ reflected at the connection portion between the power plug 211 (221) and the outlet 212 (222) are fed back into the comparison calculation unit 51 of the controller 5.
Thereafter, as long as the controller 5 receives the reflected differential signals S1 ′ and S2 ′ whose balance Dx is higher than the previous balance Dx−1, the switching operation of the input switching unit 53 is continued.

しかる後、差動信号S1,S2が第qコモンモードチョークコイル部3q(1≦q≦n)から出力され、その差動信号S1,S2の不平衡度が、電源プラグ211(221)とコンセント212(222)との接続部分による不平衡度によって打ち消されると、反射差動信号S1′,S2′の平衡度Dqが最も高くなる。この平衡度Dqが比較演算部51で求められると、前回と同様に、記録部52に記録されると共に、切換信号C1が入力切換部53に出力されて、入力切換部53の可動接点53aが1つ次の固定接点53aq+1との接続に切り換えられる。
これにより、差動信号S1,S2が第q+1コモンモードチョークコイル部3q+1から出力され、その反射差動信号S1′,S2′がコントローラ5に帰還される。この場合には、第q+1コモンモードチョークコイル部3q+1から差動信号S1,S2の不平衡度が、電源プラグ211(221)とコンセント212(222)との接続部分による不平衡度を越えてしまうので、その反射差動信号S1′,S2′の平衡度Dq+1は、前回の平衡度Dqよりも低くなる。
この結果、保持信号C2(図1参照)が入力切換部53に出力されて、可動接点53aが現在の固定接点36aq+1から1つ前の固定接点53aqとの接続に切り換えられ、その状態が保持される。
これにより、平衡度の最も高い差動信号S1′,S2′が、例えば図4に示す1階101のコンセント212内側の電力線200に入力されると、この差動信号S1′,S2′が2階102のコンセント222から電力線216に出力されることとなる。
このとき、差動信号S1′,S2′の平衡度が崩れ、フィルタ1の第qコモンモードチョークコイル部3qによる不平衡度と同じ度合いの不平衡度を有した差動信号S1,S2が、電力線216から2階のフィルタ1の第1及び第2出力端子21,22に入力される。そして、第qコモンモードチョークコイル部3qによって逆変換され、平衡な差動信号S1,S2として、コントローラ5を通じてPLCアダプタ122に出力されることとなる。
Thereafter, the differential signals S1 and S2 are output from the q-th common mode choke coil section 3q (1 ≦ q ≦ n), and the unbalance degree of the differential signals S1 and S2 is determined by the power plug 211 (221) and the outlet. When canceled by the unbalance degree due to the connection part 212 (222), the balance degree Dq of the reflected differential signals S1 'and S2' becomes the highest. When the balance Dq is obtained by the comparison calculation unit 51, it is recorded in the recording unit 52 and the switching signal C1 is output to the input switching unit 53, and the movable contact 53a of the input switching unit 53 is moved as in the previous case. The connection is switched to the first fixed contact 53aq + 1.
As a result, the differential signals S1 and S2 are output from the (q + 1) th common mode choke coil unit 3q + 1, and the reflected differential signals S1 ′ and S2 ′ are fed back to the controller 5. In this case, the unbalance of the differential signals S1 and S2 from the q + 1-th common mode choke coil unit 3q + 1 exceeds the unbalance due to the connection portion between the power plug 211 (221) and the outlet 212 (222). Therefore, the balance Dq + 1 of the reflected differential signals S1 'and S2' is lower than the previous balance Dq.
As a result, the holding signal C2 (see FIG. 1) is output to the input switching unit 53, the movable contact 53a is switched from the current fixed contact 36aq + 1 to the previous fixed contact 53aq, and the state is maintained. The
As a result, when the differential signals S1 ′ and S2 ′ having the highest balance are input to the power line 200 inside the outlet 212 of the first floor 101 shown in FIG. 4, for example, the differential signals S1 ′ and S2 ′ are 2 The power is output from the outlet 222 of the floor 102 to the power line 216.
At this time, the balance of the differential signals S1 ′ and S2 ′ is lost, and the differential signals S1 and S2 having the same degree of unbalance as the unbalance by the q-th common mode choke coil unit 3q of the filter 1 are Input from the power line 216 to the first and second output terminals 21 and 22 of the filter 1 on the second floor. Then, it is inversely converted by the q-th common mode choke coil unit 3q, and is output to the PLC adapter 122 through the controller 5 as balanced differential signals S1 and S2.

以上のように、この実施例のフィルタ1を備えたノイズ抑制システムによれば、フィルタ1から出力された差動信号S1,S2の不平衡度を電源プラグ211(221)とコンセント212(222)との接続部分による不平衡度が打ち消して、平衡度の高い差動信号S1′,S2′を電力線200に出力するので、電源プラグ211(221)とコンセント212(222)との接続部分におけるコモンモードノイズの発生を防止することができる。   As described above, according to the noise suppression system including the filter 1 of this embodiment, the unbalance degree of the differential signals S1 and S2 output from the filter 1 is determined based on the power plug 211 (221) and the outlet 212 (222). Since the unbalance due to the connection portion is canceled and differential signals S1 'and S2' having high balance are output to the power line 200, the common at the connection portion between the power plug 211 (221) and the outlet 212 (222) Generation of mode noise can be prevented.

図6は、この発明の第2実施例に係るフィルタの巻線を破断して示す概略断面図である。
この実施例の巻線の巻き方が、上記第1実施例と異なる。
具体的には、図6に示すように、1本の巻線3A、第1〜第n巻線3A1〜3Anの順でコア2の長さ方向(図6の左右方向)に並ぶように、1本の巻線3A、第1〜第n巻線3A1〜3Anを隙間なく巻芯部2B1〜2Bnに巻回した。
詳しくは、1本の巻線3Aをn数の巻芯部2B1〜2Bnに巻回して、この巻線3Aの両端を入力端子20と第2出力端子22に接続した。これと並行して、第1巻線3A1をn数の巻芯部2B1〜2Bnに巻回して、その両端を第1入力端子11と第1出力端子21とに接続した。これにより、第1巻線3A1を第1コイル31aとし、1本の巻線3Aを第2コイル31bとする第1コモンモードチョークコイル部31を構成した。
また、巻芯部2B2〜2Bnにおいては、第2巻線3A2を上記巻線3A,第1巻線3A1と並行に巻回して、その両端を第1入力端子12と第1出力端子21とに接続した。これにより、第2巻線3A2を第1コイル32aとし、1本の巻線3Aを第2コイル32bとする第2コモンモードチョークコイル部32を構成した。
以下同様にして、第3〜第n巻線3A3〜3Anを、順に、n−2数〜1数の巻芯部2B2〜2Bnに並行に巻回して、そのn−2本の第3〜第n巻線3A3〜3Anの一方端を、順に第3〜第n入力端子13〜1nに接続すると共に、n−2数の他方端を、第1出力端子21に接続した。これにより、第3〜第n巻線3A3〜3Anを第1コイル33a〜3naとし、巻線3Aを第2コイル33b〜3nbとする第3〜第nコモンモードチョークコイル部33〜3nを構成した。
その他の構成,作用及び効果は上記第1実施例と同様であるので、その記載は省略する。
FIG. 6 is a schematic cross-sectional view showing the winding of the filter according to the second embodiment of the present invention in a cutaway manner.
The winding method of this embodiment is different from that of the first embodiment.
Specifically, as shown in FIG. 6, one winding 3 </ b> A and first to n-th windings 3 </ b> A <b> 1 to 3 </ b> An are arranged in the length direction of the core 2 (left and right direction in FIG. 6), One winding 3A and the first to n-th windings 3A1 to 3An were wound around the core parts 2B1 to 2Bn without a gap.
Specifically, one winding 3 </ b> A is wound around n cores 2 </ b> B <b> 1 to 2 </ b> Bn, and both ends of the winding 3 </ b> A are connected to the input terminal 20 and the second output terminal 22. In parallel with this, the first winding 3 </ b> A <b> 1 was wound around n core parts 2 </ b> B <b> 1 to 2 </ b> Bn, and both ends thereof were connected to the first input terminal 11 and the first output terminal 21. As a result, the first common mode choke coil portion 31 having the first winding 3A1 as the first coil 31a and the single winding 3A as the second coil 31b was configured.
In the winding core portions 2B2 to 2Bn, the second winding 3A2 is wound in parallel with the winding 3A and the first winding 3A1, and both ends thereof are connected to the first input terminal 12 and the first output terminal 21. Connected. As a result, the second common mode choke coil portion 32 having the second winding 3A2 as the first coil 32a and the single winding 3A as the second coil 32b was configured.
In the same manner, the third to n-th windings 3A3 to 3An are sequentially wound in parallel around the n-2 number to one number of the core portions 2B2 to 2Bn, and the n-2 third to third numbers are wound. One end of each of the n windings 3 </ b> A <b> 3 to 3 </ b> An is connected to the third to nth input terminals 13 to 1 n in order, and the other end of n−2 number is connected to the first output terminal 21. As a result, the third to n-th common mode choke coil portions 33 to 3n in which the third to n-th windings 3A3 to 3An are the first coils 33a to 3na and the winding 3A is the second coils 33b to 3nb are configured. .
Since other configurations, operations, and effects are the same as those of the first embodiment, description thereof is omitted.

図7は、この発明の第3実施例に係るフィルタの回路図である。
図7に示すように、この実施例のフィルタは、2本のコイル6,7によって、図1に示した第1〜第nコモンモードチョークコイル部31〜3nに対応するn数のコモンモードチョークコイル部を形成した点が、上記第1及び第2実施例と異なる。
具体的には、コイル6の一方端の引き出し線6aを第1入力端子11に接続すると共に、他方端の引き出し線6dを第1出力端子21に接続した。そして、引き出し線6b,6cを、コイル6の途中から所定の巻き数間隔で引き出し、第2及び第3入力端子12,13にそれぞれ接続した。
一方、コイル7においては、一方端の引き出し線7aを入力端子20に接続し、他方端の引き出し線7bを第2出力端子22に接続した。
これにより、コイル6の第1入力端子11と第1出力端子21との間のコイル部分を第1コイル31aとし、コイル7を第2コイルとした第1コモンモードチョークコイル部31を構成した。
そして、コイル6の第2入力端子12と第1出力端子21との間のコイル部分を第1コイル32aとし、コイル7を第2コイルとした第2コモンモードチョークコイル部32を構成した。
さらに、コイル6の第3入力端子13と第1出力端子21との間のコイル部分を第1コイル33aとし、コイル7を第2コイルとした第3コモンモードチョークコイル部32を構成した。
FIG. 7 is a circuit diagram of a filter according to the third embodiment of the present invention.
As shown in FIG. 7, the filter of this embodiment is composed of n number of common mode chokes corresponding to the first to nth common mode choke coil sections 31 to 3n shown in FIG. The point which formed the coil part differs from the said 1st and 2nd Example.
Specifically, the lead wire 6 a at one end of the coil 6 was connected to the first input terminal 11, and the lead wire 6 d at the other end was connected to the first output terminal 21. Then, the lead wires 6b and 6c were drawn from the middle of the coil 6 at a predetermined winding number interval and connected to the second and third input terminals 12 and 13, respectively.
On the other hand, in the coil 7, the lead wire 7 a at one end is connected to the input terminal 20, and the lead wire 7 b at the other end is connected to the second output terminal 22.
As a result, the first common mode choke coil portion 31 in which the coil portion between the first input terminal 11 and the first output terminal 21 of the coil 6 is the first coil 31a and the coil 7 is the second coil is configured.
And the coil part between the 2nd input terminal 12 and the 1st output terminal 21 of the coil 6 was made into the 1st coil 32a, and the 2nd common mode choke coil part 32 which made the coil 7 the 2nd coil was comprised.
Further, the third common mode choke coil portion 32 is configured in which the coil portion between the third input terminal 13 and the first output terminal 21 of the coil 6 is the first coil 33a and the coil 7 is the second coil.

この実施例では、かかる電気回路構造を有するフィルタとして、積層型チップフィルタを例示する。
図8は、積層型チップフィルタの平面図であり、図9は、フィルタの積層状態を示すための分解斜視図である。
図8に示すように、このフィルタは、積層体8と、積層体8のの外部に形成された第1〜第3入力端子11〜13と入力端子20と第1及び第2出力端子21,22と備える。
積層体8は、図9に示すように、絶縁層81〜85で構成され、その内部に、積層方向で対向する1対の渦巻き状のコイル6,7を包含している。
In this embodiment, a multilayer chip filter is exemplified as a filter having such an electric circuit structure.
FIG. 8 is a plan view of the multilayer chip filter, and FIG. 9 is an exploded perspective view for illustrating a stacked state of the filter.
As shown in FIG. 8, the filter includes a laminate 8, first to third input terminals 11 to 13, an input terminal 20, first and second output terminals 21, formed outside the laminate 8. And 22.
As shown in FIG. 9, the laminate 8 includes insulating layers 81 to 85, and includes a pair of spiral coils 6 and 7 that face each other in the lamination direction.

具体的には、引き出し線7a,7bを最下層の絶縁層81上にパターン形成し、絶縁層82を引き出し線7a,7bの上に積層して、コイル7をこの絶縁層82上にパターン形成した。そして、コイル7の外端をスルーホール82aを通じて引き出し線7aに接続し、内端をスルーホール82bを通じて引き出し線7bに接続した。   Specifically, the lead lines 7a and 7b are patterned on the lowermost insulating layer 81, the insulating layer 82 is laminated on the lead lines 7a and 7b, and the coil 7 is patterned on the insulating layer 82. did. The outer end of the coil 7 was connected to the lead wire 7a through the through hole 82a, and the inner end was connected to the lead wire 7b through the through hole 82b.

このようなコイル7の上には、絶縁層83を積層し、コイル6をこの絶縁層83上にパターン形成した。そして、絶縁層84をコイル6の上に積層し、引き出し線6a〜6dを絶縁層84上にパターン形成した。そして、コイル6の外端をスルーホール84aを通じて引き出し線6aに接続し、内端をスルーホール84dを通じて引き出し線6dに接続した。さらに、コイル6の途中部をスルーホール84b,84cを通じて引き出し線6b,6cに接続した。
しかる後、絶縁層85を引き出し線6a〜6d上に積層して、積層体8を形成した。
An insulating layer 83 is laminated on the coil 7, and the coil 6 is patterned on the insulating layer 83. Then, the insulating layer 84 was laminated on the coil 6, and the lead wires 6 a to 6 d were patterned on the insulating layer 84. The outer end of the coil 6 was connected to the lead wire 6a through the through hole 84a, and the inner end was connected to the lead wire 6d through the through hole 84d. Furthermore, the middle part of the coil 6 was connected to the lead wires 6b and 6c through the through holes 84b and 84c.
Thereafter, the insulating layer 85 was stacked on the lead lines 6a to 6d to form the stacked body 8.

最後に、入力端子20と第2出力端子22を、積層体8の外部に形成して、積層体8の側面に露出した引き出し線7a,7bに接続した。また、第1〜第3入力端子11〜13と第1出力端子21とを、積層体8の外部に形成して、積層体8の側面に露出した引き出し線6a〜6dにそれぞれ接続した。   Finally, the input terminal 20 and the second output terminal 22 were formed outside the stacked body 8 and connected to the lead wires 7 a and 7 b exposed on the side surfaces of the stacked body 8. Further, the first to third input terminals 11 to 13 and the first output terminal 21 were formed outside the stacked body 8 and connected to the lead lines 6 a to 6 d exposed on the side surfaces of the stacked body 8, respectively.

これにより、コイル6の第1入力端子11と第1出力端子21との間のコイル部分とコイル7とで第1コモンモードチョークコイル部31を構成し、第2入力端子12と第1出力端子21との間のコイル部分とコイル7とで第2コモンモードチョークコイル部32を構成し、第3入力端子13と第1出力端子21との間のコイル部分とコイル7とで第3コモンモードチョークコイル部32を構成した。
その他の構成,作用及び効果は上記第1及び第2実施例と同様であるので、その記載は省略する。
Thus, the coil portion between the first input terminal 11 and the first output terminal 21 of the coil 6 and the coil 7 constitute a first common mode choke coil portion 31, and the second input terminal 12 and the first output terminal The second common mode choke coil portion 32 is constituted by the coil portion between the coil 21 and the coil 7, and the third common mode is constituted by the coil portion between the third input terminal 13 and the first output terminal 21 and the coil 7. A choke coil portion 32 was configured.
Since other configurations, operations, and effects are the same as those of the first and second embodiments, description thereof is omitted.

なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記実施例では、コア2を磁性体で形成し、積層体8を絶縁体で形成したが、これに限定されるものでなく、これらコア2及び積層体8を、磁性体、誘電体、その他これに準ずるあらゆる素材で形成することができることは勿論である。
In addition, this invention is not limited to the said Example, A various deformation | transformation and change are possible within the range of the summary of invention.
For example, in the above embodiment, the core 2 is formed of a magnetic material, and the stacked body 8 is formed of an insulator. However, the present invention is not limited to this, and the core 2 and the stacked body 8 are formed of a magnetic material and a dielectric material. Of course, it can be formed of any other material equivalent to this.

この発明の第1実施例に係るフィルタを備えたノイズ抑制システムを示すブロック図である。It is a block diagram which shows the noise suppression system provided with the filter which concerns on 1st Example of this invention. 第1実施例のフィルタのコアを示す側面図である。It is a side view which shows the core of the filter of 1st Example. フィルタの巻線を破断して示す概略断面図である。It is a schematic sectional drawing which fractures | ruptures and shows the coil | winding of a filter. 第1実施例のフィルタを備えたノイズ抑制システムの使用例を示す概略図である。It is the schematic which shows the usage example of the noise suppression system provided with the filter of 1st Example. ノイズ抑制システムが示す作用及び効果を説明するためのブロック図である。It is a block diagram for demonstrating the effect | action and effect which a noise suppression system shows. この発明の第2実施例に係るフィルタの巻線を破断して示す概略断面図である。It is a schematic sectional drawing which fractures | ruptures and shows the coil | winding of the filter which concerns on 2nd Example of this invention. この発明の第3実施例に係るフィルタの回路図である。It is a circuit diagram of the filter which concerns on 3rd Example of this invention. 積層型チップフィルタの平面図である。It is a top view of a multilayer chip filter. フィルタの積層状態を示すための分解斜視図である。It is a disassembled perspective view for showing the lamination state of a filter.

符号の説明Explanation of symbols

1…フィルタ、 2…コア、 2A,2A1〜2An…鍔部、 2B1〜2Bn…巻芯部、 3A,3A1〜3An…巻線、 31〜3n…第1〜第nコモンモードチョークコイル部、 5…コントローラ、 6,7…コイル、 6a〜6d,7a,7b…引き出し線、 8…積層体、 11〜1n…第1〜第n入力端子、 20,56,57a…入力端子、 21…第1出力端子、 22…第2出力端子、 31a〜3na…第1コイル、 31b〜3nb…第2コイル、 51…比較演算部、 52…記録部、 53…入力切換部、 53a…可動接点、 53a1〜53an…固定接点、 54,55…帰還入力端子、 56a1〜56an,57b…出力端子、 81〜85…絶縁層、 100…家宅、 112,122…PLCアダプタ、 200,215,216…電力線、 211,221…電源プラグ、 212,222…コンセント、 217a,217b…帰還線、 C1…切換信号、 C2…保持信号、 S1,S2,S1′,S2′…差動信号。   DESCRIPTION OF SYMBOLS 1 ... Filter, 2 ... Core, 2A, 2A1-2An ... collar part, 2B1-2Bn ... Core part, 3A, 3A1-3An ... Winding, 31-3n ... 1st-nth common mode choke coil part, 5 ... Controllers, 6, 7 ... Coils, 6a to 6d, 7a, 7b ... Lead wires, 8 ... Laminated bodies, 11-1n ... First to nth input terminals, 20, 56, 57a ... Input terminals, 21 ... First Output terminal 22 ... second output terminal 31a-3na ... first coil 31b-3nb ... second coil 51 ... comparison operation part 52 ... recording part 53 ... input switching part 53a ... movable contact 53a1 53an ... fixed contact, 54, 55 ... feedback input terminal, 56a1-56an, 57b ... output terminal, 81-85 ... insulating layer, 100 ... home, 112, 122 ... PLC adapter, 200, 215, 216 ... power line, 211, 221 ... power plug, 212, 222 ... outlet, 217a, 217b ... feedback line, C1 ... switching signal, C2 ... holding signal, S1, S2, S1 ', S2' ... differential signal.

Claims (6)

1対の差動信号が乗せられた電力線上に設けられるフィルタであって、
1対の差動信号の一方の差動信号を入力するためのn数の第1〜第n入力端子(nは3以上の自然数)と、他方の差動信号を入力するための1つの入力端子と、上記一方の差動信号を出力するための第1出力端子と、上記他方の差動信号を出力するための第2出力端子と、第1コイルに対する第2コイルの巻き数比がそれぞれ異なるn数の第1〜第nコモンモードチョークコイル部とを備え、
上記第1〜第nコモンモードチョークコイル部におけるn数の第1コイルの入力端を、上記n数の第1〜第n入力端子にそれぞれ接続すると共に、n数の第2コイルの入力端を、上記1つの入力端子に接続し、
上記第1〜第nコモンモードチョークコイル部のn数の第1コイルの出力端を、上記第1出力端子に接続すると共に、n数の第2コイルの出力端を、上記第2出力端子に接続した、
ことを特徴とするフィルタ。
A filter provided on a power line carrying a pair of differential signals,
N number of first to nth input terminals (n is a natural number of 3 or more) for inputting one differential signal of a pair of differential signals, and one input for inputting the other differential signal A first output terminal for outputting the one differential signal, a second output terminal for outputting the other differential signal, and a turn ratio of the second coil to the first coil, respectively. A different n number of first to nth common mode choke coil sections,
The input ends of the n number of first coils in the first to nth common mode choke coil sections are connected to the n number of first to nth input terminals, respectively, and the input ends of the n number of second coils are , Connect to the one input terminal,
The output terminals of the n number of first coils of the first to nth common mode choke coil sections are connected to the first output terminal, and the output terminals of the n number of second coils are connected to the second output terminal. Connected,
A filter characterized by that.
請求項1に記載のフィルタにおいて、
一方端に鍔部を有するコアの他方端から当該一方端の鍔部に向かって、n数の第1〜第n鍔部を順に所定間隔で配設することにより、隣り合う鍔部に挟まれたn数の巻芯部を形成し、
上記第1〜第n入力端子を、上記第1〜第n鍔部にそれぞれ設けると共に、上記1つ入力端子を第1鍔部に設け、且つ上記第1出力端子と第2出力端子とを、上記一方端の鍔部に設け、
1本の巻線を、両端を上記1つの入力端子と第2出力端子に接続した状態で、上記n数の巻芯部に巻回し、
第1巻線を、両端を上記第1入力端子と第1出力端子に接続した状態で、上記n数の巻芯部に巻回して、当該第1巻線と上記1本の巻線とを上記第1コイルと第2コイルとする上記第1コモンモードチョークコイル部を構成し、
同様に、n−1本の第2〜第n巻線の一方端を、順に上記第2〜第n入力端子に接続すると共に、当該第2〜第n巻線を、順にn−1数〜1数の巻芯部に巻回して、n−1数の他方端を、上記第1出力端子に接続し、当該第2〜第n巻線と上記1本の巻線とを上記第1コイルと第2コイルとする上記第2〜第nコモンモードチョークコイル部を構成した、
ことを特徴とするフィルタ。
The filter of claim 1,
By arranging n number of first to nth flanges in order from the other end of the core having the flange on one end toward the flange on the one end, the core is sandwiched between adjacent flanges. Forming n number of cores,
The first to n-th input terminals are provided in the first to n-th collar parts, respectively, the one input terminal is provided in the first collar part, and the first output terminal and the second output terminal are provided. Provided on the heel of the one end,
One winding is wound around the n number of cores with both ends connected to the one input terminal and the second output terminal.
The first winding is wound around the n number of core portions with both ends connected to the first input terminal and the first output terminal, and the first winding and the one winding are connected to each other. Configuring the first common mode choke coil section as the first coil and the second coil;
Similarly, one end of n−1 second to n-th windings is connected to the second to n-th input terminals in order, and the second to n-th windings are sequentially connected to n−1 numbers. It winds around one number of winding cores, connects the other end of n-1 number to the first output terminal, and connects the second to nth windings and the one winding to the first coil. And the second to n-th common mode choke coil portion as the second coil.
A filter characterized by that.
請求項2に記載のフィルタにおいて、
上記1本の巻線を最内側にした状態で、巻芯部の径方向に当該1本の巻線,上記第1〜第n巻線の順で積み上がるように、上記1本の巻線、第1〜第n巻線を巻芯部に巻回した、
ことを特徴とするフィルタ。
The filter according to claim 2, wherein
In the state where the one winding is in the innermost side, the one winding is stacked in the radial direction of the winding core in the order of the one winding and the first to nth windings. The first to nth windings are wound around the core part.
A filter characterized by that.
請求項2に記載のフィルタにおいて、
上記1本の巻線、第1〜第n巻線の順でコアの長さ方向に並ぶように、上記1本の巻線、第1〜第n巻線を巻芯部に巻回した、
ことを特徴とするフィルタ。
The filter according to claim 2, wherein
The one winding and the first to nth windings were wound around the core portion so that the one winding and the first to nth windings were arranged in the length direction of the core.
A filter characterized by that.
請求項1に記載のフィルタにおいて、
積層方向で対向する1対のコイルが内部に形成された積層体と、この積層体の外部に形成された上記第1〜第n入力端子と上記1つの入力端子と上記第1出力端子と第2出力端子とを備え、
上記1対のコイルにおける一方のコイルの一方端を、上記第1入力端子に接続すると共に、他方端を上記第1出力端子に接続し、且つ、上記一方端から他方端に向かって順にn−1本の引出線を当該コイルの中途から引き出して、上記第2〜第n入力端子にそれぞれ接続し、
上記1対のコイルにおける他方のコイルの一方端を、上記1本の入力端子に接続すると共に、他方端を上記第2出力端子に接続して、
上記一方のコイルの上記第1入力端子と第1出力端子との間のコイル部分を第1コイルとし且つ上記他方のコイルを第2コイルとした上記第1コモンモードチョークコイル部を構成し、
同様に、上記一方のコイルの上記第2〜n入力端子と第1出力端子との間のコイル部分をそれぞれ第1コイルとし且つ上記他方のコイルを第2コイルとした上記第2〜nコモンモードチョークコイル部を構成した、
ことを特徴とするフィルタ。
The filter of claim 1,
A laminated body in which a pair of coils facing each other in the laminating direction is formed, and the first to nth input terminals, the one input terminal, the first output terminal, and the first output terminal formed outside the laminated body. 2 output terminals,
One end of one coil of the pair of coils is connected to the first input terminal, the other end is connected to the first output terminal, and n− in order from the one end to the other end. One lead wire is pulled out from the middle of the coil and connected to the second to nth input terminals,
One end of the other coil of the pair of coils is connected to the one input terminal, and the other end is connected to the second output terminal,
The coil portion between the first input terminal and the first output terminal of the one coil is the first coil and the other common coil is the second common coil.
Similarly, the second to n common modes in which the coil portion between the second to n input terminals and the first output terminal of the one coil is a first coil and the other coil is a second coil. Configured the choke coil section,
A filter characterized by that.
請求項1ないし請求項5のいずれかに記載のフィルタと、
上記一方の差動信号を上記フィルタの第1〜第n入力端子のいずれかに入力すると共に、他方の差動信号を上記1つの入力端子に入力し、上記フィルタの上記第1出力端子と第2出力端子とから出力された後、帰還されてきた上記1対の差動信号を入力し、上記フィルタの第1〜第n入力端子のうち、当該帰還されてきた1対の差動信号の平衡度に対応した入力端子に、上記一方の差動信号を入力するコントローラと
を備えることを特徴とするノイズ抑制システム。
A filter according to any one of claims 1 to 5;
The one differential signal is input to any one of the first to nth input terminals of the filter, and the other differential signal is input to the one input terminal. The pair of differential signals that have been fed back after being output from the two output terminals are input, and among the first to nth input terminals of the filter, the pair of differential signals that have been fed back are input. A noise suppression system comprising: a controller that inputs the one differential signal to an input terminal corresponding to a degree of balance.
JP2007147697A 2007-06-04 2007-06-04 Filter and noise suppression system Expired - Fee Related JP4872131B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007147697A JP4872131B2 (en) 2007-06-04 2007-06-04 Filter and noise suppression system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007147697A JP4872131B2 (en) 2007-06-04 2007-06-04 Filter and noise suppression system

Publications (2)

Publication Number Publication Date
JP2008301384A true JP2008301384A (en) 2008-12-11
JP4872131B2 JP4872131B2 (en) 2012-02-08

Family

ID=40174433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007147697A Expired - Fee Related JP4872131B2 (en) 2007-06-04 2007-06-04 Filter and noise suppression system

Country Status (1)

Country Link
JP (1) JP4872131B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323951A (en) * 1999-05-11 2000-11-24 Mitsubishi Electric Corp Filter constant setting device
JP2004080441A (en) * 2002-08-19 2004-03-11 Goto Ikueikai Transmitter apparatus and receiver apparatus
JP2006054761A (en) * 2004-08-13 2006-02-23 Matsushita Electric Works Ltd Power line carrier communications apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323951A (en) * 1999-05-11 2000-11-24 Mitsubishi Electric Corp Filter constant setting device
JP2004080441A (en) * 2002-08-19 2004-03-11 Goto Ikueikai Transmitter apparatus and receiver apparatus
JP2006054761A (en) * 2004-08-13 2006-02-23 Matsushita Electric Works Ltd Power line carrier communications apparatus

Also Published As

Publication number Publication date
JP4872131B2 (en) 2012-02-08

Similar Documents

Publication Publication Date Title
CN101568979B (en) Laminated type transformer parts
US7342477B2 (en) Inductor
JP2006287335A (en) Noise suppression circuit
JP2010165953A (en) Coil component and lc filter for differential transmission circuit using the same
JP2002280230A (en) Planar coil and planar transformer
JP7044311B2 (en) Active noise filter
JP4872131B2 (en) Filter and noise suppression system
CN105120398A (en) Sound box and sound box system
JP2007067941A (en) Noise filter
JP5267512B2 (en) Coil parts
TWI803528B (en) Balanced-to-unbalanced (balun) transformer
US11688552B2 (en) Method for assembling a magnetic inductor and magnetic inductor able to be obtained by means of such a method
JPH04317307A (en) Transformer
JP6939410B2 (en) Trance
JP6900256B2 (en) Current detector and measuring device
CN111213215B (en) Transformer arrangement, circuit arrangement and method for operating a transformer arrangement
US8531079B2 (en) Motor and motor driven power steering system using the same
JPH08330150A (en) Converter transformer
JP2009004606A (en) Balun transformer and characteristic adjusting method thereof
JP5282405B2 (en) Coil and semiconductor device
JP2011160125A (en) Output synthesizer
JPH0689810A (en) Thin magnetic film transformer
JP2016201502A (en) Common noise filter
Chagas et al. Methodology for calculating the value of static capacitance between conductors of circular cross-section
JP2007335526A (en) Common mode choke coil, outlet plug, outlet adapter, table tap, and wiring adapter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111024

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees