JP2008294574A - 画像処理装置、画像処理装置の制御方法。 - Google Patents

Abstract

【課題】多数の撮像手段に対応した画像データを簡易な構成で処理可能な画像処理装置を提供する。
【解決手段】第２の画像処理装置２０は、連続して受け取った第１の奇数ラインと第２の奇数ラインの入力画像データを用いてこれらの間の偶数ラインに対応した画像データを生成する偶数ライン補完処理、または連続して受け取った第１の偶数ラインと第２の偶数ラインの入力画像データを用いてこれらの間の奇数ラインに対応した画像データを生成する奇数ライン補完処理のいずれかを行い、偶数ライン補完処理を行う場合には、奇数ラインに対応した入力画像データと偶数ライン補完処理により生成された偶数ラインの画像データを用いてプログレッシブ画像を生成し、奇数ライン補完処理を行う場合には、偶数ラインに対応した入力画像データと奇数ライン補完処理により生成された奇数ラインの画像データを用いてプログレッシブ画像を生成する。
【選択図】図１

Description

本発明は、画像処理装置、画像処理装置の制御方法に関する。

自動車による事故の場合、事故検証においては目撃者による証言と、現場の種々の物証による検証が必要である。しかし、目撃者がいない場合や、物証に乏しい場合は、当事者の記憶に頼るところが多くなり必然的に不正確になる。また事故は自動車が速い速度のときにおこることもあり正確に記憶することすら難しい場合がある。また当事者各々の立場の違いからその証言内容が食い違うこともおこりうるという問題点を有していいる。この問題点を解決する手段として、車などの移動体の事故時の画像データを取得するために、該移動体に搭載されるドライブレコーダが知られている。
特開平５−１９７８５８号

ところが一般のドライブレコーダは、カメラ一台により撮影された画像データを記録しておくものがほとんどであり、事故原因がカメラの方角と異なる方向にある場合には、有効な画像を取得することができなかった。

本発明の目的は、多数の撮像手段に対応した画像データを簡易な構成で処理可能な画像処理装置、データ記録装置及び画像処理制御方法を提供することにある。

（１）本発明は、
インタレース形式の入力画像データを受け取り、プログレッシブ形式の画像データに変換するインタレース／プログレッシブ変換処理部を含む画像処理装置であって、
インタレース／プログレッシブ変換処理部は、
奇数ラインに対応した入力画像データ又は偶数ラインに対応した入力画像データを順次受け取り、
連続して受け取った第１の奇数ラインと第２の奇数ラインの入力画像データを用いてこれらの間の偶数ラインに対応した画像データを生成する偶数ライン補完処理、または連続して受け取った第１の偶数ラインと第２の偶数ラインの入力画像データを用いてこれらの間の奇数ラインに対応した画像データを生成する奇数ライン補完処理のいずれかを行い、
偶数ライン補完処理を行う場合には、奇数ラインに対応した入力画像データと偶数ライン補完処理により生成された偶数ラインの画像データを用いてプログレッシブ画像を生成し、
奇数ライン補完処理を行う場合には、偶数ラインに対応した入力画像データと奇数ライン補完処理により生成された奇数ラインの画像データを用いてプログレッシブ画像を生成することを特徴とする。

（２）本発明は、
インタレース形式の入力画像データを受け取り、プログレッシブ形式の画像データに変換するインタレース／プログレッシブ変換処理部を含む画像処理装置であって、
変換形式に関するモード情報が設定された変換モード設定レジスタを含み、
インタレース／プログレッシブ変換処理部は、
変換モード設定レジスタに第１のモード（通常モード）を示す値が格納されている場合には、インタレース形式で受け取った奇数ラインの入力画像データ群と当該奇数ライン入力画像データ群の前または後のいずれかに受けとった偶数ラインの入力画像データ群を画像データバッファに保持し、
データバッファに格納されている、出力画像のライン番号に対応する奇数ラインの入力画像データまたは偶数ラインの入力画像データを用いてプログレッシブ画像を生成する通常モード変換処理部と、
変換モード設定レジスタに第２のモード（補完モード）を示す値が格納されている場合には、
奇数ラインに対応した入力画像データ又は偶数ラインに対応した入力画像データを順次受け取り、
連続して受け取った第１の奇数ラインと第２の奇数ラインの入力画像データを用いてこれらの間の偶数ラインに対応した画像データを生成する偶数ライン補完処理、または連続して受け取った第１の偶数ラインと第２の偶数ラインの入力画像データを用いてこれらの間の奇数ラインに対応した画像データを生成する奇数ライン補完処理のいずれかを行い、
偶数ライン補完処理を行う場合には、奇数ラインに対応した入力画像データと偶数ライン補完処理により生成された偶数ラインの画像データを用いてプログレッシブ画像を生成し、
奇数ライン補完処理を行う場合には、偶数ラインに対応した入力画像データと奇数ライン補完処理により生成された奇数ラインの画像データを用いてプログレッシブ画像を生成する補完モード変換処理部と、
含むことを特徴とする。

（３）本発明の画像処理装置は、
前記補完モード変換処理部は、
インタレース形式で受け取った第１の奇数ラインの画像データ群と当該奇数ライン画像データ群の前または後のいずれかに受けとった偶数ライン画像データ群を画像データバッファに保持し、
補完対象となるターゲットラインのターゲット画素と所定の位置関係を有するターゲットラインに対応した入力画像データ及び、当該ターゲットラインの前後のラインに対応した入力画像データの画素値を用いて、ターゲットラインのターゲット画素の補完の有無を判断する補完有無判断部と、
当該ターゲットラインのターゲット画素と所定の位置関係を有する、ターゲットラインの前後のラインに対応した入力画像データの画素値を用いて、ターゲット画素の補完値を演算する補完値演算部と、
ターゲットラインのターゲット画素の補完の有無の判断結果に基づき、ターゲットラインのターゲット画素を補完値またはターゲットラインのターゲット画素に対応する入力画像データの画素値のいずれかを用いてプログレッシブ画像を生成することを特徴とする。

（４）本発明の画像処理装置は、
前記補完モード変換処理部は、
画像データバッファから第ｎラインに対応する入力画像データ、第ｎ＋１ラインに対応する入力画像データを順次読み出して第１の出力ライン、第２の出力ライン、第３の出力ラインに出力する画像データバッファ読み出し制御部と、
第１の出力ライン、第２の出力ライン、第３の出力ラインの入力画像データに基づきプログレッシブ形式の画像データに変換して出力するＩ／Ｐ変換部とを含み、
画像データバッファ読み出し制御部は、
画像データバッファから第ｎのラインに対応する入力画像データを読み出した場合には、第２の出力ラインに書き込むとともに、ラインバッファに書き込み、
画像データバッファから第ｎ＋１ラインの入力画像データを読み出した場合には、第３の出力ラインに書き込むとともに、第ｎ＋２のラインの入力画像データを画像データバッファから読み出して第２の出力ラインに書き込むとともに、前記ラインバッファに格納されている１ライン分の入力画像データを第１の出力ラインに出力し、
Ｉ／Ｐ変換部は、
第ｎラインの画像データの出力時には、第２のラインの入力画像データを出力し、第ｎ＋１ラインの画像データの出力時には、通常モードであれば第３のラインの入力画像データを出力し、補完モードであれば、第１のライン及び第２のラインの入力画像データに基づき補完処理を行い、補完データを出力することを特徴とする。

（５）本発明の画像処理装置は、
前記画像データバッファは、１表示画像分のデータ容量よりも小さな容量のメモリで構成されており、
前記バッファ読み出し制御は、
偶数ラインまたは奇数ラインの所定の行の入力画像データの書き込みが前記画像データバッファに対して行われると、当該画像データと同じフレームの画像であって先に書き込まれた偶数ラインまたは奇数ラインの入力画像データの読み出しを開始することを特徴とする。

（６）本発明は、
インタレース形式の入力画像データを受け取り、プログレッシブ形式の画像データに変換する画像処理装置であって、
変換形式に関するモード情報が設定された変換モード設定レジスタと、
変換モード設定レジスタに第１のモード（通常モード）を示す値が格納されている場合には、インタレース形式で受け取った奇数ラインの入力画像データ群と当該奇数ライン入力画像データ群の前または後のいずれかに受けとった偶数ラインの入力画像データ群を画像データバッファに保持し、
データバッファに格納されている、出力画像のライン番号に対応する奇数ラインの入力画像データまたは偶数ラインの入力画像データを用いてプログレッシブ画像を生成する通常モード変換処理部と、
変換モード設定レジスタに第２のモード（片側フィールドモード）を示す値が格納されている場合には、偶数ラインまたは奇数ラインのいずれかに対応した入力画像データ用いて、各ラインの入力画像データを２倍にしてプログレッシブ画像を生成する片側フィールドモード変換処理部と、
含むことを特徴とする。

（７）本発明は、
インタレース形式の入力画像データを受け取り、プログレッシブ形式の画像データに変換するインタレース／プログレッシブ変換処理部を含む画像処理装置の制御方法であって、
奇数ラインに対応した入力画像データ又は偶数ラインに対応した入力画像データを順次受け取り、
連続して受け取った第１の奇数ラインと第２の奇数ラインの入力画像データを用いてこれらの間の偶数ラインに対応した画像データを生成する偶数ライン補完処理、または連続して受け取った第１の偶数ラインと第２の偶数ラインの入力画像データを用いてこれらの間の奇数ラインに対応した画像データを生成する奇数ライン補完処理のいずれかを行い、
偶数ライン補完処理を行う場合には、奇数ラインに対応した入力画像データと偶数ライン補完処理により生成された偶数ラインの画像データを用いてプログレッシブ画像を生成し、
奇数ライン補完処理を行う場合には、偶数ラインに対応した入力画像データと奇数ライン補完処理により生成された奇数ラインの画像データを用いてプログレッシブ画像を生成することを特徴とする。

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明に係る画像処理装置は、以下の実施の形態及び変形例を自由に組み合わせたものを含むものとする。

１．データ記録システム
以下、本発明を適用した画像データ記録システムについて説明する。

図１は、本実施の形態の画像データ記録システム１（ドライブレコーダや監視カメラ）の構成図である。

１０−１〜１０−４はカメラモジュール（例えばNTSC/PAL カメラ）であり、１２−１〜１２−４はデコーダ（例えばNTSC/PAL Video Decoder）である。

２０は、第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）である。第２の画像処理装置（インタレース／プログレッシブ変換装置、ＩＣ）２０を第１の画像処理装置（マルチカメラ対応の画像コントローラ）３０等と組み合わせることにより、NTSC / PALビデオデコーダ１２−１〜１２−４からのデジタル信号をJPEG画像に変換することができる。またインタレース／プログレッシブ変換装置２０は大容量のSRAMを内蔵させるようにしてもよい。またインタレース／プログレッシブ変換装置２０は、ビデオ入力を複数チャネルを備えているので、固定画面出力、自動スキャン画面出力、複数入力マージ画面出力と、多様な画面出力を行わせるようにしてもよい。また第２の画像処理装置（インタレース／プログレッシブ変換装置）２０は、動体検出機能を内蔵させ、動体検出によってホストCPUへ割り込みを発生させるようにすることで、システムを省電力化するようにしてもよい。

例えば第２の画像処理装置（インタレース／プログレッシブ変換装置）２０とシングルカメラタイプの画像コントローラとのセット使用で、最大4個のカメラセット（カメラモジュール + NTSC/PALデコーダ）との接続が可能にすることができる。

３０は、ドライブレコーダや車載カメラなどに最適な第１の画像処理装置（デュアルカメラ対応の画像コントローラ）であり、カメラインタフェース機能、JPEGエンコーダ機能に加え、CF、SD Memory、USB (Device) 各種インタフェースおよび8chのADCを内蔵している。第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０にカメラモジュール１０−１〜１０−４、SDRAM、外付けのストレージ(CF Memory CardまたはSD Memory Card)とファームウェアを格納したFlash ROMを接続することにより、ドライブレコーダ製品や車載カメラ製品を構成することができる。また第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０はGPIOおよびI2Cバスに搭載させてカメラの設定や外部機器の制御を行うことようにすることもできる。

例えば図１７に示すように第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０の２つの入力Ｉ１，Ｉ２のそれぞれに対し、第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置）２０−１、２０−２の出力ＯＵＴ１、ＯＵＴ２を接続することで、例えば８個のカメラセットＣ１からＣ８との接続が可能となる。

なおデータ記録システムを監視カメラとして使用する場合には、第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置）２０の出力をＬＣＤコントローラやビデデコーダ４０及びディスプレイ５０に接続して、ディスプレイ５０に表示させるようにしてもよい。

図２は、本実施の形態の画像データ記録システム１をドライブレコーダに応用した場合のイメージ図である。

同図に示すように本実施の画像データ記録システム１は、車体の前方方向を撮影するフロントカメラ１０−１（プログレッシブ形式のデジタル画像データを出力）、車体の後方向を撮影するバックカメラ１０−２（インタレース形式のアナログ画像データを出力）、車体の進行方向に対して左方向を撮影するサイドカメラ１０−３（インタレース形式アナログの画像データを出力）、車体の進行方向に対して右方向を撮影するサイドカメラ１０−４（インタレース形式のアナログ画像データを出力）を搭載している。

第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、デュアルカメラ対応の画像コントローラICであるため、第１のカメラインタフェースに車体の前方方向を撮影するフロントカメラ１０−１（プログレッシブ形式のデジタル画像データを出力）を接続し、第２のカメラインタフェースにインタレース／プログレッシブ変換装置20を接続している。

第２の画像処理装置（インタレース／プログレッシブ変換装置）２０は、ビデオ入力を4チャネルを備えているので、各チャネルにNTSCデコーダを介して、車体の後方向を撮影するバックカメラ１０−２（インタレース形式のアナログ画像データを出力）、車体の進行方向に対して左方向を撮影するサイドカメラ１０−３（インタレース形式アナログの画像データを出力）、車体の進行方向に対して右方向を撮影するサイドカメラ１０−４（インタレース形式のアナログ画像データを出力）が接続されている。

なお第２の画像処理装置（インタレース／プログレッシブ変換装置）２０の出力をオートスキャン画面出力（図６（Ｂ）参照）とすることにより、バックカメラ１０−２の画像、サイドカメラ１０−３の画像、サイドカメラ１０−４の画像を、順次切り替えて出力させることができる。

また第２の画像処理装置（インタレース／プログレッシブ変換装置）２０の出力を複数入力マージ画面出力（図６（Ｄ）参照）とすることにより、バックカメラ１０−２の画像、サイドカメラ１０−３の画像、サイドカメラ１０−４の画像を１つの画像にマージして出力させることができる。

２．第１の画像処理装置（デュアルカメラ対応の画像コントローラ、ＩＣ）
図３は、本実施の形態の第１の画像処理装置（デュアルカメラ対応の画像コントローラ）の構成の一例を示す図である。

第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、第１のカメラモジュール１４−１からの画像データを処理する画像処理部３２−１を含む。画像処理部３２−１は、カメラＩ／Ｆ３４−１，リサイズ処理部３６−１，圧縮処理部３８−１等を含む。また第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、第２のカメラモジュール１４−２からの画像データを処理する画像処理部３２−２を含む。画像処理部３２−２は、カメラＩ／Ｆ３４−２，リサイズ処理部３６−２，圧縮処理部３８−２等を含む。圧縮処理部３８−１、圧縮処理部３８−２は、30 fps @VGAのハードウェアによるJPEGエンコードを実現する。

また第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、カメラモジュールごとにハードウェアJPEGエンコーダ（圧縮処理部３８−１、３８−２）を２個搭載している。

また第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、音声データをサポートするＩ²Ｓ６０を含むようにしてもよい。

また第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、Compact FlashインタフェースによるCF Memory Cardに対応するためのCF CardＩ／Ｆ６６を含むようにしてもよい。

また第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、Compact Flashインタフェースによる無線LANインタフェース（802.11b/g）に対応可能に構成してもよい。

また第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、SD MemoryインタフェースによるSD Memory Card接続に対応するためのSD Memory CardＩ／Ｆ６４を含むようにしてもよい。

また第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、PCとの接続を可能にするためのUSBインタフェース５２を含む。

また第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、ジャイロセンサ等の各種アナログセンサとの接続が可能なＡＤＣ５４を含むようにしてもよい。

また第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、例えば車速パルスを計測するイベントカウンタ用タイマ４８を含むようにしてもよい。

また第１の画像処理装置（デュアルカメラ対応の画像コントローラ）３０は、２ポート(16bit-Bus: FROM/SRAM, 32bit-Bus: SDRAM)のメモリバスを含むようにしてもよい。

３．インタレース／プログレッシブ変換モード
本実施の形態では、インタレース形式の画像データをプログレッシブ形式の画像データに変換する際に前後フィールドを合成して1フレームを作る通常モード、片フィールドのみを使用し各ラインを2倍にして1フレームを作る片側フィールドモード、片フィールドのみを使用し上下ラインから線形補間し1フレームを作る補完モードの３種類のモードから選択可能に構成されている。

図４、図５（Ａ）（Ｂ）（Ｃ）は、本実施の形態のインタレース／プログレッシブ変換モードについて説明するための図である。

本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０の各入力チャネルには、インタレース形式で画像データが入力される。すなわち図４に示すように、例えば１／６０秒毎に時刻ｔ１、ｔ２、ｔ３、ｔ４・・・で取得された元画像Ｇ１、Ｇ２、Ｇ３、Ｇ４・・・に対応して、本実施の形態のインタレース／プログレッシブ変換装置２０の入力チャネルのデータ端子には、元画像Ｇ１の奇数ラインの画像Ｇ１−Ｋ、元画像Ｇ２の偶数ラインの画像Ｇ２−Ｇ、元画像Ｇ３の奇数ラインの画像Ｇ３−Ｋ、元画像Ｇ４の偶数ラインの画像Ｇ４−Ｇ、・・１／６０毎に時系列に入力される。

ここで通常モードの場合には、図５（Ａ）に示すように、出力画像の奇数ラインＯＬ１、ＯＬ３・・は元画像Ｇ１の奇数ラインの画像Ｇ１−Ｋの対応するラインのデータＬ１−１、Ｌ３−１、・・、出力画像の偶数ラインＯＬ２、ＯＬ４・・は元画像Ｇ２の偶数ラインの画像Ｇ２−Ｇの対応するラインのデータＬ２−２、Ｌ４−２、・・からなるプログレッシブ画像を生成する。

また片側フィールドモードの場合には、図５（Ｂ）に示すように、出力画像の奇数ラインＯＬ（ｎ）と次の偶数ラインＯＬ（ｎ＋１）・・のいずれのラインも、元画像Ｇ１の奇数ラインの画像Ｇ１−Ｋの対応する奇数ラインのデータＬ１−ｎからなるプログレッシブ画像を生成する。

また補完モードの場合には、図５（Ｃ）に示すように、出力画像の奇数ラインＯＬ１、ＯＬ３・・は元画像Ｇ１の奇数ラインの画像Ｇ１−Ｋの対応するラインのデータＬ１−１、Ｌ３−１、・・、出力画像の偶数ラインＯＬ２、ＯＬ４・・は元画像Ｇ１の奇数ラインの画像Ｇ１−Ｋ元画像の連続する２つの奇数ライン（生成する偶数ラインの前後の奇数ライン）ターゲットの画素値を補完して生成する。例えば出力画像の偶数ラインＯＬ２の各画素値は、元画像Ｇ１の奇数ラインの画像Ｇ１−ＫのＬ１とＬ３（生成する偶数ラインの前後の奇数ライン）のラインの画素値に基づき線形補完演算を行い生成する。

一般に、撮影領域内の被写体が動いたり、移動したりした場合、時刻ｔ１で取得された奇数ラインの画像Ｇ１−Ｋ内の被写体Ｈ−１と時刻ｔ２で取得された偶数ライン画像Ｇ２−Ｇの被写体Ｈ−２の画像にずれが生じる場合がある。このような場合に奇数ラインと偶数ラインの画像のずれによりぶれた画像が生成されることになる。

しかし本実施の形態の片側フィールドモードの場合には奇数ラインの画像と偶数ラインの画像のラインを混合することなくプログレッシブ画像を生成するので、かかるぶれが生じるのを防止することができる。

４．出力形式
図６（Ａ）〜（Ｄ）は、本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０の出力モードについて説明するための図である。

本実施の形態では、複数の入力チャネルから入力される画像の出力形式として、固定モード、オートスキャンモード、縮小モード、マージモードを含む複数のモードが用意されており、選択された出力モードに対応した出力形式の画像が出力される。

固定モードの場合、図６（Ａ）に示すようにあらかじめ決めたひとつの入力チャネルの画像が出力される。オートスキャンモードの場合、図６（Ｂ）に示すように、入力チャネルが順次切り替えて出力される。縮小モードの場合、図６（Ｃ）に示すように、画像が縮小（例えばVGAをQVGAにリサイズ）して出力される。例えばデータサイズが１／４になる場合には、固定モードで１枚の画像が出力される期間に４枚の画像が出力されることになる。マージモードの場合、図６（Ｃ）に示すように、各チャネルの画像をQVGAにリサイズし4画面を合成して１画像にして出力される。

図７（Ａ）（Ｂ）は、設定された選択比率に応じてオートスキャンする例について説明するための図である。

本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０は、例えば選択条件設定レジスタ等に設定された選択比率に基づき、各入力チャネル毎に連続して選択される連続選択回数を決定し、複数の入力チャネルの各チャネルについて、当該入力チャネルについて決定された連続選択回数分だけ連続して当該入力チャネルに対応した画像データを選択する制御を順次おこなう。

例えば図７（Ｂ）に示すように、入力チャネルＣＨ１から時刻ｔ１、ｔ２、ｔ３、・・・と１／３０秒間隔でＡ１、Ａ２、Ａ３、・・・・の画像データが入力され、入力チャネルＣＨ２から同様の間隔でＢ１、Ｂ２、Ｂ３、・・・・の画像データが入力され、入力チャネルＣＨ３から同様の間隔でＣ１、Ｃ２、Ｃ３、・・・・の画像データが入力され、入力チャネルＣＨ４から同様の間隔でＤ１、Ｄ２、Ｄ３、・・・・の画像データが入力される場合を例にとり説明する。

ここで、設定された選択比率がＣＨ１：ＣＨ２：ＣＨ３：ＣＨ４＝４：２：１：１である場合には図７（Ａ）に示すように１／３０秒間隔で、Ａ１、Ａ２、Ａ３、Ａ４、Ｂ５、Ｂ６、Ｃ７、Ｄ８、・・・の順に出力される。すなわちＣＨ１の画像が連続して４枚選択され（３１０参照）、次にＣＨ２の画像が連続して２枚選択され、次にＣＨ３の画像が１枚選択され、次にＣＨ４の画像が１枚選択される制御が繰り返し行われる。

５．第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）の構成
図８は、本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）の構成を示す図である。

本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０は、インタレース信号をプログレッシブ信号に変換するICである。本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０は、インタレース信号をプログレッシブ信号に変換するために必要十分のSRAM１３０を内蔵しているので、外付けRAMを用いることなくインタレース信号をプログレッシブ信号に変換することができる。

本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０は、ビデオ入力を4 チャネル２２−１、２２−２、２２−３，２２−４備えており、固定画面出力、オートスキャン画面出力、複数入力マージ画面出力と、多様な画面出力が可能である。また、本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０は、動体検出機能を内蔵しており、動体検出によってホスト ＣＰＵへ割り込みを発生することができるので、システムを省電力化することができる。

本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０は、各チャネル１０２−１〜１０２−４からの画像データの入力タイミングをコントロールする入力コントローラ１１０ー１〜１１０−４を含む。本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０は、入力コントローラ１１０ー１〜１１０−４の出力される画像データのリサイズ処理を行うスケーラ１１０−１〜１１０−４を含む。縮小モード又はマージモードの場合には、スケーラ１１０−１〜１１０−４は、入力画像の各ラインの画素数を１／２に間引き、列の長さを１／２にリサイズする処理を行う。

本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０は、スケーラ１１０−１〜１１０−４の出力をＳＲＡＭ１３０に書き込み、所定のタイミングでＳＲＡＭ１３０から画像データを読み出して第１の出力ライン１６３、第２の出力ライン１６５、第３の出力ライン１６６に出力するメモリコントーラ１４０を含む。

本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０は、第１の出力ライン１６３、第２の出力ライン１６５、第３の出力ラインを受け取り、プログレッシブ形式の画像データを出力するＩ／Ｐ変換部１７０を含む。

本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）２０は、動体検出、明るさ検出を行うエリアセンサ１２０と、動体検出、明るさ検出の検出結果に基づき、割り込み信号を発生させる割り込みコントローラ１２２を含む。

図９は、本実施の形態の第２の画像処理装置（インタレース信号をプログレッシブ信号に変換するマルチビデオ入力のインタレース／プログレッシブ装置、ＩＣ）のメモリコントローラの構成の一例を示す図である。

メモリコントローラ１４０は、ＳＲＡＭ１３０に対して書き込み制御を行う、第１の書き込み制御部１４０−０〜第５に書き込み制御部１４０−４、第１の書き込み制御部１４０−０〜第５に書き込み制御部１４０−４の書き込み制御と読み出し制御１６０の読み出し制御に対応して、ＳＲＡＭ１３０に対して画像データの読み書きのアドレス管理制御を行う第１のアドレス管理回路１５０−０〜第５のアドレス管理回１５０−４、ＳＲＡＭ１６０に対する読み出し制御を行う読み出し制御部１６０、読み出された画像データが出力される第１の出力ライン１６３の前段に設けられた少なくとも表示画像の１ライン分の画像データが保持可能なラインバッファ１６２、第２の出力ライン１６５上のバッファ１６４，第３の出力ライン１６６上のバッファ１６６、各出力ラインの出力タイミングを制御する出力タイミング制御部１６８を含む。

メモリコントローラ１４０は、入力チャネル１〜４に対応したスケーラ１０４−１〜１０４−４から出力される画像データ１０６−１〜１０６−４を受け取る。ここで固定モードまたはオートスキャンモードの場合には１０６−１〜１０６−４は、縮小されない画像データであり、縮小モードまたはマージモードの場合には縮小された画像データである。

第１の書き込み制御部１４０−０には、４つの入力チャネルからの画像データ１０６−１〜１０６−４が入力され、第２の書き込み制御部１４０−１には第１の入力チャネルの画像データ１０６−１が入力され、第３の書き込み制御部１４０−２には第２の入力チャネルの画像データ１０６−２が入力され、第４の書き込み制御部１４０−３には第３の入力チャネルの画像データ１０６−３が入力され、第５の書き込み制御部１４０−４には第４の入力チャネルの画像データ１０６−４が入力される。

固定モード又はオートスキャンモードの場合には、第１の書き込み制御部１４０−０が動作して、固定モードの場合には所定の入力チャネルの画像データがＳＲＡＭ１３０に保持され、オートスキャンモードの場合には、各入力チャネルの画像データのうち出力対象として選択された画像データがＳＲＡＭ１３０に保持される。第１の書き込み制御部１４０−０の構成については、図１１で説明する。

縮小モード又はマージモードの場合には第２の書き込み制御部１４０−１から第５の書き込み制御部１４０−５が動作する。縮小モードまたはマージモードの場合には、第２の書き込み制御部１４０−１は第１の入力チャネルの縮小画像データをＳＲＡＭ１３０に書き込む制御を行い、第３の書き込み制御部１４０−２は第２の入力チャネルの縮小画像データをＳＲＡＭ１３０に書き込む制御を行い、第４の書き込み制御部１４０−３は第３の入力チャネルの縮小画像データをＳＲＡＭ１３０に書き込む制御を行い、第５の書き込み制御部１４０−１は第４の入力チャネルの縮小画像データをＳＲＡＭ１３０に書き込む制御を行う。

読み出し制御部１６０は、ＳＲＡＭ１３０に保持されている画像データを読み出して、前ライン出力を第１の出力ラインに、奇数ライン出力を第２の出力ラインに、偶数ライン出力を第３の出力ラインに出力する制御を行う。

図１０は、読み出し制御部１６０の処理の流れを示すフローチャートである。

まず出力対象ラインは奇数ラインであるか偶数ラインであるかを判断し（ステップＳ１０）、出力対象ラインが奇数ラインである場合には、出力対象ラインに対応する奇数ラインのデータをＳＲＡＭ１３０から読み出し、読み出した１ライン分のデータを第２の出力ライン１６５に出力し、第１の出力ライン１６３の前段のラインバッファ１６２に書き込む（ステップＳ２０）
出力対象ラインが偶数ラインである場合には、出力対象ラインに対応する偶数ラインのデータをＳＲＡＭ１３０から読み出し、読み出した１ライン分のデータを第３の出力ライン１６５に出力するとともに、次の奇数ラインのデータを読み出して第２の出力ライン１６７に出力するとともに、ラインバッファ１６２に格納されている１ライン分の画像データを第１の出力ライン１６３に出力する制御を行う（ステップＳ３０）。

図１１は第１の書き込み制御部１４０−０の構成の一例を示す図である。

第１の書き込み制御部１４０−０は、選択部１４２、選択条件設定レジスタ１４９、入力切り替え制御部１４４、書き込み制御部１４８を含む。選択部１４２は、第１〜第４の入力チャネルに対応した画像データ１０６−１〜１０６−４を受け取り、選択制御信号１４５に基づきいずれかの入力データを選択して選択画像データ１４３を出力する。選択条件設定レジスタ１４９には、各入力チャネルの選択比率に関する条件を示す値が設定されている。選択条件設定レジスタ１４９の値は外部入力に基づき設定、変更できるようにしてもよい。入力切り替え制御部１４４は、カウンタ１４６を含み、選択条件設定レジスタの値に基づき、各入力チャネルの画像を連続して選択する回数を決定し、当該回数に従って入力チャネルを切り替えるための選択制御信号１４５を生成する。書き込み制御部１４８は、選択部によって選択された選択画像データ１４３をＳＲＡＭ１３０に書き込む制御を行う。

このようにすることでオートスキャンモードの場合には選択条件設定レジスタに設定された選択比率に従って入力画像データを選択してＳＲＡＭ１３０に保持させることができる。なお固定モードの場合には、選択条件設定レジスタに固定で選択されるチャネルの選択比率を１、他のチャネルの選択比率を０として設定するようにしてもよい。

図１２は、Ｉ／Ｐ変換部１７０の構成の一例を示す図である。

Ｉ／Ｐ変換部１７０は、プログレッシブ画像生成部１８０とエッジ検出部１９０を含む。

プログレッシブ画像生成部１８０は、第１の出力ラインの画像データ１６３、第２の出力ラインの画像データ１６５、第３の出力ラインの画像データ１６７を受け取り、インタレース／プログレッシブ変換モードに応じた形式でプログレッシブ画像を生成して出力する。

エッジ検出部１９０は、補完モードの場合に、出力対象ラインに対応する偶数ラインの１つ前の奇数ライン（第ｎライン）の画像データ、出力対象ラインに対応する偶数ライン（第ｎ＋１ライン）の画像データ、出力対象ラインに対応する偶数ラインの１つ後の奇数ライン（第ｎ＋２ライン）の画像データに基づき、出力対象ラインに対応する偶数ライン（第ｎ＋１ライン）の画像データ各画素値と、当該画素値と所定の位置関係にある出力対象ラインに対応する偶数ラインの１つ前の奇数ライン（第ｎライン）の画像データの画素値と出力対象ラインに対応する偶数ラインの１つ後の奇数ライン（第ｎ＋２ライン）の画像データの画素値に基づき、出力対象ラインに対応する偶数ライン（第ｎ＋１ライン）の画像データ各画素の補完値の演算の有無を判断する補完有無判断部として機能し、補完有無制御信号１９２を出力する。

プログレッシブ画像生成部１８０は、補完モードの場合には、出力対象ラインに対応する偶数ライン（第ｎ＋１ライン）の画像データを生成する際に、各画素について補完有無制御信号１９２に基づき、当該偶数ラインの画素値をそのまま用いるか、前後の奇数ラインの所定の関係にある画素値（例えば対応する列の画素値）に基づき演算された補完値を用いるかを判断して、偶数ラインの画像データを生成する。

図１３は、プログレッシブ画像生成部１８０の構成の一例である。

プログレッシブ画像生成部１８０は、補完値演算部１８４、出力選択部１８２、選択信号生成部１８６、変換モード設定レジスタ１８８を含む。プログレッシブ画像生成部１８０はＤＩＮ２（前の奇数ライン）、ＤＩＮ１（偶数ライン）、ＤＩＮ０（奇数ライン）の画像データが入力される。補完値演算部１８４は、ＤＩＮ２（前の奇数ライン）とＤＩＮ０（奇数ライン）の対応する各画素値（同じ列の画素値）に基づき補完演算を行い補完値１８５を生成する。

変換モード設定レジスタ１８７には、変換モードが通常モード、片側フィールドモード、補完モードのいずれであるかを示す値が設定されている。

出力選択部１８２は、入力１でＤＩＮ２（前の奇数ライン）の画像データ、入力２で補完値の画像データ１８５、入力３でＤＩＮ０（奇数ライン）の画像データ、入力４でＤＩＮ１（偶数ライン）の画像データを受け取り、選択制御信号に基づきいずれか選択して出力する。

選択信号生成部１８６は、変換モード設定レジスタ１８７の値及びエッジ検出部１９０が出力する補完有無制御信号１９２に基づき、出力選択部が選択する入力値を制御するための選択制御信号１８７を生成する。

通常モードの場合には、ＤＩＮ０（奇数ライン）とＤＩＮ１（偶数ライン）交互に選択して出力される。すなわち各ライン毎に入力３と入力４を交互に選択するための選択制御信号（３−４−３−４，・・・）が生成される。

片側フィールドモードの場合にはＤＩＮ２（前の奇数ライン）とＤＩＮ０（奇数ライン）が交互に選択して出力される。すなわち各ライン毎に入力３と入力１を交互に選択するための選択制御信号（３−１−３−１，・・・）が生成される。

補完モードの場合には出力対象が奇数ラインである場合には、ＤＩＮ０（奇数ライン）が選択され、出力対象が偶数である場合には、各画素毎に補完有無制御信号１９２の値に応じてＤＩＮ１（偶数ライン）か補完値１８４かのいずれかが選択して出力される。すなわち各ライン毎に入力３と入力４又２を交互に選択するための選択制御信号（３−４又は２−３−４又は２，・・・）が生成される。

図１４、図１５は、エッジ検出部の構成の一例を説明するための図である。

エッジ検出部１９０は、図１４に示すように、フィルタ演算部１９１、比較部１９４、閾値設定レジスタ１９８を含む。フィルタ演算部１９１はＤＩＮ２（前の奇数ライン）、ＤＩＮ１（偶数ライン）、ＤＩＮ０（奇数ライン）の画像データが入力される。本実施の形態ではＹＵＶ４：２：２の画像データが入力されるため、例えば第１の入力ラインにはＹ０、Ｕ０、Ｙ１、Ｖ１、Ｙ２、・・の順で画像データがはいってくる。フィルタ演算部１９１では、Ｙ成分について、フィルタを用いた差分を演算する。

メモリコントローラは、奇数ラインの時は、ＤＩＮ０（奇数ライン）にカレントの奇数ラインを書き込む。また偶数ラインの時は、ＤＩＮ０（奇数ライン）に次の奇数ライン、ＤＩＮにカレントの偶数ライン、ＤＩＮ２（前の奇数ライン）に前の奇数ラインを書き込む。書き込むデータ順はCb-Y0-Cr-Y1の順である。Cb、Crの判定はY0の結果を使用する。

フィルタは、図１５（Ｂ）に示すようにある注目画素Ｐ₂₂を中心とした上下左右の９つの画素値に対して、図１５（Ａ）に示すような係数を設定し、図１５（Ｃ）に示すように画素値と対応する係数を乗算してエッジ判定値Ｓを求める。

比較部１６４は、エッジ判定値Ｓと閾値設定レジスタ１９８に設定されている閾値とを比較して、閾値をオーバーしている場合には、補完有無制御信号１９２に補完有りの状態にし、閾値をオーバーしていない場合には、補完有無制御信号１９２に補完無しの状態に制御する。

このように制御することで、通常モード、補完モード、片側フィールドモードのプログレッシブ画像を生成することができる。また補完モードの場合には、エッジ判定値が閾値以上の画素（動きのあるオブジェクトを構成する画素）についてのみ補完を行い、エッジ判定値が閾値以下の画素（動きのないオブジェクトを構成する画素）については、元画像の画素を出力することができる。

図１６は、第２の画像処理装置（インタレース/プログレッシブ変換装置）の出力を他の第２の画像処理装置（インタレース/プログレッシブ変換装置）の入力とすることで、入力チャネルを増やす構成について説明するための図である。

ここでは１６このカメラモジュールＣ１からＣ１６、５この代２の画像処理装置２０−１〜２０−５、１つの代１の画像処理装置３０を接続して実質的に１６この入力チャネルを実現する例をしめす。

例えばカメラモジュールＣ１からＣ４の画像データを第２の画像処理装置２０−１の入力チャネルに接続し、カメラモジュールＣ５からＣ８の画像データを第２の画像処理装置２０−２の入力チャネルに接続し、カメラモジュールＣ９からＣ１２の画像データを第２の画像処理装置２０−３の入力チャネルに接続し、カメラモジュールＣ１３からＣ１６の画像データを第２の画像処理装置２０−４の入力チャネルに接続する。そして、第２の画像処理装置２０−１〜２０−４の出力形式を、オートスキャンモードまたは縮小モードまたはマージモードにすると、各画像処理装置２０−１〜２０−４の出力ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４はそれそれＣ１からＣ４のカメラモジュールの画像データ、Ｃ５からＣ８のカメラモジュールの画像データ、Ｃ９からＣ１２のカメラモジュールの画像データ，Ｃ１３からＣ１６のカメラモジュールの画像データを含む。そしてＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を第２の画像処理装置２０−５の４つ入力チャネルに接続し、第２の画像処理装置２０−５の出力形式を、オートスキャンモードまたは縮小モードまたはマージモードにすると、第２の画像処理装置２０−５の出力ＯＵＴ５は、Ｃ１からＣ１６の１６このカメラモジュールの画像を含む。

このように、本実施の形態の第２の画像処理装置を複数組み合わせることで、簡易な構成で任意の数の入力チャネルをもつ画像処理装置を実現することができる。

本発明は、上述の実施の形態に限定されるものではなく、種々の変形が可能である。本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

画像データ記録システムの構成図である。 画像データ記録システムをドライブレコーダに応用した場合のイメージ図。 デュアルカメラ対応の画像コントローラの構成の一例を示す図。 本実施の形態のインタレース／プログレッシブ変換モードについて説明するための図。 本実施の形態のインタレース／プログレッシブ変換モードについて説明するための図。 マルチビデオ入力のインタレース／プログレッシブ装置の出力モードについて説明するための図。 設定された選択比率に応じてオートスキャンする例について説明するための図。 マルチビデオ入力のインタレース／プログレッシブ装置の構成を示す図。 マルチビデオ入力のインタレース／プログレッシブ装置のメモリコントローラの構成の一例を示す図。 読み出し制御部の処理の流れを示すフローチャート。 第１の書き込み制御部の構成の一例を示す図。 Ｉ／Ｐ変換部の構成の一例を示す図。 プログレッシブ画像生成部の構成の一例。 エッジ検出部の構成の一例を説明するための図。 エッジ検出部の構成の一例を説明するための図。 入力チャネルを増やす構成について説明するための図。 入力チャネルを増やす構成について説明するための図。

符号の説明

１０−１〜１０−４ カメラモジュール、１２−１〜１２−４ デコーダ、２０ 第２の画像処理装置、３０ 第１の画像処理装置、１３０ ＳＲＡＭ、１４０ メモリコントローラ、１４２ 選択部、１４４ 入力切り替え制御部、１４６ カウンタ、１４８ 書き込み制御部、１４９ 選択条件設定レジスタ、１７０ Ｉ／Ｐ変換部、１８０ プログレッシブ画像生成部、１８２ 出力選択部、１８４ 補完演算部、１８６ 選択信号生成部、１８８ 変換モード設定レジスタ、１９０ エッジ検出部、１９４ 比較部、１９８ 閾値設定レジスタ、ＤＩＮ０ 第２の出力ライン、ＤＩＮ２ 第１の出力ライン、ＤＩＮ１ 第３の出力ライン、ラインバッファ１６２

Claims (7)

1. インタレース形式の入力画像データを受け取り、プログレッシブ形式の画像データに変換するインタレース／プログレッシブ変換処理部を含む画像処理装置であって、
   インタレース／プログレッシブ変換処理部は、
   奇数ラインに対応した入力画像データ又は偶数ラインに対応した入力画像データを順次受け取り、
   連続して受け取った第１の奇数ラインと第２の奇数ラインの入力画像データを用いてこれらの間の偶数ラインに対応した画像データを生成する偶数ライン補完処理、または連続して受け取った第１の偶数ラインと第２の偶数ラインの入力画像データを用いてこれらの間の奇数ラインに対応した画像データを生成する奇数ライン補完処理のいずれかを行い、
   偶数ライン補完処理を行う場合には、奇数ラインに対応した入力画像データと偶数ライン補完処理により生成された偶数ラインの画像データを用いてプログレッシブ画像を生成し、
   奇数ライン補完処理を行う場合には、偶数ラインに対応した入力画像データと奇数ライン補完処理により生成された奇数ラインの画像データを用いてプログレッシブ画像を生成することを特徴とする画像処理装置。
2. インタレース形式の入力画像データを受け取り、プログレッシブ形式の画像データに変換するインタレース／プログレッシブ変換処理部を含む画像処理装置であって、
   変換形式に関するモード情報が設定された変換モード設定レジスタを含み、
   インタレース／プログレッシブ変換処理部は、
   変換モード設定レジスタに第１のモードを示す値が格納されている場合には、インタレース形式で受け取った奇数ラインの入力画像データ群と当該奇数ライン入力画像データ群の前または後のいずれかに受けとった偶数ラインの入力画像データ群を画像データバッファに保持し、
   データバッファに格納されている、出力画像のライン番号に対応する奇数ラインの入力画像データまたは偶数ラインの入力画像データを用いてプログレッシブ画像を生成する通常モード変換処理部と、
   変換モード設定レジスタに第２のモードを示す値が格納されている場合には、
   奇数ラインに対応した入力画像データ又は偶数ラインに対応した入力画像データを順次受け取り、
   連続して受け取った第１の奇数ラインと第２の奇数ラインの入力画像データを用いてこれらの間の偶数ラインに対応した画像データを生成する偶数ライン補完処理、または連続して受け取った第１の偶数ラインと第２の偶数ラインの入力画像データを用いてこれらの間の奇数ラインに対応した画像データを生成する奇数ライン補完処理のいずれかを行い、
   偶数ライン補完処理を行う場合には、奇数ラインに対応した入力画像データと偶数ライン補完処理により生成された偶数ラインの画像データを用いてプログレッシブ画像を生成し、
   奇数ライン補完処理を行う場合には、偶数ラインに対応した入力画像データと奇数ライン補完処理により生成された奇数ラインの画像データを用いてプログレッシブ画像を生成する補完モード変換処理部と、
   含むことを特徴とする画像処理装置。
3. 請求項１乃至２のいずれかにおいて、
   前記補完モード変換処理部は、
   インタレース形式で受け取った第１の奇数ラインの画像データ群と当該奇数ライン画像データ群の前または後のいずれかに受けとった偶数ライン画像データ群を画像データバッファに保持し、
   補完対象となるターゲットラインのターゲット画素と所定の位置関係を有するターゲットラインに対応した入力画像データ及び、当該ターゲットラインの前後のラインに対応した入力画像データの画素値を用いて、ターゲットラインのターゲット画素の補完の有無を判断する補完有無判断部と、
   当該ターゲットラインのターゲット画素と所定の位置関係を有する、ターゲットラインの前後のラインに対応した入力画像データの画素値を用いて、ターゲット画素の補完値を演算する補完値演算部と、
   ターゲットラインのターゲット画素の補完の有無の判断結果に基づき、ターゲットラインのターゲット画素を補完値またはターゲットラインのターゲット画素に対応する入力画像データの画素値のいずれかを用いてプログレッシブ画像を生成することを特徴とする画像処理装置。
4. 請求項１乃至３のいずれかにおいて、
   前記補完モード変換処理部は、
   画像データバッファから第ｎラインに対応する入力画像データ、第ｎ＋１ラインに対応する入力画像データを順次読み出して第１の出力ライン、第２の出力ライン、第３の出力ラインに出力する画像データバッファ読み出し制御部と、
   第１の出力ライン、第２の出力ライン、第３の出力ラインの入力画像データに基づきプログレッシブ形式の画像データに変換して出力するＩ／Ｐ変換部とを含み、
   画像データバッファ読み出し制御部は、
   画像データバッファから第ｎのラインに対応する入力画像データを読み出した場合には、第２の出力ラインに書き込むとともに、ラインバッファに書き込み、
   画像データバッファから第ｎ＋１ラインの入力画像データを読み出した場合には、第３の出力ラインに書き込むとともに、第ｎ＋２のラインの入力画像データを画像データバッファから読み出して第２の出力ラインに書き込むとともに、前記ラインバッファに格納されている１ライン分の入力画像データを第１の出力ラインに出力し、
   Ｉ／Ｐ変換部は、
   第ｎラインの画像データの出力時には、第２のラインの入力画像データを出力し、第ｎ＋１ラインの画像データの出力時には、通常モードであれば第３のラインの入力画像データを出力し、補完モードであれば、第１のライン及び第２のラインの入力画像データに基づき補完処理を行い、補完データを出力することを特徴とする画像処理装置。
5. 請求項２乃至４のいずれかにおいて、
   前記画像データバッファは、１表示画像分のデータ容量よりも小さな容量のメモリで構成されており、
   前記バッファ読み出し制御は、
   偶数ラインまたは奇数ラインの所定の行の入力画像データの書き込みが前記画像データバッファに対して行われると、当該画像データと同じフレームの画像であって先に書き込まれた偶数ラインまたは奇数ラインの入力画像データの読み出しを開始することを特徴とする画像処理装置。
6. インタレース形式の入力画像データを受け取り、プログレッシブ形式の画像データに変換する画像処理装置であって、
   変換形式に関するモード情報が設定された変換モード設定レジスタと、
   変換モード設定レジスタに第１のモードを示す値が格納されている場合には、インタレース形式で受け取った奇数ラインの入力画像データ群と当該奇数ライン入力画像データ群の前または後のいずれかに受けとった偶数ラインの入力画像データ群を画像データバッファに保持し、
   データバッファに格納されている、出力画像のライン番号に対応する奇数ラインの入力画像データまたは偶数ラインの入力画像データを用いてプログレッシブ画像を生成する通常モード変換処理部と、
   変換モード設定レジスタに第２のモードを示す値が格納されている場合には、偶数ラインまたは奇数ラインのいずれかに対応した入力画像データ用いて、各ラインの入力画像データを２倍にしてプログレッシブ画像を生成する片側フィールドモード変換処理部と、
   含むことを特徴とする画像処理装置。
7. インタレース形式の入力画像データを受け取り、プログレッシブ形式の画像データに変換するインタレース／プログレッシブ変換処理部を含む画像処理装置の制御方法であって、
   奇数ラインに対応した入力画像データ又は偶数ラインに対応した入力画像データを順次受け取り、
   連続して受け取った第１の奇数ラインと第２の奇数ラインの入力画像データを用いてこれらの間の偶数ラインに対応した画像データを生成する偶数ライン補完処理、または連続して受け取った第１の偶数ラインと第２の偶数ラインの入力画像データを用いてこれらの間の奇数ラインに対応した画像データを生成する奇数ライン補完処理のいずれかを行い、
   偶数ライン補完処理を行う場合には、奇数ラインに対応した入力画像データと偶数ライン補完処理により生成された偶数ラインの画像データを用いてプログレッシブ画像を生成し、
   奇数ライン補完処理を行う場合には、偶数ラインに対応した入力画像データと奇数ライン補完処理により生成された奇数ラインの画像データを用いてプログレッシブ画像を生成することを特徴とする画像処理装置の制御方法。