JP2008294345A - Manufacturing method of ferroelectric memory device, and ferroelectric memory device - Google Patents
Manufacturing method of ferroelectric memory device, and ferroelectric memory device Download PDFInfo
- Publication number
- JP2008294345A JP2008294345A JP2007140296A JP2007140296A JP2008294345A JP 2008294345 A JP2008294345 A JP 2008294345A JP 2007140296 A JP2007140296 A JP 2007140296A JP 2007140296 A JP2007140296 A JP 2007140296A JP 2008294345 A JP2008294345 A JP 2008294345A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- memory device
- lower electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、強誘電体キャパシタを有する強誘電体メモリ装置の製造方法及び強誘電体メモリ装置に関する。 The present invention relates to a method of manufacturing a ferroelectric memory device having a ferroelectric capacitor and a ferroelectric memory device.
強誘電体メモリ装置(FeRAM)は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できる。そのため、DRAM並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
ここで、強誘電体材料としては、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O3:PZT)などのペロブスカイト型酸化物やタンタル酸ビスマスストロンチウム(SrBi2TaO9:SBT)などのビスマス層状化合物などが挙げられる。
A ferroelectric memory device (FeRAM) is a nonvolatile memory capable of low voltage and high speed operation utilizing spontaneous polarization of a ferroelectric material, and a memory cell can be composed of one transistor / one capacitor (1T / 1C). . Therefore, since it can be integrated in the same manner as a DRAM, it is expected as a large-capacity nonvolatile memory.
Here, as the ferroelectric material, a perovskite oxide such as lead zirconate titanate (Pb (Zr, Ti) O 3 : PZT) or a bismuth layer such as bismuth strontium tantalate (SrBi 2 TaO 9 : SBT) is used. Compound etc. are mentioned.
ところで、上記強誘電体材料の強誘電特性を最大限に発揮させるためには、その結晶配向性が極めて重要である。例えば、強誘電体材料としてPZTを用いる場合は、その結晶系に依存して優位な配向が存在する。一般的にメモリ装置の用途では、より大きな自発分極量を獲得するため、Zr(ジルコニウム)に比べてTi(チタン)を多く含むチタンリッチの組成を採用している。この組成域ではPZTが正方晶に属し、その自発分極軸がc軸となっている。この場合、理想的にはc軸配向させることで最大の分極量が得られるが、実際は非常に難しく、c軸と直交するa軸配向成分が同時に存在する。ところが、このa軸配向成分は、分極反転に寄与しないため、強誘電特性が損なわれることがある。
そこで、PZTの結晶配向を(111)配向にすることにより、a軸を基板法線から一定の角度だけオフセットした方向に向けることが考えられている。これによれば、分極軸が基板法線方向の成分を持つようになるため、分極反転に寄与させることが可能となる。一方、c軸配向成分も同時に分極軸が基板法線方向に対して一定のオフセット角度を向くため、分極反転で誘発される表面電荷量には一定量のロスが生じる。しかし、すべての結晶成分を分極反転に寄与させることができるため、電荷の取り出し効率がc軸配向と比較して格段に優れている。
By the way, in order to maximize the ferroelectric properties of the ferroelectric material, the crystal orientation is extremely important. For example, when PZT is used as the ferroelectric material, there is a dominant orientation depending on the crystal system. In general, in the use of a memory device, a titanium-rich composition containing more Ti (titanium) than Zr (zirconium) is employed in order to obtain a larger amount of spontaneous polarization. In this composition range, PZT belongs to tetragonal crystal, and its spontaneous polarization axis is c-axis. In this case, ideally, the maximum amount of polarization can be obtained by orienting the c-axis, but in reality, it is very difficult and an a-axis orientation component orthogonal to the c-axis is present simultaneously. However, this a-axis orientation component does not contribute to polarization reversal, and thus the ferroelectric characteristics may be impaired.
Therefore, it is considered that the a-axis is oriented in a direction offset by a certain angle from the substrate normal by setting the crystal orientation of PZT to the (111) orientation. According to this, since the polarization axis has a component in the substrate normal direction, it is possible to contribute to polarization inversion. On the other hand, since the polarization axis of the c-axis orientation component is also at a certain offset angle with respect to the normal direction of the substrate, a certain amount of loss occurs in the surface charge amount induced by polarization reversal. However, since all crystal components can contribute to polarization reversal, the charge extraction efficiency is remarkably superior to the c-axis orientation.
ここで、PZTを(111)配向させるためには、上面にPZT膜が形成される下部電極の結晶配向性が重要となる。下部電極を構成する材料としては、熱的・化学的安定性を考慮して貴金属が一般的に用いられる。なかでも、Pt(白金)は自己配向性が非常に強いため、PZT膜を容易に(111)配向させることができる。
ところが、Ptは、PZT膜の構成元素であるPb(鉛)との反応性に富む。そのため、有機金属化学気相蒸着(Metal Organic Chemical Vapor Deposition:MOCVD)法を用いてPZT膜を形成するときに、活性化したPbとPtとが反応してPbPt合金が形成され、体積膨張を起こして表面モフォロジーが劣化するという問題がある。
そこで、下部電極の表層にPZT膜との格子定数の不整合が小さい例えばPbPtの合金膜をあらかじめ形成することにより、PZT膜を(111)配向させることを図った強誘電体メモリ装置の製造方法が提案されている(例えば、特許文献1参照)。
However, Pt is rich in reactivity with Pb (lead) which is a constituent element of the PZT film. Therefore, when a PZT film is formed using a metal organic chemical vapor deposition (MOCVD) method, the activated Pb and Pt react to form a PbPt alloy, causing volume expansion. There is a problem that the surface morphology deteriorates.
Accordingly, a method of manufacturing a ferroelectric memory device in which a PZT film is formed in a (111) orientation by forming in advance a PbPt alloy film having a small lattice constant mismatch with the PZT film on the surface layer of the lower electrode. Has been proposed (see, for example, Patent Document 1).
しかしながら、上記従来の強誘電体メモリ装置の製造方法においても、以下の課題が残されている。すなわち、PbPt合金膜を形成した場合であっても、下部電極とPZT膜との界面における整合性が不十分であるため、大きいリーク電流が発生するという問題がある。 However, the following problems remain in the conventional method for manufacturing a ferroelectric memory device. That is, even when the PbPt alloy film is formed, there is a problem that a large leak current is generated because the matching at the interface between the lower electrode and the PZT film is insufficient.
本発明は、上記従来の問題に鑑みてなされたもので、下部電極と強誘電体膜との界面におけるリーク電流を低減できる強誘電体メモリ装置の製造方法及び強誘電体メモリ装置を提供することを目的とする。 The present invention has been made in view of the above-described conventional problems, and provides a method for manufacturing a ferroelectric memory device and a ferroelectric memory device capable of reducing leakage current at the interface between a lower electrode and a ferroelectric film. With the goal.
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる強誘電体メモリ装置の製造方法は、下部電極及び上部電極間に挟持された強誘電体膜を有する強誘電体キャパシタを備える強誘電体メモリ装置の製造方法であって、前記下部電極を形成する工程と、該下部電極上にABO3型のペロブスカイト型の結晶構造を有する前記強誘電体膜を形成する工程と、該強誘電体膜上に前記上部電極を形成する工程とを備え、前記下部電極の形成工程が、該下部電極の表層に前記強誘電体膜に対して(111)面方位に配向を付与するバッファ膜を形成する工程を有し、前記強誘電体膜の形成工程が、前記下部電極上にABO3のB元素の一部をNbに置換したアモルファス状の初期膜を形成する工程と、該初期膜を結晶化する工程と、該初期膜上にコア膜を形成する工程とを有することを特徴とする。 The present invention employs the following configuration in order to solve the above problems. That is, a method for manufacturing a ferroelectric memory device according to the present invention is a method for manufacturing a ferroelectric memory device including a ferroelectric capacitor having a ferroelectric film sandwiched between a lower electrode and an upper electrode, Forming the lower electrode; forming the ferroelectric film having an ABO 3 type perovskite crystal structure on the lower electrode; and forming the upper electrode on the ferroelectric film. And the step of forming the lower electrode includes a step of forming a buffer film that provides an orientation in a (111) plane orientation with respect to the ferroelectric film on a surface layer of the lower electrode, The step of forming a film includes a step of forming an amorphous initial film in which a part of the B element of ABO 3 is substituted with Nb on the lower electrode, a step of crystallizing the initial film, and a step of forming on the initial film A process of forming a core film. And wherein the Rukoto.
この発明では、下部電極上に一部をNb(ニオブ)で置換した初期膜を形成することで、下部電極とコア膜との間のリーク電流を軽減できる。すなわち、コア膜と下部電極との間にB元素の一部をNbで置換した初期膜を形成すると、下部電極と強誘電体膜との間の界面におけるショットキー障壁が高くなる。そのため、下部電極から強誘電体膜への電子注入が抑制される。これにより、強誘電体キャパシタのリーク電流が大きく低減される。ここで、アモルファス状の初期膜を形成した後に結晶化させるため、初期膜がバッファ膜によって(111)面方位に配向されながら結晶化されることとなる。そのため、初期膜とバッファ膜との間の格子定数の整合が容易に得られる。そして、初期膜上に形成されるコア膜も、初期膜を核として(111)面方位に配向されながら結晶成長する。また、初期膜を形成することで、コア膜の形成時にバッファ膜とコア膜との間で構成元素が反応することを防止し、表面モフォロジーの劣化を抑制できる。 In the present invention, the leakage current between the lower electrode and the core film can be reduced by forming the initial film partially substituted with Nb (niobium) on the lower electrode. That is, when an initial film in which part of the B element is substituted with Nb is formed between the core film and the lower electrode, the Schottky barrier at the interface between the lower electrode and the ferroelectric film is increased. Therefore, electron injection from the lower electrode to the ferroelectric film is suppressed. Thereby, the leakage current of the ferroelectric capacitor is greatly reduced. Here, in order to crystallize after forming the amorphous initial film, the initial film is crystallized while being oriented in the (111) plane orientation by the buffer film. Therefore, the lattice constant matching between the initial film and the buffer film can be easily obtained. The core film formed on the initial film also grows while being oriented in the (111) plane orientation with the initial film as a nucleus. Further, by forming the initial film, it is possible to prevent the constituent elements from reacting between the buffer film and the core film during the formation of the core film, and to suppress the deterioration of the surface morphology.
また、本発明における強誘電体メモリ装置の製造方法は、前記初期膜が、Pb(Zr,Ti)O3のZrまたはTiの一部をNbで置換した材料で構成されていることとしてもよい。
この発明では、PZTのB元素の一部をNbで置換したPZTNを用いて初期膜を形成する。
In the method of manufacturing a ferroelectric memory device according to the present invention, the initial film may be made of a material obtained by substituting a part of Zr or Ti of Pb (Zr, Ti) O 3 with Nb. .
In the present invention, the initial film is formed using PZTN in which a part of the B element of PZT is substituted with Nb.
また、本発明における強誘電体メモリ装置の製造方法は、前記コア膜が、Pb(Zr,Ti)O3で構成されていることが好ましい。
この発明では、コア膜をPZTで構成することにより、強誘電体膜による強誘電特性が十分に得られる。
In the method for manufacturing a ferroelectric memory device according to the present invention, it is preferable that the core film is made of Pb (Zr, Ti) O 3 .
In the present invention, the core film is made of PZT, so that the ferroelectric characteristics of the ferroelectric film can be sufficiently obtained.
また、本発明における強誘電体メモリ装置の製造方法は、前記下部電極の表層に、Ptで構成されたバッファ膜が形成されていることが好ましい。
この発明では、下部電極の表層に自己配向性の高いPtで構成されたバッファ膜を形成することにより、初期膜をより確実に(111)面方位で配向させながら結晶成長させることができる。したがって、強誘電体膜をより確実に(111)面方位で配向させることが可能となる。
In the method for manufacturing a ferroelectric memory device according to the present invention, it is preferable that a buffer film made of Pt is formed on the surface layer of the lower electrode.
In the present invention, by forming a buffer film made of Pt having high self-orientation on the surface layer of the lower electrode, the initial film can be crystal-grown while being more reliably oriented in the (111) plane orientation. Therefore, the ferroelectric film can be more reliably oriented in the (111) plane orientation.
また、本発明における強誘電体メモリ装置の製造方法は、前記初期膜を、ゾルゲル法により形成することとしてもよい。
この発明では、下部電極上に初期膜を構成する構成元素を含有する化合物である例えばアルコキシドなどの有機化合物を溶媒(または分散媒)に溶解(または分散)させた溶液(または分散液)を塗布し、これを加熱して乾燥、結晶化させることで初期膜を形成する。
In the method for manufacturing a ferroelectric memory device according to the present invention, the initial film may be formed by a sol-gel method.
In this invention, a solution (or dispersion liquid) in which an organic compound such as an alkoxide, which is a compound containing a constituent element constituting the initial film, is dissolved (or dispersed) in a solvent (or dispersion medium) is applied on the lower electrode. Then, this is heated, dried and crystallized to form an initial film.
また、本発明における強誘電体メモリ装置の製造方法は、前記初期膜を、減圧下で結晶化させることが好ましい。
この発明では、大気圧下と比較して、塗布された膜中に含まれる有機成分を低温で離脱させることができる。これにより、初期膜の結晶化温度を下げて他の素子などへの熱的影響を低減できる。
In the method for manufacturing a ferroelectric memory device according to the present invention, the initial film is preferably crystallized under reduced pressure.
In the present invention, the organic components contained in the applied film can be released at a lower temperature than under atmospheric pressure. Thereby, the crystallization temperature of the initial film can be lowered to reduce the thermal influence on other elements.
また、本発明における強誘電体メモリ装置の製造方法は、前記初期膜を、前記下部電極の裏面側を加熱しながら結晶化させることが好ましい。
この発明では、下部電極の表層側から初期膜を結晶成長させることで、下部電極の表層における(111)配向の結晶配向性が初期膜に反映されやすくなり、初期膜をより確実に(111)配向させることができる。
In the method for manufacturing a ferroelectric memory device according to the present invention, the initial film is preferably crystallized while heating the back surface side of the lower electrode.
In the present invention, by crystal growth of the initial film from the surface layer side of the lower electrode, the crystal orientation of the (111) orientation in the surface layer of the lower electrode is easily reflected in the initial film, and the initial film is more reliably (111). Can be oriented.
また、本発明における強誘電体メモリ装置の製造方法は、前記コア膜を、有機金属原料ガスと酸素ガスとの反応により形成することとしてもよい。
この発明では、有機金属原料ガスと酸素とを反応させるMOCVD法を用いてコア膜を形成する。ここで、有機金属原料ガスの構成元素が活性化していても、バッファ膜上に初期膜が形成されているため、バッファ膜との間で活性化した構成元素が反応することが抑制される。
In the method for manufacturing a ferroelectric memory device according to the present invention, the core film may be formed by a reaction between an organic metal source gas and an oxygen gas.
In this invention, the core film is formed using the MOCVD method in which the organometallic source gas and oxygen are reacted. Here, even if the constituent element of the organometallic source gas is activated, the reaction of the activated constituent element with the buffer film is suppressed because the initial film is formed on the buffer film.
また、本発明における強誘電体メモリ装置は、下部電極及び上部電極間に挟持された強誘電体膜を有する強誘電体キャパシタを備える強誘電体メモリ装置であって、前記下部電極の表層にPtで構成されたバッファ膜が設けられており、前記強誘電体膜が、前記バッファ膜上に形成されてPb(Zr,Ti)O3のZrまたはTiの一部をNbで置換した材料で構成される初期膜と、Pb(Zr,Ti)O3で構成されるコア膜とを備えることを特徴とする。
この発明では、上述と同様に、下部電極上に一部をNbで置換した初期膜を形成することで、下部電極とコア膜との間のリーク電流を軽減できる。
The ferroelectric memory device according to the present invention is a ferroelectric memory device comprising a ferroelectric capacitor having a ferroelectric film sandwiched between a lower electrode and an upper electrode, wherein Pt is formed on the surface layer of the lower electrode. The ferroelectric film is made of a material formed on the buffer film and having a part of Zr or Ti of Pb (Zr, Ti) O 3 replaced with Nb. And a core film made of Pb (Zr, Ti) O 3 .
In the present invention, as described above, the leakage current between the lower electrode and the core film can be reduced by forming the initial film partially substituted with Nb on the lower electrode.
以下、本発明における強誘電体メモリ装置の製造方法及び強誘電体メモリ装置の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。 DESCRIPTION OF THE PREFERRED EMBODIMENTS A ferroelectric memory device manufacturing method and a ferroelectric memory device according to an embodiment of the present invention will be described below with reference to the drawings. In each drawing used in the following description, the scale is appropriately changed to make each member a recognizable size.
〔強誘電体メモリ装置〕
まず、本実施形態における強誘電体メモリ装置を、図1を参照しながら説明する。ここで、図1は強誘電体メモリ装置を模式的に示す拡大断面図である。
強誘電体メモリ装置1は、1トランジスタ/1キャパシタ(1T/1C)型のメモリセル構造を有するスタック型であって、図1に示すように、半導体基板2と、半導体基板2上に形成された強誘電体キャパシタ3及びトランジスタ4とを備えている。
[Ferroelectric memory device]
First, the ferroelectric memory device in this embodiment will be described with reference to FIG. Here, FIG. 1 is an enlarged cross-sectional view schematically showing a ferroelectric memory device.
The
半導体基板2は、例えばSi(シリコン)によって構成されており、上面に順に積層された層間絶縁膜11が形成されている。
層間絶縁膜11は、例えばSiO2(酸化ケイ素)で構成されており、半導体基板2上に形成されたトランジスタ4を被覆している。また、層間絶縁膜11の後述するドレイン領域42上には貫通孔16が形成されており、プラグ17が充填されている。
プラグ17は、貫通孔16内に充填された導電材料で構成されており、例えばW(タングステン)やMo(モリブデン)、Ta(タンタル)、Ti、Ni(ニッケル)などで構成されている。
The
The
The
強誘電体キャパシタ3は、層間絶縁膜11及びプラグ17上に形成されており、下層から順に、導電膜21、酸素バリア膜22、下部電極23、強誘電体膜24及び上部電極25を積層した構成となっている。
導電膜21は、例えばTiNなどの導電材料で構成されており、プラグ17と強誘電体キャパシタ3との導通を図っている。
酸素バリア膜22は、例えばTiAlN、TiAl、TiSiN、TiN、TaN、TaSiNなどの酸素バリア性を有する材料で構成されている。
The
The
The
下部電極23は、下層から順に、電極膜31、電極酸化膜32及びバッファ膜33を積層した構成となっている。
電極膜31は、例えばIr(イリジウム)で構成されている。
電極酸化膜32は、電極膜31を構成するIrの酸化物であるIrOxで構成されており、その膜厚が例えば20nm以上30nm以下となっている。
バッファ膜33は、例えばPtのように自己配向性の高い金属材料で構成されており、その膜厚が例えば10nm以上50nm以下となっている。
ここで、電極膜31は、Irのほか、Pt、Ru(ルテニウム)、Rh(ロジウム)、Pd(パラジウム)、Os(オスミウム)のうちから少なくとも1つまたはこれらにIrを含めた中から選択した合金で構成されてもよい。また、電極膜31は、単層膜であっても、積層した多層膜であってもよい。そして、電極酸化膜32は、電極膜31を構成するこれらの金属材料の酸化物であってもよい。
The
The
The
The
Here, in addition to Ir, the
強誘電体膜24は、ABO3の一般式で示されるペロブスカイト型の結晶構造を有する強誘電体材料で構成されている。ここで、上記一般式中のAがPbからなり、BがZr及びTiのうちの少なくとも一方からなる。そして、強誘電体膜24は、下層から順に、初期膜34及びコア膜35を積層した構成となっている。
初期膜34は、Pb(Zr,Ti)O3で表されるPZTのB元素であるZrまたはTiの一部をNbに置換したPZTNで構成されており、その膜厚が例えば10nm以上30nm以下程度となっている。
また、初期膜34を構成するB元素に対するNbの置換量は、10%以上50%以下となっている。Nbの置換量を10%以上とすることにより、下部電極23と強誘電体膜24との間のショットキー障壁を十分に高くしてリーク電流の発生を抑制できる。また、Nbの置換量を50%以下とすることで、強誘電体膜24による強誘電特性を確実に得ることができる。
The
The
Further, the substitution amount of Nb for the B element constituting the
コア膜35は、PZTで構成されており、その膜厚が例えば70nm以上90nm以下程度となっている。すなわち、強誘電体膜24における初期膜34の厚さが、例えば10%以上30%以下となっている。このように初期膜34の強誘電体膜24に対する厚さを10%以上とすることで、強誘電体膜24と下部電極23との間におけるリーク電流の発生を確実に抑制できる。また、初期膜34の強誘電体膜24に対する厚さを30%以下とすることで、強誘電体膜24の強誘電特性を維持することができる。
なお、強誘電体膜24において、上記一般式中のAを構成するPbの一部をLa(ランタン)に置換してもよく、Bを構成するZrやTiの一部をV(バナジウム)、Ta、Cr(クロム)、Mo、W、Ca(カルシウム)、Sr(ストロンチウム)及びMg(マグネシウム)のうちの少なくとも1つで置換してもよい。
The
In the
上部電極25は、例えばPtまたはIrOxとIrとの多層膜で構成されている。なお、上部電極25は、上述した下部電極23と同様の材料やAl(アルミニウム)、Ag(銀)、Niなどからなる単層膜や、これらを積層した多層膜であってもよい。
The
トランジスタ4は、半導体基板2の表層に形成されたソース領域41、ドレイン領域42及びチャネル領域(図示略)と、チャネル領域上に形成されたゲート絶縁膜43と、ゲート絶縁膜43上に形成されたゲート電極44とを備えている。そして、トランジスタ4は、ドレイン領域42上に形成されたプラグ17と導通している。
また、トランジスタ4は、半導体基板2に間隔をおいて複数形成されており、隣接する他のトランジスタ4との間に設けられた素子分離領域45によって互いの絶縁が図られている。
The
In addition, a plurality of
〔強誘電体メモリ装置の製造方法〕
次に、上述した強誘電体メモリ装置1の製造方法について、図2を参照しながら説明する。ここで、図2は、強誘電体メモリ装置の製造工程を示す説明図である。
最初に、半導体基板2にトランジスタ4を形成すると共に、トランジスタ4を被覆する層間絶縁膜11を形成する。そして、層間絶縁膜11を貫通する貫通孔16を形成し、プラグ17でこの貫通孔16を充填する(図2(a))。
[Manufacturing Method of Ferroelectric Memory Device]
Next, a manufacturing method of the above-described
First, the
次に、層間絶縁膜11上に強誘電体キャパシタ3を形成する。ここでは、層間絶縁膜11上に下層から順に、導電膜21a、酸素バリア膜22a、下部電極23a、強誘電体膜24a及び上部電極25aを形成する。
まず、層間絶縁膜11上に導電膜21aを形成する(図2(b))。ここでは、層間絶縁膜11上に例えばCVD法やスパッタ法などを用いてTiからなる膜を形成する。このとき、Tiが一般的に高い自己配向性を有するため、CVD法やスパッタ法によって(001)配向を有する六方最密構造の膜が形成される。したがって、Tiからなる膜は、自己配向性により(001)配向を示す。そして、この膜に例えば窒素雰囲気下で熱処理(例えば500℃以上650℃以下)を施す窒化処理により、導電膜21aを形成する。このとき、熱処理温度を650℃未満とすることでトランジスタ4の特性への影響を抑制すると共に、500℃以上とすることで窒化処理の短縮化が図れる。なお、形成された導電膜21aは、元のメタル状態のTiの配向性を反映して、(111)配向のTiNとなる。
Next, the
First, a
次に、導電膜21a上に酸素バリア膜22aを形成する(図2(c))。ここでは、導電膜21a上に例えばスパッタ法やCVD法などを用いてTiAlNからなる酸素バリア膜22aを形成する。ここで、導電膜21aと酸素バリア膜22aとの界面において導電膜21aの格子構造と酸素バリア膜22aの格子構造とをマッチングさせることで、エピタキシャルライクに酸素バリア膜22aが形成される。これにより、導電膜21aの(111)配向を反映した(111)配向を有する酸素バリア膜22aが形成される。また、上述のように酸素バリア膜22aが結晶質を有するTiAlNで構成されているため、酸素バリア膜22aを(111)面方位に配向させることが可能となる。
Next, an
続いて、酸素バリア膜22a上に図2(f)に示す下部電極23aを形成する。
最初に、酸素バリア膜22a上に電極膜31aを形成する(図2(d))。ここでは、酸素バリア膜22a上に、例えばスパッタ法やCVD法を用いてIrからなる電極膜31aを形成する。このとき、結晶質を有する酸素バリア膜22a上に電極膜31aを形成することで、電極膜31aの結晶性が著しく向上すると共に、酸素バリア膜22aの結晶配向が電極膜31aに反映される。これにより、電極膜31aが、酸素バリア膜22aと同様の(111)面方位に配向される。
Subsequently, a
First, the
そして、電極膜31a上に電極酸化膜32aを形成する(図2(e))。ここでは、電極膜31a上に、酸素ガスを供給しながらIrをスパッタ法により成膜することで、電極膜31a上にIrOxからなる電極酸化膜32aを形成する。このとき、スパッタ法を用いることで電極酸化膜32が均一な膜厚で形成される。また、熱酸化と比較して低温で電極酸化膜32aを形成するため、あらかじめ形成されているトランジスタ4などの他の素子に対する熱的影響が軽減される。
Then, an
さらに、電極酸化膜32a上にバッファ膜33aを形成する(図2(f))。ここでは、電極酸化膜32a上に、例えばスパッタ法やCVD法を用いてPtからなるバッファ膜33aを形成する。以上のようにして、下部電極23aを形成する。
Further, a
次に、下部電極23a上に図2(h)に示す強誘電体膜24aを形成する。
最初に、バッファ膜33a上に初期膜34aを形成する(図2(g))。ここでは、バッファ膜33a上に、初期膜34aを構成するPZTNの構成元素であるPb、Zr、Ti、Nbなどを含有する化合物、例えばアルコキシドなどの有機化合物を溶媒(または分散媒)に溶解(または分散)して得られた溶液(または分散液)をスピンコーティング法などにより塗布し、これを乾燥させる。これにより、アモルファス状の初期膜34aが形成される。
Next, a
First, the
そして、アモルファス状の初期膜34aが形成された半導体基板2を、図3に示すようなMOCVD装置50内に導入する。ここで、図3は、MOCVD装置を示す模式図である。
MOCVD装置50は、図3に示すように、半導体基板2を収容するチャンバ51と、チャンバ51内に配置されて半導体基板2を載置するサセプタ52と、チャンバ51内にガスを供給するシャワーヘッド53と、載置された半導体基板2を加熱する加熱ランプ54とを備えている。そして、シャワーヘッド53には、チャンバ51内にPZT原料である有機金属原料ガスや酸素ガスを供給するための供給管55、56が設けられている。また、MOCVD装置50は、チャンバ51外に設けられた供給手段(図示略)により有機金属原料ガスを供給管55からチャンバ51内に供給すると共に、酸素ガスを供給管56からチャンバ51内に供給する構成となっている。なお、供給管55、56は、互いに独立して設けられており、有機金属原料ガス及び酸素ガスがチャンバ51に供給されるまでは遭遇しない構成となっている。また、チャンバ51には、排気口(図示略)が適宜形成されている。そして、サセプタ52には、加熱ランプ54とは別にヒータ(図示略)が設けられている。
Then, the
As shown in FIG. 3, the
このような構成のMOCVD装置50において、初期膜34aが形成された半導体基板2をサセプタ52上に載置し、供給管56から酸素ガスのみをチャンバ51内に供給しながら加熱ランプ54により半導体基板2を下面側から加熱する。ここで、チャンバ51内を減圧状態とする。また、半導体基板2の加熱温度を、例えば650℃とする。このように、初期膜34aを加熱すると、バッファ膜33aが(111)配向しているため、初期膜34aはバッファ膜33aの結晶性を反映して(111)面方位で配向されながら結晶成長する。このとき、半導体基板2を下面側から加熱しているため、初期膜34aがバッファ膜33a側から順に結晶化する。また、減圧下のチャンバ51内で初期膜34aを結晶化させているため、アモルファス状の初期膜34a中に含まれる溶媒(または分散媒)は、大気圧下で加熱する場合と比較して低い加熱温度で蒸発する。そのため、あらかじめ形成されているトランジスタ4などの他の素子に対する熱的影響が軽減される。なお、半導体基板2の加熱は、サセプタ52に設けられたヒータを用いて行ってもよい。
In the
さらに、結晶化した初期膜34a上にコア膜35aを形成する(図2(h))。ここでは、供給管55、56からチャンバ51内に有機金属原料ガス及び酸素ガスをそれぞれ供給したMOCVD法により、初期膜34a上にコア膜35aを形成する。このとき、有機金属原料ガスとしては、例えばPb(DIBM)、Zr(DIBM)、Ti(DIBM)の組み合わせが挙げられる。なお、DIBMはC9H15O2(ジイソブチリルメタナト)を示している。また、有機金属原料ガスとしては、他の材料を用いてもよい。
また、酸素ガスの流量は、有機金属原料ガスと反応させるために必要な酸素量以上となっている。そのため、供給される有機金属原料ガス中の有機成分が反応するために必要な酸素量が十分に供給されている。なお、本発明において、有機金属原料ガスを反応させるために必要な酸素量とは、有機金属原料ガスの原料起因のカーボン及び水素を燃焼してCO2(二酸化炭素)及びH2O(水)として排出するために必要な酸素量と、強誘電体膜を構成する強誘電体材料が結晶化するために必要な酸素量との和を示す。
このように、混合ガスを供給しながら半導体基板2を加熱すると、有機原料ガスが酸素ガス中の酸素を奪って分解、酸化することで結晶化したPZTとなって初期膜34a上にコア膜35aとして堆積する。
Further, the
Further, the flow rate of the oxygen gas is equal to or higher than the amount of oxygen necessary for reacting with the organometallic source gas. Therefore, the oxygen amount necessary for the reaction of the organic components in the supplied organometallic raw material gas is sufficiently supplied. In the present invention, the amount of oxygen necessary for reacting the organometallic raw material gas refers to CO 2 (carbon dioxide) and H 2 O (water) by burning carbon and hydrogen originating from the raw material of the organometallic raw material gas. Represents the sum of the amount of oxygen necessary for discharging and the amount of oxygen necessary for crystallization of the ferroelectric material constituting the ferroelectric film.
As described above, when the
このとき、Ptからなるバッファ膜33aがPZTNからなる初期膜34aで被覆されているため、MOCVD法において活性化しているPbとバッファ膜33aとの反応が回避される。そのため、PbPt合金が形成されない。
また、結晶配向が(111)配向である初期膜34aを核としてコア膜35aの結晶配向が(111)配向に制御される。そして、酸素量が十分に供給された雰囲気内でコア膜35aを形成することにより、酸素欠損の少ない高品質のコア膜35aが形成される。
以上のようにして、初期膜34a及びコア膜35aからなる強誘電体膜24aを形成する。
At this time, since the
In addition, the crystal orientation of the
As described above, the
続いて、強誘電体膜24a上に上部電極25aを形成する(図2(i))。ここでは、強誘電体膜24a上に、例えばスパッタ法やCVD法などを用いて上部電極25を構成する金属材料からなる上部電極25aを形成する。
その後、積層して形成された導電膜21a、酸素バリア膜22a、下部電極23a、強誘電体膜24a及び上部電極25aをフォトリソグラフィ技術などによりパターニングし、強誘電体キャパシタ3を形成する。以上のようにして、図1に示す強誘電体メモリ装置1を製造する。
Subsequently, the
Thereafter, the
以上のように、本実施形態における強誘電体メモリ装置1の製造方法及び強誘電体メモリ装置1によれば、バッファ膜33上にPZTの一部をNbで置換したPZTNからなる初期膜34を設けているので、下部電極23とコア膜35との間でリーク電流が発生することを抑制できる。
また、アモルファス状の初期膜34aを形成した後に結晶化させるため、初期膜34aがバッファ膜33aにより(111)面方位で結晶化される。このとき、下部電極23aの表層側から初期膜34aが結晶化するため、バッファ膜33aによってより確実に(111)面方位で配向されながら結晶成長する。そして、初期膜34aとバッファ膜33aとの間の格子整合が容易に得られる。さらに、初期膜34aを形成することで、MOCVD法によるコア膜35aの形成時にバッファ膜33aとコア膜35aとの間で活性化したPtとPbとが反応することが防止されるため、表面モフォロジーの劣化が抑制される。
そして、初期膜34aを減圧下で結晶化させることで、大気圧下で結晶化させることと比較して、加熱温度を下げることができ、トランジスタ4などへの熱的影響を低減できる。
さらに、コア膜35をPZTで構成することで、強誘電体膜24において十分な強誘電特性が得られる。
As described above, according to the method for manufacturing the
In addition, since the amorphous
Then, by crystallizing the
Furthermore, by configuring the
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、コア膜は、B元素の一部がNbで置換されていないPZTで構成されているが、強誘電体膜が強誘電特性を維持することができれば、Nbで置換されたPZTNで構成してもよい。
また、強誘電体膜を構成する強誘電体材料としては、ABO3型のペロブスカイト型の結晶構造を有していれば、PZTに限られない。
そして、バッファ膜がPtで構成されているが、強誘電体膜を(111)面方位で配向させることができれば、他の材料で構成されてもよい。
In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, the core film is composed of PZT in which a part of the B element is not substituted with Nb. However, if the ferroelectric film can maintain the ferroelectric characteristics, the core film is composed of PZTN substituted with Nb. May be.
The ferroelectric material constituting the ferroelectric film is not limited to PZT as long as it has an ABO 3 type perovskite crystal structure.
The buffer film is made of Pt, but may be made of other materials as long as the ferroelectric film can be oriented in the (111) plane orientation.
また、スパッタ法を用いてIrOxからなる電極酸化膜を形成しているが、電極膜の表面に熱酸化によって酸化膜を形成することで、電極酸化膜を形成してもよい。そして、アモルファス状のIrOxからなる電極酸化膜を形成してもよい。このとき、電極酸化膜の表面が結晶構造を持たなくなるが、高い自己配向性を有するPtからなるバッファ膜を形成することで、初期膜を(111)配向させることができる。 Further, although the electrode oxide film made of IrOx is formed by sputtering, the electrode oxide film may be formed by forming an oxide film on the surface of the electrode film by thermal oxidation. Then, an electrode oxide film made of amorphous IrOx may be formed. At this time, although the surface of the electrode oxide film does not have a crystal structure, the initial film can be (111) oriented by forming a buffer film made of Pt having high self-orientation.
また、減圧下で初期膜を結晶化させているが、トランジスタなどの他の素子への熱的影響が抑制されれば、大気圧下で結晶化させてもよい。このとき、半導体基板の加熱温度は、例えば700℃程度となる。
そして、ゾルゲル法を用いて初期膜を形成しているが、バッファ膜上にアモルファス状の初期膜を形成した後にこれを結晶化させることができれば、他の方法により初期膜を形成してもよい。
さらに、初期膜を結晶化するときに半導体基板の下面側から半導体基板を加熱しているが、初期膜を(111)配向させることができれば、上面側から加熱するなど、他の方法で加熱してもよい。
Further, although the initial film is crystallized under reduced pressure, it may be crystallized under atmospheric pressure as long as the thermal influence on other elements such as a transistor is suppressed. At this time, the heating temperature of the semiconductor substrate is about 700 ° C., for example.
The initial film is formed using the sol-gel method, but the initial film may be formed by other methods as long as the amorphous initial film is formed on the buffer film and then crystallized. .
Furthermore, when the initial film is crystallized, the semiconductor substrate is heated from the lower surface side of the semiconductor substrate, but if the initial film can be (111) oriented, it is heated by other methods such as heating from the upper surface side. May be.
1 強誘電体メモリ装置、3 強誘電体キャパシタ、23,23a 下部電極、24,24a 強誘電体膜、25,25a 上部電極、33,33a バッファ膜、34,34a 初期膜、35,35a コア膜
DESCRIPTION OF
Claims (9)
前記下部電極を形成する工程と、
該下部電極上にABO3型のペロブスカイト型の結晶構造を有する前記強誘電体膜を形成する工程と、
該強誘電体膜上に前記上部電極を形成する工程とを備え、
前記下部電極の形成工程が、該下部電極の表層に前記強誘電体膜に対して(111)面方位に配向を付与するバッファ膜を形成する工程を有し、
前記強誘電体膜の形成工程が、前記下部電極上にABO3のB元素の一部をNbに置換したアモルファス状の初期膜を形成する工程と、該初期膜を結晶化する工程と、該初期膜上にコア膜を形成する工程とを有することを特徴とする強誘電体メモリ装置の製造方法。 A method of manufacturing a ferroelectric memory device comprising a ferroelectric capacitor having a ferroelectric film sandwiched between a lower electrode and an upper electrode,
Forming the lower electrode;
Forming the ferroelectric film having an ABO 3 type perovskite crystal structure on the lower electrode;
Forming the upper electrode on the ferroelectric film,
The step of forming the lower electrode includes a step of forming a buffer film that gives orientation in a (111) plane orientation with respect to the ferroelectric film on a surface layer of the lower electrode;
Forming the ferroelectric film includes: forming an amorphous initial film in which a part of the B element of ABO 3 is substituted with Nb on the lower electrode; crystallizing the initial film; And a step of forming a core film on the initial film.
前記下部電極の表層にPtで構成されたバッファ膜が設けられており、
前記強誘電体膜が、前記バッファ膜上に形成されてPb(Zr,Ti)O3のZrまたはTiの一部をNbで置換した材料で構成される初期膜と、Pb(Zr,Ti)O3で構成されるコア膜とを備えることを特徴とする強誘電体メモリ装置。 A ferroelectric memory device comprising a ferroelectric capacitor having a ferroelectric film sandwiched between a lower electrode and an upper electrode,
A buffer film made of Pt is provided on the surface layer of the lower electrode,
The ferroelectric film is formed on the buffer film and is made of a material obtained by substituting a part of Zr or Ti of Pb (Zr, Ti) O 3 with Nb; and Pb (Zr, Ti) A ferroelectric memory device comprising a core film made of O 3 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007140296A JP2008294345A (en) | 2007-05-28 | 2007-05-28 | Manufacturing method of ferroelectric memory device, and ferroelectric memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007140296A JP2008294345A (en) | 2007-05-28 | 2007-05-28 | Manufacturing method of ferroelectric memory device, and ferroelectric memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008294345A true JP2008294345A (en) | 2008-12-04 |
Family
ID=40168735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007140296A Pending JP2008294345A (en) | 2007-05-28 | 2007-05-28 | Manufacturing method of ferroelectric memory device, and ferroelectric memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008294345A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022255121A1 (en) * | 2021-06-03 | 2022-12-08 | コニカミノルタ株式会社 | Piezoelectric element, droplet discharge head, ferroelectric memory, and piezoelectric actuator |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10275897A (en) * | 1996-07-09 | 1998-10-13 | Toshiba Corp | Method of manufacturing semiconductor device and semiconductor device |
JPH10291887A (en) * | 1997-04-15 | 1998-11-04 | Seiko Epson Corp | Production of ceramic thin film |
JP2000191324A (en) * | 1998-12-25 | 2000-07-11 | Rohm Co Ltd | Formation of inorganic compound solid and production of semiconductor device using the same |
JP2001203404A (en) * | 1999-11-09 | 2001-07-27 | Seiko Epson Corp | Method of manufacturing ferroelectric thin-film element and heat-treating device |
WO2004066388A1 (en) * | 2003-01-17 | 2004-08-05 | Fujitsu Limited | Ferroelectric capacitor and method for fabricating the same |
JP2005166860A (en) * | 2003-12-02 | 2005-06-23 | Mitsubishi Heavy Ind Ltd | Cvd system |
JP2007103722A (en) * | 2005-10-05 | 2007-04-19 | Seiko Epson Corp | Capacitor, manufacturing method thereof, ferroelectric memory device, actuator, and liquid jetting head |
-
2007
- 2007-05-28 JP JP2007140296A patent/JP2008294345A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10275897A (en) * | 1996-07-09 | 1998-10-13 | Toshiba Corp | Method of manufacturing semiconductor device and semiconductor device |
JPH10291887A (en) * | 1997-04-15 | 1998-11-04 | Seiko Epson Corp | Production of ceramic thin film |
JP2000191324A (en) * | 1998-12-25 | 2000-07-11 | Rohm Co Ltd | Formation of inorganic compound solid and production of semiconductor device using the same |
JP2001203404A (en) * | 1999-11-09 | 2001-07-27 | Seiko Epson Corp | Method of manufacturing ferroelectric thin-film element and heat-treating device |
WO2004066388A1 (en) * | 2003-01-17 | 2004-08-05 | Fujitsu Limited | Ferroelectric capacitor and method for fabricating the same |
JP2005166860A (en) * | 2003-12-02 | 2005-06-23 | Mitsubishi Heavy Ind Ltd | Cvd system |
JP2007103722A (en) * | 2005-10-05 | 2007-04-19 | Seiko Epson Corp | Capacitor, manufacturing method thereof, ferroelectric memory device, actuator, and liquid jetting head |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022255121A1 (en) * | 2021-06-03 | 2022-12-08 | コニカミノルタ株式会社 | Piezoelectric element, droplet discharge head, ferroelectric memory, and piezoelectric actuator |
TWI825732B (en) * | 2021-06-03 | 2023-12-11 | 日商柯尼卡美能達股份有限公司 | Piezoelectric elements, droplet discharge heads, ferroelectric memory and piezoelectric actuators |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4535076B2 (en) | Ferroelectric capacitor and manufacturing method thereof | |
US7485473B2 (en) | Methods for forming semiconducting device with titanium nitride orientation layer | |
JP4479770B2 (en) | Ferroelectric memory manufacturing method | |
JP2009071144A (en) | Method of manufacturing ferroelectric memory device | |
JP4943920B2 (en) | Method for manufacturing ferroelectric memory device | |
JP2008294345A (en) | Manufacturing method of ferroelectric memory device, and ferroelectric memory device | |
US7883961B2 (en) | Manufacturing method for ferroelectric memory device | |
JP2007042871A (en) | Ferroelectric capacitor and its manufacturing method, and ferroelectric memory | |
JP4761031B2 (en) | Ferroelectric capacitor, method of manufacturing the same, and ferroelectric memory device | |
JP5022777B2 (en) | Method for manufacturing ferroelectric memory device | |
JP6217260B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5022757B2 (en) | Method for manufacturing ferroelectric memory device | |
JP2009071142A (en) | Manufacturing method of ferroelectric memory device | |
JP2009170696A (en) | Ferroelectric memory device and manufacturing method thereof | |
JP2009076571A (en) | Ferroelectric capacitor, manufacturing method therefor and ferroelectric memory device | |
JP2008227217A (en) | Manufacturing method ferroelectric capacitor | |
JP2008227218A (en) | Manufacturing method of ferroelectric capacitor | |
JP2009224368A (en) | Ferroelectric memory, manufacturing method of the same | |
US20090075401A1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory device | |
JP2008235544A (en) | Manufacturing method of ferroelectric capacitor | |
JP4802781B2 (en) | Method for manufacturing ferroelectric memory device | |
JP2009302307A (en) | Manufacturing method of ferroelectric memory element | |
JP2007250774A (en) | Ferroelectric memory, and manufacturing method thereof | |
JP2009158538A (en) | Semiconductor device and manufacturing method thereof | |
JP2007250634A (en) | Ferroelectric memory device, and manufacturing method of ferroelectric memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081219 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120904 |