JP2008289111A - Multilayer filter - Google Patents

Multilayer filter Download PDF

Info

Publication number
JP2008289111A
JP2008289111A JP2007223047A JP2007223047A JP2008289111A JP 2008289111 A JP2008289111 A JP 2008289111A JP 2007223047 A JP2007223047 A JP 2007223047A JP 2007223047 A JP2007223047 A JP 2007223047A JP 2008289111 A JP2008289111 A JP 2008289111A
Authority
JP
Japan
Prior art keywords
layer
varistor
inductor
multilayer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007223047A
Other languages
Japanese (ja)
Inventor
Takahiro Sato
高弘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007223047A priority Critical patent/JP2008289111A/en
Priority to US12/058,133 priority patent/US7728695B2/en
Priority to KR1020080036138A priority patent/KR20080094609A/en
Publication of JP2008289111A publication Critical patent/JP2008289111A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters
    • H01P1/20327Electromagnetic interstage coupling
    • H01P1/20336Comb or interdigital filters
    • H01P1/20345Multilayer filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer filter, the attenuation characteristic of which is not worsened even when a magnetic layer and a varistor layer are integrally sintered. <P>SOLUTION: A multilayer filter F1 comprises an inductor stacked-layer portion 7 and a varistor stacked-layer portion 9. The varistor stacked-layer portion 9 has a varistor layer 8<SB>1</SB>-8<SB>5</SB>, the main component of which is ZnO and a hot electrode 16 and ground electrode 17<SB>1</SB>, 17<SB>2</SB>positioned in opposite with the varistor layer 8<SB>1</SB>-8<SB>5</SB>intervening, and a region A1, A2 enclosed between the opposing hot electrode 16 and ground electrode 17<SB>1</SB>, 17<SB>2</SB>does not contain a Cu component. Because the region A1, A2 enclosed between the opposing hot electrode 16 and ground electrode 17<SB>1</SB>, 17<SB>2</SB>is a region which manifests varistor characteristics, and thus the region does not contain a Cu component, degradation in the attenuation characteristics can be suppressed. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、積層型フィルタに関するものである。   The present invention relates to a multilayer filter.

近年、EMC対策部品として、サージ機能を持つノイズフィルタが各種電子機器に用いられている。特許文献1には、内部に所定の導体パターンを形成した磁性体層と、内部に所定の導体パターンを形成したバリスタ層とを積層し、スルーホールにより磁性体層とバリスタ層とを電気的に接続した複合積層電子部品が開示されている。
特許第2626143号公報
In recent years, noise filters having a surge function are used in various electronic devices as EMC countermeasure components. In Patent Document 1, a magnetic layer having a predetermined conductor pattern formed therein and a varistor layer having a predetermined conductor pattern formed therein are stacked, and the magnetic layer and the varistor layer are electrically connected by a through hole. Connected composite laminated electronic components are disclosed.
Japanese Patent No. 2626143

しかしながら、上記特許文献1は磁性体層とバリスタ層とを一体焼結するものであり、磁性体層とバリスタ層との界面において、各層を構成する材料成分が互いに拡散することがある。この材料成分の拡散がおこると、拡散された層の特性に影響を及ぼし、ノイズフィルタとしての機能を低下させるおそれがある。上記特許文献1では、磁性層にNi−Cu−Zn系フェライトを用いているが、このような材料からなる磁性層をバリスタ層と一体焼結した場合には、磁性層中のCu成分がバリスタ層内に拡散されて、バリスタ特性を発現する領域にまで浸透し、バリスタ機能、特に減衰特性が悪化するという知見が本発明者らの検討により得られている。   However, in Patent Document 1, the magnetic layer and the varistor layer are integrally sintered, and the material components constituting each layer may diffuse to each other at the interface between the magnetic layer and the varistor layer. If this material component is diffused, the characteristics of the diffused layer are affected, and the function as a noise filter may be reduced. In Patent Document 1, Ni—Cu—Zn-based ferrite is used for the magnetic layer. However, when the magnetic layer made of such a material is integrally sintered with the varistor layer, the Cu component in the magnetic layer becomes the varistor. The inventors have obtained the knowledge that the varistor function, particularly the attenuation characteristic, is deteriorated by being diffused into the layer and penetrating into a region where the varistor characteristic is expressed.

そこで本発明では、磁性体層とバリスタ層とを一体焼結しても、減衰特性が悪化しない積層型フィルタを提供することを目的とする。   Therefore, an object of the present invention is to provide a multilayer filter that does not deteriorate the attenuation characteristics even when the magnetic layer and the varistor layer are integrally sintered.

本発明に係る積層型フィルタは、インダクタ部とバリスタ部とを備える積層型フィルタであって、バリスタ部は、ZnOを主成分とするバリスタ層と、バリスタ層を介して対向配置された複数のバリスタ導体部とを有し、対向するバリスタ導体部で挟まれた領域には、Cu成分が含まれていないことを特徴とする。   The multilayer filter according to the present invention is a multilayer filter including an inductor portion and a varistor portion, and the varistor portion includes a varistor layer mainly composed of ZnO and a plurality of varistors arranged to face each other via the varistor layer. A region having a conductor portion and sandwiched between opposing varistor conductor portions does not contain a Cu component.

本発明によれば、対向するバリスタ導体部で挟まれた領域、すなわちバリスタ特性を発現する領域にはCu成分が含まれていない。よって、減衰特性の悪化を抑えることができる。   According to the present invention, a Cu component is not contained in a region sandwiched between opposing varistor conductor portions, that is, a region that exhibits varistor characteristics. Therefore, deterioration of the attenuation characteristic can be suppressed.

本発明の積層型フィルタでは、インダクタ部とバリスタ部とは中間部を介して積層され、中間部は、インダクタ部及びバリスタ部とは異なる組成を有すると共にCu成分を含有していないことが好ましい。インダクタ部とバリスタ部との間に、これらとは組成が異なる中間層を設けることにより、インダクタ部がバリスタ部から受ける影響、およびバリスタ部がインダクタ部から受ける影響を緩和することができる。また、この中間層はCu成分を含有していないので、バリスタ層にCu成分が拡散される可能性が極めて低くなり、減衰特性の悪化をより確実に抑制できる。   In the multilayer filter of the present invention, it is preferable that the inductor part and the varistor part are laminated via an intermediate part, and the intermediate part has a composition different from that of the inductor part and the varistor part and does not contain a Cu component. By providing an intermediate layer having a composition different from that of the inductor portion and the varistor portion, the influence of the inductor portion from the varistor portion and the influence of the varistor portion from the inductor portion can be reduced. Moreover, since this intermediate layer does not contain a Cu component, the possibility that the Cu component is diffused into the varistor layer is extremely low, and deterioration of the attenuation characteristics can be more reliably suppressed.

本発明の積層型フィルタでは、インダクタ部は、インダクタ層と、インダクタ層に形成されたインダクタ導体部とを有し、インダクタ層は、Ni−Zn系フェライト、Ni−Zn−Mg系フェライト、及びZn系フェライトの何れかによって形成されると共にCu成分を含有していないことが好ましい。インダクタ層はCu成分を含有していないので、バリスタ層にCu成分が拡散される可能性がより低減される。よって、減衰特性の悪化を確実に抑制することができる。また、特にNi−Zn系フェライト及びNi−Zn−Mg系フェライトの何れかを用いてインダクタ層を形成した場合には、高いインダクタンス値を持つこととなるため、積層型フィルタをフィルタ特性に優れたものとすることができる。   In the multilayer filter of the present invention, the inductor portion includes an inductor layer and an inductor conductor portion formed in the inductor layer, and the inductor layer includes Ni—Zn ferrite, Ni—Zn—Mg ferrite, and Zn. It is preferable that it is formed of any of the ferrites and does not contain a Cu component. Since the inductor layer does not contain a Cu component, the possibility that the Cu component is diffused into the varistor layer is further reduced. Therefore, deterioration of the attenuation characteristic can be reliably suppressed. In particular, when an inductor layer is formed using either Ni-Zn based ferrite or Ni-Zn-Mg based ferrite, it has a high inductance value, so the multilayer filter has excellent filter characteristics. Can be.

本発明の積層型フィルタでは、インダクタ部は、焼結体と焼結体の内部に配された複数のコイル導体とを有するコモンモードチョークコイルであることが好ましい。この場合、積層型電子部品はコモンモードチョークコイル機能を備えることとなるため、高周波帯域におけるフィルタ特性が向上した積層型フィルタを提供することができる。   In the multilayer filter of the present invention, the inductor part is preferably a common mode choke coil having a sintered body and a plurality of coil conductors arranged inside the sintered body. In this case, since the multilayer electronic component has a common mode choke coil function, a multilayer filter with improved filter characteristics in a high frequency band can be provided.

また、本発明の積層型フィルタは、各コイル導体は、第1の方向に並んだ複数の導体パターンからなっており、第1の焼結体は、第1の方向において導体パターンで挟まれた第1の層と、第1の方向において複数のコイル導体を挟む第2の層とを有し、第1の層は非磁性体からなり、第2の層は磁性体からなることが好ましい。この場合、導体パターンで挟まれ且つ非磁性体からなる第1の層の両側に、磁性体からなる第2の層を積層することとなるので、コイル導体のインダクタンス値が確保できる周波数帯域を、比較的高周波領域まで高めることができる。よって、フィルタ特性により優れた積層型フィルタを提供できる。   In the multilayer filter of the present invention, each coil conductor is composed of a plurality of conductor patterns arranged in the first direction, and the first sintered body is sandwiched between the conductor patterns in the first direction. The first layer and the second layer sandwiching the plurality of coil conductors in the first direction are preferably provided. The first layer is preferably made of a nonmagnetic material, and the second layer is preferably made of a magnetic material. In this case, since the second layer made of the magnetic material is laminated on both sides of the first layer made of the nonmagnetic material and sandwiched between the conductor patterns, the frequency band in which the inductance value of the coil conductor can be secured, It can be increased to a relatively high frequency region. Therefore, it is possible to provide a multilayer filter having better filter characteristics.

また、本発明の積層型フィルタは、各コイル導体は、第1の方向に並んだ複数の導体パターンからなっており、第1の焼結体は、第1の方向において導体パターンで挟まれた第1の層と、第1の方向において複数のコイル導体を挟む第2の層とを有し、第1及び第2の層は磁性体からなることが好ましい。この場合、導体パターンで挟まれ且つ磁性体からなる第1の層の両側に、同じく磁性体からなる第2の層を積層することとなるので、第1の層が非磁性体からなり第2の層が磁性体からなるものと比べて、より低周波の領域におけるコイル導体のインダクタンス値をいっそう高めることができる。よって、フィルタ特性により優れた積層型フィルタを提供できる。   In the multilayer filter of the present invention, each coil conductor is composed of a plurality of conductor patterns arranged in the first direction, and the first sintered body is sandwiched between the conductor patterns in the first direction. The first layer and the second layer sandwiching the plurality of coil conductors in the first direction are preferably provided, and the first and second layers are preferably made of a magnetic material. In this case, since the second layer made of the same magnetic material is laminated on both sides of the first layer made of the magnetic material and sandwiched between the conductor patterns, the first layer is made of the non-magnetic material and the second layer is made of the second material. Compared with a layer made of a magnetic material, the inductance value of the coil conductor in a lower frequency region can be further increased. Therefore, it is possible to provide a multilayer filter having better filter characteristics.

また、本発明の積層型フィルタは、各コイル導体は、第1の方向に並んだ複数の導体パターンからなっており、第1の焼結体は、第1の方向において導体パターンで挟まれた第1の層と、第1の方向において複数のコイル導体を挟む第2の層とを有し、第1及び第2の層は非磁性体からなることが好ましい。この場合、導体パターンで挟まれ且つ非磁性体からなる第1の層の両側に、同じく非磁性体からなる第2の層を積層することとなるので、第1の層が非磁性体からなり第2の層が磁性体からなるものと比べて、コイル導体のインダクタンス値が確保できる周波数帯域を、更に高周波領域まで高めることができる。よって、フィルタ特性により優れた積層型フィルタを提供できる。   In the multilayer filter of the present invention, each coil conductor is composed of a plurality of conductor patterns arranged in the first direction, and the first sintered body is sandwiched between the conductor patterns in the first direction. The first layer and the second layer sandwiching the plurality of coil conductors in the first direction are preferably provided, and the first and second layers are preferably made of a nonmagnetic material. In this case, since the second layer made of the same nonmagnetic material is laminated on both sides of the first layer made of the nonmagnetic material and sandwiched between the conductor patterns, the first layer is made of the nonmagnetic material. Compared with the case where the second layer is made of a magnetic material, the frequency band in which the inductance value of the coil conductor can be secured can be further increased to the high frequency region. Therefore, it is possible to provide a multilayer filter having more excellent filter characteristics.

本発明によれば、磁性体層とバリスタ層とを一体焼結しても減衰特性が悪化しない積層型フィルタを提供することができる。   According to the present invention, it is possible to provide a multilayer filter that does not deteriorate the attenuation characteristics even if the magnetic layer and the varistor layer are integrally sintered.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1の実施形態)
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
(First embodiment)

図1は、第1の実施形態に係る積層型フィルタを示す概略斜視図であり、図2は、第1の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。図3は、第1の実施形態に係る積層型フィルタの中央断面を示す断面図であり、図4は、第1の実施形態に係る積層型フィルタの等価回路図である。なお、図3における断面は、積層体の長手方向及び積層方向と平行な面である。また、図1は、後述する第2の実施形態に係る積層型フィルタの斜視図を兼ねている。   FIG. 1 is a schematic perspective view showing the multilayer filter according to the first embodiment, and FIG. 2 is an exploded perspective view showing the laminated body of the multilayer filter according to the first embodiment in an exploded manner. FIG. 3 is a sectional view showing a central section of the multilayer filter according to the first embodiment, and FIG. 4 is an equivalent circuit diagram of the multilayer filter according to the first embodiment. In addition, the cross section in FIG. 3 is a surface parallel to the longitudinal direction and lamination direction of a laminated body. FIG. 1 also serves as a perspective view of a multilayer filter according to a second embodiment to be described later.

図1に示す積層型フィルタF1は積層型フィルタアレイ部品であって、図4に示すように、インダクタ13とバリスタ20とからそれぞれ構成された4個のL型フィルタ素子が並列に設けられたものである。積層型フィルタF1は、略直方体の形状の積層体CE1と、4つの入力端子電極3と、4つの出力端子電極4と、一対のグランド端子電極5とを備えている。   The multilayer filter F1 shown in FIG. 1 is a multilayer filter array component, and as shown in FIG. 4, four L-type filter elements each composed of an inductor 13 and a varistor 20 are provided in parallel. It is. The multilayer filter F1 includes a multilayer body CE1 having a substantially rectangular parallelepiped shape, four input terminal electrodes 3, four output terminal electrodes 4, and a pair of ground terminal electrodes 5.

積層体CE1は、第1及び第2の端面CE1a,CE1bと、第1及び第2の側面CE1c,CE1dと、第1及び第2の主面CE1e,CE1fとを有している。第1及び第2の主面CE1e,CE1fは、長方形状を呈しており、互いに対向している。第1及び第2の端面CE1a,CE1bは、第1及び第2の主面CE1e,CE1f間を連結するように第1及び第2の主面CE3e,CE3fの短辺方向に延び且つ互いに対向している。第1及び第2の側面CE1c,CE1dは、第1及び第2の主面CE1e,CE1f間を連結するように第1及び第2の主面CE1e,CE1fの長辺方向に延び且つ互いに対向している。   The stacked body CE1 has first and second end faces CE1a, CE1b, first and second side faces CE1c, CE1d, and first and second main faces CE1e, CE1f. The first and second main surfaces CE1e, CE1f have a rectangular shape and face each other. The first and second end faces CE1a, CE1b extend in the short side direction of the first and second main faces CE3e, CE3f so as to connect the first and second main faces CE1e, CE1f and face each other. ing. The first and second side surfaces CE1c, CE1d extend in the long side direction of the first and second main surfaces CE1e, CE1f so as to connect the first and second main surfaces CE1e, CE1f and face each other. ing.

4つの入力端子電極3は、積層体CE1の第1の側面CE1cに順に設けられており、それぞれ積層体CE1の積層方向に延びた形状をなしている。同様に、4つの出力端子電極4は、積層体CE1の第2の側面CE1dに順に設けられており、それぞれ積層体CE1の積層方向に延びた形状をなしている。入力端子電極3と出力端子電極4とは、互いに対向するように設けられている。   The four input terminal electrodes 3 are sequentially provided on the first side face CE1c of the multilayer body CE1, and each has a shape extending in the stacking direction of the multilayer body CE1. Similarly, the four output terminal electrodes 4 are sequentially provided on the second side surface CE1d of the multilayer body CE1, and each has a shape extending in the stacking direction of the multilayer body CE1. The input terminal electrode 3 and the output terminal electrode 4 are provided so as to face each other.

一対のグランド端子電極5のうち、一方は積層体CE1の第1の端面CE1aの中央部に配置され、積層体CE1の積層方向に延びた形状をなしている。一対のグランド端子電極5のうち、他方は積層体CE1の第2の端面CE1bの中央部に配置され、積層体CE1の積層方向に延びた形状をなしている。一対のグランド端子電極5は、互いに対向するように設けられている。   One of the pair of ground terminal electrodes 5 is arranged at the center of the first end face CE1a of the multilayer body CE1, and has a shape extending in the stacking direction of the multilayer body CE1. The other of the pair of ground terminal electrodes 5 is disposed at the center of the second end face CE1b of the multilayer body CE1, and has a shape extending in the stacking direction of the multilayer body CE1. The pair of ground terminal electrodes 5 are provided so as to face each other.

積層体CE1について詳しく説明する。図2及び図3に示されるように、積層体CE1は、インダクタ層6〜6が積層されてなるインダクタ積層部(インダクタ部)7と、バリスタ層8〜8が積層されてなるバリスタ積層部(バリスタ部)9と、中間層11が複数積層されてなる中間積層部(中間部)10とを含んでいる。インダクタ積層部7とバリスタ積層部9とは、中間積層部10を介して積層されている。 The stacked body CE1 will be described in detail. As shown in FIGS. 2 and 3, the laminate CE1 is an inductor multilayer section inductor layer 61 through 9 are laminated with the (inductor portion) 7, the varistor layer 8 1-8 5 are stacked A varistor laminated portion (varistor portion) 9 and an intermediate laminated portion (intermediate portion) 10 formed by laminating a plurality of intermediate layers 11 are included. The inductor laminated portion 7 and the varistor laminated portion 9 are laminated via the intermediate laminated portion 10.

インダクタ層6〜6は長方形薄板状を呈しており、フェライト材料から構成されている。フェライト材料として、Ni−Zn系フェライト、Ni−Zn−Mg系フェライト、及びZn系フェライトの何れかが用いられている。特にNi−Zn系フェライト及びNi−Zn−Mg系フェライトを用いた場合には、高いインダクタンス値を有することとなるため、フィルタ特性がより優れたものとなる。なお、インダクタ層6〜6はCu成分を含有していてもよい。 The inductor layer 61 through 9 are exhibited rectangular thin plate shape, and a ferrite material. As the ferrite material, any one of Ni—Zn ferrite, Ni—Zn—Mg ferrite, and Zn ferrite is used. In particular, when Ni—Zn-based ferrite and Ni—Zn—Mg-based ferrite are used, a high inductance value is obtained, so that the filter characteristics are further improved. The inductor layers 6 1 to 6 9 may contain a Cu component.

バリスタ層8〜8は長方形薄板状を呈しており、ZnOを主成分とするセラミックス材料から構成されている。このセラミックス材料中には、添加成分としてPr、Bi、Co、Al等を含んでいても良い。Prに加えてCoを含むと、優れたバリスタ特性を有するものとなるほか、高い誘電率(ε)を有するものとなる。また、Alを更に含むと低抵抗となる。また、必要に応じて他の添加物、例えば、Cr、Ca、Si、K等の元素が含まれても良い。ただし、バリスタ層8〜8はCu成分を含有しないこととする。 Varistor layer 8 1-8 5 has the shape of a rectangular thin plate shape, and a ceramic material composed mainly of ZnO. This ceramic material may contain Pr, Bi, Co, Al or the like as an additive component. When Co is contained in addition to Pr, it has excellent varistor characteristics and also has a high dielectric constant (ε). Further, when Al is further contained, the resistance becomes low. Moreover, other additives, for example, elements such as Cr, Ca, Si, and K may be included as necessary. However, the varistor layer 8 1-8 5 and contains no Cu component.

インダクタ層6〜6の上にはそれぞれ、Ag及びPdを含む材料からなるインダクタ導体部12〜12が形成されている。インダクタ導体部12〜12のうち、インダクタ導体部12,12は端子電極引き出しのために設けられており、インダクタ導体部12〜12はインダクタンス値を大きくするためにコイル状をなしている。 Each of the top of the inductor layer 6 2-6 9, the inductor conductor portions 12 1 to 12 8 comprising a material containing Ag and Pd is formed. Among the inductor conductor portions 12 1 to 12 8, the inductor conductor 12 7, 12 8 is provided for the terminal electrode lead, the inductor conductor portions 12 1 to 12 6 coiled in order to increase the inductance value There is no.

より具体的には、インダクタ層6,6上のそれぞれには、積層体CE1の第1及び第2の端面CE1a,CE1bと第2の側面CE1dとに沿うコの字状を呈したインダクタ導体部12,12が4体ずつ形成されている。インダクタ層6上には、積層体CE1の第1及び第2の端面CE1a,CE1bと第1の側面CE1cとに沿うコの字状を呈したインダクタ導体部12が4体形成されている。インダクタ層6,6上のそれぞれには、積層体CE1の第2の端面CE1bと第1及び第2の側面CE1c,CE1dとに沿うコの字状を呈したインダクタ導体部12,12が4体ずつ形成されている。インダクタ層6上には、積層体CE1の第1の端面CE1aと第1及び第2の側面CE1c,CE1dとに沿うコの字状を呈したインダクタ導体部12が4体形成されている。インダクタ層6上には、インダクタ導体部12が4体形成されており、インダクタ層6上には、インダクタ導体部12が4体形成されている。 More specifically, on each of the inductor layers 6 3 and 6 7 , an inductor having a U-shape along the first and second end faces CE1a and CE1b and the second side face CE1d of the multilayer body CE1. Four conductor portions 12 1 and 12 2 are formed. On the inductor layer 6 5, first and second end faces CE1a of laminate CE1, CE1b the inductor conductor 12 3 exhibited shaped co along a first side CE1c is 4 body formed . On each of the inductor layers 6 4 and 6 8 , inductor conductor portions 12 4 and 12 having a U-shape along the second end face CE1b and the first and second side faces CE1c and CE1d of the multilayer body CE1. Four bodies 5 are formed. On the inductor layer 6 6 first end face CE1a the first and second side CE1c of the multilayer body CE1, the inductor conductor 12 6 exhibited shaped co along the CE1d are formed 4-body . On the inductor layer 6 2, the inductor conductor 12 7 are 4 bodies formed, on the inductor layer 6 9, the inductor conductor 12 8 is 4-body formation.

4体のインダクタ導体部12の一端は、積層体CE1の第1の側面CE1cに引き出されており、4つの入力端子電極3にそれぞれ接続されている。4体のインダクタ導体部12の他端はスルーホールを介して4体のインダクタ導体部12の一端にそれぞれ接続されており、4体のインダクタ導体部12の他端は、スルーホールを介して4体のインダクタ導体部12の一端にそれぞれ接続されている。4体のインダクタ導体部12の他端は、スルーホールを介して4体のインダクタ導体部12の一端にそれぞれ接続されており、4体のインダクタ導体部12の他端は、スルーホールを介して4体のインダクタ導体部12の一端にそれぞれ接続されている。4体のインダクタ導体部12の他端は、スルーホールを介して4体のインダクタ導体部12の一端にそれぞれ接続されており、4体のインダクタ導体部12の他端は、スルーホールを介して4体のインダクタ導体部12の一端にそれぞれ接続されている。4体のインダクタ導体部12の他端は、スルーホールを介して4体のインダクタ導体部12の一端にそれぞれ接続されており、4体のインダクタ導体部12の他端は、積層体CE1の第2の側面CE1dに引き出され、4つの出力端子電極4とそれぞれ接続されている。このようにしてインダクタ導体部12〜12が電気的に接続されることにより、図3に示す4つのインダクタ13が形成されることとなる。 One end of the 4 body of the inductor conductor 12 7 is led to the first side CE1c of the multilayer body CE1, are connected to four input terminal electrode 3. The inductor conductor 12 7 the other end of the 4 body is connected to the 4 body inductor conductor portion 12 1 of the end through the through-hole, the inductor conductor 12 1 of the other end of the 4 body, the through-hole Are connected to one end of each of the four inductor conductor portions 124. Inductor conductor portion 12 4 of the other end of the 4 body is connected to the 4 body inductor conductor portion 12 3 at one end through the through-hole, the inductor conductor 12 3 at the other end of the 4 body, the through-hole It is connected to the inductor conductor 12 6 one end of the 4 body through. The inductor conductor 12 6 the other end of the 4 body is connected to the 4 body inductor conductor portion 12 2 at one end through the through hole, the other end of the inductor conductor 12 2 of 4 body, the through-hole It is connected to one end of the 4 body of the inductor conductor 12 5 through. Inductor other end of the conductor portion 12 5 of the 4-body is connected to one end of the 4 body of the inductor conductor 12 8 via the through hole, the other end of the 4 body of the inductor conductor 12 8, laminate It is drawn out to the second side face CE1d of CE1, and is connected to the four output terminal electrodes 4, respectively. By the inductor conductor portions 12 1 to 12 8 are electrically connected in this way, so that the four inductors 13 shown in FIG. 3 is formed.

バリスタ層8〜8の間には、バリスタ層8〜8の積層方向に対向するように4体のホット電極(バリスタ導体部)16と、グランド電極(バリスタ導体部)17,17とが配されている。ホット電極16及びグランド電極17,17は、Ag及びPdを含む材料からなっている。 Between the varistor layer 8 1-8 5, the hot electrode (varistor conductor portion) 16 of 4 body so as to face the lamination direction of the varistor layer 8 1-8 5, the ground electrode (varistor conductor portions) 17 1, 17 2 is arranged. The hot electrode 16 and the ground electrodes 17 1 and 17 2 are made of a material containing Ag and Pd.

より具体的には、バリスタ層8上には、積層体CE1の第1及び第2の端面CE1a,CE1bに沿って延びる、略矩形状を呈したホット電極16が4体形成されている。4体のホット電極16の一端は、積層体CE1の第2の側面CE1dに引き出され、4つの出力端子電極4にそれぞれ接続されている。すなわち、4体のホット電極16の一端は、それぞれ異なる4体のインダクタ導体部12の他端に接続されている。バリスタ層8,8上のそれぞれには、中央に幅広部を有するグランド電極17,17が形成されている。グランド電極17,17の一端は、積層体CE1の第1の端面CE1aに引き出され、第1の端面CE1aに配置されたグランド端子電極5に接続されている。グランド電極17,17の他端は、積層体CE1の第2の端面CE1bに引き出され、第2の端面CE1bに配置されたグランド端子電極5に接続されている。 More specifically, on the varistor layer 8 3, first and second end faces CE1a of laminate CE1, extending along the CE1b, hot electrode 16 has a generally rectangular shape is 4 body formed. One end of each of the four hot electrodes 16 is drawn out to the second side face CE1d of the multilayer body CE1 and connected to the four output terminal electrodes 4, respectively. That is, one end of the 4 body of the hot electrode 16 is connected to the other end of the inductor conductor 12 8 of the different 4-body. Each on the varistor layer 8 2, 8 5, the ground electrodes 17 1, 17 2 having a wide portion is formed in the center. One end of each of the ground electrodes 17 1 and 17 2 is led out to the first end face CE1a of the multilayer body CE1, and is connected to the ground terminal electrode 5 disposed on the first end face CE1a. The other ends of the ground electrodes 17 1 and 17 2 are drawn out to the second end face CE1b of the multilayer body CE1 and connected to the ground terminal electrode 5 arranged on the second end face CE1b.

4体のホット電極16とグランド電極17,17の幅広部とは、バリスタ層8〜8の積層方向から見たときにバリスタ層8,8を介して一部が重なり合い、対向している。このように配置された4体のホット電極16とグランド電極17,17とによって、図3に示す4つのバリスタ20が形成されることとなる。 4 body hot electrode 16 and ground electrodes 17 1, and 17 2 of the wide portion, partially through the varistor layer 8 2, 8 3 overlap when viewed from the laminate direction of the varistor layer 8 1-8 5, Opposite. The four varistors 20 shown in FIG. 3 are formed by the four hot electrodes 16 and the ground electrodes 17 1 and 17 2 arranged in this way.

中間積層部10の中間層11は長方形薄板状を呈しており、インダクタ層6〜6及びバリスタ層8〜8とは異なる組成を有している。より具体的には、中間層11は、電気絶縁性を有する絶縁材料から構成されており、絶縁材料として、例えば、ZnO及びFeを主成分としたものを用いている。このような材料からなる中間層11をインダクタ積層部7とバリスタ積層部9との間に設けることによって、これらの間におけるクロストークを抑制することができ、その結果、インダクタ積層部7がバリスタ積層部9から受ける影響、およびバリスタ積層部9がインダクタ積層部7から受ける影響を緩和することができる。なお、中間層11はCu成分を含有しないこととする。 Intermediate layer 11 of the intermediate stacking unit 10 is the shape of a rectangular thin plate shape, and has a composition different from the inductor layer 61 through 9 and the varistor layer 8 1-8 5. More specifically, the intermediate layer 11 is made of an insulating material having electrical insulation, and for example, an insulating material containing ZnO and Fe 2 O 3 as main components is used. By providing the intermediate layer 11 made of such a material between the inductor multilayer portion 7 and the varistor multilayer portion 9, it is possible to suppress crosstalk between them, and as a result, the inductor multilayer portion 7 becomes a varistor multilayer. The influence received from the part 9 and the influence that the varistor multilayer part 9 receives from the inductor multilayer part 7 can be reduced. The intermediate layer 11 does not contain a Cu component.

次に、上述した積層型フィルタF1の製造方法について説明する。   Next, a method for manufacturing the multilayer filter F1 described above will be described.

まず、インダクタ層6〜6となるインダクタグリーンシートを用意する。このインダクタグリーンシートは、例えば、Ni−Zn系フェライト、Ni−Zn−Mg系フェライト、Zn系フェライト等のフェライトを原料としたスラリーを、例えば厚さが20μm程度となるようにドクターブレード法によりフィルム上に塗布することで形成される。 First, a inductor green sheets for inductor layer 61 through 9. This inductor green sheet is formed by, for example, a slurry made of ferrite such as Ni—Zn ferrite, Ni—Zn—Mg ferrite, Zn ferrite and the like by a doctor blade method so as to have a thickness of about 20 μm, for example. It is formed by applying on top.

また、バリスタ層8〜8となるバリスタグリーンシートを用意する。このバリスタグリーンシートは、例えば、ZnO、Pr611、CoO、Cr23、CaCO3、SiO2、K2CO3及びAl23の混合粉を原料としたスラリーをドクターブレード法によりフィルム上に塗布することで形成される。なお、スラリーにはCu成分を含有しないこととする。 Also, providing a varistor green sheet comprising a varistor layer 8 1-8 5. For example, this varistor green sheet is obtained by using a doctor blade method to produce a slurry using a mixed powder of ZnO, Pr 6 O 11 , CoO, Cr 2 O 3 , CaCO 3 , SiO 2 , K 2 CO 3 and Al 2 O 3 as a raw material. It is formed by coating on a film. Note that the slurry does not contain a Cu component.

更に、中間層11となる中間材グリーンシートを用意する。中間材グリーンシートは電気絶縁性を有する絶縁体であって、ZnO及びFeを主成分とした混合粉を原料としたスラリーをドクターブレード法によってフィルム上に塗布することで形成される。中間材グリーンシート2の厚みは、例えば30μmである。なお中間材グリーンシートは、焼成後の中間積層部10の厚さD1が十分なものとなるように、枚数を適宜調整される。より具体的には、中間材グリーンシートの枚数は、焼成後の中間積層部10の厚さD1が60μm以上となるように調整されることが好ましい。また、中間材グリーンシートの縮率を調整するために、NiO、CoO、Pr11、CaCO、SiOのうちいずれか1種以上を混合粉に添加することが好ましい。なお、スラリーにはCu成分を含有しないこととする。 Further, an intermediate material green sheet to be the intermediate layer 11 is prepared. The intermediate material green sheet is an insulator having electrical insulation, and is formed by applying a slurry using a mixed powder mainly composed of ZnO and Fe 2 O 3 on a film by a doctor blade method. The thickness of the intermediate green sheet 2 is, for example, 30 μm. Note that the number of intermediate green sheets is appropriately adjusted so that the thickness D1 of the intermediate laminated portion 10 after firing is sufficient. More specifically, the number of intermediate green sheets is preferably adjusted so that the thickness D1 of the intermediate laminated portion 10 after firing is 60 μm or more. In order to adjust the shrinkage ratio of the intermediate green sheet, it is preferable to add one or more of NiO, CoO, Pr 6 O 11 , CaCO 3 , and SiO 2 to the mixed powder. Note that the slurry does not contain a Cu component.

続いて、インダクタ層6〜6となるインダクタグリーンシートの所定の位置(すなわち、インダクタ導体部12〜12に対してスルーホールを形成すべき位置)に、レーザー加工等によってスルーホールを形成する。 Subsequently, a predetermined position of the inductor green sheets for inductor layer 6 2-6 8 (i.e., position for forming a through-hole with respect to the inductor conductor portions 12 1 to 12 7) in the through hole by laser processing, etc. Form.

続いて、インダクタ層6〜6となるインダクタグリーンシート上に、インダクタ導体部12〜12に対応する導体パターンを形成する。この導体パターンは、Ag及びPdを主成分とする導体ペーストをインダクタグリーンシート上にスクリーン印刷することで形成される。なお、インダクタ層6〜6となるインダクタグリーンシートに形成されたスルーホール内には、インダクタグリーンシート上への導体ペーストのスクリーン印刷によって、導体ペーストが充填される。 Subsequently, the inductor layer 6 2-6 9 become inductor green sheets to form a conductive pattern corresponding to the inductor conductor portions 12 1 to 12 8. This conductor pattern is formed by screen-printing a conductor paste mainly composed of Ag and Pd on the inductor green sheet. Note that the through holes formed in the inductor green sheets for inductor layer 6 2-6 8, by screen printing of a conductive paste to the inductor green sheets, conductive paste is filled.

また、バリスタ層8〜8となるバリスタグリーンシート上に、ホット電極16及びグランド電極17,17に対応する導体パターンを形成する。この導体パターンは、Ag及びPdを主成分とする導体ペーストをバリスタグリーンシート上にスクリーン印刷することで形成される。 Further, the varistor green sheets to be the varistor layer 8 2-8 4, to form a conductor pattern corresponding to the hot electrode 16 and ground electrodes 17 1, 17 2. This conductor pattern is formed by screen-printing a conductor paste mainly composed of Ag and Pd on a varistor green sheet.

続いて、インダクタ層6〜6となるインダクタグリーンシートと、中間層11となる中間材グリーンシートと、バリスタ層8〜8となるバリスタグリーンシートとを所定の順序で積層して圧着し、チップ単位に切断する。その後、所定の温度(例えば、1100〜1200℃程度の温度)で焼成して、インダクタ積層部7及びバリスタ積層部9が中間積層部10を介して積層された積層体CE1を得る。 Subsequently, the inductor green sheets for inductor layer 61 through 9, the intermediate material green sheet becomes the intermediate layer 11, by laminating the varistor green sheets for a varistor layer 8 1-8 5 in a predetermined order crimping And cut into chips. Thereafter, firing is performed at a predetermined temperature (for example, a temperature of about 1100 to 1200 ° C.) to obtain a multilayer body CE1 in which the inductor multilayer portion 7 and the varistor multilayer portion 9 are laminated via the intermediate multilayer portion 10.

続いて、積層体CE1の外表面において、4つの入力端子電極3、4つの出力端子電極4、及びグランド端子電極5と対応する位置に、Agを主成分とする導体ペーストを転写して所定の温度(例えば、700℃〜800℃の温度)で焼付けを行い、更に、Ni/Sn、Cu/Ni/Sn、Ni/Au、Ni/Pd/Au、Ni/Pd/Ag、又はNi/Agを用いた電気めっきを施す。これにより、端子電極3〜5が形成される。   Subsequently, a conductor paste containing Ag as a main component is transferred to a position corresponding to the four input terminal electrodes 3, the four output terminal electrodes 4, and the ground terminal electrode 5 on the outer surface of the multilayer body CE1. Baking is performed at a temperature (for example, a temperature of 700 ° C. to 800 ° C.), and Ni / Sn, Cu / Ni / Sn, Ni / Au, Ni / Pd / Au, Ni / Pd / Ag, or Ni / Ag is further added. Apply the electroplating used. Thereby, terminal electrodes 3 to 5 are formed.

以上の工程を経て、積層型フィルタF1が完成する。   Through the above steps, the multilayer filter F1 is completed.

ところで、各グリーンシートを積層し焼成する際に、ホット電極16とグランド電極17,17とで挟まれた領域A1,A2にCuが拡散してしまうと、製造される積層型フィルタは所望の高周波特性を有さない(つまり、減衰特性が悪化する)ことがある。 By the way, when each green sheet is laminated and fired, if Cu diffuses into the regions A1 and A2 sandwiched between the hot electrode 16 and the ground electrodes 17 1 and 17 2 , the produced multilayer filter is desired. May not have the high frequency characteristics (that is, the attenuation characteristics deteriorate).

そこで本実施形態の積層型フィルタF1では、Cu成分を含有しないスラリーから、バリスタグリーンシートを形成することとしている。この場合、焼成前の領域A1,A2にCu成分が含まれることがなくなる。また、バリスタグリーンシートと隣り合う中間材グリーンシートについても、Cu成分を含有しないスラリーから形成することとしている。この場合、中間材グリーンシートのCu成分が領域A1,A2に拡散するということがなくなる。   Therefore, in the multilayer filter F1 of the present embodiment, a varistor green sheet is formed from a slurry that does not contain a Cu component. In this case, the Cu component is not contained in the regions A1 and A2 before firing. Further, the intermediate green sheet adjacent to the varistor green sheet is also formed from a slurry containing no Cu component. In this case, the Cu component of the intermediate material green sheet does not diffuse into the regions A1 and A2.

更に本実施形態の積層型フィルタF1では、中間材グリーンシートを複数枚重ねることで、中間積層部10の厚さD1を十分なものとしている。中間積層部10はインダクタ層6〜6とバリスタ層8〜8との間に位置しているので、仮にインダクタグリーンシートにCu成分が含まれていたとしても、このCu成分の拡散は厚く重ねられた中間材グリーンシートによって阻止されることとなる。 Furthermore, in the multilayer filter F1 of this embodiment, the thickness D1 of the intermediate laminated part 10 is made sufficient by overlapping a plurality of intermediate green sheets. The intermediate stacking unit 10 is positioned between the inductor layer 61 through 9 and the varistor layer 8 1-8 5, even contain Cu component if the inductor green sheets, diffusion of the Cu component Will be blocked by thick green sheets of intermediate material.

このように本実施形態では、バリスタ層8〜8をCu成分を含有しないスラリーから形成するだけでなく、中間材グリーンシートをもCu成分を含有しないスラリーから形成し、且つ中間材グリーンシートを十分な厚さとすることで、焼成時にバリスタ層8〜8にCu成分が拡散される可能性を抑制している。よって、Cu成分を含有している可能性が極めて低いバリスタ層8〜8を得ることができる。 In this manner, in this embodiment, not only form the varistor layer 8 1-8 5 from the slurry containing no Cu component, also formed from a slurry containing no Cu component of the intermediate material green sheet, and the intermediate member green sheets the with sufficient thickness, Cu component varistor layer 8 1-8 5 at the time of firing is suppressed likely to be diffused. Therefore, it is possible to obtain a varistor layer 8 1-8 5 is extremely unlikely that contains a Cu component.

ホット電極16とグランド電極17,17とで挟まれた領域A1,A2は、バリスタ特性を発現する領域である。領域A1,A2はバリスタ層8,8からなっており、バリスタ層8,8は、先に述べた理由によりCu成分を含有している可能性が極めて低いことから、インダクタ層6〜6とバリスタ層8,8とが一体焼結され、且つ減衰特性の悪化が抑制された積層型フィルタF1を得ることができる。また、中間積層部10は十分な厚さを有する上に絶縁材料で構成されるので、インダクタ積層部7とバリスタ積層部9との間のクロストークを十分に防ぐことができる。 Regions A1 and A2 sandwiched between the hot electrode 16 and the ground electrodes 17 1 and 17 2 are regions that exhibit varistor characteristics. Regions A1, A2 is composed of the varistor layer 8 2, 8 3, the varistor layer 8 2, 8 3, since it is highly unlikely that contains a Cu component for the reasons mentioned above, the inductor layer 6 1 and 6 9 and the varistor layer 8 2, 8 3 are integrally sintered, and deterioration of the attenuation characteristic can be obtained multilayer filter F1 with suppressed. In addition, since the intermediate laminated portion 10 has a sufficient thickness and is made of an insulating material, crosstalk between the inductor laminated portion 7 and the varistor laminated portion 9 can be sufficiently prevented.

なお、図3に示すように、ホット電極16とグランド電極17とで挟まれた領域A1とは、積層体CE1の積層方向から見たときに、ホット電極16とグランド電極17とが重なり合う領域のことである。ホット電極16とグランド電極17とで挟まれた領域A2とは、積層体CE1の積層方向から見たときに、ホット電極16とグランド電極17とが重なり合う領域のことである。また、バリスタ層8は、積層体CE1の積層方向から見たときにホット電極16及びグランド電極17が重なり合う領域A1と、それ以外の領域、すなわちホット電極16及びグランド電極17が重なり合わない領域とからなっている。バリスタ層8は、積層体CE1の積層方向から見たときにホット電極16及びグランド電極17が重なり合う領域A2と、それ以外の領域、すなわちホット電極16及びグランド電極17が重なり合わない領域とからなっている。 As shown in FIG. 3, the region A1 sandwiched between the hot electrode 16 and ground electrodes 17 1, when viewed from the laminating direction of the multilayer body CE1, overlaps the hot electrode 16 and ground electrodes 17 1 It is an area. The region sandwiched between A2 in hot electrode 16 and ground electrodes 17 2, when viewed from the laminate direction of the laminate CE1, it is a region in which the hot electrode 16 and ground electrode 17 2 overlap. Further, the varistor layer 8 2, a region A1 in which hot electrode 16 and ground electrodes 17 1 overlap when viewed from the laminating direction of the multilayer body CE1, other regions, that is, the hot electrode 16 and ground electrodes 17 1-overlapping There are no areas. Varistor layer 8 3, the area A2 hot electrode 16 and ground electrode 17 2 overlap when viewed from the laminating direction of the multilayer body CE1, the other regions, i.e. do not overlap the hot electrode 16 and ground electrode 17 2 region It is made up of.

以上、積層型フィルタF1及びその製造方法の好適な実施形態について説明したが、本発明は上記した実施形態に限定されることなく種々の変形が可能である。   The preferred embodiments of the multilayer filter F1 and the manufacturing method thereof have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made.

例えば、第1の実施形態において、インダクタ層6〜6はCu成分を含有していてもよいとしたが、インダクタ層6〜6はCu成分を含有しないとしてもよい。このようにすればインダクタ層からCu成分が拡散することがなくなるので、バリスタ層にCu成分が拡散される可能性がより低減される。よって、減衰特性の悪化を確実に抑制することができる。なお、この場合には積層型フィルタは中間積層部を備えていなくてもよい。
(第2の実施形態)
For example, in the first embodiment, the inductor layers 6 1 to 6 9 may contain a Cu component, but the inductor layers 6 1 to 6 9 may not contain a Cu component. In this way, since the Cu component does not diffuse from the inductor layer, the possibility of the Cu component being diffused into the varistor layer is further reduced. Therefore, deterioration of the attenuation characteristic can be reliably suppressed. In this case, the multilayer filter may not include the intermediate multilayer portion.
(Second Embodiment)

図5は、第2の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図であり、図6は、第2の実施形態に係る積層型フィルタの等価回路図である。第2の実施形態に係る積層型フィルタF2は、図6に示すように、インダクタ13とバリスタ20,20とからそれぞれ構成された4個のπ型フィルタ素子が並列に設けられたものである。第2の実施形態に係る積層型フィルタF2は、積層体CE2の構成が第1の実施形態に係る積層型フィルタF1の積層体CE1と相違している。より具体的には、積層体CE2におけるバリスタ積層部9の構成が、積層体CE1のそれと一部相違している。 FIG. 5 is an exploded perspective view showing the laminated body of the multilayer filter according to the second embodiment in an exploded manner, and FIG. 6 is an equivalent circuit diagram of the multilayer filter according to the second embodiment. Multilayer filter F2 according to the second embodiment, as shown in FIG. 6, in which the inductor 13 and the varistor 20 1, 20 2 which four π-type filter elements which are arranged out is provided in parallel is there. The multilayer filter F2 according to the second embodiment is different in the configuration of the multilayer body CE2 from the multilayer body CE1 of the multilayer filter F1 according to the first embodiment. More specifically, the configuration of the varistor stacked portion 9 in the stacked body CE2 is partially different from that of the stacked body CE1.

すなわち、積層体CE2は、第1及び第2の端面CE2a,CE2bと、第1及び第2の側面CE2c,CE2dと、第1及び第2の主面CE2e,CE2fとを有しており、これらの面は、積層体CE1の第1及び第2の端面CE1a,CE1b、第1及び第2の側面CE1c,CE1d、第1及び第2の主面CE1e,CE1fと同様である。   That is, the multilayer body CE2 includes first and second end faces CE2a, CE2b, first and second side faces CE2c, CE2d, and first and second main faces CE2e, CE2f. This surface is the same as the first and second end surfaces CE1a, CE1b, the first and second side surfaces CE1c, CE1d, and the first and second main surfaces CE1e, CE1f of the multilayer body CE1.

また、積層体CE2は、インダクタ積層部7と、バリスタ積層部9と、中間積層部10とを有している。このうちインダクタ積層部7及び中間積層部10については、積層体CE1のインダクタ積層部7及び中間積層部10と同一の構成となっている。バリスタ積層部9は、バリスタ層8とバリスタ層8との間に複数のバリスタ層8、8、8が順に積層されて構成されている。バリスタ層8,8,8,8の構成は積層体CE1のバリスタ層8,8,8,8と同一であり、バリスタ層8の構成が積層体CE1と異なっている。 The multilayer body CE2 includes an inductor multilayer portion 7, a varistor multilayer portion 9, and an intermediate multilayer portion 10. Among these, the inductor multilayer portion 7 and the intermediate multilayer portion 10 have the same configuration as the inductor multilayer portion 7 and the intermediate multilayer portion 10 of the multilayer body CE1. Varistor multilayer section 9, a plurality of varistor layers 8 2, 8 3, 8 4 are formed by laminating in this order between the varistor layer 8 1 and the varistor layer 8 5. Configuration of the varistor layer 8 1, 8 2, 8 4, 8 5 is the same as the varistor layer 8 1, 8 2, 8 4, 8 5 of the laminate CE1, different configurations of the varistor layer 8 3 and laminate CE1 ing.

バリスタ層8上には、積層体CE2の第1及び第2の端面CE2a,CE2bに沿って延びる、略矩形状を呈したホット電極16,16が4体ずつ形成されている。4体のホット電極16の一端は、積層体CE2の第1の側面CE2cに引き出され、4つの入力端子電極3にそれぞれ接続されている。すなわち、4体のホット電極16の一端は、それぞれ異なる4体のインダクタ導体部12の他端に接続されている。4体のホット電極16は、先の4体のホット電極16と対向配置されている。また、4体のホット電極16の一端は、積層体CE2の第2の側面CE2dに引き出され、4つの出力端子電極4にそれぞれ接続されている。すなわち、4体のホット電極16の一端は、それぞれ異なる4体のインダクタ導体部12の他端に接続されている。ホット電極16とホット電極16とは、他端同士が離間するように配置されている。 On the varistor layer 8 3, first and second end faces CE2a of the stack CE2, extending along the CE2b reside, hot electrodes 16 1, 16 2 are formed by four body which has a substantially rectangular shape. One end of each of the four hot electrodes 161 is drawn out to the first side face CE2c of the multilayer body CE2 and connected to the four input terminal electrodes 3, respectively. That is, one end of the hot electrode 16 1 of 4 body is connected to the inductor conductor 12 7 the other end of the different 4-body. Hot electrodes 16 2 4 body is opposed to the hot electrodes 16 1 in the previous 4 body. One end of the hot electrode 16 2 of the 4 body is drawn to the second side face CE2d of the stack CE2, are connected to the four output electrode 4. That is, one end of the hot electrode 16 2 of the 4 body is connected to the other end of the inductor conductor 12 8 of the different 4-body. The hot electrode 16 1 and the hot electrodes 16 2 are arranged so other ends are separated.

このような構成のバリスタ積層部9では、グランド電極17,17と4体のホット電極16とがバリスタ層8、8を挟むことにより、4つのバリスタ20が形成される。また、グランド電極17,17と4体のホット電極16とがバリスタ層8、8を挟むことにより、4つのバリスタ20が形成される。 In this configuration of the varistor multilayer section 9, the ground electrodes 17 1, 17 2 and 4 body and the hot electrodes 16 1 of by sandwiching the varistor layer 8 2, 8 3, four varistors 20 1 is formed. Further, the ground electrode 17 1, 17 2 and the 4-body hot electrode 16 2 by sandwiching the varistor layer 8 2, 8 3, four varistors 20 2 is formed.

以上のように構成された積層型フィルタF2においても、ホット電極16,16とグランド電極17,17とで挟まれた領域にはバリスタ層8,8が位置しており、バリスタ層8,8はCu成分を含有している可能性が極めて低いことから、減衰特性の悪化を抑えることができる。 In the multilayer filter F2 configured as described above, the varistor layers 8 2 and 8 3 are located in a region sandwiched between the hot electrodes 16 1 and 16 2 and the ground electrodes 17 1 and 17 2 . Since the possibility that the varistor layers 8 2 and 8 3 contain a Cu component is extremely low, deterioration of the attenuation characteristics can be suppressed.

なお、積層体CE2は以下のような構成とすることもできる。図7は、積層体CE2の変形例であって、その分解斜視図である。図7に示す積層体CE2は、ホット電極及びグランド電極の形成位置が、第2の実施形態に係る積層体CE2のそれと相違している。   The stacked body CE2 can be configured as follows. FIG. 7 is a modified example of the multilayer body CE2 and is an exploded perspective view thereof. The stacked body CE2 shown in FIG. 7 is different from that of the stacked body CE2 according to the second embodiment in the formation positions of the hot electrode and the ground electrode.

すなわち、図7に示されるように、4体のホット電極16がバリスタ層8上に並設され、4体のホット電極16がバリスタ層8上に並設されている。グランド電極17は、バリスタ層8上に形成されている。 That is, as shown in FIG. 7, the hot electrode 16 1 of 4 body is arranged on the varistor layer 8 2, hot electrodes 16 2 4 body are juxtaposed on the varistor layer 8 4. The ground electrode 17 is formed on the varistor layer 8 3.

このような構成のバリスタ積層部9では、グランド電極17と4体のホット電極16とがバリスタ層8を挟むことにより、4つのバリスタ20が形成される。また、グランド電極17と4体のホット電極16とがバリスタ層8を挟むことにより、4つのバリスタ20が形成される。この場合にも、ホット電極16,16とグランド電極17,17とで挟まれた領域に、Cu成分を含有している可能性が極めて低いバリスタ層8,8が位置していることから、減衰特性の悪化を抑えることができる。
(第3の実施形態)
The varistor stack unit 9 having such a configuration, the hot electrode 16 first ground electrode 17 and the 4 body is by sandwiching the varistor layer 8 3, four varistors 20 1 is formed. Also, the hot electrode 16 2 of the ground electrode 17 and the 4 body is by sandwiching the varistor layer 8 2, four varistors 20 2 is formed. Also in this case, the varistor layers 8 2 and 8 3 that are very unlikely to contain a Cu component are located in a region sandwiched between the hot electrodes 16 1 and 16 2 and the ground electrodes 17 1 and 17 2. Therefore, deterioration of the attenuation characteristic can be suppressed.
(Third embodiment)

図8は、第3の実施形態に係る積層型フィルタを示す概略斜視図であり、図9は、第3の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。図10は、第3の実施形態に係る積層型フィルタの等価回路図である。なお、図8は、後述する第4の実施形態に係る積層型フィルタの斜視図を兼ねている。   FIG. 8 is a schematic perspective view showing the multilayer filter according to the third embodiment, and FIG. 9 is an exploded perspective view showing the laminated body of the multilayer filter according to the third embodiment in an exploded manner. FIG. 10 is an equivalent circuit diagram of the multilayer filter according to the third embodiment. FIG. 8 also serves as a perspective view of a multilayer filter according to a fourth embodiment to be described later.

図8に示す積層型フィルタF3は、図10に示すように、インダクタ13とバリスタ20とからそれぞれ構成された1つのL型フィルタ素子が設けられたものである。積層型フィルタF3は、略直方体の形状の積層体CE3と、1つの入力端子電極3と、1つの出力端子電極4と、一対のグランド端子電極5とを備えている。   As shown in FIG. 10, the multilayer filter F3 shown in FIG. 8 is provided with one L-type filter element composed of an inductor 13 and a varistor 20. The multilayer filter F3 includes a multilayer body CE3 having a substantially rectangular parallelepiped shape, one input terminal electrode 3, one output terminal electrode 4, and a pair of ground terminal electrodes 5.

積層体CE3は、第1及び第2の端面CE3a,CE3bと、第1及び第2の側面CE3c,CE3dと、第1及び第2の主面CE3e,CE3fとを有している。第1及び第2の主面CE3e,CE3fは、長方形状を呈しており、互いに対向している。第1及び第2の端面CE3a,CE3bは、第1及び第2の主面CE3e,CE3f間を連結するように第1及び第2の主面CE3e,CE3fの短辺方向に延び且つ互いに対向している。第1及び第2の側面CE3c,CE3dは、第1及び第2の主面CE3e,CE3f間を連結するように第1及び第2の主面CE3e,CE3fの長辺方向に延び且つ互いに対向している。   The stacked body CE3 includes first and second end faces CE3a, CE3b, first and second side faces CE3c, CE3d, and first and second main faces CE3e, CE3f. The first and second main surfaces CE3e and CE3f have a rectangular shape and face each other. The first and second end faces CE3a, CE3b extend in the short side direction of the first and second main faces CE3e, CE3f so as to connect the first and second main faces CE3e, CE3f and face each other. ing. The first and second side surfaces CE3c and CE3d extend in the long side direction of the first and second main surfaces CE3e and CE3f so as to connect the first and second main surfaces CE3e and CE3f and face each other. ing.

入力端子電極3は、積層体CE3の第1の端面CE3aに設けられており、積層体CE3の積層方向に延びた形状をなしている。出力端子電極4は、積層体CE3の第2の端面CE3bに設けられており、積層体CE3の積層方向に延びた形状をなしている。入力端子電極3と出力端子電極4とは、互いに対向するように設けられている。   The input terminal electrode 3 is provided on the first end face CE3a of the multilayer body CE3, and has a shape extending in the stacking direction of the multilayer body CE3. The output terminal electrode 4 is provided on the second end face CE3b of the multilayer body CE3, and has a shape extending in the stacking direction of the multilayer body CE3. The input terminal electrode 3 and the output terminal electrode 4 are provided so as to face each other.

一対のグランド端子電極5のうち、一方は積層体CE1の第1の側面CE3cの中央部に配置され、積層体CE3の積層方向に延びた形状をなしている。一対のグランド端子電極5のうち、他方は積層体CE1の第2の端面CE3dの中央部に配置され、積層体CE3の積層方向に延びた形状をなしている。一対のグランド端子電極5は、互いに対向するように設けられている。   One of the pair of ground terminal electrodes 5 is disposed at the center of the first side face CE3c of the multilayer body CE1, and has a shape extending in the stacking direction of the multilayer body CE3. The other of the pair of ground terminal electrodes 5 is disposed at the center of the second end face CE3d of the multilayer body CE1, and has a shape extending in the stacking direction of the multilayer body CE3. The pair of ground terminal electrodes 5 are provided so as to face each other.

積層体CE3について詳しく説明する。図7に示されるように、積層体CE1は、複数のインダクタ層6〜6が積層されてなるインダクタ積層部7と、複数のバリスタ層8〜8が積層されてなるバリスタ積層部9と、中間積層部10とを含んでいる。インダクタ積層部7とバリスタ積層部9とは、中間積層部10を介して積層されている。インダクタ層6〜6及びバリスタ層8〜8は、第1実施形態と同様の形状を呈しており、また同様の材料から構成されている。 The stacked body CE3 will be described in detail. As shown in FIG. 7, the laminate CE1 is varistor stack portion where the inductor multilayer section 7 in which a plurality of inductor layers 61 through 9 are laminated, a plurality of varistor layers 8 1-8 5 formed by stacking 9 and the intermediate laminated part 10 are included. The inductor laminated portion 7 and the varistor laminated portion 9 are laminated via the intermediate laminated portion 10. The inductor layer 61 through 9 and the varistor layer 8 1-8 5 has exhibited the same shape as the first embodiment, also are formed of the same material.

インダクタ層6〜6の上にはそれぞれ、Ag及びPdを含む材料からなるインダクタ導体部12〜12が形成されている。インダクタ導体部12〜12のうち、インダクタ導体部12,12は端子電極引き出しのために設けられており、インダクタ導体部12〜12はインダクタンスを大きくするためにコイル状をなしている。 Each of the top of the inductor layer 6 2-6 9, the inductor conductor portions 12 1 to 12 8 comprising a material containing Ag and Pd is formed. Among the inductor conductor portions 12 1 to 12 8, the inductor conductor 12 7, 12 8 is provided for the terminal electrode lead, the inductor conductor portions 12 1 to 12 6 No coiled to increase the inductance ing.

より具体的には、インダクタ層6,6上のそれぞれには、積層体CE3の第1及び第2の側面CE3c,CE3dと第2の端面CE3bとに沿うコの字状を呈したインダクタ導体部12,12が形成されている。インダクタ層6上には、積層体CE3の第1及び第2の側面CE3c,CE3dと第1の端面CE3aとに沿うコの字状を呈したインダクタ導体部12が形成されている。インダクタ層6,6上のそれぞれには、積層体CE3の第1及び第2の端面CE3a,CE3bと第1の側面CE3cとに沿うコの字状を呈したインダクタ導体部12,12が形成されている。インダクタ層6上には積層体CE3の第1及び第2の端面CE3a,CE3bと第2の側面CE3dとに沿うコの字状を呈したインダクタ導体部12が形成されている。インダクタ層6上には、インダクタ導体部12が形成されており、インダクタ層6上には、インダクタ導体部12が形成されている。 Inductor More specifically, on each of the inductor layer 6 3, 6 7, which exhibited the first and second sides CE3c of laminate CE3, a shaped co along the CE3d and the second end face CE3b Conductor portions 12 1 and 12 2 are formed. On the inductor layer 6 5, first and second side CE3c of laminate CE3, CE3d the inductor conductor 12 3 exhibited shaped co along the first end face CE3a is formed. On each of the inductor layers 6 4 and 6 8 , inductor conductor portions 12 4 and 12 having a U-shape along the first and second end faces CE3a and CE3b and the first side face CE3c of the multilayer body CE3. 5 is formed. On the inductor layer 6 6 the first and second end surfaces CE3a of the laminate CE3, the inductor conductor 12 6 exhibited CE3b and shaped co along the second side CE3d is formed. On the inductor layer 6 2, the inductor conductor 12 7 are formed, on the inductor layer 6 9, the inductor conductor 12 8 are formed.

インダクタ導体部12の一端は、積層体CE3の第1の端面CE3aに引き出されており、入力端子電極3に接続されている。インダクタ導体部12の他端はスルーホールを介してインダクタ導体部12の一端に接続されており、インダクタ導体部12の他端は、スルーホールを介してインダクタ導体部12の一端に接続されている。インダクタ導体部12の他端は、スルーホールを介してインダクタ導体部12の一端に接続されており、インダクタ導体部12の他端は、スルーホールを介してインダクタ導体部12の一端に接続されている。インダクタ導体部12の他端は、スルーホールを介してインダクタ導体部12の一端に接続されており、インダクタ導体部12の他端は、スルーホールを介してインダクタ導体部12の一端に接続されている。インダクタ導体部12の他端は、スルーホールを介してインダクタ導体部12の一端に接続されており、インダクタ導体部12の他端は、積層体CE3の第2の端面CE3bに引き出され、出力端子電極4と接続されている。このようにしてインダクタ導体部12〜12が電気的に接続されることにより、図10に示すインダクタ13が形成されることとなる。 One end of the inductor conductor 12 7 is led to the first end surface CE3a of laminate CE3, and is connected to the input terminal electrode 3. The other end of the inductor conductor 12 7 is connected to one end of the inductor conductor 12 1 via the through hole, the other end of the inductor conductor 12 1, one end of the inductor conductor 12 4 through the through hole It is connected to the. The other end of the inductor conductor 12 4 is connected to one end of the inductor conductor 12 3 via a through-hole, the other end of the inductor conductor 12 3, one end of the inductor conductor 12 6 through the through hole It is connected to the. The other end of the inductor conductor 12 6 is connected to one end of the inductor conductor 12 2 via the through hole, the other end of the inductor conductor 12 2, one end of the inductor conductor 12 5 through the through hole It is connected to the. The other end of the inductor conductor 12 5 is connected to one end of the inductor conductor 12 8 via the through hole, the other end of the inductor conductor 12 8 is drawn on the second end face CE3b of laminate CE3 The output terminal electrode 4 is connected. In this manner, the inductor conductor portions 12 1 to 12 8 are electrically connected to form the inductor 13 shown in FIG.

バリスタ層8〜8の間には、バリスタ層8〜8の積層方向に対向するようにホット電極16と、グランド電極17とが配されている。ホット電極16及びグランド電極17は、Ag及びPdを含む材料からなっている。 Between the varistor layers 8 1 to 8 4 , a hot electrode 16 and a ground electrode 17 are arranged so as to face each other in the stacking direction of the varistor layers 8 1 to 8 4 . The hot electrode 16 and the ground electrode 17 are made of a material containing Ag and Pd.

より具体的には、バリスタ層8上には、積層体CE3の第1及び第2の側面CE3c,CE3dに沿って延びる、略矩形状を呈したホット電極16が形成されている。ホット電極16の一端は積層体CE3の第2の端面CE3bに引き出され、出力端子電極4にそれぞれ接続されている。すなわち、ホット電極16の一端は、インダクタ導体部12の他端に接続されている。バリスタ層8上には、積層体CE3の第1及び第2の端面CE3a,CE3bに沿って延びる、略矩形状を呈したグランド電極17が形成されている。グランド電極17の一端は、積層体CE3の第1の側面CE3cに引き出され、第1の側面CE3cに配置されたグランド端子電極5に接続されている。グランド電極17の他端は、積層体CE3の第2の側面CE3dに引き出され、第2の側面CE3dに配置されたグランド端子電極5に接続されている。 More specifically, on the varistor layer 8 3, first and second side CE3c of laminate CE3, extending along the CE3d, hot electrode 16 has a generally rectangular shape is formed. One end of the hot electrode 16 is drawn out to the second end face CE3b of the multilayer body CE3 and connected to the output terminal electrode 4, respectively. That is, one end of the hot electrode 16 is connected to the other end of the inductor conductor 12 8. On the varistor layer 8 2, first and second end faces CE3a of the laminate CE3, extending along the CE3b, the ground electrode 17 is formed with a substantially rectangular shape. One end of the ground electrode 17 is drawn out to the first side face CE3c of the multilayer body CE3, and is connected to the ground terminal electrode 5 disposed on the first side face CE3c. The other end of the ground electrode 17 is drawn out to the second side face CE3d of the multilayer body CE3 and connected to the ground terminal electrode 5 arranged on the second side face CE3d.

ホット電極16とグランド電極17とは、バリスタ層8〜8の積層方向から見たときにバリスタ層8を介して一部が重なり合い、対向している。このように配置されたホット電極16とグランド電極17とによって、図10に示すバリスタ20が形成される。 The hot electrode 16 and ground electrode 17, a portion through the varistor layer 8 2 overlap faces when viewed from the laminate direction of the varistor layer 8 1-8 4. A varistor 20 shown in FIG. 10 is formed by the hot electrode 16 and the ground electrode 17 arranged in this manner.

中間積層部10の中間層11は、第1実施形態における中間層11と同様である。すなわち、中間層11は長方形薄板状を呈しており、インダクタ層6〜6及びバリスタ層8〜8とは異なる組成を有している。より具体的には、中間層11は、電気絶縁性を有する絶縁材料から構成されており、絶縁材料として、例えば、ZnO及びFeを主成分としたものを用いている。また、中間層11はCu成分を含有しないこととする。 The intermediate layer 11 of the intermediate stacked unit 10 is the same as the intermediate layer 11 in the first embodiment. That is, the intermediate layer 11 has a rectangular thin plate shape and has a composition different from that of the inductor layers 6 1 to 6 9 and the varistor layers 8 1 to 8 4 . More specifically, the intermediate layer 11 is made of an insulating material having electrical insulation, and for example, an insulating material containing ZnO and Fe 2 O 3 as main components is used. The intermediate layer 11 does not contain a Cu component.

以上のように構成された積層型フィルタF3においても、ホット電極16とグランド電極17とで挟まれた領域にはバリスタ層8が位置しており、バリスタ層8は第1の実施形態と同様の理由から、Cu成分を含有している可能性が極めて低い。よって、減衰特性の悪化を抑えることができる。
(第4の実施形態)
Even in the multilayer filter F3 constituted as described above, the region between the hot electrode 16 and ground electrode 17 is located varistor layer 8 2, the varistor layer 8 2 of the first embodiment For the same reason, the possibility of containing a Cu component is extremely low. Therefore, deterioration of the attenuation characteristic can be suppressed.
(Fourth embodiment)

図11は、第4の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図であり、図12は、第4の実施形態に係る積層型フィルタの等価回路図である。第4の実施形態に係る積層型フィルタF4は、図12に示すように、インダクタ13とバリスタ20,20とからそれぞれ構成された1つのπ型フィルタ素子が設けられたものである。第4の実施形態に係る積層型フィルタF4は、積層体CE4の構成が第3の実施形態に係る積層型フィルタF3の積層体CE3と相違している。より具体的には、積層体CE4におけるバリスタ積層部9の構成が、積層体CE3のそれと一部相違している。 FIG. 11 is an exploded perspective view showing the laminated body of the multilayer filter according to the fourth embodiment in an exploded manner, and FIG. 12 is an equivalent circuit diagram of the multilayer filter according to the fourth embodiment. The multilayer filter F4 of the fourth embodiment, as shown in FIG. 12, inductor 13 and the varistor 20 1, 20 2 which one π-type filter elements which are arranged out in which is provided. The multilayer filter F4 according to the fourth embodiment is different in the configuration of the multilayer body CE4 from the multilayer body CE3 of the multilayer filter F3 according to the third embodiment. More specifically, the configuration of the varistor stacked portion 9 in the stacked body CE4 is partially different from that of the stacked body CE3.

すなわち、積層体CE4は、第1及び第2の端面CE4a,CE4bと、第1及び第2の側面CE4c,CE4dと、第1及び第2の主面CE4e,CE4fとを有しており、これらの面は、積層体CE1の第1及び第2の端面CE1a,CE1b、第1及び第2の側面CE1c,CE1d、第1及び第2の主面CE1e,CE1fと同様である。積層体CE4は、インダクタ積層部7と、バリスタ積層部9と、中間積層部10とを備え、インダクタ積層部7及び中間積層部10の構成は積層体CE3のそれと同一である。   That is, the multilayer body CE4 includes first and second end faces CE4a and CE4b, first and second side faces CE4c and CE4d, and first and second main faces CE4e and CE4f. This surface is the same as the first and second end surfaces CE1a, CE1b, the first and second side surfaces CE1c, CE1d, and the first and second main surfaces CE1e, CE1f of the multilayer body CE1. The multilayer body CE4 includes an inductor multilayer part 7, a varistor multilayer part 9, and an intermediate multilayer part 10, and the configurations of the inductor multilayer part 7 and the intermediate multilayer part 10 are the same as those of the multilayer body CE3.

バリスタ積層部9は、バリスタ層8とバリスタ層8との間に複数のバリスタ層8、8、8が順に積層されて構成されている。バリスタ層8,8の構成は積層体CE3のそれと同一であり、バリスタ層8,8,8の構成が積層体CE3と異なっている。 Varistor multilayer section 9, a plurality of varistor layers 8 2, 8 3, 8 4 are formed by laminating in this order between the varistor layer 8 1 and the varistor layer 8 5. Configuration of the varistor layer 8 1, 8 5 is the same as that of the laminated body CE3, configuration of the varistor layer 8 2, 8 3, 8 4 differs from the laminate CE3.

バリスタ層8上には、積層体CE4の第1及び第2の側面CE4c,CE1dに沿って延びる、略矩形状を呈したホット電極16が形成されている。ホット電極16の一端は、積層体CE4の第2の端面CE1bに引き出され、出力端子電極4に接続されている。すなわち、ホット電極16の一端は、インダクタ導体部12の他端に接続されている。バリスタ層8上には、積層体CE4の第1及び第2の側面CE4c,CE1dに沿って延びる、略矩形状を呈したホット電極16が形成されている。ホット電極16の一端は、積層体CE4の第1の端面CE1aに引き出され、入力端子電極3にそれぞれ接続されている。すなわち、ホット電極16の一端は、インダクタ導体部12の他端に接続されている。 On the varistor layer 8 2, first and second side CE4c of laminate CE4, extending along the CE1d, hot electrodes 16 1 is formed with a substantially rectangular shape. One end of the hot electrode 16 1 is drawn to the second end face CE1b of the laminate CE4, is connected to the output terminal electrode 4. That is, one end of the hot electrode 16 1 is connected to the other end of the inductor conductor 12 8. On the varistor layer 8 4, first and second side CE4c of laminate CE4, extending along the CE1d, hot electrodes 16 2 are formed with a substantially rectangular shape. One end of the hot electrode 16 2 is drawn to the first end surface CE1a of the laminate CE4, are connected to the input terminal electrode 3. That is, one end of the hot electrode 16 2 is connected to the other end of the inductor conductor 12 7.

バリスタ層8上には、積層体CE4の第1及び第2の端面CE4a,CE4bに沿って延びる、略矩形状を呈したグランド電極17が形成されている。グランド電極17の一端は、積層体CE4の第1の側面CE4cに引き出され、第1の側面CE4cに配置されたグランド端子電極5に接続されている。グランド電極17の他端は、積層体CE4の第2の側面CE4dに引き出され、第2の側面CE4dに配置されたグランド端子電極5に接続されている。 On the varistor layer 8 3, first and second end faces CE4a of the laminate CE4, extending along the CE4b, the ground electrode 17 is formed with a substantially rectangular shape. One end of the ground electrode 17 is drawn out to the first side face CE4c of the multilayer body CE4, and is connected to the ground terminal electrode 5 disposed on the first side face CE4c. The other end of the ground electrode 17 is drawn out to the second side face CE4d of the multilayer body CE4 and connected to the ground terminal electrode 5 disposed on the second side face CE4d.

このような構成のバリスタ積層部9では、グランド電極17とホット電極16とがバリスタ層8を挟むことにより、バリスタ20が形成される。また、グランド電極17とホット電極ホット電極16とがバリスタ層8を挟むことにより、バリスタ20が形成される。 The varistor multilayer section 9 of this structure, the ground electrode 17 and the hot electrode 16 2 by sandwiching the varistor layer 8 2, the varistor 20 1 is formed. The ground electrode 17 and the hot electrode hot electrodes 16 2 by sandwiching the varistor layer 8 3, the varistor 20 2 is formed.

以上のように構成された積層型フィルタF4においても、ホット電極16,16とグランド電極17とで挟まれた領域にはバリスタ層8,8が位置しており、バリスタ層8,8はCu成分を含有している可能性が極めて低いことから、減衰特性の悪化を抑えることができる。
(第5の実施形態)
Also in the multilayer filter F4 configured as described above, the varistor layers 8 2 and 8 3 are located in the region sandwiched between the hot electrodes 16 1 and 16 2 and the ground electrode 17, and the varistor layer 8 2. , 8 3 from it highly unlikely that contains a Cu component can be suppressed deterioration of the attenuation characteristic.
(Fifth embodiment)

図13は、第5の実施形態に係る積層型フィルタの斜視図である。図14は、第5の実施形態に係る積層型フィルタの分解斜視図である。図15は、第5の実施形態に係る積層型フィルタの等価回路図である。   FIG. 13 is a perspective view of the multilayer filter according to the fifth embodiment. FIG. 14 is an exploded perspective view of the multilayer filter according to the fifth embodiment. FIG. 15 is an equivalent circuit diagram of the multilayer filter according to the fifth embodiment.

積層型フィルタF5は、図15に示すように、1つのπ型フィルタ素子が設けられたものであって、かかるπ型フィルタ素子は、コモンモードチョークコイルをなす複数(本実施形態では2つ)のコイル70,72と、複数(本実施形態では4つ)のバリスタ81〜84とから構成される。   As shown in FIG. 15, the multilayer filter F5 is provided with one π-type filter element, and a plurality of (π in this embodiment) such π-type filter elements form a common mode choke coil. Coils 70 and 72, and a plurality (four in this embodiment) of varistors 81 to 84.

積層型電子部品F5は、図13に示すように、略直方体を呈した積層体CE5を備えている。積層体CE5の長手方向における一方の端部には、入力端子電極34,36が形成されており、積層体CE5の長手方向における他方の端部には、出力端子電極38,40が形成されている。積層体CE5の長手方向における両側面には、一対のグランド端子電極42が形成されている。   As shown in FIG. 13, the multilayer electronic component F5 includes a multilayer body CE5 that has a substantially rectangular parallelepiped shape. Input terminal electrodes 34 and 36 are formed at one end in the longitudinal direction of the multilayer body CE5, and output terminal electrodes 38 and 40 are formed at the other end in the longitudinal direction of the multilayer body CE5. Yes. A pair of ground terminal electrodes 42 are formed on both side surfaces in the longitudinal direction of the multilayer body CE5.

積層体CE5は、図14に示されるように、インダクタ積層部53と、中間積層部55と、バリスタ積層部67とを有している。   As shown in FIG. 14, the multilayer body CE5 includes an inductor multilayer portion 53, an intermediate multilayer portion 55, and a varistor multilayer portion 67.

インダクタ積層部53は、複数のインダクタ層44〜44,46〜46が積層されてなる第1の焼結体と、導体パターン48,48からなるコイル導体48と、導体パターン50,50からなるコイル導体50とを有している。コイル導体48、50は、第1の焼結体の内部に配されている。より具体的には、コイル導体48、50は、インダクタ層44〜44,46〜46の間に配されている。コイル導体48とコイル導体50とは、第1の焼結体内において互いに磁気的に結合する。 Inductor laminated portion 53 has a first sintered body in which a plurality of inductor layers 44 1 to 44 7, 46 1 to 46 4 are stacked, and a coil conductor 48 made of a conductor pattern 48 1, 48 2, the conductive pattern And a coil conductor 50 composed of 50 1 and 50 2 . The coil conductors 48 and 50 are disposed inside the first sintered body. More specifically, the coil conductors 48 and 50 is disposed between the inductor layers 44 1 to 44 7, 46 1 to 46 4. The coil conductor 48 and the coil conductor 50 are magnetically coupled to each other in the first sintered body.

第1の焼結体は、中間積層部55やバリスタ積層部67の第2の焼結体と一体的に焼成されている。第1の焼結体は、第1の層53と第2の層53,53とを有している。第1の層53は、インダクタ層44〜44,46〜46の積層方向(第1の方向)において導体パターン48,48,50,50で挟まれた部分を含んでいる。 The first sintered body is integrally fired with the second sintered bodies of the intermediate laminated portion 55 and the varistor laminated portion 67. First sintered body has a first layer 53 1 and the second layer 53 2, 53 3. The first layer 53 1, the inductor layer 44 1-44 7, 46 1-46 4 conductor patterns 48 1 in the laminating direction (first direction) of 48 2, 50 1, 50 sandwiched by part 2 Contains.

より具体的には、第1の層53は、導体パターン48,48,50,50が形成されたインダクタ層46〜46を含んでいる。導体パターン48はインダクタ層46上に形成されており、導体パターン48はインダクタ層46上に形成されている。導体パターン48,48は、中心から縁に向かってスパイラル状に形成されている。導体パターン48において、縁側に位置する一端部は、出力端子電極38と接続可能なようにインダクタ層46の端面に引き出されている。導体パターン48において、縁側に位置する一端部は、入力端子電極34と接続可能なようにインダクタ層46の端面に引き出されている。導体パターン48の他端部と導体パターン48の他端部とは、インダクタ層46に形成されたビア導体49を介して電気的に接続されている。導体パターン48,48はコイル導体48を構成しており、かかるコイル導体48は図15の回路図に示すコイル70に相当する。 More specifically, the first layer 53 1, the conductor patterns 48 1, 48 2, 50 1, 50 2 contains an inductor layer 46 1-46 4 formed. Conductor pattern 48 1 is formed on the inductor layer 46 1, the conductor pattern 48 2 is formed on the inductor layer 46 2. The conductor patterns 48 1 and 48 2 are formed in a spiral shape from the center toward the edge. In the conductive pattern 48 1, one end portion located on the veranda is drawn to the end face of the inductor layer 46 1 so as to be connected to the output terminal electrode 38. In the conductor pattern 48 2, one end portion located on the veranda is drawn to an end surface of the inductor layer 46 2 so as to be connected to the input terminal electrode 34. The other end portion of the conductor pattern 48 1 and the conductor pattern 48 2 of the other end, are electrically connected through via conductor 49 formed on the inductor layer 46 1. The conductor patterns 48 1 and 48 2 constitute a coil conductor 48, and the coil conductor 48 corresponds to the coil 70 shown in the circuit diagram of FIG.

導体パターン50はインダクタ層46上に形成されており、導体パターン50はインダクタ層46上に形成されている。導体パターン50,50は、中心から縁に向かってスパイラル状に形成されている。導体パターン50において、縁側に位置する一端部は、入力端子電極36と接続可能なようにインダクタ層46の端面に引き出されている。導体パターン50において、縁側に位置する一端部は、出力端子電極40と接続可能なようにインダクタ層46の端面に引き出されている。導体パターン50の他端部と導体パターン50の他端部とは、インダクタ層46に形成されたビア導体51を介して電気的に接続されている。導体パターン50,50はコイル導体50を構成しており、かかるコイル導体50は図15の回路図に示すコイル72に相当する。 Conductive pattern 50 1 is formed on the inductor layer 46 3, the conductor pattern 50 2 is formed on the inductor layer 46 4. The conductor patterns 50 1 and 50 2 are formed in a spiral shape from the center toward the edge. In the conductive pattern 50 1, one end portion located on the veranda is drawn to an end surface of the inductor layer 46 3 so as to be connected to the input terminal electrode 36. In the conductor pattern 50 2, one end portion located on the veranda is drawn to the end face of the inductor layer 46 4 to be connectable to the output terminal electrode 40. The other end portion of the conductor pattern 50 1 and the conductor pattern 50 2 of the other end, are electrically connected through via conductor 51 formed on the inductor layer 46 3. The conductor patterns 50 1 and 50 2 constitute a coil conductor 50, and the coil conductor 50 corresponds to the coil 72 shown in the circuit diagram of FIG.

第2の層53,53は、インダクタ層44〜44,46〜46の積層方向においてコイル導体48,50を挟む部分である。より具体的には、第2の層53は、第1の層53の上側に位置しており、導体パターンが形成されていないインダクタ層44〜44からなっている。第2の層53は、第1の層53の下側に位置しており、導体パターンが形成されていないインダクタ層44〜44からなっている。なお、本実施形態においてインダクタ層46は第1の層53に含まれているが、第1の層53ではなく第2の層53に含まれるとしてもよい。 The second layer 53 2, 53 3 is a partial sandwiching the coil conductors 48 and 50 in the stacking direction of the inductor layers 44 1 to 44 7, 46 1 to 46 4. More specifically, the second layer 53 2 is located above the first layer 53 1 is made up of the inductor layer 44 1-44 4 conductor pattern is not formed. The second layer 53 3 is located on the lower side of the first layer 53 1 is made up of the inductor layer 44 4-44 7 conductor pattern is not formed. Incidentally, the inductor layer 46 4 in this embodiment is contained in the first layer 53 1 may be included in the first layer 53 1 rather than second layer 53 3.

インダクタ層44〜44,46〜46は、非磁性体からなっている。これにより、導体パターン48と導体パターン50とに挟まれた領域は、非磁性体から構成されることとなる。また、導体パターン48の内側に位置する領域、導体パターン48の内側に位置する領域、導体パターン50の内側に位置する領域、導体パターン50の内側に位置する領域、導体パターン48と導体パターン48とに挟まれた領域、及び導体パターン50と導体パターン50とに挟まれた領域は、非磁性体から構成されることとなる。インダクタ層44〜44,46〜46としては、フェライト(例えばZn系フェライト)を用いることができる。Zn系フェライトを用いた場合には、高いインダクタンス値を得ることができるので、良好なフィルタ特性を得ることができる。なお、インダクタ層44〜44,46〜46はCu成分を含有していてもよい。 The inductor layers 44 1 to 44 7, 46 1 to 46 4 is made of a non-magnetic material. Thus, the region sandwiched between the conductor patterns 48 2 and the conductor patterns 50 1, and thus be composed of non-magnetic material. The region located inside the conductor patterns 48 1, region located inside the conductor patterns 48 2, a region located inside the conductor patterns 50 1, region located inside the conductor patterns 50 2, the conductive pattern 48 1 and the region sandwiched between conductive patterns 48 2, and the area sandwiched between the conductive patterns 50 1 and the conductor pattern 50 2, and thus be composed of non-magnetic material. The inductor layer 44 1-44 7, 46 1-46 4, it is possible to use ferrite (e.g. Zn ferrite). In the case of using Zn-based ferrite, a high inductance value can be obtained, so that a good filter characteristic can be obtained. Incidentally, the inductor layer 44 1-44 7, 46 1-46 4 may contain a Cu component.

導体パターン48,48,50,50及びビア導体49,51に用いる導電材料には、インダクタ層44〜44,46〜46と同時焼成できる金属材料を用いる。より具体的には、フェライトの焼成温度は通常800℃〜1400℃程度であるため、その温度で融解しない金属材料を用いる。例えば、Ag、Pdこれらの合金等を好適に使用することができる。 Conductive patterns 48 1 and 48 2, 50 1, 50 2 and the conductive material used for the via conductor 49 and 51, the inductor layer 44 1-44 7, 46 1 using -46 4 simultaneously fired possible metallic material. More specifically, since the firing temperature of ferrite is usually about 800 ° C. to 1400 ° C., a metal material that does not melt at that temperature is used. For example, Ag, Pd, or an alloy thereof can be preferably used.

積層体CE5は、インダクタ積層部53のほかに、電圧非直線特性を発現するバリスタ積層部67を有している。バリスタ積層部67は、複数のバリスタ層56〜5610が積層されてなる第2の焼結体と、ホット電極60,62,64,66及びグランド電極58〜58(複数の内部電極)とを有している。 In addition to the inductor multilayer portion 53, the multilayer body CE5 has a varistor multilayer portion 67 that exhibits voltage nonlinear characteristics. The varistor laminated portion 67 includes a second sintered body in which a plurality of varistor layers 56 1 to 56 10 are laminated, hot electrodes 60, 62, 64 and 66, and ground electrodes 58 1 to 58 5 (a plurality of internal electrodes). ).

複数のバリスタ層56〜5610は、上からこの順で積層されている。バリスタ層56,56,56,56,5610上には、グランド端子電極42と電気的に接続された略矩形状のグランド電極58〜58がそれぞれ形成されている。また、バリスタ層56上には入力端子電極36と電気的に接続された略矩形状のホット電極60が形成され、バリスタ層56上には入力端子電極34と電気的に接続された略矩形状のホット電極62が形成され、バリスタ層56上には出力端子電極40と電気的に接続された略矩形状のホット電極64が形成され、バリスタ層56上には出力端子電極38と電気的に接続された略矩形状のホット電極66が形成されている。 The plurality of varistor layers 56 1 to 56 10 are stacked in this order from the top. The varistor layer 56 2, 56 4, 56 6, 56 8, 56 10 on the ground electrode 58 1-58 5 of the ground terminal electrode 42 electrically connected to a substantially rectangular shape are respectively formed. Substantially Further, on the varistor layer 56 third input terminal electrode 36 is electrically connected to the substantially rectangular hot electrode 60 is formed, on the varistor layer 56 5 connected the input terminal electrode 34 and the electrically is formed rectangular hot electrode 62, is formed on the varistor layer 56 7 are formed substantially rectangular hot electrodes 64 connected electrically to the output terminal electrode 40, is formed on the varistor layer 56 9 output terminal electrodes 38 A substantially rectangular hot electrode 66 that is electrically connected to each other is formed.

ホット電極60とグランド電極58,58とが積層方向から見たときにバリスタ層56,56を介して一部が重なりあい対向することで、図15に示すバリスタ83がバリスタ積層部67に構成される。ホット電極62とグランド電極58,58とが積層方向から見たときにバリスタ層56,56を介して一部が重なりあい対向することで、図15に示すバリスタ81がバリスタ積層部67に構成される。ホット電極64とグランド電極58,58とが積層方向から見たときにバリスタ層56,56を介して一部が重なりあい対向することで、図15に示すバリスタ84がバリスタ積層部67に構成される。ホット電極66とグランド電極58,58とが積層方向から見たときにバリスタ層56,56を介して一部が重なりあい対向することで、図15に示すバリスタ82がバリスタ積層部67に構成される。このように、ホット電極60,62,64,66とグランド電極58〜58とが、積層方向から見たときにバリスタ層56〜56を介して一部が重なりあい対向することで、バリスタ積層部67に4つのバリスタ81〜84が構成されることとなる。 By partially through the varistor layer 56 2, 56 3 are opposed them overlap when the hot electrode 60 and ground electrodes 58 1, 58 2 are viewed from the laminating direction, the varistor 83 shown in FIG. 15 is a varistor multilayer section 67. Varistor layer 56 when the hot electrode 62 and ground electrodes 58 2, 58 3 is viewed from the laminating direction 4, 56 5 is partially opposed them overlap it through the varistor 81 shown in FIG. 15 is a varistor multilayer section 67. Hot electrodes 64 and ground electrodes 58 3, 58 4 and that faces partially them overlap via the varistor layer 56 6, 56 7 when viewed from the lamination direction, the varistor 84 shown in FIG. 15 is a varistor multilayer section 67. Hot electrodes 66 and ground electrodes 58 4, 58 5 and that faces partially them overlap via the varistor layer 56 8, 56 9 when viewed from the laminating direction, the varistor multilayer section varistor 82 shown in FIG. 15 67. In this manner, the hot electrode 60, 62, 64, 66 and the ground electrode 58 1-58 5, a part through the varistor layer 56 2-56 9 faces them overlap when viewed from the laminating direction Thus, four varistors 81 to 84 are formed in the varistor laminated portion 67.

バリスタ層56〜5610は、ZnOを主成分とするセラミックス材料から構成されている。このセラミックス材料中には、添加成分としてPr、Bi、Co、Al等を含んでいても良い。Prに加えてCoを含むと、優れたバリスタ特性を有するものとなるほか、高い誘電率(ε)を有するものとなる。また、Alを更に含むと低抵抗となる。また、必要に応じて他の添加物、例えば、Cr、Ca、Si、K等の元素が含まれても良い。ただし、バリスタ層56〜5610はCu成分を含有しないこととする。 The varistor layers 56 1 to 56 10 are made of a ceramic material mainly composed of ZnO. This ceramic material may contain Pr, Bi, Co, Al or the like as an additive component. When Co is contained in addition to Pr, it has excellent varistor characteristics and also has a high dielectric constant (ε). Further, when Al is further contained, the resistance becomes low. Moreover, other additives, for example, elements such as Cr, Ca, Si, and K may be included as necessary. However, the varistor layers 56 1 to 56 10 do not contain a Cu component.

グランド電極58〜58及びホット電極60,62,64,66は、第1実施形態におけるグランド電極17,17及びホット電極16と同様の導電材料から構成されている。すなわち、グランド電極58〜58及びホット電極60,62,64,66は、バリスタ層56〜5610を構成するセラミックス材料と同時焼成できる金属材料を用いる。より具体的には、バリスタセラミックスの焼成温度は通常800℃〜1400℃程度であるため、その温度で融解しない金属材料として、例えば、Ag、Pdこれらの合金等を好適に使用することができる。 Ground electrodes 58 1 to 58 5 and the hot electrodes 60, 62, 64, 66 are formed of the same conductive material as the ground electrodes 17 1, 17 2 and the hot electrode 16 in the first embodiment. That is, the ground electrode 58 from 1 to 58 5 and the hot electrode 60, 62, 64, 66 using a ceramic material fired simultaneously may metallic material constituting the varistor layer 56 1-56 10. More specifically, since the firing temperature of the varistor ceramic is usually about 800 ° C. to 1400 ° C., for example, Ag, Pd, or an alloy thereof can be suitably used as a metal material that does not melt at that temperature.

積層体CE5は、インダクタ積層部53及びバリスタ積層部67のほかに、中間積層部55を有している。中間積層部55は、インダクタ積層部53とバリスタ積層部67との縮率を調整する目的で設けられた部分であって、インダクタ積層部53とバリスタ積層部67との間に位置している。中間積層部55は、中間層54,54からなっている。中間層54,54は絶縁性を有する層であって、例えば、ZnO及びFeを主成分としたセラミックス材料から構成され、Cu成分を含有しない。このような中間積層部55を設けることにより、インダクタ積層部53からCu成分がバリスタ積層部67に拡散するのをより確実に抑えることができる。 The multilayer body CE5 includes an intermediate multilayer portion 55 in addition to the inductor multilayer portion 53 and the varistor multilayer portion 67. The intermediate laminated portion 55 is a portion provided for the purpose of adjusting the reduction ratio between the inductor laminated portion 53 and the varistor laminated portion 67, and is located between the inductor laminated portion 53 and the varistor laminated portion 67. The intermediate laminated portion 55 includes intermediate layers 54 1 and 54 2 . The intermediate layers 54 1 and 54 2 are insulating layers and are made of, for example, a ceramic material mainly composed of ZnO and Fe 2 O 3 and do not contain a Cu component. By providing such an intermediate laminated portion 55, it is possible to more reliably suppress the Cu component from diffusing from the inductor laminated portion 53 into the varistor laminated portion 67.

次に、上述した積層型電子部品E5の製造方法について説明する。   Next, a method for manufacturing the multilayer electronic component E5 will be described.

まず、インダクタ層44〜44,46〜46となるインダクタグリーンシートを用意する。このインダクタグリーンシートは、Zn系フェライト等のフェライトを原料としたスラリーを、例えば厚さが20μm程度となるようにドクターブレード法によりフィルム上に塗布することで形成される。 First, a inductor green sheets for inductor layers 44 1 to 44 7, 46 1 to 46 4. This inductor green sheet is formed by applying a slurry made of ferrite such as Zn-based ferrite on a film by a doctor blade method so that the thickness becomes, for example, about 20 μm.

続いて、インダクタグリーンシートの所望の位置、すなわちビア導体49,51が形成される予定の位置に、スルーホールを形成する。スルーホールはレーザー加工機等により形成することができる。スルーホール形成後、スクリーン印刷法等によりインダクタグリーンシート上に導体パターン48,48,50,50を形成する。また、インダクタグリーンシートに形成されたスルーホールに導電ペーストを充填してビア導体49,51を形成する。導体パターン48,48,50,50及びビア導体49,51の印刷等に用いる導電ペーストは、Ag、Pd、これらの合金等を主成分として含んでいるものを用いることができる。 Subsequently, a through hole is formed at a desired position of the inductor green sheet, that is, a position where the via conductors 49 and 51 are to be formed. The through hole can be formed by a laser processing machine or the like. After the through holes are formed, conductor patterns 48 1 , 48 2 , 50 1 , 50 2 are formed on the inductor green sheet by screen printing or the like. Also, via conductors 49 and 51 are formed by filling the through holes formed in the inductor green sheet with a conductive paste. As the conductive paste used for printing the conductor patterns 48 1 , 48 2 , 50 1 , 50 2 and the via conductors 49, 51, a paste containing Ag, Pd, an alloy thereof or the like as a main component can be used.

続いて、バリスタ層56〜5610となるバリスタグリーンシートを用意する。このインダクタグリーンシートは、例えば、ZnO、Pr611、CoO、Cr23、CaCO3、SiO2、K2CO3及びAl23を所定量含む混合粉を原料としたスラリーを、例えば厚さが30μm程度となるようにドクターブレード法によりフィルム上に塗布することで形成される。なお、スラリーの原料粉末は、一体焼成後に所定組成のバリスタとなるのであれば、その形態は特に限定するものではなく、所定組成のバリスタセラミックスを予め仮焼きして粉砕したバリスタ粉末を用いても良い。ただし、スラリーにはCu成分を含有しないこととする。 Subsequently, varistor green sheets to be varistor layers 56 1 to 56 10 are prepared. This inductor green sheet is, for example, a slurry made of a mixed powder containing a predetermined amount of ZnO, Pr 6 O 11 , CoO, Cr 2 O 3 , CaCO 3 , SiO 2 , K 2 CO 3 and Al 2 O 3 , For example, it is formed by coating on a film by a doctor blade method so that the thickness becomes about 30 μm. The form of the raw material powder of the slurry is not particularly limited as long as it becomes a varistor having a predetermined composition after integral firing, and a varistor powder obtained by pre-calcining and pulverizing a varistor ceramic having a predetermined composition may be used. good. However, the slurry does not contain a Cu component.

続いて、スクリーン印刷法等によりバリスタグリーンシート上に導電ペーストを用いてグランド電極58〜58及びホット電極60,62,64,66を形成する。導電ペーストは、Ag、Pd、これらの合金を主成分として含んでいるものを用いることができる。 Subsequently, by using a conductive paste on the varistor green sheet to form a ground electrode 58 1-58 5 and hot electrodes 60, 62, 64, 66 by a screen printing method or the like. As the conductive paste, one containing Ag, Pd, or an alloy thereof as a main component can be used.

続いて、中間層54,54となる中間材グリーンシートを用意する。中間材グリーンシートは電気絶縁性を有する絶縁体であって、例えばZnO及びFeを主成分とした混合粉を原料としたスラリーを、例えば厚さ30μm程度となるようにドクターブレード法によりフィルム上に塗布することで形成される。なお、スラリーにはCu成分を含有しないこととする。 Subsequently, to prepare intermediate material green sheet becomes the intermediate layer 54 1, 54 2. The intermediate material green sheet is an insulator having electrical insulation properties. For example, a slurry using a mixed powder mainly composed of ZnO and Fe 2 O 3 as a raw material, for example, by a doctor blade method so as to have a thickness of about 30 μm. It is formed by coating on a film. Note that the slurry does not contain a Cu component.

続いて、所定形状の導体パターン48,48,50,50及びビア導体49,51が形成されたインダクタグリーンシートと、導体パターン及びビア導体が形成されていないインダクタグリーンシートと、ホット電極60,62,64,66が形成されたバリスタグリーンシートと、グランド電極58〜58が形成されたバリスタグリーンシートと、ホット電極及びグランド電極が形成されていないバリスタグリーンシートと、中間材グリーンシートと、を図14に示すように順次積層しプレスした後に、チップ単位に切断してグリーン積層体を得る。その後、所定の条件(例えば、大気中で1100℃〜1200℃)で焼成を行うことで、積層体CE5を得る。 Subsequently, an inductor green sheet in which conductor patterns 48 1 , 48 2 , 50 1 , 50 2 and via conductors 49, 51 having a predetermined shape are formed, an inductor green sheet in which no conductor pattern and via conductors are formed, and hot a varistor green sheet electrodes 60, 62, 64, 66 are formed, a varistor green sheet ground electrodes 58 1 to 58 5 is formed, and varistor green sheet hot electrode and the ground electrode is not formed, the intermediate member The green sheets are sequentially laminated and pressed as shown in FIG. 14, and then cut into chips to obtain a green laminate. Thereafter, firing is performed under predetermined conditions (for example, 1100 ° C. to 1200 ° C. in the air) to obtain the multilayer body CE5.

続いて、積層体CE5の長手方向における端部及び長手方向における両側面中央に導電ペーストを塗布し、所定の条件(例えば、大気中で700℃〜800℃)にて熱処理を行って、端子電極を焼き付ける。導電ペーストは、Agを主成分とする粉末を含むものを用いることができる。その後、端子電極表面にめっきを施し、入力端子電極34,36、出力端子電極38,40、及びグランド端子電極42が形成された積層型電子部品E5を得ることができる。なお、めっきは電解めっきが好ましく、その材料としては、例えばNi/Sn、Cu/Ni/Sn、Ni/Pd/Au、Ni/Pd/Ag、Ni/Ag等を用いることができる。   Subsequently, a conductive paste is applied to the end portion in the longitudinal direction of the multilayer body CE5 and the center of both side surfaces in the longitudinal direction, and heat treatment is performed under predetermined conditions (for example, 700 ° C. to 800 ° C. in the atmosphere) to obtain terminal electrodes. Bake. As the conductive paste, a paste containing powder containing Ag as a main component can be used. Thereafter, the surface of the terminal electrode is plated to obtain the multilayer electronic component E5 in which the input terminal electrodes 34 and 36, the output terminal electrodes 38 and 40, and the ground terminal electrode 42 are formed. The plating is preferably electrolytic plating, and as the material, for example, Ni / Sn, Cu / Ni / Sn, Ni / Pd / Au, Ni / Pd / Ag, Ni / Ag, or the like can be used.

以上のように本実施形態によれば、コモンモードチョークコイルを構成するインダクタ部とバリスタを構成するバリスタ部とを備える積層型フィルタにおいて、Cu成分を含有しないスラリーからバリスタ層56〜5610を形成している。これにより、積層型フィルタF5は、バリスタ部における減衰特性の悪化が生じにくいものとなる。また、積層型フィルタF5では、中間材グリーンシートもCu成分を含有しないスラリーから形成し、且つ中間材グリーンシートを十分な厚さとすることで、焼成時にバリスタ層56〜5610にCu成分が拡散される可能性を抑制している。そのため、積層型フィルタF5では、バリスタ部における減衰特性の悪化がより生じにくくなっている。 As described above, according to the present embodiment, in the multilayer filter including the inductor part constituting the common mode choke coil and the varistor part constituting the varistor, the varistor layers 56 1 to 56 10 are formed from the slurry not containing the Cu component. Forming. As a result, the multilayer filter F5 does not easily deteriorate the attenuation characteristics in the varistor portion. Further, in the multilayer filter F5, the intermediate material green sheet is also formed from a slurry containing no Cu component, and the intermediate material green sheet has a sufficient thickness so that the varistor layers 56 1 to 56 10 contain Cu components during firing. Suppresses the possibility of spreading. Therefore, in the multilayer filter F5, the deterioration of the attenuation characteristics in the varistor portion is less likely to occur.

また、本実施形態によれば、インダクタ積層部53の第1の焼結体は、非磁性体からなる第1の層53の両側に、同じく非磁性体からなる第2の層53,53を積層したものとなる。そのため、コイル導体48,50(コイル81,82)によってインダクタンス値が得られる周波数帯域を、より高周波領域まで高めることができ、積層型電子部品E5をフィルタ特性により優れたものとすることができる。 Further, according to this embodiment, the first sintered body of the inductor multilayer section 53, on both sides of the first layer 53 1 made of a nonmagnetic material, the second layer 53 2 similarly made of a nonmagnetic material, the 53 3 formed by laminating. Therefore, the frequency band in which the inductance value can be obtained by the coil conductors 48 and 50 (coils 81 and 82) can be increased to a higher frequency region, and the multilayer electronic component E5 can be more excellent in filter characteristics.

以上、積層型フィルタF5及びその製造方法の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されることなく種々の変形が可能である。   The preferred embodiments of the multilayer filter F5 and the manufacturing method thereof have been described above, but the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made.

例えば、上記実施形態では第1の層53を形成するインダクタ層46〜46は非磁性体層であるとしたが、インダクタ層46〜46の全体が非磁性体でなくてもよい。すなわち、インダクタ層46〜46それぞれにおける所定領域が、非磁性体となっていればよい。より具体的には、インダクタ層46〜46のうち、少なくとも、導体パターン48,48と導体パターン50,50との間に挟まれた領域と、導体パターン48,48の内側に位置する領域と、導体パターン50,50の内側に位置する領域とが、非磁性体であればよい。 For example, in the above embodiment, the inductor layers 46 1 to 46 4 to form the first layer 53 1 is a non-magnetic layer, the whole of the inductor layer 46 1-46 4 even without a non-magnetic material Good. That is, a predetermined region in the inductor layer 46 1-46 4 respectively, it is sufficient that the non-magnetic member. More specifically, among the inductor layer 46 1-46 4, at least, a region sandwiched between between the conductive patterns 48 1, 48 2 and the conductor patterns 50 1, 50 2, the conductive pattern 48 1, 48 2 The region located inside and the region located inside the conductor patterns 50 1 and 50 2 may be non-magnetic.

また、上記実施形態では、第1の層53を形成するインダクタ層46〜46および第2の層53,53を形成するインダクタ層44〜44は、いずれも非磁性体層であるとしたが、インダクタ層44〜44は磁性体層であり、インダクタ層46〜46は非磁性体層であるとしてもよい。この場合、非磁性体からなる第1の層53の両側に、磁性体からなる第2の層53,53を積層することとなるので、コイル導体48,50(コイル81,82)のインダクタンス値が確保できる周波数帯域を、比較的高周波領域まで高めることができる。よって、コモンモードチョークコイルのフィルタ特性がより優れた積層型フィルタF5を提供できる。 In the above embodiment, the inductor layers 44 1 to 44 7 to form the inductor layer 46 1-46 4 and the second layer 53 2, 53 3 for forming the first layer 53 1 are both non-magnetic material was as a layer, the inductor layer 44 1-44 7 is a magnetic layer, the inductor layer 46 1-46 4 may be the non-magnetic layer. In this case, on both sides of the first layer 53 1 made of a nonmagnetic material, since the stacking the second layer 53 2, 53 3 made of magnetic material, the coil conductors 48 and 50 (coils 81, 82) The frequency band in which the inductance value can be secured can be increased to a relatively high frequency region. Therefore, it is possible to provide the multilayer filter F5 with more excellent filter characteristics of the common mode choke coil.

また、インダクタ層44〜44,46〜46はいずれも磁性体層であるとしてもよい。磁性体層とする場合は、フェライト材料として、Ni−Zn系フェライト又はNi−Zn−Mg系フェライトを用いることが好ましい。この場合、磁性体からなる第1の層53の両側に、同じく磁性体からなる第2の層53を積層することとなるので、第1の層53が非磁性体からなり第2の層53が磁性体からなるものと比べて、より低周波の領域におけるコイル導体48,50(コイル81,82)のインダクタンス値をいっそう高めることができる。よって、コモンモードチョークコイルのフィルタ特性がより優れた積層型フィルタF5を提供できる。 The inductor layer 44 1-44 7, 46 1-46 4 may be either a magnetic layer. When the magnetic layer is used, it is preferable to use Ni—Zn ferrite or Ni—Zn—Mg ferrite as the ferrite material. In this case, on both sides of the first layer 53 1 made of a magnetic material, since the same and thus stacking the second layer 53 2 made of a magnetic material, a second first layer 53 1 is made of non-magnetic material layer 53 2 is compared to that made of a magnetic material, it is possible to further increase the inductance value of the coil conductors 48 and 50 (coils 81, 82) in the region of the lower frequency. Therefore, it is possible to provide the multilayer filter F5 with more excellent filter characteristics of the common mode choke coil.

また、上記実施形態ではコイル導体(コイル)の数を2つとしたが、これに限られない。   Moreover, in the said embodiment, although the number of coil conductors (coils) was two, it is not restricted to this.

以上、第1〜第5実施形態について説明したが、本実施形態において減衰特性の悪化を抑制できることを、実施例1及び比較例1〜3によって具体的に示す。減衰特性はインダクタンス(L)と静電容量(C)の共振現象を利用しており、実施例1及び比較例1〜3では、減衰特性の構成要件として静電容量の変化量及び変化率を求めている。   As mentioned above, although 1st-5th embodiment was demonstrated, it demonstrates concretely by Example 1 and Comparative Examples 1-3 that deterioration of an attenuation characteristic can be suppressed in this embodiment. The attenuation characteristic uses the resonance phenomenon of inductance (L) and capacitance (C). In Example 1 and Comparative Examples 1 to 3, the amount of change and rate of change in capacitance are used as the constituent characteristics of the attenuation characteristic. Looking for.

実施例1では、第1の実施形態の積層型フィルタF1と同一構成の積層型フィルタを用いた。比較例1〜3としては、積層型フィルタF1とほぼ同じ構成を有しているが、バリスタ層8,8に相当するバリスタ層のCu成分量が積層型フィルタF1と異なるものを用いた。つまり、比較例1では、上記バリスタ積層部のCu成分量が0.020wt%となっている積層型フィルタを用い、比較例2では、上記バリスタ積層部のCu成分量が0.012wt%となっている積層型フィルタを用い、比較例3では、上記バリスタ積層部のCu成分量が0.003wt%となっている積層型フィルタを用いた。 In Example 1, a multilayer filter having the same configuration as that of the multilayer filter F1 of the first embodiment was used. Comparative Examples 1 to 3 have substantially the same configuration as the multilayer filter F1, but used a varistor layer corresponding to the varistor layers 8 2 and 8 3 having a Cu component amount different from that of the multilayer filter F1. . That is, in Comparative Example 1, a multilayer filter in which the Cu component amount in the varistor laminated portion is 0.020 wt% is used, and in Comparative Example 2, the Cu component amount in the varistor laminated portion is 0.012 wt%. In Comparative Example 3, a multilayer filter having a Cu component amount of 0.003 wt% in the varistor multilayer portion was used.

実施例1の積層型フィルタの減衰特性を、図16に示す。また、比較例1の積層型フィルタの減衰特性を図17に示し、比較例2の積層型フィルタの減衰特性を図18に示し、比較例3の積層型フィルタの減衰特性を図19に示す。図16(a)、図17(a)、図18(a)、及び図19(a)は、実施例1及び比較例1〜3の静電容量の変化量を示している。図16(b)、図17(b)、図18(b)、及び図19(b)は、実施例1及び比較例1〜3の静電容量の変化率を示している。図16からわかるように、実施例1の積層型フィルタは、高周波領域において十分な静電容量を維持している。よって、実施例1の積層型フィルタは、高周波領域における減衰特性に優れた積層型フィルタであるといえる。また、図16に示すように、実施例1の積層型フィルタでは、1〜1000MHzの周波数範囲では静電容量がほぼ一定であり、周波数が約1000MHzを超えると静電容量が急激に減少する。つまり実施例1の積層型フィルタでは、カットオフ周波数が1000MHzであることが明確に判別できる。よって、かかる判別を利用すれば高周波領域での減衰特性を設計することができる。これに対して図14〜15に示すように、比較例1〜3の積層型フィルタでは、1〜1000MHzの周波数範囲であっても、周波数が高くなるにつれて静電容量が低下してしまっている。つまり、判別を利用できないので、高周波領域での減衰特性の設計が困難となる。以上のことから、本実施形態の有効性が確認された。   The attenuation characteristics of the multilayer filter of Example 1 are shown in FIG. 17 shows the attenuation characteristics of the multilayer filter of Comparative Example 1, FIG. 18 shows the attenuation characteristics of the multilayer filter of Comparative Example 2, and FIG. 19 shows the attenuation characteristics of the multilayer filter of Comparative Example 3. FIG. 16A, FIG. 17A, FIG. 18A, and FIG. 19A show the amount of change in capacitance in Example 1 and Comparative Examples 1-3. FIGS. 16B, 17 </ b> B, 18 </ b> B, and 19 </ b> B show the capacitance change rates of Example 1 and Comparative Examples 1 to 3. FIGS. As can be seen from FIG. 16, the multilayer filter of Example 1 maintains a sufficient capacitance in the high frequency region. Therefore, it can be said that the multilayer filter of Example 1 is a multilayer filter having excellent attenuation characteristics in a high frequency region. As shown in FIG. 16, in the multilayer filter of Example 1, the capacitance is substantially constant in the frequency range of 1 to 1000 MHz, and when the frequency exceeds about 1000 MHz, the capacitance decreases rapidly. That is, in the multilayer filter of Example 1, it can be clearly determined that the cutoff frequency is 1000 MHz. Therefore, the attenuation characteristics in the high frequency region can be designed by using such discrimination. On the other hand, as shown in FIGS. 14 to 15, in the multilayer filters of Comparative Examples 1 to 3, the capacitance decreases as the frequency increases even in the frequency range of 1 to 1000 MHz. . That is, since discrimination cannot be used, it is difficult to design attenuation characteristics in a high frequency region. From the above, the effectiveness of the present embodiment was confirmed.

第1の実施形態に係る積層型フィルタを示す概略斜視図である。1 is a schematic perspective view showing a multilayer filter according to a first embodiment. 第1の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。It is a disassembled perspective view which decomposes | disassembles and shows the laminated body of the laminated filter which concerns on 1st Embodiment. 第1の実施形態に係る積層型フィルタの中央断面を示す断面図である。It is sectional drawing which shows the center cross section of the multilayer filter which concerns on 1st Embodiment. 第1の実施形態に係る積層型フィルタの等価回路図である。It is an equivalent circuit diagram of the multilayer filter according to the first embodiment. 第2の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。It is a disassembled perspective view which decomposes | disassembles and shows the laminated body of the laminated filter which concerns on 2nd Embodiment. 第2の実施形態に係る積層型フィルタの等価回路図である。It is an equivalent circuit diagram of the multilayer filter according to the second embodiment. 第2の実施形態に係る積層型フィルタの積層体の変形例であって、その分解斜視図である。It is a modification of the laminated body of the laminated filter which concerns on 2nd Embodiment, Comprising: It is the disassembled perspective view. 第3の実施形態に係る積層型フィルタを示す概略斜視図である。It is a schematic perspective view which shows the multilayer filter which concerns on 3rd Embodiment. 第3の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。It is a disassembled perspective view which decomposes | disassembles and shows the laminated body of the laminated filter which concerns on 3rd Embodiment. 第3の実施形態に係る積層型フィルタの等価回路図である。It is an equivalent circuit diagram of the multilayer filter according to the third embodiment. 第4の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。It is a disassembled perspective view which decomposes | disassembles and shows the laminated body of the laminated filter which concerns on 4th Embodiment. 第4の実施形態に係る積層型フィルタの等価回路図である。It is an equivalent circuit diagram of the multilayer filter according to the fourth embodiment. 第5の実施形態に係る積層型フィルタを示す概略斜視図である。It is a schematic perspective view which shows the multilayer filter which concerns on 5th Embodiment. 第5の実施形態に係る積層型フィルタの積層体を分解して示す分解斜視図である。It is a disassembled perspective view which decomposes | disassembles and shows the laminated body of the laminated filter which concerns on 5th Embodiment. 第5の実施形態に係る積層型フィルタの等価回路図である。FIG. 10 is an equivalent circuit diagram of a multilayer filter according to a fifth embodiment. 実施例1の積層型フィルタの減衰特性を示すグラフである。3 is a graph showing attenuation characteristics of the multilayer filter of Example 1. 比較例1の積層型フィルタの減衰特性を示すグラフである。5 is a graph showing attenuation characteristics of the multilayer filter of Comparative Example 1. 比較例2の積層型フィルタの減衰特性を示すグラフである。10 is a graph showing attenuation characteristics of the multilayer filter of Comparative Example 2. 比較例3の積層型フィルタの減衰特性を示すグラフである。10 is a graph showing attenuation characteristics of the multilayer filter of Comparative Example 3.

符号の説明Explanation of symbols

F1〜F5…積層型フィルタ、CE1〜CE5…積層体、6〜6,44〜44,46〜46…インダクタ層、3,34,36…入力端子電極、4,38,40…出力端子電極、5,42…グランド端子電極、7,53…インダクタ積層部(インダクタ部)、8〜8,56〜5610…バリスタ層、9,67…バリスタ積層部(バリスタ部)、10,55…中間積層部(中間部)、11,54,54…中間層、12〜12…インダクタ導体部、16,16,16,60,62,64,66…ホット電極、17,17,17,58〜58…グランド電極、48,50…コイル導体部、48,48,50,50…導体パターン。 F1 to F5 ... multilayer filter, CE1 to CE5 ... laminate, 6 1 to 6 9 , 44 1 to 44 7 , 46 1 to 46 4 ... inductor layer, 3, 34, 36 ... input terminal electrodes, 4, 38, 40 ... output terminal electrode, 5,42 ... ground terminal electrode, 7,53 ... inductor laminated portion (inductor portion), 8 1 to 8 5 , 56 1 to 56 10 ... varistor layer, 9,67 ... varistor laminated portion (varistor) Part), 10, 55 ... intermediate laminated part (intermediate part), 11, 54 1 , 54 2 ... intermediate layer, 12 1 to 12 8 ... inductor conductor part, 16, 16 1 , 16 2 , 60, 62, 64, 66 ... hot electrode, 17 1, 17 2, 58 1 to 58 5 ... ground electrode, 48, 50 ... coil conductor section, 48 1, 48 2, 50 1, 50 2 ... conductor pattern.

Claims (7)

インダクタ部とバリスタ部とを備える積層型フィルタであって、
前記バリスタ部は、ZnOを主成分とするバリスタ層と、前記バリスタ層を介して対向配置された複数のバリスタ導体部とを有し、
対向する前記バリスタ導体部で挟まれた領域には、Cu成分が含まれていないことを特徴とする積層型フィルタ。
A multilayer filter comprising an inductor part and a varistor part,
The varistor part has a varistor layer mainly composed of ZnO, and a plurality of varistor conductor parts arranged to face each other with the varistor layer interposed therebetween.
A multilayer filter characterized in that a Cu component is not contained in a region sandwiched between the opposing varistor conductor portions.
前記インダクタ部と前記バリスタ部とは中間部を介して積層され、
前記中間部は、前記インダクタ部及び前記バリスタ部とは異なる組成を有すると共にCu成分を含有していないことを特徴とする請求項1に記載の積層型フィルタ。
The inductor part and the varistor part are laminated via an intermediate part,
The multilayer filter according to claim 1, wherein the intermediate portion has a composition different from that of the inductor portion and the varistor portion and does not contain a Cu component.
前記インダクタ部は、インダクタ層と、前記インダクタ層に形成されたインダクタ導体部とを有し、
前記インダクタ層は、Ni−Zn系フェライト、Ni−Zn−Mg系フェライト、及びZn系フェライトの何れかによって形成されると共にCu成分を含有していないことを特徴とする請求項1又は2に記載の積層型フィルタ。
The inductor portion has an inductor layer and an inductor conductor portion formed in the inductor layer,
3. The inductor layer according to claim 1, wherein the inductor layer is formed of any one of Ni—Zn ferrite, Ni—Zn—Mg ferrite, and Zn ferrite and does not contain a Cu component. Multilayer filter.
前記インダクタ部は、焼結体と前記焼結体の内部に配された複数のコイル導体とを有するコモンモードチョークコイルであることを特徴とする請求項1又は2に記載の積層型フィルタ。   The multilayer filter according to claim 1 or 2, wherein the inductor section is a common mode choke coil having a sintered body and a plurality of coil conductors arranged inside the sintered body. 各前記コイル導体は、第1の方向に並んだ複数の導体パターンからなっており、
前記第1の焼結体は、前記第1の方向において前記導体パターンで挟まれた第1の層と、前記第1の方向において複数の前記コイル導体を挟む第2の層とを有し、
前記第1の層は非磁性体からなり、前記第2の層は磁性体からなることを特徴とする請求項4に記載の積層型複合電子部品。
Each of the coil conductors is composed of a plurality of conductor patterns arranged in the first direction,
The first sintered body has a first layer sandwiched between the conductor patterns in the first direction, and a second layer sandwiching a plurality of the coil conductors in the first direction,
5. The multilayer composite electronic component according to claim 4, wherein the first layer is made of a non-magnetic material, and the second layer is made of a magnetic material.
各前記コイル導体は、第1の方向に並んだ複数の導体パターンからなっており、
前記第1の焼結体は、前記第1の方向において前記導体パターンで挟まれた第1の層と、前記第1の方向において複数の前記コイル導体を挟む第2の層とを有し、
前記第1及び第2の層は磁性体からなることを特徴とする請求項4に記載の積層型複合電子部品。
Each of the coil conductors is composed of a plurality of conductor patterns arranged in the first direction,
The first sintered body has a first layer sandwiched between the conductor patterns in the first direction, and a second layer sandwiching a plurality of the coil conductors in the first direction,
The multilayer composite electronic component according to claim 4, wherein the first and second layers are made of a magnetic material.
各前記コイル導体は、第1の方向に並んだ複数の導体パターンからなっており、
前記第1の焼結体は、前記第1の方向において前記導体パターンで挟まれた第1の層と、前記第1の方向において複数の前記コイル導体を挟む第2の層とを有し、
前記第1及び第2の層は非磁性体からなることを特徴とする請求項4に記載の積層型複合電子部品。
Each of the coil conductors is composed of a plurality of conductor patterns arranged in the first direction,
The first sintered body has a first layer sandwiched between the conductor patterns in the first direction, and a second layer sandwiching a plurality of the coil conductors in the first direction,
The multilayer composite electronic component according to claim 4, wherein the first and second layers are made of a nonmagnetic material.
JP2007223047A 2007-04-19 2007-08-29 Multilayer filter Pending JP2008289111A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007223047A JP2008289111A (en) 2007-04-19 2007-08-29 Multilayer filter
US12/058,133 US7728695B2 (en) 2007-04-19 2008-03-28 Multilayer filter having an inductor portion and a varistor portion stacked with an intermediate portion
KR1020080036138A KR20080094609A (en) 2007-04-19 2008-04-18 Multilayer filter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007110785 2007-04-19
JP2007223047A JP2008289111A (en) 2007-04-19 2007-08-29 Multilayer filter

Publications (1)

Publication Number Publication Date
JP2008289111A true JP2008289111A (en) 2008-11-27

Family

ID=40148376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007223047A Pending JP2008289111A (en) 2007-04-19 2007-08-29 Multilayer filter

Country Status (2)

Country Link
JP (1) JP2008289111A (en)
KR (1) KR20080094609A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073419A (en) * 2013-10-04 2015-04-16 音羽電機工業株式会社 Spd with separator

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468138B1 (en) * 2009-02-25 2014-12-08 주식회사 아모텍 Laminated chip device

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376313A (en) * 1986-09-18 1988-04-06 ティーディーケイ株式会社 Laminated lc filter component
JPH04284611A (en) * 1991-03-13 1992-10-09 Tdk Corp Composite laminated component
JPH05136001A (en) * 1991-11-14 1993-06-01 Murata Mfg Co Ltd Laminated electronic part
JPH06215985A (en) * 1993-10-12 1994-08-05 Tdk Corp Laminated lc filter component
JPH0831693A (en) * 1994-07-20 1996-02-02 Murata Mfg Co Ltd Lc composite part and manufacture of it
JPH0982568A (en) * 1995-09-19 1997-03-28 Murata Mfg Co Ltd Ceramic electronic component
JPH11243034A (en) * 1998-02-25 1999-09-07 Ngk Insulators Ltd Bonding agent for electronic part, electronic part and manufacture thereof
JP2001297946A (en) * 2000-04-12 2001-10-26 Murata Mfg Co Ltd Composite electronic parts and its manufacturing method
JP2002118033A (en) * 2000-10-06 2002-04-19 Murata Mfg Co Ltd Composite electronic component
JP2004311877A (en) * 2003-04-10 2004-11-04 Matsushita Electric Ind Co Ltd Static electricity countermeasure component
JP2005050973A (en) * 2003-07-31 2005-02-24 Mitsubishi Materials Corp Hybrid lc component
JP2005260137A (en) * 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd Antistatic electricity component
JP2006086175A (en) * 2004-09-14 2006-03-30 Mitsubishi Materials Corp Multilayer common-mode choke coil array and its manufacturing method
JP2006114626A (en) * 2004-10-13 2006-04-27 Tdk Corp Inductor component and manufacturing method thereof
JP2006245258A (en) * 2005-03-03 2006-09-14 Tdk Corp Compound laminated electronic component
JP2006351962A (en) * 2005-06-17 2006-12-28 Tdk Corp Common mode filter array
JP2007091539A (en) * 2005-09-29 2007-04-12 Tdk Corp NONMAGNETIC Zn FERRITE AND COMPOUNDED MULTILAYER ELECTRONIC COMPONENT USING IT
JP2007096926A (en) * 2005-09-29 2007-04-12 Tdk Corp Multilayered filter

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376313A (en) * 1986-09-18 1988-04-06 ティーディーケイ株式会社 Laminated lc filter component
JPH04284611A (en) * 1991-03-13 1992-10-09 Tdk Corp Composite laminated component
JPH05136001A (en) * 1991-11-14 1993-06-01 Murata Mfg Co Ltd Laminated electronic part
JPH06215985A (en) * 1993-10-12 1994-08-05 Tdk Corp Laminated lc filter component
JPH0831693A (en) * 1994-07-20 1996-02-02 Murata Mfg Co Ltd Lc composite part and manufacture of it
JPH0982568A (en) * 1995-09-19 1997-03-28 Murata Mfg Co Ltd Ceramic electronic component
JPH11243034A (en) * 1998-02-25 1999-09-07 Ngk Insulators Ltd Bonding agent for electronic part, electronic part and manufacture thereof
JP2001297946A (en) * 2000-04-12 2001-10-26 Murata Mfg Co Ltd Composite electronic parts and its manufacturing method
JP2002118033A (en) * 2000-10-06 2002-04-19 Murata Mfg Co Ltd Composite electronic component
JP2004311877A (en) * 2003-04-10 2004-11-04 Matsushita Electric Ind Co Ltd Static electricity countermeasure component
JP2005050973A (en) * 2003-07-31 2005-02-24 Mitsubishi Materials Corp Hybrid lc component
JP2005260137A (en) * 2004-03-15 2005-09-22 Matsushita Electric Ind Co Ltd Antistatic electricity component
JP2006086175A (en) * 2004-09-14 2006-03-30 Mitsubishi Materials Corp Multilayer common-mode choke coil array and its manufacturing method
JP2006114626A (en) * 2004-10-13 2006-04-27 Tdk Corp Inductor component and manufacturing method thereof
JP2006245258A (en) * 2005-03-03 2006-09-14 Tdk Corp Compound laminated electronic component
JP2006351962A (en) * 2005-06-17 2006-12-28 Tdk Corp Common mode filter array
JP2007091539A (en) * 2005-09-29 2007-04-12 Tdk Corp NONMAGNETIC Zn FERRITE AND COMPOUNDED MULTILAYER ELECTRONIC COMPONENT USING IT
JP2007096926A (en) * 2005-09-29 2007-04-12 Tdk Corp Multilayered filter
JP2007091538A (en) * 2005-09-29 2007-04-12 Tdk Corp NONMAGNETIC Zn FERRITE AND COMPOUNDED MULTILAYER ELECTRONIC COMPONENT USING IT

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073419A (en) * 2013-10-04 2015-04-16 音羽電機工業株式会社 Spd with separator

Also Published As

Publication number Publication date
KR20080094609A (en) 2008-10-23

Similar Documents

Publication Publication Date Title
JP4246716B2 (en) Multilayer filter
KR100988452B1 (en) Multilayer composite electronic component
KR101503967B1 (en) Laminated Inductor and Manufacturing Method Thereof
US8395471B2 (en) Electronic component
JP2007091539A (en) NONMAGNETIC Zn FERRITE AND COMPOUNDED MULTILAYER ELECTRONIC COMPONENT USING IT
US9373435B2 (en) Electronic component and method for manufacturing the same
CN109961935B (en) Laminated coil component
US7728695B2 (en) Multilayer filter having an inductor portion and a varistor portion stacked with an intermediate portion
US8981890B2 (en) Non-magnetic composition for multilayer electronic component, multilayer electronic component manufactured by using the same and manufacturing method thereof
KR101339553B1 (en) Non magnetic material for ceramic electronic parts, ceramic electronic part manufactured by using the same and a process thereof
JP2020194807A (en) Laminated coil component
JP4780232B2 (en) Multilayer electronic components
JP2020194808A (en) Laminated coil component
JP2008289111A (en) Multilayer filter
JP2020194804A (en) Laminated coil component
JP4400430B2 (en) Multilayer inductor
JP2006216636A (en) Composite laminated electronic component
JP2006245258A (en) Compound laminated electronic component
JP7184030B2 (en) Laminated coil parts
JP4216856B2 (en) Multilayer electronic components
US7719387B2 (en) Multilayer filter composed of varistor section and inductor section
JP2904664B2 (en) Multilayer LC filter parts
JPH05205944A (en) Laminated inductor and laminated ceramic component
JP2020194805A (en) Laminated coil component
JP2007234755A (en) Lc composite filter component and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720