JP2008282853A - Semiconductor device and its manufacturing process - Google Patents

Semiconductor device and its manufacturing process Download PDF

Info

Publication number
JP2008282853A
JP2008282853A JP2007123298A JP2007123298A JP2008282853A JP 2008282853 A JP2008282853 A JP 2008282853A JP 2007123298 A JP2007123298 A JP 2007123298A JP 2007123298 A JP2007123298 A JP 2007123298A JP 2008282853 A JP2008282853 A JP 2008282853A
Authority
JP
Japan
Prior art keywords
solder
semiconductor device
semiconductor chip
resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007123298A
Other languages
Japanese (ja)
Inventor
Junji Tanaka
淳二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2007123298A priority Critical patent/JP2008282853A/en
Publication of JP2008282853A publication Critical patent/JP2008282853A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which decreases the number of members used for packaging a semiconductor chip, and to provide its manufacturing process. <P>SOLUTION: The semiconductor device comprises a semiconductor chip 10, a resin 20 for sealing the semiconductor chip 10 having a recess 22 in the lower surface, a solder ball 30 provided in the recess 22, and a wire 40 for connecting the semiconductor chip 10 and the solder ball 30. Since the number of members used for packaging the semiconductor chip can be decreased, manufacturing cost of the semiconductor device is reduced sharply and a low profile semiconductor device can be obtained. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、例えばBGA(Ball Grid Array)あるいはLGA(Land Grid Array)のような表面実装型の半導体装置及びその製造方法に関する。   The present invention relates to a surface-mount type semiconductor device such as BGA (Ball Grid Array) or LGA (Land Grid Array) and a method for manufacturing the same.

集積回路の高密度化のための、半導体チップのパッケージング技術としてBGAやLGAなどの表面実装技術が知られている。   Surface packaging technologies such as BGA and LGA are known as semiconductor chip packaging technologies for increasing the density of integrated circuits.

図1は従来例に係る半導体装置の断面図である。中継基板90の上に半導体チップ10が、接着剤(不図示)を用いてフェースアップ状態で搭載されている。中継基板90の上面には電極92が設けられ、半導体チップ10上の電極(不図示)とワイヤ40によって電気的に接続されている。半導体チップ10及びワイヤ40は樹脂20により封止されている。中継基板90の下面には、半導体装置の外部と電気的に接続するための電極94が設けられている。電極92と電極94とは接続部96により電気的に接続されている。電極94の下面には半田ボール30が形成されている。 FIG. 1 is a cross-sectional view of a conventional semiconductor device. The semiconductor chip 10 is mounted on the relay substrate 90 in a face-up state using an adhesive (not shown). An electrode 92 is provided on the upper surface of the relay substrate 90 and is electrically connected to an electrode (not shown) on the semiconductor chip 10 by a wire 40. The semiconductor chip 10 and the wire 40 are sealed with the resin 20. An electrode 94 for electrically connecting to the outside of the semiconductor device is provided on the lower surface of the relay substrate 90. The electrode 92 and the electrode 94 are electrically connected by a connection portion 96. A solder ball 30 is formed on the lower surface of the electrode 94.

特許文献1及び特許文献2には、加熱により溶融した半田の表面張力を利用して、複数の半田ボールを一括して形成する技術が示されている。
特開2004−214474号公報 特開2001−203230号公報
Patent Document 1 and Patent Document 2 disclose a technique for forming a plurality of solder balls in a batch using the surface tension of solder melted by heating.
JP 2004-214474 A JP 2001-203230 A

半導体チップのパッケージング技術においては、低コスト化及び低背化が常に課題であった。一方で従来例に示されるように、多くの半導体装置においては、半導体チップをはじめとする部品を固定するための部材として中継基板を用いている。中継基板は半導体チップのパッケージングに使用される部材のうち最も高価であるとともに、所定の厚みを有するものであるため、半導体装置の低コスト化及び低背化には限界があった。   In semiconductor chip packaging technology, cost reduction and profile reduction have always been issues. On the other hand, as shown in the conventional example, in many semiconductor devices, a relay substrate is used as a member for fixing components such as a semiconductor chip. Since the relay substrate is the most expensive member used for packaging semiconductor chips and has a predetermined thickness, there is a limit to reducing the cost and height of the semiconductor device.

本発明は上記課題に鑑みなされたものであり、半導体チップのパッケージングに用いる部材の数を削減した半導体装置及びその製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device in which the number of members used for packaging a semiconductor chip is reduced and a method for manufacturing the semiconductor device.

本発明は、半導体チップと、下面に凹部を有し、前記半導体チップを封止する樹脂と、前記凹部に設けられた半田と、前記半導体チップ及び前記半田を接続するワイヤと、からなることを特徴とする半導体装置である。本発明によれば、半導体チップのパッケージングに用いる部材の数を削減することができるため、半導体装置の製造コストを大幅に削減することができる。また、半導体装置の低背化を図ることができる。   The present invention comprises a semiconductor chip, a resin having a recess on a lower surface, sealing the semiconductor chip, solder provided in the recess, and a wire connecting the semiconductor chip and the solder. A semiconductor device is characterized. According to the present invention, since the number of members used for packaging of a semiconductor chip can be reduced, the manufacturing cost of the semiconductor device can be greatly reduced. In addition, the height of the semiconductor device can be reduced.

上記構成において、前記凹部の体積は、前記半田の体積と等しい構成とすることができる。   The said structure WHEREIN: The volume of the said recessed part can be set as the structure equal to the volume of the said solder.

上記構成において、前記半導体チップの下面は、前記樹脂の下面から露出している構成とすることができる。   The said structure WHEREIN: The lower surface of the said semiconductor chip can be set as the structure exposed from the lower surface of the said resin.

上記構成において、前記半田の上面は、金属層で覆われている構成とすることができる。この構成によれば、半田と樹脂との接着性を向上させるとともに、金属層の形状に合わせて半田を形成することができる。   The said structure WHEREIN: The upper surface of the said solder can be set as the structure covered with the metal layer. According to this configuration, it is possible to improve the adhesion between the solder and the resin and to form the solder in accordance with the shape of the metal layer.

上記構成において、前記半田は、半田ボールである構成とすることができる。   In the above configuration, the solder may be a solder ball.

上記構成において、前記半田は、半田パッドである構成とすることができる。   In the above configuration, the solder may be a solder pad.

上記構成において、前記凹部は、前記樹脂の側面と離間している構成とすることができる。この構成によれば、半田へのダメージを抑制することができる。   The said structure WHEREIN: The said recessed part can be set as the structure spaced apart from the side surface of the said resin. According to this configuration, damage to the solder can be suppressed.

上記構成において、前記凹部は、前記樹脂の側面と接している構成とすることができる。   The said structure WHEREIN: The said recessed part can be set as the structure which is in contact with the side surface of the said resin.

上記構成において、前記半田は、前記半導体チップの少なくとも1つの片に沿って配列して設けられている構成とすることができる。   The said structure WHEREIN: The said solder can be set as the structure arrange | positioned along the at least 1 piece of the said semiconductor chip.

上記構成において、前記半田は、格子状に配列して設けられている構成とすることができる。この構成によれば、より多くの半田を設けることができる。   In the above configuration, the solder may be arranged in a grid pattern. According to this configuration, more solder can be provided.

本発明は、支持部上に半導体チップを搭載する工程と、前記支持部上に半田片を搭載する工程と、前記支持部上において、前記半導体チップ及び前記半田片をワイヤにより接続する工程と、前記支持部上において、前記半導体チップ、前記半田片、及び前記ワイヤを樹脂により封止する工程と、前記支持部を取り除く工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、半導体チップのパッケージングに用いる部材の数を削減することができるため、半導体装置の製造コストを大幅に削減することができる。また、半導体装置の低背化を図ることができる。   The present invention includes a step of mounting a semiconductor chip on a support portion, a step of mounting a solder piece on the support portion, a step of connecting the semiconductor chip and the solder piece on the support portion with a wire, A method of manufacturing a semiconductor device, comprising: a step of sealing the semiconductor chip, the solder piece, and the wire with a resin on the support portion; and a step of removing the support portion. According to the present invention, since the number of members used for packaging of a semiconductor chip can be reduced, the manufacturing cost of the semiconductor device can be greatly reduced. In addition, the height of the semiconductor device can be reduced.

上記構成において、前記支持部を取り除いた後、前記半田片から半田ボールを形成する工程を有する構成とすることができる。この構成によれば、外部接続部を半田ボールとすることができる。   The said structure WHEREIN: After removing the said support part, it can be set as the structure which has the process of forming a solder ball from the said solder piece. According to this configuration, the external connection portion can be a solder ball.

上記構成において、前記樹脂を切断する工程を有する構成とすることができる。   The said structure WHEREIN: It can be set as the structure which has the process of cut | disconnecting the said resin.

上記構成において、前記支持部上に前記半田片を搭載する工程は、上面が金属層で覆われた半田片を搭載する工程である構成することができる。この構成によれば、半田と樹脂との接着性を向上させるとともに、金属層の形状に合わせて半田を形成することができる。   The said structure WHEREIN: The process of mounting the said solder piece on the said support part can be comprised in the process of mounting the solder piece by which the upper surface was covered with the metal layer. According to this configuration, it is possible to improve the adhesion between the solder and the resin and to form the solder in accordance with the shape of the metal layer.

上記構成において、前記半田片は、上から見た場合に円形である構成とすることができる。   The said structure WHEREIN: The said solder piece can be set as the structure which is circular when it sees from the top.

本発明によれば、半導体チップのパッケージングに用いる部材の数を削減することができるため、半導体装置の製造コストを大幅に削減することができる。また、半導体装置の低背化を図ることができる。   According to the present invention, since the number of members used for packaging of a semiconductor chip can be reduced, the manufacturing cost of the semiconductor device can be greatly reduced. In addition, the height of the semiconductor device can be reduced.

以下、図面を用い本発明に係る実施例について説明する。   Embodiments according to the present invention will be described below with reference to the drawings.

図2(a)から図2(c)は実施例1に係る半導体装置の製造方法を示す図である。半導体チップのパッケージング工程においては、複数の半導体チップが平面状に配列された状態で一括して処理が行われるが、ここでは1つの半導体チップについての図を示した。図2(a)は樹脂部を透視した上面図であり、図2(b)及び(c)は図2(a)のA−A1線に沿った断面図である。図2(a)及び図2(b)を参照に、シリコンからなる半導体チップ10を、接着剤(不図示)を用いてポリミイド樹脂からなる支持部50上に搭載する。次に、錫と銀からなる正方形板状の半田片32を、半導体チップ10の相対向する2辺に沿って、接着剤(不図示)を用いて支持部50上に搭載する。半導体チップ10及び半田片32の支持部50への搭載は、ダイボンダーにより行う。次に支持部50上において、半導体チップ10と半田片32とを金からなるワイヤ40により電気的に接続する。次に支持部50上において、半導体チップ10、半田片32、及びワイヤ40をエポキシ系樹脂からなる樹脂20により封止する。樹脂封止は、金型を用いたトランスファーモールド法により行う。樹脂封止が完了後、支持部50を取り除く。   FIG. 2A to FIG. 2C are diagrams illustrating a method for manufacturing a semiconductor device according to the first embodiment. In the semiconductor chip packaging process, a plurality of semiconductor chips are collectively processed in a state of being arranged in a planar shape. Here, a diagram of one semiconductor chip is shown. 2A is a top view of the resin portion seen through, and FIGS. 2B and 2C are cross-sectional views taken along the line AA1 of FIG. 2A. 2A and 2B, a semiconductor chip 10 made of silicon is mounted on a support portion 50 made of polyimide resin using an adhesive (not shown). Next, a square plate-like solder piece 32 made of tin and silver is mounted on the support portion 50 by using an adhesive (not shown) along two opposite sides of the semiconductor chip 10. The semiconductor chip 10 and the solder piece 32 are mounted on the support unit 50 by a die bonder. Next, on the support portion 50, the semiconductor chip 10 and the solder piece 32 are electrically connected by a wire 40 made of gold. Next, on the support portion 50, the semiconductor chip 10, the solder piece 32, and the wire 40 are sealed with a resin 20 made of an epoxy resin. Resin sealing is performed by a transfer mold method using a mold. After the resin sealing is completed, the support part 50 is removed.

図2(c)を参照に、支持部50を取り除いた後、半田片32に対し熱処理を行う。半田片32は加熱溶融に伴う表面張力によって丸まり、半田ボール30が形成される。もともと半田片32が存在していた領域は、凹部22となる。半田ボール30の側面は、樹脂20から離間した状態となる。その後、所定の位置において樹脂20をダイシング法により切断する。以上の工程により、実施例1に係る半導体装置が完成する。   Referring to FIG. 2C, after removing the support portion 50, the solder pieces 32 are heat treated. The solder pieces 32 are rounded by the surface tension accompanying heat melting, and the solder balls 30 are formed. The region where the solder pieces 32 originally existed is the recess 22. The side surfaces of the solder balls 30 are separated from the resin 20. Thereafter, the resin 20 is cut by a dicing method at a predetermined position. The semiconductor device according to Example 1 is completed through the above steps.

図3は実施例1に係る半導体装置の断面図である。半導体チップ10は、その下面が樹脂20の下面から外部に露出した状態で樹脂20によって封止されている。樹脂20の下面には凹部22が形成されており、凹部22には半導体装置の外部と電気的に接続するための半田ボール30が形成されている。凹部22は、もともと半田片32が存在していた領域が、半田片32が溶融することにより樹脂20の下面の凹みとなって形成されたものである。よって凹部22の体積は半田片32または半田ボール30とほぼ等しい。また、凹部22は樹脂20の側面と接している。半田ボール30は、半田片32が加熱溶融されることにより表面張力によって丸まったもので、概半球状の形状をしている。半導体チップ10と半田ボール30とは、ワイヤ40により電気的に接続されている。   FIG. 3 is a cross-sectional view of the semiconductor device according to the first embodiment. The semiconductor chip 10 is sealed with the resin 20 with its lower surface exposed to the outside from the lower surface of the resin 20. A recess 22 is formed in the lower surface of the resin 20, and a solder ball 30 is formed in the recess 22 for electrical connection to the outside of the semiconductor device. The concave portion 22 is formed by forming a region where the solder piece 32 originally exists as a depression on the lower surface of the resin 20 by melting the solder piece 32. Therefore, the volume of the recess 22 is substantially equal to the solder piece 32 or the solder ball 30. The recess 22 is in contact with the side surface of the resin 20. The solder ball 30 is rounded by surface tension when the solder piece 32 is heated and melted, and has a substantially hemispherical shape. The semiconductor chip 10 and the solder ball 30 are electrically connected by a wire 40.

実施例1に係る半導体装置は、従来例(図1)と比較した場合に、半導体パッケージングに使用される部材のうち最も高価な部材である中継基板90を使用せずに構成されている。これにより、半導体装置の材料コストを大幅に削減することができる。また、中継基板90の厚みの分だけ半導体装置を低背化することができる。また、半田ボール30は樹脂20の凹部22に形成されているため、さらに半導体装置を低背化することができる。例えば、半導体チップ10の高さを100μm、クリアランス(半導体チップ10の上部に存在する樹脂20の厚み)を150μmとした場合に、半導体装置全体の高さを約250μmとすることができる。また、半田ボール30を用いることで、半導体装置をBGA型の構成とすることができる。   The semiconductor device according to the first embodiment is configured without using the relay substrate 90 which is the most expensive member among the members used for semiconductor packaging when compared with the conventional example (FIG. 1). Thereby, the material cost of the semiconductor device can be significantly reduced. Further, the height of the semiconductor device can be reduced by the thickness of the relay substrate 90. Further, since the solder ball 30 is formed in the recess 22 of the resin 20, the semiconductor device can be further reduced in height. For example, when the height of the semiconductor chip 10 is 100 μm and the clearance (the thickness of the resin 20 existing above the semiconductor chip 10) is 150 μm, the height of the entire semiconductor device can be about 250 μm. Further, by using the solder ball 30, the semiconductor device can be configured as a BGA type.

実施例1に係る半導体装置の製造方法によれば、支持部50上に複数の半導体チップ10及び半田片32を共にダイボンダーで搭載し、熱処理により半田ボール30を一括して形成する。このため、個別に半田ボールを形成する場合に比べて製造工程の数を減らすことができると共に、製造に使用する装置の数を減らすことができる。また、複数の半導体チップを一括して樹脂封止するため、個別に樹脂封止を行う場合に比べて、樹脂封止に使用する金型の開発が容易である。以上のように、半導体装置の製造工程を単純化し、組み立てコストを削減することができる。   According to the method for manufacturing a semiconductor device according to the first embodiment, the plurality of semiconductor chips 10 and the solder pieces 32 are both mounted on the support portion 50 with a die bonder, and the solder balls 30 are collectively formed by heat treatment. For this reason, the number of manufacturing steps can be reduced and the number of devices used for manufacturing can be reduced as compared with the case of individually forming solder balls. In addition, since a plurality of semiconductor chips are collectively encapsulated with resin, it is easier to develop a mold used for encapsulating resin than when individually encapsulating resin. As described above, the manufacturing process of the semiconductor device can be simplified and the assembly cost can be reduced.

図2(a)及び図2(b)に示されるように、実施例1では正方形板状の半田片32を用いたが、図4のように円形板状の半田片32aを用いてもよい。半田ボール30は概球形であるため、円形の半田片32aから形成する方が容易である。   As shown in FIGS. 2A and 2B, the square plate-like solder piece 32 is used in the first embodiment, but a circular plate-like solder piece 32a may be used as shown in FIG. . Since the solder ball 30 has a substantially spherical shape, it is easier to form the solder ball 30 from a circular solder piece 32a.

図2(a)に示されるように、実施例1では半田片32を、半導体チップ10の相対向する2辺に沿って支持部50上に搭載したが、半田片32は半導体チップ10の少なくとも1つの辺に沿って支持部50上に搭載されていればよい。例えば、図5(a)のように半田片32を半導体チップ10の4辺に沿って搭載してもよい。また、半田片32を支持部50上に2以上の列になるように搭載してもよい。例えば、図5(b)のように半田片32を支持部50上に格子状に搭載してもよい。これらの構成とすることで、より多くの半田ボールを設けることができる。なお、図5(b)においては、ワイヤ40の一部を省略している。   As shown in FIG. 2A, in the first embodiment, the solder pieces 32 are mounted on the support portion 50 along two opposite sides of the semiconductor chip 10, but the solder pieces 32 are at least of the semiconductor chip 10. What is necessary is just to be mounted on the support part 50 along one edge | side. For example, the solder pieces 32 may be mounted along the four sides of the semiconductor chip 10 as shown in FIG. Alternatively, the solder pieces 32 may be mounted on the support portion 50 in two or more rows. For example, the solder pieces 32 may be mounted on the support portion 50 in a grid pattern as shown in FIG. With these configurations, more solder balls can be provided. In FIG. 5B, a part of the wire 40 is omitted.

図2(c)に示されるように、実施例1では凹部22が樹脂20の側面と接する位置で切断を行ったが、図6のように凹部22が樹脂20の側面と離間する位置で切断を行ってもよい。それにより、半田ボール30が樹脂20によって保護されるため、半田ボール30へのダメージを抑制することができる。また、実施例1では熱処理により半田ボール30を形成した後に切断を行ったが、先に切断を行った後で熱処理を行っても良い。あるいは、樹脂封止の後で支持部50を取り除く前に切断を行っても良い。実施例1の場合は、半田ボール30の形成を一括して行うことができるという利点がある。   As shown in FIG. 2C, in Example 1, cutting was performed at a position where the concave portion 22 was in contact with the side surface of the resin 20, but cutting was performed at a position where the concave portion 22 was separated from the side surface of the resin 20 as shown in FIG. May be performed. Thereby, since the solder ball 30 is protected by the resin 20, damage to the solder ball 30 can be suppressed. In the first embodiment, the solder ball 30 is formed by heat treatment and then cut. However, the heat treatment may be performed after first cutting. Or you may cut | disconnect before removing the support part 50 after resin sealing. In the case of the first embodiment, there is an advantage that the formation of the solder balls 30 can be performed collectively.

実施例1では支持部50にポリミイド樹脂を用いたが、半導体チップ10をはじめとする搭載部品を支持することができ、樹脂封止の際の温度(例えば170℃)に耐えられるものであれば他の部材を用いてもよい。また、支持部50は樹脂封止の後に取り除かれるため、剥がれやすいものが好ましい。例えば、支持部50に樹脂親和性が低い材質のものを用いるか、支持部50の上面を樹脂親和性が低い材質で覆うことが考えられる。また板状よりもテープ状のものを用いることが考えられる。また支持部50は、あらかじめ片面に接着剤が塗られたもの(例えばダイシングテープ)であることが好ましい。それにより、ダイアタッチ材が不要となるため、製造コストをさらに削減することができる。   In the first embodiment, the polyimide resin is used for the support portion 50. However, as long as it can support mounting components such as the semiconductor chip 10 and can withstand the temperature (for example, 170 ° C.) at the time of resin sealing. Other members may be used. Moreover, since the support part 50 is removed after resin sealing, what is easy to peel off is preferable. For example, it is conceivable to use a material with low resin affinity for the support part 50 or to cover the upper surface of the support part 50 with a material with low resin affinity. It is also conceivable to use a tape-like one rather than a plate-like one. Moreover, it is preferable that the support part 50 is a thing (for example, dicing tape) by which the adhesive agent was beforehand coated on one side. Thereby, since a die attach material becomes unnecessary, manufacturing cost can be further reduced.

実施例1では錫と銀からなる半田ボール30及び半田片32を用いたが、所定の温度(半導体チップ10をはじめとする搭載部品にダメージを与えない温度。例えば235℃以下)で溶融し、金属同士を接合することのできる合金であれば他の部材を用いてもよい。例えば実施例1に示した例の他に、錫と銀と銅、錫と鉛、錫と亜鉛などを用いることができる。   In Example 1, the solder balls 30 and the solder pieces 32 made of tin and silver were used, but melted at a predetermined temperature (a temperature that does not damage the mounted components including the semiconductor chip 10; for example, 235 ° C. or less). Other members may be used as long as they are alloys capable of joining metals together. For example, in addition to the example shown in Embodiment 1, tin, silver and copper, tin and lead, tin and zinc, and the like can be used.

実施例2は半田ボールの上面にめっきを施した例である。図7は実施例2に係る半導体装置の断面図である。半田ボール30の上面は、ニッケルからなる金属層60で覆われており、樹脂20の凹部22と接着している。半導体チップ10と金属層60とは、ワイヤ40により電気的に接続されている。その他の構成は実施例1と同じである。   Example 2 is an example in which the upper surface of a solder ball is plated. FIG. 7 is a cross-sectional view of the semiconductor device according to the second embodiment. The upper surface of the solder ball 30 is covered with a metal layer 60 made of nickel and bonded to the recess 22 of the resin 20. The semiconductor chip 10 and the metal layer 60 are electrically connected by a wire 40. Other configurations are the same as those of the first embodiment.

実施例2に係る半導体装置の製造工程においては、図2(a)において上面が金属層60で覆われた半田片32を用いる。その他の製造工程は実施例1と同じである。   In the manufacturing process of the semiconductor device according to the second embodiment, the solder piece 32 whose upper surface is covered with the metal layer 60 in FIG. Other manufacturing steps are the same as those in the first embodiment.

実施例2の構成によれば、半田ボール30の上面が金属層60で覆われている。半田ボール30は金属層60に対する親和性が高く、図7に示されるように金属層60の表面全体を覆う。これにより、半田ボール30を樹脂20から外れにくくすることができる。また、金属層60の形状に合わせて半田ボール30を形成することができる。さらに、半田ボール30とワイヤ40との電気的な接続性を向上させることができる。 According to the configuration of the second embodiment, the upper surface of the solder ball 30 is covered with the metal layer 60. The solder ball 30 has a high affinity for the metal layer 60 and covers the entire surface of the metal layer 60 as shown in FIG. Thereby, it is possible to make it difficult for the solder ball 30 to come off the resin 20. Also, the solder ball 30 can be formed in accordance with the shape of the metal layer 60. Furthermore, the electrical connectivity between the solder ball 30 and the wire 40 can be improved.

金属層60は樹脂親和性が高く、かつワイヤ40との接続性が高いものであれば、他の材質であってもよい。例えば金、銀、及びパラジウムなどが考えられる。また、あらかじめ上面が金属層60で覆われた半田片32を購入して使用してもよいが、半田片32を支持部50上に搭載する前の工程において、半田片32の上面に金属層60を形成してもよい。   The metal layer 60 may be made of other materials as long as it has high resin affinity and high connectivity with the wire 40. For example, gold, silver, palladium and the like can be considered. In addition, the solder piece 32 whose upper surface is previously covered with the metal layer 60 may be purchased and used. However, in the step before the solder piece 32 is mounted on the support portion 50, the metal layer is formed on the upper surface of the solder piece 32. 60 may be formed.

実施例3は、半田ボールの代わりに半田パッドを使用した例である。図8は実施例3に係る半導体装置の断面図である。樹脂20の凹部22には半田パッド34が設けられている。半田パッド34の上面は金属層60で覆われており、半導体チップ10と金属層60とは、ワイヤ40により電気的に接続されている。その他の構成は実施例1と同じである。   Example 3 is an example in which solder pads are used instead of solder balls. FIG. 8 is a cross-sectional view of the semiconductor device according to the third embodiment. A solder pad 34 is provided in the recess 22 of the resin 20. The upper surface of the solder pad 34 is covered with a metal layer 60, and the semiconductor chip 10 and the metal layer 60 are electrically connected by a wire 40. Other configurations are the same as those of the first embodiment.

実施例3に係る半導体装置の製造工程においては、図2(a)において半田パッド34である半田片32を用いており、半田ボールを形成する必要がないため、図2(c)において支持部50を取り除いた後に熱処理を行わない。その他の製造工程は実施例1と同じである。   In the manufacturing process of the semiconductor device according to the third embodiment, since the solder piece 32 which is the solder pad 34 in FIG. 2A is used and it is not necessary to form a solder ball, the support portion in FIG. No heat treatment is performed after 50 is removed. Other manufacturing steps are the same as those in the first embodiment.

実施例3の構成によれば、半田ボール30の代わりに半田パッド34を用いているため、半導体装置をLGA型の構成とすることが可能である。   According to the configuration of the third embodiment, since the solder pads 34 are used instead of the solder balls 30, the semiconductor device can be configured as an LGA type.

以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to the specific embodiments, and various modifications can be made within the scope of the gist of the present invention described in the claims.・ Change is possible.

図1は従来例に係る半導体装置の断面図である。FIG. 1 is a cross-sectional view of a conventional semiconductor device. 図2(a)は実施例1に係る半導体装置の製造方法を示す上面図であり、図2(b)及び図2(c)は実施例1に係る半導体装置の製造方法を示す断面図である。FIG. 2A is a top view illustrating the method for manufacturing the semiconductor device according to the first embodiment, and FIGS. 2B and 2C are cross-sectional views illustrating the method for manufacturing the semiconductor device according to the first embodiment. is there. 図3は実施例1に係る半導体装置の断面図である。FIG. 3 is a cross-sectional view of the semiconductor device according to the first embodiment. 図4(a)及び図4(b)は実施例1に係る半導体装置の製造方法を示す上面図である。4A and 4B are top views showing the method for manufacturing the semiconductor device according to the first embodiment. 図5は実施例1に係る半導体装置の製造方法を示す上面図である。FIG. 5 is a top view illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図6は実施例1に係る半導体装置の製造方法を示す断面図である。FIG. 6 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the first embodiment. 図7は実施例2に係る半導体装置の断面図である。FIG. 7 is a cross-sectional view of the semiconductor device according to the second embodiment. 図8は実施例3に係る半導体装置の断面図である。FIG. 8 is a cross-sectional view of the semiconductor device according to the third embodiment.

符号の説明Explanation of symbols

10 半導体チップ
20 樹脂部
30 半田ボール
40 ワイヤ
50 支持部
60 金属層
90 中継基板
DESCRIPTION OF SYMBOLS 10 Semiconductor chip 20 Resin part 30 Solder ball 40 Wire 50 Support part 60 Metal layer 90 Relay substrate

Claims (15)

半導体チップと、
下面に凹部を有し、前記半導体チップを封止する樹脂と、
前記凹部に設けられた半田と、
前記半導体チップ及び前記半田を接続するワイヤと、
からなることを特徴とする半導体装置。
A semiconductor chip;
A resin having a recess on the lower surface and sealing the semiconductor chip;
Solder provided in the recess,
A wire connecting the semiconductor chip and the solder;
A semiconductor device comprising:
前記凹部の体積は、前記半田の体積と等しいことを特徴とする請求項1記載の半導体装置。   The semiconductor device according to claim 1, wherein a volume of the recess is equal to a volume of the solder. 前記半導体チップの下面は、前記樹脂の下面から露出していることを特徴とする請求項1または2記載の半導体装置。   The semiconductor device according to claim 1, wherein a lower surface of the semiconductor chip is exposed from a lower surface of the resin. 前記半田の上面は、金属層で覆われていることを特徴とする請求項1から3いずれか一項記載の半導体装置。   4. The semiconductor device according to claim 1, wherein an upper surface of the solder is covered with a metal layer. 前記半田は、半田ボールであることを特徴とする請求項1から4いずれか一項記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the solder is a solder ball. 前記半田は、半田パッドであることを特徴とする請求項1から4いずれか一項記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the solder is a solder pad. 前記凹部は、前記樹脂の側面と離間していることを特徴とする請求項1から6いずれか一項記載の半導体装置。   The semiconductor device according to claim 1, wherein the concave portion is separated from a side surface of the resin. 前記凹部は、前記樹脂の側面と接していることを特徴とする請求項1から6いずれか一項記載の半導体装置。   The semiconductor device according to claim 1, wherein the concave portion is in contact with a side surface of the resin. 前記半田は、前記半導体チップの少なくとも1つの辺に沿って配列して設けられていることを特徴とする請求項1から8いずれか一項記載の半導体装置。   The semiconductor device according to claim 1, wherein the solder is arranged along at least one side of the semiconductor chip. 前記半田は、格子状に配列して設けられていることを特徴とする請求項1から9いずれか一項記載の半導体装置。   10. The semiconductor device according to claim 1, wherein the solder is provided in a grid pattern. 10. 支持部上に半導体チップを搭載する工程と、
前記支持部上に半田片を搭載する工程と、
前記支持部上において、前記半導体チップ及び前記半田片をワイヤにより接続する工程と、
前記支持部上において、前記半導体チップ、前記半田片、及び前記ワイヤを樹脂により封止する工程と、
前記支持部を取り除く工程と、
を有することを特徴とする半導体装置の製造方法。
Mounting a semiconductor chip on the support;
Mounting a solder piece on the support;
On the support portion, connecting the semiconductor chip and the solder piece with a wire;
On the support portion, sealing the semiconductor chip, the solder piece, and the wire with resin;
Removing the support;
A method for manufacturing a semiconductor device, comprising:
前記支持部を取り除いた後、前記半田片から半田ボールを形成する工程を有することを特徴とする請求項11記載の半導体装置の製造方法。   12. The method of manufacturing a semiconductor device according to claim 11, further comprising a step of forming a solder ball from the solder piece after removing the support portion. 前記樹脂を切断する工程を有することを特徴とする請求項11または12記載の半導体装置の製造方法。   13. The method of manufacturing a semiconductor device according to claim 11, further comprising a step of cutting the resin. 前記支持部上に前記半田片を搭載する工程は、上面が金属層で覆われた半田片を搭載する工程であることを特徴とする請求項11から13いずれか一項記載の半導体装置の製造方法。   14. The method of manufacturing a semiconductor device according to claim 11, wherein the step of mounting the solder piece on the support portion is a step of mounting a solder piece whose upper surface is covered with a metal layer. Method. 前記半田片は、上から見た場合に円形であることを特徴とする請求項10から14いずれか一項記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 10, wherein the solder piece is circular when viewed from above.
JP2007123298A 2007-05-08 2007-05-08 Semiconductor device and its manufacturing process Pending JP2008282853A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007123298A JP2008282853A (en) 2007-05-08 2007-05-08 Semiconductor device and its manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007123298A JP2008282853A (en) 2007-05-08 2007-05-08 Semiconductor device and its manufacturing process

Publications (1)

Publication Number Publication Date
JP2008282853A true JP2008282853A (en) 2008-11-20

Family

ID=40143451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007123298A Pending JP2008282853A (en) 2007-05-08 2007-05-08 Semiconductor device and its manufacturing process

Country Status (1)

Country Link
JP (1) JP2008282853A (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (en) * 1983-05-12 1984-11-27 Sony Corp Manufacture of semiconductor device package
JPH113953A (en) * 1997-06-10 1999-01-06 Fujitsu Ltd Semiconductor device and manufacture thereof
JP2001230270A (en) * 2000-02-14 2001-08-24 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2002026186A (en) * 2000-07-05 2002-01-25 Sanyo Electric Co Ltd Semiconductor device
JP2002103684A (en) * 2000-10-04 2002-04-09 Konica Corp Image forming apparatus
JP2002164471A (en) * 2000-11-15 2002-06-07 United Test Center Inc Thin semiconductor device and method for manufacturing the same
JP2002289739A (en) * 2001-03-23 2002-10-04 Dainippon Printing Co Ltd Resin sealed type semiconductor device, and circuit member for semiconductor device and its manufacturing method
WO2005104211A2 (en) * 2004-03-24 2005-11-03 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
JP2007149981A (en) * 2005-11-28 2007-06-14 Oki Electric Ind Co Ltd Semiconductor device and its manufacturing method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (en) * 1983-05-12 1984-11-27 Sony Corp Manufacture of semiconductor device package
JPH113953A (en) * 1997-06-10 1999-01-06 Fujitsu Ltd Semiconductor device and manufacture thereof
JP2001230270A (en) * 2000-02-14 2001-08-24 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2002026186A (en) * 2000-07-05 2002-01-25 Sanyo Electric Co Ltd Semiconductor device
JP2002103684A (en) * 2000-10-04 2002-04-09 Konica Corp Image forming apparatus
JP2002164471A (en) * 2000-11-15 2002-06-07 United Test Center Inc Thin semiconductor device and method for manufacturing the same
JP2002289739A (en) * 2001-03-23 2002-10-04 Dainippon Printing Co Ltd Resin sealed type semiconductor device, and circuit member for semiconductor device and its manufacturing method
WO2005104211A2 (en) * 2004-03-24 2005-11-03 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
JP2007149981A (en) * 2005-11-28 2007-06-14 Oki Electric Ind Co Ltd Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
US20030214048A1 (en) Semiconductor package and fabricating method thereof
JP2009503865A (en) Packaged integrated circuits with enhanced heat dissipation
US7425503B1 (en) Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices
JP2010525558A5 (en)
JP2014013908A (en) Molded semiconductor package with integrated through hole technology (tht) heat spreader pin and method of manufacturing the same
JP2009094118A (en) Lead frame, electronic component with the same, and manufacturing method thereof
TWI337394B (en) Method of packaging semiconductor die
JP2010147070A (en) Semiconductor device
TW201626527A (en) Flat no-leads package with improved contact leads
WO2012002294A1 (en) Stacked semiconductor device with heat dissipating member
US9142493B2 (en) Semiconductor device
US8722467B2 (en) Method of using bonding ball array as height keeper and paste holder in semiconductor device package
JP4777692B2 (en) Semiconductor device
TW201539674A (en) Quad flat no-lead package and manufacturing method thereof
TW200818423A (en) Thermally enhanced BGA packages and methods
US10930604B2 (en) Ultra-thin multichip power devices
TWI274406B (en) Dual gauge leadframe
JP2008282853A (en) Semiconductor device and its manufacturing process
KR100192758B1 (en) Method of manufacturing semiconductor package and structure of the same
US9252114B2 (en) Semiconductor device grid array package
US9190355B2 (en) Multi-use substrate for integrated circuit
JPS6143438A (en) Semiconductor device
TWI527177B (en) Chip element and chip package
JP2005311099A (en) Semiconductor device and its manufacturing method
KR100737217B1 (en) Substrateless flip chip package and fabricating method thereof

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100406

A621 Written request for application examination

Effective date: 20100507

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD03 Notification of appointment of power of attorney

Effective date: 20100507

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A977 Report on retrieval

Effective date: 20100922

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120808

A602 Written permission of extension of time

Effective date: 20120813

Free format text: JAPANESE INTERMEDIATE CODE: A602

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130531