JP2008282768A - Plasma display panel and manufacturing method therefor - Google Patents

Plasma display panel and manufacturing method therefor Download PDF

Info

Publication number
JP2008282768A
JP2008282768A JP2007128146A JP2007128146A JP2008282768A JP 2008282768 A JP2008282768 A JP 2008282768A JP 2007128146 A JP2007128146 A JP 2007128146A JP 2007128146 A JP2007128146 A JP 2007128146A JP 2008282768 A JP2008282768 A JP 2008282768A
Authority
JP
Japan
Prior art keywords
dielectric layer
discharge
display panel
plasma display
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007128146A
Other languages
Japanese (ja)
Inventor
Akira Tokai
章 渡海
康一 ▲崎▼田
Koichi Sakida
Shinya Fukuda
晋也 福田
Minoru Hasegawa
実 長谷川
Kazuki Takagi
一樹 高木
Toshiaki Onimaru
俊昭 鬼丸
Hajime Inoue
一 井上
Tomoya Misawa
智也 三澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007128146A priority Critical patent/JP2008282768A/en
Publication of JP2008282768A publication Critical patent/JP2008282768A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a PDP capable of shortening discharge delay, without causing the luminance to degrade and polluting protective layers. <P>SOLUTION: The PDP is a plasma display panel, having a pair of display electrodes extending on a substrate of a front face side in a substrate pair pinching a discharge space in the line direction by the line, and a dielectric layer covering it, and furthermore, having an address electrode in a direction of crossing the display electrodes; and the dielectric layer has a material retaining part between the display electrodes between the neighboring display lines, and a priming particle discharge layer is arranged in the material retaining part. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、プラズマディスプレイパネル(以下、「PDP」と呼ぶ。)及びその製造方法に関するものである。   The present invention relates to a plasma display panel (hereinafter referred to as “PDP”) and a method for manufacturing the same.

図14は、従来のPDPの構成を示す斜視図である。PDPは、前面側基板構体1と、背面側基板構体2を貼り合わせた構造をしている。前面側基板構体1は、ガラス基板からなる前面側基板1a上に、透明電極3aと金属電極3bからなる複数の表示電極3が配置され、対をなす2本の表示電極3は、電極間で面放電が生じる間隔を隔てて配列されて表示ラインを構成し、かつ各表示電極ペアの間は、隣接電極間で放電が生じない間隔(非放電領域)が設けられている。そして、これら表示電極3は、誘電体層4で覆われている。誘電体層4の上にさらに2次電子放出係数の高い酸化マグネシウム層からなる保護層5が形成されている。背面側基板構体2には、ガラス基板からなる背面側基板2a上に、表示電極と直交するように複数のアドレス電極6を配置し、かつアドレス電極6間には、発光領域を規定するために隔壁7が設けられ、アドレス電極6上の隔壁7で区分けされた領域には、赤、緑、青の蛍光体層8が形成されている。貼り合わせた前面側基板構体1と背面側基板構体2の内部に形成された気密な放電空間には、Ne−Xeガスからなる放電ガスが封入されている。なお、図示していないが、アドレス電極6は、誘電体層で被覆されており、隔壁7及び蛍光体層8は、この誘電体層上に設けられている。また、アドレス電極6は、前面側基板構体の誘電体層内に表示電極と交差するように配設されることもある。   FIG. 14 is a perspective view showing a configuration of a conventional PDP. The PDP has a structure in which a front substrate assembly 1 and a back substrate assembly 2 are bonded together. The front-side substrate assembly 1 has a plurality of display electrodes 3 made of transparent electrodes 3a and metal electrodes 3b arranged on a front-side substrate 1a made of a glass substrate, and the two display electrodes 3 forming a pair are arranged between the electrodes. The display lines are arranged with an interval at which surface discharge occurs to form a display line, and an interval (non-discharge region) at which no discharge occurs between adjacent electrodes is provided between each display electrode pair. These display electrodes 3 are covered with a dielectric layer 4. A protective layer 5 made of a magnesium oxide layer having a higher secondary electron emission coefficient is formed on the dielectric layer 4. A plurality of address electrodes 6 are arranged on the back side substrate structure 2 on a back side substrate 2a made of a glass substrate so as to be orthogonal to the display electrodes, and a light emitting region is defined between the address electrodes 6 A partition wall 7 is provided, and red, green, and blue phosphor layers 8 are formed in regions separated by the partition wall 7 on the address electrode 6. A discharge gas made of Ne—Xe gas is sealed in an airtight discharge space formed inside the bonded front-side substrate structure 1 and back-side substrate structure 2. Although not shown, the address electrode 6 is covered with a dielectric layer, and the partition wall 7 and the phosphor layer 8 are provided on the dielectric layer. The address electrode 6 may be disposed in the dielectric layer of the front substrate structure so as to intersect the display electrode.

このようなPDPでは、アドレス電極6と、スキャン電極を兼ねる表示電極3の間に電圧を印加することによって、アドレス放電を生じさせ、対をなす2本の表示電極3の間に電圧を印加することによって、リセット放電や表示のためのサステイン放電を生じさせる。   In such a PDP, an address discharge is generated by applying a voltage between the address electrode 6 and the display electrode 3 also serving as a scan electrode, and a voltage is applied between the two display electrodes 3 forming a pair. As a result, a reset discharge and a sustain discharge for display are generated.

PDPは、階調表示や近年のハイビジョン化に伴って、高速の駆動が必要になっている。PDPの表示には、発光セルを選択するアドレス放電による画素選択期間(アドレス期間)があり、高速駆動の為には、電圧を印加してから放電が発生するまでの時間(放電遅れ)のばらつきを改善する必要がある。この改善策として、特許文献1では、パネル内に電子線の照射によって励起されて波長域200〜300nm内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体層を酸化マグネシウム保護層上に形成する方法が提案されている。
特開2006−54158号公報
The PDP is required to be driven at high speed with gradation display and recent high-definition. The PDP display includes a pixel selection period (address period) by address discharge for selecting a light emitting cell. For high-speed driving, variation in time (discharge delay) from when a voltage is applied until discharge is generated. Need to improve. As an improvement measure, in Patent Document 1, a magnesium oxide crystal layer that is excited by electron beam irradiation in a panel and emits cathodoluminescence light having a peak in a wavelength range of 200 to 300 nm is formed on the magnesium oxide protective layer. A method has been proposed.
JP 2006-54158 A

酸化マグネシウム結晶体層は、例えば、分散媒中に分散させた酸化マグネシウム結晶体を酸化マグネシウム保護層上に塗布し、その後分散媒を除去することによって形成することができる。しかし、この場合、用いた分散媒や分散媒中の不純物が保護層の表面を汚染することがある。
また、酸化マグネシウム結晶体層は、蛍光体からの光を完全には透過させないため、酸化マグネシウム結晶体層を形成することによって輝度が低下するという問題がある。
本発明は、このような事情に鑑みてなされたものであり、輝度を低下させたり、保護層を汚染したりすることなく放電遅れを短縮させることができるPDPを提供するものである。
The magnesium oxide crystal layer can be formed, for example, by applying a magnesium oxide crystal dispersed in a dispersion medium on the magnesium oxide protective layer and then removing the dispersion medium. However, in this case, the used dispersion medium and impurities in the dispersion medium may contaminate the surface of the protective layer.
Further, since the magnesium oxide crystal layer does not completely transmit the light from the phosphor, there is a problem that the luminance is lowered by forming the magnesium oxide crystal layer.
The present invention has been made in view of such circumstances, and provides a PDP capable of shortening the discharge delay without lowering the brightness or contaminating the protective layer.

課題を解決するための手段及び発明の効果Means for Solving the Problems and Effects of the Invention

本発明のPDPは、放電空間を挟む基板対における前面側の基板上に表示のライン毎にライン方向に延びる一対の表示電極とそれを覆う誘電体層を有し、さらに表示電極と交差する方向のアドレス電極を有したプラズマディスプレイパネルであって、前記誘電体層は、隣接した前記表示ライン間の前記表示電極の間に材料保持部を有し、前記材料保持部内にプライミング粒子放出層が配置されていることを特徴とする。   The PDP of the present invention has a pair of display electrodes extending in the line direction for each display line and a dielectric layer covering the display electrodes on the front side substrate in the pair of substrates sandwiching the discharge space, and further intersects the display electrodes. The dielectric layer has a material holding portion between the display electrodes between adjacent display lines, and a priming particle emitting layer is disposed in the material holding portion. It is characterized by being.

本発明のPDPでは、表示ライン間の非放電領域(非発光領域)にのみプライミング粒子(以下、「P粒子」と呼ぶ。)放出層を配置しているので、これによって輝度を低下させることなく放電遅れを短縮させることができる。
本発明のPDPは、材料保持部内にP粒子放出層を配置しているので、P粒子放出層を比較的厚くすることができる。これによって、配置するP粒子放出材料(放電開始のためのP粒子を放出する材料を意味する。)の量を多くすることができ、放電遅れをさらに確実に短縮させることができる。
また、本発明のPDPは、P粒子放出材料を含む流動性材料(スラリー,ペースト等の流動性を有する材料を意味する。)を塗布する工程を備える方法によって製造することができるが、この場合、流動性材料が材料保持部の外に広がらないので材料保持部以外の領域の汚染を防ぐことができる。
以下、本発明の種々の実施形態を示す。
In the PDP of the present invention, the priming particle (hereinafter referred to as “P particle”) emission layer is disposed only in the non-discharge region (non-light-emitting region) between the display lines. The discharge delay can be shortened.
In the PDP of the present invention, since the P particle emission layer is disposed in the material holding portion, the P particle emission layer can be made relatively thick. As a result, the amount of the P particle emitting material (meaning a material that emits P particles for starting discharge) to be arranged can be increased, and the discharge delay can be further reliably shortened.
In addition, the PDP of the present invention can be manufactured by a method including a step of applying a flowable material (meaning a material having flowability such as slurry or paste) containing a P particle release material. In addition, since the fluid material does not spread out of the material holding portion, it is possible to prevent contamination of the region other than the material holding portion.
Hereinafter, various embodiments of the present invention will be described.

前記誘電体層の放電空間と接する面は、酸化マグネシウムからなる保護層であって、前記保護層に前記材料保持部を有してなってもよい。この場合、誘電体層が確実に保護される。   The surface in contact with the discharge space of the dielectric layer may be a protective layer made of magnesium oxide, and the protective layer may include the material holding portion. In this case, the dielectric layer is reliably protected.

前記誘電体層は、前記表示電極対で定まる表示ラインを構成する放電領域と、前記表示ライン間の非放電領域の間の位置のそれぞれに凸部を備え、前記材料保持部は、前記非放電領域を挟んで隣接する2つの前記凸部の間に設けられる。この場合、容易に材料保持部を形成することができる。   The dielectric layer includes a convex portion at each position between a discharge region constituting a display line defined by the display electrode pair and a non-discharge region between the display lines, and the material holding unit includes the non-discharge It is provided between the two convex portions adjacent to each other across the region. In this case, the material holding part can be easily formed.

前記プライミング粒子放出層は、酸化マグネシウム結晶体(以下、「MgO結晶体」と呼ぶ。)を含んでもよい。この場合、放電遅れの改善効果が大きい。   The priming particle emitting layer may include a magnesium oxide crystal (hereinafter referred to as “MgO crystal”). In this case, the effect of improving the discharge delay is great.

前記プライミング粒子放出層は、ハロゲン元素が1〜10000ppm添加されたMgO結晶体を含んでもよい。この場合、放電遅れの改善効果が長時間持続する。放電遅れの改善効果が長時間持続する理由は必ずしも明らかではないが、添加したハロゲン元素がMgO結晶体中の酸素と置換され、これが電子トラップとなって、電子放出特性が向上したためであると推測される。また、放電遅れの改善効果が長時間持続するため、比較的少量であっても休止期間が長い場合の放電遅れを効果的に抑制することができ、コスト低減に繋がる。   The priming particle emitting layer may include an MgO crystal to which 1 to 10,000 ppm of a halogen element is added. In this case, the effect of improving the discharge delay lasts for a long time. The reason why the effect of improving the discharge delay lasts for a long time is not clear, but it is assumed that the added halogen element is replaced with oxygen in the MgO crystal, which becomes an electron trap and the electron emission characteristics are improved. Is done. In addition, since the effect of improving the discharge delay lasts for a long time, the discharge delay when the rest period is long can be effectively suppressed even if the amount is relatively small, leading to cost reduction.

本発明は、上記記載のプラズマディスプレイパネルの製造方法であって、基板上に、複数の表示電極対とこれら表示電極対を覆い且つ隣接する表示ライン間の前記表示電極間に材料保持部を有する誘電体層を形成した後に、前記プライミング粒子放出層を形成するためにプライミング粒子放出材料を含む流動性材料を前記材料保持部内に塗布することを特徴とするプラズマディスプレイパネルの製造方法も提供する。この場合、流動性材料が材料保持部の外に広がらないので材料保持部以外の領域の汚染を防ぐことができる。
ここで示した種々の構成は、互いに組み合わせることができる。
The present invention is the above-described method for manufacturing a plasma display panel, comprising a plurality of display electrode pairs and a material holding portion between the display electrodes that cover the display electrode pairs and are adjacent to each other on the substrate. There is also provided a method of manufacturing a plasma display panel, wherein after forming a dielectric layer, a fluid material containing a priming particle emitting material is applied in the material holding part to form the priming particle emitting layer. In this case, since the flowable material does not spread out of the material holding portion, it is possible to prevent contamination of the region other than the material holding portion.
The various configurations shown here can be combined with each other.

以下、本発明の種々の実施形態を図面を用いて説明する。図面や以下の記述中で示す構成は、例示であって、本発明の範囲は、図面や以下の記述中で示すものに限定されない。以下の実施形態では、3電極面放電型PDPを例にとって説明する。   Hereinafter, various embodiments of the present invention will be described with reference to the drawings. The configurations shown in the drawings and the following description are merely examples, and the scope of the present invention is not limited to those shown in the drawings and the following description. In the following embodiment, a three-electrode surface discharge type PDP will be described as an example.

1.PDP用前面側基板構体の構造
図1(a)〜(c)は、本発明の一実施形態のPDP用前面側基板構体の構造を示し、図1(a)は、正面図であり、図1(b)及び(c)は、それぞれ、図1(a)中のI−I及びII−II断面図である。
1. FIG. 1A to FIG. 1C show the structure of a PDP front side substrate structure according to an embodiment of the present invention, and FIG. 1A is a front view. 1 (b) and (c) are cross-sectional views taken along lines II and II-II in FIG. 1 (a), respectively.

図1(a)〜(c)に示すように、本実施形態のPDP用前面側基板構体は、前面側の基板1aと、基板1a上に複数の表示電極対3Pと、前記表示電極対3Pを覆う誘電体層4と、誘電体層4上の保護層5とを備える。誘電体層4は、隣接する2つの表示電極対間3Pの非放電領域11に材料保持部4bを有する。材料保持部4b内には、P粒子放出層15が配置されている。   As shown in FIGS. 1A to 1C, the PDP front substrate structure of the present embodiment includes a front substrate 1a, a plurality of display electrode pairs 3P on the substrate 1a, and the display electrode pairs 3P. And a protective layer 5 on the dielectric layer 4. The dielectric layer 4 has a material holding portion 4b in the non-discharge region 11 between the adjacent two display electrode pairs 3P. A P particle release layer 15 is disposed in the material holding portion 4b.

表示電極対3Pは、面放電のための放電スリット10を隔てて配置された2本の表示電極3、即ちアドレス電極6との間のアドレス放電に用いられるスキャン電極3Yと、スキャン電極3Yとの間のサステイン放電等に用いられるサステイン電極3Xとで構成される。隣接する2つの表示電極対3P間には、隣接電極間で放電が生じないスリット(逆スリットともいう。)が形成されており、この非放電領域11が非発光領域になる。非放電領域11にはブラックストライプ13が配置されている。ブラックストライプ13は、省略することもできる。表示電極3は、透明電極3aと金属電極3bとで構成される。透明電極3aは、放電スリット10に平行に延びる基部と、この基部から放電スリット10に向かって延びるT字状部3cを有する。T字状部3cは、その先端に幅広部を有しており、対向する一対のT字状部3cのそれぞれの幅広部の間が放電スリット10となる。基部を省略してそれぞれのT字状部3cを金属電極3bに接続してもよい。透明電極3a及び金属電極3bの形状は、ここで示したものに限定されず、例えば、ラダー形やストレート形のものであってもよい。   The display electrode pair 3P is composed of a scan electrode 3Y used for address discharge between two display electrodes 3, that is, an address electrode 6 arranged with a discharge slit 10 for surface discharge therebetween, and a scan electrode 3Y. And a sustain electrode 3X used for a sustain discharge or the like. Between the two adjacent display electrode pairs 3P, a slit (also referred to as a reverse slit) in which no discharge occurs between the adjacent electrodes is formed, and this non-discharge region 11 becomes a non-light-emitting region. Black stripes 13 are arranged in the non-discharge region 11. The black stripe 13 can be omitted. The display electrode 3 includes a transparent electrode 3a and a metal electrode 3b. The transparent electrode 3 a has a base portion extending in parallel to the discharge slit 10 and a T-shaped portion 3 c extending from the base portion toward the discharge slit 10. The T-shaped portion 3c has a wide portion at the tip thereof, and a discharge slit 10 is formed between the wide portions of the pair of T-shaped portions 3c facing each other. The base portion may be omitted and each T-shaped portion 3c may be connected to the metal electrode 3b. The shapes of the transparent electrode 3a and the metal electrode 3b are not limited to those shown here, and may be, for example, a ladder type or a straight type.

誘電体層4は、表示電極対3Pの形成領域それぞれと非放電領域11の間の位置のそれぞれに凸部4aを備えている。非放電領域11を挟んで隣接する2つの凸部4aの間が材料保持部4bになっている。材料保持部4bとは、材料保持部4b内のP粒子放出材料が外部に流出することを防ぐ機能を有する部位である。本実施形態では、凸部4aによってP粒子放出材料の流出が防がれている。本実施形態では、材料保持部4b内にP粒子放出層15を配置しているので、P粒子放出層15を比較的厚くすることができる。また、材料保持部4bが非放電領域に設けられているので、P粒子放出層15を配置することによる輝度低下がない。また、表示電極対3Pを挟んで隣接する2つの凸部4aの間では、凸部4aが配置されている部分に比べて誘電体層4の厚さが薄くなっている。このため、アドレス放電等の放電開始電圧が低下する。
また、凸部4aを設ける代わりに、図2に示すように、非放電領域11に凹部を形成し、この凹部を材料保持部4bとしてもよい。この場合、凹部の側壁によってP粒子放出材料の流出が防がれている。凹部では誘電体層4の厚さが薄くなり、表示電極3とアドレス電極との間の放電が起こりやすくなり、アドレス放電開始電圧が低下する。
The dielectric layer 4 includes protrusions 4a at positions between the display electrode pair 3P formation region and the non-discharge region 11, respectively. Between the two convex portions 4a adjacent to each other across the non-discharge region 11, a material holding portion 4b is formed. The material holding part 4b is a part having a function of preventing the P particle releasing material in the material holding part 4b from flowing out. In the present embodiment, the protrusion 4a prevents the P particle release material from flowing out. In this embodiment, since the P particle emission layer 15 is disposed in the material holding portion 4b, the P particle emission layer 15 can be made relatively thick. In addition, since the material holding portion 4b is provided in the non-discharge region, there is no reduction in luminance due to the P particle emission layer 15 being disposed. In addition, the thickness of the dielectric layer 4 is smaller between the two convex portions 4a adjacent to each other with the display electrode pair 3P interposed therebetween, as compared with the portion where the convex portions 4a are disposed. For this reason, the discharge start voltage such as address discharge is lowered.
Further, instead of providing the convex portion 4a, as shown in FIG. 2, a concave portion may be formed in the non-discharge region 11, and this concave portion may be used as the material holding portion 4b. In this case, outflow of the P-particle releasing material is prevented by the side wall of the recess. In the recess, the thickness of the dielectric layer 4 is reduced, and the discharge between the display electrode 3 and the address electrode is likely to occur, and the address discharge start voltage is lowered.

保護層5は、例えば、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム又は酸化バリウム等の金属(より具体的には2価の金属)酸化物からなり、好ましくは、酸化マグネシウムからなる。保護層5は、蒸着法、スパッタ法又は塗布法等で形成される。本実施形態では、誘電体層4上の全面に保護層5を形成し、保護層5を介してP粒子放出層15を材料保持部4bに配置しているが、例えば、図3に示すように、材料保持部4bに対応する部分に開口を有する保護層5を形成し、保護層5を介さずに(つまり、誘電体層4上に直接)P粒子放出層15を材料保持部4bに配置してもよい。   The protective layer 5 is made of a metal (more specifically, divalent metal) oxide such as magnesium oxide, calcium oxide, strontium oxide, or barium oxide, and is preferably made of magnesium oxide. The protective layer 5 is formed by vapor deposition, sputtering, coating, or the like. In this embodiment, the protective layer 5 is formed on the entire surface of the dielectric layer 4, and the P particle emission layer 15 is disposed on the material holding portion 4b via the protective layer 5. For example, as shown in FIG. In addition, a protective layer 5 having an opening at a portion corresponding to the material holding portion 4b is formed, and the P particle emission layer 15 is formed on the material holding portion 4b without passing through the protective layer 5 (that is, directly on the dielectric layer 4). You may arrange.

P粒子放出層15は、P粒子放出材料を含む層である。P粒子放出層15は、P粒子放出材料以外の成分を含んでいてもよく、P粒子放出材料を主成分としてもよく、P粒子放出材料のみからなってもよい。P粒子放出材料とは、過去の放電によって励起され放電開始のためのP粒子(電子などの荷電粒子)を放出する材料であり、その種類は、特に限定されない。P粒子放出材料は、例えば、以下に示す気相法で形成された金属(より具体的には2価の金属)酸化物結晶体(例えば、MgO結晶体、酸化カルシウム結晶体、酸化ストロンチウム結晶体又は酸化バリウム結晶体など)や、このような結晶体にハロゲン元素が添加されたものからなる。上記金属酸化物結晶体は、MgO結晶体に構成が類似しているので同様の効果が得られると考えられる。   The P particle release layer 15 is a layer containing a P particle release material. The P particle emission layer 15 may contain components other than the P particle emission material, may contain the P particle emission material as a main component, and may consist of only the P particle emission material. The P particle emitting material is a material that is excited by a past discharge and emits P particles (charged particles such as electrons) for starting discharge, and the type thereof is not particularly limited. The P particle releasing material is, for example, a metal (more specifically, a divalent metal) oxide crystal (for example, MgO crystal, calcium oxide crystal, strontium oxide crystal) formed by a vapor phase method shown below. Or a crystal obtained by adding a halogen element to such a crystal. Since the metal oxide crystal is similar in structure to the MgO crystal, the same effect is considered to be obtained.

以下、P粒子放出材料が、MgO結晶体にハロゲン元素が添加されたもの(以下、「ハロゲン添加MgO結晶体」と呼ぶ。)からなる場合を例にとって説明を進める。また、以下の説明中のMgO結晶体は、無添加のままでもP粒子放出材料として利用可能である。   In the following, description will be given by taking as an example a case where the P particle emitting material is made of a MgO crystal added with a halogen element (hereinafter referred to as “halogen-added MgO crystal”). In addition, the MgO crystal in the following description can be used as a P particle emitting material even without being added.

ハロゲン添加MgO結晶体に添加されるハロゲン元素の種類は、特に限定されない。ハロゲン元素は、例えば、フッ素、塩素、臭素及びヨウ素のうちの一種又は二種以上からなる。フッ素の場合に放電遅れの改善効果が長時間持続することが確認されているが、電子状態の類似性からフッ素以外のハロゲンを添加した場合にも同様の効果が得られると考えられる。   The kind of halogen element added to the halogen-added MgO crystal is not particularly limited. The halogen element is composed of one or more of fluorine, chlorine, bromine and iodine, for example. Although it has been confirmed that the effect of improving the discharge delay lasts for a long time in the case of fluorine, it is considered that the same effect can be obtained when halogen other than fluorine is added due to the similarity of the electronic state.

ハロゲン元素の添加量は、特に限定されない。ハロゲン元素の添加量は、例えば、1〜10000ppmである。本明細書では、「ppm」は、重量濃度である。
参考実験例では、24〜440ppmの範囲でハロゲン元素の添加量を変化させてもほぼ同様の効果が得られることが確認されていることから、ハロゲン元素の添加量が放電遅れの改善効果に与える影響は大きくないと考えられ、添加量が1〜10000ppm程度の範囲であれば、放電遅れの改善効果が長時間持続すると考えられる。ハロゲン元素の添加量は、例えば、1,5,10,15,20,30,40,50,60,70,80,90,100,120,140,160,180,200,250,300,350,400,450,500,600,700,800,900,1000,1500、2000,3000,4000,5000,6000,7000,8000,9000又は10000ppmである。ハロゲン元素の添加量は、ここで例示した何れか2つの数値の間の範囲内であってもよい。ハロゲン元素の添加量は、燃焼−イオンクロマトグラフ分析によって測定することができる。
The addition amount of the halogen element is not particularly limited. The addition amount of the halogen element is, for example, 1 to 10000 ppm. As used herein, “ppm” is a weight concentration.
In the reference experimental example, it has been confirmed that even if the addition amount of the halogen element is changed in the range of 24 to 440 ppm, the same effect can be obtained. Therefore, the addition amount of the halogen element gives an effect of improving the discharge delay. It is considered that the influence is not great, and if the addition amount is in the range of about 1 to 10,000 ppm, the effect of improving the discharge delay is considered to last for a long time. The added amount of the halogen element is, for example, 1, 5, 10, 15, 20, 30, 40, 50, 60, 70, 80, 90, 100, 120, 140, 160, 180, 200, 250, 300, 350. , 400, 450, 500, 600, 700, 800, 900, 1000, 1500, 2000, 3000, 4000, 5000, 6000, 7000, 8000, 9000 or 10,000 ppm. The addition amount of the halogen element may be within a range between any two numerical values exemplified here. The addition amount of the halogen element can be measured by combustion-ion chromatography analysis.

ハロゲン添加MgO結晶体の製造方法は、特に限定されない。ハロゲン添加MgO結晶体は、一例では、MgO結晶体とハロゲン含有物質を混合して焼成し、解砕することによって製造することができる。MgO結晶体については、後述する。ハロゲン含有物質としては、例えば、マグネシウムのハロゲン化物(フッ化マグネシウム等)やAl,Li,Mn,Zn,Ca,Ceのハロゲン化物が挙げられる。焼成は、1000〜1700℃で行うことが好ましい。焼成の温度は、例えば、1000,1100,1200,1300,1400,1500,1600又は1700℃である。焼成の温度は、ここで例示した何れか2つの数値の間の範囲内であってもよい。焼成物の解砕を行う方法は、特に限定されないが、例えば、焼成物を乳鉢に入れて、それを乳棒ですり潰して粉体状にする方法が挙げられる。   The method for producing the halogen-added MgO crystal is not particularly limited. In one example, the halogen-added MgO crystal can be produced by mixing and firing an MgO crystal and a halogen-containing substance, followed by crushing. The MgO crystal will be described later. Examples of the halogen-containing substance include magnesium halides (magnesium fluoride and the like) and Al, Li, Mn, Zn, Ca, Ce halides. Firing is preferably performed at 1000 to 1700 ° C. The firing temperature is, for example, 1000, 1100, 1200, 1300, 1400, 1500, 1600 or 1700 ° C. The firing temperature may be within a range between any two values exemplified here. The method for crushing the fired product is not particularly limited, and examples thereof include a method of putting the fired product in a mortar and grinding it with a pestle to form a powder.

ハロゲン添加MgO結晶体は、好ましくは、粉体状であり、そのサイズや形状は特に限定されないが、平均粒径が0.05〜20μmであることが好ましい。ハロゲン添加MgO結晶体は、平均粒径が小さすぎると、放電遅れの改善効果が小さく、平均粒径が大きすぎると、P粒子放出層15が均一に形成されにくいからである。   The halogen-added MgO crystal is preferably in the form of powder, and the size and shape are not particularly limited, but the average particle size is preferably 0.05 to 20 μm. This is because the halogen-added MgO crystal has a small effect of improving the discharge delay if the average particle size is too small, and the P particle emitting layer 15 is difficult to be formed uniformly if the average particle size is too large.

ハロゲン添加MgO結晶体の平均粒径は、次の式に従って求めることができる。
式:平均粒径=a/(S×ρ)
(但し、aは、形状係数で6、Sは、窒素吸着法により求まるBET比表面積、ρは、ハロゲン添加MgO結晶体の真密度である。)
ハロゲン添加MgO結晶体の平均粒径は、具体的には、例えば、0.05、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20μmである。ハロゲン添加MgO結晶体の平均粒径の範囲は、上記具体的な平均粒径として例示した数値の何れか2つの間であってもよい。
The average particle diameter of the halogen-added MgO crystal can be determined according to the following formula.
Formula: Average particle size = a / (S × ρ)
(Where a is a shape factor of 6, S is a BET specific surface area determined by a nitrogen adsorption method, and ρ is a true density of the halogen-added MgO crystal.)
Specifically, the average particle diameter of the halogen-added MgO crystal is, for example, 0.05, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20 μm. The range of the average particle diameter of the halogen-added MgO crystal may be between any two of the numerical values exemplified as the specific average particle diameter.

MgO結晶体は、電子線の照射によって波長域200〜300nm内にピークを有するカソードルミネッセンス発光を行うという特性を有している。MgO結晶体は、好ましくは、粉体状であり、そのサイズや形状は特に限定されないが、平均粒径が0.05〜20μmであることが好ましい。MgO結晶体は、平均粒径が小さすぎると、放電遅れの改善効果が小さく、平均粒径が大きすぎると、P粒子放出層15が均一に形成されにくいからである。   The MgO crystal has a characteristic of performing cathodoluminescence emission having a peak in a wavelength range of 200 to 300 nm by irradiation with an electron beam. The MgO crystal is preferably in a powder form, and the size and shape are not particularly limited, but the average particle diameter is preferably 0.05 to 20 μm. This is because, if the average particle size is too small, the effect of improving the discharge delay is small, and if the average particle size is too large, the P particle emission layer 15 is difficult to be formed uniformly.

MgO結晶体の平均粒径は、式1に従って求めることができる。
式1:平均粒径=a/(S×ρ)
(但し、aは、形状係数で6、Sは、窒素吸着法により求まるBET比表面積、ρは、酸化マグネシウムの真密度である。)
MgO結晶体の平均粒径は、具体的には、例えば、0.05、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20μmである。MgO結晶体の平均粒径の範囲は、上記具体的な平均粒径として例示した数値の何れか2つの間であってもよい。
The average particle diameter of the MgO crystal can be determined according to Equation 1.
Formula 1: Average particle diameter = a / (S × ρ)
(Where a is a shape factor of 6, S is a BET specific surface area determined by a nitrogen adsorption method, and ρ is a true density of magnesium oxide.)
Specifically, the average particle diameter of the MgO crystal is, for example, 0.05, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7,. 8, 0.9, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20 μm. The range of the average particle diameter of the MgO crystal may be between any two of the numerical values exemplified as the specific average particle diameter.

MgO結晶体の製造方法は、特に限定されないが、マグネシウム蒸気と酸素とを反応させる気相法で製造することが好ましく、例えば、特開2004−182521号公報に記載された方法や、『材料』昭和62年11月号、第36巻第410号の第1157〜1161頁の『気相法によるマグネシア粉末の合成とその性質』に記載された方法で製造することができる。また、MgO結晶体は、宇部マテリアルズ株式会社から購入してもよい。気相法で製造することが好ましいのは、気相法によりMgO結晶体を製造すると、純度の高い単結晶体が得られるからである。   The production method of the MgO crystal is not particularly limited, but is preferably produced by a gas phase method in which magnesium vapor and oxygen are reacted. For example, the method described in JP-A No. 2004-182521, “Material” It can be produced by the method described in “Synthesis and properties of magnesia powder by vapor phase method” on pages 1157 to 1161 of the November 1987 issue, Vol. 36, No. 410. The MgO crystal may be purchased from Ube Materials Corporation. The production by the vapor phase method is preferable because a single crystal having high purity can be obtained when the MgO crystal is produced by the vapor phase method.

2.PDP用前面側基板構体の製造方法
次に、上記PDP用前面側基板構体の製造方法について説明する。上記PDP用前面側基板構体は、以下の例示する種々の実施の方法で製造することができ、以下に示す方法以外の方法で製造してもよい。
2. Method for Manufacturing PDP Front Side Substrate Assembly Next, a method for manufacturing the PDP front side substrate assembly will be described. The front-side substrate assembly for PDP can be manufactured by various methods illustrated below, and may be manufactured by a method other than the method described below.

2−1.第1実施形態
図4(a)〜(d)を用いて、本発明の第1実施形態のPDP用前面側基板構体の製造方法について説明する。図4(a)〜(d)は、本実施形態のPDP用前面側基板構体の製造工程を示す図1(b)に対応した断面図である。
2-1. 1st Embodiment The manufacturing method of the front side board | substrate structure for PDP of 1st Embodiment of this invention is demonstrated using Fig.4 (a)-(d). FIGS. 4A to 4D are cross-sectional views corresponding to FIG. 1B showing the manufacturing process of the PDP front side substrate structure of the present embodiment.

本実施形態のPDP用前面側基板構体の製造方法は、基板1a上に複数の表示電極対3Pと、表示電極対3Pを覆い且つ隣接する2つの表示電極対3P間の非放電領域11に材料保持部4bを有する誘電体層4を形成し、材料保持部4b内にP粒子放出材料を含む流動性材料17を塗布する工程を備える。
以下、本実施形態のPDP用前面側基板構体の製造方法に関連する工程について詳細に説明する。
The manufacturing method of the PDP front-side substrate structure of this embodiment is made of a plurality of display electrode pairs 3P on the substrate 1a and a material for the non-discharge region 11 that covers the display electrode pairs 3P and is between the two adjacent display electrode pairs 3P. The dielectric layer 4 having the holding portion 4b is formed, and a flowable material 17 containing a P particle emitting material is applied in the material holding portion 4b.
Hereinafter, processes related to the method for manufacturing the front-side substrate structure for PDP according to the present embodiment will be described in detail.

2−1−1.表示電極対及びブラックストライプ形成工程
まず、図4(a)に示すように、基板1a上に複数の表示電極対3P及びブラックストライプ13を形成する。
2-1-1. Display Electrode Pair and Black Stripe Formation Step First, as shown in FIG. 4A, a plurality of display electrode pairs 3P and black stripes 13 are formed on a substrate 1a.

基板1aは、特に限定されず、当該分野で公知の基板をいずれも使用することができる。具体的には、ガラス基板、プラスチック基板等の透明基板が挙げられる。   The substrate 1a is not particularly limited, and any substrate known in the art can be used. Specifically, transparent substrates, such as a glass substrate and a plastic substrate, are mentioned.

表示電極対3Pは、透明電極3aと金属電極3bからなる表示電極3の対である。透明電極3aは、例えば、ITO、SnO2 などの透明電極材料膜を形成し、この透明電極材料膜を図1(a)の符号3aで示す透明電極3aの形状にパターニングすることによって形成することができる。金属電極3bは、例えばAg、Au、Al、Cu、Cr及びそれらの積層体(例えばCr/Cu/Crの積層構造)等からなる金属膜又はその積層膜を形成し、この膜を図1(a)の符号3bで示す金属電極3bの形状にパターニングすることによって形成することができる。 The display electrode pair 3P is a pair of display electrodes 3 composed of a transparent electrode 3a and a metal electrode 3b. Transparent electrodes 3a, for example, ITO, to form a transparent electrode material film such as SnO 2, formed by patterning the transparent electrode material layer in the shape of the transparent electrode 3a indicated by the reference numeral 3a in FIGS. 1 (a) Can do. For the metal electrode 3b, a metal film made of, for example, Ag, Au, Al, Cu, Cr or a laminate thereof (for example, a laminated structure of Cr / Cu / Cr) or the like is formed, and this film is formed as shown in FIG. It can be formed by patterning into the shape of the metal electrode 3b indicated by reference numeral 3b in a).

ブラックストライプ13は、隣接する2つの表示電極対3P間の非放電領域11に酸化コバルト,二酸化マンガンや酸化クロム又はこれらの混合物など黒色又は暗色の遮光性材料を塗布することによって形成することができる。   The black stripe 13 can be formed by applying a black or dark light-shielding material such as cobalt oxide, manganese dioxide, chromium oxide, or a mixture thereof to the non-discharge region 11 between two adjacent display electrode pairs 3P. .

2−1−2.誘電体層形成工程
次に、図4(b)に示すように、表示電極対3P及びブラックストライプ13を覆い且つ隣接する2つの表示電極対3P間の非放電領域11に材料保持部4bを有する誘電体層4を形成する。
誘電体層4は、具体的には、まず、表示電極対3P及びブラックストライプ13を覆うように平坦な誘電体層4cを形成し、この平坦な誘電体層4c上に表示電極対3Pのそれぞれと非放電領域11の間の位置のそれぞれに凸部4aを形成する工程を備える方法によって形成することができる。
2-1-2. Next, as shown in FIG. 4B, the material holding portion 4b is provided in the non-discharge region 11 that covers the display electrode pair 3P and the black stripe 13 and is adjacent to the two display electrode pairs 3P. The dielectric layer 4 is formed.
Specifically, the dielectric layer 4 first forms a flat dielectric layer 4c so as to cover the display electrode pair 3P and the black stripe 13, and each of the display electrode pair 3P is formed on the flat dielectric layer 4c. And the non-discharge region 11 can be formed by a method including a step of forming the convex portion 4a at each position.

平坦な誘電体層4cは、例えば、低融点ガラスフリットにバインダと溶剤を加えた低融点ガラスペーストを、表示電極対3P及びブラックストライプ13形成後の基板上にスクリーン印刷法で塗布し、焼成することによって形成することができる。   For the flat dielectric layer 4c, for example, a low-melting glass paste obtained by adding a binder and a solvent to a low-melting glass frit is applied on the substrate after the display electrode pair 3P and the black stripe 13 are formed by a screen printing method and baked. Can be formed.

凸部4aは、平坦な誘電体層4c上の凸部4aを形成する位置に、低融点ガラスペーストをスクリーン印刷法で塗布し、焼成することによって形成することができる。平坦な誘電体層4cの焼成と凸部4aの焼成は、個別に行っても同時に行ってもよい。平坦な誘電体層4c形成用材料と凸部4a形成用材料は、同じであっても異なっていてもよい。平坦な誘電体層4cは、低融点ガラスフリットにバインダを含有するガラスシート材を用いて形成することもできる。   The convex portion 4a can be formed by applying a low-melting glass paste at a position where the convex portion 4a on the flat dielectric layer 4c is to be formed by a screen printing method and baking it. The flat dielectric layer 4c and the convex portion 4a may be fired individually or simultaneously. The flat dielectric layer 4c forming material and the convex portion 4a forming material may be the same or different. The flat dielectric layer 4c can also be formed using a glass sheet material containing a binder in a low melting glass frit.

凸部4a形成用材料は、焼成時の流動を抑制するために軟化点焼成型のものを用いることが好ましい。軟化点焼成型とは、低融点ガラスフリットの軟化点付近の温度で焼成を行う低融点ガラス材料であることを意味する。また、凸部4a形成用材料には酸化ケイ素や酸化アルミニウムのなどのフィラーを添加してもよい。これによって、焼成時の流動を抑制することができる。   As the material for forming the convex portion 4a, it is preferable to use a softening point firing type material in order to suppress flow during firing. The softening point firing type means a low melting point glass material that is fired at a temperature near the softening point of the low melting point glass frit. Moreover, you may add fillers, such as a silicon oxide and aluminum oxide, to the convex part 4a formation material. Thereby, the flow at the time of baking can be suppressed.

2−1−3.保護層形成工程
次に、誘電体層4上に保護層5を形成する。保護層5は、誘電体層4上の全面に形成してもよく、例えば、図3に示すように、材料保持部4bに対応する位置に開口を有するように形成してもよい。
2-1-3. Next, a protective layer 5 is formed on the dielectric layer 4. The protective layer 5 may be formed on the entire surface of the dielectric layer 4. For example, as shown in FIG. 3, the protective layer 5 may be formed to have an opening at a position corresponding to the material holding portion 4b.

2−1−4.P粒子放出材料塗布工程
次に、材料保持部4b内にP粒子放出材料を含む流動性材料17を塗布する。流動性材料17は、例えば、P粒子放出材料をアルコールなどの分散媒中に分散させることによって作製することができる。本実施形態では、材料保持部4b内に流動性材料17を塗布するので、流動性材料17が材料保持部4b外に広がることが防止され、表示電極対がある発光領域(放電領域)での流動性材料17による保護膜5の汚染を防止できる。なお、流動性材料17は、通常は、重力、表面張力及び毛細管現象等のうちの少なくとも1つの作用によって材料保持部4b内に保持される。
2-1-4. Next, a fluid material 17 containing a P particle releasing material is applied in the material holding portion 4b. The fluid material 17 can be produced, for example, by dispersing the P particle releasing material in a dispersion medium such as alcohol. In this embodiment, since the fluid material 17 is applied in the material holding portion 4b, the fluid material 17 is prevented from spreading outside the material holding portion 4b, and the display electrode pair is located in a light emitting region (discharge region). Contamination of the protective film 5 with the fluid material 17 can be prevented. In addition, the fluid material 17 is normally held in the material holding part 4b by at least one action of gravity, surface tension, capillary action, and the like.

流動性材料17の塗布方法は、特に限定されない。流動性材料17の塗布は、例えば、ディスペンサーやインクジェット装置等の流動性材料吐出器19を用いて行うことができる。また、流動性材料17の塗布は、例えば、図5に示すように材料保持部4bに対応した開口部を有するスクリーンマスク20を配置した状態でスキージ27を用いて流動性材料17を材料保持部4b内に塗布することによって行ってもよい。また、流動性材料17の塗布は、材料保持部4bに対応した開口部を有するマスクを配置した状態で流動性材料17をスプレーすることによって行ってもよい。   The method for applying the flowable material 17 is not particularly limited. Application of the fluid material 17 can be performed using a fluid material ejector 19 such as a dispenser or an ink jet apparatus. Further, the fluid material 17 is applied, for example, by using the squeegee 27 with the screen mask 20 having an opening corresponding to the material holding portion 4b as shown in FIG. You may carry out by apply | coating in 4b. Further, the flowable material 17 may be applied by spraying the flowable material 17 in a state where a mask having an opening corresponding to the material holding portion 4b is disposed.

流動性材料17を塗布した後、減圧、加熱又は自然乾燥などの方法で分散媒を除去することによってP粒子放出層15が形成され、本実施形態のPDP用前面側基板構体の製造が完了する。   After the flowable material 17 is applied, the P particle release layer 15 is formed by removing the dispersion medium by a method such as decompression, heating, or natural drying, and the manufacture of the front-side substrate structure for PDP of this embodiment is completed. .

2−2.第2実施形態
図6(a)〜(c)を用いて、本発明の第2実施形態のPDP用前面側基板構体の製造方法について説明する。図6(a)〜(c)は、図4(b)の工程に対応している。
2-2. Second Embodiment A method for manufacturing a front-side substrate structure for PDP according to a second embodiment of the present invention will be described with reference to FIGS. 6A to 6C correspond to the process of FIG. 4B.

本実施形態の方法は、第1実施形態に類似しているが、凸部4aの形成方法が異なっている。従って、ここでは、凸部4aの形成方法を中心に説明する。   The method of the present embodiment is similar to the first embodiment, but the method of forming the convex portion 4a is different. Therefore, here, the method for forming the convex portion 4a will be mainly described.

まず、図6(a)に示すように、表示電極対3P及びブラックストライプ13を覆うように平坦な誘電体層4cを形成し、この平坦な誘電体層4c上の全面に感光性を有する凸部形成材料を用いて凸部形成材料層21を形成する。感光性を有する凸部形成材料としては、例えば、低融点ガラスフリットに感光性樹脂からなるバインダと溶剤を加えた材料を用いることができる。   First, as shown in FIG. 6A, a flat dielectric layer 4c is formed so as to cover the display electrode pair 3P and the black stripe 13, and the entire surface of the flat dielectric layer 4c has photosensitivity. The convex portion forming material layer 21 is formed using the portion forming material. As the convex forming material having photosensitivity, for example, a material obtained by adding a binder made of a photosensitive resin and a solvent to a low melting point glass frit can be used.

次に、図6(b)に示すように、マスク23を介して凸部形成材料層21に露光光25を照射し、その後、現像することによって図6(c)に示すように、平坦な誘電体層4c上に凸部4aが形成される。   Next, as shown in FIG. 6B, the projection forming material layer 21 is irradiated with the exposure light 25 through the mask 23, and then developed, as shown in FIG. Protrusions 4a are formed on the dielectric layer 4c.

平坦な誘電体層4cは、第1実施形態と同じ方法で形成してもよく、凸部形成材料と同じ材料を用いて形成してもよい。この場合、凸部形成材料層21を形成する前に、誘電体層4cを十分に感光させておくことによって、凸部4aを形成する際の現像に誘電体層4cが耐えるようにすることができる。
平坦な誘電体層4cの焼成と凸部4aの焼成は、個別に行っても同時に行ってもよい。
The flat dielectric layer 4c may be formed by the same method as in the first embodiment, or may be formed by using the same material as the convex forming material. In this case, the dielectric layer 4c is sufficiently exposed to light before forming the convex portion forming material layer 21, so that the dielectric layer 4c can withstand the development when the convex portion 4a is formed. it can.
The flat dielectric layer 4c and the convex portion 4a may be fired individually or simultaneously.

2−3.第3実施形態
次に、本発明の第3実施形態のPDP用前面側基板構体の製造方法について説明する。
本実施形態の方法は、第1実施形態に類似しているが、誘電体層4の形成方法が異なっている。
2-3. Third Embodiment Next, a method for manufacturing a PDP front substrate assembly according to a third embodiment of the present invention will be described.
The method of the present embodiment is similar to the first embodiment, but the method of forming the dielectric layer 4 is different.

本実施形態では、転写法を用いて誘電体層4を形成する。誘電体層4は、具体的には、例えば、誘電体層4の形状に対応した凹凸を有する凹版の凹部に誘電体層形成材料を充填し、表示電極対3P及びブラックストライプ13が形成された基板上に凹部内の誘電体層形成材料を転写し、その後、焼成することによって形成することができる。この場合、隣接する2つの凸部4aの間に材料保持部4bを有する誘電体層4を一度の工程で形成することができる。   In the present embodiment, the dielectric layer 4 is formed using a transfer method. Specifically, for example, the dielectric layer 4 is filled with a dielectric layer forming material in a concave portion of an intaglio having irregularities corresponding to the shape of the dielectric layer 4, and the display electrode pair 3P and the black stripe 13 are formed. It can be formed by transferring the dielectric layer forming material in the recesses onto the substrate and then firing it. In this case, the dielectric layer 4 having the material holding portion 4b between two adjacent convex portions 4a can be formed in a single step.

また、第1実施形態と同様の方法で平坦な誘電体層4cを予め形成しておき、転写法により誘電体層4c上に凸部4aを形成してもよい。平坦な誘電体層4cの焼成と凸部4aの焼成は、個別に行っても同時に行ってもよい。凸部4aを転写する際に平坦な誘電体層4cがある程度の粘着性を有していた方が転写効率の観点から好ましいので、焼成は、同時に行った方がよい。   Alternatively, the flat dielectric layer 4c may be formed in advance by the same method as in the first embodiment, and the convex portion 4a may be formed on the dielectric layer 4c by a transfer method. The flat dielectric layer 4c and the convex portion 4a may be fired individually or simultaneously. Since it is preferable from the viewpoint of transfer efficiency that the flat dielectric layer 4c has a certain degree of adhesiveness when transferring the convex portions 4a, it is better to perform the baking at the same time.

2−4.第4実施形態
次に、図7を用いて、本発明の第4実施形態のPDP用前面側基板構体の製造方法について説明する。図7は、図4(b)の工程に対応している。
2-4. Fourth Embodiment Next, a method for manufacturing a PDP front-side substrate structure according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 7 corresponds to the process of FIG.

本実施形態の方法は、第1実施形態に類似しているが、誘電体層4の形成方法が異なっている。   The method of the present embodiment is similar to the first embodiment, but the method of forming the dielectric layer 4 is different.

本実施形態では、図7に示すように、第1実施形態と同じ方法で平坦な誘電体層4cを形成し、その後、誘電体層4cの非放電領域11に材料保持部4bとなる凹部をエッチング等により形成することによって、材料保持部4bを有する誘電体層4を形成することができる。図7に示す形状の誘電体層4は、転写法によって形成してもよい。   In the present embodiment, as shown in FIG. 7, a flat dielectric layer 4c is formed by the same method as in the first embodiment, and then a concave portion that becomes a material holding portion 4b is formed in the non-discharge region 11 of the dielectric layer 4c. By forming it by etching or the like, the dielectric layer 4 having the material holding portion 4b can be formed. The dielectric layer 4 having the shape shown in FIG. 7 may be formed by a transfer method.

3.PDPの構造
図8(a)〜(c)は、本発明の一実施形態のPDPの構造を示し、図8(a)は、正面図であり、図8(b)及び(c)は、それぞれ、図8(a)中のI−I及びII−II断面図である。
3. Structure of PDP FIGS. 8A to 8C show the structure of a PDP according to an embodiment of the present invention, FIG. 8A is a front view, and FIGS. 8B and 8C are FIG. 9 is a cross-sectional view taken along lines II and II-II in FIG.

図8(a)〜(c)に示すように、本実施形態のPDPは、対向配置された前面側基板構体1及び背面側基板構体2を有する。前面側基板構体1と背面側基板構体2とは、周縁部が封着材で貼り合わされており、前面側基板構体1と背面側基板構体2の間の気密な放電空間内には放電ガス(例えば、ネオンに数%程度のキセノンを混合させたもの)が封入されている。   As shown in FIGS. 8A to 8C, the PDP according to the present embodiment includes a front side substrate assembly 1 and a back side substrate assembly 2 which are disposed to face each other. The front side substrate structure 1 and the back side substrate structure 2 are bonded to each other with a sealing material, and a discharge gas (in the airtight discharge space between the front side substrate structure 1 and the back side substrate structure 2 is formed. For example, neon mixed with several percent of xenon) is enclosed.

前面側基板構体1は、図1(a)〜(c)に示すものと同じである。背面側基板構体2は、背面側基板1b上に表示電極3に交差(好ましくは、直交)するアドレス電極6、アドレス電極6を覆う誘電体層9、誘電体層9上に隔壁7及び蛍光体層8を有する。   The front substrate structure 1 is the same as that shown in FIGS. The back side substrate structure 2 includes an address electrode 6 that intersects (preferably orthogonally) the display electrode 3 on the back side substrate 1b, a dielectric layer 9 that covers the address electrode 6, a partition wall 7 and a phosphor on the dielectric layer 9. It has a layer 8.

背面側の基板2aは、特に限定されず、当該分野で公知の基板をいずれも使用することができる。具体的には、ガラス基板、プラスチック基板等の透明基板が挙げられる。
アドレス電極6は、例えばAg、Au、Al、Cu、Cr及びそれらの積層体(例えばCr/Cu/Crの積層構造)等で構成することができる。
誘電体層9は、誘電体層4と同様の材料及び方法で形成することができる。
The substrate 2a on the back side is not particularly limited, and any substrate known in the art can be used. Specifically, transparent substrates, such as a glass substrate and a plastic substrate, are mentioned.
The address electrode 6 can be composed of, for example, Ag, Au, Al, Cu, Cr, and a laminated body thereof (for example, a laminated structure of Cr / Cu / Cr).
The dielectric layer 9 can be formed by the same material and method as the dielectric layer 4.

隔壁7は、誘電体層9上に低融点ガラスペースト等の隔壁材料層を形成し、この隔壁材料層をサンドブラスト等によりパターニングし、焼成することによって形成することができる。隔壁7は、これ以外の方法で形成してもよい。本実施形態では、隔壁7はラダー形であり、凸部4aに対向する位置にそれぞれ設けられた第1壁部7aと、表示電極対3Pを挟んで隣接する2つの第1壁部7aを連結するように設けられた第2壁部7bとで構成されている。また、第2壁部7bは、表示電極対3Pが延びる方向に隣接する2つのT字状部3cの対の間にそれぞれ設けられている。T字状部3cの対は、放電スリット10を挟んで対向する2つのT字状部3cで構成される。1つのT字状部3cの対が1つの表示セルに対応しているので、各表示セルは、第1壁部7aと第2壁部7bに四方が囲まれる。
図8(b)に示すように、凸部4aの位置において、第1壁部7aは、保護層5に接触しているが、通常は、第1壁部7aの上部は、焼成の際の変形等の要因でいくらか波状になっているので、第1壁部7aと保護層5の間にはいくらか隙間がある。P粒子放出層15からのP粒子はこの隙間を通って表示電極対3Pがある領域(つまり、発光領域)に移動して放電開始に寄与する。隔壁7の形状は、特に限定されず、例えば、ストライプ形、ミアンダ形又は格子形であってもよい。
The partition wall 7 can be formed by forming a partition material layer such as a low-melting glass paste on the dielectric layer 9, patterning the partition material layer by sandblasting or the like, and baking it. The partition wall 7 may be formed by other methods. In the present embodiment, the partition wall 7 has a ladder shape, and connects the first wall portion 7a provided at a position facing the convex portion 4a and two first wall portions 7a adjacent to each other with the display electrode pair 3P interposed therebetween. And the second wall portion 7b provided to do so. The second wall portion 7b is provided between a pair of two T-shaped portions 3c adjacent to each other in the direction in which the display electrode pair 3P extends. The pair of T-shaped portions 3c is composed of two T-shaped portions 3c that face each other with the discharge slit 10 interposed therebetween. Since one T-shaped portion 3c pair corresponds to one display cell, each display cell is surrounded by the first wall portion 7a and the second wall portion 7b.
As shown in FIG. 8B, at the position of the convex portion 4a, the first wall portion 7a is in contact with the protective layer 5, but normally, the upper portion of the first wall portion 7a is at the time of firing. Since it is somewhat wavy due to deformation or the like, there is some gap between the first wall 7 a and the protective layer 5. P particles from the P particle emission layer 15 move to the region where the display electrode pair 3P is located (that is, the light emitting region) through this gap, and contribute to the start of discharge. The shape of the partition wall 7 is not particularly limited, and may be, for example, a stripe shape, a meander shape, or a lattice shape.

蛍光体層8は、例えば、蛍光体粉末とバインダとを含む蛍光体ペーストを表示セル内にスクリーン印刷、又はディスペンサーを用いた方法などで塗布し、これを各色(R、G、B)毎に繰り返した後、焼成することにより形成することができる。   The phosphor layer 8 is, for example, coated with a phosphor paste containing phosphor powder and a binder in the display cell by screen printing or a method using a dispenser, and this is applied to each color (R, G, B). After repeating, it can be formed by firing.

以上の実施形態で示した種々の特徴は,互いに組み合わせることができる。1つの実施形態中に複数の特徴が含まれている場合,そのうちの1又は複数個の特徴を適宜抜き出して,単独で又は組み合わせて,本発明に採用することができる。   Various features shown in the above embodiments can be combined with each other. When a plurality of features are included in one embodiment, one or a plurality of features can be appropriately extracted and used in the present invention alone or in combination.

4.ハロゲン添加MgO結晶体による放電遅れ改善効果を示す参考実験例
以下、ハロゲン添加MgO結晶体による放電遅れ改善効果を示す参考実験例を示す。
以下の実験例では、フッ素が添加されたMgO結晶体(以下、「F添加MgO結晶体」と呼ぶ。)を放電空間に露出するように配置することによる放電遅れ改善効果を調べた。また、フッ素が添加されていない通常のMgO結晶体を放電空間に露出するように配置した場合と比較した。
4). Reference Experimental Example Showing Discharge Delay Improvement Effect by Halogen-Doped MgO Crystal Hereinafter, a reference experiment example showing discharge delay improving effect by the halogen-added MgO crystal is shown.
In the following experimental examples, the effect of improving the discharge delay by arranging the MgO crystal added with fluorine (hereinafter referred to as “F-added MgO crystal”) so as to be exposed to the discharge space was examined. Moreover, it compared with the case where it arrange | positions so that the normal MgO crystal body to which fluorine is not added may be exposed to discharge space.

4−1.F添加MgO結晶体の製造方法
以下の方法でF添加量が互いに異なる5種類のF添加MgO結晶体(サンプルA〜Eと呼ぶ。)を作製した。
4-1. Production Method of F-added MgO Crystals Five types of F-added MgO crystals (referred to as samples A to E) having different F addition amounts were produced by the following method.

まず、MgO結晶体(宇部マテリアルズ株式会社製、商品名:気相法高純度超微粉マグネシア(2000A))と、MgF2(フルウチ化学株式会社製、純度:99.99%)をそれぞれ乳鉢と乳棒を用いて凝集解砕して粉体状にした。
次に、表1に示す混合量になるように、凝集解砕したMgO結晶体とMgF2を秤量し、タンブラー混合機で混合した。
次に、混合したものを大気中1450℃で1時間焼成した。
次に、焼成した粉を凝集解砕して粉体状にして、サンプルA〜EのF添加MgO結晶体を得た。
First, MgO crystals (product name: high-purity ultrafine magnesia (2000A) manufactured by Ube Materials Co., Ltd.) and MgF 2 (manufactured by Furuuchi Chemical Co., Ltd., purity: 99.99%) and mortar Using a pestle, it was pulverized into powder.
Next, the aggregated and crushed MgO crystal and MgF 2 were weighed so as to have the mixing amount shown in Table 1, and mixed with a tumbler mixer.
Next, the mixture was fired in the atmosphere at 1450 ° C. for 1 hour.
Next, the fired powder was agglomerated and pulverized to obtain powder, and F-added MgO crystals of Samples A to E were obtained.

次に、サンプルAとCのF添加量を燃焼イオンクロマトグラフ分析によって測定した。その結果を表1に示す。また、サンプルAとCのF添加量の測定値から推測されるサンプルB,D,EのF添加量の推定値を図9のグラフに従って求めた。表1ではF添加量の推定値は括弧で囲んで表示した。   Next, F addition amounts of Samples A and C were measured by combustion ion chromatographic analysis. The results are shown in Table 1. Moreover, the estimated value of F addition amount of sample B, D, E estimated from the measured value of F addition amount of sample A and C was calculated | required according to the graph of FIG. In Table 1, the estimated value of the amount of F added is displayed in parentheses.

Figure 2008282768
Figure 2008282768

4−2.PDPの製造方法
次に、サンプルA、B、C、D又はEのF添加MgO結晶体からなるP粒子放出層15を有する図10(a)〜(c)に示す構造のPDPを以下の方法で製造した。図10(a)〜(c)は、参考実験例のPDPの構造を示す断面図であり、図10(a)は、平面図であり、図10(b)及び(c)は、それぞれ、図10(a)中のI−I断面図及びII−II断面図である。
また、後述する放電遅れ試験の比較例に使用するために、F添加MgO結晶体の代わりにF添加を行っていないMgO結晶体(メーカ,商品名は同上)を用いてPDPを同様の方法及び条件で製造した。
4-2. Next, the PDP having the structure shown in FIGS. 10A to 10C having the P particle release layer 15 made of the F-added MgO crystal of sample A, B, C, D or E is processed as follows. Manufactured with. FIGS. 10A to 10C are cross-sectional views showing the structure of the PDP of the reference experiment example, FIG. 10A is a plan view, and FIGS. 10B and 10C are respectively shown in FIGS. It is II sectional drawing and II-II sectional drawing in Fig.10 (a).
In addition, in order to use in a comparative example of a discharge delay test described later, a PDP is formed in the same manner using a MgO crystal (manufacturer, product name is the same as above) in which F is not added instead of the F-added MgO crystal. Manufactured under conditions.

4−2−1.概要
図10(a)〜(c)に示すようにガラス基板1a上に表示電極3、誘電体層4、保護層5、P粒子放出層15を形成することによって前面側基板構体1を作製した。また、ガラス基板2a上にアドレス電極6、誘電体層9、隔壁7及び蛍光体層8を形成することによって背面側基板構体2を作製した。次に、前面側基板構体1と背面側基板構体2を重ね合わせて周縁部を封着材で封止することによって内部に気密な放電空間を有するパネルを作製した。次に、放電空間内を排気後、放電ガスを封入し、PDPを完成させた。
4-2-1. Outline As shown in FIGS. 10A to 10C, the front-side substrate assembly 1 is manufactured by forming the display electrode 3, the dielectric layer 4, the protective layer 5, and the P particle emission layer 15 on the glass substrate 1a. . Further, the back-side substrate assembly 2 was fabricated by forming the address electrode 6, the dielectric layer 9, the partition wall 7, and the phosphor layer 8 on the glass substrate 2a. Next, the front side substrate structure 1 and the back side substrate structure 2 were overlapped and the peripheral edge portion was sealed with a sealing material to produce a panel having an airtight discharge space inside. Next, after exhausting the inside of the discharge space, a discharge gas was enclosed to complete the PDP.

4−2−2.P粒子放出層の形成方法
P粒子放出層15は、詳しくは、以下の方法で形成した。
まず、F添加MgO結晶体をIPA(関東化学株式会社製、電子工業用)1Lに対して2gの割合で混合し、超音波分散機で分散させて凝集解砕させ、スラリーを作製した。
次に、保護層5上に塗装用スプレーガンを用いて上記スラリーをスプレー塗布し、その後にドライエアを吹き付けて乾燥させる工程を数回繰り返すことによってP粒子放出層15を形成した。P粒子放出層15は、F添加MgO結晶体の重量が1m2当り2gとなるように形成した。
4-2-2. Method for Forming P Particle Release Layer The P particle release layer 15 was formed in detail by the following method.
First, the F-added MgO crystal was mixed at a ratio of 2 g to 1 L of IPA (manufactured by Kanto Chemical Co., Inc., for electronic industry), dispersed with an ultrasonic disperser, and agglomerated and crushed to prepare a slurry.
Next, the P particle release layer 15 was formed by repeating the process of spraying the slurry on the protective layer 5 using a spray gun for coating and then drying by spraying dry air several times. The P particle release layer 15 was formed so that the weight of the F-added MgO crystal was 2 g per m 2 .

4−2−3.その他
その他の条件は、以下の通りにした。
4-2-3. Other Other conditions are as follows.

前面側基板構体1:
表示電極3aの幅:270μm
金属電極3b幅:95μm
放電ギャップの幅:100μm
誘電体層4:低融点ガラスペーストの塗布焼成により形成、厚さ:30μm
保護層5:電子ビーム蒸着によるMgO層、厚さ:7500Å
Front side substrate structure 1:
Display electrode 3a width: 270 μm
Metal electrode 3b width: 95 μm
Discharge gap width: 100 μm
Dielectric layer 4: formed by coating and baking low melting point glass paste, thickness: 30 μm
Protective layer 5: MgO layer by electron beam evaporation, thickness: 7500 mm

背面側基板構体2:
アドレス電極6の幅:70μm
誘電体層9:低融点ガラスペーストの塗布焼成により形成、厚さ:10μm
アドレス電極6の真上での蛍光体層8の厚さ:20μm
蛍光体層8の材料:Zn2SiO4:Mn(緑蛍光体)
隔壁7の高さ:140μm 頂部での幅:50μm
隔壁7のピッチ(図10(a)の寸法A):360μm
放電ガス:Ne96%−Xe4%、500Torr
Back side substrate structure 2:
Address electrode 6 width: 70 μm
Dielectric layer 9: formed by coating and firing a low melting glass paste, thickness: 10 μm
Thickness of the phosphor layer 8 directly above the address electrode 6: 20 μm
Material of phosphor layer 8: Zn 2 SiO 4 : Mn (green phosphor)
Partition 7 height: 140 μm Top width: 50 μm
The pitch of the partition walls 7 (dimension A in FIG. 10A): 360 μm
Discharge gas: Ne96% -Xe4%, 500 Torr

4−3.放電遅れ試験
次に、製造した各PDPについて放電遅れ試験を行った。放電遅れ試験は、図11に示す測定用の電圧波形により行った。リセット放電期間ではサステイン電極3Xとスキャン電極3Yの間でリセット放電を起こさせ誘電体層の電荷状態をリセットし、以前の放電の影響を除去した。予備放電期間では特定のセルを選択した後にサステイン電極3Xとスキャン電極3Yの間で放電を起こさせてP粒子放出材料を励起した。その後、10μs〜50msの休止期間を経過した後、アドレス放電期間においてアドレス電極6に電圧を印加し、この電圧印加時から実際に放電が開始されるまでの時間を測定した。放電開始までの時間は1000回測定し、累積放電確率が90%となる時間を放電遅れと定義した。
4-3. Next, a discharge delay test was performed on each manufactured PDP. The discharge delay test was performed using the voltage waveform for measurement shown in FIG. In the reset discharge period, a reset discharge is caused between the sustain electrode 3X and the scan electrode 3Y to reset the charge state of the dielectric layer, thereby removing the influence of the previous discharge. In the preliminary discharge period, after a specific cell was selected, a discharge was caused between the sustain electrode 3X and the scan electrode 3Y to excite the P particle emitting material. Thereafter, after a pause period of 10 μs to 50 ms, a voltage was applied to the address electrode 6 during the address discharge period, and the time from when this voltage was applied until when the discharge was actually started was measured. The time until the start of discharge was measured 1000 times, and the time when the cumulative discharge probability was 90% was defined as the discharge delay.

このようにして得られた結果を表2、図12及び図13に示す。図12は、サンプルCを用いて製造したPDPと、無添加のMgO結晶体を用いて製造したPDPについての、休止期間と放電遅れとの関係を示すグラフである。図13は、表2をプロットしたものである。   The results thus obtained are shown in Table 2, FIG. 12 and FIG. FIG. 12 is a graph showing the relationship between the rest period and the discharge delay for a PDP manufactured using Sample C and a PDP manufactured using an additive-free MgO crystal. FIG. 13 is a plot of Table 2.

Figure 2008282768
Figure 2008282768

図12から明らかなように、サンプルCを用いて製造したPDPでは、無添加MgO結晶体を用いて製造したPDPに比べて、休止期間が長いところでも放電遅れが短いことが分かる。このことは、サンプルCのような、F添加MgO結晶体は、無添加のMgO結晶体に比べて放電遅れを抑制する効果が長く持続することを意味している。F添加MgO結晶体において放電遅れの改善効果が長時間持続する理由は必ずしも明らかではないが、添加したハロゲン元素がMgO結晶体中の酸素と置換され,これが電子トラップとなって,電子放出特性が向上するためであると推測される。   As can be seen from FIG. 12, the PDP manufactured using the sample C has a shorter discharge delay even when the rest period is longer than the PDP manufactured using the additive-free MgO crystal. This means that the F-added MgO crystal, such as Sample C, lasts longer in the effect of suppressing the discharge delay than the additive-free MgO crystal. The reason why the effect of improving the discharge delay in the F-added MgO crystal persists for a long time is not necessarily clear, but the added halogen element is replaced with oxygen in the MgO crystal, which becomes an electron trap, and the electron emission characteristics are This is presumed to improve.

また、表2及び図13から明らかなように、F添加量が24〜440ppmの範囲において、放電遅れの変化が小さいことが分かる。このことは、F元素の添加量が放電遅れの改善効果に与える影響は大きくないことを示しており、添加量が1〜10000ppm程度の範囲であれば、放電遅れの改善効果が長時間持続することを示唆していると考えられる。   Further, as apparent from Table 2 and FIG. 13, it can be seen that the change in the discharge delay is small when the F addition amount is in the range of 24 to 440 ppm. This indicates that the addition amount of the F element does not significantly affect the discharge delay improvement effect. If the addition amount is in the range of about 1 to 10,000 ppm, the discharge delay improvement effect lasts for a long time. This is thought to suggest.

(a)〜(c)は、本発明の一実施形態のPDP用前面側基板構体の構造を示し、(a)は、正面図であり、(b)及び(c)は、それぞれ、(a)中のI−I及びII−II断面図である。(A)-(c) shows the structure of the front side board | substrate structure for PDP of one Embodiment of this invention, (a) is a front view, (b) and (c) are respectively (a It is II and II-II sectional drawing in the inside. 本発明の別の実施形態のPDP用前面側基板構体の構造を示す図1(b)に対応した断面図である。It is sectional drawing corresponding to FIG.1 (b) which shows the structure of the front side board | substrate structure for PDP of another embodiment of this invention. 本発明の別の実施形態のPDP用前面側基板構体の構造を示す図1(b)に対応した断面図である。It is sectional drawing corresponding to FIG.1 (b) which shows the structure of the front side board | substrate structure for PDP of another embodiment of this invention. (a)〜(d)は、本発明の第1実施形態のPDP用前面側基板構体の製造工程を示す図1(b)に対応した断面図である。(A)-(d) is sectional drawing corresponding to FIG.1 (b) which shows the manufacturing process of the front side board | substrate structure for PDP of 1st Embodiment of this invention. 図4(d)の工程の別の実施形態を示す図1(b)に対応した断面図である。It is sectional drawing corresponding to FIG.1 (b) which shows another embodiment of the process of FIG.4 (d). (a)〜(c)は、本発明の第2実施形態のPDP用前面側基板構体の製造工程を示す図1(b)に対応した断面図である。(A)-(c) is sectional drawing corresponding to FIG.1 (b) which shows the manufacturing process of the front side board | substrate structure for PDP of 2nd Embodiment of this invention. 本発明の第4実施形態のPDP用前面側基板構体の製造工程を示す図1(b)に対応した断面図である。It is sectional drawing corresponding to FIG.1 (b) which shows the manufacturing process of the front side board | substrate structure for PDP of 4th Embodiment of this invention. (a)〜(c)は、本発明の一実施形態のPDPの構造を示し、(a)は、正面図であり、(b)及び(c)は、それぞれ、(a)中のI−I及びII−II断面図である。(A)-(c) shows the structure of PDP of one Embodiment of this invention, (a) is a front view, (b) and (c) are respectively I- in (a). It is I and II-II sectional drawing. 参考実験例において、実施例サンプルB,D,EのF添加量の推定値を求めるためのグラフである。In a reference experiment example, it is a graph for calculating | requiring the estimated value of F addition amount of Example sample B, D, E. (a)〜(c)は、参考実験例のPDPの構造を示す断面図であり、(a)は、平面図であり、(b)及び(c)は、それぞれ、(a)中のI−I断面図及びII−II断面図である。(A)-(c) is sectional drawing which shows the structure of PDP of a reference experiment example, (a) is a top view, (b) and (c) are respectively I in (a). It is -I sectional drawing and II-II sectional drawing. 参考実験例の放電遅れの測定に用いた電圧波形を示す。The voltage waveform used for the measurement of the discharge delay of a reference experiment example is shown. サンプルCを用いて製造したPDPと、無添加のMgO結晶体を用いて製造したPDPについての、休止期間と放電遅れとの関係を示すグラフである。It is a graph which shows the relationship between a rest period and a discharge delay about PDP manufactured using the sample C and PDP manufactured using the additive-free MgO crystal. 参考実験例にかかる、F添加量の測定値又は推定値と、放電遅れとの関係を示すグラフである。It is a graph which shows the relationship between the measured value or estimated value of F addition amount, and discharge delay concerning a reference experiment example. 従来のPDPの構造を示す斜視図である。It is a perspective view which shows the structure of the conventional PDP.

符号の説明Explanation of symbols

1:前面側基板構体 1a:前面側基板 2:背面側基板構体 2a:背面側基板 3P:表示電極対 3:表示電極 3a:透明電極 3b:金属電極 3X:サステイン電極 3Y:スキャン電極 4:誘電体層 4a:誘電体層の凸部 4b:材料保持部 4c:平坦な誘電体層 5:保護層 6:アドレス電極 7:隔壁 7a:第1壁部 7b:第2壁部 8:蛍光体層 9:誘電体層 10:放電スリット 11:非放電領域(非発光領域) 13:ブラックストライプ 15:プライミング粒子放出層 17:流動性材料 19:流動性材料吐出器 20:スクリーンマスク 21:凸部形成材料層 23:マスク 25:露光光 27:スキージ 1: Front side substrate structure 1a: Front side substrate 2: Back side substrate structure 2a: Back side substrate 3P: Display electrode pair 3: Display electrode 3a: Transparent electrode 3b: Metal electrode 3X: Sustain electrode 3Y: Scan electrode 4: Dielectric Body layer 4a: Convex part of dielectric layer 4b: Material holding part 4c: Flat dielectric layer 5: Protective layer 6: Address electrode 7: Partition 7a: First wall part 7b: Second wall part 8: Phosphor layer 9: Dielectric layer 10: Discharge slit 11: Non-discharge region (non-light-emitting region) 13: Black stripe 15: Priming particle emission layer 17: Fluid material 19: Fluid material ejector 20: Screen mask 21: Convex portion formation Material layer 23: Mask 25: Exposure light 27: Squeegee

Claims (8)

放電空間を挟む基板対における前面側の基板上に表示のライン毎にライン方向に延びる一対の表示電極とそれを覆う誘電体層を有し、さらに表示電極と交差する方向のアドレス電極を有したプラズマディスプレイパネルであって、
前記誘電体層は、隣接した前記表示ライン間の前記表示電極の間に材料保持部を有し、
前記材料保持部内にプライミング粒子放出層が配置されていることを特徴とするプラズマディスプレイパネル。
Each pair of substrates sandwiching the discharge space has a pair of display electrodes extending in the line direction for each display line, a dielectric layer covering the display electrodes, and an address electrode in a direction crossing the display electrodes. A plasma display panel,
The dielectric layer has a material holding portion between the display electrodes between the adjacent display lines,
A plasma display panel, wherein a priming particle emitting layer is disposed in the material holding portion.
前記誘電体層の放電空間と接する面は、酸化マグネシウムからなる保護層であって、前記保護層に前記材料保持部を有してなる請求項1に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 1, wherein a surface of the dielectric layer in contact with the discharge space is a protective layer made of magnesium oxide, and the protective layer has the material holding portion. 前記誘電体層は、前記表示電極対で定まる表示ラインを構成する放電領域と、前記表示ライン間の非放電領域の間の位置のそれぞれに凸部を備え、前記材料保持部は、前記非放電領域を挟んで隣接する2つの前記凸部の間に設けられる請求項1又は2に記載のプラズマディスプレイパネル。 The dielectric layer includes a convex portion at each position between a discharge region constituting a display line defined by the display electrode pair and a non-discharge region between the display lines, and the material holding unit includes the non-discharge The plasma display panel according to claim 1, wherein the plasma display panel is provided between two convex portions adjacent to each other with a region interposed therebetween. 前記プライミング粒子放出層は、酸化マグネシウム結晶体を含む請求項1〜3の何れか1つに記載のプラズマディスプレイパネル。 The plasma display panel according to claim 1, wherein the priming particle emitting layer includes a magnesium oxide crystal. 前記プライミング粒子放出層は、ハロゲン元素が1〜10000ppm添加された酸化マグネシウム結晶体を含む請求項1〜3の何れか1つに記載のプラズマディスプレイパネル。 The plasma display panel according to claim 1, wherein the priming particle emitting layer includes a magnesium oxide crystal to which 1 to 10,000 ppm of a halogen element is added. 前記ハロゲン元素は、フッ素である請求項5に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 5, wherein the halogen element is fluorine. 前記フッ素の添加量は、5〜1000ppmである請求項6に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 6, wherein the amount of fluorine added is 5 to 1000 ppm. 請求項1に記載のプラズマディスプレイパネルの製造方法であって、
基板上に、複数の表示電極対とこれら表示電極対を覆い且つ隣接する表示ライン間の前記表示電極間に材料保持部を有する誘電体層を形成した後に、
前記プライミング粒子放出層を形成するためにプライミング粒子放出材料を含む流動性材料を前記材料保持部内に塗布することを特徴とするプラズマディスプレイパネルの製造方法。
It is a manufacturing method of the plasma display panel of Claim 1, Comprising:
After forming a dielectric layer having a material holding portion between the plurality of display electrode pairs and the display electrodes between the adjacent display lines on the substrate,
A method for manufacturing a plasma display panel, comprising: applying a flowable material containing a priming particle emitting material into the material holding portion in order to form the priming particle emitting layer.
JP2007128146A 2007-05-14 2007-05-14 Plasma display panel and manufacturing method therefor Pending JP2008282768A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007128146A JP2008282768A (en) 2007-05-14 2007-05-14 Plasma display panel and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007128146A JP2008282768A (en) 2007-05-14 2007-05-14 Plasma display panel and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2008282768A true JP2008282768A (en) 2008-11-20

Family

ID=40143393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007128146A Pending JP2008282768A (en) 2007-05-14 2007-05-14 Plasma display panel and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2008282768A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113291A1 (en) * 2008-03-12 2009-09-17 パナソニック株式会社 Method for manufacturing plasma display panel

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001216903A (en) * 2000-02-04 2001-08-10 Pioneer Electronic Corp Plasma display panel
JP2002110051A (en) * 2000-07-28 2002-04-12 Pioneer Electronic Corp Plasma display panel
JP2002150949A (en) * 2000-11-09 2002-05-24 Pioneer Electronic Corp Plasma display panel
JP2005123172A (en) * 2003-09-24 2005-05-12 Matsushita Electric Ind Co Ltd Plasma display panel
WO2005098889A1 (en) * 2004-04-08 2005-10-20 Matsushita Electric Industrial Co., Ltd. Gas discharge display panel
JP2007003717A (en) * 2005-06-22 2007-01-11 Pioneer Electronic Corp Plasma display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001216903A (en) * 2000-02-04 2001-08-10 Pioneer Electronic Corp Plasma display panel
JP2002110051A (en) * 2000-07-28 2002-04-12 Pioneer Electronic Corp Plasma display panel
JP2002150949A (en) * 2000-11-09 2002-05-24 Pioneer Electronic Corp Plasma display panel
JP2005123172A (en) * 2003-09-24 2005-05-12 Matsushita Electric Ind Co Ltd Plasma display panel
WO2005098889A1 (en) * 2004-04-08 2005-10-20 Matsushita Electric Industrial Co., Ltd. Gas discharge display panel
JP2007003717A (en) * 2005-06-22 2007-01-11 Pioneer Electronic Corp Plasma display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113291A1 (en) * 2008-03-12 2009-09-17 パナソニック株式会社 Method for manufacturing plasma display panel
JP2009218133A (en) * 2008-03-12 2009-09-24 Panasonic Corp Manufacturing method of plasma display panel

Similar Documents

Publication Publication Date Title
US6965201B2 (en) Plasma display device having barrier ribs
JP2007184264A (en) Plasma display panel and its manufacturing method
JP2008293803A (en) Plasma display panel and method for manufacturing the same
JP2003132805A (en) Plasma display device
JP4492638B2 (en) Plasma display panel, substrate structure of plasma display panel
JP2004119118A (en) Plasma display device and its manufacturing method
US20040023590A1 (en) Method for forming fine barrier, method for fabricating planar display and abrasive for blast
JP2005135896A (en) Plasma display panel
JP2011181413A (en) Protective film, manufacturing method for protective film, plasma display panel, and manufacturing method for plasma display panel
JP2003068215A (en) Plasma display device and a manufacturing method of the same
JP2008282768A (en) Plasma display panel and manufacturing method therefor
JP2008300127A (en) Plasma display panel
US20110215719A1 (en) Manufacturing method of plasma display panel, magnesium oxide crystal and plasma display panel
JP2009218025A (en) Plasma display panel
JP2005243380A (en) Ac-driven plasma display device and manufacturing method therefor
JP2008282624A (en) Plasma display panel
JP5115536B2 (en) Method for manufacturing plasma display panel
JP2008287966A (en) Plasma display panel
JP2003242893A (en) Plasma display device and method for manufacturing the same
JP2007323922A (en) Plasma display panel
JP2003132799A (en) Alternate current driving type plasma display
JP2009218023A (en) Plasma display panel
JP2002075223A (en) Image display device and its manufacturing method and device
JP2011222325A (en) Method for manufacturing plasma display panel, and plasma display panel
JP2002352724A (en) Gas discharge panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111101