JP2008279684A - Printer, control method of printer, and control program of printer - Google Patents

Printer, control method of printer, and control program of printer Download PDF

Info

Publication number
JP2008279684A
JP2008279684A JP2007126663A JP2007126663A JP2008279684A JP 2008279684 A JP2008279684 A JP 2008279684A JP 2007126663 A JP2007126663 A JP 2007126663A JP 2007126663 A JP2007126663 A JP 2007126663A JP 2008279684 A JP2008279684 A JP 2008279684A
Authority
JP
Japan
Prior art keywords
data
clock
thermal head
printer
heating resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007126663A
Other languages
Japanese (ja)
Inventor
Yuichi Hamaguchi
雄一 濱口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Priority to JP2007126663A priority Critical patent/JP2008279684A/en
Publication of JP2008279684A publication Critical patent/JP2008279684A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce effects of radiation noise generated from a thermal head, a thermal head control part and a cable which connects them. <P>SOLUTION: A system clock of 50 MHz is multiplied by two, thereby generating a clock of 100 MHz. Clocks of a plurality of frequencies are generated by dividing this clock. A data clock signal which changes to a plurality of frequencies is generated by sequentially selecting these clocks. Data turning on/off from a thermal head driving data generating part 14 is transferred by the data clock signal which changes to the plurality of frequencies, and is held at a position corresponding to each of heating resistors R1-Rn by a shift register 41. Each of the heating resistors R1-Rn is electrified by the on/off data held by the shift register 41. The energy of noise is dispersed because the frequency of the data clock signal changes within a single-strobe period of time, so that the effects of radiated noise can be reduced. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、昇華型プリンタ(単に、「昇華プリンタ」ともいう)に関し、特に、サーマルヘッドと、サーマルヘッド制御部と、それらの配線により生じる放射ノイズの影響を低減することができる、プリンタ、および該プリンタの制御方法、プリンタの制御プログラムに関する。   The present invention relates to a sublimation type printer (also simply referred to as “sublimation printer”), and in particular, a printer capable of reducing the influence of radiation noise generated by a thermal head, a thermal head control unit, and wiring thereof, and The present invention relates to a printer control method and a printer control program.

昇華プリンタは、染料または顔料が塗布されたインクリボンにサーマルヘッドを押し当て、サーマルヘッドの加熱により、インクリボンの染料または顔料を紙などの記録媒体に転写させ画像を形成するものであり、写真印刷の用途などで使用されている。   A dye sublimation printer presses a thermal head against an ink ribbon coated with a dye or pigment and heats the thermal head to transfer the ink ribbon dye or pigment onto a recording medium such as paper to form an image. It is used for printing purposes.

図９は、従来のプリンタの構成例を示す図であり、特に、サーマルヘッドの駆動回路の例を示した図である。図９において、主制御部１１１は、ＣＰＵ(Central Processing Unit)等を含み、プリンタ１０１の全体を統括制御する。入力バッファ１１２は、外部のホストコンピュータ（ＰＣ(Personal Computer)等）１０２からプリント対象となる画像を、ＹＭＣ（イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ））等の入力画像データにより受信し記憶する。プリント用画像データ生成部１１３は、外部から受信したＹＭＣ入力画像データを、インクリボンに対応したプリント用画像データに変換する。   FIG. 9 is a diagram illustrating a configuration example of a conventional printer, and more particularly, a diagram illustrating an example of a driving circuit for a thermal head. In FIG. 9, a main control unit 111 includes a CPU (Central Processing Unit) and the like, and performs overall control of the entire printer 101. The input buffer 112 receives an image to be printed from an external host computer (PC (Personal Computer), etc.) 102 as input image data such as YMC (yellow (Y), magenta (M), cyan (C)). And remember. The print image data generation unit 113 converts YMC input image data received from the outside into print image data corresponding to the ink ribbon.

また、サーマルヘッド駆動データ生成部１１４は、プリント用画像データ生成部１１３からプリント対象画像の画像データを受信し、該画像データを基に発熱抵抗体Ｒ１〜Ｒｎをオン・オフ駆動するためのオン・オフデータを生成し、サーマルヘッド１４０に出力する。   The thermal head drive data generation unit 114 receives the image data of the image to be printed from the print image data generation unit 113 and turns on / off the heating resistors R1 to Rn based on the image data. Generate off-data and output to the thermal head 140.

サーマルヘッド制御部１１５は、サーマルヘッド１４０を加熱制御するための、ストローブ信号（ＳＴＲＯＢＥ）、ラッチ信号（ＬＡＴＣＨ）、データクロック信号（ＣＬＯＣＫ）を生成する。   The thermal head controller 115 generates a strobe signal (STROBE), a latch signal (LATCH), and a data clock signal (CLOCK) for controlling the heating of the thermal head 140.

また、サーマルヘッド１４０内のＲ１〜Ｒｎはｎ個並列接続された発熱抵抗体であり、Ｔｒ１〜Ｔｒｎは、発熱抵抗体を駆動するドライバー用のトランジスタである。また、Ｇ１〜ＧｎはＡＮＤゲートである。シフトレジスタ１４１は、サーマルヘッド駆動データ生成部１１４から送られるシリアルデータ（ＤＡＴＡ）を、データクロック信号（ＣＬＯＣＫ）により順次取り込み、シリアルデータをパラレルデータに変換し各発熱抵抗体Ｒ１〜Ｒｎに対応した位置にオン・オフデータを保持するものである。   In addition, R1 to Rn in the thermal head 140 are n heating resistors connected in parallel, and Tr1 to Trn are driver transistors that drive the heating resistors. G1 to Gn are AND gates. The shift register 141 sequentially takes serial data (DATA) sent from the thermal head drive data generation unit 114 by a data clock signal (CLOCK), converts the serial data into parallel data, and corresponds to each of the heating resistors R1 to Rn. ON / OFF data is held at the position.

ラッチ用フリップフロップ１４２は、シフトレジスタ１４１に保持されたデータ（各発熱抵抗体に対応したオン・オフデータ）を、ラッチ信号（ＬＡＴＣＨ）により取り込み保持する。ラッチ用フリップフロップ１４２に保持されたデータは、ＡＮＤゲートＧ１〜Ｇｎの一方の入力端子に向けて出力される。また、ＡＮＤゲートＧ１〜Ｇｎの他方の入力端子には、ストローブ信号（ＳＴＲＯＢＥ）が入力される。   The latch flip-flop 142 captures and holds the data held in the shift register 141 (on / off data corresponding to each heating resistor) by a latch signal (LATCH). The data held in the latch flip-flop 142 is output toward one input terminal of the AND gates G1 to Gn. A strobe signal (STROBE) is input to the other input terminals of the AND gates G1 to Gn.

図９に示す従来のプリンタでは、ホストコンピュータ１０２からのＹＭＣ（イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ））等の画像データは、主制御部１１１の管理の基に取り込まれ、入力バッファ１１２に一旦保存される。そして、入力バッファ１１２から１水平ライン分の画像データが読み出され、プリント用画像データ生成部１１３に送られる。プリント用画像データ生成部１１３により、インクリボンに対応したプリント用画像データが生成される。   In the conventional printer shown in FIG. 9, image data such as YMC (yellow (Y), magenta (M), cyan (C)) from the host computer 102 is taken in based on the management of the main control unit 111 and input. Once stored in the buffer 112. Then, image data for one horizontal line is read from the input buffer 112 and sent to the print image data generation unit 113. The print image data generation unit 113 generates print image data corresponding to the ink ribbon.

プリント用画像データ生成部１１３からの１水平ライン分の画像データは、サーマルヘッド駆動データ生成部１１４に送られる。サーマルヘッド駆動データ生成部１１４で、オン・オフデータが形成される。   Image data for one horizontal line from the print image data generation unit 113 is sent to the thermal head drive data generation unit 114. On / off data is formed by the thermal head drive data generation unit 114.

すなわち、各発熱抵抗体Ｒ１〜Ｒｎの通電時間を一定とした場合、発熱抵抗体Ｒ１〜Ｒｎの発熱量は、通電回数により階調を制御できる。したがって、例えば画像データが１０ビットであれば、１０２３回、発熱抵抗体Ｒ１〜Ｒｎを繰り返して通電することで、１０ビットの階調が表現できる。   That is, when the energization time of each of the heating resistors R1 to Rn is constant, the amount of heat generated by the heating resistors R1 to Rn can be controlled by the number of energizations. Therefore, for example, if the image data is 10 bits, a 10-bit gradation can be expressed by energizing the heating resistors R1 to Rn repeatedly 1023 times.

サーマルヘッド駆動データ生成部１１４からのオン・オフデータは、シフトレジスタ１４１に送られ、シフトレジスタ１４１でシリアル・パラレル変換されて、シフトレジスタ１４１に展開される。ラッチ信号（ＬＡＴＣＨ）がローレベルになるタイミングで、このオン・オフデータがラッチ用フリップフロップ１４２に取り込まれる。そして、ストローブ信号（ＳＴＲＯＢＥ）がローレベルになる。このストローブ信号（ＳＴＲＯＢＥ）がローレベルになると、ラッチ用フリップフロップ１４２の出力信号がトランジスタＴｒ１〜Ｔｒｎのベース入力信号となる。これにより、ラッチ用フリップフロップ１４２の出力端子のうち、出力データ「１」の端子に（ＡＮＤゲートを介して）接続されるトランジスタＴｒ１〜Ｔｒｎがオンし、該トランジスタＴｒ１〜Ｔｒｎに接続された発熱抵抗体Ｒ１〜Ｒｎが電源Ｖ＋により駆動される。これにより、ストローブ信号（ＳＴＲＯＢＥ）がローレベルの間を発熱期間として、オン・オフデータに応じて、発熱抵抗体Ｒ１〜Ｒｎが発熱される。   On / off data from the thermal head drive data generation unit 114 is sent to the shift register 141, serial-parallel converted by the shift register 141, and developed in the shift register 141. This on / off data is taken into the latch flip-flop 142 at the timing when the latch signal (LATCH) becomes low level. Then, the strobe signal (STROBE) becomes low level. When this strobe signal (STROBE) becomes low level, the output signal of the latch flip-flop 142 becomes the base input signal of the transistors Tr1 to Trn. As a result, the transistors Tr1 to Trn connected to the output data “1” terminal (via the AND gate) among the output terminals of the latch flip-flop 142 are turned on, and the heat generated from the transistors Tr1 to Trn is connected. Resistors R1 to Rn are driven by a power supply V +. As a result, the heating resistors R1 to Rn are heated according to the on / off data while the strobe signal (STROBE) is in the low level as a heat generation period.

上述のように、１０２３回の通電処理を繰り返すと、１水平ラインのプリント処理が完了したことになる。１水平ラインのプリント処理が完了したら、１ドット用紙が送られ、上述と同様にした、次の水平ラインのプリント処理が行われる。ＹＭＣの各色について、上述の処理が行われて、１画面分のカラー画像のプリントが完了する。   As described above, when the energization process is repeated 1023 times, the printing process for one horizontal line is completed. When the printing process for one horizontal line is completed, 1-dot paper is sent, and the printing process for the next horizontal line is performed in the same manner as described above. The above-described processing is performed for each color of YMC, and printing of a color image for one screen is completed.

なお、階調の制御には、例えば、特許文献１に示されるように、パルス幅変調またはパルス数変調により、画像データ応じたパルス幅またはパルス数を持つパルスを発生し、このパルスを用いて個々の発熱抵抗体への発熱制御を行うようにしたものも知られている。
特許第３６０８８６３号明細書 For gradation control, for example, as shown in Patent Document 1, a pulse having a pulse width or pulse number corresponding to image data is generated by pulse width modulation or pulse number modulation, and this pulse is used. There is also known one that controls heat generation to individual heating resistors.
Japanese Patent No. 3608863

上述の従来のプリンタでは、サーマルヘッド１４０のユニットは、印字部の近傍に置かれる。このため、図１０に示すように、サーマルヘッド１４０とサーマルヘッド制御部１１５との間は、長い配線で引き回される。この配線からは、放射ノイズが発生する。データクロック信号（ＣＬＯＣＫ）の周波数が一定の場合には、この放射ノイズは、データクロック信号（ＣＬＯＣＫ）の整数倍に集中し、ノイズのエネルギーが特定周波数に集中することから、そのレベルも大きくなる。   In the conventional printer described above, the unit of the thermal head 140 is placed in the vicinity of the printing unit. For this reason, as shown in FIG. 10, the thermal head 140 and the thermal head control unit 115 are routed by a long wiring. Radiation noise is generated from this wiring. When the frequency of the data clock signal (CLOCK) is constant, the radiation noise is concentrated on an integral multiple of the data clock signal (CLOCK), and the noise energy is concentrated on a specific frequency. .

本発明は上記問題点を解決するためになされたものであり、その目的は、サーマルヘッドと、サーマルヘッド制御部と、それらの配線により生じる放射ノイズの影響を低減することができる、プリンタ、プリンの制御方法、プリンタの制御プログラムを提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a printer, a printer, and a printer that can reduce the influence of radiation noise generated by a thermal head, a thermal head control unit, and their wiring. And a printer control program.

上述の課題を解決するために、本発明に係るプリンタは、発熱抵抗体を主走査方向にライン配列したサーマルヘッドを用いて印刷を行うプリンタであって、システムクロックに基づいて所定の単位周波数のクロックを生成し、前記単位周波数のクロックから互いに異なる周波数の複数のクロックを生成し、周波数の異なる複数のクロックを順次選択して、複数の周波数に変化するデータクロック信号を生成するデータクロック周波数制御手段と、入力画像データに基づいてサーマルヘッドの各発熱抵抗体のオン・オフデータを生成するサーマルヘッド駆動データ生成手段と、サーマルヘッド駆動データ生成手段により生成された各発熱抵抗体のオン・オフデータを受信し、データクロック信号により、オン・オフデータを各発熱抵抗体に対応した位置に転送するシフトレジスタ手段と、シフトレジスタ手段に保持されたオン・オフデータを取り込むラッチ手段と、ラッチ手段に取り込まれたオン・オフデータにより発熱抵抗体を所定の単位時間通電する発熱抵抗体駆動手段とを備えるようにしたことを特徴とする。   In order to solve the above-described problems, a printer according to the present invention is a printer that performs printing using a thermal head in which heating resistors are lined in the main scanning direction, and has a predetermined unit frequency based on a system clock. Data clock frequency control that generates a clock, generates a plurality of clocks having different frequencies from the clock of the unit frequency, and sequentially selects a plurality of clocks having different frequencies to generate a data clock signal that changes to a plurality of frequencies. Means, thermal head drive data generating means for generating on / off data of each heating resistor of the thermal head based on input image data, and on / off of each heating resistor generated by the thermal head drive data generating means Data is received, and on / off data is supported for each heating resistor by data clock signal Shift register means for transferring to a predetermined position, latch means for taking on / off data held in the shift register means, and heating resistor for energizing the heating resistor for a predetermined unit time by the on / off data fetched by the latch means It is characterized by comprising body driving means.

上記の発明において、データクロック周波数制御手段は、１ストローブ期間内で複数の周波数に変化するように、周波数の異なる複数のクロックを順次選択するようにしたことを特徴とする。   In the above invention, the data clock frequency control means sequentially selects a plurality of clocks having different frequencies so as to change to a plurality of frequencies within one strobe period.

上記の発明において、データクロック周波数制御手段は、システムクロックを逓倍して所定の単位周波数のクロックを生成する手段と、システムクロックを逓倍して生成した所定の単位周波数のクロックを分周して複数の周波数のクロックを生成する複数の分周器と、複数の分周器から出力される複数の周波数のクロックを順次選択するセレクタとを備えるようにしたことを特徴とする。   In the above invention, the data clock frequency control means includes a means for multiplying the system clock to generate a clock of a predetermined unit frequency, and a plurality of clocks by dividing the clock of the predetermined unit frequency generated by multiplying the system clock. A plurality of frequency dividers for generating clocks of a plurality of frequencies, and a selector for sequentially selecting clocks of a plurality of frequencies output from the plurality of frequency dividers.

本発明に係るプリンタの制御方法は、発熱抵抗体を主走査方向にライン配列したサーマルヘッドを用いて印刷を行うプリンタの制御方法であって、システムクロックに基づいて周波数の異なる複数のクロックを生成し、周波数の異なる複数のクロックを順次選択して、複数の周波数に変化するデータクロック信号を生成し、入力画像データに基づいてサーマルヘッドの各発熱抵抗体のオン・オフデータを生成し、生成された各発熱抵抗体のオン・オフデータを、データクロック信号によりシフトレジスタ手段の各発熱抵抗体に対応した位置に転送し、シフトレジスタ手段に保持されたオン・オフデータをラッチ手段に取り込み、ラッチ手段に取り込まれたオン・オフデータにより発熱抵抗体を所定の単位時間通電するようにしたことを特徴とする。   A printer control method according to the present invention is a printer control method that performs printing using a thermal head in which heating resistors are lined in the main scanning direction, and generates a plurality of clocks having different frequencies based on a system clock. Then, a plurality of clocks with different frequencies are sequentially selected to generate a data clock signal that changes to a plurality of frequencies, and on / off data of each heating resistor of the thermal head is generated and generated based on the input image data. The ON / OFF data of each heating resistor is transferred to a position corresponding to each heating resistor of the shift register means by a data clock signal, and the ON / OFF data held in the shift register means is taken into the latch means, The heating resistor is energized for a predetermined unit time based on the on / off data captured in the latch means. That.

本発明に係るプリンタの制御プログラムは、発熱抵抗体を主走査方向にライン配列したサーマルヘッドを用いて印刷を行うプリンタの制御プログラムであって、システムクロックに基づいて周波数の異なる複数のクロックを生成し、周波数の異なる複数のクロックを順次選択して、複数の周波数に変化するデータクロック信号を生成するステップと、入力画像データに基づいてサーマルヘッドの各発熱抵抗体のオン・オフデータを生成し、生成された各発熱抵抗体のオン・オフデータを、データクロック信号によりシフトレジスタ手段の各発熱抵抗体に対応した位置に転送するステップと、シフトレジスタに保持されたオン・オフデータをラッチ手段に取り込み、ラッチ手段に取り込まれたオン・オフデータにより発熱抵抗体を所定の単位時間通電するステップとを含むようにしたことを特徴とする。   A printer control program according to the present invention is a printer control program that performs printing using a thermal head in which heating resistors are lined in the main scanning direction, and generates a plurality of clocks having different frequencies based on a system clock. Then, a plurality of clocks having different frequencies are sequentially selected to generate a data clock signal that changes to a plurality of frequencies, and on / off data of each heating resistor of the thermal head is generated based on the input image data. Transferring the generated on / off data of each heating resistor to a position corresponding to each heating resistor of the shift register means by a data clock signal; and latching the on / off data held in the shift register And the heating resistor is set to the specified unit time by the ON / OFF data stored in the latch means. It characterized in that it has to include a step of energizing.

本発明によれば、システムクロックに基づいて周波数の異なる複数のクロックを生成し、周波数の異なる複数のクロックを順次選択して、複数の周波数に変化するデータクロック信号を生成している。このため、データクロック信号により発生する放射ノイズが、特定の周波数（データクロック周波数の倍数の周波数）の位置で連続して発生することがなくなり、放射ノイズの周波数が分散され、サーマルヘッドと、サーマルヘッド制御部と、それらの配線により生じる放射ノイズの影響を低減することができる。   According to the present invention, a plurality of clocks having different frequencies are generated based on the system clock, and a plurality of clocks having different frequencies are sequentially selected to generate a data clock signal that changes to a plurality of frequencies. For this reason, the radiation noise generated by the data clock signal is not continuously generated at a specific frequency (a multiple of the data clock frequency), the frequency of the radiation noise is dispersed, and the thermal head and thermal It is possible to reduce the influence of radiation noise generated by the head controller and their wiring.

以下、本発明の実施の形態について図面を参照しながら説明する。図１は、本発明の実施の形態のプリンタ１の構成例を示す図であり、特に、サーマルヘッドの駆動回路の例を示した図である。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration example of a printer 1 according to an embodiment of the present invention, and more particularly, a diagram illustrating an example of a drive circuit for a thermal head.

図１において、主制御部１１は、ＣＰＵ等を含み、入力バッファ１２、プリント用画像データ生成部１３、サーマルヘッド駆動データ生成部１４、サーマルヘッド制御部１５、データクロックジェネレータ１６等に接続され、プリンタ１の全体を統括制御する。   In FIG. 1, a main control unit 11 includes a CPU and the like, and is connected to an input buffer 12, a print image data generation unit 13, a thermal head drive data generation unit 14, a thermal head control unit 15, a data clock generator 16, and the like. The overall control of the printer 1 is performed.

入力バッファ１２は、外部のホストコンピュータ（ＰＣ等）２からプリント対象となる画像を、ＹＭＣ（イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ））等の入力画像データにより受信し記憶する。   The input buffer 12 receives and stores an image to be printed from an external host computer (PC or the like) 2 as input image data such as YMC (yellow (Y), magenta (M), cyan (C)).

プリント用画像データ生成部１３は、外部から受信したＹＭＣ入力画像データを、インクリボンに対応したプリント用画像データに変換する。   The print image data generation unit 13 converts YMC input image data received from the outside into print image data corresponding to the ink ribbon.

サーマルヘッド駆動データ生成部１４は、プリント用画像データ生成部１３からプリント対象画像の画像データを受信し、該画像データを基にサーマルヘッド４０の発熱抵抗体Ｒ１〜Ｒｎをオン・オフ駆動するためのオン・オフデータ（ＤＡＴＡ）を生成し、サーマルヘッド４０に出力する。本発明の実施形態においては、一例として、図２に示すように、画像データは１０ビットとされており、この１０ビットの画像データ（ｂ０〜ｂ９）を、下位３ビット（ｂ０〜ｂ３）と、上位７ビット（ｂ３〜ｂ９）とに分けて、オン・オフデータを形成している。   The thermal head drive data generation unit 14 receives image data of an image to be printed from the print image data generation unit 13 and drives the heating resistors R1 to Rn of the thermal head 40 on / off based on the image data. ON / OFF data (DATA) is generated and output to the thermal head 40. In the embodiment of the present invention, as an example, as shown in FIG. 2, the image data is 10 bits, and the 10-bit image data (b0 to b9) is converted into the lower 3 bits (b0 to b3). On / off data is formed separately for the upper 7 bits (b3 to b9).

図１において、サーマルヘッド４０は、シフトレジスタ４１と、ラッチ用フリップフロップ４２と、発熱抵抗体Ｒ１〜Ｒｎと、ＡＮＤゲートＧ１〜Ｇｎと、トランジスタＴｒ１〜Ｔｒｎとを含み、サーマルヘッド駆動データ生成部１４から出力されるオン・オフデータに応じて、発熱抵抗Ｒ１〜Ｒｎを発熱させる。   In FIG. 1, a thermal head 40 includes a shift register 41, a latch flip-flop 42, heating resistors R1 to Rn, AND gates G1 to Gn, and transistors Tr1 to Trn, and a thermal head drive data generation unit. The heating resistors R1 to Rn are caused to generate heat in accordance with the on / off data output from 14.

サーマルヘッド制御部１５は、データクロックジェネレータ１６からのクロックを用いて、サーマルヘッド４０を加熱制御するための、ストローブ信号（ＳＴＲＯＢＥ）、ラッチ信号（ＬＡＴＣＨ）、データクロック信号（ＣＬＯＣＫ）を生成する。   The thermal head control unit 15 uses the clock from the data clock generator 16 to generate a strobe signal (STROBE), a latch signal (LATCH), and a data clock signal (CLOCK) for controlling the heating of the thermal head 40.

データクロックジェネレータ１６は、サーマルヘッド制御部１５に対するクロックを生成している。本発明の実施形態において、データクロックジェネレータ１６は、複数クロック周波数制御部１７を備えており、この複数周波クロック周波数制御部１７は、システムクロックに基づいて周波数の異なる複数のクロックを生成し、この周波数の異なる複数のクロックを順次選択して、複数の周波数に変化するデータクロック信号（ＣＬＯＣＫ）を生成する。   The data clock generator 16 generates a clock for the thermal head control unit 15. In the embodiment of the present invention, the data clock generator 16 includes a multiple clock frequency control unit 17, and the multiple frequency clock frequency control unit 17 generates a plurality of clocks having different frequencies based on the system clock. A plurality of clocks having different frequencies are sequentially selected to generate a data clock signal (CLOCK) that changes to a plurality of frequencies.

ストローブ信号（ＳＴＲＯＢＥ）は、サーマルヘッド４０の発熱抵抗体Ｒ１〜Ｒｎの通電時間を設定するものであり、サーマルヘッド制御部１５は、上位ビットの処理を行うときと、下位ビットの処理とを行うときとで、ストローブ信号（ＳＴＲＯＢＥ）のパルス幅を変えるようにしている。   The strobe signal (STROBE) sets the energization time of the heating resistors R1 to Rn of the thermal head 40, and the thermal head control unit 15 performs the processing of the upper bits and the processing of the lower bits. From time to time, the pulse width of the strobe signal (STROBE) is changed.

サーマルヘッド駆動データ生成部１４からの１水平ラインのオン・オフデータ（ＤＡＴＡ）は、サーマルヘッド４０のシフトレジスタ４１に送られる。このオン・オフデータ（ＤＡＴＡ）は、データクロック信号（ＣＬＯＣＫ）により、シフトレジスタ４１を転送され、シフトレジスタ４１には、１水平ライン分のオン・オフデータが各発熱抵抗体Ｒ１〜Ｒｎに対応する位置に展開される。サーマルヘッド制御部１５からのラッチ信号（ＬＡＴＣＨ）により、１水平ラインのオン・オフデータがシフトレジスタ４１からラッチ用フリップフロップ４２に取り込まれる。   On / off data (DATA) of one horizontal line from the thermal head drive data generation unit 14 is sent to the shift register 41 of the thermal head 40. The on / off data (DATA) is transferred to the shift register 41 by a data clock signal (CLOCK), and the on / off data for one horizontal line corresponds to each of the heating resistors R1 to Rn. It is expanded to the position to be. On / off data of one horizontal line is taken into the latch flip-flop 42 from the shift register 41 by the latch signal (LATCH) from the thermal head controller 15.

ラッチ用フリップフロップ４２に保持されたデータは、ＡＮＤゲートＧ１〜Ｇｎの一方の入力端子に向けて出力され、また、ＡＮＤゲートＧ１〜Ｇｎの他方の入力端子には、ストローブ信号（ＳＴＲＯＢＥ）が入力される。   The data held in the latch flip-flop 42 is output toward one input terminal of the AND gates G1 to Gn, and a strobe signal (STROBE) is input to the other input terminal of the AND gates G1 to Gn. Is done.

前述したように、ストローブ信号（ＳＴＲＯＢＥ）は、発熱抵抗体Ｒ１〜Ｒｎへの通電時間を設定するものである。ストローブ信号（ＳＴＲＯＢＥ）がローレベルの間では、ＡＮＤゲートＧ１〜Ｇｎが開き、ラッチ用フリップフロップ４２に保持されたオン・オフデータがＡＮＤゲートＧ１〜Ｇｎを介して、トランジスタＴｒ１〜Ｔｒｎのベースに送られる。このとき、オン・オフデータが「１」なら、トランジスタＴｒ１〜Ｔｒｎがオンになり、トランジスタＴｒ１〜Ｔｒｎに接続された発熱抵抗体Ｒ１〜Ｒｎが電源Ｖ＋により駆動され、発熱抵抗体Ｒ１〜Ｒｎが発熱する。オン・オフデータが「０」なら、トランジスタＴｒ１〜Ｔｒｎがオフになるため、発熱抵抗体Ｒ１〜Ｒｎは発熱しない。ストローブ信号（ＳＴＲＯＢＥ）がハイレベルになると、ＡＮＤゲートＧ１〜Ｇｎが閉じ、トランジスタＴｒ１〜Ｔｒｎがオフとなる。したがって、発熱抵抗体Ｒ１〜Ｒｎは、ストローブ信号（ＳＴＲＯＢＥ）がローレベルの期間、ラッチ用フリップフロップ４２に取り込まれたオン・オフデータがハイレベルかローレベルかに応じて駆動される。   As described above, the strobe signal (STROBE) sets the energization time to the heating resistors R1 to Rn. While the strobe signal (STROBE) is at the low level, the AND gates G1 to Gn are opened, and the ON / OFF data held in the latch flip-flop 42 is supplied to the bases of the transistors Tr1 to Trn via the AND gates G1 to Gn. Sent. At this time, if the on / off data is “1”, the transistors Tr1 to Trn are turned on, the heating resistors R1 to Rn connected to the transistors Tr1 to Trn are driven by the power source V +, and the heating resistors R1 to Rn are Fever. If the on / off data is “0”, the transistors Tr1 to Trn are turned off, and the heating resistors R1 to Rn do not generate heat. When the strobe signal (STROBE) becomes high level, the AND gates G1 to Gn are closed and the transistors Tr1 to Trn are turned off. Therefore, the heating resistors R1 to Rn are driven according to whether the on / off data fetched into the latch flip-flop 42 is high level or low level while the strobe signal (STROBE) is low level.

次に、本発明の実施の形態の動作について説明する。図１において、ホストコンピュータ２からのＹＭＣ（イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ））等の画像データは、主制御部１１の管理の基に取り込まれ、入力バッファ１２に一旦保存される。そして、入力バッファ１２から１水平ライン分の画像データが読み出され、プリント用画像データ生成部１３に送られる。プリント用画像データ生成部１３により、インクリボンに対応したプリント用画像データが生成される。   Next, the operation of the embodiment of the present invention will be described. In FIG. 1, image data such as YMC (yellow (Y), magenta (M), cyan (C)) from the host computer 2 is taken in based on the management of the main control unit 11 and temporarily stored in the input buffer 12. Is done. Then, image data for one horizontal line is read from the input buffer 12 and sent to the print image data generation unit 13. The print image data generation unit 13 generates print image data corresponding to the ink ribbon.

プリント用画像データ生成部１３からの１水平ライン分の画像データは、サーマルヘッド駆動データ生成部１４に送られる。サーマルヘッド駆動データ生成部１４で、オン・オフデータが形成される。このとき、各画像データから、下位ビットと上位ビットとに分けて、オン・オフデータが形成される。   Image data for one horizontal line from the print image data generation unit 13 is sent to the thermal head drive data generation unit 14. On / off data is formed by the thermal head drive data generation unit 14. At this time, on / off data is formed separately from each image data into lower bits and upper bits.

すなわち、各発熱抵抗体Ｒ１〜Ｒｎの通電時間を一定とした場合、発熱抵抗体Ｒ１〜Ｒｎの発熱量は、通電回数により階調を制御できる。しかしながら、この場合、１０ビットの１０２４階調の処理を行うのに、（２10−１＝１０２３回）、発熱抵抗体Ｒ１〜Ｒｎを繰り返して通電する処理が必要になる。 That is, when the energization time of each of the heating resistors R1 to Rn is constant, the amount of heat generated by the heating resistors R1 to Rn can be controlled by the number of energizations. However, in this case, in order to perform the 10-bit 1024 gradation processing (2 10 −1 = 1023 times), it is necessary to repeatedly energize the heating resistors R1 to Rn.

そこで、本発明の実施の形態では、図２に示したように、１０ビットの画像データを、下位３ビットと、上位７ビットとに分けて、発熱抵抗体Ｒ１〜Ｒｎを通電する処理を行うようにしている。このようにすると、同一の階調を表現するのに要する通電回数が減らせる。   Therefore, in the embodiment of the present invention, as shown in FIG. 2, the 10-bit image data is divided into the lower 3 bits and the upper 7 bits, and the process of energizing the heating resistors R1 to Rn is performed. I am doing so. In this way, the number of energizations required to express the same gradation can be reduced.

つまり、１０ビットの画像データ（ｂ０，ｂ１，…，ｂ９）を、下位３ビット（ｂ０，ｂ１，ｂ２）と上位７ビット（ｂ３，ｂ４，…，ｂ９）とに分けたとする。この場合、上位側の最下位となるビットｂ３が「１」になるのは、２3（＝８）階調目に当たる。したがって、上位７ビットでは、２3階調毎に、階調を変化させる必要がある。 That is, assume that 10-bit image data (b0, b1,..., B9) is divided into lower 3 bits (b0, b1, b2) and upper 7 bits (b3, b4,..., B9). In this case, the least significant bit b3 on the upper side is “1”, which corresponds to the 2 3 (= 8) gradation. Therefore, in the upper 7 bits, it is necessary to change the gradation every 2 3 gradations.

そこで、下位３ビットの処理を行うときには、通電時間をＴｌｓに設定し、上位７ビットの処理を行うときには、通電時間Ｔｕｓを、通電時間をＴｌｓの２3倍の（Ｔｕｓ＝２3×Ｔｌｓ）に設定する。 Therefore, when performing low-order 3 bits processing, sets the energization time Tls, when performing the processing of the upper seven bits, the energizing time Tus, the energizing time of Tls 2 3 times (Tus = 2 3 × Tls) Set to.

なお、ここでは、１０ビットの画像データを下位３ビットと上位７ビットとに分けているが、一般的に、ｍビットの画像データを、下位ｎビット、上位（ｍ−ｎ）ビットに分けたときには、Ｔｕｓ＝２n×Ｔｌｓの関係になるように、通電時間を設定すれば良い。 Here, 10-bit image data is divided into lower 3 bits and upper 7 bits, but in general, m-bit image data is divided into lower n bits and upper (mn) bits. In some cases, the energization time may be set so that Tus = 2 n × Tls.

図３は、１０ビットの画像データを、上位７ビットと、下位３ビットとに分けた場合の、下位ビット処理でのオン・オフデータ、及び上位ビット処理でのオン・オフデータである。例えば、画像データが（００００００１０１０）なら、下位ビットの処理で２回通電を行い、上位ビットの処理で１回通電を行えばよい。   FIG. 3 shows on / off data in lower bit processing and on / off data in upper bit processing when 10-bit image data is divided into upper 7 bits and lower 3 bits. For example, if the image data is (0000001010), the energization is performed twice in the lower bit processing and the energization is performed once in the upper bit processing.

以上のように、１０ビットの画像データを、下位３ビットと、上位７ビットとに分けて処理を行うと、下位ビットの処理で（２3−１＝７回）、上位ビットの処理で（２7−１＝１２７回）との、合計１３４回で、１０２４階調の処理を行えることになる。 As described above, when the 10-bit image data is divided into the lower 3 bits and the upper 7 bits, the lower bit processing (2 3 -1 = 7 times) and the upper bit processing ( 2 7 −1 = 127 times), a total of 134 times can be processed for 1024 gradations.

図１において、サーマルヘッド駆動データ生成部１４からのオン・オフデータ（ＤＡＴＡ）は、シフトレジスタ４１に送られ、シフトレジスタ４１でシリアル・パラレル変換されて、シフトレジスタ４１の各発熱抵抗体Ｒ１〜Ｒｎに対応する位置に展開される。ラッチ信号（ＬＡＴＣＨ）がローレベルになるタイミングで、このオン・オフデータがラッチ用フリップフロップ４２に取り込まれる。そして、ストローブ信号（ＳＴＲＯＢＥ）がローレベルの間に、ラッチ用フリップフロップ４２からトランジスタＴｒ１〜Ｔｒｎのベースに、オン・オフデータが送られる。これにより、ストローブ信号（ＳＴＲＯＢＥ）がローレベルの間を発熱期間として、オン・オフデータに応じて、発熱抵抗体Ｒ１〜Ｒｎが発熱される。   In FIG. 1, on / off data (DATA) from the thermal head drive data generation unit 14 is sent to the shift register 41, serial-parallel converted by the shift register 41, and each heating resistor R <b> 1 of the shift register 41. Expanded to a position corresponding to Rn. This on / off data is taken into the latch flip-flop 42 at the timing when the latch signal (LATCH) becomes low level. On / off data is sent from the latch flip-flop 42 to the bases of the transistors Tr1 to Trn while the strobe signal (STROBE) is at the low level. As a result, the heating resistors R1 to Rn are heated according to the on / off data while the strobe signal (STROBE) is in the low level as a heat generation period.

前述したように、１０ビットの画像データは、下位３ビットと上位７ビットとに分けて処理が行われる。先ず、ストローブ信号（ＳＴＲＯＢＥ）がローレベルとなる期間がＴｌｓに設定され、上述のようにして、下位ビットの処理が（２3−１＝７回）行われる。下位ビットの処理が終了すると、ストローブ信号（ＳＴＲＯＢＥ）がローレベルとなる期間がＴｕｓ（Ｔｕｓ＝２3×Ｔｌｓ）に設定され、上位ビットの処理が（２7−１＝１２７回）行われる。 As described above, 10-bit image data is processed by dividing it into lower 3 bits and upper 7 bits. First, the period during which the strobe signal (STROBE) is at a low level is set to Tls, and the processing of the lower bits is performed (2 3 -1 = 7 times) as described above. When the processing of the lower bits is completed, the period during which the strobe signal (STROBE) is at the low level is set to Tus (Tus = 2 3 × Tls), and the processing of the upper bits is performed (2 7 −1 = 127 times).

また、本発明の実施形態では、複数クロック周波数制御部１７により、システムクロックに基づいて周波数の異なる複数のクロックを生成し、この周波数の異なる複数のクロックを順次選択して、複数の周波数に変化するデータクロック信号（ＣＬＯＣＫ）を生成している。サーマルヘッド駆動データ生成部１４からのオン・オフデータ（ＤＡＴＡ）は、この複数の周波数に変化するデータクロック信号（ＣＬＯＣＫ）により、シフトレジスタ４１に転送される。   In the embodiment of the present invention, the multiple clock frequency control unit 17 generates a plurality of clocks having different frequencies based on the system clock, sequentially selects the plurality of clocks having different frequencies, and changes the frequency to a plurality of frequencies. A data clock signal (CLOCK) is generated. On / off data (DATA) from the thermal head drive data generation unit 14 is transferred to the shift register 41 by the data clock signal (CLOCK) that changes to the plurality of frequencies.

図４及び図５は、本発明の実施形態のプリンタでのデータ転送タイミングを示すタイミング図である。図４及び図５において、Ｔ０、Ｔ１、Ｔ２、…は、ストローブ期間を示し、１回の発熱抵抗体Ｒ１〜Ｒｎの駆動期間の単位となるものである。   4 and 5 are timing charts showing data transfer timings in the printer according to the embodiment of the present invention. 4 and 5, T0, T1, T2,... Indicate strobe periods and are units of driving periods of one heating resistor R1 to Rn.

図４（Ａ）に示すように、最初のストローブ期間Ｔ０で、サーマルヘッド駆動データ生成部１４から、１水平ライン分の１階調目の下位ビット処理のオン・オフデータＤＬ１がオン・オフデータ（ＤＡＴＡ）として出力される。サーマルヘッド制御部１５からは、図４（Ｂ）に示すようなデータクロック信号（ＣＬＯＣＫ）が出力され、このデータクロック信号（ＣＬＯＣＫ）により、１水平ライン分の１階調の下位ビット処理のオン・オフデータＤＬ１がシフトレジスタ４１に転送される。なお、このデータクロック信号（ＣＬＯＣＫ）は、後に説明するように、複数の周波数に変化している。ストローブ期間内のデータクロック信号（ＣＬＯＣＫ）のパルス数は、水平方向の画素数に対応している。ここでは、１水平ラインの画素数は「１２８」であり、１ストローブ期間でのデータクロック信号（ＣＬＯＣＫ）のパルス数は「１２８」となる。   As shown in FIG. 4A, in the first strobe period T0, the thermal head drive data generation unit 14 turns on / off data DL1 of the lower-order bit processing of the first gradation for one horizontal line from on / off data ( DATA). A data clock signal (CLOCK) as shown in FIG. 4B is output from the thermal head control unit 15, and this data clock signal (CLOCK) turns on the lower bit processing of one gradation for one horizontal line. The off data DL1 is transferred to the shift register 41. The data clock signal (CLOCK) changes to a plurality of frequencies as will be described later. The number of pulses of the data clock signal (CLOCK) within the strobe period corresponds to the number of pixels in the horizontal direction. Here, the number of pixels in one horizontal line is “128”, and the number of pulses of the data clock signal (CLOCK) in one strobe period is “128”.

次のストローブ期間Ｔ１で、図４（Ｃ）に示すように、ラッチ信号（ＬＡＴＣＨ）がローレベルになるタイミングで、図４（Ｄ）に示すように、１水平ライン分の１階調目の下位ビット処理のオン・オフデータＤＬ１がラッチ用フリップフロップ４２に取り込まれる。そして、図４（Ｅ）に示すように、ストローブ信号（ＳＴＲＯＢＥ）がローレベルとなる期間で、発熱抵抗体Ｒ１〜Ｒｎが通電される。このストローブ信号（ＳＴＲＯＢＥ）がローレベルとなる期間は、下位ビット処理の間では、Ｔｌｓに設定される。これにより、１水平ライン分の１階調の下位ビット処理のオン・オフデータＤＬ１によるプリント処理が行われる。また、このとき、図４（Ａ）に示すように、サーマルヘッド駆動データ生成部１４から、１水平ライン分の２階調目の下位ビット処理のオン・オフデータＤＬ２がデータ（ＤＡＴＡ）として出力され、データクロック信号（ＣＬＯＣＫ）（図４（Ｂ））により、サーマルヘッド駆動データ生成部１４から、１水平ライン分の２階調目の下位ビット処理のオン・オフデータＤＬ２がシフトレジスタ４１に転送される。   In the next strobe period T1, as shown in FIG. 4C, when the latch signal (LATCH) becomes low level, as shown in FIG. Bit processing ON / OFF data DL1 is taken into the latch flip-flop 42. Then, as shown in FIG. 4E, the heating resistors R1 to Rn are energized during the period when the strobe signal (STROBE) is at a low level. The period during which the strobe signal (STROBE) is at a low level is set to Tls during the low-order bit processing. As a result, the print processing is performed by the on / off data DL1 of the lower-order bit processing of one gradation for one horizontal line. At this time, as shown in FIG. 4A, the thermal head drive data generation unit 14 outputs the ON / OFF data DL2 for the lower-order bit processing of the second gradation for one horizontal line as data (DATA). In response to the data clock signal (CLOCK) (FIG. 4B), the on / off data DL2 of the lower-order bit processing of the second gradation for one horizontal line is transferred from the thermal head drive data generation unit 14 to the shift register 41. The

次のストローブ期間Ｔ２で、図４（Ｃ）に示すように、ラッチ信号（ＬＡＴＣＨ）がローレベルになるタイミングで、図４（Ｄ）に示すように、１水平ライン分の２階調目の下位ビット処理のオン・オフデータＤＬ２がラッチ用フリップフロップ４２に取り込まれる。そして、図４（Ｅ）に示すように、ストローブ信号（ＳＴＲＯＢＥ）がローレベルとなる期間で、発熱抵抗体Ｒ１〜Ｒｎが通電される。このストローブ信号（ＳＴＲＯＢＥ）がローレベルとなる期間は、Ｔｌｓに設定される。これにより、１水平ライン分の２階調の下位ビット処理のオン・オフデータＤＬ２によるプリント処理が行われる。また、このとき、図４（Ａ）に示すように、サーマルヘッド駆動データ生成部１４から、１水平ライン分の３階調目の下位ビット処理のオン・オフデータＤＬ３がデータ（ＤＡＴＡ）として出力され、データクロック信号（ＣＬＯＣＫ）（図４（Ｂ））により、サーマルヘッド駆動データ生成部１４から、１水平ライン分の３階調目の下位ビットオン・オフデータＤＬ３がシフトレジスタ４１に転送される。以下、同様の処理が下位ビットの階調処理分だけ繰り返して行われる。   In the next strobe period T2, as shown in FIG. 4C, when the latch signal (LATCH) becomes low level, as shown in FIG. Bit processing ON / OFF data DL2 is taken into the latch flip-flop 42. Then, as shown in FIG. 4E, the heating resistors R1 to Rn are energized during the period when the strobe signal (STROBE) is at a low level. The period during which the strobe signal (STROBE) is at a low level is set to Tls. As a result, the print processing is performed by the on / off data DL2 of the low-order bit processing of two gradations for one horizontal line. At this time, as shown in FIG. 4A, the thermal head drive data generation unit 14 outputs the ON / OFF data DL3 of the lower-order bit processing of the third gradation for one horizontal line as data (DATA). In response to the data clock signal (CLOCK) (FIG. 4B), the lower bit on / off data DL3 of the third gradation for one horizontal line is transferred from the thermal head drive data generation unit 14 to the shift register 41. Thereafter, the same processing is repeated for the lower bit gradation processing.

図５において、ストローブ期間Ｔ７になると、サーマルヘッド駆動データ生成部１４から、１水平ライン分の１階調目の上位ビット処理のオン・オフデータＤＨ１がデータ（ＤＡＴＡ）として出力され、ストローブ期間Ｔ８では、図５（Ｃ）に示すように、ラッチ信号（ＬＡＴＣＨ）がローレベルになるタイミングで、図５（Ｄ）に示すように、１水平ライン分の１階調目の上位ビット処理のオン・オフデータＤＨ１がラッチ用フリップフロップ４２に取り込まれる。そして、図５（Ｅ）に示すように、ストローブ信号（ＳＴＲＯＢＥ）がローレベルとなる期間で、発熱抵抗体Ｒ１〜Ｒｎが通電される。このストローブ信号（ＳＴＲＯＢＥ）がローレベルになる期間Ｔｕｓは、下位ビット処理の時の期間Ｔｌｓの２3倍の（Ｔｕｓ＝２3×Ｔｌｓ）に設定される。これにより、１水平ライン分の１階調の上位ビット処理のオン・オフデータＤＨ１によるプリント処理が行われる。また、このとき、図５（Ａ）に示すように、サーマルヘッド駆動データ生成部１４から、１水平ライン分の２階調目の上位ビット処理のオン・オフデータＤＨ２がデータ（ＤＡＴＡ）として出力され、データクロック信号（ＣＬＯＣＫ）（図５（Ｂ））により、サーマルヘッド駆動データ生成部１４から、１水平ライン分の２階調目の上位ビット処理のオン・オフデータＤＨ２がシフトレジスタ４１に転送される。以下、同様の処理が上位ビットの階調数分だけ、繰り返して行われる。 In FIG. 5, when the strobe period T7 is reached, the thermal head drive data generation unit 14 outputs on / off data DH1 for the upper bit processing of the first gradation for one horizontal line as data (DATA), and the strobe period T8. Then, as shown in FIG. 5C, at the timing when the latch signal (LATCH) becomes low level, as shown in FIG. 5D, the upper bit processing of the first gradation for one horizontal line is turned on. Off data DH1 is taken into the latch flip-flop 42. Then, as shown in FIG. 5E, the heating resistors R1 to Rn are energized during the period when the strobe signal (STROBE) is at a low level. The period strobe signal (STROBE) is at a low level Tus is set to the period Tls when the lower bit processing 2 3 times (Tus = 2 3 × Tls). As a result, print processing is performed using the on / off data DH1 of the upper bit processing of one gradation for one horizontal line. At this time, as shown in FIG. 5A, the thermal head drive data generation unit 14 outputs the ON / OFF data DH2 of the upper bit processing of the second gradation for one horizontal line as data (DATA). On the basis of the data clock signal (CLOCK) (FIG. 5B), the ON / OFF data DH2 of the upper bit processing of the second gradation for one horizontal line is transferred from the thermal head drive data generation unit 14 to the shift register 41. Transferred. Thereafter, the same processing is repeated for the number of upper bit gradations.

ここでは、１０ビットの画像データが下位３ビットと上位７ビットとに分けられているので、下位ビットの処理では、７回の通電処理が行われ、上位ビットの処理では、１２７回の通電処理が行われ、合計、１３４回の通電処理が行われる。これにより、１水平ライン分の画像のプリントが終了する。１水平ライン分の画像のプリントが終了すると、１ドットだけ、垂直方向に紙が送られ、次ライン分の画像のプリント処理が同様に行われる。そして、１画面分の処理が終了すると、次の色の画像データにより、同様の処理が行われる。   Here, since the 10-bit image data is divided into the lower 3 bits and the upper 7 bits, the energization process is performed 7 times in the lower bit process, and the energization process is performed 127 times in the upper bit process. In total, 134 energization processes are performed. Thereby, the printing of the image for one horizontal line is completed. When the printing of the image for one horizontal line is completed, the paper is sent in the vertical direction by one dot, and the printing process for the image for the next line is similarly performed. When the processing for one screen is completed, the same processing is performed with the next color image data.

前述したように、本発明の実施形態では、データクロックジェネレータ１６は、サーマルヘッド制御部１５に対するクロックを生成している。本発明の実施形態においては、データクロックジェネレータ１６に、複数クロック周波数制御部１７が設けられており、クロックの周波数が変化するようになっている。   As described above, in the embodiment of the present invention, the data clock generator 16 generates a clock for the thermal head controller 15. In the embodiment of the present invention, the data clock generator 16 is provided with a multiple clock frequency control unit 17 so that the clock frequency changes.

図６は、データクロックジェネレータ１６の複数クロック周波数制御部１７の一例である。図６において、ＰＬＬ回路５１には、例えば５０ＭＨｚのシステムクロックが供給される。ＰＬＬ回路５１で、この５０ＭＨｚのシステムクロックが２逓倍され、１００ＭＨｚの単位周波数のクロックが生成される。ＰＬＬ回路５１からの１００ＭＨｚの単位周波数のクロックは、１／４分周器５２、１／５分周器５３、１／６分周器５４で分周され、１／４分周器５２、１／５分周器５３、１／６分周器５４からは、それぞれ、２５ＭＨｚ、２０ＭＨｚ、１６．７ＭＨｚの周波数のクロックが出力される。この２５ＭＨｚ、２０ＭＨｚ、１６．７ＭＨｚの周波数のクロックは、セレクタ５５で選択されて、出力される。セレクタ５５からのクロックは、カウンタ５６でカウントされる。このカウント値に応じて、セレクタ５５が切り替えられる。   FIG. 6 is an example of the multiple clock frequency control unit 17 of the data clock generator 16. In FIG. 6, for example, a system clock of 50 MHz is supplied to the PLL circuit 51. The PLL circuit 51 multiplies the 50 MHz system clock by 2 to generate a 100 MHz unit frequency clock. A clock with a unit frequency of 100 MHz from the PLL circuit 51 is divided by a 1/4 divider 52, a 1/5 divider 53, and a 1/6 divider 54, and the 1/4 dividers 52, 1 Clocks with frequencies of 25 MHz, 20 MHz, and 16.7 MHz are output from the / 5 frequency divider 53 and the 1/6 frequency divider 54, respectively. The clocks having the frequencies of 25 MHz, 20 MHz, and 16.7 MHz are selected by the selector 55 and output. The clock from the selector 55 is counted by the counter 56. The selector 55 is switched according to this count value.

すなわち、図４（Ｂ）及び図５（Ｂ）に示したように、１ストローブ期間内のデータクロック信号（ＣＬＯＣＫ）のパルス数は、水平方向の画素数に対応しており、ここでは、１水平ラインの画素数は「１２８」である。図７に示すように、この１ストローブ期間でのデータクロック信号（ＣＬＯＣＫ）のパルス数がカウントされ、このカウント値に応じて、データクロック信号（ＣＬＯＣＫ）の周波数が順次切り替えられる。例えば、データクロック信号（ＣＬＯＣＫ）のカウント値が「０」〜「４１」では、クロック周波数が１６．７ＭＨｚに設定され、データクロック信号（ＣＬＯＣＫ）のカウント値が「４２」〜「８３」では、クロック周波数が２５ＭＨｚに設定され、データクロック信号（ＣＬＯＣＫ）のカウント値が「８４」〜「１２７」では、クロック周波数が２０ＭＨｚに設定される。   That is, as shown in FIGS. 4B and 5B, the number of pulses of the data clock signal (CLOCK) within one strobe period corresponds to the number of pixels in the horizontal direction. The number of pixels in the horizontal line is “128”. As shown in FIG. 7, the number of pulses of the data clock signal (CLOCK) in this one strobe period is counted, and the frequency of the data clock signal (CLOCK) is sequentially switched according to this count value. For example, when the count value of the data clock signal (CLOCK) is “0” to “41”, the clock frequency is set to 16.7 MHz, and when the count value of the data clock signal (CLOCK) is “42” to “83”, When the clock frequency is set to 25 MHz and the count value of the data clock signal (CLOCK) is “84” to “127”, the clock frequency is set to 20 MHz.

本発明の実施形態では、上述のように、ＰＬＬ回路５１で、周波数５０ＭＨｚのシステムクロックを２逓倍して１００ＭＨｚの単位周波数のクロックを生成してから、分周器５２〜５４で分周して、複数の周波数のクロックを生成している。このように、システムクロックを２逓倍して単位周波数のクロックを生成すると、必要な周波数に変化するクロックを生成できる。   In the embodiment of the present invention, as described above, the PLL circuit 51 doubles the system clock having a frequency of 50 MHz to generate a clock having a unit frequency of 100 MHz, and then the frequency is divided by the frequency dividers 52 to 54. Generates multiple frequency clocks. In this way, when a system frequency clock is generated by multiplying the system clock by two, a clock that changes to a necessary frequency can be generated.

つまり、５０ＭＨｚのシステムクロックを直接分周した結果できるクロックは、５０／２＝２５ＭＨｚ、５０／３＝１６．７ＭＨｚ、５０／４＝１２．５ＭＨｚ、…である。これに対して、５０ＭＨｚのシステムクロックを２逓倍して１００ＭＨｚの単位周波数のクロックを生成して分周すると、分周した結果できるクロックは、１００／２＝５０ＭＨｚ、１００／３＝３３．３ＭＨｚ、１００／４＝２５ＭＨｚ、１００／５＝２０ＭＨｚ、１００／６＝１６．７ＭＨｚ、１００／８＝１２．５ＭＨｚ…となり、３３．３ＭＨｚのクロック、２５ＭＨｚのクロック、２０ＭＨｚのクロック、１６．７ＭＨｚのクロック、１２．５ＭＨｚのクロックが利用可能となる。   That is, clocks that can be obtained as a result of directly dividing the 50 MHz system clock are 50/2 = 25 MHz, 50/3 = 16.7 MHz, 50/4 = 12.5 MHz, and so on. On the other hand, when the system clock of 50 MHz is multiplied by 2 to generate and divide the clock of the unit frequency of 100 MHz, the clock that can be obtained as a result of the division is 100/2 = 50 MHz, 100/3 = 33.3 MHz, 100/4 = 25 MHz, 100/5 = 20 MHz, 100/6 = 16.7 MHz, 100/8 = 12.5 MHz, and so on, 33.3 MHz clock, 25 MHz clock, 20 MHz clock, 16.7 MHz clock, A 12.5 MHz clock is available.

なお、ここでは、データクロック信号（ＣＬＯＣＫ）をカウンタ５６でカウントして、データクロック信号（ＣＬＯＣＫ）の周波数を順次切り替えているが、データクロック信号（ＣＬＯＣＫ）の数を主制御部１１でカウントし、主制御部１１の指令の下に、データクロック信号（ＣＬＯＣＫ）の周波数を順次切り替えるようにしても良い。   Here, the data clock signal (CLOCK) is counted by the counter 56 and the frequency of the data clock signal (CLOCK) is sequentially switched. However, the number of the data clock signals (CLOCK) is counted by the main control unit 11. The frequency of the data clock signal (CLOCK) may be sequentially switched under the command of the main control unit 11.

また、ここでは、データクロック信号（ＣＬＯＣＫ）のパルス数をカウントして、データクロック信号（ＣＬＯＣＫ）の周波数を順次切り替えているが、システムクロックをカウントして、データクロック信号（ＣＬＯＣＫ）の周波数を順次切り替えるようにしても良い。   Here, the number of pulses of the data clock signal (CLOCK) is counted and the frequency of the data clock signal (CLOCK) is sequentially switched. However, the frequency of the data clock signal (CLOCK) is counted by counting the system clock. You may make it switch sequentially.

図８は、本発明の実施形態の処理をフローチャートで示したものである。図８において、主制御部１１は、１水平ラインのデータの転送回数ＳＣｎを（Ｓｃｎ＝０）に初期化し、プリントライン数ＰＬｎを（ＰＬｎ＝０）に初期化し、プリントカラーＰＣｎを（ＰＣｎ＝０）に初期化して、サーマルヘッド駆動データ生成部１４から、１水平ライン目のデータ転送を開始する（ステップＳ１）。なお、プリントカラーＰＣｎは、Ｙ、Ｍ、Ｃの各色を示す。   FIG. 8 is a flowchart showing the processing of the embodiment of the present invention. In FIG. 8, the main control unit 11 initializes the number of transfer times SCn of one horizontal line to (Scn = 0), initializes the number of print lines PLn to (PLn = 0), and sets the print color PCn to (PCn = 0) and data transfer for the first horizontal line is started from the thermal head drive data generation unit 14 (step S1). The print color PCn indicates Y, M, and C colors.

そして、主制御部１１は、通電時間（ストローブ信号（ＳＴＲＯＢＥ）のローレベル期間をＴｌｓに設定し（ステップＳ２）、データクロック信号（ＣＬＯＣＫ）のカウント数ＰＬＳｎを（ＰＬＳｎ＝０）に初期化する（ステップＳ３）。そして、主制御部１１は、データクロック信号（ＣＬＯＣＫ）のカウント数ＰＬＳｎが「４１」以下であるかどうかを判定する（ステップＳ４）。主制御部１１は、データクロック信号（ＣＬＯＣＫ）のカウント数ＰＬＳｎが「４１」以下でないと判定した場合、データクロック信号（ＣＬＯＣＫ）のカウント数ＰＬＳｎが「４２」〜「８３」であるかどうかを判定する（ステップＳ５）。   Then, the main control unit 11 sets the energization time (low level period of the strobe signal (STROBE) to Tls (step S2), and initializes the count number PLSn of the data clock signal (CLOCK) to (PLSn = 0). (Step S3) Then, the main control unit 11 determines whether or not the count number PLSn of the data clock signal (CLOCK) is equal to or less than “41” (step S4). When it is determined that the count number PLSn of (CLOCK) is not less than “41”, it is determined whether the count number PLSn of the data clock signal (CLOCK) is “42” to “83” (step S5).

また、主制御部１１は、ステップＳ４で、データクロック信号（ＣＬＯＣＫ）のカウント数ＰＬＳｎが「４１」以下であると判定した場合、複数クロック周波数制御部１７においてデータクロック信号（ＣＬＯＣＫ）の周波数を１６．７ＭＨｚに設定する（ステップＳ６）。そして、主制御部１１は、ステップＳ５で、データクロック信号（ＣＬＯＣＫ）のカウント数ＰＬＳｎが「４２」〜「８３」であると判定した場合、複数クロック周波数制御部１７においてデータクロック信号（ＣＬＯＣＫ）の周波数を２５ＭＨｚに設定し（ステップＳ７）、それ以外と判定すると、データクロック信号（ＣＬＯＣＫ）の周波数を２０ＭＨｚに設定する（ステップＳ８）。   When the main control unit 11 determines in step S4 that the count number PLSn of the data clock signal (CLOCK) is “41” or less, the multiple clock frequency control unit 17 sets the frequency of the data clock signal (CLOCK). It is set to 16.7 MHz (step S6). When the main control unit 11 determines in step S5 that the count number PLSn of the data clock signal (CLOCK) is “42” to “83”, the multiple clock frequency control unit 17 performs the data clock signal (CLOCK). Is set to 25 MHz (step S7), and if determined to be other than that, the frequency of the data clock signal (CLOCK) is set to 20 MHz (step S8).

さらに、主制御部１１は、設定されたデータクロック信号（ＣＬＯＣＫ）により、サーマルヘッド駆動データ生成部１４から、オン・オフデータをシフトレジスタ４１に転送し（ステップＳ９）、データの転送が完了したら、データクロック信号（ＣＬＯＣＫ）のカウント数ＰＬＳｎをインクリメントする（ステップＳ１０）。そして、主制御部１１は、転送クロックのカウント数ＰＬＳｎが、１水平ラインの画素数に相当する「１２７」以下であるかどうかを判定する（ステップＳ１１）。主制御部１１は、転送クロックのカウント数ＰＬＳｎが「１２７」以下であると判定した場合、ステップＳ４にリターンする。   Further, the main control unit 11 transfers the on / off data from the thermal head drive data generation unit 14 to the shift register 41 in accordance with the set data clock signal (CLOCK) (step S9), and when the data transfer is completed. The count number PLSn of the data clock signal (CLOCK) is incremented (step S10). Then, the main control unit 11 determines whether or not the transfer clock count PLSn is equal to or smaller than “127” corresponding to the number of pixels of one horizontal line (step S11). When determining that the transfer clock count PLSn is equal to or smaller than “127”, the main control unit 11 returns to step S4.

以上の処理を繰り返すことにより、１水平ラインの画素数分のオン・オフデータがシフトレジスタ４１に展開される。このとき、ステップＳ４〜Ｓ８の処理により、データクロック信号（ＣＬＯＣＫ）のカウント数ＰＬＳｎが「４１」以下なら、データクロック信号（ＣＬＯＣＫ）の周波数は１６．７ＭＨｚに設定され、データクロック信号（ＣＬＯＣＫ）のカウント数ＰＬＳｎが「４２」〜「８３」なら、データクロック信号（ＣＬＯＣＫ）の周波数は２５ＭＨｚに設定され、それ以外なら、データクロック信号（ＣＬＯＣＫ）の周波数が２０ＭＨｚに設定される。これにより、１ストローブ期間の１２８パルスのデータクロック信号（ＣＬＯＣＫ）のうち、最初の１／３では、クロック周波数が１６．７ＭＨｚに設定され、次の１／３では、クロック周波数が２５ＭＨｚに設定され、最後の１／３では、クロック周波数が２０ＭＨｚに設定されて、データが転送され、１ストローブ期間内で、データクロック信号（ＣＬＯＣＫ）の周波数が順次複数に変化する。   By repeating the above processing, ON / OFF data for the number of pixels of one horizontal line is developed in the shift register 41. At this time, if the count PLSn of the data clock signal (CLOCK) is equal to or less than “41” by the processing of steps S4 to S8, the frequency of the data clock signal (CLOCK) is set to 16.7 MHz, and the data clock signal (CLOCK) If the count number PLSn is “42” to “83”, the frequency of the data clock signal (CLOCK) is set to 25 MHz. Otherwise, the frequency of the data clock signal (CLOCK) is set to 20 MHz. As a result, out of 128 data clock signals (CLOCK) of one strobe period, the clock frequency is set to 16.7 MHz in the first 1/3, and the clock frequency is set to 25 MHz in the next 1/3. In the last 1/3, the clock frequency is set to 20 MHz, data is transferred, and the frequency of the data clock signal (CLOCK) sequentially changes to a plurality within one strobe period.

また、主制御部１１は、ステップＳ１１で、転送クロックのカウント数ＰＬＳｎが１水平ラインの画素数である「ＰＬＳｎ＝１２８」と判定した場合、ラッチ用フリップフロップ４２に１水平ライン分のオン・オフデータを取り込み、ストローブ信号（ＳＴＲＯＢＥ）をローレベルとして、発熱抵抗体Ｒ１〜Ｒｎを発熱させる処理を行う（ステップＳ１２）。そして、主制御部１１は、データの転送回数ＳＣｎをインクリメントし（ステップＳ１３）、データの転送回数ＳＣｎが「７」以下かどうかを判定する（ステップＳ１４）。   If the main control unit 11 determines in step S11 that the transfer clock count PLSn is “PLSn = 128”, which is the number of pixels in one horizontal line, the main flip-flop 42 is turned on / off for one horizontal line. The off data is taken in and the strobe signal (STROBE) is set to the low level to cause the heating resistors R1 to Rn to generate heat (step S12). The main control unit 11 then increments the data transfer count SCn (step S13), and determines whether the data transfer count SCn is equal to or less than “7” (step S14).

主制御部１１は、１水平ラインのデータの転送回数ＳＣｎが「７」以下であると判定した場合、ステップＳ２にリターンし、上述の処理を繰り返して行う。   If the main control unit 11 determines that the number of transfer times SCn of one horizontal line is “7” or less, the main control unit 11 returns to step S2 and repeats the above processing.

以上の処理により、下位ビットの通電処理が行われる。そして、下位３ビットの処理が終了すると、ステップＳ１４で、１水平ラインのデータの転送回数ＳＣｎが「ＳＣｎ≧８」と判定される。   With the above processing, the lower-bit energization processing is performed. When the processing of the lower 3 bits is completed, it is determined in step S14 that the number of transfers SCn of data for one horizontal line is “SCn ≧ 8”.

主制御部１１は、ステップＳ１４で、１水平ラインのデータの転送回数ＳＣｎが「ＳＣｎ≧８」と判定した場合、さらにデータの転送回数ＳＣｎが「１３３」以下であるかを判定する（ステップＳ１５）。そして、主制御部１１は、データの転送回数ＳＣｎが「１３３」以下であると判定すると、通電時間（ストローブ信号（ＳＴＲＯＢＥ）のローレベル期間）をＴｕｓに設定して（ステップＳ１６）、ステップＳ３にリターンする。   When the main controller 11 determines in step S14 that the number of transfers SCn of one horizontal line is “SCn ≧ 8”, the main controller 11 further determines whether the number of transfers SCn of data is “133” or less (step S15). ). When the main control unit 11 determines that the number of data transfers SCn is “133” or less, the main control unit 11 sets the energization time (low level period of the strobe signal (STROBE)) to Tus (step S16), and step S3. Return to

ステップＳ３〜ステップＳ１６の処理を繰り返すことにより、通電処理が行われる。下位ビットの処理では、７回の通電処理が行われ、上位ビットの処理では、１２７回の通電処理が行われるので、１水平ラインの処理が終了すると、データの転送回数が１３４回となる。   The energization process is performed by repeating the processes of steps S3 to S16. In the lower bit processing, the energization processing is performed seven times, and in the upper bit processing, the energization processing is performed 127 times. Therefore, when the processing for one horizontal line is completed, the number of times of data transfer is 134.

さらに、主制御部１１は、ステップＳ１５で、データの転送回数ＳＣｎが「ＳＣｎ＝１３４」と判定した場合、１水平ラインのデータの転送回数ＳＣｎを（ＳＣｎ＝０）とし、プリントライン数ＰＬｎをインクリメントして、サーマルヘッド駆動データ生成部１４から、次の水平ラインのデータ転送を開始する（ステップＳ１７）。   Further, when the main controller 11 determines in step S15 that the data transfer count SCn is “SCn = 134”, the main controller 11 sets the data transfer count SCn of one horizontal line to (SCn = 0) and sets the print line count PLn. The data is incremented and data transfer of the next horizontal line is started from the thermal head drive data generation unit 14 (step S17).

そして、主制御部１１は、プリントライン数ＰＬｎが、垂直方向の画素数に相当する「１２３９）以下か」どうかを判定する（ステップＳ１８）。主制御部１１は、プリントライン数ＰＬｎが、「１２３９」以下であると判定すると、ステップＳ２にリターンして、前述と同様に、次ラインのプリント処理を行う。   Then, the main control unit 11 determines whether or not the number of print lines PLn is “1239) or less corresponding to the number of pixels in the vertical direction” (step S18). If the main control unit 11 determines that the number of print lines PLn is equal to or smaller than “1239”, the main control unit 11 returns to step S2 and performs the print processing for the next line as described above.

以上の処理を繰り返し、１画面のプリント処理が行われると、ステップＳ１３で、プリントライン数ＰＬｎが「ＰＬｎ＝１２４０」と判定される。主制御部１１は、プリントライン数ＰＬｎが「１２４０」と判定した場合、１水平ラインのデータの転送回数ＳＣｎを（Ｓｃｎ＝０）にし、プリントライン数ＰＬｎを（ＰＬｎ＝０）にし、プリントカラーＰＣｎをインクリメントして、次色の１水平ライン目のデータ転送を開始する（ステップＳ１９）。   When the above process is repeated and one screen print process is performed, the number of print lines PLn is determined to be “PLn = 1240” in step S13. When determining that the number of print lines PLn is “1240”, the main control unit 11 sets the number of transfer times SCn of one horizontal line to (Scn = 0), sets the number of print lines PLn to (PLn = 0), and sets the print color. PCn is incremented and data transfer for the first horizontal line of the next color is started (step S19).

そして、主制御部１１は、プリントカラーＰＣｎが「２」（Ｙ、Ｍ、Ｃの各色の場合）以下かどうかを判定する（ステップＳ２０）。主制御部１１は、プリントカラーＰＣｎが「２」以下であると判定すると、ステップＳ２にリターンして、前述と同様に、次ラインのプリント処理を行う。   Then, the main control unit 11 determines whether or not the print color PCn is “2” (in the case of each color of Y, M, and C) or less (step S20). If the main control unit 11 determines that the print color PCn is “2” or less, the main control unit 11 returns to step S <b> 2 and performs print processing for the next line as described above.

Ｙ、Ｍ、Ｃの各色の画像のプリントが終了すると、ステップＳ２０で、プリントカラーＰＣｎが「ＰＣｎ＝３」と判定される。主制御部１１は、プリントカラーＰＣｎが「ＰＣｎ＝３」と判定すると、１画面分のプリントを終了する。   When the printing of the Y, M, and C color images is completed, the print color PCn is determined to be “PCn = 3” in step S20. When the main control unit 11 determines that the print color PCn is “PCn = 3”, the printing for one screen is completed.

以上説明したように、本発明の実施形態では、１ストローブ期間の１２８パルスのデータクロック信号（ＣＬＯＣＫ）のうち、最初の１／３では、クロック周波数が１６．７ＭＨｚに設定され、次の１／３では、クロック周波数が２５ＭＨｚに設定され、最後の１／３では、クロック周波数が２０ＭＨｚに設定されて、データが転送される。   As described above, in the embodiment of the present invention, the clock frequency is set to 16.7 MHz in the first 1/3 out of 128 data clock signals (CLOCK) in one strobe period, and the next 1 / In 3, the clock frequency is set to 25 MHz, and in the last third, the clock frequency is set to 20 MHz and data is transferred.

サーマルヘッド４０のユニットは印字部の近傍に置かれるため、サーマルヘッド駆動データ生成部１４やサーマルヘッド制御部１５からサーマルヘッド４０に信号を送る信号線は長く引き回され、この信号線から放射ノイズが発生する。データクロック信号（ＣＬＯＣＫ）の周波数が一定の場合には、この放射ノイズは、データクロック信号（ＣＬＯＣＫ）の整数倍に集中し、そのレベルも大きくなる。   Since the unit of the thermal head 40 is placed in the vicinity of the printing unit, a signal line for sending a signal from the thermal head drive data generation unit 14 or the thermal head control unit 15 to the thermal head 40 is extended for a long time. Will occur. When the frequency of the data clock signal (CLOCK) is constant, the radiation noise is concentrated on an integral multiple of the data clock signal (CLOCK) and the level thereof is also increased.

これに対して、本発明の実施形態では、１ストローブ期間内で、複数個の周波数にデータクロック信号を変化させることによって、放射ノイズのエネルギーが分散される。放射ノイズエネルギーが分散されることから、特定の周波数に連続して発生することがなくなり、放射ノイズによる影響を低減できる。   On the other hand, in the embodiment of the present invention, the energy of the radiation noise is dispersed by changing the data clock signal to a plurality of frequencies within one strobe period. Since the radiation noise energy is dispersed, it is not generated continuously at a specific frequency, and the influence of the radiation noise can be reduced.

また、プリンタ１の上記機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、各種制御を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。   In addition, a program for realizing the above functions of the printer 1 is recorded on a computer-readable recording medium, and the program recorded on the recording medium is read into a computer system and executed to perform various controls. Also good. Here, the “computer system” includes an OS and hardware such as peripheral devices.

また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。 Further, the “computer system” includes a homepage providing environment (or display environment) if a WWW system is used.
The “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM and a CD-ROM, and a hard disk incorporated in a computer system. Furthermore, the “computer-readable recording medium” dynamically holds a program for a short time like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line. In this case, a volatile memory in a computer system serving as a server or a client in that case, and a program that holds a program for a certain period of time are also included. The program may be a program for realizing a part of the functions described above, and may be a program capable of realizing the functions described above in combination with a program already recorded in a computer system.

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。   Note that the present invention is not limited to the above-described embodiments, and various modifications and applications are possible without departing from the spirit of the present invention.

本発明の実施形態のプリンタの構成例を示すブロック図である。1 is a block diagram illustrating a configuration example of a printer according to an embodiment of the present invention. 画像データの分割の説明図である。It is explanatory drawing of the division | segmentation of image data. 画像データを分割した場合のオン・オフデータの説明図である。It is explanatory drawing of the on / off data at the time of dividing | segmenting image data. 本発明の実施形態におけるサーマルヘッドのタイムチャートである。It is a time chart of the thermal head in the embodiment of the present invention. 本発明の実施形態におけるサーマルヘッドのタイムチャートである。It is a time chart of the thermal head in the embodiment of the present invention. 本発明の実施形態のプリンタにおける複数クロック周波数制御部の構成例を示すブロック図である。It is a block diagram which shows the structural example of the multiple clock frequency control part in the printer of embodiment of this invention. 本発明の実施形態のプリンタにおける複数クロック周波数制御部の説明図である。It is explanatory drawing of the multiple clock frequency control part in the printer of embodiment of this invention. 本発明の実施形態のプリンタの制御の説明に用いるフローチャートである。5 is a flowchart used for explaining control of the printer according to the embodiment of the present invention. 従来のプリンタの構成例を示す図である。It is a figure which shows the structural example of the conventional printer. サーマルヘッドとサーマルヘッド制御部の配線による放射ノイズを示す図である。It is a figure which shows the radiation noise by the wiring of a thermal head and a thermal head control part.

符号の説明Explanation of symbols

１： プリンタ
１１： 主制御部
１２：入力バッファ
１３：プリント用画像データ生成部
１４：サーマルヘッド駆動データ生成部
１５：サーマルヘッド制御部
１６：データクロックジェネレータ
１７：複数クロック周波数制御部
４０：サーマルヘッド
４１：シフトレジスタ
４２：ラッチ用フリップフロップ
５１：ＰＬＬ回路
５２〜５４：分周器
５５：セレクタ
５６：カウンタ
Ｒ１〜Ｒｎ：発熱抵抗体
Ｔｒ１〜Ｔｒｎ：トランジスタ
Ｇ１〜Ｇｎ：ＡＮＤゲート 1: Printer 11: Main controller 12: Input buffer 13: Print image data generator 14: Thermal head drive data generator 15: Thermal head controller 16: Data clock generator 17: Multiple clock frequency controller 40: Thermal head 41: shift register 42: latch flip-flop 51: PLL circuits 52 to 54: frequency divider 55: selector 56: counters R1 to Rn: heating resistors Tr1 to Trn: transistors G1 to Gn: AND gates

Claims (5)

発熱抵抗体を主走査方向にライン配列したサーマルヘッドを用いて印刷を行うプリンタであって、
システムクロックに基づいて所定の単位周波数のクロックを生成し、前記単位周波数のクロックから互いに異なる周波数の複数のクロックを生成し、前記周波数の異なる複数のクロックを順次選択して、複数の周波数に変化するデータクロック信号を生成するデータクロック周波数制御手段と、
入力画像データに基づいて前記サーマルヘッドの各発熱抵抗体のオン・オフデータを生成するサーマルヘッド駆動データ生成手段と、
前記サーマルヘッド駆動データ生成手段により生成された各発熱抵抗体のオン・オフデータを受信し、前記データクロック信号により、前記オン・オフデータを各発熱抵抗体に対応した位置に転送するシフトレジスタ手段と、
前記シフトレジスタ手段に保持されたオン・オフデータを取り込むラッチ手段と、
前記ラッチ手段に取り込まれたオン・オフデータにより前記発熱抵抗体を所定の単位時間通電する発熱抵抗体駆動手段とを備える
ようにしたことを特徴とするプリンタ。 A printer that performs printing using a thermal head in which heating resistors are arranged in a line in the main scanning direction,
Generates a clock with a predetermined unit frequency based on the system clock, generates a plurality of clocks with different frequencies from the clock with the unit frequency, sequentially selects the plurality of clocks with different frequencies, and changes to a plurality of frequencies Data clock frequency control means for generating a data clock signal to be
Thermal head drive data generating means for generating on / off data of each heating resistor of the thermal head based on input image data;
Shift register means for receiving on / off data of each heating resistor generated by the thermal head drive data generating means and transferring the on / off data to a position corresponding to each heating resistor by the data clock signal When,
Latch means for fetching on / off data held in the shift register means;
A printer comprising heating resistor driving means for energizing the heating resistor for a predetermined unit time based on ON / OFF data fetched by the latch means. 前記データクロック周波数制御手段は、１ストローブ期間内で複数の周波数に変化するように、前記周波数の異なる複数のクロックを順次選択するようにしたことを特徴とする請求項１に記載のプリンタ。   2. The printer according to claim 1, wherein the data clock frequency control means sequentially selects a plurality of clocks having different frequencies so as to change to a plurality of frequencies within one strobe period. 前記データクロック周波数制御手段は、システムクロックを逓倍して所定の単位周波数のクロックを生成する手段と、
前記システムクロックを逓倍して生成した所定の単位周波数のクロックを分周して複数の周波数のクロックを生成する複数の分周器と、
前記複数の分周器から出力される複数の周波数のクロックを順次選択するセレクタとを備える
ようにしたことを特徴とする請求項１に記載のプリンタ。 The data clock frequency control means generates a clock having a predetermined unit frequency by multiplying a system clock; and
A plurality of frequency dividers for generating a clock of a plurality of frequencies by dividing a clock of a predetermined unit frequency generated by multiplying the system clock;
The printer according to claim 1, further comprising a selector that sequentially selects clocks having a plurality of frequencies output from the plurality of frequency dividers. 発熱抵抗体を主走査方向にライン配列したサーマルヘッドを用いて印刷を行うプリンタの制御方法であって、
システムクロックに基づいて周波数の異なる複数のクロックを生成し、前記周波数の異なる複数のクロックを順次選択して、複数の周波数に変化するデータクロック信号を生成し、
入力画像データに基づいて前記サーマルヘッドの各発熱抵抗体のオン・オフデータを生成し、前記生成された各発熱抵抗体のオン・オフデータを、前記データクロック信号によりシフトレジスタ手段の各発熱抵抗体に対応した位置に転送し、
前記シフトレジスタ手段に保持されたオン・オフデータをラッチ手段に取り込み、
前記ラッチ手段に取り込まれたオン・オフデータにより前記発熱抵抗体を所定の単位時間通電する
ようにしたことを特徴とするプリンタの制御方法。 A control method for a printer that performs printing using a thermal head in which heating resistors are arranged in a line in the main scanning direction,
Generate a plurality of clocks having different frequencies based on the system clock, sequentially select the plurality of clocks having different frequencies, and generate a data clock signal that changes to a plurality of frequencies,
Based on the input image data, on / off data of each heating resistor of the thermal head is generated, and the generated on / off data of each heating resistor is generated by the data clock signal according to each heating resistor of the shift register means. Transfer to the position corresponding to the body,
On-off data held in the shift register means is taken into the latch means,
A printer control method, wherein the heating resistor is energized for a predetermined unit time based on on / off data fetched by the latch means. 発熱抵抗体を主走査方向にライン配列したサーマルヘッドを用いて印刷を行うプリンタの制御プログラムであって、
システムクロックに基づいて周波数の異なる複数のクロックを生成し、前記周波数の異なる複数のクロックを順次選択して、複数の周波数に変化するデータクロック信号を生成するステップと、
入力画像データに基づいて前記サーマルヘッドの各発熱抵抗体のオン・オフデータを生成し、前記生成された各発熱抵抗体のオン・オフデータを、前記データクロック信号によりシフトレジスタ手段の各発熱抵抗体に対応した位置に転送するステップと、
前記シフトレジスタに保持されたオン・オフデータをラッチ手段に取り込み、前記ラッチ手段に取り込まれたオン・オフデータにより前記発熱抵抗体を所定の単位時間通電するステップと
を含むようにしたことを特徴とするプリンタの制御プログラム。 A control program for a printer that performs printing using a thermal head in which heating resistors are line-aligned in the main scanning direction,
Generating a plurality of clocks having different frequencies based on a system clock, sequentially selecting the plurality of clocks having different frequencies, and generating a data clock signal changing to a plurality of frequencies;
Based on the input image data, on / off data of each heating resistor of the thermal head is generated, and the generated on / off data of each heating resistor is generated by the data clock signal according to each heating resistor of the shift register means. Transferring to a position corresponding to the body;
Fetching on / off data held in the shift register into latch means, and energizing the heating resistor for a predetermined unit time by the on / off data fetched into the latch means. A printer control program.
JP2007126663A 2007-05-11 2007-05-11 Printer, control method of printer, and control program of printer Pending JP2008279684A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007126663A JP2008279684A (en) 2007-05-11 2007-05-11 Printer, control method of printer, and control program of printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007126663A JP2008279684A (en) 2007-05-11 2007-05-11 Printer, control method of printer, and control program of printer

Publications (1)

Publication Number Publication Date
JP2008279684A true JP2008279684A (en) 2008-11-20

Family

ID=40140914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007126663A Pending JP2008279684A (en) 2007-05-11 2007-05-11 Printer, control method of printer, and control program of printer

Country Status (1)

Country Link
JP (1) JP2008279684A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012061772A (en) * 2010-09-16 2012-03-29 Ricoh Co Ltd Image forming apparatus, electric apparatus, and signal transfer method
CN111693808A (en) * 2020-06-10 2020-09-22 珠海佳博网络有限公司 Electrical characteristic testing method of thermal printing head

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01262155A (en) * 1988-04-14 1989-10-19 Ricoh Co Ltd Method and apparatus for driving solid scanning type recording head
JPH0442664A (en) * 1990-06-07 1992-02-13 Seiko Instr Inc Line thermal printer
JPH0497176A (en) * 1990-08-09 1992-03-30 Ricoh Co Ltd Image writing device
JP2000221431A (en) * 1999-02-03 2000-08-11 Canon Inc Image forming device
JP2002316436A (en) * 2001-04-18 2002-10-29 Casio Electronics Co Ltd Imaging apparatus
JP2003330654A (en) * 2002-05-13 2003-11-21 Canon Inc Recording device
JP2004148569A (en) * 2002-10-29 2004-05-27 Ricoh Co Ltd Image forming apparatus
JP2005167396A (en) * 2003-11-28 2005-06-23 Kyocera Mita Corp Image reading apparatus
JP2006088588A (en) * 2004-09-24 2006-04-06 Fuji Xerox Co Ltd Image forming apparatus, lighting controller of printing head, and printing head

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01262155A (en) * 1988-04-14 1989-10-19 Ricoh Co Ltd Method and apparatus for driving solid scanning type recording head
JPH0442664A (en) * 1990-06-07 1992-02-13 Seiko Instr Inc Line thermal printer
JPH0497176A (en) * 1990-08-09 1992-03-30 Ricoh Co Ltd Image writing device
JP2000221431A (en) * 1999-02-03 2000-08-11 Canon Inc Image forming device
JP2002316436A (en) * 2001-04-18 2002-10-29 Casio Electronics Co Ltd Imaging apparatus
JP2003330654A (en) * 2002-05-13 2003-11-21 Canon Inc Recording device
JP2004148569A (en) * 2002-10-29 2004-05-27 Ricoh Co Ltd Image forming apparatus
JP2005167396A (en) * 2003-11-28 2005-06-23 Kyocera Mita Corp Image reading apparatus
JP2006088588A (en) * 2004-09-24 2006-04-06 Fuji Xerox Co Ltd Image forming apparatus, lighting controller of printing head, and printing head

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012061772A (en) * 2010-09-16 2012-03-29 Ricoh Co Ltd Image forming apparatus, electric apparatus, and signal transfer method
CN111693808A (en) * 2020-06-10 2020-09-22 珠海佳博网络有限公司 Electrical characteristic testing method of thermal printing head
CN111693808B (en) * 2020-06-10 2023-03-07 珠海柏印自动化设备有限公司 Electrical characteristic testing method of thermal printing head

Similar Documents

Publication Publication Date Title
JP4848705B2 (en) Thermal printer, thermal printer control method and control program
US4563693A (en) Gradation recorder
JP2619890B2 (en) Head drive for thermal transfer printer
US6476839B1 (en) Thermal printer and heat history control method
JP2008279684A (en) Printer, control method of printer, and control program of printer
JPS62164568A (en) Temperature correction system for thermal head
JPH03193469A (en) Gradation controller of thermal head
JP2008279683A (en) Printer, control method of printer, and control program of printer
JP2008290299A (en) Printer, control method of printer, and control program of printer
JP2016198955A (en) Thermal printer
KR0138136B1 (en) Thermal transfer head and thermal transfer printing appartus and method using the head
JP4046816B2 (en) Thermal head drive device
JP5574347B2 (en) Device having a unit for controlling a thermal head
JP7165503B2 (en) Thermal printer and print control method
US9614997B2 (en) Gradation data generation device and method
US7224377B1 (en) Thermal print head modulation using additive complements
JP2001130042A (en) Method and apparatus for controlling driving thermal head
JPH0550643A (en) Printer device
JP5830759B2 (en) Apparatus for supplying a signal for generating a multi-tone image
JPH032060A (en) Drive control system for recording head
JP2001180030A (en) Thermal head and thermal printer
JPH03268956A (en) Gradation control circuit of thermal head
JPH1016272A (en) Conduction control method for thermal recorder
JPH0615860A (en) Recording device
JPS6212271A (en) Driving circuit for thermal recording head

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100419

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131022