JP2008277662A - Semiconductor wafer storing tray - Google Patents
Semiconductor wafer storing tray Download PDFInfo
- Publication number
- JP2008277662A JP2008277662A JP2007121864A JP2007121864A JP2008277662A JP 2008277662 A JP2008277662 A JP 2008277662A JP 2007121864 A JP2007121864 A JP 2007121864A JP 2007121864 A JP2007121864 A JP 2007121864A JP 2008277662 A JP2008277662 A JP 2008277662A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- tray
- container
- storage tray
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、半導体ウエーハを収容し、かつ半導体ウエーハを搬送する半導体ウエーハ搬送容器に収容されて位置決めされる半導体ウエーハ収容トレイに関する。 The present invention relates to a semiconductor wafer storage tray that stores a semiconductor wafer and is stored and positioned in a semiconductor wafer transfer container that transfers the semiconductor wafer.
近年、様々な電子機器の小型化や薄型化が進んでいる。それら電子機器に搭載される半導体素子も小型化され、近年では特に薄型化が進められている。従来において、薄型化した半導体ウエーハを出荷する出荷方法に対してはSEMIなどの規格がなく、各社独自の方法で半導体ウエーハを出荷していた。例えば、一般的な出荷方法としては、1つのコインスタックケースの内部に、薄型化した半導体ウエーハと間紙を交互に積層させていく所謂コインスタック法がある(従来技術1)。 In recent years, various electronic devices have been reduced in size and thickness. Semiconductor elements mounted on these electronic devices have also been miniaturized, and in recent years, the thickness has been particularly reduced. Conventionally, there is no standard such as SEMI for a shipping method for shipping a thinned semiconductor wafer, and semiconductor wafers are shipped by a method unique to each company. For example, as a general shipping method, there is a so-called coin stack method in which thin semiconductor wafers and slip sheets are alternately stacked inside one coin stack case (prior art 1).
また、半導体ウエーハを出荷する別の出荷方法としては、半導体ウエーハを薄型化する前の前工程で使用している半導体ウエーハの収容容器であるFOUPやFOSBに、薄型化した半導体ウエーハを収容して出荷する方法がある(従来技術2)。これらFOUPやFOSBには、半導体ウエーハの外周縁が挿入されるスロットが形成されているが、このスロットの寸法設定が薄型化する前の半導体ウエーハ、すなわち厚みが厚い半導体ウエーハを収容する設定になっており、従来技術2では、この設定のスロットで薄型化した半導体ウエーハを支持することになる。 As another shipping method for shipping semiconductor wafers, thinned semiconductor wafers are accommodated in FOUPs or FOSBs that are semiconductor wafer containers used in the previous process before thinning the semiconductor wafer. There is a method of shipping (prior art 2). In these FOUP and FOSB, a slot into which the outer peripheral edge of the semiconductor wafer is inserted is formed, but the setting of the size of the slot is set to accommodate a semiconductor wafer before being thinned, that is, a semiconductor wafer having a large thickness. In the prior art 2, the thinned semiconductor wafer is supported by the slot having this setting.
なお、上記従来技術は公用の技術であり、本発明は公用の技術をもとに開発したものである。このため、出願人は、特許出願の時において本発明に関連する文献公知発明の存在を知らず、文献公知発明の名称その他の文献公知発明に関する情報の所在の記載を省略する。 Note that the above prior art is a public technique, and the present invention has been developed based on the public technique. For this reason, the applicant does not know the existence of a document known invention related to the present invention at the time of filing a patent application, and omits the description of the name of the document known invention and the location of other information related to the document known invention.
ところで、従来技術1である上記コインスタック方法は、コインスタックケースの容積を小さくできるメリットがあるが、コインスタックケースに対応する半導体搬送装置が存在せず、半導体ウエーハのコインスタックケースへの梱包、半導体ウエーハのコインスタックケースからの取り出し、取り出した半導体ウエーハの次工程の関連装置へのセットなど、全てが作業者による手作業になる欠点がある。また、コインスタックケースは、落下などの衝撃に弱く、内部の半導体ウエーハが破損し易いという別の問題もある。 By the way, the above coin stacking method which is the prior art 1 has an advantage that the volume of the coin stack case can be reduced. However, there is no semiconductor transfer device corresponding to the coin stack case, and the semiconductor wafer is packed in the coin stack case. There are drawbacks in that all operations such as taking out the semiconductor wafer from the coin stack case and setting the taken-out semiconductor wafer in the related apparatus in the next process are manually performed by the operator. In addition, the coin stack case is vulnerable to an impact such as dropping, and there is another problem that the internal semiconductor wafer is easily damaged.
また、従来技術2の方法では、FOUPやFOSBのスロットの寸法設定が厚みの厚い半導体ウエーハを収容する設定になっているため、この設定(既定)のスロットに薄型化した半導体ウエーハを収容すると、薄型化した半導体ウエーハの強度が小さいために、薄型化した半導体ウエーハの中央部分が下側に撓み(垂れ下がり)、下側に収容されている別の半導体ウエーハに接触したり、あるいは半導体ウエーハがスロットから脱落して、下側の別の半導体ウエーハに接触して破損するおそれがある。この段階の半導体ウエーハには、様々な素子(電子回路)が形成されているため、半導体ウエーハが破損すると損害額が多額になる。さらに、幸運にしてこれらの問題が生じない場合でも、既存のFOUPやFOSBは薄型化する前の半導体ウエーハを収容する設定で大型化しており、これに薄型化した半導体ウエーハを収容した場合には、FOUPやFOSBの内部に無駄な空間部が残り、必要以上に輸送(搬送)コストが増加する問題も生じる。このように、従来技術2の方法では、半導体ウエーハの破損の問題と、半導体ウエーハの輸送(搬送)効率が低下する問題が生じることになる。 Further, in the method of the prior art 2, since the slot size setting of the FOUP or FOSB is set to accommodate a thick semiconductor wafer, when a thinned semiconductor wafer is accommodated in the slot of this setting (default), Since the strength of the thinned semiconductor wafer is small, the central portion of the thinned semiconductor wafer bends down (hangs down), contacts another semiconductor wafer accommodated in the lower side, or the semiconductor wafer is slotted. May fall out of contact with another semiconductor wafer on the lower side and be damaged. Since various elements (electronic circuits) are formed on the semiconductor wafer at this stage, if the semiconductor wafer is damaged, the amount of damage becomes large. Fortunately, even if these problems do not occur, existing FOUPs and FOSBs have been increased in size to accommodate the semiconductor wafer before thinning, and if a thinned semiconductor wafer is accommodated in this, In addition, there is a problem that a useless space remains in the FOUP or FOSB, and the transportation (conveyance) cost increases more than necessary. As described above, the method of the conventional technique 2 causes a problem of damage to the semiconductor wafer and a problem of lowering the transport (conveyance) efficiency of the semiconductor wafer.
そこで、本発明は、収容された半導体ウエーハの破損の防止と、輸送(搬送)効率の向上と、を両立させることができる半導体ウエーハ収容トレイを提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor wafer storage tray capable of achieving both prevention of breakage of a stored semiconductor wafer and improvement in transportation (conveyance) efficiency.
請求項1に記載の発明は、半導体ウエーハを収容し、かつ前記半導体ウエーハを搬送する半導体ウエーハ搬送容器に収容されて前記半導体ウエーハ搬送容器の内部で位置決めされる半導体ウエーハ収容トレイであって、前記半導体ウエーハが載置される平面状のトレイ本体部と、前記トレイ本体部の外縁部から突出して設けられ、前記トレイ本体部に載置された前記半導体ウエーハを前記トレイ本体部に対して位置決めする突出部と、を有することを特徴とする。 The invention according to claim 1 is a semiconductor wafer storage tray that stores a semiconductor wafer and is stored in a semiconductor wafer transfer container that transfers the semiconductor wafer, and is positioned inside the semiconductor wafer transfer container. A planar tray main body portion on which the semiconductor wafer is placed, and a semiconductor wafer placed on the tray main body portion, which is provided protruding from the outer edge portion of the tray main body portion, is positioned with respect to the tray main body portion. And a protruding portion.
請求項2に記載の発明は、請求項1に記載の半導体ウエーハ収容トレイにおいて、前記突出部は、前記半導体ウエーハ搬送容器に収容された状態で前記半導体ウエーハ搬送容器に対して位置決めする位置決め機能を兼備していることを特徴とする。 According to a second aspect of the present invention, in the semiconductor wafer storage tray according to the first aspect, the protruding portion has a positioning function for positioning the semiconductor wafer transport container with respect to the semiconductor wafer transport container in a state of being accommodated in the semiconductor wafer transport container. It is characterized by having both.
請求項3に記載の発明は、請求項1又は2に記載の半導体ウエーハ収容トレイにおいて、前記トレイ本体部には、厚み方向に貫通した貫通孔が形成されていることを特徴とする。 According to a third aspect of the present invention, in the semiconductor wafer containing tray according to the first or second aspect, a through-hole penetrating in the thickness direction is formed in the tray main body.
請求項4に記載の発明は、請求項1乃至3のいずれか1項に記載の半導体ウエーハ収容トレイにおいて、前記突出部は、前記トレイ本体部の外縁に沿って隣接する前記突出部同士の間に空隙部を形成して設けられていることを特徴とする。 According to a fourth aspect of the present invention, in the semiconductor wafer storage tray according to any one of the first to third aspects, the protrusion is between the protrusions adjacent to each other along the outer edge of the tray main body. It is characterized in that it is provided with a gap.
請求項5に記載の発明は、請求項1乃至4のいずれか1項に記載の半導体ウエーハ収容トレイにおいて、前記突出部の垂直方向から前記トレイ本体部の外側に向かう傾斜角度は、5度以上10度以下に設定されていることを特徴とする。 According to a fifth aspect of the present invention, in the semiconductor wafer storage tray according to any one of the first to fourth aspects, an inclination angle from the vertical direction of the protruding portion toward the outside of the tray main body portion is 5 degrees or more. It is characterized by being set to 10 degrees or less.
請求項1に記載の発明によれば、トレイ本体部には半導体ウエーハが載置され、半導体ウエーハと間紙とが任意の枚数だけ交互に積層される。そして、トレイ本体部の外縁部に設けられた突出部により、トレイ本体部に載置された半導体ウエーハがトレイ本体部に対して位置決めされる。このように、半導体ウエーハが積層された複数の半導体ウエーハ収容トレイは、既存の半導体ウエーハ搬送容器にそれぞれ収容されて半導体ウエーハ搬送容器の内部でそれぞれ位置決めされる。 According to the first aspect of the present invention, the semiconductor wafer is placed on the tray main body, and the semiconductor wafer and the interleaving paper are alternately stacked by an arbitrary number. Then, the semiconductor wafer placed on the tray main body is positioned with respect to the tray main body by the protrusion provided on the outer edge of the tray main body. As described above, the plurality of semiconductor wafer storage trays on which the semiconductor wafers are stacked are respectively stored in the existing semiconductor wafer transfer container and positioned inside the semiconductor wafer transfer container.
本発明によれば、半導体ウエーハは平面状のトレイ本体部に載置された状態で半導体ウエーハ収容トレイに収容され、かつ半導体ウエーハ収容トレイが半導体ウエーハ搬送容器に位置決めされているので、半導体ウエーハが半導体ウエーハ搬送容器の内部で垂れ下がったり(撓んだり)、脱落などすることがなく、半導体ウエーハが破損することを防止できる。 According to the present invention, the semiconductor wafer is accommodated in the semiconductor wafer accommodating tray in a state of being placed on the planar tray body, and the semiconductor wafer accommodating tray is positioned in the semiconductor wafer transport container, so that the semiconductor wafer is It is possible to prevent the semiconductor wafer from being damaged without hanging down (bending) or falling off inside the semiconductor wafer transfer container.
加えて、既存の半導体ウエーハ搬送容器をそのまま用いることができるため、半導体ウエーハ搬送容器を新たに製造する必要がなく、製造コストも生じない。また、既存の半導体ウエーハ搬送容器が大型化しているが、半導体ウエーハが収容された半導体ウエーハ収容トレイを半導体ウエーハ搬送容器に複数収容させることにより、半導体ウエーハ搬送容器の内部の空間(スペース)を有効に活用することができる。この結果、半導体ウエーハの搬送効率を向上させることができる。 In addition, since the existing semiconductor wafer transport container can be used as it is, it is not necessary to newly manufacture the semiconductor wafer transport container and the manufacturing cost does not occur. In addition, although the existing semiconductor wafer transfer container has become larger, the space inside the semiconductor wafer transfer container can be effectively used by storing a plurality of semiconductor wafer storage trays containing the semiconductor wafer in the semiconductor wafer transfer container. It can be used for. As a result, the transfer efficiency of the semiconductor wafer can be improved.
請求項2に記載の発明によれば、突出部には、半導体ウエーハ搬送容器に収容された状態で半導体ウエーハ搬送容器に対して位置決めする位置決め機能が兼備されている。これにより、突出部には、半導体ウエーハのトレイ本体部に対する位置決め機能と、半導体ウエーハ収容トレイの半導体ウエーハ搬送容器に対する位置決め機能の両方の機能を備えていることになる。この結果、半導体ウエーハ収容トレイの半導体ウエーハ搬送容器に対する位置決め機能を備える位置決め部材を半導体ウエーハ収容トレイに別途設ける必要がなく、半導体ウエーハ収容トレイの部品点数を削減でき、製造コストを低減することができる。なお、半導体ウエーハ収容トレイの半導体ウエーハ搬送容器に対する位置決め機能を備える位置決め部材は、半導体ウエーハ搬送容器側にも設ける必要がなく、既存の半導体ウエーハ搬送容器をそのまま用いることができる。 According to the second aspect of the present invention, the projecting portion has a positioning function for positioning with respect to the semiconductor wafer transport container while being accommodated in the semiconductor wafer transport container. As a result, the protruding portion has both a function of positioning the semiconductor wafer with respect to the tray body and a function of positioning the semiconductor wafer storage tray with respect to the semiconductor wafer transport container. As a result, it is not necessary to separately provide a positioning member having a positioning function with respect to the semiconductor wafer transfer container of the semiconductor wafer storage tray in the semiconductor wafer storage tray, the number of parts of the semiconductor wafer storage tray can be reduced, and the manufacturing cost can be reduced. . Note that the positioning member having the positioning function of the semiconductor wafer storage tray with respect to the semiconductor wafer transport container does not need to be provided on the semiconductor wafer transport container side, and the existing semiconductor wafer transport container can be used as it is.
請求項3に記載の発明によれば、トレイ本体部には厚み方向に貫通した貫通孔が形成されているため、最下層に位置する半導体ウエーハをトレイ本体部に載置させようとすると、半導体ウエーハとトレイ本体部との間の空気が貫通孔から外部に押し出される。これにより、最下層に位置する半導体ウエーハとトレイ本体部との間に空気が介在しない状態で、半導体ウエーハがトレイ本体部に載置される。この結果、最下層に位置する半導体ウエーハにシワや空気溜り等がない状態で半導体ウエーハがトレイ本体部に載置されることになるため、最下層の半導体ウエーハに別の半導体ウエーハを積層させた場合でも、最下層の半導体ウエーハが破損することを防止できる。すなわち、最下層の半導体ウエーハにシワや空気溜りが存在した状態で、上方から別の半導体ウエーハを積層させると、最下層の半導体ウエーハのシワや空気溜りの部分が上方の半導体ウエーハに押し潰されて最下層の半導体ウエーハが破損するおそれがあるが、トレイ本体部に貫通孔を形成することにより、この問題を解決することができる。 According to the third aspect of the present invention, since the through-hole penetrating in the thickness direction is formed in the tray main body portion, the semiconductor wafer positioned at the lowermost layer is placed on the tray main body portion. Air between the wafer and the tray body is pushed out of the through hole. As a result, the semiconductor wafer is placed on the tray body in a state where no air is interposed between the semiconductor wafer located at the lowermost layer and the tray body. As a result, the semiconductor wafer is placed on the tray main body in a state where there is no wrinkles or air accumulation in the semiconductor wafer located in the lowermost layer. Therefore, another semiconductor wafer is laminated on the lowermost semiconductor wafer. Even in this case, the lowermost semiconductor wafer can be prevented from being damaged. In other words, if another semiconductor wafer is stacked from above with wrinkles or air pockets on the lowermost semiconductor wafer, the wrinkles or air pockets of the lowermost semiconductor wafer are crushed by the upper semiconductor wafer. Although the lowermost semiconductor wafer may be damaged, this problem can be solved by forming a through hole in the tray body.
請求項4に記載の発明によれば、突出部は、トレイ本体部の外縁に沿って隣接する突出部同士の間に空隙部が形成して設けられているため、トレイ本体部に半導体ウエーハを積層していく度に、トレイ本体部の外縁に沿って隣接する突出部同士の間に形成される空隙部から外部に空気が押し出される。これにより、上下方向に隣接する半導体ウエーハ同士の間に空気が介在することがないため、各半導体ウエーハにシワや空気溜りがない状態で半導体ウエーハが順次積層されることになる。この結果、各半導体ウエーハが空気の介在を原因として破損することを防止できる。また、上下方向に隣接する半導体ウエーハ同士の間に空気が介在することがないため、半導体ウエーハ収容トレイに多くの半導体ウエーハを積層することができる。 According to the invention described in claim 4, since the protrusion is provided with a gap formed between adjacent protrusions along the outer edge of the tray body, the semiconductor wafer is placed on the tray body. Every time the stacking is performed, air is pushed out from the gap formed between the protrusions adjacent to each other along the outer edge of the tray main body. As a result, air does not intervene between the semiconductor wafers adjacent in the vertical direction, so that the semiconductor wafers are sequentially stacked without wrinkles or air accumulation on each semiconductor wafer. As a result, each semiconductor wafer can be prevented from being damaged due to the presence of air. In addition, since air does not intervene between semiconductor wafers adjacent in the vertical direction, a large number of semiconductor wafers can be stacked on the semiconductor wafer storage tray.
請求項5に記載の発明によれば、突出部の垂直方向からトレイ本体部の外側に向かう傾斜角度が5度以上10度以下に設定されているため、半導体ウエーハを容易にトレイ本体部に載置させ積層させていくことができる。 According to the fifth aspect of the present invention, since the inclination angle from the vertical direction of the protrusion toward the outside of the tray main body is set to 5 degrees or more and 10 degrees or less, the semiconductor wafer can be easily mounted on the tray main body. It can be placed and stacked.
逆に、突出部の傾斜角度が5度未満であれば、収容された半導体ウエーハを半導体ウエーハ収容トレイから取り出すときに、半導体ウエーハが突出部に引っ掛かり、半導体ウエーハが取り出し難くなるため、不適である。 On the contrary, if the inclination angle of the protrusion is less than 5 degrees, it is not suitable because the semiconductor wafer is caught by the protrusion when it is taken out from the semiconductor wafer storage tray, and it becomes difficult to take out the semiconductor wafer. .
また、突出部の傾斜角度が10度よりも大きければ、半導体ウエーハをトレイ本体部に積層していくときに、半導体ウエーハの一部が突出部の傾斜面に載ってしまうことがある。そして、その状態で半導体ウエーハが順次積層されていくと、半導体ウエーハの突出部の傾斜面に載った部分にクラックや割れが発生するおそれがあるため、不適である。 If the inclination angle of the protrusion is larger than 10 degrees, a part of the semiconductor wafer may be placed on the inclined surface of the protrusion when the semiconductor wafer is stacked on the tray body. If the semiconductor wafers are sequentially stacked in this state, it is not suitable because cracks or cracks may occur in the portions of the semiconductor wafer protruding on the inclined surface.
次に、本発明の第1実施形態に係る半導体ウエーハ収容トレイについて、図面を参照して説明する。以下に説明する半導体ウエーハ収容トレイは、薄型化した半導体ウエーハ(厚みが30μm以上200μm以下の半導体ウエーハ)が積層されることを前提にするものである。 Next, the semiconductor wafer storage tray according to the first embodiment of the present invention will be described with reference to the drawings. The semiconductor wafer storage tray described below is based on the premise that a thinned semiconductor wafer (a semiconductor wafer having a thickness of 30 μm to 200 μm) is stacked.
図1乃至図3に示すように、半導体ウエーハ収容トレイ10は、薄型化した半導体ウエーハW(図3参照)が載置され、かつ半導体ウエーハ搬送容器(FOSB)20に収容されるトレイ本体部12を備えている。このトレイ本体部12は、全体として円盤状に形成されている。トレイ本体部12の底面12Aには、底面12Aを厚み方向に貫通した複数の貫通孔16がそれぞれ形成されている。また、トレイ本体部12の底面12Aは平面状に形成されており、この底面12Aに半導体ウエーハWが載置され積層されていく。
As shown in FIGS. 1 to 3, the semiconductor
トレイ本体部12の厚み寸法は、通常厚さの半導体ウエーハWの厚み寸法:775μmよりも厚めに形成されている。
The thickness dimension of the tray
また、図2に示すように、トレイ本体部12の外周縁には、複数の突出部14が形成されている。この突出部14は、トレイ本体部12から斜め外側上方に突出するようにして形成されている。すなわち、この突出部14は、トレイ本体部12の外周縁上を任意の間隔をあけて複数形成されている。換言すれば、トレイ本体部12の外周縁上に隣接する突出部14同士の間には、空隙部18が形成された状態になっている。この突出部14は、トレイ本体部12に載置された半導体ウエーハWをトレイ本体部12に対して位置決めする機能を備えている。
As shown in FIG. 2, a plurality of
ここで、図2に示すように、突出部14は、垂直方向(直線L)からトレイ本体部12の外側に傾斜するように形成されている。また、突出部14は、半導体ウエーハWをトレイ本体部12に導くための突出傾斜面14Aを備えている。これにより、半導体ウエーハWがトレイ本体部12に積層されるときに半導体ウエーハWがこの突出傾斜面14Aに導かれてトレイ本体部12に導かれるようになる。
Here, as shown in FIG. 2, the protruding
また、図2に示すように、突出部14の垂直方向(直線L)からトレイ本体部12の外側に向かう傾斜角度αは、5度以上10度以下となるように設定されている。さらに、突出部14の垂直方向(直線L)に沿った高さ寸法Hは、3.0mm以上5.3mm以下、となるように設定されている。
As shown in FIG. 2, the inclination angle α from the vertical direction (straight line L) of the
また、トレイ本体部12と突出部14は、一体形成されている。また、トレイ本体部12と突出部14は、金属、紙、樹脂などで形成することができるが、強度・耐久性・重量等を考慮して、特に帯電防止加工した硬質の樹脂(例えば、PMMA(ポリメチルメタクリレート:メタクリル樹脂)、ポリカーボネート、PEEK(ポリエーテルエーテルケトン)など)で形成されていることが好ましい。
Further, the tray
ここで、トレイ本体部12の直径Rは、後述の容器本体22の両側壁24、26の離間距離寸法と同じが若干小さくなる程度に設定されている。このため、半導体ウエーハ収容トレイ10を容器本体22のスロット28に挿入すると、半導体ウエーハ収容トレイ10の突出部14と容器本体22の両側壁24、26との離間距離がほとんど無くなるため、スロット28に挿入された半導体ウエーハ収容トレイ10が左右方向(図4及び図5中矢印B方向)に沿ってほとんど移動することができなくなり、容器本体22の内部で位置決めされる。なお、スロット28とは、容器本体22の両側壁24、26に形成された高さ方向に隣接する突起部30、32同士で形成される溝である。
Here, the diameter R of the tray
また、突出部14の高さ寸法Hは、容器本体22の両側壁24、26に突出形成された突起部の高さ方向に隣接する突起部30、32同士の離間距離寸法(スロット上下方向寸法:6mm(最小))と略同じ寸法になるか、あるいは若干小さくなるように設定されている。突出部14の高さ寸法Hは、上述した通り、3.0mmから5.3mmであるが、3.0mmよりも短くなると、突出部14の先端部と突起部32との離間距離が大きくなりすぎて、半導体ウエーハ収容トレイ10がスロット28で上下方向(図4及び図5中矢印A方向)に移動することが可能になるため、位置決めできず、不適となる。また、突出部14の高さ寸法Hが5.3mmよりも大きくなると、突起部30、32同士の離間距離寸法(スロット上下方向寸法:6mm)よりも大きくなり、半導体ウエーハ収容トレイ10をスロット28に挿入できなくなるため、不適となる。
In addition, the height dimension H of the projecting
このように、半導体ウエーハ収容トレイ10の寸法は、既存の半導体ウエーハ搬送容器20の寸法を前提としてその寸法を変えることなく、半導体ウエーハ搬送容器20に問題なく収容でき、かつ半導体ウエーハ搬送容器20に収容された状態で位置決めできるように設定される。このため、既存の半導体ウエーハ搬送容器20をそのまま利用することが可能になる。
As described above, the dimensions of the semiconductor
次に、半導体ウエーハ収容トレイ10が収容される容器である半導体ウエーハ搬送容器(FOSB)について説明する。このFOSBは、通常厚さの半導体ウエーハをそのまま収容するという形で従来から使用されているものである。
Next, a semiconductor wafer transfer container (FOSB) that is a container in which the semiconductor
図4及び図5に示すように、半導体ウエーハ搬送容器20は、箱状の容器本体22を備えている。この容器本体22には、開口部34が形成されており、この開口部34から内部に半導体ウエーハ収容トレイ10を収容し、あるいは内部に収容された半導体ウエーハ収容トレイ10を取り出すことができる。
As shown in FIGS. 4 and 5, the semiconductor
容器本体22の両側壁24、26には、突起部30、32が高さ方向(図4及び図5中矢印A方向)に沿って所定の間隔をあけて複数形成されている。また、各突起部30、32は、容器本体22の奥行き方向(図4及び図5中矢印C方向)に亘って延在するように形成されている。このように、突起部30と突起部32の間には、溝部となるスロット28が形成されており、この各スロット28に半導体ウエーハ収容トレイ10が挿入される。
A plurality of
また、図4及び図6に示すように、容器本体22には、前蓋部36が装着される。この前蓋部36の装着により容器本体22の開口部34が気密に閉塞される。図6に示すように、この前蓋部36の裏面側(容器本体22の開口部34を閉塞する側)には、半導体ウエーハ収容トレイ10の突出部14あるいはトレイ本体部12の外周縁のいずれか一方を位置決めするためのトレイ用押さえ部材38が着脱可能に取り付けられている。図7に示すようにこのトレイ用押さえ部材38には、トレイ押さえ40が形成されている。図8に示すように、このトレイ押さえ40は、上記したスロット28に対応する位置に形成されており、前蓋部36が容器本体22に装着されたときに、スロット28に挿入された半導体ウエーハWの突出部14あるいはトレイ本体部12の外周縁のいずれか一方がトレイ押さえ40に押えられるように構成されている。
Further, as shown in FIGS. 4 and 6, a
なお、容器本体22に、通常厚の半導体ウエーハ(薄型化する前の半導体ウエーハ)を収容する場合には、通常厚の半導体ウエーハ専用のウエーハ押さえ部材(図示省略)を前蓋部36に取り付けることにより、スロット28に挿入された通常厚の半導体ウエーハを位置決めすることができる。このように、トレイ用押さえ部材38は、前蓋部36に対して着脱可能に取り付けられているため、容器本体22に収容するもの、あるいは用途に合致した押さえ部材と自在に交換することができる。
When a normal-thickness semiconductor wafer (semiconductor wafer before thinning) is accommodated in the
次に、半導体ウエーハ収容トレイ10への薄型化した半導体ウエーハWの収容(積層)方法について説明する。
Next, a method for accommodating (stacking) the thinned semiconductor wafers W in the semiconductor
図3に示すように、先ず、半導体ウエーハ収容トレイ10のトレイ本体部12の底面12Aには、最下層になる半導体ウエーハWが載置される。このとき、半導体ウエーハWの一部は、トレイ本体部12の外周縁に形成された突出部14の突出傾斜面14Aと接触し、トレイ本体部12の底面12Aに誘導される。最下層になる半導体ウエーハWがトレイ本体部12に載置されると、この半導体ウエーハWの上面には間紙Pが載置される。この間紙Pは、積層される半導体ウエーハW同士の間に敷かれるものであり、上下の半導体ウエーハW同士が接触することを防止するものである。間紙Pは、低発塵、帯電防止に適した材質(例えば、無塵紙やポリエチレン)で構成されている。
As shown in FIG. 3, first, the lowermost semiconductor wafer W is placed on the
ここで、図2に示すように、突出部14の垂直方向(直線L)からトレイ本体部12の外側に向かう傾斜角度αが5度以上10度以下に設定されているため、半導体ウエーハWを容易にトレイ本体部12に載置させ積層させていくことができる。逆に、突出部14の傾斜角度αが5度未満であれば、収容された半導体ウエーハWを半導体ウエーハ収容トレイ10から取り出すときに、半導体ウエーハWの一部が突出部14に引っ掛かり、半導体ウエーハWが取り出し難くなるため、不適である。また、突出部14の傾斜角度αが10度よりも大きければ、半導体ウエーハWをトレイ本体部12に積層していくときに、半導体ウエーハWの一部が突出部の突出傾斜面14Aに載ってしまうことがある。そして、その状態で半導体ウエーハWが順次積層されていくと、半導体ウエーハWの突出部14の突出傾斜面14Aに載った部分にクラックや割れが発生するおそれがあるため、不適である。
Here, as shown in FIG. 2, since the inclination angle α from the vertical direction (straight line L) of the
このように、半導体ウエーハ収容トレイ10には、半導体ウエーハWと間紙Pが交互に積層されていく。このとき、最下層となる半導体ウエーハWがトレイ本体部12に載置されるときには、最下層となる半導体ウエーハWとトレイ本体部12との間の空気は、トレイ本体部12に形成された貫通孔16及び外周方向に隣接する突出部14同士の間に形成された空隙部18から外部に押し出される。これにより、最下層となる半導体ウエーハWとトレイ本体部12との間の空気が無くなるため、半導体ウエーハWがトレイ本体部12に接触するようにして載置される。この結果、最下層となる半導体ウエーハWにシワや空気溜り等が発生することを防止できる。また、最下層の半導体ウエーハWに間紙Pが積層される場合には、トレイ本体部12に形成された貫通孔16が最下層の半導体ウエーハWに閉塞されているため、間紙Pと最下層の半導体ウエーハWとの間の空気は、貫通孔16ではなく、外周方向に隣接する突出部14同士の間に形成された空隙部18から外部に押し出される。このため、最下層の半導体ウエーハWの上面に積層された間紙Pと最下層の半導体ウエーハWとの間には、空気が介在しないため、積層された間紙Pにシワや空気溜りなどが発生することを防止できる。なお、間紙Pの上面には、別の半導体ウエーハWが積層される。この場合も、別の半導体ウエーハWと間紙Pとの間の空気は、外周方向に隣接する突出部14同士の間に形成された空隙部18から外部に押し出される。このため、積層された別の半導体ウエーハWと間紙Pとの間には、空気が介在しないため、積層された別の半導体ウエーハWにシワや空気溜りなどが発生することを防止できる。以後、同様にして、間紙P又は半導体ウエーハWが積層される度に、間紙Pと半導体ウエーハWとの間の空気は、外周方向に隣接する突出部14同士の間に形成された空隙部18から外部に押し出されるため、積層された間紙P又は半導体ウエーハWにシワや空気溜りが発生することを防止できる。特に、上下方向に隣接する半導体ウエーハWと間紙Pとの間に空気が介在することがないため、半導体ウエーハ収容トレイ10に一層多くの半導体ウエーハWを積層することができる。
Thus, the semiconductor wafer W and the interleaf paper P are alternately stacked on the semiconductor
なお、図3に示すように、最上層に位置する半導体ウエーハWの上面には、カバー部材42が載置される。これにより、半導体ウエーハ収容トレイ10を搬送中に、衝撃等により、半導体ウエーハ収容トレイ10から半導体ウエーハWが飛び出してしまうことを防止できる。このカバー部材42の半導体ウエーハWとの接触面は、間紙Pと同じ素材で構成されており、半導体ウエーハWへの汚染や半導体ウエーハWが静電破壊されることを防止している。また、カバー部材42の半導体ウエーハWとの接触面と反対側の面には、低発塵・帯電防止機能を備えた衝撃吸収材(図示省略)が貼り付けられている。この衝撃吸収材は、ウレタン樹脂などで構成されており、衝撃力が半導体ウエーハに伝達されないように衝撃力を吸収する。
As shown in FIG. 3, a
ここで、図2に示すように、突出部14の垂直方向(直線L)に沿う高さ寸法Hが最大5.3mmに設定されているため、薄型化した半導体ウエーハWと間紙Pの厚み寸法をそれぞれ50μmとすると、上記カバー部材42の厚み寸法を差し引いて、1つの半導体ウエーハ収容トレイ10に、最大250〜350枚分の薄型化した半導体ウエーハWを収容することができる。そして、最大250〜350枚分の薄型化した半導体ウエーハWを収容した半導体ウエーハ収容トレイ10が1つのスロット28に収容されるため、(250〜350)枚にスロット28の個数を掛けた値の枚数の半導体ウエーハWを1つの半導体ウエーハ搬送容器20で搬送することができる。このように、突出部14の垂直方向(直線L)に沿う高さ寸法Hを最大5.3mmに設定することにより、既存の半導体ウエーハ搬送容器20にそのまま収容して、半導体ウエーハ収容トレイ10をスロット28において上下方向(図4及び図5中矢印A方向)の位置決めができるとともに、最大250〜350枚分の多量の薄型化した半導体ウエーハWを収容することができる。
Here, as shown in FIG. 2, since the height dimension H along the vertical direction (straight line L) of the protruding
次に、薄型化した半導体ウエーハWが収容された半導体ウエーハ収容トレイ10を半導体ウエーハ搬送容器(FOSB)に収容したときの効果について説明する。
Next, an effect when the semiconductor
図4及び図5に示すように、薄型化した半導体ウエーハWが収容された半導体ウエーハ収容トレイ10は、容器本体22のスロット28に挿入されるようにして容器本体22に収容される。
As shown in FIGS. 4 and 5, the semiconductor
ここで、図2及び図3に示すように、半導体ウエーハ収容トレイ10のトレイ本体部12の直径Rが容器本体22の両側壁24、26の離間距離寸法と同じが若干小さくなる程度に設定されている。このため、半導体ウエーハ収容トレイ10を容器本体22のスロット28に挿入すると、半導体ウエーハ収容トレイ10の突出部14と容器本体22の両側壁24、26との離間距離がほとんど無くなるため、スロット28に挿入された半導体ウエーハ収容トレイ10が左右方向(図4及び図5中矢印B方向)に沿ってほとんど移動することができなくなり、容器本体22の内部で位置決めされる。
Here, as shown in FIGS. 2 and 3, the diameter R of the
また、突出部14の高さ寸法が容器本体22の両側壁24、26に突出形成された突起部の高さ方向に隣接する突起部30、32同士の離間距離寸法(スロット上下方向寸法:6mm)と略同じ寸法になるように設定されているため、半導体ウエーハ収容トレイ10のスロット28における上下方向(図4及び図5中矢印A方向)の移動を規制することができる。このように、半導体ウエーハ収容トレイ10は、スロット28において、左右方向(図4及び図5中矢印B方向)及び上下方向(図4及び図5中矢印A方向)の移動が規制されるため、半導体ウエーハ収容トレイ10が位置決めされた状態で半導体ウエーハ収容トレイ10を搬送することができる。
Further, the height dimension of the projecting
そして、図4に示すように、半導体ウエーハ収容トレイ10が容器本体22に収容された状態で、容器本体22に前蓋部36が気密に装着される。このとき、図6乃至図8に示すように、前蓋部36に取り付けられたトレイ用押さえ部材38のトレイ押さえ40に、半導体ウエーハ収容トレイ10のトレイ本体部12の外周縁が押さえられた状態となっている。このように、容器本体22に前蓋部36が装着されることにより、半導体ウエーハ収容トレイ10は、容器本体22の奥行き方向(前後方向、図4及び図5中矢印C方向)に位置決めされる。
As shown in FIG. 4, the
図4に示すように、半導体ウエーハ収容トレイ10が半導体ウエーハ搬送容器20に完全に収容された状態では、左右方向(図4及び図5中矢印B方向)、上下方向(図4及び図5中矢印A方向)及び前後(奥行き)方向(図4及び図5中矢印C方向)に位置決めされた状態になる。
As shown in FIG. 4, in a state where the semiconductor
特に、突出部14には、半導体ウエーハ搬送容器20に収容された状態で半導体ウエーハ搬送容器20の上下方向に対して位置決めする位置決め機能が兼備されている。これにより、突出部14には、半導体ウエーハWのトレイ本体部12に対する位置決め機能と、半導体ウエーハ収容トレイ10の半導体ウエーハ搬送容器20の上下方向に対する位置決め機能の両方の機能を備えていることになる。この結果、半導体ウエーハ収容トレイ10の半導体ウエーハ搬送容器20の上下方向に対する位置決め機能を備える位置決め部材を半導体ウエーハ収容トレイ10に別途設ける必要がなく、半導体ウエーハ収容トレイ10の部品点数を削減でき、製造コストを低減することができる。なお、半導体ウエーハ収容トレイ10の半導体ウエーハ搬送容器20の上下方向に対する位置決め機能を備える位置決め部材は、半導体ウエーハ搬送容器20側にも設ける必要がなく、既存の半導体ウエーハ搬送容器20をそのまま用いることができる。
In particular, the
なお、既存の半導体ウエーハ搬送容器20は、SEMI規格で規定されている様々な耐衝撃試験を経て、落下などの衝撃に耐えられるように設計されており、半導体ウエーハ収容トレイ10を収容した状態で、半導体ウエーハ搬送容器20を落下させた場合でも、半導体ウエーハ収容トレイ10に収容された半導体ウエーハWが破損してしまうことを防止できる。
The existing semiconductor
また、半導体ウエーハ収容トレイ10を収容する半導体ウエーハ搬送容器20は、既存の大きさのものをそのまま使用するため、後工程において、従来のロードポート(図示省略)をそのまま使用することができる。すなわち、ロードポートに載置された半導体ウエーハ搬送容器20の前蓋部36が容器本体22から取り外されて、ロボット(図示省略)により半導体ウエーハ収容トレイ10が取り出される。取り出された半導体ウエーハ収容トレイ10は、トレイ用ステージ(図示省略)が置かれ、非接触ハンドなどを装備したロボットによりカバー部材42、半導体ウエーハW、間紙Pがそれぞれ識別されて搬送される。そして、カバー部材42と間紙Pは、専用の収容位置へ搬送され、半導体ウエーハWは処理装置等に搬送される。
Moreover, since the existing semiconductor
以上のように、本実施形態によれば、半導体ウエーハWは平面状のトレイ本体部12の底面12Aに載置された状態で半導体ウエーハ収容トレイ10に収容され、かつ半導体ウエーハ収容トレイ10が半導体ウエーハ搬送容器20に位置決めされているので、半導体ウエーハWが半導体ウエーハ搬送容器20の内部で垂れ下がったり(撓んだり)、脱落などすることがなく、半導体ウエーハWが破損することを防止できる。
As described above, according to the present embodiment, the semiconductor wafer W is accommodated in the semiconductor
加えて、既存の半導体ウエーハ搬送容器20をそのまま用いることができるため、半導体ウエーハ搬送容器20を新たに製造する必要がなく、製造コストも生じない。また、既存の半導体ウエーハ搬送容器20が大型化しているが、半導体ウエーハWが収容された半導体ウエーハ収容トレイ10を半導体ウエーハ搬送容器20に複数収容させることにより、半導体ウエーハ搬送容器20の内部の空間(スペース)を有効に活用することができる。この結果、半導体ウエーハWの搬送効率を向上させることができる。
In addition, since the existing semiconductor
10 半導体ウエーハ収容トレイ
12 トレイ本体部
14 突出部
16 貫通孔
18 空隙部
20 半導体ウエーハ搬送容器(FOSB)
W 半導体ウエーハ
DESCRIPTION OF
W Semiconductor wafer
Claims (5)
前記半導体ウエーハが載置される平面状のトレイ本体部と、
前記トレイ本体部の外縁部から突出して設けられ、前記トレイ本体部に載置された前記半導体ウエーハを前記トレイ本体部に対して位置決めする突出部と、
を有することを特徴とする半導体ウエーハ収容トレイ。 A semiconductor wafer storage tray that stores a semiconductor wafer and is stored in a semiconductor wafer transport container that transports the semiconductor wafer and is positioned inside the semiconductor wafer transport container,
A planar tray body on which the semiconductor wafer is placed;
A protruding portion that protrudes from an outer edge portion of the tray body portion and positions the semiconductor wafer placed on the tray body portion with respect to the tray body portion;
A semiconductor wafer storage tray, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121864A JP2008277662A (en) | 2007-05-02 | 2007-05-02 | Semiconductor wafer storing tray |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121864A JP2008277662A (en) | 2007-05-02 | 2007-05-02 | Semiconductor wafer storing tray |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008277662A true JP2008277662A (en) | 2008-11-13 |
Family
ID=40055249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007121864A Pending JP2008277662A (en) | 2007-05-02 | 2007-05-02 | Semiconductor wafer storing tray |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008277662A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018133447A (en) * | 2017-02-15 | 2018-08-23 | 株式会社Sumco | Cleaning method for fosb type shipping wafer container |
-
2007
- 2007-05-02 JP JP2007121864A patent/JP2008277662A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018133447A (en) * | 2017-02-15 | 2018-08-23 | 株式会社Sumco | Cleaning method for fosb type shipping wafer container |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6166275B2 (en) | Substrate storage container | |
JP2009010119A (en) | Substrate storing container | |
JP2008091696A (en) | Semiconductor chip tray | |
JP2008277662A (en) | Semiconductor wafer storing tray | |
JP4828574B2 (en) | Method of transporting semiconductor device | |
WO2017069205A1 (en) | Separator | |
JP5531523B2 (en) | Container for semiconductor device | |
JP6646385B2 (en) | Separator | |
JP2019057612A (en) | Ring spacer | |
KR100669661B1 (en) | Magazine for manufacturing semiconductor package | |
WO2012036206A1 (en) | Wafer storing device, and wafer cassette storage case | |
JP4832568B2 (en) | Electronic component storage container | |
JP6232253B2 (en) | Wafer cassette | |
JP2006179690A (en) | Tray for sheet transfer | |
JP2007230633A (en) | Electronic component storage container | |
JPH04267356A (en) | Semiconductor element conveying container | |
JP6614801B2 (en) | Bar container | |
JP2016194766A (en) | Card processor | |
JP4420219B2 (en) | Electronic component packaging box and electronic component storage / removal device | |
JP4694345B2 (en) | Detection system | |
TWI646619B (en) | Mask transmission equipment | |
JP2008010567A (en) | Pod for carrying article for use in clean room and article carrying system adopting it | |
WO2014103808A1 (en) | Box for accommodating plate body | |
JP2007220990A (en) | Cassette for semiconductor wafer | |
WO2022204588A1 (en) | Clip and lid system for a chip tray |