JP2008275915A - Drive device and plasma display device - Google Patents
Drive device and plasma display device Download PDFInfo
- Publication number
- JP2008275915A JP2008275915A JP2007119818A JP2007119818A JP2008275915A JP 2008275915 A JP2008275915 A JP 2008275915A JP 2007119818 A JP2007119818 A JP 2007119818A JP 2007119818 A JP2007119818 A JP 2007119818A JP 2008275915 A JP2008275915 A JP 2008275915A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- sustain
- plasma display
- ground level
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
本発明は、プラズマディスプレイパネルの表示電極に所定の波形や電圧を与える駆動装置および駆動装置を備えたプラズマディスプレイ装置に関する。 The present invention relates to a driving device that applies a predetermined waveform or voltage to display electrodes of a plasma display panel, and a plasma display device including the driving device.
一般に、プラズマディスプレイパネルは気体の放電によって生成されたプラズマを利用して文字または映像を表示する平板ディスプレイ装置である。図1は一般的なプラズマディスプレイパネルの電極配列図である。 Generally, a plasma display panel is a flat panel display device that displays characters or images using plasma generated by gas discharge. FIG. 1 is an electrode array diagram of a general plasma display panel.
電極はm列、n行のマトリックス構成を有する。列方向にはアドレス電極(A1〜Am)が配列されており、行方向にはn行のスキャン電極(Y1〜Yn)及び維持電極(X)が配列されている。対をなすスキャン電極及び維持電極とアドレス電極の交差部にある放電空間に表示素子としての放電セルを形成する。そして維持電極とスキャン電極にパルス信号形態の電位差が形成されて放電が起こり、この放電過程で生成された真空紫外線が放電セルの赤(R)、緑(G)、青(B)の蛍光体に各々励起されて発光する。 The electrodes have a matrix configuration of m columns and n rows. Address electrodes (A1 to Am) are arranged in the column direction, and n rows of scan electrodes (Y1 to Yn) and sustain electrodes (X) are arranged in the row direction. A discharge cell as a display element is formed in a discharge space at the intersection of the scan electrode, the sustain electrode, and the address electrode forming a pair. Then, a potential difference in the form of a pulse signal is formed between the sustain electrode and the scan electrode, and discharge occurs, and the vacuum ultraviolet rays generated in this discharge process are red (R), green (G), and blue (B) phosphors of the discharge cell. To emit light.
上述した構成のプラズマディスプレイパネルの駆動方法は、例えば特許文献1や2に記載されている。
The driving method of the plasma display panel having the above-described configuration is described in
すなわち、従来のプラズマディスプレイパネルの駆動方法は、1フレームを発光回数の異なる多くのサブフィールドに分け、さらに各サブフィールドを、全セルを初期化するためのリセット期間と、放電するセルを選択するためのアドレス期間と、放電回数によって階調を具現する維持期間とに分ける。例えば、256階調で画像を表示しようとする場合、1フレーム期間を、8つのサブフィールドに分け、各サブフィールドのリセット期間及びアドレス期間は同じとし、維持期間は、各サブフィールドにおいて2n(ただし、n=0,1,2,3,4,5,6,7)の割合で増加するように設定する。このように各サブフィールドで維持期間を変えることで、維持放電回数を調節することとなり画像の階調を表現することができる。 That is, in the conventional plasma display panel driving method, one frame is divided into many subfields having different light emission counts, and each subfield is selected with a reset period for initializing all cells and cells to be discharged. The address period is divided into a sustain period in which gradation is implemented according to the number of discharges. For example, when displaying an image with 256 gradations, one frame period is divided into eight subfields, the reset period and address period of each subfield are the same, and the sustain period is 2 n ( However, it is set to increase at a rate of n = 0, 1, 2, 3, 4, 5, 6, 7). In this manner, by changing the sustain period in each subfield, the number of sustain discharges is adjusted, and the gradation of the image can be expressed.
各サブフィールドにおけるリセット期間は、スキャン電極や維持電極およびアドレス電極に所定の波形の電圧を与えることによって以前の表示状態にかかわらず全放電セルで放電を行わせて各放電セルの放電特性を安定化させている。アドレス期間は、表示データに応じた放電セルのオン/オフ(ON/OFF)動作を行うために、線順次方式によりアドレス放電を行わせる。このアドレス期間では、まず、スキャン電極にスキャンパルスが印加されると共に、アドレス電極中、維持放電を起こす放電セル、すなわち、点灯させるべき放電セルに対応するアドレス電極に対しアドレスパルスが選択的に印加され、点灯させるべき放電セルのアドレス電極とスキャン電極との間で放電が起こる。維持期間は、維持電極とスキャン電極に対し交互に、維持放電パルスが印加されて維持放電が行われ、1サブフレームの画像表示が行われる。
プラズマディスプレイパネルは、上述した駆動動作を行うために各電極に印加する波形は数十〜数百Vの高電圧を印加する。したがって波形によっては駆動回路に急峻な電流が流れることによるノイズが発生し、このノイズによる不要輻射の対策を行う必要があった。また、そのような急峻な電流に対応できるように定格の大きなトランジスタなどの素子で駆動回路を構成する必要がありコストの上昇を招いていた。 In the plasma display panel, a high voltage of several tens to several hundreds of volts is applied to each electrode in order to perform the above-described driving operation. Therefore, depending on the waveform, noise is generated due to a steep current flowing in the drive circuit, and it is necessary to take measures against unnecessary radiation due to this noise. In addition, it is necessary to form a drive circuit with elements such as transistors having a large rating so as to cope with such a steep current, resulting in an increase in cost.
特許文献1に記載の駆動方法は、アドレス期間にスキャン電極を選択する電位は、維持放電期間と同等の電圧を有し、維持電極の電圧とは逆極性で維持放電期間の電圧と同等の電圧をスキャン電極に印加している。また、スイッチング素子のインピーダンスを高くするためにスイッチング素子の出力段に抵抗を挿入している。このようにすることで、アドレスデータドライバの低耐圧化および電源構成の簡素化を実現すると共に、維持放電パルスの立ち下がり時のノイズの発生を抑制しアドレス電極とスキャン電極との間、および、アドレス電極と維持電極との間で異常放電が発生するのを防止している。
In the driving method described in
特許文献2に記載のプラズマディスプレイ装置は、リセット期間中に走査電極に立上りパルスを印加するセットアップ駆動部と、走査電極に立上りパルスが印加される前に第1の立下りランプパルスを印加し、走査電極に立上りパルスが印加された後に、第2の立下りランプパルスを印加するセットダウン駆動部と、リセット期間後のアドレス期間中に走査電極に立上りパルスの電圧と実質的に同じ電圧を有する走査パルスを印加する走査パルス駆動部と、を備えることで、従来必要であった高耐圧のトランジスタを削除してコストを低減させている。
The plasma display device described in
しかしながら、特許文献1に記載の駆動方法や特許文献2に記載のプラズマディスプレイ装置は、プラズマディスプレイパネル自体に印加する電圧や波形に制約を与えてしまうために、プラズマディスプレイパネルの特性の改良などにより表示品質を向上できる駆動波形や電圧を要求された場合に適用できない可能性がある。また、特許文献2に記載のプラズマディスプレイ装置はノイズ対策について言及されていない。
However, since the driving method described in
そこで、本発明は、例えば、プラズマディスプレイパネルの駆動装置において、プラズマディスプレイパネル自体に印加する電圧や波形の制約を少なくするとともに、ノイズを減らし、コストを低減することができる駆動装置およびプラズマディスプレイ装置を提供することを課題とする。 Accordingly, the present invention provides, for example, a driving device and a plasma display device that can reduce the voltage and waveform restrictions applied to the plasma display panel itself, reduce noise, and reduce costs in a plasma display panel driving device. It is an issue to provide.
上記課題を解決するために、請求項1に記載の駆動装置は、プラズマディスプレイパネルの表示素子で放電を行わせるために前記プラズマディスプレイパネルの電極に対して所定の電圧を印加する駆動装置において、前記所定の電圧よりもグランドレベルに近い電位の電圧を前記電極に対して印加する電圧印加手段を設けたことを特徴としている。
In order to solve the above-described problem, the drive device according to
以下、本発明の一実施形態にかかる駆動装置を説明する。本発明の一実施形態にかかる駆動装置は、プラズマディスプレイパネルの電極に印加する所定の電圧よりもグランドレベルに近い電位の電圧を印加する電圧印加手段を設けている。このようにすることによって、所定の電圧からグランドレベルに電位を降下される際に所定の電圧よりもグランドレベルに近い電位を経てグランドレベルに降下させることで、ピーク電流を分散できることから駆動装置に急峻な電流が流れることを防止できノイズを少なくすることができる。また、電流が少なくなることにより、駆動装置に使用する素子の定格を低くすることができるのでコストを低減することができる。 Hereinafter, a drive device according to an embodiment of the present invention will be described. A driving apparatus according to an embodiment of the present invention includes voltage applying means for applying a voltage having a potential closer to the ground level than a predetermined voltage applied to an electrode of a plasma display panel. In this way, when the potential is dropped from the predetermined voltage to the ground level, the peak current can be dispersed by dropping to the ground level via a potential closer to the ground level than the predetermined voltage. A steep current can be prevented from flowing and noise can be reduced. Further, since the current is reduced, the rating of the element used for the driving device can be lowered, so that the cost can be reduced.
また、電圧印加手段が、スイッチング素子で構成されていてもよい。このようにすることにより、スイッチング素子をスイッチすることで所定の電圧よりもグランドレベルに近い電位の電圧を電極に対して印加することができる。 Moreover, the voltage application means may be comprised with the switching element. By doing so, a voltage having a potential closer to the ground level than a predetermined voltage can be applied to the electrode by switching the switching element.
また、電圧印加手段のスイッチング素子が、複数直列に接続されていてもよい。このようにすることにより、スイッチング素子に形成されるダイオードによる電流を抑制することができる。 In addition, a plurality of switching elements of the voltage applying means may be connected in series. By doing in this way, the electric current by the diode formed in a switching element can be suppressed.
また、電圧印加手段には、該電圧印加手段に流れる電流を抑制するための電流抑制手段がスイッチング素子に直列に接続されていてもよい。このようにすることにより、駆動装置に流れる電流をさらに減少させることができるのでコストを低減することができる。 Further, the voltage applying means may be connected in series with a switching element, a current suppressing means for suppressing a current flowing through the voltage applying means. By doing in this way, since the electric current which flows into a drive device can further be reduced, cost can be reduced.
また、電圧印加手段を複数設け、複数の電圧印加手段は、互いに異なる電圧を印加してもよい。このようにすることにより、所定の電圧から複数の電位を経てグランドレベルにすることができ、また、複数の電位を設けることによってプラズマディスプレイパネルの仕様などにより要求される波形を生成しやすくなる。 Further, a plurality of voltage applying means may be provided, and the plurality of voltage applying means may apply different voltages. By doing so, a predetermined voltage can be set to the ground level via a plurality of potentials, and by providing a plurality of potentials, a waveform required by the specifications of the plasma display panel can be easily generated.
また、複数の電圧印加手段に対して、所定の電圧に近い電位の電圧を印加する電圧印加手段から徐々にグランドレベルに近い電位の電圧を印加する電圧印加手段に切り替える制御手段を設けてもよい。このようにすることにより、よりピーク電流を分散できるので急峻な電流が流れなくなり駆動装置に使用する素子の定格を低くすることができるのでコストを低減することができる。 Further, a control means for switching from a voltage applying means for applying a voltage having a potential close to a predetermined voltage to a voltage applying means for gradually applying a voltage having a potential close to a ground level may be provided for the plurality of voltage applying means. . By doing so, since the peak current can be further dispersed, the steep current does not flow, and the rating of the element used in the driving device can be lowered, so that the cost can be reduced.
また、請求項1乃至6のいずれか一項に記載の駆動装置をプラズマディスプレイ装置に備えてもよい。このようにすることにより、プラズマディスプレイ装置の駆動動作時のノイズを減らし、かつコストを低減させることができる。
Moreover, you may provide the drive apparatus as described in any one of
本発明の一実施例を、図2乃至図4を参照して説明する。本発明の一実施例にかかるプラズマディスプレイ装置1は、プラズマディスプレイパネル2と、マイクロプロセッサ3と、サスティン(維持)パルス制御回路4と、サスティン(維持)パルスY駆動回路5と、サスティン(維持)パルスX駆動回路6と、アドレス・スキャン制御回路7と、スキャン(走査)駆動回路8と、アドレス(データ)駆動回路9と、を備えている。
An embodiment of the present invention will be described with reference to FIGS. A
プラズマディスプレイパネル2は、AC型のPDP(Plasma Display Panel)方式のパネルであり、周知の三電極面放電型構造を有する。この構造では、PDPの背面基板上にアドレス電極A1〜Amがパネルの縦方向(列方向)に配置され、PDPの前面基板上にスキャン電極Y1〜Ynと維持電極Xが交互に、かつパネルの横方向(行方向)に配置される。アドレス電極A1〜Amとスキャン電極Y1〜Ynとは一本ずつ個別に電位を変化させ得る。アドレス電極A1〜Amおよび隣り合うスキャン電極Y1〜Ynと維持電極Xとの対の間の交差点には図示しない表示素子としての放電セルが設置される。放電セルの表面には、誘電体から成る層(誘電体層)、電極と誘電体層とを保護するための層(保護層)、蛍光体を含む層(蛍光層)が設けられる。放電セルの内部にはガスが封入される。アドレス電極A1〜Am、スキャン電極Y1〜Yn及び維持電極X間に対するパルス電圧の印加により放電セル中で放電が生じるとき、そのガスの分子が電離し、紫外線を発する。その紫外線が放電セル表面の赤(R)、緑(G)、青(B)の蛍光体を励起し、可視光を発生させる。こうして、映像が表示される。すなわち、アドレス電極A1〜Amとスキャン電極Y1〜Ynと維持電極Xがプラズマディスプレイパネルの電極に相当する。
The
マイクロプロセッサ3は、プラズマディスプレイ装置1の全体の制御を行っており、特に映像表示時におけるサスティン(維持)パルス制御回路4とアドレス・スキャン制御回路7への制御信号を生成出力している。
The microprocessor 3 performs overall control of the
サスティン(維持)パルス制御回路4は、プラズマディスプレイパネル2のスキャン電極Y1〜Ynと維持電極Xに対して維持放電駆動(サスティン駆動)させるための回路であるサスティン(維持)パルスY駆動回路5とサスティン(維持)パルスX駆動回路6への制御信号を生成出力している。
The sustain pulse control circuit 4 is a sustain pulse
サスティン(維持)パルスY駆動回路5は、プラズマディスプレイパネル2のスキャン電極Y1〜Ynに対してサスティン駆動するための電圧および波形を生成しスキャン(走査)駆動回路8に出力している。
The sustain pulse
サスティン(維持)パルスX駆動回路6は、プラズマディスプレイパネル2の維持電極Xに対してサスティン駆動するための電圧および波形を生成し維持電極Xに直接出力している。
The sustain (sustain) pulse
アドレス・スキャン制御回路7は、マイクロプロセッサ3からの垂直同期信号、水平同期信号やクロック信号などの制御信号に基づいて、リセット期間、アドレス期間、維持期間において、スキャン(走査)制御回路8とアドレス(データ)駆動回路9の動作タイミングと同期を制御するための制御信号をスキャン(走査)駆動回路8とアドレス(データ)制御回路9に生成出力している。
The address / scan control circuit 7 is connected to the
スキャン(走査)駆動回路8は、アドレス・スキャン制御回路7からの制御信号に基づいてサスティン(維持)パルスY駆動回路5から入力された駆動波形をスキャン電極Y1〜Ynに出力する。
The
アドレス(データ)駆動回路9は、アドレス・スキャン制御回路7からの制御信号に基づいて所定の電圧の駆動波形をアドレス電極A1〜Amに生成出力する。
The address (data)
次に、本発明の一実施例にかかる駆動装置としてのサスティン(維持)パルスX駆動回路6の回路図を図3を参照して説明する。
Next, a circuit diagram of a sustain pulse
サスティン(維持)パルスX駆動回路6は、トランジスタTr1,Tr2,Tr3,Tr4,Tr5,Tr6,Tr7,Tr8,Tr9,Tr10と、抵抗R1,R2,R3,R4と、ダイオードD1,D2と、インダクタL1,L2と、キャパシタC1と、制御回路63と、を備えている。
The sustain pulse
スイッチング素子としてのトランジスタTr1,Tr2,Tr3,Tr4,Tr5,Tr6,Tr7,Tr8,Tr9,Tr10は、FET(電界効果トランジスタ)で構成され、ソース−ドレイン間には逆極性のダイオードが並列に接続されるように形成されている。 Transistors Tr1, Tr2, Tr3, Tr4, Tr5, Tr6, Tr7, Tr8, Tr9, Tr10 as switching elements are composed of FETs (field effect transistors), and diodes of opposite polarity are connected in parallel between the source and drain. It is formed to be.
トランジスタTr1は、ドレインに電圧Vsが印加され、ソースに維持電極Xが接続されている。トランジスタTr2は、ドレインに維持電極Xが接続され、ソースはグランドレベルに接地されている。 In the transistor Tr1, the voltage Vs is applied to the drain, and the sustain electrode X is connected to the source. In the transistor Tr2, the sustain electrode X is connected to the drain, and the source is grounded to the ground level.
トランジスタTr3は、ソースに所定の電圧よりもグランドレベルに近い電位の電圧としての電圧VX1が印加され、ドレインに抵抗R1の一端が接続されている。電流抑制手段としての抵抗R1は、一端にトランジスタTr3のドレインが接続され、他端にトランジスタTr4のドレインが接続されている。トランジスタTr4は、ドレインに抵抗R1の他端が接続され、ソースに維持電極Xが接続されている。すなわち、電流抑制手段がスイッチング素子に直列に接続され、スイッチング素子が、複数直列に接続されている。 In the transistor Tr3, a voltage VX1 as a voltage closer to the ground level than a predetermined voltage is applied to the source, and one end of the resistor R1 is connected to the drain. The resistor R1 as current suppressing means has one end connected to the drain of the transistor Tr3 and the other end connected to the drain of the transistor Tr4. The transistor Tr4 has a drain connected to the other end of the resistor R1, and a source connected to the sustain electrode X. That is, the current suppressing means is connected in series to the switching element, and a plurality of switching elements are connected in series.
トランジスタTr5は、ソースがグランドレベルに接地され、ドレインに抵抗R2の一端が接続されている。抵抗R2は、一端にトランジスタTr5のドレインが接続され、他端に維持電極Xが接続されている。 The source of the transistor Tr5 is grounded to the ground level, and one end of the resistor R2 is connected to the drain. The resistor R2 has one end connected to the drain of the transistor Tr5 and the other end connected to the sustain electrode X.
トランジスタTr6は、ソースに所定の電圧よりもグランドレベルに近い電位の電圧としての電圧VX2が印加され、ドレインに抵抗R3の一端が接続されている。電流抑制手段としての抵抗R3は、一端にトランジスタTr6のドレインが接続され、他端にトランジスタTr7のドレインが接続されている。トランジスタTr7は、ドレインに抵抗R3の他端が接続され、ソースに維持電極Xが接続されている。すなわち、電流抑制手段がスイッチング素子に直列に接続され、スイッチング素子が、複数直列に接続されている。 In the transistor Tr6, a voltage VX2 as a voltage closer to the ground level than a predetermined voltage is applied to the source, and one end of the resistor R3 is connected to the drain. The resistor R3 as the current suppressing means has one end connected to the drain of the transistor Tr6 and the other end connected to the drain of the transistor Tr7. In the transistor Tr7, the other end of the resistor R3 is connected to the drain, and the sustain electrode X is connected to the source. That is, the current suppressing means is connected in series to the switching element, and a plurality of switching elements are connected in series.
トランジスタTr8は、ソースに維持電極Xが接続され、ドレインに抵抗R4の一端が接続されている。抵抗R4は、一端がトランジスタTr8のドレインが接続され、他端には所定の電圧としての電圧Vsが印加されている。 In the transistor Tr8, the sustain electrode X is connected to the source, and one end of the resistor R4 is connected to the drain. One end of the resistor R4 is connected to the drain of the transistor Tr8, and the other end is applied with a voltage Vs as a predetermined voltage.
トランジスタTr9は、ドレインがトランジスタTr10のソースとともにグランドレベルに接地され、ソースがダイオードD1のアノードに接続されている。トランジスタTr10は、ソースがトランジスタTr9のドレインとともにグランドレベルに接地され、ドレインがダイオードD2のカソードに接続されている。ダイオードD1は、アノードがトランジスタTr9のソースに接続され、カソードがインダクタL1の一端に接続されている。ダイオードD2は、アノードがインダクタL2の一端に接続され、カソードがトランジスタTr10のドレインに接続されている。インダクタL1は、一端がダイオードD1のカソードに接続され、他端がインダクタL2の他端とともにキャパシタC1の一端に接続されている。インダクタL2は、一端がダイオードD2のアノードに接続され、他端がインダクタL1の他端とともにキャパシタC1の一端に接続されている。キャパシタC1は、一端がインダクタL1およびL2の他端に接続され、他端が維持電極Xに接続されている。 The transistor Tr9 has a drain grounded to the ground level together with a source of the transistor Tr10, and a source connected to the anode of the diode D1. The source of the transistor Tr10 is grounded together with the drain of the transistor Tr9 to the ground level, and the drain is connected to the cathode of the diode D2. The diode D1 has an anode connected to the source of the transistor Tr9 and a cathode connected to one end of the inductor L1. The diode D2 has an anode connected to one end of the inductor L2, and a cathode connected to the drain of the transistor Tr10. One end of the inductor L1 is connected to the cathode of the diode D1, and the other end is connected to one end of the capacitor C1 together with the other end of the inductor L2. The inductor L2 has one end connected to the anode of the diode D2 and the other end connected to one end of the capacitor C1 together with the other end of the inductor L1. Capacitor C1 has one end connected to the other ends of inductors L1 and L2, and the other end connected to sustain electrode X.
制御手段としての制御回路63は、サスティン(維持)パルス制御回路4から入力される制御信号に基づいてサブフィールドごとに予め定めたトランジスタと順序でトランジスタのON/OFF制御(ゲートの制御)を行っている。
The
ここで、電圧VX1と電圧VX2は、抵抗R4とトランジスタTr8によって維持電極Xに印加される電圧Vsよりもグランドレベルに近い電位の電圧に設定されている。さらに、電圧VX1と電圧VX2は異なる電圧であって、電圧VX1よりも電圧VX2の方がよりグランドレベルに近い電位の電圧に設定されている。 Here, the voltages VX1 and VX2 are set to voltages closer to the ground level than the voltage Vs applied to the sustain electrode X by the resistor R4 and the transistor Tr8. Further, the voltage VX1 and the voltage VX2 are different voltages, and the voltage VX2 is set to a voltage closer to the ground level than the voltage VX1.
トランジスタTr1とTr2は、維持期間においてサスティン動作を行うためのパルス波形を維持電極Xに与える。すなわち、電圧Vsとグランドレベルを交互に維持電極Xに印加する。 The transistors Tr1 and Tr2 give the sustain electrode X with a pulse waveform for performing the sustain operation in the sustain period. That is, the voltage Vs and the ground level are alternately applied to the sustain electrode X.
抵抗R4とトランジスタTr8は、リセット期間において電圧Vsを維持電極Xに印加する。 The resistor R4 and the transistor Tr8 apply the voltage Vs to the sustain electrode X in the reset period.
トランジスタTr3と抵抗R1とトランジスタTr4は、リセット期間において電圧VX1を印加する。すなわち、トランジスタTr3と抵抗R1とトランジスタTr4から構成される回路61は特許請求の範囲における電圧印加手段に相当する。
The transistor Tr3, the resistor R1, and the transistor Tr4 apply the voltage VX1 during the reset period. That is, the
トランジスタTr6と抵抗R3とトランジスタTr7は、リセット期間において電圧VX2を印加する。すなわち、トランジスタTr6と抵抗R3とトランジスタTr7から構成される回路62は特許請求の範囲における電圧印加手段に相当する。
The transistor Tr6, the resistor R3, and the transistor Tr7 apply the voltage VX2 during the reset period. That is, the
抵抗R2とトランジスタTr5は、リセット期間においてVsまたはVX1またはVX2が印加された後にグランドレベルにする。 The resistor R2 and the transistor Tr5 are set to the ground level after Vs, VX1, or VX2 is applied in the reset period.
トランジスタTr9,Tr10、ダイオードD1,D2、インダクタL1,L2、キャパシタC1は、維持期間における電力回収回路を形成している。 Transistors Tr9 and Tr10, diodes D1 and D2, inductors L1 and L2, and capacitor C1 form a power recovery circuit in the sustain period.
次に、上述した構成のサスティン(維持)パルスX駆動回路6のリセット期間における動作を図4を参照して説明する。図4は、サスティン(維持)パルスX駆動回路6のリセット期間におけるスキャン電極Y1〜Ynと維持電極Xとアドレス電極A1〜Amへ印加する駆動波形の例である。
Next, the operation in the reset period of the sustain pulse
図4に示した波形はサブフィールド0〜2のリセット期間の波形である。本実施例は従来技術で説明したプラズマディスプレイパネルとは異なり、各サブフィールドでリセット期間、アドレス期間、維持期間を繰り返すのではなく、1フィールドの先頭にリセット期間を設け、その後アドレス期間と維持期間を繰り返す方式のプラズマディスプレイパネルである。この方式は従来の方式と比較して暗部コントラストが高くできるという利点がある。ただし、本発明はこの方式に限らず従来の方式に適用することもできる。図4において、リセット期間は1フィールドの先頭の予め定められた所定の期間であり、各サブフィールド期間は、リセット期間を例えばサブフィールドの数で等分した所定の期間である。なお、以降の説明では本発明を適用した維持電極Xの駆動波形を説明する。 The waveform shown in FIG. 4 is a waveform in the reset period of subfields 0 to 2. Unlike the plasma display panel described in the prior art, this embodiment does not repeat the reset period, address period, and sustain period in each subfield, but provides a reset period at the beginning of one field, and then the address period and sustain period. This is a plasma display panel that repeats the above. This method has an advantage that the dark portion contrast can be increased as compared with the conventional method. However, the present invention is not limited to this method and can be applied to a conventional method. In FIG. 4, the reset period is a predetermined period at the beginning of one field, and each subfield period is a predetermined period obtained by equally dividing the reset period by the number of subfields, for example. In the following description, the drive waveform of the sustain electrode X to which the present invention is applied will be described.
まず、サブフィールド0において、トランジスタTr8をONにして、電圧Vsを維持電極Xに印加する。そうすると維持電極Xの電位がグランドレベル(GNDレベル)からVsまで上昇する。そして、トランジスタTr8をOFF、トランジスタTr5をONにして維持電極Xの電位をグランドレベルに降下させる。 First, in subfield 0, the transistor Tr8 is turned on and the voltage Vs is applied to the sustain electrode X. Then, the potential of the sustain electrode X rises from the ground level (GND level) to Vs. Then, the transistor Tr8 is turned off and the transistor Tr5 is turned on to lower the potential of the sustain electrode X to the ground level.
次に、サブフィールド1において、トランジスタTr8をONにして、Vsを維持電極Xに印加し、維持電極Xの電位をグランドレベルからVsまで上昇させる。そして、トランジスタTr8をOFF、トランジスタTr3、Tr4をONにして維持電極Xの電位をVsよりもグランドレベルに近い電位であるVX1に降下させる。そして、トランジスタTr3、Tr4をOFF、トランジスタTr6、Tr7をONにして維持電極Xを電位VX1よりもさらにグランドレベルに近い電位であるVX2に降下させる。そして、トランジスタTr6、Tr7をOFF、トランジスタTr5をONにして維持電極Xの電位をグランドレベルに降下させる。つまり、維持電極Xの電位をVsから一度にグランドレベルに降下させるのではなく、VX1、VX2を経由して徐々に降下させることでピーク電流を分散させている。すなわち、複数の電圧印加手段に対して、所定の電圧に近い電位の電圧を印加する電圧印加手段から徐々にグランドレベルに近い電位の電圧を印加する電圧印加手段に切り替えている。
Next, in the
サブフィールド2においては、維持電極Xはグランドレベルのままであるが、これは実施例に用いたプラズマディスプレイパネルの仕様によるものなので、別のプラズマディスプレイパネルを用いた場合はその仕様に合わせた駆動波形を印加してもよい。
In
本実施例によれば、サスティン(維持)パルスX駆動回路6に、リセット期間に印加する電圧Vsよりもグランドレベルに近い電位の電圧VX1を印加する回路61と、電圧VX1よりもグランドレベルに近い電圧VX2を印加する回路62を設けて、電圧Vsから電圧VX1、電圧VX2と徐々に電圧を降下させてグランドレベルに降下させているので、回路に流れるピーク電流を分散させることができ、急峻な電流が流れることを防止できるのでノイズを少なくすることができる。また、電流が少なくなることにより、使用するトランジスタや抵抗の定格を低くすることができるのでコストを低減することができる。
According to this embodiment, the sustain pulse
また、回路61、62においてトランジスタを直列に接続したことで、トランジスタに形成されるダイオードによる電流を抑制することができる。
In addition, since the transistors are connected in series in the
また、電圧Vs、VX1、VX2とを組み合わせることでプラズマディスプレイパネルの仕様などにより要求される波形が生成しやすくなる。 Further, by combining the voltages Vs, VX1, and VX2, it becomes easy to generate a waveform required by the specifications of the plasma display panel.
なお、図4に示した波形はプラズマディスプレイパネルの特性によって任意に定められるものであり図4に限定されるのもではない。 The waveform shown in FIG. 4 is arbitrarily determined depending on the characteristics of the plasma display panel, and is not limited to FIG.
また、電圧VX1、VX2は2つに限らず1つでも3つ以上あってもよい。勿論その場合は回路61や62に相当する回路をその分維持電極Xに接続する必要がある。
Further, the voltages VX1 and VX2 are not limited to two and may be one or three or more. Of course, in that case, it is necessary to connect the circuit corresponding to the
また、上述した実施例においてはサスティン(維持)パルスX駆動回路6について説明したが、サスティン(維持)パルスY駆動回路5やアドレス(データ)駆動回路9においても同様に適用することができる。
In the above-described embodiments, the sustain (sustain) pulse
また、上述した実施例においてはリセット期間において適用したが、アドレス期間や維持期間に印加する波形おいても同様に適用することができる。 Further, although applied in the reset period in the above-described embodiments, it can be similarly applied to waveforms applied in the address period and the sustain period.
また、上述した実施例においては、スイッチング素子としてFETを使用したがバイポーラトランジスタを使用してもよい。 In the above-described embodiments, FETs are used as switching elements, but bipolar transistors may be used.
前述した実施例によれば、以下のサスティン(維持)パルスX駆動回路6が得られる。
According to the embodiment described above, the following sustain pulse
(付記1)プラズマディスプレイパネル2の表示素子で放電を行わせるためにプラズマディスプレイパネル2の維持電極Xに対して電圧Vsを印加するサスティン(維持)パルスX駆動回路6において、
電圧Vsよりもグランドレベルに近い電位の電圧VX1を維持電極Xに対して印加する回路61を設けたことを特徴とするサスティン(維持)パルスX駆動回路6。
(Supplementary Note 1) In the sustain pulse
A sustain pulse
このサスティン(維持)パルスX駆動回路6によれば、電圧Vsからグランドレベルに電位を低下される際に電圧Vsよりもグランドレベルに近い電位の電圧VX1にしてからグランドレベルにすることで、ピーク電流を分散できることからサスティン(維持)パルスX駆動回路6に急峻な電流が流れることを防止できるのでノイズを少なくすることができる。また、電流が少なくなることにより、サスティン(維持)パルスX駆動回路6に使用する素子の定格を低くすることができるのでコストを低減することができる。
According to the sustain pulse
なお、前述した実施例は本発明の代表的な形態を示したに過ぎず、本発明は、実施例に限定されるものではない。すなわち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。 In addition, the Example mentioned above only showed the typical form of this invention, and this invention is not limited to an Example. That is, various modifications can be made without departing from the scope of the present invention.
1 プラズマディスプレイ装置
2 プラズマディスプレイパネル
6 サスティン(維持)パルスX駆動回路(駆動装置)
61 回路(電圧印加手段)
62 回路(電圧印加手段)
63 制御回路(制御手段)
X 維持電極(電極)
Tr3 トランジスタ(スイッチング素子)
Tr4 トランジスタ(スイッチング素子)
Tr6 トランジスタ(スイッチング素子)
Tr7 トランジスタ(スイッチング素子)
R1 抵抗(電流抑制手段)
R3 抵抗(電流抑制手段)
Vs 電圧(所定の電圧)
VX1 電圧(グランドレベルに近い電位の電圧)
VX2 電圧(グランドレベルに近い電位の電圧)
DESCRIPTION OF
61 circuit (voltage application means)
62 circuit (voltage application means)
63 Control circuit (control means)
X Sustain electrode (electrode)
Tr3 transistor (switching element)
Tr4 transistor (switching element)
Tr6 transistor (switching element)
Tr7 transistor (switching element)
R1 resistance (current suppression means)
R3 resistance (current suppression means)
Vs voltage (predetermined voltage)
VX1 voltage (voltage with potential close to ground level)
VX2 voltage (voltage with potential close to ground level)
Claims (7)
前記所定の電圧よりもグランドレベルに近い電位の電圧を前記電極に対して印加する電圧印加手段を設けたことを特徴とする駆動装置。 In the driving device for applying a predetermined voltage to the electrodes of the plasma display panel in order to cause discharge in the display element of the plasma display panel,
A driving apparatus comprising voltage applying means for applying a voltage having a potential closer to a ground level than the predetermined voltage to the electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119818A JP2008275915A (en) | 2007-04-27 | 2007-04-27 | Drive device and plasma display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119818A JP2008275915A (en) | 2007-04-27 | 2007-04-27 | Drive device and plasma display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008275915A true JP2008275915A (en) | 2008-11-13 |
Family
ID=40053941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007119818A Withdrawn JP2008275915A (en) | 2007-04-27 | 2007-04-27 | Drive device and plasma display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008275915A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010050320A1 (en) | 2008-10-27 | 2010-05-06 | 日本電気株式会社 | Base station, wireless communication system, base station control method, wireless communication method, and base station control program |
-
2007
- 2007-04-27 JP JP2007119818A patent/JP2008275915A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010050320A1 (en) | 2008-10-27 | 2010-05-06 | 日本電気株式会社 | Base station, wireless communication system, base station control method, wireless communication method, and base station control program |
EP3496473A1 (en) | 2008-10-27 | 2019-06-12 | NEC Corporation | Base station, wireless communication system, base station control method, wireless communication method, and base station control program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6867552B2 (en) | Method of driving plasma display device and plasma display device | |
KR100771043B1 (en) | Plasma display device | |
KR100687685B1 (en) | Display device | |
EP1693821A2 (en) | Plasma display apparatus and driving method thereof | |
JP4611677B2 (en) | Driving circuit | |
US7796096B2 (en) | Plasma display apparatus | |
JP2005250489A5 (en) | ||
JP4188898B2 (en) | Display panel driving method and apparatus | |
US20050168408A1 (en) | Plasma display panel and driving method thereof | |
JP4914576B2 (en) | Plasma display device and driving method used for the plasma display device | |
US7639212B2 (en) | Ac-type gas-discharge display device | |
JP2010249915A (en) | Method of driving plasma display panel | |
JP2008275915A (en) | Drive device and plasma display device | |
KR100793576B1 (en) | Method for operating plasma display panel | |
KR101042992B1 (en) | Apparatus and Method of Driving Plasma Display Panel | |
US20020067320A1 (en) | Display panel with sustain electrodes | |
JP4138721B2 (en) | Display panel drive method | |
KR100493917B1 (en) | Method of driving plasma display panel | |
JP2008033035A (en) | Plasma display device | |
KR100349924B1 (en) | Method for driving a plasma display panel | |
JP4977960B2 (en) | Plasma display device | |
JPWO2007094292A1 (en) | Plasma display apparatus and driving method of plasma display panel | |
JPWO2007094291A1 (en) | Plasma display apparatus and driving method of plasma display panel | |
KR100524315B1 (en) | Apparatus for driving plasma display panel and drivind method thereof | |
KR100482349B1 (en) | Method And Apparatus Of Driving Plasma Display Panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090615 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100706 |