JP2008269223A - On-board information terminal - Google Patents
On-board information terminal Download PDFInfo
- Publication number
- JP2008269223A JP2008269223A JP2007110445A JP2007110445A JP2008269223A JP 2008269223 A JP2008269223 A JP 2008269223A JP 2007110445 A JP2007110445 A JP 2007110445A JP 2007110445 A JP2007110445 A JP 2007110445A JP 2008269223 A JP2008269223 A JP 2008269223A
- Authority
- JP
- Japan
- Prior art keywords
- data
- arbitration
- circuit
- atapi
- information terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
Description
本発明は、ハードディスクなどの記憶媒体にアクセスする複数のプロセッサのバス権調停に関する。 The present invention relates to bus arbitration for a plurality of processors accessing a storage medium such as a hard disk.
車両を目的地まで誘導するナビゲーション機能と、音楽CDからハードディスク(HDD)にリッピングした音楽データを再生出力する機能を備えた車載ナビゲーション装置が知られている(非特許文献1)。 A vehicle-mounted navigation device having a navigation function for guiding a vehicle to a destination and a function for reproducing and outputting music data ripped from a music CD to a hard disk (HDD) is known (Non-patent Document 1).
非特許文献1の装置では、1台のハードディスクにナビゲーションに必要な地図データや地点データとともに、音楽CDからリッピングした音楽データを記憶する。この装置では、ナビゲーション用CPU(メインCPU)でナビゲーション処理を行い、ミュージック用CPU(サブCPU)で音楽データを再生し、また、音楽データをエンコードしてHDDに記憶するリッピング処理を行う。
In the device of Non-Patent
ナビゲーション用CPUがナビゲーション処理を実行中に音楽処理の要求が入ると、ATA調停部はソフトウエア処理により、いずれか一方のCPUをハードディスクに接続する。従来のATA調停はソフトウエア処理で実現されており、メインCPUおよびサブCPUがHDDにアクセスするたびに、ソフトウエアによるATA調停処理を実行する必要があり、システムが煩雑化する。 When a request for music processing is input while the navigation CPU is executing navigation processing, the ATA arbitration unit connects one of the CPUs to the hard disk by software processing. Conventional ATA arbitration is realized by software processing, and every time the main CPU and sub CPU access the HDD, it is necessary to execute ATA arbitration processing by software, which complicates the system.
(1)請求項1の発明による車載情報端末は、データを記憶する記憶媒体と、記憶媒体との間でデータ授受を行って第1のデータ処理を行う第1のプロセッサと、記憶媒体との間でデータ授受を行って第2のデータ処理を行う第2のプロセッサと、第1および第2のプロセッサの記憶媒体へのバス権調停を行うハードウエア回路であって、バス権調停を制御する書換え可能な調停制御テーブルが設定される調停制御回路および調停制御テーブルを参照してバス権調停を行う切替回路を含む調停回路とを備え、第1のプロセッサは第1のデータ処理内容に応じた第1の要求信号を、第2のプロセッサは第2の処理内容に応じた第2の要求信号を、それぞれ調停制御テーブルの書換許可信号とともに出力し、調停制御テーブルは第1および第2の要求信号に応じて書き換えられることを特徴とする。
(2)請求項2の発明による車載情報端末は、請求項12に記載の車載情報端末において、調停回路により記憶媒体との間でデータ授受を中断したプロセッサは、引き続きデータ処理を続行するようにし、続行するデータ処理により得られたデータを一時記憶する一時記憶回路をさらに設け、調停回路により記憶媒体との間でデータ授受を再開したプロセッサは、一時記憶回路に保存されていたデータを記憶媒体へ転送することを特徴とする。
(3)請求項3の発明による車載情報端末は、請求項3に記載の車載情報端末において、調停回路は、一時記憶回路の記憶容量が所定値を越えると、記憶媒体とのとの間でデータ授受が中断されたプロセッサと記憶手段との間のデータ授受を再開することを特徴とする。
(4)請求項4の発明による車載情報端末は、請求項1乃至3のいずれか1項に記載の車載情報端末において、第1のデータ処理は地図データを使用したデータ処理であり、第2のデータ処理は、音楽データや映像データなどのAVデータを使用したデータ処理であることを特徴とする。
(5)請求項5の発明による車載情報端末は、請求項1乃至4のいずれか1項に記載の車載情報端末において、第1および第2のプロセッサと記憶媒体との間のデータ授受は、調停回路を経由したATAPI準拠のインターフェースにより行うことを特徴とする。
(6)請求項6の発明による車載情報端末は、請求項5項に記載の車載情報端末において、第1および第2の要求信号はATAPI準拠のインターフェースを介して調停制御回路に接続され、前記調停制御テーブルの書換制御信号はATAPI準拠のインターフェースとは別のバスラインにより調停制御回路に接続されることを特徴とする。
(1) An in-vehicle information terminal according to the invention of
(2) The in-vehicle information terminal according to the invention of
(3) The in-vehicle information terminal according to the invention of claim 3 is the in-vehicle information terminal according to claim 3, wherein when the storage capacity of the temporary storage circuit exceeds a predetermined value, the arbitration circuit is in contact with the storage medium. The data transmission / reception is restarted between the processor and the storage means in which the data transmission / reception is interrupted.
(4) The in-vehicle information terminal according to the invention of claim 4 is the in-vehicle information terminal according to any one of
(5) The in-vehicle information terminal according to the invention of claim 5 is the in-vehicle information terminal according to any one of
(6) The in-vehicle information terminal according to the invention of
本発明によれば、第1および第2のプロセッサから処理内容に応じて出力される要求信号に基づいて調停制御テーブルを設定し、この調停制御テーブルを参照して切替回路がバス権調停を行うべく切り替えられるようにした。その結果、バス権調停がハードウエア回路で実現でき、バス権調停をソフトウエアで行う場合に比べて調停回路が簡素化される。 According to the present invention, the arbitration control table is set based on the request signal output according to the processing contents from the first and second processors, and the switching circuit performs the bus right arbitration with reference to the arbitration control table. I was able to switch as much as possible. As a result, the bus arbitration can be realized by a hardware circuit, and the arbitration circuit is simplified as compared with the case where the bus arbitration is performed by software.
−第1の実施の形態−
本発明による車載情報端末をナビゲーション装置に適用した第1の実施形態の構成を図1に示す。図1のナビゲーション装置は、地図表示、経路誘導などの通常のナビゲーション機能の他に、音楽や映像再生機能を有する。この実施の形態では、音楽再生機能、音楽リッピング機能、地上デジタル放送視聴および録画機能をナビゲーション装置が備えているものとして説明する。
-First embodiment-
A configuration of a first embodiment in which an in-vehicle information terminal according to the present invention is applied to a navigation device is shown in FIG. 1 has music and video playback functions in addition to normal navigation functions such as map display and route guidance. In this embodiment, a description will be given on the assumption that the navigation apparatus has a music playback function, a music ripping function, a digital terrestrial broadcast viewing and recording function.
ナビゲーション装置は、ナビゲーション用メインCPU(プロセッサ)10Aと、音楽/映像再生用サブCPU(プロセッサ)10Bと、FPGA等で構成される調停回路20を主要部とする制御回路10を備えている。制御回路10には、ハードディスクドライブ(HDD)50と、装填されたCDやDVDなどから音楽データや映像データを読み取るDVDドライブ60と、自車両の現在位置を検出する位置検出装置71と、地上デジタル放送受信回路72と、地図を表示したり地上デジタル放送の映像を表示する表示モニタ73と、経路案内の音声を出力したり受信した地上デジタル放送の音声を出力するスピーカ74と、各種入力装置75とが接続されている。
The navigation apparatus includes a navigation main CPU (processor) 10A, a music / video playback sub CPU (processor) 10B, and a
制御回路10のメインCPU10Aには、プログラムなどを書き込んだフラッシュメモリ11と、地図等の表示画像を描画する際に演算処理を行うASIC12と、メインCPU10Aの演算処理で使用する各種データを一時保存するDRAM13とがバスで接続されている。制御回路10のサブCPU10Bには、プログラムなどを書き込んだフラッシュメモリ14と、音楽CDから取得した音楽データを再生処理したりリッピング処理を行うDSP15と、DSP15の信号処理で得られる各種データを一時保存するDRAM16と、サブCPU10Bの演算処理で使用する各種データを一時保存するDRAM17とが接続されている。調停回路20には、後述するATAPI処理中に転送が中断されたデータを記憶するDRAM41,42が接続されている。
The
HDD50は、内蔵する磁気ハードディスクに記憶した地図データおよび音楽データの読み出し/書き込みを行う高速大容量記憶媒体および読み取り装置である。HDD50の音楽データはリッピング処理によってエンコードされた音楽データである。DVDドライブ60は、セットした音楽CDに記憶されている音楽データあるいは映像DVDに記憶されている映像データの読み出しを行う読み取り装置である。音楽CDや映像DVDはHDD50に比べて低速小容量記憶媒体である。
The HDD 50 is a high-speed and large-capacity storage medium and a reading device that read / write map data and music data stored in a built-in magnetic hard disk. The music data in the HDD 50 is music data encoded by the ripping process. The
ハードディスクドライブ(HDD)50およびDVDドライブ60は、ATAPI(AT Attachment Packet Interface)に準拠したIDE(Integrated Drive Electronics)インターフェースを使用してメインCPU10Aおよび10Bとの間でコマンド授受あるいはデータ授受を行う。そして調停回路20は、メインCPU10Aおよび10BのHDD50およびDVDドライバ60に対するバス権(アクセス権)を調停している。
The hard disk drive (HDD) 50 and the
メインCPU10Aは、フラッシュメモリ11に格納された制御プログラムを実行して各種のナビゲーション処理を実行する。DRAM13には、ナビゲーション処理で使用するデータや演算データが一時的に保存される。メインCPU10Aは、位置検出装置71で検出された車両の現在位置を入力し、HDD50の地図データに基づいて自車位置周辺の地図を表示モニタ73に表示する。あるいは、自車位置から目的地までの経路を探索し、推奨経路に沿って乗員を案内する経路誘導を行う。
The
サブCPU10Bは、フラッシュメモリ14に格納された制御プログラムを実行して音楽再生処理や映像再生処理などを行う。サブCPU10Bは、DVDドライブ60にセットされた音楽CDに記憶された音楽データをDSP15で再生してスピーカ74から出力する。サブCPU10Bの制御の下、DSP15は、DVDドライブ60から読み込んだ音楽データをリッピング処理し、サブCPU10Bは、リッピング処理によりエンコードされた音楽データをHDD50に記憶する。
The
サブCPU10Bは、地上デジタル放送受信回路72で受信した地上デジタル放送の映像を表示モニタ73に表示し、スピーカ74からその音声を出力することにより、いわゆる地デジ放送を視聴する処理を行う。地上デジタル放送を録画する処理もサブCPU10Bにより行われる。この場合、受信した映像はDRAM17に一時的に格納され、所定のタイミングでHDD50に保存される。DRAM17には、音楽データや映像データの処理(エンターテイメント処理)で使用されるデータや演算データも一時的に保存される。
The
図2に詳細に示すように、調停回路20はHost I/F21と、 DeviceI/F22および23と、ARBITERと呼ばれる切換回路24と、切換回路24を制御するREGISTERと呼ばれる切替制御回路(調停制御回路)25とを備えたプログラマブルゲートアレイ回路として構成することができる。
As shown in detail in FIG. 2, the
Host I/F21はHDD50およびDVDドライブ60と接続され、Device I/F22はメインCPU10Aと接続され、Device I/F23はサブCPU10Bと接続されている。メインCPU10AおよびサブCPU10Bは、それぞれの処理に応じたATAPI使用要求レベルを、DeviceI/F22および23、切替回路24を経由して切替制御回路(調停制御回路)25へ設定する。ATAPI使用要求レベルの設定に先立って、メインCPU10AおよびサブCPU10Bは、書換制御信号GPO(general purpose output)1またはGPO2をATAPIインターフェースとは別のバスラインを経由して切替制御回路25へ出力し、切替制御回路25を書換可能状態に設定する。この実施の形態のナビゲーション装置では、書換制御信号GPO1またはGPO2がハイレベルの時に、切替制御回路25の調停制御テーブルの書換えが許可される。また、書換制御信号GPO1およびGPO2がローレベルの時に切替制御回路25の調停制御テーブルの書換えは禁止され、いずれか一方のCPUがHDD50と接続されてコマンドデータ授受や演算データ授受を行う。
The Host I /
メインCPU10Aから出力されるATAPI使用要求レベル信号により、切替制御回路25にはたとえば、次の(a)〜(d)の4段階のメインCPU使用要求レベル0〜3が設定される。
(a)メインCPU10AのATAPI使用要求レベル0(00):メインCPU10A未使用
(b)メインCPU10AのATAPI使用要求レベル1(01):経路探索処理
(c)メインCPU10AのATAPI使用要求レベル2(10):地図スクロール処理
(d)メインCPU10AのATAPI使用要求レベル3(11):地図データ読み出し処理
By the ATAPI use request level signal output from the
(A) ATAPI use request level 0 (00) of
サブCPU10BのATAPI使用要求レベル信号により、切替制御回路25にはたとえば、次の(a)〜(d)の4段階のサブCPU使用要求レベル0〜3が設定される。
(a)サブCPU10BのATAPI使用要求レベル0(00):サブCPU10B未使用
(b)サブCPU10BのATAPI使用要求レベル1(01):リッピング処理
(c)サブCPU10BのATAPI使用要求レベル2(10):CD/DVDデータ読み出し処理
(d)サブCPU10BのATAPI使用要求レベル3(11):地上デジタル放送録画処理
By the ATAPI use request level signal of the
(A)
メインCPU10AおよびサブCPU10Bにおいて、レベル3はレベル2よりも緊急性が高く、レベル2はレベル1よりも緊急性が高く、レベル1はレベル0よりも緊急性が高い処理である。
なお、各ATAPI使用要求レベルは、括弧内に示すように、2ビットのATAPI使用要求レベル信号で表される。しかし、ATAPI使用要求レベル信号のビット数は、使用要求レベルの設定数に応じて決定すればよく、16ビットであれば4096通りの要求レベルを設定することができる。
In the
Each ATAPI use request level is represented by a 2-bit ATAPI use request level signal as shown in parentheses. However, the number of bits of the ATAPI use request level signal may be determined according to the set number of use request levels, and if it is 16 bits, 4096 request levels can be set.
このようにして切替制御回路25には図3の符号3aに示すような調停制御テーブルが設定される。切替回路24は、調停制御テーブルの各CPUの使用要求レベルに対応する信号に基づく論理演算を行って、バス権をいずれかのCPUに与えるようにバスを切り替える。図3の符号3bは、メインCPU10AのATAPI使用要求レベルおよびサブCPU10BのATAPI使用要求レベルに応じた各CPUのバス権を示す。なお、図3は、同じレベルの使用要求に対して、メインCPU10AがサブCPU10Bに優先してバス権を有するように定義した場合を示している。
In this way, the arbitration control table as shown by
図3を参照して一例を説明する。
(1)メインCPU10Aの要求レベル0(00)の場合
サブCPU10Bの要求レベルが0であればバス権はメインCPU10Aに与えられ、サブCPU10Bの要求レベルが1〜3であればバス権はサブCPU10Bに与えられる。
(2)メインCPU10Aの要求レベル1(01)の場合
サブCPU10Bの要求レベルが0および1であればバス権はメインCPU10Aに与えられ、サブCPU10Bの要求レベルが2または3であればバス権はサブCPU10Bに与えられる。
An example will be described with reference to FIG.
(1) When the request level of the
(2) When the request level of the
(3)メインCPU10Aの要求レベルが2(10)の場合
サブCPU10Bの要求レベルが0〜2であればバス権はメインCPU10Aに与えられ、サブCPU10Bの要求レベルが3であればバス権はサブCPU10Bに与えられる。
(4)メインCPU10Aの要求レベルが3(11)の場合
サブCPU10Bの要求レベルに拘わらずバス権はメインCPU10Aに与えられる。
(3) When the request level of the
(4) When the request level of the
図4は、制御回路10による処理全体を説明するフローチャートである。
ステップS1において初期設定処理を行う。初期設定処理では、メインCPU10AとサブCPU10BのATAPI使用要求レベルを0(00)に設定し、バス権をメインCPU10Aに与える。すなわち、調停制御テーブルは図3の符号3aに示すように書き換えられる。切替回路24は初期設定された調停制御テーブルを参照してバス権調停の切替を行ってメインCPU10AとHDD50とを接続する。また、メインCPU10AおよびサブCPU10Bはともにデータ転送が可能なレディ状態に設定される。後述するように、メインCPU10AおよびサブCPU10Bがビジー状態に設定されると、データ転送が禁止される。
FIG. 4 is a flowchart for explaining the entire processing by the
In step S1, an initial setting process is performed. In the initial setting process, the ATAPI use request level of the
ここで、ATAPI処理によるデータ転送とは、メインCPU10AおよびサブCPU10Bが調停回路20の調停の制御下で行うデータの転送である。したがって、メインCPU10AおよびサブCPU10Bがビジー状態に設定されても、メインCPU10AおよびサブCPU10BとDRAM41および42との間で行うデータ転送は禁止されない。
Here, the data transfer by ATAPI processing is data transfer performed by the
なお、図示しない処理手順により、メインCPU10AおよびサブCPU10Bは、ユーザのATAPI使用要求により、常時、調停制御テーブルを書き換えることができる。ATAPI使用要求とは、ユーザによる地図スクロール操作などのナビゲーション装置に対する操作に基づく使用要求である。
Note that the
ステップS2では、ATAPI使用要求の入力を待機する。要求があればステップS3に進み、メインCPU10Aの要求レベルがサブCPU10Bの要求レベル以上か否かを判定する。メインCPU10Aの要求レベルがサブCPU10Bの要求レベル以上であればステップS3が肯定され、ステップS3AでサブCPU10Bをビジー状態に設定してステップS4に進む。ステップS4では、バス権が与えられたメインCPU10AはHDD50との間で各種データの授受を開始する。
In step S2, input of an ATAPI use request is awaited. If there is a request, the process proceeds to step S3, and it is determined whether the request level of the
ステップS3が肯定される場合、図示しない手順によって、ATAPI使用要求レベル信号に基づく調停制御テーブルの書き換え処理が行われるが、調停制御テーブルはステップS1における初期設定状態を維持する。 When step S3 is affirmed, the arbitration control table is rewritten based on the ATAPI use request level signal by a procedure not shown, but the arbitration control table maintains the initial setting state in step S1.
ステップS5では、新たなATAPI使用要求の有無を判定し、新たな要求がなければステップS6に進む。ステップS6では、メインCPU10AによるHDD50へのデータ転送が終了したか否かを判定する。ステップS6が否定されるとステップS4に戻り、データ転送を続行する。データ転送が終了してステップS6が肯定されるとステップS6Aに進み、サブCPU10Bをレデイー状態とする。次にステップS7に進み、サブCPU10Bの使用要求があるか否かを判定する。サブCPU10Bからの使用要求がなければステップS2に戻り、サブCPU10Bからの使用要求があればステップS7からステップS13へ進む。
In step S5, it is determined whether or not there is a new ATAPI use request. If there is no new request, the process proceeds to step S6. In step S6, it is determined whether or not the data transfer to the
ステップS5において新たなATAPI使用要求があると判定されると、ステップS8に進み、メインCPU10Aの要求レベルがサブCPU10Bの要求レベル以上か否かを判定する。ステップS8が肯定されるとステップS6に進む。ステップS5の判定に際して、新たなATAPI使用要求がサブCPU10Bの要求であり、かつ、サブCPU10Bの要求レベルがメインCPU10Aの要求レベルを超えている場合、ステップS8が否定されてステップS9に進む。ステップS9ではメインCPU10Aのデータ転送を中断する処理を行い、ステップS10Aを通ってステップS10へ進む。ステップS8が否定される場合、図示しない手順によって、ATAPI使用要求レベル信号に基づく調停制御テーブルの書き換え処理が行われ、バス権がサブCPU10Bに切り替えられている。しかし、サブCPU10Bはまだビジー状態のままであり、データ転送は開始されない。
If it is determined in step S5 that there is a new ATAPI use request, the process proceeds to step S8, and it is determined whether or not the request level of the
ステップS10Aでは、メインCPU10Aをビジー状態に、サブCPU10Bをレデイー状態に設定する。これにより、ステップS10において、サブCPU10BとHDD50との間でデータ転送が始まる。一方、バス権を引き渡したメインCPU10Aは引き続きATAPI処理を続行し、HDD50への転送データをDRAM41に一時保存する。
In step S10A, the
ステップS11でサブCPU10Bからのデータ転送が終了すると、ステップS11Aを通ってステップS12に進む。ステップS11Aにおいて、メインCPU10Aをレデイー状態に、サブCPU10Bをビジー状態に設定すると、ステップS12において、調停制御テーブルの書き換え処理を行ない、バス権をメインCPU10Aに切り替える。これにより、中断していたメインCPU10Aのデータ転送が再開される。すなわち、DRAM41に一時保存されているデータがHDD50へ転送される。その後、処理はステップS4に進む。
When the data transfer from the
ステップS3において、サブCPU10Bの要求レベルがメインCPU10Aの要求レベル以上であると判定されると、ステップS3Bに進み、メインCPU10Aをビジー状態に設定する。ステップS3が否定される場合、図示しない手順によって、ATAPI使用要求レベル信号に基づく調停制御テーブルの書き換え処理が行われていて、バス権がサブCPU10Bに切り替えられている。ステップS13に進むと、サブCPU10Bはデータ転送を開始して、HDD50との間で各種データの授受を開始する。
If it is determined in step S3 that the required level of the
ステップS14では、新たなATAPI使用要求の有無を判定し、新たな要求がなければステップS15に進む。ステップS15では、サブCPU10BからHDD50へのデータ転送が終了したか否かを判定する。ステップS15が否定されるとステップS13に戻る。データ転送が終了してステップS15が肯定されると、ステップS15Aを通ってステップS16に進む。ステップS15Aでは、メインCPU10Aをレデイー状態に設定する。ステップS16では、メインCPU10AのATAPI使用要求があるか否かを判定する。メインCPU10AからのATAPI使用要求がなければステップS2に戻り、メインCPU10AからのATAPI使用要求があるとステップS16からステップS4へ戻る。
In step S14, it is determined whether or not there is a new ATAPI use request. If there is no new request, the process proceeds to step S15. In step S15, it is determined whether or not the data transfer from the
ステップS14において新たなATAPI使用要求があると判定されると、ステップS17に進み、メインCPU10Aの要求レベルがサブCPU10Bの要求レベル以上か否かを判定する。ステップS17が否定されるとステップS15に進む。ステップS17が肯定されるとステップS18に進み、サブCPU10Bのデータ転送を中断する。その後、処理はステップS18Aを通ってステップS19へ進む。ステップS18Aでは、メインCPU10Aをレデイー状態に、サブCPU10Bをビジー状態に設定する。また、ステップS19において、調停制御テーブルの書き換え処理を行ない、バス権をメインCPU10Aに切り替える。これにより、メインCPU10AからHDD50へのデータ転送が始まる。
If it is determined in step S14 that there is a new ATAPI use request, the process proceeds to step S17, and it is determined whether or not the request level of the
一方、バス権を引き渡したサブCPU10Bは引き続きATAPI処理を続行し、HDD50への転送データをDRAM42に一時保存する。ステップS20でメインCPU10Aからのデータ転送が終了するとステップS20Aを通ってステップS21に進む。ステップS20Aでは、メインCPU10Aをレデイー状態に、サブCPU10Bをビジー状態に設定する。ステップS21において、調停制御テーブルの書き換え処理を行ない、バス権をサブCPU10Bに切り替える。これにより、中断していたサブCPU10Bのデータ転送が再開される。すなわち、DRAM42に一時保存されているデータがHDD50へ転送される。その後、処理はステップ13に進む。
On the other hand, the
以上の実施の形態によるナビゲーション装置の動作について、地上デジタル放送録画中に地図スクロール要求が発生した場合を一例として説明する。
サブCPU10Bの制御の下で地上デジタル放送を録画中は、その録画データはHDD50へ転送される(ステップS13)。ユーザの操作によりメインCPU10Aが地図データ読み出し処理を受け付けると、メインCPU10AのATAPI使用要求レベルがサブCPU10BのATAPI使用要求レベルと等しいレベル3になり、調停回路20はバス権をメインCPU10Aに移行し、サブCPU10Bのデータ転送は中断される(ステップS18)。このとき、バス権を渡した後もCPU10Bは引き続き録画処理を続行し、録画映像データをDRAM42に一時保存する。サブCPU10Bは、バス権を取得した後に、DRAM42の録画データをHDD50に転送する(ステップS21)。
The operation of the navigation device according to the above embodiment will be described by taking as an example the case where a map scroll request is generated during digital terrestrial broadcast recording.
During recording of terrestrial digital broadcasting under the control of the
このようなATAPI調停処理により、録画データが途切れるなどの不都合を解消することができる。 By such ATAPI arbitration processing, inconvenience such as recording data being interrupted can be solved.
以上説明した第1の実施の形態によるナビゲーション装置によれば次のような作用効果を奏することができる。
(1)メインCPU10AとサブCPU10Bは、書換制御信号GPO1およびGPO2により切替制御回路25を書換可能状態とし、その上で、ATAPI使用要求レベル信号を出力して切替制御回路25の調停制御テーブルを書き換える。これにより、切替回路24は設定された調停制御テーブルを参照してメインCPU10AまたはサブCPU10Bにバス権を与えるように切り替わる。このように調停回路20をたとえばプログラマブルゲートアレイ回路、すなわちハードウエア回路で構成したので、調停回路20にあっては、メインCPUおよびサブCPUがHDDにアクセスするたびに、従来技術で説明したようなソフトウエア処理によるATA調停が不要となる。その結果、ATA調停処理に関するシステムが簡素化される。
According to the navigation device according to the first embodiment described above, the following operational effects can be obtained.
(1) The
(2)一方のCPUがATAPI処理実行中に他方のCPUにバス権を引き渡す場合、ATAPI処理中にバス権を引き渡したメインCPU10AまたはサブCPU10Bはデータ転送だけを中断し、その後のデータ処理を続行し、DRAM41または42に転送データを一時保存するようにした。そして、他方の処理の終了によりバス権を取得したCPUは、DRAM41または42に一時保存したデータをHDD50に転送するようにした。したがって、必要なデータのHDD50への転送が途切れるといった不都合はない。
(2) When one CPU delivers the bus right to the other CPU during execution of ATAPI processing, the
(3)調停制御テーブルの書換制御信号をATAPI準拠のインターフェースとは別の通常制御用バスラインにより調停制御回路25に接続し、ATAPI使用要求レベル信号はATAPI準拠のインターフェースを介して調停制御回路25に接続するようにした。そして、調停制御テーブルの書換許可/禁止信号をハイローレベルで設定し、書換許可信号により第1および第2の要求信号に応じて調停制御テーブルを書換えるようにしたので、GPO信号数を最小数とすることができる。
(3) The rewrite control signal of the arbitration control table is connected to the
第1の実施の形態のナビゲーション装置では、ATAPI使用要求レベルに拘わらず、優先度の高いATAPI使用要求が他方のCPUで発生すると、実行中のATAPI処理によるデータ転送を中断し、中断した転送データをDRAM41や42に一時保存するようにした。このような処理を所定以上のレベルについてのみ行い、所定値未満のレベルについてはデータ転送だけでなく、ATAPI処理自体を中断するように構成してもよい。このような処理を行う一例を第2の実施の形態として説明する。
In the navigation device of the first embodiment, when an ATAPI use request having a high priority is generated in the other CPU regardless of the ATAPI use request level, the data transfer by the ATAPI process being executed is interrupted, and the interrupted transfer data Is temporarily stored in the
−第2の実施の形態− -Second Embodiment-
本発明の車載情報端末の第2の実施形態であるナビゲーション装置の構成を図5に示す。第1の実施の形態のナビゲーション装置と相違する点を主に説明する。図5に示すように、サブCPU10BのDevice I/F23にはDRAM42が接続されているが、メインCPU10AのDevice I/F22にはDRAM41が接続されていない。この構成が主たる相違点である。
FIG. 5 shows the configuration of a navigation device that is a second embodiment of the in-vehicle information terminal of the present invention. Differences from the navigation device of the first embodiment will be mainly described. As shown in FIG. 5, the
第1の実施の形態のナビゲーション装置では、メインCPU10AとサブCPU10BのATAPI使用要求レベルを比較し、要求レベルが高いCPUにバス権を与える。この点は第2の実施の形態でも同様であり、詳細な説明は省略する。第2の実施の形態のナビゲーション装置では、
In the navigation device according to the first embodiment, the
サブCPU10BがATAPI使用要求レベル3の処理を実行中にメインCPU10AにATAPI使用要求レベル3の処理要求が発生した場合、サブCPU10BのATAPI処理によるデータ転送のみを中断し、処理そのものは続行する。そして、HDD50に記録する必要のあるデータを、Device I/F23に接続したDRAM42に一時保存する。バス権を引き渡したサブCPU10Bは、バス権を取得した後にDRAM42に一時保存したデータをHDD50に転送する。
When a processing request of ATAPI usage request level 3 is generated in the
第2の実施の形態のナビゲーション装置においてメインCPU10AのDRAM41を省略したのは次の理由による。第2の実施の形態のナビゲーション装置では、上記のようにサブCPU10BがATAPI使用要求レベル3の処理を実行中にメインCPU10AにATAPI使用要求レベル3の処理要求が発生した場合、サブCPU10Bはバス権を引き渡すが、データ処理は続行する。したがって、サブCPU10Bで得られた転送データを一時保存するためにDRAM42が必要である。しかし、上記以外の条件によりバス権を引き渡したそれぞれのCPUはデータ処理自体も終了する。すなわち、メインCPU10Aにあっては、バス権を引き渡した後にデータ処理を続行することがない。したがって、メインCPU10AのDRAM41は不要となる。
The reason why the
以上説明した第2の実施の形態によるナビゲーション装置によれば、ATAPI処理実行中にバス権を引き渡してHDD50への転送を中止する際、特にデータが途切れて支障が発生しやすい使用要求レベル3の場合にのみ転送データを一時保存し、バス権が再度引き渡された時に一時保存データの転送を再開するようにした。したがって、むやみに転送データの一時保存、データ転送再開などといった処理を実行することがなく、システム構成が簡素化できる。
According to the navigation apparatus according to the second embodiment as described above, when the bus right is handed over and the transfer to the
第2の実施の形態のナビゲーション装置を次のように変形しても良い。この場合のシステム構成は図1に示すナビゲーション装置と同様となる。
第2の実施の形態のナビゲーション装置では、バス権をメインCPU10Aに引き渡したサブCPU10Bは引き続きATAPI処理を続行して転送すべきデータをDRAM42に一時記憶する。しかし、DRAMA42のデータ記憶容量が最大記憶容量のたとえば80パーセントに達すると、DRAM42から切替制御回路25に割り込みをかけ、バス権をサブCPU10Bに引き渡すようにしてもよい。すなわち、切替制御回路25は、現在実行中のメインCPU10AのATAPI処理を割り込みにより速やかに終了し、バス権をサブCPU10Bに移行する。バス権を引渡したメインCPU10Aは引き続き処理を続行し、DRAM41にHDD50に記憶が必要なデータを一時保存する。サブCPU10BのDRAM42のデータ記憶容量がたとえば30パーセントまで低下したときに、バス権をメインCPU10Aに引き渡し、そのDRAM41に一時保存した転送すべきデータをHDD50へ転送する。
The navigation device of the second embodiment may be modified as follows. The system configuration in this case is the same as that of the navigation apparatus shown in FIG.
In the navigation device of the second embodiment, the
なお、DRAM42が割り込みをかけるデータ記憶容量のしきい値は、メインCPU10AのHDD50への最大アクセス時間を考慮して決定すればよい。すなわち、バス権を引き渡した以降のメインCPU10AのHDD50へのアクセス時間に応じてデータ記憶容量のしきい値を決定すればよい。
Note that the threshold of the data storage capacity that the
このような変形例によれば、次のような作用効果を奏することができる。
たとえば、バス権をメインCPU10Aに引き渡した後、サブCPU10Bが地上デジタル放送を録画中にDRAM42の記憶容量が80パーセントに達したとき、サブCPU10Bにバス権を移行し、DRAM42の録画データをHDD50へ転送する。これにより、DRAM42の容量を有効に利用することができ、録画映像が途切れることを防止することができる。
According to such a modification, the following effects can be obtained.
For example, after handing over the bus right to the
次のような変形も本発明の範囲内である。
(1)車載情報端末をナビゲーション装置として説明したが、ナビゲーション装置に限定されない。すなわち、それぞれが異なるデータ処理を実行する第1および第2のプロセッサが同一の記憶媒体を共通に使用する車載情報端末であればその用途は問わない。たとえば、メインプロセッサがいわゆるドライブレコーダの演算処理に使用され、サブプロセッサが音楽や映像などのエンターテイメントデータ演算処理に使用される場合にも、本発明は好適に使用できる。
(2)CPUとHDDとの間のデータ転送について説明したが、DVDなどその他の記憶媒体との間におけるデータ転送についても同様である。また、CPUは2つに限定されない。
(3)バス権調停が要求されるインターフェースであればATAPIに限定されない。
The following modifications are also within the scope of the present invention.
(1) Although the in-vehicle information terminal has been described as a navigation device, it is not limited to a navigation device. In other words, the first and second processors, each executing different data processing, can be used for any in-vehicle information terminal that uses the same storage medium in common. For example, the present invention can be suitably used when the main processor is used for arithmetic processing of a so-called drive recorder and the sub-processor is used for arithmetic processing of entertainment data such as music and video.
(2) Although the data transfer between the CPU and the HDD has been described, the same applies to the data transfer with other storage media such as a DVD. Further, the number of CPUs is not limited to two.
(3) The interface is not limited to ATAPI as long as the bus arbitration is required.
本発明の特徴を損なわない限り、本発明は上記実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。 As long as the characteristics of the present invention are not impaired, the present invention is not limited to the above-described embodiments, and other forms conceivable within the scope of the technical idea of the present invention are also included in the scope of the present invention. .
なお、以上説明した実施の形態におけるナビゲーション装置の各構成要素と特許請求の範囲の各構成要素との対応関係は以下のとおりである。
メインCPU10Aが第1のプロセッサを、サブCPU10Bが第2のプロセッサを、HDD50が記憶媒体を、FPGAによる調停回路20がハードウエアで構成された調停回路を、DRAM41,42が一時記憶回路をそれぞれ構成する。なお、以上の対応関係の説明は一例であり、権利解釈に際してなんら拘束されるものではない。
In addition, the correspondence between each component of the navigation device in the embodiment described above and each component of the claims is as follows.
The
10:制御回路 10A:メインCPU
10B:サブCPU 20:調停回路
21:Host I/F 22,23: Device I/F
24:切替回路 25:切替制御回路
41,42:DRAM 50:HDD
60:DVDドライブ 72:地上デジタル放送受信回路
10:
10B: Sub CPU 20: Arbitration circuit
21: Host I /
24: switching circuit 25: switching
60: DVD drive 72: Digital terrestrial broadcast receiving circuit
Claims (6)
前記記憶媒体との間でデータ授受を行って第1のデータ処理を行う第1のプロセッサと、
前記記憶媒体との間でデータ授受を行って第2のデータ処理を行う第2のプロセッサと、
前記第1および第2のプロセッサの前記記憶媒体へのバス権調停を行うハードウエア回路であって、前記バス権調停を制御する書換え可能な調停制御テーブルが設定される調停制御回路および前記調停制御テーブルを参照して前記バス権調停を行う切替回路を含む調停回路とを備え、
前記第1のプロセッサは前記第1のデータ処理内容に応じた第1の要求信号を、前記第2のプロセッサは前記第2の処理内容に応じた第2の要求信号を、それぞれ前記調停制御テーブルの書換許可信号とともに出力し、前記調停制御テーブルは前記第1および第2の要求信号に応じて書き換えられることを特徴とする車載情報端末。 A storage medium for storing data;
A first processor that performs first data processing by exchanging data with the storage medium;
A second processor for performing second data processing by exchanging data with the storage medium;
A hardware circuit that performs bus right arbitration to the storage medium of the first and second processors, and an arbitration control circuit in which a rewritable arbitration control table that controls the bus right arbitration is set, and the arbitration control An arbitration circuit including a switching circuit that performs the bus arbitration with reference to a table,
The arbitration control table includes a first request signal corresponding to the first data processing content and a second request signal corresponding to the second processing content. And the reconciliation control table is rewritten in response to the first and second request signals.
前記調停回路により前記記憶媒体との間でデータ授受を中断したプロセッサは、引き続きデータ処理を続行するようにし、
前記続行するデータ処理により得られたデータを一時記憶する一時記憶回路をさらに設け、
前記調停回路により前記記憶媒体との間でデータ授受を再開したプロセッサは、前記一時記憶回路に保存されていたデータを前記記憶媒体へ転送することを特徴とする車載情報端末。 The in-vehicle information terminal according to claim 1,
The processor that interrupted data exchange with the storage medium by the arbitration circuit continues data processing,
A temporary storage circuit for temporarily storing data obtained by the data processing to be continued;
The in-vehicle information terminal, wherein the processor that resumes data exchange with the storage medium by the arbitration circuit transfers the data stored in the temporary storage circuit to the storage medium.
前記調停回路は、前記一時記憶回路の記憶容量が所定値を越えると、前記記憶媒体とのとの間でデータ授受が中断されたプロセッサと前記記憶手段との間のデータ授受を再開することを特徴とする車載情報端末。 The in-vehicle information terminal according to claim 2,
When the storage capacity of the temporary storage circuit exceeds a predetermined value, the arbitration circuit resumes data transmission / reception between the storage unit and the processor whose data transmission / reception has been interrupted with the storage medium. In-vehicle information terminal featuring.
前記第1のデータ処理は地図データを使用したデータ処理であり、前記第2のデータ処理は、音楽データや映像データなどのAVデータを使用したデータ処理であることを特徴とする車載情報端末。 The in-vehicle information terminal according to any one of claims 1 to 3,
The in-vehicle information terminal characterized in that the first data processing is data processing using map data, and the second data processing is data processing using AV data such as music data and video data.
前記第1および第2のプロセッサと前記記憶媒体との間のデータ授受は、前記調停回路を経由したATAPI準拠のインターフェースにより行うことを特徴とする車載情報端末。 The in-vehicle information terminal according to any one of claims 1 to 4,
The in-vehicle information terminal characterized in that data exchange between the first and second processors and the storage medium is performed by an ATAPI-compliant interface via the arbitration circuit.
前記第1および第2の要求信号は前記ATAPI準拠のインターフェースを介して前記調停制御回路に接続され、前記調停制御テーブルの書換制御信号は前記ATAPI準拠のインターフェースとは別のバスラインにより前記調停制御回路に接続されることを特徴とする車載情報端末。 The in-vehicle information terminal according to claim 5,
The first and second request signals are connected to the arbitration control circuit via the ATAPI compliant interface, and the rewrite control signal of the arbitration control table is controlled by the bus line different from the ATAPI compliant interface. An in-vehicle information terminal connected to a circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007110445A JP2008269223A (en) | 2007-04-19 | 2007-04-19 | On-board information terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007110445A JP2008269223A (en) | 2007-04-19 | 2007-04-19 | On-board information terminal |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008269223A true JP2008269223A (en) | 2008-11-06 |
Family
ID=40048652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007110445A Pending JP2008269223A (en) | 2007-04-19 | 2007-04-19 | On-board information terminal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008269223A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10228446A (en) * | 1997-02-17 | 1998-08-25 | Shinsedai Kk | Bus arbitration system |
JP2002312309A (en) * | 2001-04-09 | 2002-10-25 | Nec Eng Ltd | Arbitration circuit and arbitration method |
JP2006195867A (en) * | 2005-01-17 | 2006-07-27 | Matsushita Electric Ind Co Ltd | Bus arbitration method and semiconductor device |
JP2007011783A (en) * | 2005-06-30 | 2007-01-18 | Seiko Epson Corp | Data transfer control device and electronic device |
-
2007
- 2007-04-19 JP JP2007110445A patent/JP2008269223A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10228446A (en) * | 1997-02-17 | 1998-08-25 | Shinsedai Kk | Bus arbitration system |
JP2002312309A (en) * | 2001-04-09 | 2002-10-25 | Nec Eng Ltd | Arbitration circuit and arbitration method |
JP2006195867A (en) * | 2005-01-17 | 2006-07-27 | Matsushita Electric Ind Co Ltd | Bus arbitration method and semiconductor device |
JP2007011783A (en) * | 2005-06-30 | 2007-01-18 | Seiko Epson Corp | Data transfer control device and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8250245B2 (en) | Information processing system, with information processing terminal capable of operating in multiple operation modes when connected to a host device | |
CN101794262B (en) | I/O controller, and descriptor transfer method | |
KR101125929B1 (en) | Information processing apparatus and method, and program recording medium | |
JP2007249938A (en) | Usb host system, av data reproducing device and av data recording device | |
JP4802791B2 (en) | Data storage device and data access method | |
US20050259542A1 (en) | Reproduction device and method, recording medium, and program | |
EP1684288B1 (en) | Information recorder, information recording method, and recording medium containing program | |
JP2008269222A (en) | On-board information terminal | |
JP4536189B2 (en) | DMA transfer apparatus and DMA transfer system | |
JP2008269223A (en) | On-board information terminal | |
JP2009110058A (en) | In-vehicle information terminal | |
JP2008090875A (en) | Memory, navigation device and its control method and program | |
JP2009020734A (en) | On-board information terminal | |
JP4305262B2 (en) | Ring buffer control method, ring buffer device, and data recording / reproducing device | |
JP4777840B2 (en) | In-vehicle information terminal | |
JP2010055295A (en) | In-vehicle information terminal | |
JP2010039716A (en) | Onboard information terminal | |
JP4187674B2 (en) | In-vehicle device, control method for in-vehicle device, control program for in-vehicle device, and recording medium | |
JP2008096307A (en) | Control method for recording medium, in-board electronic equipment and recording medium control program | |
JPH11296433A (en) | Personal computer with external cache for file device | |
JP2001014219A (en) | Method and device for controlling cache | |
JP2005301854A (en) | Information processor and information processing method, program, and program storage medium | |
JP2004086439A (en) | Data recording/reproducing device, and data read/write control method to its hard disk drive | |
JPH0934782A (en) | Information storage device | |
JP2002222062A (en) | Disk device and information processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100414 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20111201 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120605 |