JP2008259090A - Amplification circuit and amplification circuit device - Google Patents
Amplification circuit and amplification circuit device Download PDFInfo
- Publication number
- JP2008259090A JP2008259090A JP2007101441A JP2007101441A JP2008259090A JP 2008259090 A JP2008259090 A JP 2008259090A JP 2007101441 A JP2007101441 A JP 2007101441A JP 2007101441 A JP2007101441 A JP 2007101441A JP 2008259090 A JP2008259090 A JP 2008259090A
- Authority
- JP
- Japan
- Prior art keywords
- time
- offset voltage
- output
- amplifier
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
この発明は、増幅回路及びそれを用いた増幅回路装置に関するものである。 The present invention relates to an amplifier circuit and an amplifier circuit device using the same.
従来より、増幅回路のオフセット電圧を除去する技術として、Behzad Razavi 著の「Design of Analog CMOS Integrated Circuits 」の第 438頁のFigure12.50 に示すようなチョッパ形の回路構成を用いる方法が知られている。前述の著書に記載されている増幅回路はシングルエンド形式の回路構成であるが、本発明と対応させて説明するため、これを差動入力差動出力の構成にしたものを図９に示す。図９に示すように、この増幅回路は、第１，第２の入力端子102 ，103 と、第１，第２の出力端子104 ，105 と、中点電位入力端子106 とを備えた増幅器101 と、中点電位125 と、第１，第２の入力端子107 ，108 と、第１，第２の出力端子109 ，110 と、第１，第２の入力容量111 ，112 と、第１，第２の帰還容量113 ，114 と、第１，第２，第３，第４，第５，第６のサンプル用スイッチ115 ，116 ，117 ，118 ，119 ，120 と、第１，第２，第３，第４のホールド用スイッチ121 ，122 ，123 ，124 と、スイッチ制御用デジタル回路126 とを備えている。
Conventionally, as a technique for removing the offset voltage of an amplifier circuit, a method using a chopper type circuit configuration as shown in Figure 12.50 on page 438 of "Design of Analog CMOS Integrated Circuits" by Behzad Razavi is known. Yes. Although the amplifier circuit described in the above-mentioned book has a single-ended circuit configuration, FIG. 9 shows a configuration of a differential input / differential output in order to explain it in correspondence with the present invention. As shown in FIG. 9, the amplifier circuit includes an
そして、前記増幅器の中点電位入力端子106 を前記中点電位125 に接続し、前記増幅器の第１の入力端子102 と第１の入力容量111 の一方と第１の帰還容量113 の一方とをそれぞれ接続し、前記増幅器の第2 の入力端子103 と第2 の入力容量112 の一方と第2 の帰還容量114 の一方とをそれぞれ接続し、前記増幅器の第１の入力端子102 と増幅器の第１の出力端子104 とを第１のサンプル用スイッチ115 を介して接続し、前記増幅器の第２の入力端子103 と増幅器の第２の出力端子105 とを第２のサンプル用スイッチ116 を介して接続し、前記増幅器の第１の出力端子104 と前記第１の帰還容量113 の他方とを第１のホールド用スイッチ121 を介して接続し、前記増幅器の第２の出力端子105 と前記第２の帰還容量114 の他方とを第２のホールド用スイッチ122 を介して接続し、前記第１の入力容量111 の他方を第３のサンプル用スイッチ117 を介して前記第１の入力端子107 と接続すると共に、第３のホールド用スイッチ123 を介して中点電位125 と接続し、前記第２の入力容量112 の他方を第４のサンプル用スイッチ118 を介して前記第１の入力端子108 と接続すると共に、第４のホールド用スイッチ124 を介して中点電位125 と接続し、第１の入力端子107 と前記第１の帰還容量113 の他方とを第５のサンプル用スイッチ119 を介して接続し、第２の入力端子108 と前記第２の帰還容量114 の他方とを第６のサンプル用スイッチ120 を介して接続し、前記増幅器の第１の出力端子104 と第１の出力端子109 とを、前記増幅器の第２の出力端子105 と第２の出力端子110 とをそれぞれ接続するように構成し、更に前記第１乃至第６のサンプル用スイッチ115 ，116 ，117 ，118 ，119 ，120 を入力信号をサンプルするときにオンになるように、また前記第１乃至第４のホールド用スイッチ121 ，122 ，123 ，124 をサンプルした信号をホールドする時にオンになるように、スイッチ制御用デジタル回路126 でそれぞれ制御するように構成されている。
The midpoint
次に、このように構成されている増幅回路の動作について説明する。まず入力信号をサンプルするときの等価回路を図10に示す。サンプルの際には、第１から第６のサンプル用スイッチ115 ，116 ，117 ，118 ，119 ，120 のスイッチがＯＮになる。このとき、第１，第２のサンプル用スイッチ115 ，116 により、増幅器の第１の入力端子102 と増幅器の第１の出力端子104 とが、また増幅器の第２の入力端子103 と増幅器の第２の出力端子105 とがそれぞれ接続されているので、増幅器101 はユニティゲイン動作となり、理想的には中点電位入力端子106 に入力されている中点電位（Ｖref)125 が第１，第２の出力端子109 ，110 に出力されることになる。しかしながら、増幅器には一般的に入力オフセット電圧があり、入力間の電圧にはずれが存在する。このずれをそれぞれ＋ΔＶ／２，−ΔＶ／２と置くと、第１，第２の出力端子109 ，110 に出力される電圧ＶO1S ，ＶO2S はそれぞれ、
ＶO1S ＝Ｖref ＋ΔＶ／２
ＶO2S ＝Ｖref −ΔＶ／２ ・・・・・・・・・・・・・・・・・（１）
となる。
Next, the operation of the amplifier circuit configured as described above will be described. First, an equivalent circuit when sampling an input signal is shown in FIG. When sampling, the first to sixth sample switches 115, 116, 117, 118, 119, 120 are turned on. At this time, the first and
V O1S = Vref + ΔV / 2
V O2S = Vref -ΔV / 2 (1)
It becomes.
また、このとき、第１の入力端子107 に入力されている電圧をＶIN1 ，第２の入力端子108 に入力されている電圧をＶIN2 とすると、第１の入力容量111 と第１の帰還容量113 にはＶIN1 −ＶO1S ，第２の入力容量112 と第２の帰還容量114 にはＶIN2 −ＶO2S なる電圧がそれぞれ印加されている。よって、第１，第２の入力容量111 ，112 と第１，第２の帰還容量113 ，114 に蓄積される電荷ＱS1，ＱS2，ＱF1，ＱF2は、それぞれ（１）式より、
ＱS1＝ＣS1・｛ＶIN1 −（Ｖref ＋ΔＶ／２）｝
ＱS2＝ＣS2・｛ＶIN2 −（Ｖref −ΔＶ／２）｝
ＱF1＝ＣF1・｛ＶIN1 −（Ｖref ＋ΔＶ／２）｝
ＱF2＝ＣF2・｛ＶIN2 −（Ｖref −ΔＶ／２）｝ ・・・・・・・・（２）
となる。ここで、ＣS1，ＣS2は第１及び第２の入力容量の容量値、ＣF1，ＣF2は第１及び第２の帰還容量の容量値を示す。
At this time, if the voltage input to the
Q S1 = C S1. {V IN1 − (Vref + ΔV / 2)}
Q S2 = C S2 · {V IN2 − (Vref−ΔV / 2)}
Q F1 = C F1 · {V IN1 − (Vref + ΔV / 2)}
Q F2 = C F2 · {V IN2 − (Vref −ΔV / 2)} (2)
It becomes. Here, C S1 and C S2 indicate capacitance values of the first and second input capacitors, and C F1 and C F2 indicate capacitance values of the first and second feedback capacitors.
次に、ホールド時の動作を図11を用いて説明する。第１，第２の入力容量111 ，112 と第１，第２の帰還容量113 ，114 には、初期電荷として（２）式に示す電荷がそれぞれ蓄積されている。オフセット電圧が存在しなければ第１の入力容量111 に蓄積された電荷は第１の帰還容量113 へ、第２の入力容量112 に蓄積された電荷は第２の帰還容量114 へそれぞれ転送されるが、増幅器の第１，第２の入力端子102 ，103 の間にはΔＶのオフセットが存在する。よって、ＣS1＝ＣS2＝ＣS と置くと、中点電位125 側を基準として、第１の入力容量111 には＋ＣS ・ΔＶ／２なる電荷が、第２の入力容量112 には−ＣS ・ΔＶ／２なる電荷がそれぞれ残留することになる。よって、第１の入力容量111 から第１の帰還容量113 に流れ込む電荷ＱS1′は、
ＱS1′＝ＱS1＋ＣS ・ΔＶ／２
＝ＣS ｛ＶIN1 −（Ｖref ＋ΔＶ／２）｝＋ＣS ・ΔＶ／２
＝ＣS （ＶIN1 −Ｖref ） ・・・・・・・・・・・・・・（３）
となり、同様に第２の入力容量112 から第２の帰還容量114 に流れ込む電荷ＱS2′は、
ＱS2′＝ＱS2−ＣS ・ΔＶ／２
＝ＣS ｛ＶIN2 −（Ｖref −ΔＶ／２）｝−ＣS ・ΔＶ／２
＝ＣS （ＶIN2 −Ｖref ） ・・・・・・・・・・・・・・（４）
となる。
Next, the operation during holding will be described with reference to FIG. In the first and
Q S1 ′ = Q S1 + C S · ΔV / 2
= C S {V IN1 − (Vref + ΔV / 2)} + C S · ΔV / 2
= C S (V IN1 −Vref) (3)
Similarly, the charge Q S2 ′ flowing from the
Q S2 ′ = Q S2 −C S · ΔV / 2
= C S {V IN2 − (Vref−ΔV / 2)} − C S · ΔV / 2
= C S (V IN2 −Vref) (4)
It becomes.
以上のことから、ＣF1＝ＣF2＝ＣF として、第１の出力端子109 側について考えると、 ＣF ｛ＶO1−（Ｖref ＋ΔＶ／２）｝＝ＱS1′＋ＱF1
ＶO1−（Ｖref ＋ΔＶ／２）＝ＣS ／ＣF ・（ＶIN1 −Ｖref ）
＋｛ＶIN1 −（Ｖref ＋ΔＶ／２）｝
ＶO1＝（１＋ＣS ／ＣF ）・（ＶIN1 −Ｖref ）＋Ｖref ・・・・・・・（５）
となり、同様に第２の出力端子110 側について考えると、
ＣF ｛ＶO2−（Ｖref −ΔＶ／２）｝＝ＱS2′＋ＱF2
ＶO2−（Ｖref −ΔＶ／２）＝ＣS ／ＣF ・（ＶIN2 −Ｖref ）
＋｛ＶIN2 −（Ｖref −ΔＶ／２）｝
ＶO2＝（１＋ＣS ／ＣF ）・（ＶIN2 −Ｖref ）＋Ｖref ・・・・・・・（６）
となる。よって、差動出力ＶOD＝ＶO1−ＶO2は、
ＶOD＝ＶO1−ＶO2＝（１＋ＣS ／ＣF ）・（ＶIN1 −ＶIN2 ） ・・・・・・（７）
となり、入力オフセット電圧をキャンセルしつつ、入力信号を増幅して出力していることがわかる。
V O1 − (Vref + ΔV / 2) = C S / C F · (V IN1 −Vref)
+ {V IN1- (Vref + ΔV / 2)}
V O1 = (1 + C S / C F ) · (V IN1 −Vref) + Vref (5)
Similarly, when considering the
C F {V O2 − (Vref−ΔV / 2)} = Q S2 ′ + Q F2
V O2 − (Vref−ΔV / 2) = C S / C F · (V IN2 −Vref)
+ {V IN2 − (Vref−ΔV / 2)}
V O2 = (1 + C S / C F ) · (V IN2 −Vref) + Vref (6)
It becomes. Therefore, the differential output V OD = V O1 −V O2 is
V OD = V O1 −V O2 = (1 + C S / C F ) · (V IN1 −V IN2 ) (7)
Thus, it can be seen that the input signal is amplified and output while canceling the input offset voltage.
ところで、前述した従来例においては、サンプル時に、増幅器の第１の出力端子104 には第１の入力容量111 と第１の帰還容量113 との並列容量が、増幅器の第２の出力端子105 には第２の入力容量112 と第２の帰還容量114 との並列容量が、それぞれ負荷容量として接続されることとなる。このため、サンプル時に増幅器101 の出力が安定するまでの時間が掛かることとなり、増幅回路を高速化することができないという問題がある。
By the way, in the above-described conventional example, at the time of sampling, a parallel capacitance of the
本発明は、従来用いられている増幅回路における上記問題点を解消するためになされたもので、サンプル時の増幅器の負荷容量を低減し、高速動作が可能な増幅回路及びそれを用いた増幅回路装置を提供することを目的とする。 The present invention has been made in order to solve the above-mentioned problems in the amplifier circuit used in the past, and reduces the load capacity of the amplifier at the time of sampling, and an amplifier circuit capable of high-speed operation and the amplifier circuit using the same An object is to provide an apparatus.
上記問題点を解決するため請求項１に係る発明は、一対の信号入力端子に入力された信号を増幅して一対の信号出力端子から出力する増幅回路であって、一対の差動入力端子と、一対の前記信号出力端子の各々に接続された一対の差動出力端子と、基準電圧に接続された中点電位入力端子とを備えた増幅器と、一方の前記差動入力端子におけるサンプル時のオフセット電圧をモニタして記憶し且つホールド時に出力する第１のオフセット電圧モニタ・出力ブロックと、前記サンプル時には一方の前記信号入力端子に接続され、前記ホールド時には前記第１のオフセット電圧モニタ・出力ブロックから出力される前記オフセット電圧に接続が切り替えられる一端と、前記サンプル時には前記基準電圧に、前記ホールド時には一方の前記差動入力端子に接続が切り替えられる他端とを有する第１の入力容量と、一方の前記差動入力端子に接続された一端と、前記サンプル時には一方の前記信号入力端子に、前記ホールド時には一方の前記差動出力端子に接続が切り替えられる他端とを有する第１の帰還容量と、他方の前記差動入力端子におけるサンプル時のオフセット電圧をモニタして記憶し且つホールド時に出力する第２のオフセット電圧モニタ・出力ブロックと、前記サンプル時には他方の前記信号入力端子に接続され、前記ホールド時には前記第２のオフセット電圧モニタ・出力ブロックから出力される前記オフセット電圧に接続が切り替えられる一端と、前記サンプル時には前記基準電圧に、前記ホールド時には他方の前記差動入力端子に接続が切り替えられる他端とを有する第２の入力容量と、他方の前記差動入力端子に接続された一端と、前記サンプル時には他方の前記信号入力端子に、前記ホールド時には他方の前記差動出力端子に接続が切り替えられる他端とを有する第２の帰還容量と、前記サンプル時に前記増幅器にユニティゲインを設定するユニティゲイン設定部とを備えたことを特徴としたものである。
In order to solve the above problems, an invention according to
請求項２に係る発明は、請求項１に係る増幅回路において、前記第１及び第２のオフセット電圧モニタ・出力ブロックは、それぞれ、前記オフセット電圧をデジタル信号に変換するアナログ／デジタル変換回路と、前記デジタル信号を記憶するメモリと、前記メモリに記憶されたデジタル信号をアナログ信号に変換し、前記オフセット電圧として出力するデジタル／アナログ変換回路とを備えていることを特徴とするものである。 According to a second aspect of the present invention, in the amplifier circuit according to the first aspect, the first and second offset voltage monitor / output blocks each include an analog / digital conversion circuit that converts the offset voltage into a digital signal; A memory for storing the digital signal, and a digital / analog conversion circuit for converting the digital signal stored in the memory into an analog signal and outputting the analog signal as the offset voltage are provided.
請求項３に係る発明は、請求項１に係る増幅回路において、前記第１のオフセット電圧モニタ・出力ブロックは、非反転入力端子が前記基準電圧に接続され、前記サンプル時には反転入力端子に、前記ホールド時には前記第１の入力容量の一端に接続が切り替えられ、第１のオフセット電圧モニタ・出力ブロックの出力となる出力端子を有する第１のサブアンプと、前記サンプル時には一方の前記差動入力端子に、前記ホールド時には前記第１のサブアンプの出力端子に接続が切り替えられる一端と、前記第１のサブアンプの反転入力端子に接続された他端とを有する第１のサブキャパシタとを備え、更に、前記第２のオフセット電圧モニタ・出力ブロックは、非反転入力端子が前記基準電圧に接続され、前記サンプル時には反転入力端子に、前記ホールド時には前記第２の入力容量の一端に接続が切り替えられ、第２のオフセット電圧モニタ・出力ブロックの出力となる出力端子を有する第２のサブアンプと、前記サンプル時には他方の前記差動入力端子に、前記ホールド時には前記第２のサブアンプの出力端子に接続が切り替えられる一端と、前記第２のサブアンプの反転入力端子に接続された他端とを有する第２のサブキャパシタとを備えていることを特徴とするものである。 According to a third aspect of the present invention, in the amplifier circuit according to the first aspect, the first offset voltage monitor / output block has a non-inverting input terminal connected to the reference voltage, and the inverting input terminal is connected to the inverting input terminal during the sampling. A connection is switched to one end of the first input capacitor at the time of holding, and a first sub-amplifier having an output terminal serving as an output of the first offset voltage monitor / output block, and one of the differential input terminals at the time of sampling. A first subcapacitor having one end connected to the output terminal of the first sub-amplifier at the time of holding and the other end connected to the inverting input terminal of the first sub-amplifier, and In the second offset voltage monitor / output block, the non-inverting input terminal is connected to the reference voltage, and at the time of sampling, the inverting input terminal is connected to the inverting input terminal. A connection is switched to one end of the second input capacitor at the time of holding, and a second sub-amplifier having an output terminal serving as an output of the second offset voltage monitor / output block, and the other differential input terminal at the time of sampling. And a second sub-capacitor having one end connected to the output terminal of the second sub-amplifier at the time of holding and the other end connected to the inverting input terminal of the second sub-amplifier. It is characterized by.
請求項４に係る発明は、請求項１に係る増幅回路において、前記第１及び第２のオフセット電圧モニタ・出力ブロックは、それぞれ、前記オフセット電圧をデジタル信号に変換するアナログ／デジタル変換回路と、前記デジタル信号を記憶するメモリと、前記メモリに記憶されたデジタル信号をアナログ信号に変換し、前記オフセット電圧として出力する第１のデジタル／アナログ変換回路と、前記メモリに記憶されたデジタル信号をアナログ信号に変換し、出力する第２のデジタル／アナログ変換回路と、前記第２のデジタル／アナログ変換回路の出力を中心とする一定値の範囲に前記オフセット電圧が入っているかモニタし、外れている場合に前記アナログ／デジタル変換回路を動作させるように制御するするウィンドウコンパレータとを備えていることを特徴とするものである。 According to a fourth aspect of the present invention, in the amplifier circuit according to the first aspect, each of the first and second offset voltage monitor / output blocks includes an analog / digital conversion circuit that converts the offset voltage into a digital signal; A memory for storing the digital signal; a first digital / analog conversion circuit for converting the digital signal stored in the memory into an analog signal and outputting the analog signal; and an analog for the digital signal stored in the memory The second digital / analog conversion circuit that converts the signal into a signal and outputs it, and monitors whether the offset voltage is within a fixed value range centered on the output of the second digital / analog conversion circuit. A window comparator for controlling the analog / digital conversion circuit to operate in case And it is characterized in that it comprises.
請求項５に係る発明は、複数個の増幅部が直列接続されてなり、入力される信号を増幅する増幅回路装置であって、前記複数個の増幅部は請求項１〜４のいずれか１項に係る増幅回路を少なくとも１個含むことを特徴とするものである。
The invention according to
請求項１に係る発明によれば、サンプル時に入力容量を増幅器の出力端子から切り離すことができ、サンプル時の増幅器の負荷容量を減らせるので、高速に動作させることが可能な増幅回路を実現できる。また、請求項２及び３に係る発明によれば、請求項１に係る発明と同様の効果を得ることができる。また、請求項４に係る発明によれば、請求項１に係る発明と同様の効果に加えて、保持したオフセット電圧が変動した場合のみアナログ／デジタル変換回路を動作することになるので、消費電流を抑えることができる。また、請求項５に係る発明によれば、請求項１〜４のいずれか１項に係る増幅回路が使用されているので、動作速度が速く、オフセット電圧の影響をキャンセルできる高利得モジュール等の増幅回路装置を実現できる。
According to the first aspect of the present invention, the input capacitance can be disconnected from the output terminal of the amplifier at the time of sampling, and the load capacity of the amplifier at the time of sampling can be reduced, so that an amplifier circuit that can be operated at high speed can be realized. . Moreover, according to the invention which concerns on
次に、本発明を実施するための最良の形態について説明する。 Next, the best mode for carrying out the present invention will be described.
まず、本発明に係る増幅回路の実施例１について説明する。図１は実施例１に係る増幅回路の構成を示す回路構成図であり、請求項１に係る発明の実施例に対応している。この実施例に係る増幅回路は、一対の信号入力端子７，８に入力された信号を増幅して一対の信号出力端子９，10から出力する増幅回路であって、一対の差動入力端子２，３と、一対の前記信号出力端子９，10の各々に接続された一対の差動出力端子４，５と、基準電圧33に接続された中点電位入力端子６とを備えた増幅器１と、一方の前記差動入力端子２におけるサンプル時のオフセット電圧をモニタして記憶し且つホールド時に出力する第１のオフセット電圧モニタ・出力ブロック15と、前記サンプル時には一方の前記信号入力端子７に接続され、前記ホールド時には前記第１のオフセット電圧モニタ・出力ブロック15から出力される前記オフセット電圧に切り替えられる一端と、前記サンプル時には前記基準電圧33に、前記ホールド時には一方の前記差動入力端子２に接続が切り替えられる他端とを有する第１の入力プル容量11と、一方の前記差動入力端子２に接続された一端と、前記サンプル時には一方の前記信号入力端子７に、前記ホールド時には一方の前記差動出力端子４に接続が切り替えられる他端とを有する第１の帰還容量13と、他方の前記差動入力端子３におけるサンプル時のオフセット電圧をモニタして記憶し且つホールド時に出力する第２のオフセット電圧モニタ・出力ブロック16と、前記サンプル時には他方の前記信号入力端子８に接続され、前記ホールド時には前記第２のオフセット電圧モニタ・出力ブロック16から出力される前記オフセット電圧に切り替えられる一端と、前記サンプル時には前記基準電圧33に、前記ホールド時には他方の前記差動入力端子３に接続が切り替えられる他端とを有する第２の入力容量12と、他方の前記差動入力端子３に接続された一端と、前記サンプル時には他方の前記信号入力端子８に、前記ホールド時には他方の前記差動出力端子５に接続が切り替えられる他端とを有する第２の帰還容量14と、前記サンプル時に前記増幅器１にユニティゲインを設定するユニティゲイン設定部を構成する第１，第２のサンプル用スイッチ17，18とを備えている。なお、図１において19〜26は第３〜第10のサンプル用スイッチを、27〜32は第１〜第６のホールド用スイッチをそれぞれ示しており、34はスイッチ制御用デジタル回路である。
First, a first embodiment of an amplifier circuit according to the present invention will be described. FIG. 1 is a circuit configuration diagram showing a configuration of an amplifier circuit according to the first embodiment, which corresponds to the embodiment of the invention according to
次に、図１に示した増幅回路の動作について説明する。入力信号をサンプルするときの等価回路を図２に示す。サンプル時には第１から第10のサンプル用スイッチ17，18，19，20，21，22，23，24，25，26がＯＮになる。このとき、ユニティゲイン設定部を構成する第１，第２のサンプル用スイッチ17，18により、増幅器１はユニティゲイン動作となり、理想的には中点電位入力端子６に接続された基準電圧（Ｖref)33が増幅器の一対の差動出力端子４，５より出力されることになる。しかしながら増幅器には一般的に入力オフセット電圧が存在する。増幅器１の第１の入力端子２の入力オフセット電圧を＋ΔＶ／２，第２の入力端子３の入力オフセット電圧を−ΔＶ／２とおくと、増幅器１の第１，第２の出力端子４，５に出力される電圧ＶO1S ，ＶO2S はそれぞれ、
ＶO1S ＝Ｖref ＋ΔＶ／２
ＶO2S ＝Ｖref −ΔＶ／２ ・・・・・・・・・・・・・・・・・（８）
となる。
Next, the operation of the amplifier circuit shown in FIG. 1 will be described. An equivalent circuit for sampling the input signal is shown in FIG. During sampling, the first to tenth sample switches 17, 18, 19, 20, 21, 22, 23, 24, 25, and 26 are turned ON. At this time, the
V O1S = Vref + ΔV / 2
V O2S = Vref -ΔV / 2 (8)
It becomes.
また、このとき、第１，第２の信号入力端子７，８にそれぞれＶIN1 ，ＶIN2 なる電圧が印加されているとすると、第１，第２の入力容量11，12、及び第１，第２の帰還容量13，14に蓄積される電荷ＱS1，ＱS2，ＱF1，ＱF2はそれぞれ、
ＱS1＝ＣS1・（ＶIN1 −Ｖref ）
ＱS2＝ＣS2・（ＶIN2 −Ｖref ）
ＱF1＝ＣF1・｛ＶIN1 −（Ｖref ＋ΔＶ／２）｝
ＱF2＝ＣF2・｛ＶIN2 −（Ｖref −ΔＶ／２）｝ ・・・・・・・・（９）
となる。
Further, at this time, assuming that voltages V IN1 and V IN2 are applied to the first and second
Q S1 = C S1・ (V IN1 −Vref)
Q S2 = C S2・ (V IN2 −Vref)
Q F1 = C F1 · {V IN1 − (Vref + ΔV / 2)}
Q F2 = C F2 · {V IN2 − (Vref −ΔV / 2)} (9)
It becomes.
このとき、図２からわかるように増幅器１の第１の出力端子４には第１の帰還容量13のみが、増幅器１の第２の出力端子５には第２の帰還容量14のみが、それぞれ負荷容量として付いているのみであり、サンプル時に増幅器１の出力が落ち着くまでの時間は図９に示した従来例より速くなる。また、このとき、第１，第２のオフセット電圧モニタ・出力ブロック15，16は、それぞれ増幅器１の第１，第２の入力端子２，３の電圧値（Ｖref ＋ΔＶ／２，Ｖref −ΔＶ／２）をオフセット電圧としてモニタする。
At this time, as can be seen from FIG. 2, only the
次に、ホールド時の動作について図３の等価回路を用いて説明する。第１，第２の入力容量11，12，及び第１，第２の帰還容量13，14には初期電荷として（９）式に示す電荷が蓄積されている。また、第１，第２のオフセット電圧モニタ・出力ブロック15，16からは、サンプル時にモニタした電圧値が第１，第２の入力容量11，12の一端にそれぞれ出力される。このため、図３を見ればわかるように、第１，第２の入力容量11，12の両端はそれぞれ同電位になるので、第１，第２の入力容量11，12に蓄積されていた電荷ＱS1，ＱS2は、全て第１，第２の帰還容量13，14にそれぞれ転送されることになる。
Next, the operation at the time of holding will be described using the equivalent circuit of FIG. In the first and
以上のことからＣF1＝ＣF2＝ＣF ，ＣS1＝ＣS2＝ＣS として第１の信号出力端子９側について考えると、
ＣF ｛ＶO1−（Ｖref ＋ΔＶ／２）｝＝ＱS1＋ＱF1
ＣF ｛ＶO1−（Ｖref ＋ΔＶ／２）｝＝ＣS ・（ＶIN1 −Ｖref ）
＋ＣF ｛ＶIN1 −（Ｖref ＋ΔＶ／２）｝
ＶO1−（Ｖref ＋ΔＶ／２）＝ＣS ／ＣF ・（ＶIN1 −Ｖref ）
＋｛ＶIN1 −（Ｖref ＋ΔＶ／２）｝
ＶO1＝（１＋ＣS ／ＣF ）・（ＶIN1 −Ｖref ）＋Ｖref ・・・・・・・・（10）
となる。
From the above, considering the first
C F {V O1 − (Vref + ΔV / 2)} = Q S1 + Q F1
C F {V O1 − (Vref + ΔV / 2)} = C S · (V IN1 −Vref)
+ C F {V IN1 − (Vref + ΔV / 2)}
V O1 − (Vref + ΔV / 2) = C S / C F · (V IN1 −Vref)
+ {V IN1- (Vref + ΔV / 2)}
V O1 = (1 + C S / C F ) · (V IN1 −Vref) + Vref (10)
It becomes.
同様に第２の信号出力端子10側について考えると、
ＣF ｛ＶO2−（Ｖref −ΔＶ／２）｝＝ＱS2＋ＱF2
ＣF ｛ＶO2−（Ｖref −ΔＶ／２）｝＝ＣS ・（ＶIN2 −Ｖref ）
＋ＣF ｛ＶIN2 −（Ｖref −ΔＶ／２）｝
ＶO2−（Ｖref −ΔＶ／２）＝ＣS ／ＣF ・（ＶIN2 −Ｖref ）
＋｛ＶIN2 −（Ｖref −ΔＶ／２）｝
ＶO2＝（１＋ＣS ／ＣF ）・（ＶIN2 −Ｖref ）＋Ｖref ・・・・・・・・（11）
となる。よって、差動出力ＶOD＝ＶO1−ＶO2は、
ＶOD＝ＶO1−ＶO2＝（１＋ＣS ／ＣF ）・（ＶIN1 −ＶIN2 ） ・・・・・・（12）
となる。
Similarly, when considering the second
C F {V O2 − (Vref−ΔV / 2)} = Q S2 + Q F2
C F {V O2 − (Vref−ΔV / 2)} = C S · (V IN2 −Vref)
+ C F {V IN2 − (Vref−ΔV / 2)}
V O2 − (Vref−ΔV / 2) = C S / C F · (V IN2 −Vref)
+ {V IN2 − (Vref−ΔV / 2)}
V O2 = (1 + C S / C F ) · (V IN2 −Vref) + Vref (11)
It becomes. Therefore, the differential output V OD = V O1 −V O2 is
V OD = V O1 −V O2 = (1 + C S / C F ) · (V IN1 −V IN2 ) (12)
It becomes.
以上のことから、本実施例１の増幅回路では従来例と同じように入力オフセット電圧をキャンセルできる。また、増幅回路ではゲインを大きく取るために、入力容量＞帰還容量とするのが一般的であり、大容量である入力容量をサンプル時に増幅器から切り離せるので、サンプル時の負荷容量を低減することができ、増幅動作の高速化ができることがわかる。 From the above, the input offset voltage can be canceled in the amplifier circuit of the first embodiment as in the conventional example. In addition, in order to obtain a large gain in an amplifier circuit, it is common to set input capacitance> feedback capacitance. Since a large input capacitance can be separated from an amplifier during sampling, the load capacitance during sampling should be reduced. It can be seen that the amplification operation can be speeded up.
次に、実施例２に係る増幅回路を図４に基づいて説明する。この実施例は請求項２に係る発明の実施例に対応している。この実施例に係る増幅回路は、図１に示した実施例１に係る増幅回路における第１のオフセット電圧モニタ・出力ブロック15を、前記オフセット電圧をデジタル信号に変換する第１のアナログ／デジタル変換回路35と、前記デジタル信号を記憶する第１のメモリ37と、前記第１のメモリ37に記憶されたデジタル信号をアナログ信号に変換し、前記オフセット電圧として出力する第１のデジタル／アナログ変換回路39とで構成し、第２のオフセット電圧モニタ・出力ブロック16を、前記オフセット電圧をデジタル信号に変換する第２のアナログ／デジタル変換回路36と、前記デジタル信号を記憶する第２のメモリ38と、前記第２のメモリ38に記憶されたデジタル信号をアナログ信号に変換し、前記オフセット電圧として出力する第２のデジタル／アナログ変換回路40とで構成している。
Next, an amplifier circuit according to
図４に示したこの実施例２においても、図１に示した実施例１の場合と同様に、サンプル時の基本動作は図２の等価回路で、ホールド時の基本動作は図３の等価回路でそれぞれ示すことができ、出力電圧も実施例１と同様に、（10），（11），（12）式で表すことができるので、ここでは第１，第２のオフセット電圧モニタ・出力ブロック15，16の動作のみについて説明する。 In the second embodiment shown in FIG. 4, as in the first embodiment shown in FIG. 1, the basic operation at the time of sampling is the equivalent circuit of FIG. 2, and the basic operation at the time of holding is the equivalent circuit of FIG. Since the output voltage can be expressed by the equations (10), (11), and (12) as in the first embodiment, the first and second offset voltage monitor / output blocks are used here. Only the operations of 15 and 16 will be described.
実施例２の場合、第１，第２のオフセット電圧モニタ・出力ブロック15，16は、それぞれ、サンプル時にはアナログ／デジタル変換回路35，36がオフセット電圧をそれぞれデジタル信号に変換し、変換された信号は第１，第２のメモリ37，38で保持される。そしてホールド時には第１，第２のメモリ37，38で保持していたデジタル信号が出力され、第１，第２のデジタル／アナログ変換回路39，40でアナログ信号に変換され、第１，第２の入力容量11，12の一端にそれぞれ出力される。このように第１，第２のオフセット電圧モニタ・出力ブロック15，16を制御することで、実施例１に記載したオフセット電圧モニタ・出力ブロックの機能を実現でき、実施例１と同様の効果をもつ高速な増幅回路を実現できる。
In the case of the second embodiment, the first and second offset voltage monitor / output blocks 15 and 16 respectively convert the offset voltage into a digital signal by the analog /
次に、実施例３に係る増幅回路を図５に基づいて説明する。この実施例は請求項３に係る発明の実施例に対応している。この実施例に係る増幅回路は、図１に示した実施例１に係る増幅回路における、第１のオフセット電圧モニタ・出力ブロック15を、非反転入力端子が前記基準電圧33に接続され、前記サンプル時には反転入力端子に、前記ホールド時には前記第１の入力容量11の一端に接続が切り替えられ、第１のオフセット電圧モニタ・出力ブロック15の出力となる出力端子を有する第１のサブアンプ41と、前記サンプル時には一方の前記差動入力端子２に、前記ホールド時には前記第１のサブアンプ41の出力端子に接続が切り替えられる一端と、前記第１のサブアンプ41の反転入力端子に接続された他端とを有する第１のサブキャパシタ45とを備えて構成し、更に第２のオフセット電圧モニタ・出力ブロック16を、非反転入力端子が前記基準電圧33に接続され、前記サンプル時には反転入力端子に、前記ホールド時には前記第２の入力容量12の一端に接続が切り替えられ、第２のオフセット電圧モニタ・出力ブロック16の出力となる出力端子を有する第２のサブアンプ42と、前記サンプル時には他方の前記差動入力端子３に、前記ホールド時には前記第２のサブアンプ42の出力端子に接続が切り替えられる一端と、前記第２のサブアンプ42の反転入力端子に接続された他端とを有する第２のサブキャパシタ46とを備えて構成していることを特徴としている。なお、図５において、43，44は第11及び第12のサンプル用スイッチを、47，48は第７及び第８のホールド用スイッチを示している。
Next, an amplifier circuit according to
図５に示したこの実施例３においても、図１に示した実施例１の場合と同様に、サンプル時の基本動作は図２の等価回路で、ホールド時の基本動作は図３の等価回路でそれぞれ示すことができ、出力電圧も実施例１と同様に、（10），（11），（12）式で表すことができるので、ここでは第１，第２のオフセット電圧モニタ・出力ブロック15，16の動作のみについて説明する。 In the third embodiment shown in FIG. 5, as in the first embodiment shown in FIG. 1, the basic operation at the time of sampling is the equivalent circuit of FIG. 2, and the basic operation at the time of holding is the equivalent circuit of FIG. Since the output voltage can be expressed by the equations (10), (11), and (12) as in the first embodiment, the first and second offset voltage monitor / output blocks are used here. Only the operations of 15 and 16 will be described.
実施例３の場合、第１のオフセット電圧モニタ・出力ブロック15は、サンプル時には第11のサンプル用スイッチ43がＯＮすることで第１のサブアンプ41はボルテージフォロアとして動作し、その出力端子にはＶref ＋ΔＶOF1 なる電圧が現れる。ここで、ΔＶOF1 は第１のサブアンプ41の入力オフセット電圧である。よって第１のサブキャパシタ45には、第１のサブアンプ41の反転端子を基準として、
ＶS1＝（Ｖref ＋ΔＶ／２）−（Ｖref −ＶOF）＝ΔＶ／２−ＶOF1 ・・・・（13）
なる電圧が保持される。
In the third embodiment, the first offset voltage monitor /
V S1 = (Vref + ΔV / 2) − (Vref−V OF ) = ΔV / 2−V OF1 (13)
Is maintained.
次に、ホールド時には（13）式で表される電圧を保持した第１のサブキャパシタ45が、第１のサブアンプ41の出力端子と反転端子との間に接続される。このとき、反転端子の電圧はＶref ＋ΔＶOF1 であるので、出力端子には、
ＶOS1 ＝（ΔＶ／２−ＶOF1 ）＋（Ｖref ＋ＶOF1 ）＝Ｖref ＋ΔＶ／２
・・・・・・・（14）
なる電圧が出力される。この電圧はサンプル時にモニタしたオフセット電圧に等しいことから、「サンプル時にモニタしたオフセット電圧をホールド時に出力する」というオフセット電圧モニタ・出力ブロックの機能を実現できていることがわかる。
Next, at the time of holding, the first sub-capacitor 45 holding the voltage represented by the equation (13) is connected between the output terminal and the inverting terminal of the
V OS1 = (ΔV / 2−V OF1 ) + (Vref + V OF1 ) = Vref + ΔV / 2
·······(14)
Is output. Since this voltage is equal to the offset voltage monitored at the time of sampling, it is understood that the offset voltage monitoring / output block function of “outputting the offset voltage monitored at the time of holding at the time of holding” can be realized.
第２のオフセット電圧モニタ・出力ブロック16は、サンプル時には第12のサンプル用スイッチ44がＯＮすることで第２のサブアンプ42はボルテージフォロアとして動作し、その出力端子にはＶref −ΔＶOF2 なる電圧が現れる。ここで、−ΔＶOF2 は第１のサブアンプ42の入力オフセット電圧である。よって第２のサブキャパシタ46には、第１のサブアンプ42の反転端子を基準として、
ＶS2＝（Ｖref −ΔＶ／２）−（Ｖref ＋ＶOF2 ）＝−ΔＶ／２−ＶOF2
・・・・・・・（15）
なる電圧が保持される。
In the second offset voltage monitor /
V S2 = (Vref−ΔV / 2) − (Vref + V OF2 ) = − ΔV / 2−V OF2
.... (15)
Is maintained.
次に、ホールド時には（15）式で表される電圧を保持した第２のサブキャパシタ46が、第２のサブアンプ42の出力端子と反転端子との間に接続される。このとき、反転端子の電圧はＶref ＋ΔＶOF2 であるので、出力端子には、
ＶOS2 ＝（−ΔＶ／２−ＶOF2 ）＋（Ｖref ＋ＶOF2 ）＝Ｖref −ΔＶ／２
・・・・・・・（16）
なる電圧が出力される。この電圧はサンプル時にモニタしたオフセット電圧に等しいことから、「サンプル時にモニタしたオフセット電圧をホールド時に出力する」というオフセット電圧モニタ・出力ブロックの機能を実現できていることがわかる。
Next, at the time of holding, the second sub-capacitor 46 holding the voltage represented by the equation (15) is connected between the output terminal and the inverting terminal of the
V OS2 = (− ΔV / 2−V OF2 ) + (Vref + V OF2 ) = Vref−ΔV / 2
.... (16)
Is output. Since this voltage is equal to the offset voltage monitored at the time of sampling, it is understood that the offset voltage monitoring / output block function of “outputting the offset voltage monitored at the time of holding at the time of holding” can be realized.
実施例３の場合、第１，第２のサブキャパシタ45，46がサンプル時に増幅器１の負荷容量となるが、第１，第２のサブキャパシタ45，46の大きさは増幅回路のゲインにはなんら影響がなく、増幅器１のオフセット電圧を保持さえできればよいので、第１，第２の入力容量11，12より十分小さくでき、従来例である図９に示した増幅回路よりも増幅器１のサンプル時の負荷容量を減らすことができる。
In the third embodiment, the first and second sub-capacitors 45 and 46 serve as the load capacity of the
上述したように第１，第２のオフセット電圧モニタ・出力ブロック15，16を構成し、動作させることで、オフセット電圧モニタ・出力ブロックの機能を実現でき、実施例１と同様にオフセットキャンセル機能を備えた高速な増幅回路を実現できる。 By configuring and operating the first and second offset voltage monitor / output blocks 15 and 16 as described above, the function of the offset voltage monitor / output block can be realized. A high-speed amplification circuit can be realized.
次に、実施例４に係る増幅回路を、図６に基づいて説明する。この実施例は請求項４に係る発明の実施例に対応している。この実施例に係る増幅回路は、実施例１に係る増幅回路における、第１のオフセット電圧モニタ・出力ブロック15を、前記オフセット電圧をデジタル信号に変換する第１のアナログ／デジタル変換回路35と、前記デジタル信号を記憶する第１のメモリ37と、前記第１のメモリ37に記憶されたデジタル信号をアナログ信号に変換し、前記オフセット電圧として出力する第１のデジタル／アナログ変換回路39と、前記第１のメモリ37に記憶されたデジタル信号をアナログ信号に変換し出力する第３のデジタル／アナログ変換回路49と、前記第３のデジタル／アナログ変換回路49の出力を中心とする一定値の範囲に前記オフセット電圧が入っているかモニタし、外れている場合に前記第１のアナログ／デジタル変換回路35を動作させるように制御するする第１のウィンドウコンパレータ51とで構成し、第２のオフセット電圧モニタ・出力ブロック16を、前記オフセット電圧をデジタル信号に変換する第２のアナログ／デジタル変換回路36と、前記デジタル信号を記憶する第２のメモリ38と、前記第２のメモリ38に記憶されたデジタル信号をアナログ信号に変換し、前記オフセット電圧として出力する第２のデジタル／アナログ変換回路40と、前記第２のメモリ38に記憶されたデジタル信号をアナログ信号に変換し出力する第４のデジタル／アナログ変換回路50と、前記第４のデジタル／アナログ変換回路50の出力を中心とする一定値の範囲に前記オフセット電圧が入っているかモニタし、外れている場合に前記第２のアナログ/ デジタル変換回路36を動作させるように制御するする第２のウィンドウコンパレータ52とで構成している。
Next, an amplifier circuit according to
図６に示した実施例４においても、図１に示した実施例１の場合と同様に、サンプル時の基本動作は図２の等価回路で、ホールド時の基本動作は図３の等価回路でそれぞれ示すことができ、出力電圧も実施例１と同様に、（10），（11），（12）式で表すことができるので、ここでは第１，第２のオフセット電圧モニタ・出力ブロック15，16の動作のみについて説明する。 In the fourth embodiment shown in FIG. 6, as in the first embodiment shown in FIG. 1, the basic operation at the time of sampling is the equivalent circuit of FIG. 2, and the basic operation at the time of holding is the equivalent circuit of FIG. Similarly to the first embodiment, the output voltage can also be expressed by the equations (10), (11), and (12). Therefore, here, the first and second offset voltage monitor / output blocks 15 are shown. Only the 16 operations will be described.
第４の実施例の場合、第１のオフセット電圧モニタ・出力ブロック15は、サンプル時に第１のアナログ／デジタル変換回路35がオフセット電圧をデジタル信号に変換し、変換された信号は第１のメモリ37で保持される。そしてホールド時には第１のメモリ37で保持していたデジタル信号が出力され、第１のデジタル／アナログ変換回路39でアナログ信号に変換され、第１の入力容量11の一端に出力される。そして、次回以降のサンプル時には、第１のメモリ37で保持していたデジタル信号は第３のデジタル／アナログ変換回路49でアナログ信号に変換され、第１のウィンドウコンパレータ51に出力される。第１のウィンドウコンパレータ51は、第３のデジタル／アナログ変換回路49の出力を中心とする一定値の範囲に増幅器１の第１の入力端子2 のオフセット電圧が入っているかモニタし、外れている場合にのみ第１のアナログ／デジタル変換回路35を動作させるように制御する。
In the case of the fourth embodiment, in the first offset voltage monitor /
更に、第２のオフセット電圧モニタ・出力ブロック16は、サンプル時に第２のアナログ／デジタル変換回路36がオフセット電圧をデジタル信号に変換し、変換された信号は第２のメモリ38で保持される。そしてホールド時には第２のメモリ38で保持していたデジタル信号が出力され、第２のデジタル／アナログ変換回路40でアナログ信号に変換され、第２の入力容量12の一端に出力される。そして、次回以降のサンプル時には、第２のメモリ38で保持していたデジタル信号は第４のデジタル／アナログ変換回路50でアナログ信号に変換され、第２のウィンドウコンパレータ52に出力される。第２のウィンドウコンパレータ52は、第４のデジタル／アナログ変換回路50の出力を中心とする一定値の範囲に増幅器１の第２の入力端子3 のオフセット電圧が入っているかモニタし、外れている場合にのみ第２のアナログ／デジタル変換回路36を動作させるように制御する。
Further, in the second offset voltage monitor /
なお、第１，第２のウィンドウコンパレータ51，52のウィンドウ範囲は、増幅回路が許容できるオフセット電圧より若干小さい値に設定すればよい。
Note that the window ranges of the first and
このように第１，第２のオフセット電圧モニタ・出力ブロック15，16を制御することで、実施例１におけるオフセット電圧モニタ・出力ブロックと同様の機能を実現でき、実施例１と同様の効果をもつ高速な増幅回路を実現できる。更に、大電流を消費する第１，第２のアナログ／デジタル変換回路35，36を必要なときのみ動作させるようにすることで、消費電流を抑えることが可能となる。
By controlling the first and second offset voltage monitor / output blocks 15 and 16 in this way, the same function as the offset voltage monitor / output block in the first embodiment can be realized, and the same effect as in the first embodiment can be obtained. A high-speed amplifier circuit can be realized. Furthermore, the current consumption can be suppressed by operating the first and second analog /
次に、本発明に係る増幅回路を用いた増幅回路装置の実施例を実施例５として、図７に基づいて説明する。この実施例は、請求項５に係る発明の増幅回路装置の例としての高利得モジュールの構成を示したものである。図７に示す高利得モジュール53は、第１，第２，第３の増幅回路54，55，56を直列に接続して、高利得を得ることができるように構成されている。ここで、第１，第２，第３の増幅回路54，55，56には、上記実施例１〜４のいずれかに示した増幅回路が用いられている。なお、図７において、57は入力端子、58は出力端子である。
Next, an embodiment of an amplifier circuit device using the amplifier circuit according to the present invention will be described as a fifth embodiment with reference to FIG. This embodiment shows the configuration of a high gain module as an example of the amplifier circuit device according to the fifth aspect of the present invention. The
次に、図７に示した高利得モジュールの動作について説明する。高利得を増幅回路一つで実現しようとすると、歪などの点で不利になるため、一般的に複数の増幅回路を直列に接続し、所望の利得を得る方式が使われている。しかしながら、増幅回路を直列に接続することで信号成分だけでなく、オフセット成分も後段の増幅回路で増幅されてしまう。わかりやすいように、図７の構成で、増幅回路にオフセットキャンセル機能がない場合を考えると、第１，第２，第３の増幅回路54，55，56の増幅率をそれぞれ、β1 ，β2 ，β3 とし、入力オフセット電圧をＶO1，ＶO2，ＶO3とし、入力信号をＶIN，出力信号をＶOUT とすると、入力と出力の関係は次のようになる。
ＶOUT ＝β3 ・〔β2 ・｛β1 ・（ＶIN＋ＶO1）＋ＶO2｝＋ＶO3〕 ・・・・（17）
（17）式からわかるように、入力端子に近い増幅回路ほど、入力オフセット電圧が大きく増幅されてしまうのがわかる。そこで、増幅回路を直列に接続するような高利得モジュールでは、オフセットキャンセル機能を各増幅回路にもたせるのが一般的である。
Next, the operation of the high gain module shown in FIG. 7 will be described. If a high gain is to be realized with a single amplifier circuit, it is disadvantageous in terms of distortion and the like. Generally, a system in which a plurality of amplifier circuits are connected in series to obtain a desired gain is used. However, when the amplifier circuits are connected in series, not only the signal component but also the offset component is amplified by the subsequent amplifier circuit. For easy understanding, considering the case where the amplifier circuit does not have an offset cancel function in the configuration of FIG. 7, the amplification factors of the first, second, and
V OUT = β 3 · [β 2 · {β 1 · (V IN + V O1 ) + V O2 } + V O3 ] (17)
As can be seen from the equation (17), it can be seen that the closer to the input terminal, the larger the input offset voltage is amplified. Thus, in a high gain module in which amplifier circuits are connected in series, each amplifier circuit is generally provided with an offset cancel function.
そこで、各増幅回路に上記実施例１〜４のいずれかの増幅回路を用いることで、例えばイメージセンサのように微弱で高速な信号の増幅に適した、高速でオフセットをキャンセルできる高利得モジュールを得ることができる。 Therefore, a high gain module capable of canceling an offset at high speed suitable for amplification of a weak and high speed signal such as an image sensor by using any one of the amplifier circuits of the first to fourth embodiments for each amplifier circuit. Obtainable.
なお、実施例５の増幅回路装置の例として、高利得モジュールについて説明したが、本実施例は高利得モジュールに限定されるものではなく、例えば、図８に示すようなパイプライン方式のアナログ／デジタル変換回路では各ステージの増幅回路が直列に繋がれているが、このように直列に複数の増幅回路が接続されている増幅回路装置であれば、その増幅回路に上記各実施例に係る増幅回路を適用することが可能である。 Although the high gain module has been described as an example of the amplifier circuit device according to the fifth embodiment, the present embodiment is not limited to the high gain module. In the digital conversion circuit, the amplification circuits at each stage are connected in series. If the amplification circuit device has a plurality of amplification circuits connected in series as described above, the amplification circuit according to each of the above embodiments is connected to the amplification circuit. It is possible to apply a circuit.
１ 増幅器
２ 増幅器の第１の入力端子
３ 増幅器の第２の入力端子
４ 増幅器の第１の出力端子
５ 増幅器の第２の出力端子
６ 増幅器の中点電位入力端子
７ 第１の入力端子
８ 第２の入力端子
９ 第１の出力端子
10 第２の出力端子
11 第１の入力容量
12 第２の入力容量
13 第１の帰還容量
14 第２の帰還容量
15 第１のオフセット電圧モニタ・出力ブロック
16 第２のオフセット電圧モニタ・出力ブロック
17 第１のサンプル用スイッチ
18 第２のサンプル用スイッチ
19 第３のサンプル用スイッチ
20 第４のサンプル用スイッチ
21 第５のサンプル用スイッチ
22 第６のサンプル用スイッチ
23 第７のサンプル用スイッチ
24 第８のサンプル用スイッチ
25 第９のサンプル用スイッチ
26 第10のサンプル用スイッチ
27 第１のホールド用スイッチ
28 第２のホールド用スイッチ
29 第３のホールド用スイッチ
30 第４のホールド用スイッチ
31 第５のホールド用スイッチ
32 第６のホールド用スイッチ
33 基準電圧
34 スイッチ制御用デジタル回路
35 第１のＡＤ変換回路
36 第２のＡＤ変換回路
37 第１のメモリ
38 第２のメモリ
39 第１のＤＡ変換回路
40 第２のＤＡ変換回路
41 第１のサブアンプ
42 第２のサブアンプ
43 第11のサンプル用スイッチ
44 第12のサンプル用スイッチ
45 第１のサブキャパシタ
46 第２のサブキャパシタ
47 第７のホールド用スイッチ
48 第８のホールド用スイッチ
49 第３のＤＡ変換回路
50 第４のＤＡ変換回路
51 第１のウィンドウコンパレータ
52 第２のウィンドウコンパレータ
53 高利得モジュール
54 高利得モジュールを構成する第１の増幅回路
55 高利得モジュールを構成する第２の増幅回路
56 高利得モジュールを構成する第３の増幅回路
57 高利得モジュールの入力端子
58 高利得モジュールの出力端子
DESCRIPTION OF
10 Second output terminal
11 First input capacitance
12 Second input capacitance
13 First feedback capacitance
14 Second feedback capacitance
15 First offset voltage monitor / output block
16 Second offset voltage monitor / output block
17 First sample switch
18 Second sample switch
19 Third sample switch
20 4th sample switch
21 Fifth sample switch
22 6th sample switch
23 Seventh sample switch
24 Eighth sample switch
25 Ninth sample switch
26 10th sample switch
27 First hold switch
28 Second hold switch
29 Third hold switch
30 Fourth hold switch
31 Fifth hold switch
32 6th hold switch
33 Reference voltage
34 Digital circuit for switch control
35 First AD converter circuit
36 Second AD converter circuit
37 First memory
38 Second memory
39 First DA converter
40 Second DA converter circuit
41 First sub-amplifier
42 Second sub-amplifier
43 Eleventh sample switch
44 12th sample switch
45 First subcapacitor
46 Second subcapacitor
47 7th hold switch
48 Eighth hold switch
49 Third DA converter
50 4th DA converter circuit
51 First window comparator
52 Second window comparator
53 High gain module
54 First amplifier circuit constituting the high gain module
55 Second amplifier circuit constituting the high gain module
56 Third amplifier circuit constituting the high gain module
57 Input terminal of high gain module
58 Output terminal of high gain module
Claims (5)
一対の差動入力端子と、一対の前記信号出力端子の各々に接続された一対の差動出力端子と、基準電圧に接続された中点電位入力端子とを備えた増幅器と、
一方の前記差動入力端子におけるサンプル時のオフセット電圧をモニタして記憶し且つホールド時に出力する第１のオフセット電圧モニタ・出力ブロックと、
前記サンプル時には一方の前記信号入力端子に接続され、前記ホールド時には前記第１のオフセット電圧モニタ・出力ブロックから出力される前記オフセット電圧に接続が切り替えられる一端と、前記サンプル時には前記基準電圧に、前記ホールド時には一方の前記差動入力端子に接続が切り替えられる他端とを有する第１の入力容量と、
一方の前記差動入力端子に接続された一端と、前記サンプル時には一方の前記信号入力端子に、前記ホールド時には一方の前記差動出力端子に接続が切り替えられる他端とを有する第１の帰還容量と、
他方の前記差動入力端子におけるサンプル時のオフセット電圧をモニタして記憶し且つホールド時に出力する第２のオフセット電圧モニタ・出力ブロックと、
前記サンプル時には他方の前記信号入力端子に接続され、前記ホールド時には前記第２のオフセット電圧モニタ・出力ブロックから出力される前記オフセット電圧に接続が切り替えられる一端と、前記サンプル時には前記基準電圧に、前記ホールド時には他方の前記差動入力端子に接続が切り替えられる他端とを有する第２の入力容量と、
他方の前記差動入力端子に接続された一端と、前記サンプル時には他方の前記信号入力端子に、前記ホールド時には他方の前記差動出力端子に接続が切り替えられる他端とを有する第２の帰還容量と、
前記サンプル時に前記増幅器にユニティゲインを設定するユニティゲイン設定部とを備えた増幅回路。 An amplification circuit that amplifies signals input to a pair of signal input terminals and outputs them from a pair of signal output terminals,
An amplifier comprising a pair of differential input terminals, a pair of differential output terminals connected to each of the pair of signal output terminals, and a midpoint potential input terminal connected to a reference voltage;
A first offset voltage monitor / output block that monitors and stores an offset voltage at the time of sampling at one of the differential input terminals, and outputs at the time of holding;
One of the signal input terminals is connected at the time of sampling, one end of the connection is switched to the offset voltage output from the first offset voltage monitor / output block at the time of holding, and the reference voltage at the time of sampling, A first input capacitor having a second end whose connection is switched to one of the differential input terminals at the time of holding;
A first feedback capacitor having one end connected to one of the differential input terminals, and one other of the signal input terminals at the time of sampling and the other end of which is switched to one of the differential output terminals at the time of holding. When,
A second offset voltage monitor / output block that monitors and stores the offset voltage at the time of sampling at the other differential input terminal and outputs the voltage at the time of holding;
Connected to the other signal input terminal at the time of sampling, one end for switching the connection to the offset voltage output from the second offset voltage monitor / output block at the time of holding, and to the reference voltage at the time of sampling, A second input capacitor having a second end whose connection is switched to the other differential input terminal at the time of holding;
A second feedback capacitor having one end connected to the other differential input terminal and the other end switched to the other signal input terminal at the time of sampling and to the other differential output terminal at the time of holding; When,
An amplification circuit comprising a unity gain setting unit that sets a unity gain in the amplifier at the time of sampling.
非反転入力端子が前記基準電圧に接続され、前記サンプル時には反転入力端子に、前記ホールド時には前記第１の入力容量の一端に接続が切り替えられ、第１のオフセット電圧モニタ・出力ブロックの出力となる出力端子を有する第１のサブアンプと、
前記サンプル時には一方の前記差動入力端子に、前記ホールド時には前記第１のサブアンプの出力端子に接続が切り替えられる一端と、前記第１のサブアンプの反転入力端子に接続された他端とを有する第１のサブキャパシタとを備え、
更に、前記第２のオフセット電圧モニタ・出力ブロックは、
非反転入力端子が前記基準電圧に接続され、前記サンプル時には反転入力端子に、前記ホールド時には前記第２の入力容量の一端に接続が切り替えられ、第２のオフセット電圧モニタ・出力ブロックの出力となる出力端子を有する第２のサブアンプと、
前記サンプル時には他方の前記差動入力端子に、前記ホールド時には前記第２のサブアンプの出力端子に接続が切り替えられる一端と、前記第２のサブアンプの反転入力端子に接続された他端とを有する第２のサブキャパシタとを備えていることを特徴とする請求項１に係る増幅回路。 The first offset voltage monitor / output block includes:
The non-inverting input terminal is connected to the reference voltage, the connection is switched to the inverting input terminal at the time of sampling, and to one end of the first input capacitor at the time of holding, and becomes the output of the first offset voltage monitor / output block. A first subamplifier having an output terminal;
One of the differential input terminals at the time of sampling, one end that is switched to the output terminal of the first sub-amplifier at the time of holding, and a second end that is connected to the inverting input terminal of the first sub-amplifier. 1 sub-capacitor,
Further, the second offset voltage monitor / output block includes:
The non-inverting input terminal is connected to the reference voltage, the connection is switched to the inverting input terminal at the time of sampling, and to one end of the second input capacitor at the time of holding, and becomes the output of the second offset voltage monitor / output block. A second subamplifier having an output terminal;
The second differential input terminal at the time of sampling, the one end connected to the output terminal of the second sub-amplifier at the time of holding, and the other end connected to the inverting input terminal of the second sub-amplifier. The amplifier circuit according to claim 1, further comprising: 2 sub-capacitors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007101441A JP2008259090A (en) | 2007-04-09 | 2007-04-09 | Amplification circuit and amplification circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007101441A JP2008259090A (en) | 2007-04-09 | 2007-04-09 | Amplification circuit and amplification circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008259090A true JP2008259090A (en) | 2008-10-23 |
Family
ID=39982196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007101441A Withdrawn JP2008259090A (en) | 2007-04-09 | 2007-04-09 | Amplification circuit and amplification circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008259090A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013207560A (en) * | 2012-03-28 | 2013-10-07 | Asahi Kasei Electronics Co Ltd | Sample-and-hold circuit |
| RU2571393C2 (en) * | 2010-08-13 | 2015-12-20 | Конинклейке Филипс Электроникс Н.В. | Device and method for power delivery in selectable mode |
| GB2560189A (en) * | 2017-03-03 | 2018-09-05 | Suunto Oy | Seismocardiography |
| US10779770B2 (en) | 2017-03-03 | 2020-09-22 | Suunto Oy | Seismocardiography |
-
2007
- 2007-04-09 JP JP2007101441A patent/JP2008259090A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2571393C2 (en) * | 2010-08-13 | 2015-12-20 | Конинклейке Филипс Электроникс Н.В. | Device and method for power delivery in selectable mode |
| JP2013207560A (en) * | 2012-03-28 | 2013-10-07 | Asahi Kasei Electronics Co Ltd | Sample-and-hold circuit |
| GB2560189A (en) * | 2017-03-03 | 2018-09-05 | Suunto Oy | Seismocardiography |
| GB2560189B (en) * | 2017-03-03 | 2020-09-09 | Suunto Oy | Seismocardiography |
| US10779770B2 (en) | 2017-03-03 | 2020-09-22 | Suunto Oy | Seismocardiography |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5244242B2 (en) | Automatic correction feedback loop for offset and ripple suppression in chopper stabilized amplifiers | |
| JP5108449B2 (en) | Switched-capacitor amplifier without dependency on capacitance element variation and operation method thereof | |
| US7924206B2 (en) | Switched capacitor circuit and pipeline A/D converter | |
| US7868810B2 (en) | Amplifier circuit and A/D converter | |
| JP3839027B2 (en) | AD converter | |
| US8324968B2 (en) | Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device | |
| US20090179706A1 (en) | Capacitor Gain-Boost Circuit | |
| US20110298644A1 (en) | Switched-capacitor amplifier and analog front-end circuit | |
| EP2341615A1 (en) | OP-AMP sharing with input and output reset | |
| JP2008259090A (en) | Amplification circuit and amplification circuit device | |
| JPH0845298A (en) | Differential sample-and-hold circuit | |
| JP2002374153A (en) | Voltage comparing circuit | |
| US20230188105A1 (en) | Analog signal processing circuit and method for eliminating dc offset voltage | |
| US20100194447A1 (en) | Zero input bias current, auto-zeroed buffer for a sample and hold circuit | |
| US20050116769A1 (en) | Sensor device and a signal amplification device of a small detection signal provided by the sensor | |
| US8471753B1 (en) | Pipelined analog-to-digital converter and method for converting analog signal to digital signal | |
| US8456337B1 (en) | System to interface analog-to-digital converters to inputs with arbitrary common-modes | |
| JP2006074084A (en) | Amplifier circuit | |
| JP2004222018A (en) | Switched capacitor amplifier circuit | |
| KR20140002368A (en) | Hybrid analog to digital converter and sensing apparatus using its | |
| JP2000201038A (en) | Gain variable arithmetic amplifier | |
| JP4961159B2 (en) | Amplifier circuit and its application circuit | |
| JP2021093682A (en) | Amplification device | |
| JP5466598B2 (en) | Semiconductor device | |
| WO2021205962A1 (en) | Integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100706 |