JP2008251753A - Manufacturing method of nitride led device - Google Patents

Manufacturing method of nitride led device Download PDF

Info

Publication number
JP2008251753A
JP2008251753A JP2007089917A JP2007089917A JP2008251753A JP 2008251753 A JP2008251753 A JP 2008251753A JP 2007089917 A JP2007089917 A JP 2007089917A JP 2007089917 A JP2007089917 A JP 2007089917A JP 2008251753 A JP2008251753 A JP 2008251753A
Authority
JP
Japan
Prior art keywords
substrate
protective film
manufacturing
nitride
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007089917A
Other languages
Japanese (ja)
Other versions
JP4872753B2 (en
Inventor
Seichin Kin
成珍 金
Koichi Taniguchi
浩一 谷口
Teruhisa Nakai
輝久 中井
Hiroaki Okagawa
広明 岡川
Hiromitsu Kudo
広光 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2007089917A priority Critical patent/JP4872753B2/en
Publication of JP2008251753A publication Critical patent/JP2008251753A/en
Application granted granted Critical
Publication of JP4872753B2 publication Critical patent/JP4872753B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a nitride LED device capable of partitioning a semiconductor wafer into chips with a good yield in the later process, while in the earlier process the backside of the substrate being etched into an uneven surface before the semiconductor wafer is partitioned. <P>SOLUTION: This method comprises (A) the process of preparing the semiconductor wafer at least including a translucent substrate whose one surface being a mirror surface, and nitride semiconductor layers comprising light emitting diode structures formed on the other surface of the substrate, (B) the process of partially forming protective films for protecting the regions on the partitioning schedule lines on the one surface of the substrate, and (C) the process of etching the regions on the one surface of the substrate which are not covered by the protective films into the uneven surfaces. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、化学式ＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される窒化物半導体を用いて発光ダイオード構造を形成してなる窒化物ＬＥＤ素子を製造する方法に関し、とりわけ、光取出し効率を改善するために基板に凹凸面を設けた窒化物ＬＥＤ素子を製造する方法に関する。 The present invention forms a light emitting diode structure using a nitride semiconductor represented by the chemical formula Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1). In particular, the present invention relates to a method for manufacturing a nitride LED element having a substrate provided with an uneven surface in order to improve light extraction efficiency.

窒化物ＬＥＤ素子の一般的な製造方法は、（ア）基板上に発光ダイオード構造を備えた窒化物半導体層を形成して半導体ウェハを形成する工程、（イ）該半導体ウェハに対してＬＥＤ素子に必要な構造（正負の電極を含む）を付与する工程、（ウ）（イ）の工程を経た半導体ウェハを分断予定ラインに沿って分断しチップ状のＬＥＤ素子を得る工程、を有する。上記（ウ）の工程で半導体ウェハを分断する方法のひとつは、半導体ウェハに対し、分断予定ラインをなぞるようにして基板に達する割り溝を形成したうえ、外力を加えて半導体ウェハをこの割り溝に沿って破断する方法である。この方法は、基板として、サファイア基板、ＳｉＣ基板、ＧａＮ基板などの硬い基板を用いた場合に適している。割り溝として汎用されているのは、ダイヤモンドペンを用いて形成されるスクライブ溝である。割り溝は、レーザ加工やダイシングソーによる加工により形成されることもある。他の方法として、割り溝を形成する代わりに、高エネルギーのレーザビームを用いて、半導体ウェハの内部に、ウェハに外力を加えたときに破断の起点となる脆弱部を、ライン状に形成する方法もある。その他、レーザ加工やダイシングソーを用いた加工のみにより半導体ウェハを切断する方法も用いられる。 A general method for manufacturing a nitride LED element includes (a) a step of forming a nitride semiconductor layer having a light emitting diode structure on a substrate to form a semiconductor wafer, and (a) an LED element for the semiconductor wafer. A step of providing a necessary structure (including positive and negative electrodes), and a step of obtaining a chip-like LED element by dividing the semiconductor wafer that has undergone the steps of (c) and (b) along a planned division line. One of the methods for dividing the semiconductor wafer in the above step (c) is to form a dividing groove reaching the substrate by tracing the dividing line on the semiconductor wafer and applying an external force to the dividing wafer. It is a method of breaking along. This method is suitable when a hard substrate such as a sapphire substrate, SiC substrate, or GaN substrate is used as the substrate. A scribe groove formed using a diamond pen is widely used as a split groove. The dividing groove may be formed by laser processing or processing by a dicing saw. As another method, instead of forming the split groove, a fragile portion that is the starting point of fracture when an external force is applied to the wafer is formed in a line shape inside the semiconductor wafer using a high-energy laser beam. There is also a method. In addition, a method of cutting a semiconductor wafer only by laser processing or processing using a dicing saw is also used.

ところで、照明用途などへの展開のために、窒化物ＬＥＤ素子の更なる高出力化が求められている。透光性の基板を用いた窒化物ＬＥＤ素子では、高出力化の手段として、エッチング加工によって基板の裏面（窒化物半導体層が形成されていない側の面）を凹凸面とし、当該凹凸面によって光を散乱させたり、あるいは、凹凸面とすることによって当該基板裏面を光が透過し易くして、ＬＥＤ素子の光取出し効率を向上させる方法が提案されている（例えば、特許文献１、特許文献２）。
特開２００６−１００５１８号公報 特開２００５−３５４０２０号公報 By the way, for the development of lighting applications and the like, there is a demand for higher output of nitride LED elements. In a nitride LED element using a translucent substrate, as a means for increasing the output, the back surface of the substrate (the surface on which the nitride semiconductor layer is not formed) is made an uneven surface by etching, and the uneven surface A method has been proposed in which light is easily transmitted through the back surface of the substrate by scattering light or making it an uneven surface to improve the light extraction efficiency of the LED element (for example, Patent Document 1, Patent Document). 2).
JP 2006-100518 A JP 2005-354020 A

基板の裏面をエッチング加工して凹凸面とする場合、製造効率などの観点から、ＬＥＤ素子をチップ状にする前に、すなわち、半導体ウェハを分断する工程の前に、該エッチング加工を行うことが望ましい。ところが、本発明者等が検討したところ、半導体ウェハに含まれる基板の裏面を凹凸面にすると、該ウェハを歩留りよくチップ状に分断することが困難となることが分かった。例えば、ダイヤモンドペンを用いて割り溝を形成しようとした場合には、凹凸面の凹部の底にダイヤモンドペンの先端が届かないために、スクライブラインが形成できなくなる。 When the back surface of the substrate is etched to form a concavo-convex surface, from the viewpoint of manufacturing efficiency, the etching process may be performed before the LED element is formed into chips, that is, before the step of dividing the semiconductor wafer. desirable. However, as a result of studies by the present inventors, it has been found that if the back surface of the substrate included in the semiconductor wafer is made uneven, it becomes difficult to divide the wafer into chips with a high yield. For example, when an attempt is made to form a split groove using a diamond pen, the tip of the diamond pen does not reach the bottom of the concave portion of the concave and convex surface, making it impossible to form a scribe line.

本発明は上記課題を解決するためになされたものであり、その主な目的は、半導体ウェハを分断する工程の前に基板の裏面をエッチング加工して凹凸面とする工程を有しながら、その後の工程で、半導体ウェハを歩留りよくチップ状に分断することのできる、窒化物ＬＥＤ素子の製造方法を提供することである。 The present invention has been made to solve the above-mentioned problems, and its main purpose is to include a step of etching the back surface of the substrate to form an uneven surface before the step of dividing the semiconductor wafer, and thereafter It is an object of the present invention to provide a method for manufacturing a nitride LED element, which can divide a semiconductor wafer into chips with a high yield.

本発明によれば、上記課題を解決するために、次の特徴を有する窒化物ＬＥＤ素子の製造方法が提供される。
（１）（Ａ）一方の面が鏡面である透光性の基板と、該基板の他方の面上に形成され発光ダイオード構造を備えた窒化物半導体層と、を少なくとも含む、半導体ウェハを準備する工程と、（Ｂ）上記基板の一方の面上に、分断予定ライン上の領域を保護するための保護膜を部分的に形成する工程と、（Ｃ）上記基板の一方の面上の上記保護膜で覆われていない領域をエッチング加工して凹凸面とする工程と、を有する窒化物ＬＥＤ素子の製造方法。
（２）上記（Ｂ）の工程において、上記保護膜の形成と同時に、上記保護膜と同じ材料を用いて、上記（Ｃ）の工程でエッチング加工に用いるためのエッチングマスクの形成を行う、上記（１）に記載の製造方法。
（３）上記（Ｃ）の工程の後、上記保護膜を除去したうえで、上記分断予定ラインに沿って上記半導体ウェハを分断する、上記（１）または（２）に記載の製造方法。
（４）上記保護膜の除去によって露出した上記基板の一方の面上に、上記分断予定ラインをなぞるように割り溝を形成する工程を有する、上記（３）に記載の製造方法。 According to this invention, in order to solve the said subject, the manufacturing method of the nitride LED element which has the following characteristics is provided.
(1) (A) A semiconductor wafer is prepared, which includes at least a light-transmitting substrate whose one surface is a mirror surface and a nitride semiconductor layer formed on the other surface of the substrate and having a light-emitting diode structure. (B) a step of partially forming a protective film for protecting a region on the line to be cut on one surface of the substrate; and (C) the above-mentioned one surface of the substrate. And a step of etching a region not covered with a protective film to form a concavo-convex surface.
(2) In the step (B), simultaneously with the formation of the protective film, the same material as the protective film is used to form an etching mask for use in the etching process in the step (C). The manufacturing method as described in (1).
(3) The manufacturing method according to (1) or (2), wherein after the step (C), the protective film is removed and the semiconductor wafer is divided along the division line.
(4) The manufacturing method according to (3), further including a step of forming a split groove on the one surface of the substrate exposed by removing the protective film so as to trace the dividing line.

本発明の好適な実施形態に係る窒化物ＬＥＤ素子の製造方法によれば、半導体ウェハを分断する工程の前に基板の裏面をエッチング加工して凹凸面とする工程を有しながら、その後の工程で、半導体ウェハを歩留りよくチップ状に分断することができる。 According to the method for manufacturing a nitride LED element according to a preferred embodiment of the present invention, the process includes a step of etching the back surface of the substrate to form an uneven surface before the step of dividing the semiconductor wafer, and the subsequent steps Thus, the semiconductor wafer can be divided into chips with a high yield.

以下、本発明の好適な実施形態に係る窒化物ＬＥＤ素子の製造方法を、図面を参照しながら説明する。この製造方法は、（Ａ）一方の面が鏡面である透光性の基板と、該基板の他方の面上に形成され発光ダイオード構造を備えた窒化物半導体層と、を少なくとも含む、半導体ウェハを準備する工程と、（Ｂ）上記基板の一方の面上に、分断予定ライン上の領域を保護するための保護膜を部分的に形成する工程と、（Ｃ）上記基板の一方の面上の上記保護膜で覆われていない領域をエッチング加工して凹凸面とする工程と、を有している。この製造方法において、（Ａ）、（Ｂ）、（Ｃ）の工程は、この順番に行われる。 Hereinafter, a method for manufacturing a nitride LED device according to a preferred embodiment of the present invention will be described with reference to the drawings. This manufacturing method includes (A) a translucent substrate whose one surface is a mirror surface, and a nitride semiconductor layer that is formed on the other surface of the substrate and has a light-emitting diode structure. And (B) partially forming a protective film for protecting a region on the line to be cut on one surface of the substrate; and (C) on one surface of the substrate. A step of etching the region not covered with the protective film to form an uneven surface. In this manufacturing method, the steps (A), (B), and (C) are performed in this order.

（実施形態１）
本実施形態１では、（Ａ）の工程が、サブ工程である（Ａ−１）工程、（Ａ−２）工程、（Ａ−３）工程とからなる。
（Ａ−１）工程では、図１に示すように、基板１１上に、発光層１２２を挟んでｎ型層１２１とｐ型層１２３とが積層されてなる発光ダイオード構造を備えた窒化物半導体層１２を形成して、半導体ウェハ１０を作製する。 (Embodiment 1)
In the first embodiment, the step (A) includes substeps (A-1), (A-2), and (A-3).
In the step (A-1), as shown in FIG. 1, a nitride semiconductor having a light emitting diode structure in which an n-type layer 121 and a p-type layer 123 are stacked on a substrate 11 with a light emitting layer 122 interposed therebetween. Layer 12 is formed to produce semiconductor wafer 10.

基板１１は、透光性を有し、かつ、窒化物半導体結晶のエピタキシャル成長に使用可能なものであればよい。ここでいう透光性とは、製造しようとするＬＥＤ素子が放出する光を透過させる性質のことをいう。窒化物ＬＥＤ素子の典型的な発光波長の範囲は近紫外〜緑色であるから、基板１１の材料は、サファイア、ＳｉＣ、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、スピネル、ＺｎＯ、ＮＧＯ、ＬＡＯなどから選択することができる。基板１１の厚さ（研磨前）は、例えば、３００μｍ〜１０００μｍである。 The substrate 11 may be any substrate as long as it has translucency and can be used for epitaxial growth of nitride semiconductor crystals. The translucency here refers to the property of transmitting light emitted from the LED element to be manufactured. Since the typical emission wavelength range of the nitride LED element is near ultraviolet to green, the material of the substrate 11 can be selected from sapphire, SiC, GaN, AlGaN, AlN, spinel, ZnO, NGO, LAO, and the like. it can. The thickness of the substrate 11 (before polishing) is, for example, 300 μm to 1000 μm.

窒化物半導体層１２は、基板１１上に、ＨＶＰＥ法、ＭＯＶＰＥ法、ＭＢＥ法などを用いて窒化物半導体結晶をエピタキシャル成長させることにより、形成する。高品質な窒化物半導体結晶を成長させるために必要となる手法、構造、技術などは適宜用いてよい。例えば、基板１１と窒化物半導体層１２との間にバッファ層（特に、窒化物半導体材料からなる低温バッファ層や高温バッファ層）を介在させる技術、基板１１の結晶成長面に酸化ケイ素からなるマスクパターンを形成したり、あるいは、該結晶成長面を加工して凹凸面とし、それによって窒化物半導体結晶のラテラル成長を発生させて転位密度を低下させる技術、などである。 The nitride semiconductor layer 12 is formed on the substrate 11 by epitaxially growing a nitride semiconductor crystal using the HVPE method, the MOVPE method, the MBE method, or the like. Techniques, structures, techniques and the like necessary for growing a high-quality nitride semiconductor crystal may be used as appropriate. For example, a technique in which a buffer layer (in particular, a low-temperature buffer layer or a high-temperature buffer layer made of a nitride semiconductor material) is interposed between the substrate 11 and the nitride semiconductor layer 12, or a mask made of silicon oxide on the crystal growth surface of the substrate 11 A technique of forming a pattern, or processing the crystal growth surface to form an uneven surface, thereby generating lateral growth of the nitride semiconductor crystal to reduce the dislocation density.

発光ダイオード構造を構成するｎ型層１２１、発光層１２２、ｐ型層１２３の詳細については、公知技術を参照すればよい。各層の内部では、層を構成する窒化物半導体結晶の組成や、添加された不純物の種類や濃度が、厚さ方向に連続的または不連続的に変化していてもよい。ｎ型層１２１に添加し得るｎ型不純物は好ましくはＳｉ（ケイ素）であり、ｐ型層１２３に添加し得るｐ型不純物は好ましくはＭｇ（マグネシウム）である。発光ダイオード構造はダブルヘテロ型とすることが好ましく、また、発光層１２２は（多重）量子井戸構造とすることが好ましい。 For details of the n-type layer 121, the light-emitting layer 122, and the p-type layer 123 constituting the light-emitting diode structure, a known technique may be referred to. Inside each layer, the composition of the nitride semiconductor crystal constituting the layer, and the type and concentration of the added impurity may change continuously or discontinuously in the thickness direction. The n-type impurity that can be added to the n-type layer 121 is preferably Si (silicon), and the p-type impurity that can be added to the p-type layer 123 is preferably Mg (magnesium). The light emitting diode structure is preferably a double hetero type, and the light emitting layer 122 is preferably a (multiple) quantum well structure.

（Ａ−２）工程では、図２に示すように、半導体ウェハ１０に対して、ＬＥＤ素子に必要な構造である正負の電極を付与する。具体的には、窒化物半導体層１２にドライエッチングにより凹部を形成し、該凹部内に露出したｎ型層１２１上に負電極Ｐ１１を形成する。また、窒化物半導体層１２上（ｐ型層１２３上）に正電極Ｐ１２を形成する。 In the step (A-2), as shown in FIG. 2, positive and negative electrodes, which are structures necessary for LED elements, are applied to the semiconductor wafer 10. Specifically, a recess is formed in the nitride semiconductor layer 12 by dry etching, and the negative electrode P11 is formed on the n-type layer 121 exposed in the recess. Further, the positive electrode P12 is formed on the nitride semiconductor layer 12 (on the p-type layer 123).

（Ａ−３）工程では、図３に示すように、（Ａ−２）工程を経た半導体ウェハ１０に含まれる基板１１の裏面（窒化物半導体層１２が形成されていない側の面）を研磨して、該基板を分断のために好適な厚さへと薄くする。後の工程で、半導体ウェハ１０の分断を分断予定ラインに沿って歩留まり良く行うための、好ましい研磨後の基板１１の厚さは２００μｍ以下、より好ましくは１００μｍ以下である。ＬＥＤ素子のサイズが大きくなると少々厚くても割れるようにはなるが、それでもサファイア、ＳｉＣ、ＧａＮ等からなる硬い基板では、前記厚さ以下に薄くすることが望ましい。この研磨は、研磨面が鏡面となるように行う。好ましくは、研磨面の表面粗さが、算術平均荒さＲａを指標として０．０１μｍ以下となるようにする。研磨の代わりに研削を行ってもよいが、その場合には、最後に研磨を行って、基板１１の裏面が鏡面となるようにする。 In the step (A-3), as shown in FIG. 3, the back surface of the substrate 11 (the surface on which the nitride semiconductor layer 12 is not formed) included in the semiconductor wafer 10 that has undergone the step (A-2) is polished. Then, the substrate is thinned to a thickness suitable for cutting. In a later step, the thickness of the substrate 11 after polishing for performing the cutting of the semiconductor wafer 10 along the planned cutting line with a high yield is preferably 200 μm or less, more preferably 100 μm or less. As the size of the LED element increases, it will crack even if it is a little thick, but it is still desirable to make it thinner than the above thickness for a hard substrate made of sapphire, SiC, GaN or the like. This polishing is performed so that the polished surface becomes a mirror surface. Preferably, the surface roughness of the polished surface is 0.01 μm or less using the arithmetic average roughness Ra as an index. Grinding may be performed instead of polishing. In that case, polishing is performed last so that the back surface of the substrate 11 becomes a mirror surface.

このように、（Ａ−１）〜（Ａ−３）工程によって、一方の面が鏡面である透光性の基板１１と、該基板の他方の面上に形成され発光ダイオード構造を備えた窒化物半導体層１２とを含む、半導体ウェハ１０が準備される。 Thus, by the steps (A-1) to (A-3), a light-transmitting substrate 11 whose one surface is a mirror surface, and a nitridation having a light-emitting diode structure formed on the other surface of the substrate A semiconductor wafer 10 including a physical semiconductor layer 12 is prepared.

次に、（Ｂ）の工程を説明する。
（Ｂ）の工程では、図４に示すように、半導体ウェハ１０に含まれる基板１１の裏面上に、分断予定ライン１３上の領域を保護するための保護膜１４を部分的に形成する。本実施形態１では、この（Ｂ）の工程において、保護膜１４の形成と同時に、保護膜１４と同じ材料を用いて、エッチングマスク１５を形成する。エッチングマスク１５は、後の（Ｃ）の工程において、基板１１の裏面をエッチング加工して凹凸面とするために用いるマスクである。 Next, the step (B) will be described.
In the step (B), as shown in FIG. 4, a protective film 14 is partially formed on the back surface of the substrate 11 included in the semiconductor wafer 10 to protect the region on the parting line 13. In the first embodiment, in the step (B), the etching mask 15 is formed using the same material as the protective film 14 simultaneously with the formation of the protective film 14. The etching mask 15 is a mask used for etching the back surface of the substrate 11 into an uneven surface in the subsequent step (C).

保護膜１４の目的は、後の（Ｃ）の工程で基板１１の裏面をエッチング加工したときに、該裏面における分断予定ライン上の領域がエッチングされて非鏡面となるのを防ぐことである。本実施形態１では、後の（Ｃ）の工程で行うエッチング加工にドライエッチング法を用いることから、フォトレジストを用いて保護膜１４およびエッチングマスク１５を形成することができる。 The purpose of the protective film 14 is to prevent a region on the line to be divided on the back surface from being etched to become a non-mirror surface when the back surface of the substrate 11 is etched in the subsequent step (C). In the first embodiment, since the dry etching method is used for the etching process performed in the subsequent step (C), the protective film 14 and the etching mask 15 can be formed using a photoresist.

保護膜１４およびエッチングマスク１５のパターニングは、周知のフォトリソグラフィ技法を用いて行うことができる。保護膜１４は、分断予定ライン１３がその略中心を通るように、帯状に形成する。保護膜１４の幅ｗは、例えば、５μｍ〜１００μｍとすることができる。エッチングマスク１５は、形成しようとする凹凸面の凹凸パターンに応じてパターニングする。エッチング加工によって、基板１１の裏面上の、エッチングマスク１５に覆われていなかった領域に、凹部が形成されることになる。凹凸パターンとしては、ドット状の凸部（突起）が分散したパターン（凹部を「海部」とし凸部を「島部」とする「海島状」のパターン）、その逆に、ドット状の凹部（孔）が分散したパターン（凸部を「海部」とし凹部を「島部」とする「海島状」のパターン）、ストライプ状の凸部（リッジ）とストライプ状の凹部（溝）が交互に並んだパターンなどが例示される。どのパターンを採用する場合であっても、ＬＥＤの光取出し効率を高くするうえでは、パターンを微細に形成することが好ましい。ドット状、ストライプ状などに形成された凹部または凸部の幅、凹部を挟んで隣接する凸部と凸部の間隔、凸部を挟んで隣接する凹部と凹部の間隔は、例えば、０．１μｍ〜１０μｍとすることができるが、好ましくは５μｍ以下であり、より好ましくは１μｍ以下である。 Patterning of the protective film 14 and the etching mask 15 can be performed using a well-known photolithography technique. The protective film 14 is formed in a strip shape so that the planned dividing line 13 passes through the approximate center. The width w of the protective film 14 can be set to 5 μm to 100 μm, for example. The etching mask 15 is patterned according to the uneven pattern of the uneven surface to be formed. By the etching process, a recess is formed in a region on the back surface of the substrate 11 that is not covered with the etching mask 15. As the concavo-convex pattern, a pattern in which dot-shaped convex portions (projections) are dispersed (a “sea-island-shaped” pattern in which the concave portions are “sea portions” and the convex portions are “island portions”), and conversely, dot-shaped concave portions ( Pattern with holes (spreading as "sea" and recesses as "island"), stripe-shaped protrusions (ridges) and stripe-shaped recesses (grooves) arranged alternately An example is a pattern. Whatever pattern is used, it is preferable to form the pattern finely in order to increase the light extraction efficiency of the LED. The width of the recesses or projections formed in a dot shape, stripes, etc., the spacing between the projections adjacent to each other across the recesses, and the spacing between the recesses and recesses adjacent to each other across the projections is, for example, 0.1 μm Although it can be set to 10 μm, it is preferably 5 μm or less, and more preferably 1 μm or less.

次に（Ｃ）の工程を説明する。
（Ｃ）の工程は、保護膜１４を形成した基板１１の裏面上の、該保護膜１４で覆われていない領域をエッチング加工して凹凸面とする工程である。この工程では、図５に示すように、基板１１の裏面上の、保護膜１４またはエッチングマスク１５で覆われていない領域に、凹部が形成される。本実施形態１では、この（Ｃ）の工程をドライエッチング（例えば、プラズマエッチング、反応性イオンエッチング）で行う。ＬＥＤ素子の光取出し効率を改善するために、凹部の深さは、当該ＬＥＤ素子の発光波長（窒化物半導体層１２内における波長）の４分の１以上となるようにする。発光波長４００ｎｍのＬＥＤ素子を例にすると、空気中での波長が４００ｎｍである光は、屈折率が約２．５である窒化物半導体結晶中においては、その波長が約１６０ｎｍとなることから、凹部を４０ｎｍ以上の深さに形成する。発光波長が近紫外〜緑色の場合、凹部の深さは、好ましくは０．１μｍ以上であり、より好ましくは０．５μｍ以上である。凹部の深さが５μｍを超えると、光取出し効率の改善効果が飽和するので、凹部の深さは５μｍ以下としてよい。製造効率を考慮すると、好ましい凹部の深さは３μｍ以下である。 Next, step (C) will be described.
Step (C) is a step in which a region on the back surface of the substrate 11 on which the protective film 14 is formed and not covered with the protective film 14 is etched to form a concavo-convex surface. In this step, as shown in FIG. 5, a recess is formed in a region on the back surface of the substrate 11 that is not covered with the protective film 14 or the etching mask 15. In the first embodiment, the step (C) is performed by dry etching (for example, plasma etching or reactive ion etching). In order to improve the light extraction efficiency of the LED element, the depth of the recess is set to be equal to or more than a quarter of the emission wavelength of the LED element (wavelength in the nitride semiconductor layer 12). Taking an LED element having an emission wavelength of 400 nm as an example, light having a wavelength of 400 nm in air has a wavelength of about 160 nm in a nitride semiconductor crystal having a refractive index of about 2.5. The recess is formed to a depth of 40 nm or more. When the emission wavelength is near ultraviolet to green, the depth of the recess is preferably 0.1 μm or more, more preferably 0.5 μm or more. If the depth of the recess exceeds 5 μm, the effect of improving the light extraction efficiency is saturated, so the depth of the recess may be 5 μm or less. Considering the production efficiency, the preferable recess depth is 3 μm or less.

図６は、（Ｃ）の工程の後、リムーバを用いて、フォトレジストで形成した保護膜１４およびエッチングマスク１５を基板１１から除去する工程を示している。保護膜１４の除去によって露出する基板１１の裏面上の領域（分断予定ライン上の領域）は、鏡面状態に保たれているので、該領域上にダイヤモンドペンなどを用いた割り溝の形成を容易に行うことができる。逆に、保護膜１４を形成することなく、基板１１の裏面全体を光を散乱させる凹凸面とした場合には、基板１１の裏面側から光学的な手段（例えば、光学顕微鏡観察）によって窒化物半導体層１２上に形成した負電極Ｐ１１や正電極Ｐ１２の位置を検知することが困難となるために、割り溝を形成すべき位置を定めることが困難となる。その他、保護膜１４を形成することなく基板１１の裏面全体を凹凸面とした場合には、該裏面に対するダイシングテープの接着性が低下するために、該裏面にダイシングテープを貼り付けて、窒化物半導体層１２側の面から半導体ウェハ１０に割り溝を形成することが困難となるとともに、そのように割り溝を形成し得たとしても、ウェハを分断して得られるチップがダイシングテープから簡単に脱落してしまうという問題が発生する。 FIG. 6 shows a step of removing the protective film 14 and the etching mask 15 formed of a photoresist from the substrate 11 using a remover after the step (C). Since the region on the back surface of the substrate 11 exposed by the removal of the protective film 14 (the region on the line to be divided) is kept in a mirror state, it is easy to form a split groove using a diamond pen or the like on the region. Can be done. Conversely, when the entire back surface of the substrate 11 is an uneven surface that scatters light without forming the protective film 14, nitride is formed by optical means (for example, observation with an optical microscope) from the back surface side of the substrate 11. Since it is difficult to detect the positions of the negative electrode P11 and the positive electrode P12 formed on the semiconductor layer 12, it is difficult to determine the position where the split groove is to be formed. In addition, in the case where the entire back surface of the substrate 11 is an uneven surface without forming the protective film 14, since the adhesiveness of the dicing tape to the back surface is lowered, a dicing tape is attached to the back surface, and nitride It becomes difficult to form the split groove in the semiconductor wafer 10 from the surface on the semiconductor layer 12 side, and even if the split groove can be formed in this way, the chip obtained by dividing the wafer can be easily removed from the dicing tape. The problem of dropping out occurs.

図７は、半導体ウェハ１０を分断してチップ状の窒化物ＬＥＤ素子１を得る工程を示している。上述のように、基板１１の裏面上の、分断予定ライン上の領域は鏡面状態に保たれているので、分断予定ラインをなぞって、スクライブ溝などの割り溝を容易に形成することができる。レーザ加工により割り溝を形成する場合には、分断予定ライン上の領域が鏡面であることによって、加工用のレーザビームの散乱が抑えられるので、散乱したレーザ光により窒化物半導体層１２内に形成された発光ダイオード構造が損傷を受けることがない。同様の効果が、高エネルギーのレーザビームを用いて、分断予定ラインに沿った脆弱部を基板１１の内部に形成する場合や、レーザ加工のみによって半導体ウェハ１０を切断する場合にも得られる。ダイシングソーを用いて基板１１に割り溝を形成したり、あるいは、半導体ウェハ１０を切断する場合にも、基板１１の裏面の分断予定ライン上の領域が鏡面であることによって、安定した加工を行うことができる。 FIG. 7 shows a step of obtaining the chip-like nitride LED element 1 by dividing the semiconductor wafer 10. As described above, since the area on the planned dividing line on the back surface of the substrate 11 is kept in a mirror surface state, it is possible to easily form a split groove such as a scribe groove by tracing the planned dividing line. When the dividing groove is formed by laser processing, since the region on the planned dividing line is a mirror surface, the scattering of the processing laser beam is suppressed, so that it is formed in the nitride semiconductor layer 12 by the scattered laser light. The formed light emitting diode structure is not damaged. A similar effect can be obtained when a weak portion along the line to be cut is formed inside the substrate 11 using a high-energy laser beam, or when the semiconductor wafer 10 is cut only by laser processing. Even when a dividing groove is formed in the substrate 11 using a dicing saw or when the semiconductor wafer 10 is cut, stable processing is performed because the region on the line to be divided on the back surface of the substrate 11 is a mirror surface. be able to.

（実施形態１の変形）
上述の実施形態１では、（Ｂ）の工程において、保護膜１４の形成と同時に、保護膜１４と同じ材料を用いて、エッチングマスク１５を形成しているが、本変形実施形態では、図８に示すように、（Ｂ）の工程では保護膜１４の形成のみを行う。そして、（Ｃ）の工程では、エッチングとデポジションが同時に生じる条件を用いて、基板１１の裏面上の保護膜１４に覆われていない領域をドライエッチング加工し、凹凸面を形成する。エッチングとデポジションが同時に生じる条件でドライエッチングを行うことにより面を加工して凹凸状にする方法の詳細については、特許文献１を参照することができる。その後の、保護膜１４の除去と、半導体ウェハ１０のチップへの分断は、実施形態１と同様にして行う。 (Modification of Embodiment 1)
In the first embodiment described above, in the step (B), the etching mask 15 is formed using the same material as the protective film 14 simultaneously with the formation of the protective film 14, but in this modified embodiment, FIG. As shown in FIG. 5, only the protective film 14 is formed in the step (B). Then, in the step (C), a region that is not covered with the protective film 14 on the back surface of the substrate 11 is dry-etched using conditions under which etching and deposition occur simultaneously to form an uneven surface. Patent Document 1 can be referred to for details of a method of processing a surface into a concavo-convex shape by performing dry etching under conditions where etching and deposition occur simultaneously. Subsequent removal of the protective film 14 and division of the semiconductor wafer 10 into chips are performed in the same manner as in the first embodiment.

（実施形態２）
本実施形態２では、（Ａ）の工程で、図９に示す半導体ウェハ２０を準備する。この半導体ウェハ２０は、透光性を有する基板２１上に、発光層２２２を挟んでｎ型層２２１とｐ型層２２３とが積層されてなる発光ダイオード構造を備えた窒化物半導体層２２を形成した後、窒化物半導体層２２の表面に半導体保護膜２６を形成するとともに、基板２１の裏面を研磨して、分断のために好適な厚さへと薄くすることにより、形成する。実施形態１と同様に、基板２１の裏面は鏡面となるように研磨する。ここで、半導体保護膜２６は、後の工程で行うエッチングプロセスにおいて、窒化物半導体層２２の表面がエッチングされるのを防止するための保護被覆である。半導体保護膜２６を形成する工程と、基板２１の裏面を研磨する工程とは、いずれが先であってもよい。半導体保護膜２６の材料については後述する。 (Embodiment 2)
In the second embodiment, the semiconductor wafer 20 shown in FIG. 9 is prepared in the step (A). In this semiconductor wafer 20, a nitride semiconductor layer 22 having a light-emitting diode structure in which an n-type layer 221 and a p-type layer 223 are stacked with a light-emitting layer 222 interposed therebetween is formed on a light-transmitting substrate 21. After that, the semiconductor protective film 26 is formed on the surface of the nitride semiconductor layer 22, and the back surface of the substrate 21 is polished to reduce the thickness to a suitable thickness for division. As in the first embodiment, the back surface of the substrate 21 is polished so as to be a mirror surface. Here, the semiconductor protective film 26 is a protective coating for preventing the surface of the nitride semiconductor layer 22 from being etched in an etching process performed in a later step. Either the step of forming the semiconductor protective film 26 or the step of polishing the back surface of the substrate 21 may be first. The material of the semiconductor protective film 26 will be described later.

次に、（Ｂ）の工程として、図１０に示すように、基板２１の裏面上に、分断予定ライン２３上の領域を保護するための保護膜２４と、エッチングマスク２５とを、形成する。これらは、同じ材料を用いて、同時に形成してもよい。 Next, as a step (B), as shown in FIG. 10, a protective film 24 and an etching mask 25 are formed on the back surface of the substrate 21 to protect the region on the planned dividing line 23. These may be formed simultaneously using the same material.

次に、（Ｃ）の工程として、図１１に示すように、エッチング加工を行うことにより、基板２１の裏面上の、保護膜２４またはエッチングマスク２５に覆われていない領域に凹部を形成する。本実施形態２では、このエッチング加工を、ウェットエッチング法を用いて行う。ウェットエッチング法で用いることのできるエッチング液としては、基板２１の材料にもよるが、塩酸、硝酸、水酸化カリウム、水酸化ナトリウム、硫酸、リン酸などが挙げられる。基板２１がサファイアまたは窒化物半導体（ＧａＮ、ＡｌＧａＮなど）からなる場合には、エッチング液として、リン酸、硫酸またはこれらの混合物を、好ましく用いることができる。サファイア基板のウェットエッチングは、リン酸と硫酸を体積比１：３〜５：１（リン酸：硫酸）で混合し、３００℃以上に加熱した溶液をエッチング液に用いることにより、好ましく行うことができる。 Next, as a step (C), as shown in FIG. 11, a recess is formed in a region on the back surface of the substrate 21 that is not covered with the protective film 24 or the etching mask 25 as shown in FIG. In the second embodiment, this etching process is performed using a wet etching method. Etching solutions that can be used in the wet etching method include hydrochloric acid, nitric acid, potassium hydroxide, sodium hydroxide, sulfuric acid, and phosphoric acid, although depending on the material of the substrate 21. When the substrate 21 is made of sapphire or a nitride semiconductor (GaN, AlGaN, etc.), phosphoric acid, sulfuric acid, or a mixture thereof can be preferably used as an etchant. Wet etching of the sapphire substrate is preferably performed by mixing phosphoric acid and sulfuric acid in a volume ratio of 1: 3 to 5: 1 (phosphoric acid: sulfuric acid) and using a solution heated to 300 ° C. or higher as an etching solution. it can.

保護膜２４、エッチングマスク２５および半導体保護膜２６の材料は、（Ｃ）の工程で行うエッチング加工の条件に応じて決定する。基板２１が、塩酸に溶解する材料からなる場合には、保護膜２４、エッチングマスク２５および半導体保護膜２６をフォトレジストで形成し、（Ｃ）の工程では塩酸を用いてエッチング加工を行うことができる。塩酸は窒化物半導体結晶を殆ど溶解させないことから、この場合には、半導体保護膜２６の形成を省略することも可能である。基板２１がサファイアまたは窒化物半導体からなり、（Ｃ）の工程で、エッチング液としてリン酸、硫酸またはこれらの混合物を用いる場合には、保護膜２４、エッチングマスク２５および半導体保護膜２６を、酸化ケイ素、窒化ケイ素またはＳＯＧからなる薄膜とする。特に好ましいのは、プラズマＣＶＤ法を用いて形成される酸化ケイ素膜である。 The materials of the protective film 24, the etching mask 25, and the semiconductor protective film 26 are determined according to the conditions of the etching process performed in the step (C). When the substrate 21 is made of a material that dissolves in hydrochloric acid, the protective film 24, the etching mask 25, and the semiconductor protective film 26 are formed of photoresist, and in the step (C), etching is performed using hydrochloric acid. it can. Since hydrochloric acid hardly dissolves the nitride semiconductor crystal, in this case, the formation of the semiconductor protective film 26 can be omitted. When the substrate 21 is made of sapphire or a nitride semiconductor and phosphoric acid, sulfuric acid, or a mixture thereof is used as an etchant in the step (C), the protective film 24, the etching mask 25, and the semiconductor protective film 26 are oxidized. The thin film is made of silicon, silicon nitride or SOG. Particularly preferred is a silicon oxide film formed using a plasma CVD method.

（Ｃ）の工程の終了後、保護膜２４、エッチングマスク２５および半導体保護膜２６を除去する。フォトレジストからなる膜は、リムーバを用いて除去することができる。また、酸化ケイ素、窒化ケイ素またはＳＯＧからなる膜は、バッファーフッ酸（Ｂｕｆｆｅｒｅｄ ＨＦ）を用いることにより、サファイアや窒化物半導体層には殆どダメージを殆ど与えることなく、除去することができる。 After the completion of the step (C), the protective film 24, the etching mask 25, and the semiconductor protective film 26 are removed. The film made of photoresist can be removed using a remover. A film made of silicon oxide, silicon nitride, or SOG can be removed by using buffered hydrofluoric acid (Buffered HF) with almost no damage to the sapphire or nitride semiconductor layer.

その後は、前述の実施形態１と同様の方法を用いて、窒化物半導体層２２上に負電極および正電極を形成し、最後に半導体ウェハ２０を分断予定ライン２３に沿って分断して、チップ状の窒化物ＬＥＤ素子を得る。 Thereafter, the negative electrode and the positive electrode are formed on the nitride semiconductor layer 22 by using the same method as in the first embodiment, and finally, the semiconductor wafer 20 is divided along the planned dividing line 23 to form a chip. A nitride LED element is obtained.

（実施形態３）
本実施形態３では、（Ａ）の工程として、前述の実施形態２と同様にして、図１２に示す半導体ウェハ３０を準備する。半導体保護膜３６の形成は省略してもよい。次に、（Ｂ）の工程として、図１３に示すように、半導体ウェハ３０に含まれる基板３１の裏面上に、分断予定ライン３３上の領域を保護する保護膜３４を形成する。保護膜３４は、無機材料で形成するか、または、基板３１に対する密着性の良好な金属、例えば、Ｎｉ、Ｔｉ、Ｗ、Ｃｒなどを用いて形成する。次に、基板３１の裏面上の全面に、基板３１の表面との密着性が低いＡｕからなる薄膜を形成する。そして、半導体ウェハ３０を加熱することにより、Ａｕの凝集を発生させて、基板３１の裏面上の、保護膜３４に覆われていない領域に、微細なＡｕ粒子が分散した状態を得る。しかる後に、このＡｕ微粒子をエッチングマスクに用いて、ドライエッチングを行うことにより、基板３１の裏面上の保護膜３４に覆われていない領域を凹凸面とする（（Ｃ）の工程）。このようなＡｕ微粒子の形成方法、およびＡｕ微粒子をエッチングマスクとして用いた微細構造の形成方法の詳細については、特許文献２などを参照することができる。エッチング加工後、王水などを用いて保護膜３４、エッチングマスク（Ａｕ微粒子）および半導体保護膜３６を除去する。その後、前述の実施形態１と同様の方法を用いて、窒化物半導体層３２上に負電極および正電極を形成し、最後に半導体ウェハ３０を分断予定ライン３３に沿って分断して、チップ状の窒化物ＬＥＤ素子を得る。 (Embodiment 3)
In the third embodiment, as the step (A), the semiconductor wafer 30 shown in FIG. 12 is prepared in the same manner as in the second embodiment. The formation of the semiconductor protective film 36 may be omitted. Next, as a step (B), as shown in FIG. 13, a protective film 34 is formed on the back surface of the substrate 31 included in the semiconductor wafer 30 to protect the region on the planned dividing line 33. The protective film 34 is formed of an inorganic material or a metal having good adhesion to the substrate 31, such as Ni, Ti, W, or Cr. Next, a thin film made of Au having low adhesion to the surface of the substrate 31 is formed on the entire back surface of the substrate 31. Then, by heating the semiconductor wafer 30, agglomeration of Au is generated to obtain a state in which fine Au particles are dispersed in a region not covered with the protective film 34 on the back surface of the substrate 31. Thereafter, dry etching is performed using the Au fine particles as an etching mask, so that a region not covered with the protective film 34 on the back surface of the substrate 31 is made an uneven surface (step (C)). For details of such a method for forming Au fine particles and a method for forming a fine structure using Au fine particles as an etching mask, Patent Document 2 and the like can be referred to. After the etching process, the protective film 34, the etching mask (Au fine particles), and the semiconductor protective film 36 are removed using aqua regia or the like. Thereafter, by using the same method as in the first embodiment, a negative electrode and a positive electrode are formed on the nitride semiconductor layer 32. Finally, the semiconductor wafer 30 is divided along the planned dividing line 33 to form a chip shape. The nitride LED device is obtained.

以上、本発明を具体的な実施形態により説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、上述の各実施形態では、（Ｃ）の工程の後に、基板の裏面に割り溝を形成する工程を有しているが、この順番は逆であってもよい。即ち、鏡面とされた基板の裏面に割り溝を形成した後に、該割り溝の表面を保護膜で被覆し、次に、基板の裏面上の該保護膜に覆われていない領域をエッチング加工して凹凸面とし、その後で、保護膜を除去し、半導体ウェハを予め形成された割り溝の位置で分断してもよい。 As mentioned above, although this invention was demonstrated by specific embodiment, this invention is not limited to these embodiment. For example, in each of the above-described embodiments, after the step (C), there is a step of forming a split groove on the back surface of the substrate, but this order may be reversed. That is, after forming a split groove on the back surface of the substrate having a mirror surface, the surface of the split groove is covered with a protective film, and then an area not covered with the protective film on the back surface of the substrate is etched. Then, the surface may be made uneven, and then the protective film may be removed, and the semiconductor wafer may be divided at the position of the pre-formed groove.

本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention. 本発明の実施形態に係る窒化物ＬＥＤ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the nitride LED element which concerns on embodiment of this invention.

符号の説明Explanation of symbols

１０、２０、３０ 半導体ウェハ
１１、２１、３１ 基板
１２、２２、３２ 窒化物半導体層
１３、２３、３３ 分断予定ライン
１４、２４、３４ 保護膜
１５、２５ エッチングマスク
２６、３６ 半導体保護膜
Ｐ１１ 負電極
Ｐ１２ 正電極 10, 20, 30 Semiconductor wafer 11, 21, 31 Substrate 12, 22, 32 Nitride semiconductor layer 13, 23, 33 Planned dividing lines 14, 24, 34 Protection film 15, 25 Etching mask 26, 36 Semiconductor protection film P11 Negative Electrode P12 Positive electrode

Claims (4)

（Ａ）一方の面が鏡面である透光性の基板と、該基板の他方の面上に形成され発光ダイオード構造を備えた窒化物半導体層と、を少なくとも含む、半導体ウェハを準備する工程と、
（Ｂ）上記基板の一方の面上に、分断予定ライン上の領域を保護するための保護膜を部分的に形成する工程と、
（Ｃ）上記基板の一方の面上の上記保護膜で覆われていない領域をエッチング加工して凹凸面とする工程と、
を有する窒化物ＬＥＤ素子の製造方法。 (A) preparing a semiconductor wafer including at least a light-transmitting substrate having a mirror surface on one surface and a nitride semiconductor layer having a light-emitting diode structure formed on the other surface of the substrate; ,
(B) a step of partially forming a protective film for protecting a region on the line to be divided on one surface of the substrate;
(C) a step of etching a region not covered with the protective film on one surface of the substrate to form an uneven surface;
The manufacturing method of the nitride LED element which has this. 上記（Ｂ）の工程において、上記保護膜の形成と同時に、上記保護膜と同じ材料を用いて、上記（Ｃ）の工程でエッチング加工に用いるためのエッチングマスクの形成を行う、請求項１に記載の製造方法。 In the step (B), simultaneously with the formation of the protective film, the same material as the protective film is used to form an etching mask for use in the etching process in the step (C). The manufacturing method as described. 上記（Ｃ）の工程の後、上記保護膜を除去したうえで、上記分断予定ラインに沿って上記半導体ウェハを分断する、請求項１または２に記載の製造方法。 The manufacturing method according to claim 1 or 2, wherein, after the step (C), the semiconductor film is divided along the line to be divided after the protective film is removed. 上記保護膜の除去によって露出した上記基板の一方の面上に、上記分断予定ラインをなぞるように割り溝を形成する工程を有する、請求項３に記載の製造方法。 The manufacturing method according to claim 3, further comprising a step of forming a split groove on the one surface of the substrate exposed by removing the protective film so as to trace the dividing line.
JP2007089917A 2007-03-29 2007-03-29 Manufacturing method of nitride LED element Expired - Fee Related JP4872753B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007089917A JP4872753B2 (en) 2007-03-29 2007-03-29 Manufacturing method of nitride LED element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007089917A JP4872753B2 (en) 2007-03-29 2007-03-29 Manufacturing method of nitride LED element

Publications (2)

Publication Number Publication Date
JP2008251753A true JP2008251753A (en) 2008-10-16
JP4872753B2 JP4872753B2 (en) 2012-02-08

Family

ID=39976367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007089917A Expired - Fee Related JP4872753B2 (en) 2007-03-29 2007-03-29 Manufacturing method of nitride LED element

Country Status (1)

Country Link
JP (1) JP4872753B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103424A (en) * 2008-10-27 2010-05-06 Showa Denko Kk Method of manufacturing semiconductor light-emitting element
KR101041889B1 (en) 2009-07-01 2011-06-15 국방과학연구소 Method for manufacturing semiconductor device
JP2012146724A (en) * 2011-01-07 2012-08-02 Disco Abrasive Syst Ltd Processing method of optical device wafer and optical device
JP2012231087A (en) * 2011-04-27 2012-11-22 Mitsubishi Chemicals Corp Method of manufacturing nitride-based led
JP2015201488A (en) * 2014-04-04 2015-11-12 旭化成イーマテリアルズ株式会社 Laminate and manufacturing method of light-emitting element employing the same
JP2021100046A (en) * 2019-12-23 2021-07-01 日亜化学工業株式会社 Method for manufacturing light-emitting element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027769A (en) * 1996-07-10 1998-01-27 Toshiba Corp Semiconductor chip and manufacture thereof
JP2005166728A (en) * 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd Method of manufacturing nitride-based semiconductor element
JP2007266571A (en) * 2006-02-28 2007-10-11 Mitsubishi Cable Ind Ltd Led chip, its manufacturing method, and light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027769A (en) * 1996-07-10 1998-01-27 Toshiba Corp Semiconductor chip and manufacture thereof
JP2005166728A (en) * 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd Method of manufacturing nitride-based semiconductor element
JP2007266571A (en) * 2006-02-28 2007-10-11 Mitsubishi Cable Ind Ltd Led chip, its manufacturing method, and light emitting device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103424A (en) * 2008-10-27 2010-05-06 Showa Denko Kk Method of manufacturing semiconductor light-emitting element
WO2010050410A1 (en) * 2008-10-27 2010-05-06 昭和電工株式会社 Method for manufacturing semiconductor light emitting element
TWI427827B (en) * 2008-10-27 2014-02-21 Toyoda Gosei Kk Manufacturing method of semiconductor light emitting element
KR101041889B1 (en) 2009-07-01 2011-06-15 국방과학연구소 Method for manufacturing semiconductor device
JP2012146724A (en) * 2011-01-07 2012-08-02 Disco Abrasive Syst Ltd Processing method of optical device wafer and optical device
JP2012231087A (en) * 2011-04-27 2012-11-22 Mitsubishi Chemicals Corp Method of manufacturing nitride-based led
JP2015201488A (en) * 2014-04-04 2015-11-12 旭化成イーマテリアルズ株式会社 Laminate and manufacturing method of light-emitting element employing the same
JP2021100046A (en) * 2019-12-23 2021-07-01 日亜化学工業株式会社 Method for manufacturing light-emitting element
JP7169513B2 (en) 2019-12-23 2022-11-11 日亜化学工業株式会社 Method for manufacturing light-emitting element

Also Published As

Publication number Publication date
JP4872753B2 (en) 2012-02-08

Similar Documents

Publication Publication Date Title
KR100780233B1 (en) Light emitting device with multi-pattern
JP5570697B2 (en) LED using substrate modification to improve light extraction and method of making the same
US7713769B2 (en) Method for fabricating light emitting diode structure having irregular serrations
US7579202B2 (en) Method for fabricating light emitting diode element
JP4872753B2 (en) Manufacturing method of nitride LED element
JP4385746B2 (en) Nitride semiconductor device manufacturing method
JP2009218569A (en) Group iii nitride semiconductor light-emitting device and production method therefor
TW201324860A (en) Light emitting diode and methods of manufacturing same
JP2012142580A (en) Method for fabricating light emitting diode chip
JP2005064492A (en) Single-crystal sapphire substrate, manufacturing method therefor, and semiconductor light-emitting element
JP4776478B2 (en) Compound semiconductor device and manufacturing method thereof
TW200524185A (en) Method for production of semiconductor chip and semiconductor chip
TWI416763B (en) A light-emitting element, a method of manufacturing the same, and a light-emitting device
JP2010056485A (en) Light emitting element, light emitting device, and method of processing sapphire substrate
JP2002252185A (en) Method of manufacturing nitride semiconductor chip
JPH10135140A (en) Hetero-epitaxial growing method, hetero-epitaxial layer and semiconductor light-emitting device
KR20050104151A (en) Gan-based light emitting diode and manufacturing method of the same
TWI624960B (en) Light emitting device including shaped substrate
JP2009076647A (en) Manufacturing method of light emitting diode element
JP2008181910A (en) Manufacturing method of gan-based light-emitting diode element
JP2009245967A (en) MANUFACTURING METHOD OF ZnO-BASED SEMICONDUCTOR DEVICE AND ZnO-BASED SEMICONDUCTOR DEVICE
CN107591463B (en) Light emitting module and method for manufacturing light emitting module
KR100916375B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR100996451B1 (en) Semiconductor liggt emitting device and method of manufacturing the same
JP2009111269A (en) Structure of light-emitting diode and method for manufacturing same

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees