JP2008251617A - Method of manufacturing electronic component - Google Patents

Method of manufacturing electronic component Download PDF

Info

Publication number
JP2008251617A
JP2008251617A JP2007087785A JP2007087785A JP2008251617A JP 2008251617 A JP2008251617 A JP 2008251617A JP 2007087785 A JP2007087785 A JP 2007087785A JP 2007087785 A JP2007087785 A JP 2007087785A JP 2008251617 A JP2008251617 A JP 2008251617A
Authority
JP
Japan
Prior art keywords
conductive paste
electrode layer
ceramic body
powder
ridge line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007087785A
Other languages
Japanese (ja)
Other versions
JP4661815B2 (en
Inventor
Kazuhiko Oda
和彦 小田
Osamu Hirose
修 廣瀬
Kazuya Miura
和也 三浦
Yoriyuki Inoue
順之 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007087785A priority Critical patent/JP4661815B2/en
Publication of JP2008251617A publication Critical patent/JP2008251617A/en
Application granted granted Critical
Publication of JP4661815B2 publication Critical patent/JP4661815B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic component that can prevent reduction in thickness of a baked electrode layer at a ridge part of a ceramic raw material, and to provide a manufacturing method of the same electronic component. <P>SOLUTION: The manufacturing method of electronic component (laminated chip capacitor 1) provided with a ceramic raw material 10 and a baked electrode layer (first metal electrode layer 32) formed in the predetermined region including a ridge part 12 of the ceramic raw material 10 comprises the steps of preparing the ceramic raw material 10 and a conductive paste 44 including conductive powder and solvent, adhering an adhesive agent 40 at least to the ridge part 12 of the ceramic raw material 10, adhering powder (glass powder 42) having the wettability for the solvent included in the conductive paste 44 to the adhesive solvent 40, applying the conductive paste 44 to a predetermined region, and forming the baked electrode layer (first metal electrode layer 32) by baking the conductive paste 44 given to the predetermined region. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、セラミック素体を備える電子部品の製造方法に関する。   The present invention relates to a method for manufacturing an electronic component including a ceramic body.

セラミック素体と、当該セラミック素体の稜線部を含む所定の領域に形成された焼付け電極層とを備える電子部品の製造方法として、セラミック素体と、導電性粉末及び溶剤を含む導電性ペーストとを用意する工程と、上記所定の領域に導電性ペーストを付与する工程と、上記所定の領域に付与した導電性ペーストを焼き付けて、焼付け電極層を形成する工程と、を備えているものが知られている（例えば、特許文献１参照）。
特開平５−１２９１５２号公報 As a method for manufacturing an electronic component comprising a ceramic body and a baked electrode layer formed in a predetermined region including a ridge line portion of the ceramic body, the ceramic body, and a conductive paste containing a conductive powder and a solvent, And a step of applying a conductive paste to the predetermined region and a step of baking the conductive paste applied to the predetermined region to form a baked electrode layer. (For example, refer to Patent Document 1).
JP-A-5-129152

しかしながら、特許文献１に記載された製造方法では、稜線部を含む所定の領域に導電性ペーストを付与した場合、導電性ペーストの表面張力等の影響を受けて、稜線部に付与された導電性ペーストの膜厚が平面部（セラミック素体の端面や側面等）に付与された導電性ペーストの膜厚に比して薄くなってしまうという問題点を有している。特に、近年、電子部品の小型化に伴って、稜線部のＲが小さくなる傾向にあり、稜線部のＲが小さくなればなるほど、稜線部に付与された導電性ペーストの膜厚がより一層薄くなってしまう。   However, in the manufacturing method described in Patent Document 1, when the conductive paste is applied to a predetermined region including the ridge line portion, the conductivity applied to the ridge line portion is affected by the surface tension of the conductive paste. There is a problem that the film thickness of the paste becomes thinner than the film thickness of the conductive paste applied to the flat portion (the end face or the side surface of the ceramic body). In particular, in recent years, with the miniaturization of electronic components, the R of the ridge line portion tends to decrease, and the smaller the R of the ridge line portion, the thinner the film thickness of the conductive paste applied to the ridge line portion. turn into.

稜線部に付与された導電性ペーストの膜厚が薄いと、形成された焼付け電極層の厚みも薄くなってしまい、電子部品の信頼性が低下する懼れがある。例えば、焼付け電極層上に電気めっきによりめっき電極層を形成する場合、セラミック素体内にめっき液が浸入し、電気的特性（例えば、ＩＲ特性等）や信頼性が低下する原因となってしまう。一方、稜線部に付与された導電性ペーストの膜厚を十分な厚みにしようとすると、平面部に付与された導電性ペーストの膜厚が厚くなり過ぎ、電子部品を実装する際にチップ立ちといった実装不良を招いてしまう懼れがある。   When the film thickness of the conductive paste applied to the ridge line portion is thin, the thickness of the formed baking electrode layer is also thinned, and the reliability of the electronic component may be lowered. For example, when a plating electrode layer is formed on a baked electrode layer by electroplating, the plating solution penetrates into the ceramic body, resulting in a decrease in electrical characteristics (for example, IR characteristics) and reliability. On the other hand, if an attempt is made to make the film thickness of the conductive paste applied to the ridge line portion sufficient, the film thickness of the conductive paste applied to the flat surface portion becomes too thick, and the chip stands when mounting electronic components. There is a risk of causing mounting defects.

稜線部に付与された導電性ペーストの膜厚を厚くするために、稜線部のみに導電性ペーストを付与し乾燥させた後に、稜線部を含む上記所定の領域に導電性ペーストを付与することが考えられる。しかしながら、この場合、製造工程の増加や、先に付与した導電性ペーストの乾燥時間が必要となることによる工数の増加等から、生産性が悪化する問題がある。   In order to increase the film thickness of the conductive paste applied to the ridge line part, after applying the conductive paste only to the ridge line part and drying it, the conductive paste may be applied to the predetermined region including the ridge line part. Conceivable. However, in this case, there is a problem that productivity is deteriorated due to an increase in manufacturing steps and an increase in man-hours due to the necessity of drying time of the conductive paste previously applied.

本発明は、実装不良や生産性の悪化といった不具合を招くことなく、セラミック素体の稜線部において焼付け電極層の厚みが薄くなるのを防ぐことが可能な電子部品及びその製造方法を提供することを課題とする。   The present invention provides an electronic component capable of preventing the thickness of a baked electrode layer from becoming thin at a ridge line portion of a ceramic body and causing a manufacturing method thereof without incurring problems such as mounting failure and productivity deterioration. Is an issue.

本発明に係る電子部品の製造方法は、セラミック素体と、セラミック素体の稜線部を含む所定の領域に形成された焼付け電極層とを備える電子部品の製造方法であって、セラミック素体と、導電性粉末及び溶剤を含む導電性ペーストとを用意する工程と、セラミック素体の少なくとも稜線部に、導電性ペーストに含まれる溶剤に対して濡れ性を有する粉体を付着させる工程と、所定の領域に導電性ペーストを付与する工程と、所定の領域に付与した導電性ペーストを焼き付けて、焼付け電極層を形成する工程と、を備えていることを特徴とする。   An electronic component manufacturing method according to the present invention is a method for manufacturing an electronic component comprising a ceramic body and a baked electrode layer formed in a predetermined region including a ridge line portion of the ceramic body, the ceramic body and A step of preparing a conductive paste containing a conductive powder and a solvent, a step of attaching a powder having wettability to the solvent contained in the conductive paste to at least a ridge portion of the ceramic body, and a predetermined A step of applying a conductive paste to the region, and a step of baking the conductive paste applied to a predetermined region to form a baked electrode layer.

本発明に係る電子部品の製造方法では、導電性ペーストに含まれる溶剤に対して濡れ性を有する粉体が稜線部に付着した状態で、導電性ペーストを付与するので、導電性ペーストが稜線部にも付着し易くなり、稜線部に付与された導電性ペーストの膜厚が薄くなるのを防ぐことができる。この結果、セラミック素体の稜線部において焼付け電極層の厚みが薄くなるのを防ぐことができる。   In the method of manufacturing an electronic component according to the present invention, the conductive paste is applied in a state where the powder having wettability to the solvent contained in the conductive paste is attached to the ridge line portion. It is possible to prevent the conductive paste applied to the ridge line portion from becoming thin. As a result, it is possible to prevent the thickness of the baked electrode layer from being reduced in the ridge line portion of the ceramic body.

好ましくは、上記粉体が、ガラス粉末である。この場合、セラミック素体に対する焼付け電極層の固着強度が大きくなる。   Preferably, the powder is a glass powder. In this case, the adhesion strength of the baked electrode layer to the ceramic body is increased.

好ましくは、上記粉体を付着させる工程が、セラミック素体の少なくとも稜線部に粘着剤を付着させる工程と、付着させた粘着剤に、上記粉体を付着させる工程と、を含んでいる。この場合は、上記粉体を確実に付着させることができる。   Preferably, the step of attaching the powder includes a step of attaching an adhesive to at least the ridge line portion of the ceramic body, and a step of attaching the powder to the attached adhesive. In this case, the powder can be reliably attached.

本発明によれば、実装不良や生産性の悪化といった不具合を招くことなく、セラミック素体の稜線部において焼付け電極層の厚みが薄くなるのを防ぐことが可能な電子部品及びその製造方法を提供することができる。   According to the present invention, it is possible to provide an electronic component capable of preventing the thickness of a baked electrode layer from becoming thin at a ridge line portion of a ceramic body and causing a manufacturing method thereof without incurring problems such as mounting failure and productivity deterioration. can do.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

まず、図１及び図２を参照して、本実施形態に係る積層型チップコンデンサの構成について説明する。図１は、本実施形態に係る積層型チップコンデンサの斜視図である。図２は、本実施形態に係る積層型チップコンデンサの断面構成を説明するための図である。本実施形態は、本発明を積層型チップコンデンサの製造方法に適用した例である。   First, the configuration of the multilayer chip capacitor according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a perspective view of the multilayer chip capacitor according to the present embodiment. FIG. 2 is a view for explaining a cross-sectional configuration of the multilayer chip capacitor according to the present embodiment. This embodiment is an example in which the present invention is applied to a method for manufacturing a multilayer chip capacitor.

積層型チップコンデンサは、図１及び２に示されるように、セラミック素体（コンデンサ素体）１０と、２つの外部電極３０とを備えている。   As shown in FIGS. 1 and 2, the multilayer chip capacitor includes a ceramic body (capacitor body) 10 and two external electrodes 30.

セラミック素体１０は、誘電体セラミック材料からなる、誘電体特性を有する焼結体であり、複数の誘電体層が積層された積層体として構成されている。実際の積層型チップコンデンサでは、複数の誘電体層は、互いの間の境界が視認できない程度に一体化されている。誘電体層は、誘電体層は、例えば、ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体材料からなる。 The ceramic body 10 is a sintered body having dielectric properties made of a dielectric ceramic material, and is configured as a laminated body in which a plurality of dielectric layers are laminated. In an actual multilayer chip capacitor, the plurality of dielectric layers are integrated to such an extent that the boundary between them cannot be visually recognized. The dielectric layer is made of a dielectric material such as, for example, a BaTiO 3 system, a Ba (Ti, Zr) O 3 system, or a (Ba, Ca) TiO 3 system.

セラミック素体１０は、略直方体形状を呈しており、互いに対向する第１及び第２の主面１０ａ，１０ｂと、第１及び第２の主面１０ａ，１０ｂ間を連結する第１の側面１０ｃ、第２の側面１０ｄ、第３の側面１０ｅ及び第４の側面１０ｆを有している。第１の側面１０ｃと第２の側面１０ｄとは、互いに対向している。第３の側面１０ｅと第４の側面１０ｆとは、互いに対向している。セラミック素体１０では、第１の主面１０ａと第１〜第４の側面１０ｃ〜１０ｆとで稜線部が形成され、第２の主面１０ｂと第１〜第４の側面１０ｃ〜１０ｆとで稜線部が形成されている。また、第１の側面１０ｃと第３〜第４の側面１０ｅ，１０ｆとで稜線部が形成され、第２の側面１０ｄと第３〜第４の側面１０ｅ，１０ｆとで稜線部が形成されている。   The ceramic body 10 has a substantially rectangular parallelepiped shape, and the first and second main faces 10a and 10b facing each other and the first side face 10c connecting the first and second main faces 10a and 10b. , A second side surface 10d, a third side surface 10e, and a fourth side surface 10f. The first side surface 10c and the second side surface 10d face each other. The third side surface 10e and the fourth side surface 10f face each other. In the ceramic body 10, a ridge line portion is formed by the first main surface 10a and the first to fourth side surfaces 10c to 10f, and the second main surface 10b and the first to fourth side surfaces 10c to 10f are formed. A ridge line portion is formed. Further, a ridge line portion is formed by the first side surface 10c and the third to fourth side surfaces 10e and 10f, and a ridge line portion is formed by the second side surface 10d and the third to fourth side surfaces 10e and 10f. Yes.

セラミック素体１０内には、複数の内部電極２０が少なくとも一層の誘電体層を挟んで互いに対向するように配置されている。複数の内部電極２０は、セラミック素体１０の対向する２つの端面に交互に引き出されている。すなわち、内部電極２０は、その端部が端面に露出している。内部電極２０は、積層型の電気素子の内部電極として通常用いられる導電材を含んでいる。内部電極２０に含まれる導電材としては、特に限定されないが、Ｎｉなどの卑金属材料等が挙げられる。   A plurality of internal electrodes 20 are arranged in the ceramic body 10 so as to face each other with at least one dielectric layer interposed therebetween. The plurality of internal electrodes 20 are alternately drawn out to two opposing end faces of the ceramic body 10. That is, the end portion of the internal electrode 20 is exposed on the end surface. The internal electrode 20 includes a conductive material that is usually used as an internal electrode of a laminated electric element. Although it does not specifically limit as a electrically conductive material contained in the internal electrode 20, Base metal materials, such as Ni, etc. are mentioned.

外部電極３０は、セラミック素体１０の表面に配置されている。外部電極３０は、第１の金属電極層３２（焼付け電極層）と、第２の金属電極層３４（めっき電極層）と、第３の金属電極層３６（めっき電極層）とを有している。   The external electrode 30 is disposed on the surface of the ceramic body 10. The external electrode 30 has a first metal electrode layer 32 (baked electrode layer), a second metal electrode layer 34 (plated electrode layer), and a third metal electrode layer 36 (plated electrode layer). Yes.

第１の金属電極層３２は、金属（例えば、Ｃｕなどの卑金属材料やＡｇなどの貴金属材料等）を主成分として含有している。第１の金属電極層３２は、セラミック素体１０の表面における所定の領域、すなわち第１〜第２の側面１０ｃ，１０ｄと、第１〜第２の主面１０ａ，１０ｂ及び第３〜第４の側面１０ｅ，１０ｆの端部に形成され、内部電極２０と物理的且つ電気的に接続されている。したがって、上記所定の領域は、セラミック素体１０の上述した稜線部を含むこととなる。   The first metal electrode layer 32 contains a metal (for example, a base metal material such as Cu or a noble metal material such as Ag) as a main component. The first metal electrode layer 32 includes predetermined regions on the surface of the ceramic body 10, that is, first to second side surfaces 10 c and 10 d, first to second main surfaces 10 a and 10 b, and third to fourth. Are formed at the ends of the side surfaces 10e and 10f of the first and second electrodes and are physically and electrically connected to the internal electrode 20. Therefore, the predetermined region includes the above-described ridge line portion of the ceramic body 10.

第１の金属電極層３２は、導電性金属粉末（例えば、Ｃｕ粉末等）及びガラス粉末（例えば、ガラスフリット等）を含有する導電性ペーストをセラミック素体１０の表面の上記所定の領域に付与し、焼き付けることによって形成されている。第１の金属電極層３２の厚みは、例えば、５〜１００μｍである。   The first metal electrode layer 32 applies a conductive paste containing conductive metal powder (for example, Cu powder) and glass powder (for example, glass frit) to the predetermined region on the surface of the ceramic body 10. And is formed by baking. The thickness of the first metal electrode layer 32 is, for example, 5 to 100 μm.

第２の金属電極層３４は、Ｎｉを主成分として含む。第２の金属電極層３４は、第１の金属電極層３２上に、第１の金属電極層３２を覆うように形成されている。第２の金属電極層３４は、第１の金属電極層３２の表面をＮｉでメッキ処理することによって形成されている。第２の金属電極層３４の厚みは、例えば、１〜５μｍである。   The second metal electrode layer 34 contains Ni as a main component. The second metal electrode layer 34 is formed on the first metal electrode layer 32 so as to cover the first metal electrode layer 32. The second metal electrode layer 34 is formed by plating the surface of the first metal electrode layer 32 with Ni. The thickness of the second metal electrode layer 34 is, for example, 1 to 5 μm.

第３の金属電極層３６は、ＳｎあるいはＳｎ合金を主成分として含む。第３の金属電極層３６は、第２の金属電極層３４上に、第２の金属電極層３４を覆うように形成されている。第３の金属電極層３６は、第２の金属電極層３４の表面をＳｎ又はＳｎ合金でメッキ処理することによって形成されている。第３の金属電極層３６の厚みは、例えば、１〜５μｍである。   The third metal electrode layer 36 contains Sn or Sn alloy as a main component. The third metal electrode layer 36 is formed on the second metal electrode layer 34 so as to cover the second metal electrode layer 34. The third metal electrode layer 36 is formed by plating the surface of the second metal electrode layer 34 with Sn or an Sn alloy. The thickness of the third metal electrode layer 36 is, for example, 1 to 5 μm.

続いて、図３〜図６を参照して、上述した構成を有する積層型チップコンデンサ１の製造過程について説明する。図３は、本実施形態に係る積層型チップコンデンサの製造過程を説明するためのフロー図である。図４〜６は、本実施形態に係る積層型チップコンデンサの製造過程を説明するための模式図である。   Subsequently, a manufacturing process of the multilayer chip capacitor 1 having the above-described configuration will be described with reference to FIGS. FIG. 3 is a flowchart for explaining the manufacturing process of the multilayer chip capacitor according to this embodiment. 4 to 6 are schematic views for explaining the manufacturing process of the multilayer chip capacitor according to this embodiment.

積層型チップコンデンサ１の製造においては、まず、誘電体層を形成するためのセラミックスペースト、内部電極２０を形成するための内部電極ペーストをそれぞれ準備する。   In the manufacture of the multilayer chip capacitor 1, first, a ceramic paste for forming the dielectric layer and an internal electrode paste for forming the internal electrode 20 are prepared.

セラミックスペーストは、誘電体層を構成する誘電体材料の原料に有機ビヒクルなどを混合・混錬して得ることができる。誘電体材料の原料としては、例えば、誘電体材料が上述したような各種の複合酸化物系材料である場合は、当該複合酸化物に含まれる各金属原子の酸化物、炭酸塩、硝酸塩、水酸化物、有機金属化合物などの組み合わせが挙げられる。   The ceramic paste can be obtained by mixing and kneading an organic vehicle or the like with the raw material of the dielectric material constituting the dielectric layer. As a raw material of the dielectric material, for example, when the dielectric material is various composite oxide materials as described above, oxides, carbonates, nitrates, water of each metal atom contained in the composite oxide Combinations of oxides, organometallic compounds, and the like can be given.

有機ビヒクルは、バインダ及び溶剤を含むものである。バインダとしては、例えば、エチルセルロース、ポリビニルブチラール、アクリル樹脂などが挙げられる。また、溶剤としては、例えば、テルピネオール、ブチルカルビトール、アセトン、トルエン、キシレン、エタノール、メチルエチルケトンなどの有機溶剤が挙げられる。   The organic vehicle includes a binder and a solvent. Examples of the binder include ethyl cellulose, polyvinyl butyral, acrylic resin, and the like. Examples of the solvent include organic solvents such as terpineol, butyl carbitol, acetone, toluene, xylene, ethanol, and methyl ethyl ketone.

また、セラミックスペーストは、上記以外に各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体などが必要に応じて含有されていてもよい。   In addition to the above, the ceramic paste may contain various dispersants, plasticizers, dielectrics, glass frit, insulators and the like as necessary.

内部電極ペーストは、内部電極２０を構成するための導電性粉末と有機ビヒクルとを混合・混錬したものである。導電材料としては、上述したような金属粉末を用い、球状や鱗片状などの種々の形状のものを適用できる。また、内部電極ペースト中には、必要に応じて無機化合物を適量含有させることが好ましい。これにより、後述する焼成時において、セラミックスグリーンシート及び内部電極ペースト層の体積変化の差を小さくして、これに起因する応力の発生を低減することができる。その結果、この応力に基づくクラックや反りなどの不具合を抑制することが可能となる。   The internal electrode paste is obtained by mixing and kneading a conductive powder for forming the internal electrode 20 and an organic vehicle. As the conductive material, the metal powder as described above is used, and various shapes such as a spherical shape and a scale shape can be applied. Moreover, it is preferable to contain an appropriate amount of an inorganic compound in the internal electrode paste as required. Thereby, at the time of baking mentioned later, the difference of the volume change of a ceramic green sheet and an internal electrode paste layer can be made small, and generation | occurrence | production of the stress resulting from this can be reduced. As a result, it is possible to suppress problems such as cracks and warpage due to this stress.

有機ビヒクルは、バインダ及び溶剤を含むものである。バインダとしては、例えば、エチルセルロース、アクリル樹脂、ポリビニルブチラール、ポリビニルアセタール、ポリビニルアルコール、ポリオレフィン、ポリウレタン、ポリスチレン、またはこれらの共重合体などが挙げられる。溶剤としては、例えば、テルピネオール、ブチルカルビトール、ケロシン、アセトンなどが挙げられる。   The organic vehicle includes a binder and a solvent. Examples of the binder include ethyl cellulose, acrylic resin, polyvinyl butyral, polyvinyl acetal, polyvinyl alcohol, polyolefin, polyurethane, polystyrene, and copolymers thereof. Examples of the solvent include terpineol, butyl carbitol, kerosene, acetone and the like.

内部電極ペースト中には、適宜、可塑剤を含有させてもよい。可塑剤としては、例えば、フタル酸ベンジルブチル（ＢＢＰ）などのフタル酸エステル、アジピン酸、リン酸エステル、グリコール類などが適用できる。   A plasticizer may be appropriately contained in the internal electrode paste. As the plasticizer, for example, phthalic acid esters such as benzylbutyl phthalate (BBP), adipic acid, phosphoric acid esters, glycols, and the like can be applied.

次に、上述したセラミックスペースト及び内部電極ペーストを準備した後、まず、例えば、ＰＥＴなどからなるキャリアシート上にセラミックスペーストをドクターブレード法などの公知の方法でセラミックスグリーンシートを形成する（Ｓ１０１）。そして、セラミックスグリーンシート上に内部電極ペーストをスクリーン印刷法などの公知の方法で複数の内部電極パターンを形成する（Ｓ１０３）。   Next, after preparing the above-described ceramic paste and internal electrode paste, first, a ceramic green sheet is formed on a carrier sheet made of PET or the like by a known method such as a doctor blade method (S101). Then, a plurality of internal electrode patterns are formed on the ceramic green sheet by a known method such as a screen printing method (S103).

次に、内部電極パターンが形成されたセラミックスグリーンシートを所定の大きさに揃えて所定の枚数で積層し、積層方向から加圧（プレス）してグリーン積層体を形成する（Ｓ１０５）。そして、グリーン積層体を切断機で所定の大きさのチップに切断しグリーンチップを得る（Ｓ１０７）。   Next, the ceramic green sheets on which the internal electrode patterns are formed are stacked in a predetermined size and stacked in a predetermined number, and pressed (pressed) from the stacking direction to form a green stacked body (S105). Then, the green laminate is cut into chips of a predetermined size with a cutting machine to obtain green chips (S107).

次に、グリーンチップから、各部に含まれるバインダを除去した後（脱バインダ）、このグリーンチップを焼成する（Ｓ１０９）。この焼成により、セラミックスグリーンシートから誘電体層が、また、内部電極ペースト層から内部電極２０がそれぞれ形成されたセラミック素体１０が得られる。脱バインダは、グリーンチップを、空気中、又は、Ｎ２及びＨ２の混合ガスなどの還元雰囲気中で、２００〜６００℃程度に加熱することにより行うことができる。また、焼成は、脱バインダ後のグリーンチップを、例えば、還元雰囲気下で１１００〜１３００℃程度に加熱することにより行うことができる。そして、かかるグリーンチップの焼成後、得られた焼成物に、必要に応じて８００〜１１００℃、２〜１０時間保持するアニール処理を施す。 Next, after removing the binder contained in each part from the green chip (debinding), the green chip is fired (S109). By this firing, the ceramic body 10 in which the dielectric layer is formed from the ceramic green sheet and the internal electrode 20 is formed from the internal electrode paste layer is obtained. The binder removal can be performed by heating the green chip to about 200 to 600 ° C. in a reducing atmosphere such as air or a mixed gas of N 2 and H 2 . In addition, the firing can be performed by heating the green chip after the binder removal, for example, to about 1100 to 1300 ° C. in a reducing atmosphere. And after baking of this green chip, the annealing treatment which hold | maintains at 800-1100 degreeC for 2 to 10 hours is given to the obtained baked product as needed.

次に、図４に示されるように、セラミック素体１０の表面における上記所定の領域（第１〜第２の側面１０ｃ，１０ｄと、第１〜第２の主面１０ａ，１０ｂ及び第３〜第４の側面１０ｅ，１０ｆの端部）に粘着剤４０を付着させる（Ｓ１１１）。粘着剤４０の付着は、ディップ法、印刷法、又は転写法等により行なうことができる。粘着剤４０の厚みは、例えば、２〜２０μｍである。粘着剤４０は、例えばガラス粉末４２を固着すると共に加熱処理（焼き付け）時に残留しないといった特性を有していればよく、例えばエチルセルロース、アクリル樹脂、ポリビニルブチラール、ポリビニルアセタール、ポリビニルアルコール、ポリオレフィン、ポリウレタン、ポリスチレン、またはこれらの共重合体等を用いることができる。なお、粘着剤４０は、上記所定の領域全体に付着させる必要はなく、少なくとも稜線部１２に付着させればよい。   Next, as shown in FIG. 4, the predetermined regions (first to second side surfaces 10c and 10d, first to second main surfaces 10a and 10b, and third to third surfaces) on the surface of the ceramic body 10 are illustrated. Adhesive 40 is attached to the ends of the fourth side surfaces 10e and 10f (S111). The adhesive 40 can be attached by a dipping method, a printing method, a transfer method, or the like. The thickness of the adhesive 40 is, for example, 2 to 20 μm. The pressure-sensitive adhesive 40 only needs to have properties such as fixing the glass powder 42 and not remaining during heat treatment (baking), for example, ethyl cellulose, acrylic resin, polyvinyl butyral, polyvinyl acetal, polyvinyl alcohol, polyolefin, polyurethane, Polystyrene or a copolymer thereof can be used. Note that the adhesive 40 does not need to be attached to the entire predetermined region, and may be attached to at least the ridgeline portion 12.

次に、図５に示されるように、粘着剤４０にガラス粉末４２（例えば、ガラスフリット等）を付着させる（Ｓ１１３）。ガラス粉末４２は、第１の金属電極層３２を形成するための導電性ペーストに含まれる溶剤に対して濡れ性を有している粉体である。   Next, as shown in FIG. 5, glass powder 42 (for example, glass frit or the like) is adhered to the adhesive 40 (S113). The glass powder 42 is a powder having wettability with respect to the solvent contained in the conductive paste for forming the first metal electrode layer 32.

次に、セラミック素体１０の表面における上記所定の領域に、第１の金属電極層３２を形成する（Ｓ１１５）。ここでは、図６に示されるように、セラミック素体１０の表面における上記所定の領域、すなわち粘着剤４０に付着したガラス粉末４２の上に導電性ペースト４４を付与する。導電性ペースト４４の付与は、ディップ法、印刷法、又は転写法等により行うことができる。導電性ペースト４４には、上述したように、Ｃｕ粉末を主成分とする金属粉末に、ガラス粉末（例えば、ガラスフリット等）、上述したような有機ビヒクルを混合したものを用いる。   Next, the first metal electrode layer 32 is formed in the predetermined region on the surface of the ceramic body 10 (S115). Here, as shown in FIG. 6, the conductive paste 44 is applied on the predetermined region on the surface of the ceramic body 10, that is, on the glass powder 42 attached to the adhesive 40. The application of the conductive paste 44 can be performed by a dipping method, a printing method, a transfer method, or the like. As described above, the conductive paste 44 is obtained by mixing a metal powder containing Cu powder as a main component with glass powder (for example, glass frit) and an organic vehicle as described above.

ところで、稜線部１２を含む所定の領域に導電性ペーストを付与する場合、導電性ペーストの表面張力等の影響を受けて、稜線部１２に付与された導電性ペーストの膜厚が第１〜第４の側面１０ｃ〜１０ｆや第１〜第２の主面１０ａ，１０ｂに付与された導電性ペーストの膜厚に比して薄くなってしまう。しかしながら、本実施形態では、稜線部１２に粘着剤４０を介してガラス粉末４２が付着しているので、付与された導電性ペースト４４とガラス粉末４２とが接触し、導電性ペースト４４がガラス粉末４２に保持される。したがって、導電性ペースト４４を保持する保形性が稜線部１２においても高く、導電性ペースト４４が稜線部１２に付着し易くなる。これにより、稜線部１２における導電性ペースト４４の厚みが厚くなり、稜線部１２が導電性ペースト４４により確実に覆われることとなる。   By the way, when the conductive paste is applied to a predetermined region including the ridge line portion 12, the film thickness of the conductive paste applied to the ridge line portion 12 is affected by the surface tension of the conductive paste. The thickness of the conductive paste applied to the four side surfaces 10c to 10f and the first and second main surfaces 10a and 10b is reduced. However, in this embodiment, since the glass powder 42 adheres to the ridge line portion 12 via the adhesive 40, the applied conductive paste 44 and the glass powder 42 come into contact with each other, and the conductive paste 44 becomes the glass powder. 42. Therefore, the shape retaining property for holding the conductive paste 44 is high also in the ridge line portion 12, and the conductive paste 44 is easily attached to the ridge line portion 12. Thereby, the thickness of the conductive paste 44 in the ridge line portion 12 is increased, and the ridge line portion 12 is reliably covered with the conductive paste 44.

次に、付与した導電性ペーストを乾燥させて、外部電極３０に対応する電極部分を形成する。乾燥温度は、８０〜１５０℃の範囲にあることが好ましい。乾燥時間は、０．２〜１．５時間の範囲にあることが好ましい。   Next, the applied conductive paste is dried to form an electrode portion corresponding to the external electrode 30. The drying temperature is preferably in the range of 80 to 150 ° C. The drying time is preferably in the range of 0.2 to 1.5 hours.

次に、電極部分が形成されたセラミック素体１０に、所望の加熱処理を実施して脱バインダを行なう。加熱温度は、３００〜６００℃の範囲にあることが好ましい。加熱時間は、０．２〜１．５時間の範囲にあることが好ましい。このとき、粘着剤４０も分解され、除去されることとなる。   Next, the ceramic body 10 on which the electrode portions are formed is subjected to a desired heat treatment to remove the binder. The heating temperature is preferably in the range of 300 to 600 ° C. The heating time is preferably in the range of 0.2 to 1.5 hours. At this time, the adhesive 40 is also decomposed and removed.

次に、電極部分が形成されたセラミック素体１０に、所望の加熱処理を実施して導電性ペーストをセラミック素体１０に焼き付ける。これにより、セラミック素体１０に第１の金属電極層３２が形成されることとなる。加熱温度は、６５０〜８５０℃の範囲にあることが好ましい。加熱時間は、０．２〜１．５時間の範囲にあることが好ましい。   Next, a desired heat treatment is performed on the ceramic body 10 on which the electrode portions are formed, and the conductive paste is baked onto the ceramic body 10. As a result, the first metal electrode layer 32 is formed on the ceramic body 10. The heating temperature is preferably in the range of 650 to 850 ° C. The heating time is preferably in the range of 0.2 to 1.5 hours.

ガラス粉末４２は、導電性ペーストをセラミック素体１０に焼き付けるときの熱により、導電性ペーストに含まれるガラス粉末と共に軟化して溶融する。そして、溶融したガラス物質の一部は、第１の金属電極層３２の内側（セラミック素体１０側）にガラス相と金属相とが混在した層を形成すると共に、セラミック素体１０の表面からセラミック素体１０内に拡散し、セラミック素体１０表面にガラス拡散層を形成する。   The glass powder 42 is softened and melted together with the glass powder contained in the conductive paste by heat when baking the conductive paste on the ceramic body 10. A part of the melted glass material forms a layer in which the glass phase and the metal phase are mixed inside the first metal electrode layer 32 (on the ceramic body 10 side), and from the surface of the ceramic body 10. It diffuses into the ceramic body 10 and a glass diffusion layer is formed on the surface of the ceramic body 10.

再び、図３を参照する。第１の金属電極層３２を形成すると、次に、第２の金属電極層３４を電気めっきにより形成する（Ｓ１１７）。本実施形態においては、第２の金属電極層３４を形成するための上記電気めっきとして、Ｎｉめっきが用いられている。Ｎｉめっきは、Ｎｉめっき浴（例えば、ワット浴）を用いたバレルめっき法にて行うことができる。   Reference is again made to FIG. Once the first metal electrode layer 32 is formed, next, the second metal electrode layer 34 is formed by electroplating (S117). In the present embodiment, Ni plating is used as the electroplating for forming the second metal electrode layer 34. Ni plating can be performed by a barrel plating method using a Ni plating bath (for example, a Watt bath).

次に、第３の金属電極層３６を電気めっきにより形成する（Ｓ１１９）。本実施形態においては、第３の金属電極層３６を形成するための上記電気めっきとして、Ｓｎめっきが用いられている。Ｓｎめっきは、Ｓｎめっき浴（例えば、中性Ｓｎめっき浴）を用いたバレルめっき法にて行うことができる。   Next, the third metal electrode layer 36 is formed by electroplating (S119). In the present embodiment, Sn plating is used as the electroplating for forming the third metal electrode layer 36. Sn plating can be performed by a barrel plating method using a Sn plating bath (for example, a neutral Sn plating bath).

上述した過程を経ることにより、積層型チップコンデンサ１が得られる。   Through the process described above, the multilayer chip capacitor 1 is obtained.

以上のように、本実施形態においては、ガラス粉末４２が稜線部１２に付着した状態で、第１の金属電極層３２を形成するための導電性ペースト４４を付与するので、上述したように導電性ペースト４４が稜線部１２にも付着し易くなり、稜線部１２に付与された導電性ペースト４４の膜厚が薄くなるのを防ぐことができる。この結果、セラミック素体１０の稜線部１２において第１の金属電極層３２の厚みが薄くなるのを防ぐことができる。   As described above, in the present embodiment, since the conductive paste 44 for forming the first metal electrode layer 32 is applied in a state where the glass powder 42 is attached to the ridgeline portion 12, the conductive paste 44 is conductive as described above. It becomes easy for the conductive paste 44 to adhere to the ridgeline portion 12, and it is possible to prevent the conductive paste 44 applied to the ridgeline portion 12 from being thinned. As a result, it is possible to prevent the thickness of the first metal electrode layer 32 from being reduced in the ridge line portion 12 of the ceramic body 10.

特に、積層型チップコンデンサ１では、近年、小型高容量化の要請が極めて高い。この要請により、積層型チップコンデンサ１では、複数の内部電極２０のうち最外層に位置する内部電極２０と当該内部電極２０に隣り合うセラミック素体１０の第１〜第２の主面１０ａ，１０ｂとの間隔は小さくなっている。通常、セラミック素体１０では、稜線部１２にはＲ加工やＣ加工等により面取りが施されるが、最外層に位置する内部電極２０と当該内部電極２０に隣り合う第１〜第２の主面１０ａ，１０ｂとの間隔が小さいと、稜線部１２に内部電極２０が露出する懼れがあることから、稜線部１２における面取りの度合いを少なく（例えば、稜線部１２のＲを小さく）せざるを得ない。このため、稜線部１２には、導電性ペーストがより一層付着し難くなっており、稜線部１２に導電性ペーストが付着しない可能性がある。   In particular, in the multilayer chip capacitor 1, in recent years, there is an extremely high demand for a small size and high capacity. In response to this request, in the multilayer chip capacitor 1, the internal electrode 20 located in the outermost layer among the plurality of internal electrodes 20 and the first to second main surfaces 10 a and 10 b of the ceramic body 10 adjacent to the internal electrode 20 are included. The interval between and is small. Normally, in the ceramic body 10, the ridge line portion 12 is chamfered by R processing, C processing, or the like, but the internal electrode 20 located in the outermost layer and the first to second main adjacent to the internal electrode 20. If the distance between the surfaces 10a and 10b is small, the internal electrode 20 may be exposed at the ridge line portion 12, so that the degree of chamfering at the ridge line portion 12 is small (for example, R of the ridge line portion 12 is small). I do not get. For this reason, the conductive paste is more difficult to adhere to the ridge line portion 12, and the conductive paste may not adhere to the ridge line portion 12.

これに対して、本実施形態によれば、上述したように導電性ペースト４４が稜線部１２に付着し易くなるため、セラミック素体１０が稜線部１２における面取り度合いの少ないセラミック素体であっても、稜線部１２に導電性ペーストを確実に付着させることができる。   On the other hand, according to this embodiment, since the conductive paste 44 is easily attached to the ridge line portion 12 as described above, the ceramic body 10 is a ceramic body having a small chamfering degree in the ridge line portion 12. In addition, the conductive paste can be reliably attached to the ridgeline portion 12.

稜線部１２に付与された導電性ペースト４４の膜厚を厚くするために、稜線部１２のみに導電性ペーストを付与し乾燥させた後に、稜線部１２を含む上記所定の領域に導電性ペーストを付与することが考えられる。しかしながら、この場合、製造工程の増加や、先に付与した導電性ペーストの乾燥時間が必要となることによる工数の増加等から、生産性が悪化する問題がある。また、先に付与した導電性ペーストが乾燥して被膜が形成されることから、後に付与する導電性ペーストが先に付与した導電性ペーストに含まれるガラス粉末に接触し難く、後に付与する導電性ペーストを保持する保形性が乏しく、稜線部１２に付与された導電性ペースト４４の膜厚が厚くならない可能性がある。   In order to increase the film thickness of the conductive paste 44 applied to the ridge line portion 12, the conductive paste is applied only to the ridge line portion 12 and dried, and then the conductive paste is applied to the predetermined region including the ridge line portion 12. It is possible to grant. However, in this case, there is a problem that productivity is deteriorated due to an increase in manufacturing steps and an increase in man-hours due to the necessity of drying time of the conductive paste previously applied. In addition, since the conductive paste applied earlier is dried to form a film, the conductive paste applied later is difficult to contact the glass powder contained in the conductive paste applied earlier, and the conductivity applied later There is a possibility that the shape retaining property for holding the paste is poor and the film thickness of the conductive paste 44 applied to the ridge line portion 12 does not increase.

本実施形態おいては、粘着剤４０を介してガラス粉末４２をセラミック素体１０に付着させている。上述したように、ガラス粉末４２は溶融し、第１の金属電極層３２の内側にガラス相と金属相とが混在した層を形成すると共に、セラミック素体１０の表面からセラミック素体１０内に拡散してセラミック素体１０表面にガラス拡散層を形成する。このため、セラミック素体１０に対する第１の金属電極層３２の固着強度が大きくなる。   In the present embodiment, the glass powder 42 is attached to the ceramic body 10 via the adhesive 40. As described above, the glass powder 42 is melted to form a layer in which the glass phase and the metal phase are mixed inside the first metal electrode layer 32, and from the surface of the ceramic body 10 into the ceramic body 10. The glass diffusion layer is formed on the surface of the ceramic body 10 by diffusing. For this reason, the adhesion strength of the first metal electrode layer 32 to the ceramic body 10 is increased.

ガラス粉末４２は、導電性ペースト４４に含まれているガラス粉末と同じ成分であるものが好ましい。この場合、セラミック素体１０や第１の金属電極層３２に拡散した場合でも、特性等に悪影響を及ぼすことはない。ガラス粉末４２は、例えば、Ｂｉ−Ｚｎ−Ｓｒ−Ｓｉ系ガラスを主成分とすることができる。また、ガラス粉末の平均粒径は、３〜８μｍの範囲にあることが好ましい。ガラス粉末４２は、上述したＢｉ−Ｚｎ−Ｓｒ−Ｓｉ系ガラス以外にも、例えば、Ｂｉ系ガラス、Ｂｉ含有−Ｚｎ系ガラス、Ｂｉ含有−Ｓｒ系ガラス、Ｂｉ含有−Ｓｉ系ガラス等を主成分とすることができる。   The glass powder 42 is preferably the same component as the glass powder contained in the conductive paste 44. In this case, even when diffusing into the ceramic body 10 or the first metal electrode layer 32, the characteristics and the like are not adversely affected. The glass powder 42 can contain, for example, Bi—Zn—Sr—Si based glass as a main component. Moreover, it is preferable that the average particle diameter of glass powder exists in the range of 3-8 micrometers. The glass powder 42 is composed mainly of, for example, Bi glass, Bi-containing Zn-glass, Bi-containing Sr glass, Bi-containing Si glass other than the Bi-Zn-Sr-Si glass described above. It can be.

本実施形態においては、セラミック素体１０の上記所定の領域に粘着剤４０を付着させ、当該粘着剤４０に、ガラス粉末４２を付着させている。これにより、稜線部Ｒを含む上記所定の領域にガラス粉体４２を確実に付着させることができる。   In the present embodiment, the adhesive 40 is attached to the predetermined region of the ceramic body 10, and the glass powder 42 is attached to the adhesive 40. Thereby, the glass powder 42 can be reliably adhered to the predetermined region including the ridge line portion R.

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。   The preferred embodiments of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

本実施形態では、電子部品の一例として、積層型チップコンデンサ及びその製造方法を説明したが、セラミック素体を有する電子部品であれば、特に限定されるものではなく、例えば、積層チップバリスタ、積層アクチュエータ、又は積層チップインダクタ等にも適用できる。   In the present embodiment, the multilayer chip capacitor and the manufacturing method thereof have been described as an example of the electronic component. However, the electronic component is not particularly limited as long as it is an electronic component having a ceramic body. The present invention can also be applied to an actuator or a multilayer chip inductor.

本実施形態では、導電性ペーストに含まれる溶剤に対して濡れ性を有する粉体として、ガラス粉末４２を用いたが、これに限られることなく、樹脂材料、セラミック材料又は金属材料からなるものであってもよいが、セラミック素体１０に対する第１の金属電極層３２の固着強度を高めるという観点から、ガラス粉末４２が好ましい。また、セラミック材料からなる粉体を用いる場合は、セラミック素体１０を構成する誘電体セラミック材料であることが好ましい。   In the present embodiment, the glass powder 42 is used as the powder having wettability with respect to the solvent contained in the conductive paste. However, the present invention is not limited to this and is made of a resin material, a ceramic material, or a metal material. The glass powder 42 is preferable from the viewpoint of increasing the fixing strength of the first metal electrode layer 32 to the ceramic body 10. When using a powder made of a ceramic material, a dielectric ceramic material constituting the ceramic body 10 is preferable.

本実施形態では、セラミック素体１０の上記所定の領域に粘着剤４０を付着させ、当該粘着剤４０にガラス粉末４２を付着させているが、これに限られない。例えば、表面に粘着剤４０を付着させたガラス粉末４２を用意し、このガラス粉末４２をセラミック素体１０に付着させるようにしてもよい。また、導電性ペーストに含まれる溶剤に対して濡れ性を有する粉体として粘着性を有する材料を選択し、粉体をセラミック素体１０に直接付着させるようにしてもよい。   In the present embodiment, the adhesive 40 is attached to the predetermined region of the ceramic body 10 and the glass powder 42 is attached to the adhesive 40, but is not limited thereto. For example, the glass powder 42 with the adhesive 40 attached to the surface may be prepared, and the glass powder 42 may be attached to the ceramic body 10. Alternatively, an adhesive material may be selected as a powder having wettability to the solvent contained in the conductive paste, and the powder may be directly attached to the ceramic body 10.

本実施形態に係る積層型チップコンデンサの斜視図である。1 is a perspective view of a multilayer chip capacitor according to an embodiment. 本実施形態に係る積層型チップコンデンサの断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of the multilayer chip capacitor which concerns on this embodiment. 本実施形態に係る積層型チップコンデンサの製造過程を説明するためのフロー図である。It is a flowchart for demonstrating the manufacturing process of the multilayer chip capacitor which concerns on this embodiment. 本実施形態に係る積層型チップコンデンサの製造過程を説明するための模式図である。It is a schematic diagram for demonstrating the manufacturing process of the multilayer chip capacitor which concerns on this embodiment. 本実施形態に係る積層型チップコンデンサの製造過程を説明するための模式図である。It is a schematic diagram for demonstrating the manufacturing process of the multilayer chip capacitor which concerns on this embodiment. 本実施形態に係る積層型チップコンデンサの製造過程を説明するための模式図である。It is a schematic diagram for demonstrating the manufacturing process of the multilayer chip capacitor which concerns on this embodiment.

符号の説明Explanation of symbols

１…積層型チップコンデンサ、１０…セラミック素体、１２…稜線部、２０…内部電極、３０…外部電極、３２…第１の金属電極層、３４…第２の金属電極層、３６…第３の金属電極層、４０…粘着剤、４２…ガラス粉末、４４…導電性ペースト。   DESCRIPTION OF SYMBOLS 1 ... Multilayer chip capacitor, 10 ... Ceramic body, 12 ... Edge line part, 20 ... Internal electrode, 30 ... External electrode, 32 ... 1st metal electrode layer, 34 ... 2nd metal electrode layer, 36 ... 3rd Metal electrode layer, 40 ... adhesive, 42 ... glass powder, 44 ... conductive paste.

Claims (3)

セラミック素体と、前記セラミック素体の稜線部を含む所定の領域に形成された焼付け電極層とを備える電子部品の製造方法であって、
前記セラミック素体と、導電性粉末及び溶剤を含む導電性ペーストとを用意する工程と、
前記セラミック素体の少なくとも前記稜線部に、前記導電性ペーストに含まれる前記溶剤に対して濡れ性を有する粉体を付着させる工程と、
前記所定の領域に前記導電性ペーストを付与する工程と、
前記所定の領域に付与した前記導電性ペーストを焼き付けて、焼付け電極層を形成する工程と、を備えていることを特徴とする電子部品の製造方法。 A method of manufacturing an electronic component comprising a ceramic body and a baked electrode layer formed in a predetermined region including a ridge line portion of the ceramic body,
Preparing the ceramic body and a conductive paste containing a conductive powder and a solvent;
Attaching a powder having wettability to the solvent contained in the conductive paste on at least the ridge portion of the ceramic body; and
Applying the conductive paste to the predetermined region;
And baking the conductive paste applied to the predetermined region to form a baked electrode layer. An electronic component manufacturing method comprising: 前記粉体が、ガラス粉末であることを特徴とする請求項１に記載の電子部品の製造方法。   The method of manufacturing an electronic component according to claim 1, wherein the powder is glass powder. 前記粉体を付着させる工程が、
前記セラミック素体の少なくとも前記稜線部に粘着剤を付着させる工程と、
付着させた前記粘着剤に、前記粉体を付着させる工程と、
を含んでいることを特徴とする請求項１又は２に記載の電子部品の製造方法。
The step of attaching the powder comprises
Attaching an adhesive to at least the ridge line portion of the ceramic body;
Adhering the powder to the adhering adhesive; and
The manufacturing method of the electronic component of Claim 1 or 2 characterized by the above-mentioned.
JP2007087785A 2007-03-29 2007-03-29 Manufacturing method of electronic parts Expired - Fee Related JP4661815B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007087785A JP4661815B2 (en) 2007-03-29 2007-03-29 Manufacturing method of electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007087785A JP4661815B2 (en) 2007-03-29 2007-03-29 Manufacturing method of electronic parts

Publications (2)

Publication Number Publication Date
JP2008251617A true JP2008251617A (en) 2008-10-16
JP4661815B2 JP4661815B2 (en) 2011-03-30

Family

ID=39976267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007087785A Expired - Fee Related JP4661815B2 (en) 2007-03-29 2007-03-29 Manufacturing method of electronic parts

Country Status (1)

Country Link
JP (1) JP4661815B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010349A (en) * 2014-12-26 2019-07-12 太阳诱电株式会社 Feedthrough multilayer ceramic capacitor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5969906A (en) * 1982-10-14 1984-04-20 松下電器産業株式会社 Method of forming terminal electrode of laminated ceramic condenser
JPH0428107A (en) * 1990-05-22 1992-01-30 Asahi Chem Ind Co Ltd Copper alloy conductive paste and conductive material using the same paste
JPH06112086A (en) * 1992-02-20 1994-04-22 Taiyo Yuden Co Ltd Layered ceramic part and manufacture thereof
JPH08264369A (en) * 1995-03-17 1996-10-11 Tokin Corp Multilayered ceramic electronic component
JPH10294239A (en) * 1997-04-21 1998-11-04 Murata Mfg Co Ltd Multilayer ceramic electronic component and its manufacture
JP2006156811A (en) * 2004-11-30 2006-06-15 Tdk Corp Outer electrode forming method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5969906A (en) * 1982-10-14 1984-04-20 松下電器産業株式会社 Method of forming terminal electrode of laminated ceramic condenser
JPH0428107A (en) * 1990-05-22 1992-01-30 Asahi Chem Ind Co Ltd Copper alloy conductive paste and conductive material using the same paste
JPH06112086A (en) * 1992-02-20 1994-04-22 Taiyo Yuden Co Ltd Layered ceramic part and manufacture thereof
JPH08264369A (en) * 1995-03-17 1996-10-11 Tokin Corp Multilayered ceramic electronic component
JPH10294239A (en) * 1997-04-21 1998-11-04 Murata Mfg Co Ltd Multilayer ceramic electronic component and its manufacture
JP2006156811A (en) * 2004-11-30 2006-06-15 Tdk Corp Outer electrode forming method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010349A (en) * 2014-12-26 2019-07-12 太阳诱电株式会社 Feedthrough multilayer ceramic capacitor
CN110010349B (en) * 2014-12-26 2022-07-29 太阳诱电株式会社 Feedthrough multilayer ceramic capacitor

Also Published As

Publication number Publication date
JP4661815B2 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
JP4947076B2 (en) Manufacturing method of electronic parts
JP5180753B2 (en) Ceramic multilayer electronic component and manufacturing method thereof
JP5605053B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2010165910A (en) Ceramic electronic component
US11011307B2 (en) Electronic component
JP2014187216A (en) Method of manufacturing multilayer ceramic capacitor
JP2017059632A (en) Laminate electronic component
JP5423977B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4983873B2 (en) Laminated electronic components
JP2012009679A (en) Ceramic electronic component and method of manufacturing the same
JP2012009556A (en) Ceramic electronic component and method of manufacturing the same
JP2019016688A (en) Method for manufacturing multilayer ceramic electronic component
JP4661815B2 (en) Manufacturing method of electronic parts
CN115036132A (en) Ceramic electronic component
JP2018121025A (en) Multilayer electronic component
JP2005044921A (en) Laminated ceramic electronic component and manufacturing method thereof
JP6189742B2 (en) Multilayer electronic component and manufacturing method thereof
JP4962593B2 (en) Multilayer ceramic electronic components
US20230260710A1 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
WO2023243504A1 (en) Layered ceramic electronic component
JP2011243775A (en) Laminated ceramic chip component manufacturing method
JP2015065222A (en) Laminated electronic component
JP2001044064A (en) Manufacture of ceramic electronic component
JP7488691B2 (en) Manufacturing method for electronic components
JPH04273183A (en) Piezoelectric effect element and electrostriction effect element and its manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Effective date: 20100621

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees