JP2008251582A - Method of manufacturing chip provided with adhesive layer - Google Patents
Method of manufacturing chip provided with adhesive layer Download PDFInfo
- Publication number
- JP2008251582A JP2008251582A JP2007087342A JP2007087342A JP2008251582A JP 2008251582 A JP2008251582 A JP 2008251582A JP 2007087342 A JP2007087342 A JP 2007087342A JP 2007087342 A JP2007087342 A JP 2007087342A JP 2008251582 A JP2008251582 A JP 2008251582A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- chip
- film
- chips
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
本発明は、接着剤層を有するチップの製造方法に関する。より詳しくは、本発明は、接着剤層を有するチップの製造方法であって、基材と該基材上に積層されたフォトリソグラフィー可能な接着剤層とを有するフィルムを用いた製造方法に関する。 The present invention relates to a method for manufacturing a chip having an adhesive layer. More specifically, the present invention relates to a method for manufacturing a chip having an adhesive layer, and a manufacturing method using a film having a base material and a photolithographic adhesive layer laminated on the base material.
半導体装置の製造過程では、半導体ウェハを切断分離してチップに個片化するダイシング工程の後、エキスパンド工程などを経て、接着剤層を介してチップと基板とをダイボンドするダイボンディング工程が行われる。 In the manufacturing process of a semiconductor device, after a dicing process for cutting and separating a semiconductor wafer into individual chips, a die bonding process for die-bonding the chip and the substrate through an adhesive layer is performed through an expanding process or the like. .
ところで、近年、チップの薄型化が進んでおり、薄型チップの場合は、通常先ダイシング(DBG:Dicing Before Grinding)工程により個片化されることがある。すなわち、半導体回路が形成されたウェハ表面から所定の深さの溝(カーフ)を形成し、該回路面に表面保護シートを貼着し、該ウェハの裏面を研削して、ウェハの厚みを薄くするとともに、最終的には個々のチップに分割されている(特許文献1参照)。次いで、得られた薄型チップを基板にダイボンドする際には、チップのダイボンディング面に該面と同じ大きさの接着剤層を形成する必要がある。 By the way, in recent years, thinning of chips has progressed, and in the case of thin chips, there are cases where they are usually separated into pieces by a dicing before grinding (DBG) process. That is, a groove (kerf) having a predetermined depth is formed from the wafer surface on which the semiconductor circuit is formed, a surface protection sheet is attached to the circuit surface, the back surface of the wafer is ground, and the wafer thickness is reduced. At the same time, it is finally divided into individual chips (see Patent Document 1). Next, when the obtained thin chip is die-bonded to the substrate, an adhesive layer having the same size as the surface needs to be formed on the die bonding surface of the chip.
ここで、ペースト状の接着剤を用いると、均一な量や厚さで接着剤層を形成することが困難であり、ダイボンド時に接着剤がチップ表面まで巻き上がるという問題もあった。
このため、接着剤層と基材とからなるダイアタッチフィルム(本明細書においてDAFともいう)を用いて薄型チップのダイボンディング面に接着剤層を形成し、該チップを基板に固着する方法が採用されている。この場合は、DBG工程で最終的に個々のチップに分割し、次いで、研削面に、接着剤層と基材とからなるDAFの接着剤層を貼着し、表面保護シートを剥離した後、チップ間に露出している接着剤層(カーフ幅部分の接着剤層)を切断しなければならない。
Here, when a paste-like adhesive is used, it is difficult to form an adhesive layer with a uniform amount and thickness, and there is a problem that the adhesive rolls up to the chip surface during die bonding.
Therefore, there is a method in which an adhesive layer is formed on the die bonding surface of a thin chip using a die attach film (also referred to as DAF in this specification) composed of an adhesive layer and a base material, and the chip is fixed to the substrate. It has been adopted. In this case, after finally dividing into individual chips in the DBG step, and then sticking the DAF adhesive layer consisting of the adhesive layer and the base material to the ground surface and peeling the surface protective sheet, The adhesive layer exposed between the chips (the adhesive layer in the kerf width portion) must be cut.
このカーフ幅部分の接着剤層の切断方法としては、ブレードで切断する方法(特許文献2参照)、レーザーで切断する方法(特許文献3参照)などが挙げられる。また、研削面に、伸長可能な基材と脆質状の接着剤層とからなるDAFの接着剤層を貼着し、該フィルムをエキスパンドしてチップ間の間隔を離間するとともに、該接着剤層を破断する方法(特許文献4参照)も試みられている。
しかしながら、上記ウェハの裏面研削により個々のチップに分割する際やDAFの接着剤層を貼着する際などに、薄型チップの位置がずれることがある。したがって、ブレードによる切断では、位置がずれたチップを破損することがあり、生産効率に改善の余地がある。また、レーザーによる切断は、カーフ幅を読み取りながら行うが、高価な装置を必要とし、さらに接着剤層の熱分解物やガス化したものがチップ表面および側面に再付着(デブリ)する問題がある。さらに、フィルムのエキスパンドによる切断は、カーフ幅部分の接着剤層が、チップのボンディング面からはみだしてチップに付着したままの状態となるため、得られる半導体装置の信頼性に改善の余地がある。 However, the position of the thin chip may be displaced when the wafer is divided into individual chips by grinding the back surface of the wafer or when the DAF adhesive layer is adhered. Therefore, cutting with a blade may damage a misaligned chip, leaving room for improvement in production efficiency. In addition, the laser cutting is performed while reading the kerf width, but an expensive device is required, and further, there is a problem that the pyrolyzate or gasified adhesive layer is reattached (debris) to the chip surface and side surfaces. . Further, the cutting of the film by expanding the adhesive layer in the kerf width portion protrudes from the bonding surface of the chip and remains attached to the chip, so there is room for improvement in the reliability of the obtained semiconductor device.
なお、上述した問題は、DBG工程により得られた薄型のチップに限らずに生ずることがある。たとえば、ダイシング工程後、それぞれのチップについて良品であるか否かの検査を行った後、良品のチップのみをDAFに貼付する場合がある。ここで、接着剤層付きのチップをDAFの基材から剥離しダイボンドする際にも、上述した問題が起こり得る。 Note that the above-described problems may occur not only in thin chips obtained by the DBG process. For example, after a dicing process, after checking whether each chip is a non-defective product, only a non-defective chip may be attached to the DAF. Here, the above-described problem can also occur when the chip with the adhesive layer is peeled off from the DAF base material and die-bonded.
したがって、本発明の目的は、接着剤層を有するチップ、すなわち、チップのボンディング面に、該面と略同形で均一な厚さを有する接着剤層が形成されたチップの製造方法を提供することにある。また、上記接着剤層を有するチップが効率よく、高い信頼性で得られる製造方法を提供することにある。 Accordingly, an object of the present invention is to provide a method for manufacturing a chip having an adhesive layer, that is, a chip in which an adhesive layer having the same shape and a uniform thickness is formed on the bonding surface of the chip. It is in. Another object of the present invention is to provide a manufacturing method in which a chip having the adhesive layer can be obtained efficiently and with high reliability.
本発明者らは鋭意研究した結果、特定の接着剤層を有するフィルムにより上記課題を解決できることを見出し、本発明を完成するに至った。
すなわち、本発明に係る接着剤層を有するチップの製造方法は、
[1]基材と該基材上に積層されたフォトリソグラフィー可能な接着剤層とを有するフィルムの該接着剤層上に、複数のチップが間隙を隔てて付着したチップ付着フィルムを用意する工程と、
[2]上記接着剤層を露光する工程と、
[3]露光された上記接着剤層を現像し、上記チップが付着された部分以外の上記接着剤層を除去する工程とを
含むことを特徴とする。
As a result of intensive studies, the present inventors have found that the above problems can be solved by a film having a specific adhesive layer, and have completed the present invention.
That is, a method for manufacturing a chip having an adhesive layer according to the present invention is as follows.
[1] A step of preparing a chip-attached film in which a plurality of chips are attached with a gap on the adhesive layer of a film having a base material and a photolithographic adhesive layer laminated on the base material When,
[2] exposing the adhesive layer;
[3] The step of developing the exposed adhesive layer and removing the adhesive layer other than the portion to which the chip is attached is included.
上記フォトリソグラフィー可能な接着剤層は、ポジ型フォトレジスト組成物から形成された接着剤層であり、工程[2]は、上記チップ側から、上記接着剤層を露光する工程であることが好ましい。 The photolithographic adhesive layer is an adhesive layer formed from a positive photoresist composition, and the step [2] is preferably a step of exposing the adhesive layer from the chip side. .
また、上記フォトリソグラフィー可能な接着剤層は、ネガ型フォトレジスト組成物から形成された接着剤層であり、工程[2]は、マスクを介して上記基材側から、上記接着剤層を露光する工程であることが好ましい。 The photolithographic adhesive layer is an adhesive layer formed from a negative photoresist composition, and the step [2] exposes the adhesive layer from the substrate side through a mask. It is preferable that it is a process to perform.
本発明に係る半導体装置の製造方法は、上記接着剤層を有するチップを得た後、さらに該接着剤層を介してチップを基板に固着する工程を含むことを特徴とする。
本発明に係るフィルムは、基材と該基材上に積層されたフォトリソグラフィー可能な接着剤層とを有することを特徴とする。
The method of manufacturing a semiconductor device according to the present invention includes a step of fixing the chip to the substrate through the adhesive layer after obtaining the chip having the adhesive layer.
The film according to the present invention has a base material and a photolithographic adhesive layer laminated on the base material.
本発明に係るチップ付着フィルムは、上記フィルムの上記接着剤層上に、複数のチップが間隙を隔てて付着されてなることを特徴とする。 The chip adhesion film according to the present invention is characterized in that a plurality of chips are adhered with a gap on the adhesive layer of the film.
本発明の接着剤層を有するチップの製造方法によれば、チップのボンディング面に、該面と略同形で均一な厚さを有する接着剤層が形成できる。また、上記接着剤層を有するチップが効率よく、高い信頼性で得られる。 According to the method for manufacturing a chip having an adhesive layer of the present invention, an adhesive layer having the same shape and a uniform thickness can be formed on the bonding surface of the chip. Moreover, the chip | tip which has the said adhesive bond layer is obtained efficiently and with high reliability.
以下、本発明について詳細に説明する。
本発明に係る接着剤層を有するチップの製造方法は、[1]基材と該基材上に積層されたフォトリソグラフィー可能な接着剤層とを有するフィルムの該接着剤層上に、複数のチップが間隙を隔てて付着したチップ付着フィルムを用意する工程と、[2]上記接着剤層を露光する工程と、[3]露光された上記接着剤層を現像し、上記チップが付着された部
分以外の上記接着剤層を除去する工程とを含むことを特徴とする。
Hereinafter, the present invention will be described in detail.
A method for producing a chip having an adhesive layer according to the present invention comprises: [1] a plurality of adhesive layers on a film having a substrate and a photolithographic adhesive layer laminated on the substrate; A step of preparing a chip-attached film having chips attached with a gap; [2] a step of exposing the adhesive layer; and [3] developing the exposed adhesive layer to attach the chip. And a step of removing the adhesive layer other than the portion.
具体的には、上記フォトリソグラフィー可能な接着剤層が、ポジ型フォトレジスト組成物から形成された接着剤層である場合と、ネガ型フォトレジスト組成物から形成された接着剤層である場合とに大別されるため、以下それぞれについて図面を参照しながら説明する。 Specifically, the photolithographic adhesive layer is an adhesive layer formed from a positive photoresist composition, and the adhesive layer formed from a negative photoresist composition. Therefore, each will be described below with reference to the drawings.
<ポジ型フォトレジスト組成物を用いる場合>
[工程[1]]
工程[1]では、基材4と該基材上に積層されたポジ型のフォトリソグラフィー可能な接着剤層3Aとを有するフィルム5Aの該接着剤層3A上に、複数のチップ1が間隙2を隔てて付着したチップ付着フィルム10Aを用意する(図1、図2(a)参照)。なお、図2(a)は、図1におけるA−A線断面図である。また、図1に示されるように、複数のチップ1が接着剤層3A上に付着しており、図1のチップ1間の実線は、チップ1間の間隙2を示す。したがって、間隙2では接着剤層3Aが露出している。
<When using a positive photoresist composition>
[Step [1]]
In the step [1], a plurality of
工程[1]に用いるフィルム5Aは、上述のように、基材4とフォトリソグラフィー可能な接着剤層3Aとを有し、該フォトリソグラフィー可能な接着剤層3Aは該基材4上に積層されている。
As described above, the
基材4としては、特に限定されないが、ポリエチレン、ポリプロピレン、ポリブチレン、ポリブタジエン、ポリメチルペンテン、ポリ塩化ビニル、エチレン酢酸ビニル共重合体、エチレン(メタ)アクリル酸共重合体、エチレン(メタ)アクリル酸エステル共重合体、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリウレタン、ポリスチレン、ポリカーボネート、アイオノマーなどの樹脂フィルムが挙げられる。また、上記樹脂フィルムの表面をシリコーン系、フッ素系、長鎖アルキル系等の剥離剤で処理した樹脂フィルムが挙げられる。
The
基材4の厚さは、好ましくは10〜1000μm、より好ましくは20〜800μmである。
フォトリソグラフィー可能な接着剤層3Aは、ポジ型フォトレジスト組成物から形成された接着剤層である。
The thickness of the
The photolithographic
上記ポジ型フォトレジスト組成物の光変性機構は、特に限定されるものではなく、一般に知られている系全てから選択できる。具体的には、o-ナフトキノンジアジド・ノボラックの系(通常,o-ナフトキノンジアジドはスルホン酸エステルが用いられる)、ポリ(p-ホ
ルミロキシスチレン)の系、o-ニトロベンジルコリン酸エステル・メチルメタクリレート
とメタクリル酸の共重合体の系、ジヒドロピリジンの系、N-置換マレイミド・スチレン共重合体の系などである。
The photo-modification mechanism of the positive photoresist composition is not particularly limited, and can be selected from all generally known systems. Specifically, o-naphthoquinonediazide and novolak systems (usually sulfonate esters are used for o-naphthoquinonediazide), poly (p-formyloxystyrene) systems, o-nitrobenzylcholine ester and methyl Methacrylate and methacrylic acid copolymer systems, dihydropyridine systems, and N-substituted maleimide / styrene copolymer systems.
これらの系は複合系でもよく、その系に適宜熱硬化性樹脂を混合させて組成物とする。上記熱硬化性樹脂としては、エポキシ樹脂が好適に用いられる。
また、光分解(光崩壊や光解重合で低分子化することにより溶解度を増大させる系)や化学増幅型(アルカリ可溶性樹脂,溶解阻止物質,光酸発生剤からなる系)の機構も使用することができ、その系中に適宜熱硬化性樹脂を混合させて組成物とする。
These systems may be composite systems, and a thermosetting resin is appropriately mixed with the system to form a composition. As the thermosetting resin, an epoxy resin is preferably used.
It also uses photodegradation (systems that increase solubility through photodegradation and photodepolymerization to lower the molecular weight) and chemical amplification (systems consisting of alkali-soluble resins, dissolution inhibitors, and photoacid generators). The composition can be obtained by appropriately mixing a thermosetting resin in the system.
上記アルカリ可溶性樹脂としては、フェノール、クレゾール、エチルフェノール、t−ブチルフェノール、キシレノール、ナフトール、1,4−ジヒドロキシベンゼン、1,3−ジヒドロキシベンゼン等のヒドロキシ芳香族化合物とホルムアルデヒド、アセトアルデヒド、ベンズアルデヒド、フルフラール等のアルデヒドとを縮重合させたいわゆるノボラック樹
脂、ポリヒドロキシスチレンおよびその誘導体などが好適に用いられる。
Examples of the alkali-soluble resin include hydroxy aromatic compounds such as phenol, cresol, ethylphenol, t-butylphenol, xylenol, naphthol, 1,4-dihydroxybenzene, 1,3-dihydroxybenzene, and formaldehyde, acetaldehyde, benzaldehyde, furfural, etc. A so-called novolak resin obtained by polycondensation with aldehyde, polyhydroxystyrene and derivatives thereof are preferably used.
上記1,2−ナフトキノンジアジド基を含む化合物としては、1,2−ベンゾキノンジアジド−4−スルホン酸エステル、1,2−ナフトキノンジアジド−5−スルホン酸エステル、1,2−ナフトキノンジアジド−5−スルホン酸エステルなどが挙げられる。 Examples of the compound containing the 1,2-naphthoquinonediazide group include 1,2-benzoquinonediazide-4-sulfonic acid ester, 1,2-naphthoquinonediazide-5-sulfonic acid ester, and 1,2-naphthoquinonediazide-5-sulfone. Examples include acid esters.
必要に応じて、上記組成物には有機溶媒、無機フィラー、有機フィラー、顔料、染料などが含まれていてもよい。
フィルム5Aは、たとえば、上記ポジ型フォトレジスト組成物の粘度を適宜調整し、該組成物を基材4上に塗布した後、加熱乾燥し、有機溶媒などを揮発させて得られる。
If necessary, the above composition may contain an organic solvent, an inorganic filler, an organic filler, a pigment, a dye, and the like.
The
フィルム5Aにおいて、接着剤層3Aの厚さは、好ましくは1〜100μm、より好ま
しくは5〜50μmである。
得られた上記フィルムは、本発明に使用されるまで、保護フィルムを接着剤層3A上に積層して保存しておくことが好ましい。上記保護フィルムとしては、適度な剥離性を有していれば特に制限されず、上記基材4の具体例と同じ樹脂フィルムが用いられる。保護フィルムを有する場合は、基材4よりも接着剤層3Aとの接着力が小さいフィルムを用いることが好ましい。
In the
Until the obtained film is used in the present invention, the protective film is preferably laminated and stored on the
チップ付着フィルム10Aは、上述したフィルム5Aを用いて、たとえば、先ダイシング(DBG: Dicing Before Grinding)工程により得られる。
DBG工程では、特開平5−335411号公報に記載されているように、半導体回路が形成されたウェハ表面から所定の深さの溝(カーフ)を形成し、該回路面に表面保護シートを貼着し、該ウェハの裏面を研削して、ウェハの厚みを薄くするとともに、最終的には個々のチップに分割される。
分割されたチップの研削面に本発明のフィルム5Aを貼着した後、表面保護シートを剥離すれば、チップ付着フィルムが得られる。なお、表面保護シートを剥離する際は、フィルム側を吸着固定しておくことが好ましい。
The
In the DBG process, as described in JP-A-5-335411, a groove (kerf) having a predetermined depth is formed from the wafer surface on which the semiconductor circuit is formed, and a surface protection sheet is applied to the circuit surface. Then, the back surface of the wafer is ground to reduce the thickness of the wafer, and finally, the wafer is divided into individual chips.
After sticking the
なお、ウェハダイシング装置としては、たとえば、ディスコ社製 ハーフカットウェハダイシング装置DFD6361が用いられる。裏面研削装置としては、たとえば、ディスコ社製
裏面研削装置DPG8760が用いられる。表面保護シートとしては、従来各種物品の保護、
半導体ウェハの加工などに用いられてきた各種の保護シートが挙げられる。特に、本発明においては、特開2000−68237号公報、特開2001−127029号公報などに記載された表面保護シートが好ましく用いられる。
As the wafer dicing apparatus, for example, a half cut wafer dicing apparatus DFD6361 manufactured by Disco Corporation is used. As the back grinding device, for example, a back grinding device DPG8760 manufactured by Disco Corporation is used. As a surface protection sheet, protection of various conventional articles,
Examples include various protective sheets that have been used for processing semiconductor wafers. In particular, in the present invention, surface protective sheets described in JP-A Nos. 2000-68237 and 2001-127029 are preferably used.
このようなDBG工程によれば、複数の薄型のチップ1が間隙2を隔てて付着されてなるチップ付着フィルム10Aが得られる。チップ1の厚さは通常30〜200μmである。分割されたチップの研削面に、従来のDAFが貼着された場合は、基板に接着剤層付きチップをダイボンドするにあたって、チップ間に露出した接着剤層をブレードやレーザーで切断する必要がある。
According to such a DBG process, a
しかしながら、薄型チップは、個片化やDAFの貼着時に位置がずれやすく、上記のブレードやレーザーによる切断では生産効率の観点から問題があった。さらに、ブレードによる切断では、位置がずれたチップを破損することがあり、レーザーによる切断で得られる接着剤層は、接着剤層の熱分解物やガス化したものがチップ表面および側面に再付着(デブリ)する問題があった。これに対して、本件発明によれば、薄型チップの位置がずれたときであっても、後述する露光、現像工程を経れば、チップのボンディング面に、該面と略同形で均一な厚さを有する接着剤層が形成できる。また、上記接着剤層を有するチップが効率よく、高い信頼性で形成できる。 However, the position of the thin chip is likely to shift when singulated or DAF is attached, and cutting with the blade or laser has a problem from the viewpoint of production efficiency. Furthermore, cutting with the blade may damage the misaligned chip, and the adhesive layer obtained by cutting with the laser is reattached to the chip surface and side surfaces from the pyrolyzate or gasified adhesive layer. There was a problem of debris. On the other hand, according to the present invention, even when the position of the thin chip is shifted, after the exposure and development processes described below, the bonding surface of the chip is substantially the same shape and uniform thickness as the surface. An adhesive layer having a thickness can be formed. Moreover, the chip | tip which has the said adhesive bond layer can be formed efficiently and with high reliability.
また、本発明において、チップ付着フィルム10Aは、従来のダイシング工程の後、たとえば検査工程などを経て得られるチップを集積したチップ付着フィルムであってもよい。
Further, in the present invention, the
具体的には、まず、ダイシング工程では、ダイシングテープ上にウェハを貼着し、ブレードなどにより該ウェハをチップに切断分離する。次に、たとえば、必要に応じてそれぞれのチップについて良品であるか否かの検査を行った後、良品のチップのみをフィルム5A上に所定の間隙で複数付着すれば、チップ付着フィルム10Aが得られる。
Specifically, first, in the dicing process, a wafer is stuck on a dicing tape, and the wafer is cut and separated into chips by a blade or the like. Next, for example, after checking whether or not each chip is a non-defective product if necessary, a plurality of non-defective chips are adhered on the
[工程[2]]
工程[2]では、接着剤層3Aを露光する(図2(b)参照)。
露光に先立って、チップ付着フィルム10Aをリングフレーム6に固定しておくことが好ましい。
[Step [2]]
In step [2], the
Prior to exposure, it is preferable to fix the chip attachment film 10 </ b> A to the
また、チップ1側から、接着剤層3Aを露光する。ポジ型フォトレジスト組成物を用いたときは、後述する現像工程で露光された部分の接着剤層3Aが除去される。したがって、チップ自体がマスクの役割も兼ねるため、ネガ型フォトレジスト組成物を用いたときのようにマスクを用意する必要がない。
Further, the
工程[2]に用いられる照射光源7としては、たとえば、低圧水銀灯、中圧水銀灯、高圧水銀灯、超高圧水銀灯、キセノンランプ、メタルハライドランプが挙げられる。また、電子線、X線、EUV、KrFエキシマ、ArFエキシマ等の各種レーザー光線などを用いてもよい。露光量は、使用する光源、接着剤層3Aの厚さなどによって適宜選定される。たとえば、高圧水銀灯からの紫外線照射の場合、接着剤層3Aの厚さ5〜20μmでは、50〜1000mJ/cm2程度である。
Examples of the irradiation light source 7 used in the step [2] include a low pressure mercury lamp, a medium pressure mercury lamp, a high pressure mercury lamp, an ultrahigh pressure mercury lamp, a xenon lamp, and a metal halide lamp. Further, various laser beams such as electron beam, X-ray, EUV, KrF excimer, ArF excimer may be used. The exposure amount is appropriately selected depending on the light source used, the thickness of the
[工程[3]]
工程[3]では、露光された接着剤層3Aを現像し、チップ1が付着された部分以外の接着剤層3Aを除去する(図2(c)参照)。
[Step [3]]
In step [3], the exposed
現像はアルカリ水溶液により行うことができ、該アルカリ水溶液としては、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム、炭酸カリウム、ケイ酸ナトリウム、メタケイ酸ナトリウム、アンモニア水等の無機アルカリ類、エチルアミン、n−プロピルアミン等の第一級アミン類、ジエチルアミン、ジ−n−プロピルアミン等の第二級アミン類、トリエチルアミン、メチルジメチルアミン等の第三級アミン類、テトラメチルアンモニウムハイドロオキシド、トリメチルヒドロキシエチルアンモニウムハイドロオキシド等の第四級アンモニウム塩などが挙げられる。また、これらにアルコール、界面活性剤などを添加したて用いてもよい。 Development can be carried out with an aqueous alkali solution, such as an aqueous alkali solution such as sodium hydroxide, potassium hydroxide, sodium carbonate, potassium carbonate, sodium silicate, sodium metasilicate, aqueous ammonia, ethylamine, n- Primary amines such as propylamine, secondary amines such as diethylamine and di-n-propylamine, tertiary amines such as triethylamine and methyldimethylamine, tetramethylammonium hydroxide, trimethylhydroxyethylammonium hydro And quaternary ammonium salts such as oxides. Moreover, you may add and use alcohol, surfactant, etc. to these.
現像の方法としてはシャワー現像、スプレー現像、浸漬現像、パドル現像などが挙げられる。
現像条件は通常20〜60℃で1〜10分間である。
Examples of the development method include shower development, spray development, immersion development, and paddle development.
Development conditions are usually 20-60 ° C. for 1-10 minutes.
このようにして、接着剤層を有するチップ20Aが製造される。
本発明においては、上記接着剤層を有するチップ20Aを製造した後、続いてチップ20Aを基板に固着する工程に進み半導体装置の製造を行ってもよい。また、チップ20Aが、所望の部分が除去された接着剤層を介して基材4に支持された状態で保管や搬送を行うようにしてもよい。このようにすれば、良品のチップのみを次工程やユーザーに搬送することができるので工程管理が簡便となる。この場合、基材4はチップAを保管、搬送するダイソートフィルムとしての役割を有する。なお、接着剤層を除去する前の状態で保管、搬送を行ってもよい。
In this way, the
In the present invention, after the
<ネガ型フォトレジスト組成物を用いる場合>
[工程[1]]
工程[1]では、基材4と該基材上に積層されたネガ型のフォトリソグラフィー可能な接着剤層3Bとを有するフィルム5Bの該接着剤層3B上に、複数のチップ1が間隙2を隔てて付着したチップ付着フィルム10Bを用意する(図3(a)参照)。なお、図3(a)は、図1におけるA−A線断面図である。
<When using a negative photoresist composition>
[Step [1]]
In the step [1], a plurality of
工程[1]に用いるフィルム5Bは、上述のように、基材4とフォトリソグラフィー可能な接着剤層3Bとを有し、該フォトリソグラフィー可能な接着剤層3Bは該基材4上に積層されている。
As described above, the
基材4としては、フィルム5Aの場合と同様の樹脂フィルムが用いられるが、後述するように基材4側から接着剤層3Bを露光するため、照射される光を吸収しないような該光に透明なフィルムが好適に用いられる。
As the
フォトリソグラフィー可能な接着剤層3Bは、ネガ型フォトレジスト組成物から形成された接着剤層である。
上記ネガ型フォトレジスト組成物は、たとえば、アルカリ現像可能な感光性樹脂、光重合開始剤を含む。
The photolithographic
The negative photoresist composition includes, for example, a photosensitive resin capable of alkali development and a photopolymerization initiator.
上記アルカリ現像可能な感光性樹脂としては、カルボキシル基、水酸基、アミド基などの親水性基と、アクリレート基、メタクリレート基,ビニル基,アリール基などの二重結合性基とを有する化合物であれば特に分子量や構造に限定されず用いられ、その他の配合物の物性・極性・相溶性や全体のアルカリ現像性を考慮して適宜選択できる。 The alkali-developable photosensitive resin is a compound having a hydrophilic group such as a carboxyl group, a hydroxyl group or an amide group and a double bond group such as an acrylate group, a methacrylate group, a vinyl group or an aryl group. In particular, it is used without being limited to the molecular weight or structure, and can be appropriately selected in consideration of the physical properties, polarity, compatibility of the other compound and the overall alkali developability.
上記光重合開始剤としては、アセトフェノン類、ベンゾフェノン類、チオキサントン類などが挙げられる。
また、これらの系は複合系でもよく、その系に適宜熱硬化性樹脂を混合させて組成物とする。上記熱硬化性樹脂としては、エポキシ樹脂が好適に用いられる。
Examples of the photopolymerization initiator include acetophenones, benzophenones, and thioxanthones.
These systems may be composite systems, and a thermosetting resin is appropriately mixed with the system to form a composition. As the thermosetting resin, an epoxy resin is preferably used.
必要に応じて、上記組成物には感光性多官能モノマー、有機溶媒、、無機フィラー、有機フィラー、顔料、染料などが含まれていてもよい。
フィルム5Bの製造方法、本発明に使用されるまで保護フィルムを接着剤層3B上に積層して保存しておくことが好ましい点、およびフィルム5Bにおける接着剤層3Bの厚さも、フィルム5Aの場合と同様である。
If necessary, the composition may contain a photosensitive polyfunctional monomer, an organic solvent, an inorganic filler, an organic filler, a pigment, a dye, and the like.
In the case of the
チップ付着フィルム10Bは、チップ付着フィルム10Aと同様に、DBG工程により得られるフィルムであってもよい。また、このチップ付着フィルム10Bは、上述したDBG工程において、フィルム5Aの代わりにフィルム5Bを用いれば得られる。また、チップ付着フィルム10Bは、チップ付着フィルム10Aと同様に、従来のダイシング工程の後、たとえば検査工程を経て得られたチップを集積したフィルムであってもよい。
The
[工程[2]]
工程[2]では、接着剤層3Bを露光する(図3(b)参照)。
露光に先立って、チップ付着フィルム10Aの場合と同様に、チップ付着フィルム10Bをリングフレーム6に固定しておくことが好ましい。
[Step [2]]
In step [2], the
Prior to exposure, it is preferable to fix the
また、マスク8を介して基材4側から、接着剤層3Bを露光する。マスク8は、チップ1間に露出する接着剤層3Bが露光されないようなパターンを有しており、マスク8は、チップ1間に露出する接着剤層3Bが露光されないような位置に配置される。したがって、ネガ型フォトレジスト組成物を用いたときは、後述する現像工程で露光されなかった部分の接着剤層3Bが除去される。
Further, the adhesive layer 3 </ b> B is exposed from the
工程[2]に用いられる照射光源7、露光量については、チップ付着フィルム10Aの場合と同様の手段、同程度の露光量が用いられる。
[工程[3]]
工程[3]では、露光された接着剤層3Bを現像し、チップ1が付着された部分以外の接着剤層3Bを除去する(図3(c)参照)。
About the irradiation light source 7 used for process [2], and the exposure amount, the means similar to the case of the chip |
[Step [3]]
In step [3], the exposed
現像はアルカリ水溶液により行うことができ、該アルカリ水溶液、現像の方法、現像条件については、チップ付着フィルム10Aの場合と同様である。
このようにして、接着剤層を有するチップ20Bが製造される。
Development can be performed with an alkaline aqueous solution, and the alkaline aqueous solution, the development method, and the development conditions are the same as in the case of the chip-attached
In this way, the
本発明においては、チップ20Aの場合と同様に、上記接着剤層を有するチップ20Bを製造した後、続いてチップ20Bを基板に固着する工程に進み半導体装置の製造を行ってもよい。また、チップ20Bが、所望の部分が除去された接着剤層を介して基材4に支持された状態で保管や搬送を行うようにしてもよい。この場合、基材4はチップBを保管、搬送するダイソートフィルムとしての役割を有する。なお、接着剤層を除去する前の状態で保管、搬送を行ってもよい。
In the present invention, as in the case of the
<半導体装置の製造方法>
本発明に係る半導体装置の製造方法は、上述のように、ポジ型フォトレジスト組成物またはネガ型フォトレジスト組成物を用いて得られた接着剤層を有するチップを製造した後、さらに該接着剤層を介して該チップを基板に固着する工程(固着工程)を含む。
<Method for Manufacturing Semiconductor Device>
As described above, the method for manufacturing a semiconductor device according to the present invention includes manufacturing a chip having an adhesive layer obtained by using a positive photoresist composition or a negative photoresist composition, and then further manufacturing the adhesive. A step of fixing the chip to the substrate via the layer (fixing step).
具体的には、まず、接着剤層を有するチップ20Aまたは20Bをピックアップする。必要に応じて、エキスパンドを行えば、チップ間の隙間が広がり、ピックアップ装置のチップ認識性が向上する。
Specifically, first, a
このピックアップされた接着剤層を有するチップ20Aまたは20Bは、所定の基板上にダイボンドされ、接着剤層を加熱硬化することによりチップと基板とが強固に固着される。接着剤層に依存するが、加熱温度は通常100〜200℃であり、加熱時間は通常10〜200分である。また、この加熱硬化条件は段階硬化(ステップキュア)であってもよく、その加熱硬化装置としては、通常の加熱オーブン、加熱加圧オーブン、ホットプレート、電磁波誘導加熱装置などが挙げられるが、その装置・手法は限定されない。
The
通常、上記の固着工程に続いて、接着剤層の加熱硬化が行われた基板を半導体装置に組立加工する組立工程が行われる。たとえば、ワイヤーを結線するワイヤーボンディング工程、封止樹脂によるモールディング工程などが行われる。このようにして半導体装置が製造される。本発明によれば、ボンディング面と略同形で均一な厚さの接着剤層を有するチップを用いているため、効率よく、高い信頼性を有する半導体装置が得られる。 Usually, following the above-described fixing step, an assembling step for assembling a substrate on which the adhesive layer has been heat-cured into a semiconductor device is performed. For example, a wire bonding process for connecting wires, a molding process using a sealing resin, and the like are performed. In this way, a semiconductor device is manufactured. According to the present invention, since a chip having an adhesive layer that is substantially the same shape as the bonding surface and has a uniform thickness is used, a semiconductor device having high efficiency and high reliability can be obtained.
1: チップ
2: 間隙
3A: フォトリソグラフィー可能な接着剤層
3B: フォトリソグラフィー可能な接着剤層
4: 基材
5A: フィルム
5B: フィルム
6: リングフレーム
7: 照射光源
8: マスク
10A: チップ付着フィルム
10B: チップ付着フィルム
20A: 接着剤層付きチップ
20B: 接着剤層付きチップ
1: Chip 2:
Claims (6)
[2]前記接着剤層を露光する工程と、
[3]露光された前記接着剤層を現像し、前記チップが付着された部分以外の前記接着剤層を除去する工程とを
含むことを特徴とする接着剤層を有するチップの製造方法。 [1] A step of preparing a chip-attached film in which a plurality of chips are attached with a gap on the adhesive layer of a film having a base material and a photolithographic adhesive layer laminated on the base material When,
[2] exposing the adhesive layer;
[3] A method for producing a chip having an adhesive layer, comprising: developing the exposed adhesive layer and removing the adhesive layer other than the part to which the chip is attached.
工程[2]が、前記チップ側から、前記接着剤層を露光する工程であることを特徴とする請求項1に記載の接着剤層を有するチップの製造方法。 The photolithographic adhesive layer is an adhesive layer formed from a positive photoresist composition;
The method of manufacturing a chip having an adhesive layer according to claim 1, wherein the step [2] is a step of exposing the adhesive layer from the chip side.
工程[2]が、マスクを介して前記基材側から、前記接着剤層を露光する工程であることを特徴とする請求項1に記載の接着剤層を有するチップの製造方法。 The photolithographic adhesive layer is an adhesive layer formed from a negative photoresist composition;
The method of manufacturing a chip having an adhesive layer according to claim 1, wherein the step [2] is a step of exposing the adhesive layer from the substrate side through a mask.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007087342A JP2008251582A (en) | 2007-03-29 | 2007-03-29 | Method of manufacturing chip provided with adhesive layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007087342A JP2008251582A (en) | 2007-03-29 | 2007-03-29 | Method of manufacturing chip provided with adhesive layer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008251582A true JP2008251582A (en) | 2008-10-16 |
Family
ID=39976238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007087342A Pending JP2008251582A (en) | 2007-03-29 | 2007-03-29 | Method of manufacturing chip provided with adhesive layer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008251582A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278066A (en) * | 2008-04-17 | 2009-11-26 | Hitachi Chem Co Ltd | Adhesive member for semiconductor, semiconductor device and method for manufacturing semiconductor device |
JP2011155195A (en) * | 2010-01-28 | 2011-08-11 | Hitachi Chem Co Ltd | Method of manufacturing semiconductor chip with adhesive, and method of manufacturing semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332078A (en) * | 2005-05-23 | 2006-12-07 | Matsushita Electric Ind Co Ltd | Process for manufacturing semiconductor chip |
-
2007
- 2007-03-29 JP JP2007087342A patent/JP2008251582A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332078A (en) * | 2005-05-23 | 2006-12-07 | Matsushita Electric Ind Co Ltd | Process for manufacturing semiconductor chip |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278066A (en) * | 2008-04-17 | 2009-11-26 | Hitachi Chem Co Ltd | Adhesive member for semiconductor, semiconductor device and method for manufacturing semiconductor device |
JP2011155195A (en) * | 2010-01-28 | 2011-08-11 | Hitachi Chem Co Ltd | Method of manufacturing semiconductor chip with adhesive, and method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5580800B2 (en) | Laminated body and method for separating the laminated body | |
TWI664078B (en) | Mask integrated surface protection film | |
JP2005123382A (en) | Surface protection sheet and method for grinding semiconductor wafer | |
TWI382277B (en) | Photosensitive resin laminate | |
JP2006332078A (en) | Process for manufacturing semiconductor chip | |
KR101548791B1 (en) | Photosensitive resin composition for resist material, and photosensitive resin laminate | |
JP2007123404A (en) | Dicing tape and semiconductor wafer dicing method | |
JP2009033154A (en) | Method for treating semiconductor wafer | |
TWI631608B (en) | Mask integrated surface protection tape | |
TWI649798B (en) | Mask integrated surface protection tape | |
JP2019087681A (en) | Method for manufacturing semiconductor chip | |
KR20120084194A (en) | Method for preparing semiconductor package and die for semiconductor package | |
TW201923862A (en) | Method for producing semiconductor chips | |
JP2010174067A (en) | Pressure-sensitive adhesive tape for surface protection | |
JP2004146761A (en) | Protective structure for semiconductor wafer, protective method for semiconductor wafer, lamination protecting sheet used for the same, and method for processing semiconductor wafer | |
JP2008251582A (en) | Method of manufacturing chip provided with adhesive layer | |
JP7030450B2 (en) | How to form a resist pattern | |
JP2007036129A (en) | Semiconductor device and method for manufacturing the same | |
KR102390526B1 (en) | A sealing body manufacturing method, and a laminate | |
JP2007036129A5 (en) | ||
US9905452B2 (en) | Method of forming mask pattern, method of processing substrate, and method of fabricating element chips | |
CN111316164A (en) | Photosensitive resin laminate and method for producing resist pattern | |
EP1688793A1 (en) | Thick film or ultrathick film responsive chemical amplification type photosensitive resin composition | |
JP2008078250A (en) | Manufacturing method of wiring board | |
WO2020129845A1 (en) | Positive dry film resist and etching method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091001 |
|
A977 | Report on retrieval |
Effective date: 20100927 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |