JP2008250141A - Exposure method of exposure apparatus, and exposure apparatus - Google Patents

Exposure method of exposure apparatus, and exposure apparatus Download PDF

Info

Publication number
JP2008250141A
JP2008250141A JP2007093367A JP2007093367A JP2008250141A JP 2008250141 A JP2008250141 A JP 2008250141A JP 2007093367 A JP2007093367 A JP 2007093367A JP 2007093367 A JP2007093367 A JP 2007093367A JP 2008250141 A JP2008250141 A JP 2008250141A
Authority
JP
Japan
Prior art keywords
line width
exposure
resist
substrate
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007093367A
Other languages
Japanese (ja)
Inventor
Taiji Terachi
耐志 寺地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2007093367A priority Critical patent/JP2008250141A/en
Publication of JP2008250141A publication Critical patent/JP2008250141A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a wiring pattern having a desired line width without measuring a film thickness distribution of a resist. <P>SOLUTION: When the resist applied onto a substrate having a thin film formed thereon is scanned and exposed by an exposure device 80 controlled to be turned on/off by image data and then a thin film pattern having a desired line width is formed by development and etching, a temperature of the substrate F at the time of prebaking is measured by a baking temperature measuring instrument 102, and a resist sensitivity to the measured temperature of the substrate is calculated in accordance with a relation between substrate temperatures at the time of prebaking and resist sensitivities, and a line width correction amount after etching for the calculated resist sensitivity is determined in accordance with a preliminarily obtained relation between exposures for line widths after etching and resist sensitivities, and a set exposure of the exposure device 80 for the desired line width is corrected by the determined line width correction amount. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、レジストが塗布された薄膜形成基板をプリベークし、プリベーク後の基板を、画像データによりオンオフ制御される露光機により走査露光した後、現像、ポストベークし、さらにエッチングを行って、残された部分の薄膜により基板上に所望の線幅のパターンを形成する露光装置における露光方法及び露光装置。   In the present invention, a thin film-formed substrate coated with a resist is pre-baked, and the pre-baked substrate is subjected to scanning exposure with an exposure machine controlled on and off by image data, and then developed, post-baked, further etched, and then left. An exposure method and an exposure apparatus in an exposure apparatus for forming a pattern having a desired line width on a substrate by using a thin film of the portion formed.

FPD、例えばLCDのTFTアレイの製造プロセスでは、図20に示すように、洗浄(ガラス基板の洗浄の他、フォトリソグラフィプロセス中の基板洗浄を含む。)→成膜(ゲート金属スパッタ、ゲート絶縁膜/a−Si膜/N+型a−Si膜CVD、ソース・ドレイン電極スパッタ、保護膜CVD、透明電極スパッタ)→フォトリソグラフィ(ゲート電極・配線、アイランド、ソース・ドレイン電極、保護膜、透明電極)→エッチング(フォトリソグラフィプロセス中のエッチング、チャネルエッチング)の一連の工程を数回繰り返して行われる(非特許文献1参照)。 In the manufacturing process of the TFT array of FPD, for example, LCD, as shown in FIG. 20, cleaning (including glass substrate cleaning and substrate cleaning during photolithography process) → film formation (gate metal sputtering, gate insulating film) / A-Si film / N + type a-Si film CVD, source / drain electrode sputtering, protective film CVD, transparent electrode sputtering) → photolithography (gate electrode / wiring, island, source / drain electrode, protective film, transparent electrode) ) → etching (etching during photolithography process, channel etching) is repeated several times (see Non-Patent Document 1).

ここで、回路パターンを形成するフォトリソグラフィプロセスは、図20及び図21に示すように、パターンニングしようとする下地の薄膜2が形成された(成膜された)基板(半導体ではウエハ、FPDではガラス基板)1を洗浄した後(洗浄工程)、レジスト(フォトレジスト)3を塗布し(レジスト塗布工程)プリベークして乾燥、固化させる(プリベーク工程)。ここで、フォトレジスト3が塗布されプリベークされた基板1を基板(レジスト塗布薄膜形成基板)Fという。   Here, as shown in FIGS. 20 and 21, the photolithography process for forming the circuit pattern is a substrate on which the underlying thin film 2 to be patterned is formed (wafer for a semiconductor, for a FPD). After the glass substrate 1 is cleaned (cleaning process), a resist (photoresist) 3 is applied (resist coating process), prebaked, dried, and solidified (prebaking process). Here, the substrate 1 on which the photoresist 3 is applied and prebaked is referred to as a substrate (resist-coated thin film forming substrate) F.

次に、基板Fに対して、露光機によりレジスト3上に二次元のパターン形状を露光し、レジスト3に潜像を形成する(露光工程)。   Next, the substrate F is exposed to a two-dimensional pattern shape on the resist 3 by an exposure machine to form a latent image on the resist 3 (exposure process).

次に、露光された部分を現像液により溶かして、レジスト3をパターンニングする(現像工程)。これをポストべークで固めレジスト3と基板1との密着性を上げ(ポストベーク工程)、エッチングのマスクとなるレジストパターンを形成する(エッチング耐性を持たせる)。   Next, the exposed portion is melted with a developer, and the resist 3 is patterned (development process). This is hardened by post-baking to improve the adhesion between the resist 3 and the substrate 1 (post-baking step), and a resist pattern serving as an etching mask is formed (providing etching resistance).

次に、エッチングプロセスで下地膜である薄膜2を溶解(ウェットエッチング)、又はプラズマで削り取る(ドライエッチング)ことにより薄膜2をパターンニングする(エッチング工程)。   Next, the thin film 2 which is a base film is melt | dissolved (wet etching) by an etching process, or the thin film 2 is patterned by etching (dry etching) with plasma (etching process).

この後、レジスト3を剥離し、パターンが形成された基板(パターン形成基板)Faを得る。   Thereafter, the resist 3 is peeled off to obtain a substrate (pattern forming substrate) Fa on which a pattern is formed.

なお、エッチング処理後の薄膜2の線幅(薄膜パターン)に対し、レジスト3の剥離処理を行っても薄膜2の線幅(薄膜パターン)は変化しない。すなわち、薄膜2の線幅は、エッチング処理後に決定される。   It should be noted that the line width (thin film pattern) of the thin film 2 does not change even if the resist 3 is stripped with respect to the line width (thin film pattern) of the thin film 2 after the etching process. That is, the line width of the thin film 2 is determined after the etching process.

ところで、露光機によりレジストに二次元のパターン形状を露光する際、レジストの膜厚にばらつきがあると、パターンの線幅が設定線幅(所望の線幅)にならないという問題が指摘されている(特許文献1)。   By the way, when exposing a two-dimensional pattern shape to a resist with an exposure machine, there is a problem that the line width of the pattern does not become the set line width (desired line width) if the resist film thickness varies. (Patent Document 1).

この問題を解決するために、特許文献1に係る技術には、マスクのパターンを投影光学系によりレジストが塗布された基板上に投影し、マスクと基板を順次走査することによりパターンを形成する露光装置において、露光量設定手段が基板上のレジストの膜厚分布に従い適正露光量f(x)を求め、露光量制御手段で各位置xにおいて、露光量f(x)を満たすようにショット毎の照度L(x)を調整し、解像不良、線幅を補正することができると開示されている。   In order to solve this problem, in the technique according to Patent Document 1, a mask pattern is projected onto a substrate coated with a resist by a projection optical system, and the mask and the substrate are sequentially scanned to form a pattern. In the apparatus, the exposure amount setting means obtains an appropriate exposure amount f (x) according to the resist film thickness distribution on the substrate, and the exposure amount control means at each position x satisfies the exposure amount f (x). It is disclosed that the illuminance L (x) can be adjusted to correct the resolution failure and the line width.

しかしながら、この技術では、ショット毎の露光量調整となるため、ショットつなぎ部での線幅に変動が起きる。また、露光量以外での補正、入力画像データ上での線幅補正には高価なマスク交換が必要である。   However, in this technique, since the exposure amount is adjusted for each shot, the line width at the shot connecting portion varies. Further, expensive mask replacement is required for correction other than the exposure amount and line width correction on the input image data.

高価なマスクを利用しない露光機として、デジタル・マイクロミラー・デバイス(DMD)等の空間光変調素子を利用して走査露光する露光装置(デジタル露光装置)が提案されている(特許文献2参照)。DMDは、SRAMセル(メモリセル)の上に格子状に配列された多数のマイクロミラーを揺動可能な状態で配置したものであり、各マイクロミラーの表面には、アルミニウム等の反射率の高い材料が蒸着されている。SRAMセルに画像データに従ったデジタル信号が書き込まれると、その信号に応じて各マイクロミラーが所定方向に傾斜し、その傾斜状態に従って光ビームがオンオフ制御されてレジストに導かれ、配線パターンが露光記録される。   As an exposure machine that does not use an expensive mask, an exposure apparatus (digital exposure apparatus) that performs scanning exposure using a spatial light modulation element such as a digital micromirror device (DMD) has been proposed (see Patent Document 2). . The DMD has a large number of micromirrors arranged in a lattice on an SRAM cell (memory cell) in a swingable state. The surface of each micromirror has a high reflectivity such as aluminum. Material is deposited. When a digital signal according to the image data is written to the SRAM cell, each micromirror is tilted in a predetermined direction according to the signal, and the light beam is controlled to be turned on / off according to the tilted state and guided to the resist, and the wiring pattern is exposed. To be recorded.

上記の特許文献1には、レジストの膜厚分布に従い適正露光量を定めることで線幅を補正することが記載されているが、ベーク工程(プリベーク工程とポストベーク工程)が、最終的なパターンの線幅について影響を与える点については何も開示されていない。   In the above-mentioned Patent Document 1, it is described that the line width is corrected by determining an appropriate exposure amount in accordance with the resist film thickness distribution, but the baking process (pre-baking process and post-baking process) is a final pattern. Nothing is disclosed about the point that affects the line width.

ベーク工程では、ベーク装置内でのベーク時における基板内温度ムラが±3℃以内程度が要求されている(非特許文献1)。   In the baking process, it is required that the temperature irregularity in the substrate at the time of baking in the baking apparatus is within about ± 3 ° C. (Non-patent Document 1).

この温度ムラの要因並びに温度ムラの低減技術として、ベーク炉内への導入空気量の均一化を図るための空気導入路開口長の一定化設定技術が提案されている(特許文献3)。   As a technique for reducing the temperature unevenness and the temperature unevenness, a technique for setting the air introduction path opening length constant to make the amount of air introduced into the baking furnace uniform has been proposed (Patent Document 3).

この特許文献3には、ホットプレート上に基板を載せる、あるいはベーク後の基板を前記ホットプレートから剥離するための基板支持ピンを前記ホットプレートの載置面の表面から出し入れするために前記ホットプレートに垂直方向の貫通孔が形成され、前記貫通孔に前記基板支持ピンが貫通された状態で当該基板支持ピンが水平方向に移動可能に構成されたベーク炉が開示され、前記基板支持ピンと前記貫通孔との無理な接触によるパーティクルの前記ベーク炉内での発生を回避する技術も記載されている。   In this Patent Document 3, the hot plate is used to put a substrate support pin on the hot plate or to remove a substrate support pin for peeling the substrate after baking from the hot plate from the surface of the mounting surface of the hot plate. A baking furnace is disclosed in which a vertical through hole is formed, and the substrate support pin is movable in a horizontal direction in a state where the substrate support pin passes through the through hole, and the substrate support pin and the through hole are disclosed. There is also described a technique for avoiding generation of particles in the baking furnace due to excessive contact with holes.

基板のたわみを原因とするベーク中の温度ムラを抑制するために、ピンで基板を保持するのではなく、ホットプレートの載置面表面に形成したガラス粗面で基板を保持してたわみが発生しないようにし、ホットプレートと基板との間隔を等間隔に維持する技術が開示されている(特許文献4)。   In order to suppress temperature unevenness during baking due to substrate deflection, the substrate is held by the rough glass surface formed on the surface of the hot plate, instead of holding the substrate by pins. A technique for keeping the distance between the hot plate and the substrate equal is disclosed (Patent Document 4).

特開平7−29810号公報JP-A-7-29810 特開2005−266779号公報Japanese Patent Laying-Open No. 2005-266779 特開平8−313855号公報JP-A-8-313855 特開2000−77318号公報JP 2000-77318 A 半導体・液晶ディスプレイフォトリソグラフィ技術ハンドブック、リアライズ理工センター/リアライズAT株式会社発行、2006年1月31日発刊、P448Semiconductor / Liquid Crystal Display Photolithography Technology Handbook, published by Realize Science Center / Realize AT Co., Ltd., published on January 31, 2006, P448

ベーク時において、基板上の温度ムラを抑制するためには、ホットプレート内の発熱部の配置を考慮する必要がある。   In order to suppress temperature unevenness on the substrate during baking, it is necessary to consider the arrangement of the heat generating portions in the hot plate.

しかしながら、温度ムラを少なくしようとすると、ベーク装置の構成が複雑かつ高価となる。   However, if the temperature unevenness is to be reduced, the structure of the baking apparatus becomes complicated and expensive.

この発明はこのような課題を考慮してなされたものであり、所望の線幅の配線パターンを形成することを可能とする露光装置における露光方法及び露光装置を提供することを目的とする。   The present invention has been made in consideration of such problems, and an object thereof is to provide an exposure method and an exposure apparatus in an exposure apparatus that can form a wiring pattern having a desired line width.

この発明に係る露光装置における露光方法は、レジストが塗布された薄膜形成基板をプリベークし、プリベーク後の基板を、画像データによりオンオフ制御される露光機により走査露光した後、現像、ポストベークし、さらにエッチングを行って、残された部分の薄膜により基板上に所望の線幅のパターンを形成する露光装置における露光方法において、下記の特徴(1)〜(3)を有する。   The exposure method in the exposure apparatus according to the present invention pre-bakes a thin film-formed substrate coated with a resist, scans and exposes the pre-baked substrate with an exposure machine controlled on and off by image data, and then develops and post-bakes, Further, the exposure method in the exposure apparatus that forms a pattern with a desired line width on the substrate with the remaining thin film by performing etching has the following features (1) to (3).

(1)プリベーク時において前記基板の温度を測定する温度測定ステップと、予め求めておいた、プリベーク時の基板温度とレジスト感度との関係から、測定した前記基板の温度に対するレジスト感度を算出するレジスト感度算出ステップと、予め求めておいた、現像後又はエッチング後の線幅に対する露光量とレジスト感度との関係から、算出した前記レジスト感度に対する現像後又はエッチング後の線幅補正量を決定する線幅補正量決定ステップと、決定した線幅補正量により、前記所望の線幅とするための前記露光機の設定露光量を補正する露光量補正ステップと、を有することを特徴とする。   (1) A resist for calculating a resist sensitivity with respect to the measured temperature of the substrate from a temperature measurement step for measuring the temperature of the substrate during pre-baking and a relationship between the substrate temperature during pre-baking and the resist sensitivity obtained in advance. A line for determining a line width correction amount after development or after etching with respect to the calculated resist sensitivity, based on the relationship between the sensitivity calculation step and the exposure amount obtained in advance with respect to the line width after development or after etching and the resist sensitivity. A width correction amount determining step; and an exposure amount correcting step of correcting a set exposure amount of the exposure device to obtain the desired line width based on the determined line width correction amount.

(2)ポストベーク時において前記基板の温度を測定する温度測定ステップと、予め求めておいた、ポストベーク時の基板温度とレジストテーパ角との関係から、測定した前記基板の温度に対するレジストテーパ角を算出するレジストテーパ角算出ステップと、予め求めておいた、エッチング後の線幅に対する前記レジストテーパ角とレジスト線幅との関係から、算出した前記レジストテーパ角に対するエッチング後の線幅補正量を決定する線幅補正量決定ステップと、決定した線幅補正量により、前記所望の線幅とするための前記露光機の設定露光量を補正する露光量補正ステップと、を有することを特徴とする。   (2) A temperature measuring step for measuring the temperature of the substrate during post-baking, and a previously determined relationship between the substrate temperature during post-baking and the resist taper angle, the resist taper angle with respect to the measured substrate temperature From the relationship between the resist taper angle and the resist line width with respect to the line width after etching, the resist taper angle calculation step for calculating A step of determining a line width correction amount to be determined; and an exposure amount correction step of correcting a set exposure amount of the exposure apparatus to obtain the desired line width based on the determined line width correction amount. .

(3)なお、上記の特徴(1)又は(2)を有する発明において、前記露光機の設定露光量の補正は、前記画像データ又は前記露光機の露光量により補正することができる。   (3) In the invention having the above feature (1) or (2), the set exposure amount of the exposure device can be corrected by the image data or the exposure amount of the exposure device.

この発明に係る露光装置は、レジストが塗布された薄膜形成基板をプリベークし、プリベーク後の基板を、画像データによりオンオフ制御される露光機により走査露光した後、現像、ポストベークし、さらにエッチングを行って、残された部分の薄膜により基板上に所望の線幅のパターンを形成する露光装置において、以下の特徴(4)〜(6)を有する。   The exposure apparatus according to the present invention pre-bakes a thin film-formed substrate coated with a resist, scans and exposes the pre-baked substrate with an exposure machine controlled on and off according to image data, and then develops, post-bakes, and further etches the substrate. An exposure apparatus that performs a pattern with a desired line width on the substrate by using the remaining thin film has the following characteristics (4) to (6).

(4)プリベーク時において前記基板の温度を測定する温度測定器と、予め求めておいた、プリベーク時の基板温度とレジスト感度との関係から、測定した前記基板の温度に対するレジスト感度を算出するレジスト感度算出手段と、予め求めておいた、現像後又はエッチング後の線幅に対する露光量とレジスト感度との関係から、算出した前記レジスト感度に対する現像後又はエッチング後の線幅補正量を決定する線幅補正量決定手段と、決定した線幅補正量により、前記所望の線幅とするための前記露光機の設定露光量を補正する露光量補正手段と、を有することを特徴とする。   (4) A temperature measuring device that measures the temperature of the substrate during pre-baking, and a resist that calculates the resist sensitivity with respect to the measured temperature of the substrate from the relationship between the substrate temperature during pre-baking and the resist sensitivity that has been obtained in advance. A line for determining a line width correction amount after development or after etching with respect to the calculated resist sensitivity, based on the relationship between the sensitivity calculation means and the exposure amount obtained in advance with respect to the line width after development or after etching and the resist sensitivity. A width correction amount determination unit; and an exposure amount correction unit that corrects a set exposure amount of the exposure device to obtain the desired line width based on the determined line width correction amount.

(5)ポストベーク時において前記基板の温度を測定する温度測定器と、予め求めておいた、ポストベーク時の基板温度とレジストテーパ角との関係から、測定した前記基板の温度に対するレジストテーパ角を算出するレジストテーパ角算出手段と、予め求めておいた、エッチング後の線幅に対する前記レジストテーパ角とレジスト線幅との関係から、算出した前記レジストテーパ角に対するエッチング後の線幅補正量を決定する線幅補正量決定手段と、決定した線幅補正量により、前記所望の線幅とするための前記露光機の設定露光量を補正する露光量補正手段と、を有することを特徴とする。   (5) A temperature measuring device for measuring the temperature of the substrate during post-baking, and a previously determined relationship between the substrate temperature during post-baking and the resist taper angle, the resist taper angle with respect to the measured substrate temperature From the relationship between the resist taper angle and the resist line width obtained in advance and the resist taper angle and the resist line width with respect to the line width after etching, a line width correction amount after etching with respect to the calculated resist taper angle is calculated. A line width correction amount determining unit to be determined; and an exposure amount correcting unit for correcting a set exposure amount of the exposure apparatus to obtain the desired line width based on the determined line width correction amount. .

(6)上記の特徴(4)又は(5)を有する発明において、前記露光機の設定露光量の補正は、前記画像データ又は前記露光機の露光量により補正することができる。   (6) In the invention having the above feature (4) or (5), the set exposure amount of the exposure device can be corrected by the image data or the exposure amount of the exposure device.

なお、露光機として、DMD等の空間光変調素子を利用して走査露光する露光装置(デジタル露光装置)の他、光偏向器を利用して走査露光する露光装置を用いることができる。光偏向器を利用する場合には、前記露光量補正ステップでは、前記基板上の場所に応じて、光偏向器により偏向される光ビームの強度を補正する。光偏向器としては、回転多面鏡、ガルバノメータミラーを採用することができる。   As an exposure apparatus, an exposure apparatus that performs scanning exposure using an optical deflector can be used in addition to an exposure apparatus (digital exposure apparatus) that performs scanning exposure using a spatial light modulator such as DMD. When an optical deflector is used, in the exposure amount correction step, the intensity of the light beam deflected by the optical deflector is corrected according to the location on the substrate. As the optical deflector, a rotating polygon mirror or a galvanometer mirror can be adopted.

この発明によれば、プリベーク温度又はポストベーク温度を測定することにより、基板上に、所望の線幅の配線パターンを形成することができる。   According to the present invention, a wiring pattern having a desired line width can be formed on a substrate by measuring the pre-bake temperature or the post-bake temperature.

まず、露光のために高価なマスクが不要な露光装置の例について説明する。図1は、この発明の一実施形態に係る露光方法及び露光装置が適用された露光装置10を示す。   First, an example of an exposure apparatus that does not require an expensive mask for exposure will be described. FIG. 1 shows an exposure apparatus 10 to which an exposure method and an exposure apparatus according to an embodiment of the present invention are applied.

露光装置10は、複数の脚部12によって支持された定盤14を備え、この定盤14上には、2本のガイドレール16を介して露光ステージ18が矢印方向に往復移動可能に設置される。露光ステージ18には、図21に示した、薄膜2が成膜された基板1にレジスト3が塗布されプリベークされた矩形状の基板(レジスト塗布薄膜形成基板)Fが吸着保持される。   The exposure apparatus 10 includes a surface plate 14 supported by a plurality of legs 12, and an exposure stage 18 is installed on the surface plate 14 through two guide rails 16 so as to be reciprocally movable in the direction of the arrow. The On the exposure stage 18, a rectangular substrate (resist-coated thin film forming substrate) F obtained by applying the resist 3 to the substrate 1 on which the thin film 2 is formed and prebaking as shown in FIG.

定盤14の中央部には、ガイドレール16を跨ぐようにして門型のコラム20が設置される。このコラム20の一方の側部には、露光ステージ18に対する基板Fの装着位置を検出するCCDカメラ22a及び22bが固定され、コラム20の他方の側部には、基板Fに対して画像を露光記録する複数の露光ヘッド24a〜24jが位置決め保持されたスキャナ26が固定される。露光ヘッド24a〜24jは、基板Fの走査方向(露光ステージ18の移動方向)と直交する方向に2列で千鳥状に配列される。CCDカメラ22a、22bには、ロッドレンズ62a、62bを介してストロボ64a、64bが装着される。ストロボ64a、64bは、基板Fを感光することのない赤外光からなる照明光をCCDカメラ22a、22bの撮像域に照射する。   A gate-shaped column 20 is installed at the center of the surface plate 14 so as to straddle the guide rail 16. CCD cameras 22a and 22b for detecting the mounting position of the substrate F with respect to the exposure stage 18 are fixed to one side of the column 20, and an image is exposed to the substrate F on the other side of the column 20. A scanner 26 in which a plurality of exposure heads 24a to 24j to be recorded are positioned and held is fixed. The exposure heads 24a to 24j are arranged in a staggered pattern in two rows in a direction orthogonal to the scanning direction of the substrate F (the moving direction of the exposure stage 18). Strobes 64a and 64b are attached to the CCD cameras 22a and 22b via rod lenses 62a and 62b. The strobes 64a and 64b irradiate the imaging areas of the CCD cameras 22a and 22b with illumination light composed of infrared light that does not expose the substrate F.

定盤14の端部には、露光ステージ18の移動方向と直交する方向に延在するガイドテーブル66が装着されており、このガイドテーブル66には、露光ヘッド24a〜24jから出力された光ビーム(レーザビーム)Lの露光量を検出するフォトセンサ68が矢印x方向に移動可能に配設される。   A guide table 66 extending in a direction orthogonal to the moving direction of the exposure stage 18 is attached to the end of the surface plate 14, and the light beams output from the exposure heads 24a to 24j are mounted on the guide table 66. A photosensor 68 for detecting the exposure amount of the (laser beam) L is disposed so as to be movable in the arrow x direction.

図2は、各露光ヘッド24a〜24jの構成を示す。露光ヘッド24a〜24jには、例えば、光源ユニット28a〜28jを構成する複数の半導体レーザから出力された光ビームLが合波され光ファイバ30を介して導入される。光ビームLが導入された光ファイバ30の出射端には、ロッドレンズ32、反射ミラー34及びデジタル・マイクロ・ミラーデバイス(DMD)36が順に配列される。   FIG. 2 shows the configuration of each of the exposure heads 24a to 24j. For example, light beams L output from a plurality of semiconductor lasers constituting the light source units 28 a to 28 j are combined and introduced into the exposure heads 24 a to 24 j through the optical fiber 30. A rod lens 32, a reflection mirror 34, and a digital micro mirror device (DMD) 36 are arranged in order at the exit end of the optical fiber 30 into which the light beam L is introduced.

DMD36は、図3に示すように、SRAMセル(メモリセル)38の上に格子状に配列された多数のマイクロミラー40(露光記録素子)を揺動可能な状態で配置したものであり、各マイクロミラー40の表面には、アルミニウム等の反射率の高い材料が蒸着されている。SRAMセルにDMDコントローラ42から描画データに従ったデジタル信号が書き込まれると、その信号に応じて各マイクロミラー40が所定方向に傾斜し、その傾斜状態に従って光ビームLのオンオフ状態が実現される。   As shown in FIG. 3, the DMD 36 includes a large number of micromirrors 40 (exposure recording elements) arranged in a lattice on an SRAM cell (memory cell) 38 in a swingable state. A material having high reflectivity such as aluminum is deposited on the surface of the micromirror 40. When a digital signal according to the drawing data is written from the DMD controller 42 to the SRAM cell, each micromirror 40 is tilted in a predetermined direction according to the signal, and the on / off state of the light beam L is realized according to the tilted state.

オンオフ状態が制御されたDMD36によって反射された光ビームLの射出方向には、拡大光学系である第1結像光学レンズ44、46、DMD36の各マイクロミラー40に対応して多数のレンズを配設したマイクロレンズアレー48、ズーム光学系である第2結像光学レンズ50、52が順に配列される。なお、マイクロレンズアレー48の前後には、迷光を除去するとともに、光ビームLを所定の径に調整するためのマイクロアパーチャアレー54、56が配設される。   In the emission direction of the light beam L reflected by the DMD 36 whose on / off state is controlled, a large number of lenses are arranged in correspondence with the first imaging optical lenses 44 and 46 that are the magnifying optical system and the micromirrors 40 of the DMD 36. The provided microlens array 48 and second imaging optical lenses 50 and 52 which are zoom optical systems are sequentially arranged. Before and after the microlens array 48, microaperture arrays 54 and 56 for removing stray light and adjusting the light beam L to a predetermined diameter are disposed.

露光ヘッド24a〜24jを構成するDMD36は、図4及び図5に示すように、高い解像度を実現すべく、露光ヘッド24a〜24jの移動方向に対して所定角度傾斜した状態に設定される。すなわち、DMD36を基板Fの走査方向(矢印y方向)に対して傾斜させることで、DMD36を構成するマイクロミラー40の配列方向に対する間隔mよりも基板Fの走査方向と直交する方向(矢印x方向)の間隔Δxを狭くし、解像度を高く設定することができる。実際上、画像データを構成する1画素を複数のマイクロミラー40により露光形成するように構成される。   As shown in FIGS. 4 and 5, the DMD 36 constituting the exposure heads 24 a to 24 j is set in a state inclined at a predetermined angle with respect to the moving direction of the exposure heads 24 a to 24 j in order to achieve high resolution. That is, by inclining the DMD 36 with respect to the scanning direction of the substrate F (arrow y direction), a direction (arrow x direction) orthogonal to the scanning direction of the substrate F with respect to the interval m with respect to the arrangement direction of the micromirrors 40 constituting the DMD 36. ) Can be narrowed and the resolution can be set high. In practice, one pixel constituting the image data is exposed and formed by a plurality of micromirrors 40.

なお、図5に示すように、走査方向(矢印y方向)の同一の走査線57上に複数のマイクロミラー40が配置されており、基板Fには、これらの複数のマイクロミラー40によって略同一位置に導かれた光ビームLにより画像が多重露光される。これにより、マイクロミラー40間の露光量のむらが平均化される。また、各露光ヘッド24a〜24jによる露光エリア58a〜58jは、露光ヘッド24a〜24j間の継ぎ目が生じることのないよう、矢印x方向に重畳するように設定される。   As shown in FIG. 5, a plurality of micromirrors 40 are arranged on the same scanning line 57 in the scanning direction (arrow y direction), and the substrate F is substantially the same by the plurality of micromirrors 40. The image is subjected to multiple exposure by the light beam L guided to the position. Thereby, the unevenness of the exposure amount between the micromirrors 40 is averaged. In addition, the exposure areas 58a to 58j by the exposure heads 24a to 24j are set so as to overlap in the direction of the arrow x so that there is no joint between the exposure heads 24a to 24j.

ここで、DMD36を構成する各マイクロミラー40を介して基板Fに導かれる光ビームLの露光量は、例えば、図6に示すように、露光ヘッド24a〜24jの配列方向である矢印x方向に各DMD36の反射率、光学系等に起因するローカリティを有している。このようなローカリティのある状態において、図7に示すように、複数のマイクロミラー40により反射された合成露光量の少ない光ビームLを用いて基板Fに画像を露光記録した場合と、合成露光量の多い光ビームLを用いて基板Fに画像を露光記録した場合とでは、感光材料である基板Fが所定の状態に感光する閾値をthとすると、画像の矢印x方向の幅W1、W2が異なる不具合が生じてしまう。また、図21に示すように、露光された基板Fに対して、さらに、現像処理、エッチング処理、剥離処理の各処理を行う場合、光ビームLの露光量のローカリティの影響に加えて、レジストの塗布むら、現像処理むら、エッチング処理むら、剥離処理むら等に起因する線幅(画像の幅)の変動が発生する。   Here, the exposure amount of the light beam L guided to the substrate F through each micromirror 40 constituting the DMD 36 is, for example, in the direction of the arrow x, which is the arrangement direction of the exposure heads 24a to 24j, as shown in FIG. Each DMD 36 has locality due to the reflectivity, optical system, and the like. In such a state of locality, as shown in FIG. 7, when the image is exposed and recorded on the substrate F using the light beam L with a small combined exposure amount reflected by the plurality of micromirrors 40, and the combined exposure amount In the case where an image is exposed and recorded on the substrate F using a light beam L having a large amount of light, if the threshold value at which the substrate F, which is a photosensitive material, is exposed to a predetermined state is th, the widths W1 and W2 of the image in the arrow x direction are A different problem will occur. In addition, as shown in FIG. 21, in the case where each of the development process, the etching process, and the peeling process is further performed on the exposed substrate F, in addition to the influence of the locality of the exposure amount of the light beam L, the resist Variation in line width (image width) due to uneven coating, development unevenness, etching unevenness, peeling unevenness, etc. occurs.

そこで、上記の各変動要因を考慮して、基板Fに1画素を形成するために用いるマイクロミラー40の枚数をマスクデータを用いて設定制御することにより、図8に示すように、基板Fの最終的な剥離処理まで考慮して形成されるパターンの矢印x方向の線幅W1を位置によらず一定(所望の線幅)となるように制御できる。   Therefore, in consideration of the above variation factors, the number of micromirrors 40 used for forming one pixel on the substrate F is set and controlled using mask data, so that the substrate F can be formed as shown in FIG. The line width W1 in the direction of the arrow x of the pattern formed in consideration of the final peeling process can be controlled to be constant (desired line width) regardless of the position.

図9は、このような制御を行うための機能を有した露光装置10に係る制御回路90のブロック図である。   FIG. 9 is a block diagram of a control circuit 90 related to the exposure apparatus 10 having a function for performing such control.

図9において、制御回路90は、基板Fに露光記録される画像データ(イメージとして画素が縦横に並んだラスタデータ)を入力する画像データ入力部70と、入力された二次元の画像データを記憶するフレームメモリ72と、フレームメモリ72に記憶された画像データを露光ヘッド24a〜24jを構成するDMD36のマイクロミラー40のサイズ及び配置に応じた高解像度に変換する解像度変換部74と、解像度の変換された画像データを各マイクロミラー40に割り当てて出力データ(ミラーデータ又はフレームデータともいう。:同一タイミングで、位置が対応する各画素を露光する複数のマイクロミラー40のそれぞれのオンオフ状態を規定したデータ)とする出力データ演算部76と、出力データをマスクデータ(同一タイミングで位置が対応する各画素を露光する複数のマイクロミラー40中、常時オフ状態とするマイクロミラー40を規定するデータ)に従って補正する出力データ補正部78と、補正された出力データに従ってDMD36を制御するDMDコントローラ42(露光記録素子制御手段)と、DMDコントローラ42によって制御されたDMD36を用いて、基板Fに所望の画像を露光記録する露光ヘッド24a〜24jとを備える。光源ユニット28a〜28jと露光ヘッド24a〜24jにより露光機80が構成される。   In FIG. 9, the control circuit 90 stores image data input unit 70 for inputting image data to be exposed and recorded on the substrate F (raster data in which pixels are arranged vertically and horizontally as an image), and the input two-dimensional image data. A frame memory 72, a resolution converter 74 for converting the image data stored in the frame memory 72 into a high resolution according to the size and arrangement of the micromirrors 40 of the DMD 36 constituting the exposure heads 24a to 24j, and resolution conversion The assigned image data is assigned to each micromirror 40 and output data (also referred to as mirror data or frame data. Each ON / OFF state of the plurality of micromirrors 40 that expose each pixel corresponding to the position is defined at the same timing. Data) and an output data calculation unit 76, and the output data is mask data (same type). The output data correction unit 78 corrects the data according to the corrected output data, and controls the DMD 36 according to the corrected output data. A DMD controller 42 (exposure recording element control means) that performs exposure, and exposure heads 24a to 24j that expose and record desired images on the substrate F using the DMD 36 controlled by the DMD controller 42. The light source units 28a to 28j and the exposure heads 24a to 24j constitute an exposure machine 80.

出力データ補正部78には、マスクデータを記憶するマスクデータメモリ(DMDマスクデータメモリ)82(マスクデータ記憶手段)が接続される。マスクデータは、露光走査中常時オフ状態とするマイクロミラー40を指定するデータであり、マスクデータ設定部(DMDマスクデータ設定部)86において設定される。   Connected to the output data correction unit 78 is a mask data memory (DMD mask data memory) 82 (mask data storage means) for storing mask data. The mask data is data that designates the micromirror 40 that is always turned off during exposure scanning, and is set in a mask data setting unit (DMD mask data setting unit) 86.

マスクデータ設定部86は、線幅補正量演算部110により演算された2次元の線幅補正量ΔL(x,y)に応じて、マスクするためのマイクロミラー40を決定する。   The mask data setting unit 86 determines the micromirror 40 to be masked according to the two-dimensional line width correction amount ΔL (x, y) calculated by the line width correction amount calculation unit 110.

線幅補正量演算部110では、ベーク温度測定器102(102a又は102b)により測定されたプリベーク温度分布t1(x,y)又はポストベーク温度分布t2(x,y)に基づき、線幅補正量ΔL(x,y)を算出する。   In the line width correction amount calculation unit 110, the line width correction amount is based on the pre-bake temperature distribution t1 (x, y) or the post-bake temperature distribution t2 (x, y) measured by the bake temperature measuring device 102 (102a or 102b). ΔL (x, y) is calculated.

図9の制御回路90を有する露光装置10では、一部のマイクロミラー40をマスクすることで、レジスト3に蓄積される積分露光量を調整して仕上がり線幅を補正することができる。しかし、これに限らず、図10に示す制御回路90Aのように、画像データ補正演算部100を設け、この画像データ補正演算部100により画像データを補正することで仕上がり線幅を補正することもできる。なお、図10に示す制御回路90Aにおいて、図9に示したものと対応するものには同一の符号を付けている。   In the exposure apparatus 10 having the control circuit 90 of FIG. 9, by masking a part of the micromirrors 40, the integrated exposure amount accumulated in the resist 3 can be adjusted to correct the finished line width. However, the present invention is not limited to this, and an image data correction calculation unit 100 is provided as in the control circuit 90A shown in FIG. 10, and the finished line width can be corrected by correcting the image data by the image data correction calculation unit 100. it can. In the control circuit 90A shown in FIG. 10, components corresponding to those shown in FIG.

画像データ補正演算部100では、線幅補正量演算部120により演算された2次元線幅補正量ΔL(x,y)に応じて、画像データの拡大又は縮小処理を行ってフレームメモリ72に補正処理後の画像データを記憶させる。   In the image data correction calculation unit 100, image data is enlarged or reduced according to the two-dimensional line width correction amount ΔL (x, y) calculated by the line width correction amount calculation unit 120 and corrected in the frame memory 72. The processed image data is stored.

このように露光装置10では、マイクロミラー40の一部をマスクすることでレジスト3に蓄積される積分露光量を調整して仕上がり線幅を補正すること、あるいは、画像データを補正することで仕上がり線幅を補正することができる。   As described above, the exposure apparatus 10 masks a part of the micromirror 40 to adjust the integral exposure amount accumulated in the resist 3 to correct the finished line width, or correct the image data to finish the image. The line width can be corrected.

実際上、線幅補正量演算部120では、ベーク温度測定器102により測定されたプリベーク温度分布t1(x,y)又はポストベーク温度分布t2(x,y)に基づき、線幅補正量ΔL(x,y)を算出する。   In practice, the line width correction amount calculation unit 120 uses the line width correction amount ΔL (based on the pre-bake temperature distribution t1 (x, y) or the post-bake temperature distribution t2 (x, y) measured by the bake temperature measuring device 102. x, y) is calculated.

線幅補正量演算部110、120は、より詳しくは、それぞれ、図11に示すプリベーク対応線幅補正量演算部130又は図12に示すポストベーク対応線幅補正量演算部140の構成とされる。   More specifically, each of the line width correction amount calculation units 110 and 120 is configured as a prebake corresponding line width correction amount calculation unit 130 shown in FIG. 11 or a post bake corresponding line width correction amount calculation unit 140 shown in FIG. .

図11に示すように、プリベーク対応線幅補正量演算部130は、ベーク温度測定器102から供給される二次元プリベーク温度分布t1(x,y)を記憶する二次元プリベーク温度分布データメモリ132と、予め、実験により得られたレジスト感度E0[mJ/cm2]とプリベーク温度t1との関係式感度E0=f(t1)及び測定されたプリベーク温度分布t1(x,y)から、レジスト感度分布E0(x,y)を算出するレジスト感度分布演算部134と、実験的に求めたレジスト線幅Lと露光量Eとの関係式L=h(E/E0)から現像・エッチング後の線幅分布L(x,y)を算出し、線幅補正量ΔL(x,y)を演算するエッチング後線幅分布・補正量演算部136とから構成される。 As shown in FIG. 11, the prebake-corresponding line width correction amount calculation unit 130 includes a two-dimensional prebake temperature distribution data memory 132 that stores a two-dimensional prebake temperature distribution t1 (x, y) supplied from the bake temperature measuring device 102. From the relational expression sensitivity E0 = f (t1) between the resist sensitivity E0 [mJ / cm 2 ] and the prebaking temperature t1 obtained by experiments in advance, and the measured prebaking temperature distribution t1 (x, y), the resist sensitivity distribution The line width after development / etching from the resist sensitivity distribution calculating unit 134 for calculating E0 (x, y) and the relational expression L = h (E / E0) between the resist line width L and the exposure amount E obtained experimentally The post-etching line width distribution / correction amount calculation unit 136 calculates a distribution L (x, y) and calculates a line width correction amount ΔL (x, y).

一方、図12に示すように、ポストベーク対応線幅補正量演算部140は、ベーク温度測定器102から供給されるポストベーク温度分布t2(x,y)を記憶する二次元ポストベーク温度分布データメモリ142と、予め、実験により得られたポストベーク温度t2とテーパ角θの関係式θ=g(t)及び測定されたポストベーク温度分布t2(x,y)から、テーパ角分布θ(x,y)を算出する二次元テーパ角分布演算部144と、さらにテーパ角θ、レジスト線幅Lと現像・エッチング後の線幅の関係式L=h(θ,L)より、エッチング後の線幅分布L(x,y)を算出し、線幅補正量ΔL(x,y)を演算するエッチング後線幅分布・補正量演算部146とから構成される。   On the other hand, as shown in FIG. 12, the post-bake correspondence line width correction amount calculation unit 140 stores the two-dimensional post-bake temperature distribution data storing the post-bake temperature distribution t2 (x, y) supplied from the bake temperature measuring device 102. From the memory 142, the relational expression θ = g (t) between the post-bake temperature t2 and the taper angle θ obtained by experiments in advance and the measured post-bake temperature distribution t2 (x, y), the taper angle distribution θ (x , Y), and a relational expression L = h (θ, L) between the taper angle θ, the resist line width L, and the line width after development / etching. The post-etching line width distribution / correction amount calculation unit 146 calculates a width distribution L (x, y) and calculates a line width correction amount ΔL (x, y).

図13は、基板Fの加熱装置内に配置されるベーク温度測定器102aの模式図を示している。ベーク温度測定器102aは、位置決めして載せられた基板Fを均一に加熱するためのホットプレート152aを有し、ホットプレート152aの表面又は内部に2次元的に温度測測定部である熱電対154が設けられている。熱電対154による測定温度がベーク温度分布t1(x,y)、t2(x,y)としてそれぞれ線幅補正量演算部110、120に供給される。   FIG. 13 shows a schematic diagram of a bake temperature measuring device 102a arranged in the heating device for the substrate F. FIG. The bake temperature measuring device 102a has a hot plate 152a for uniformly heating the substrate F that has been positioned and placed, and a thermocouple 154 that is a two-dimensional thermometer measuring unit on or inside the hot plate 152a. Is provided. Temperatures measured by the thermocouple 154 are supplied to the line width correction amount calculation units 110 and 120 as bake temperature distributions t1 (x, y) and t2 (x, y), respectively.

図14は、基板Fの加熱装置内に配置される他の例のベーク温度測定器102bの模式図を示している。ベーク温度測定器102bは、位置決めして載せられた基板Fを均一に加熱するためのホットプレート152bを有し、ホットプレート152bに載せられた基板Fの表面温度を2次元的に測定する赤外線温度測定器156が設けられている。赤外線温度測定器156による測定温度がベーク温度分布t1(x,y)、t2(x,y)としてそれぞれ線幅補正量演算部110、120に供給される。   FIG. 14 shows a schematic diagram of another example of the baking temperature measuring device 102b arranged in the heating apparatus for the substrate F. FIG. The bake temperature measuring device 102b has a hot plate 152b for uniformly heating the substrate F that is positioned and placed, and an infrared temperature that two-dimensionally measures the surface temperature of the substrate F placed on the hot plate 152b. A measuring device 156 is provided. Temperatures measured by the infrared temperature measuring device 156 are supplied to the line width correction amount calculation units 110 and 120 as bake temperature distributions t1 (x, y) and t2 (x, y), respectively.

以上のように構成され、かつ動作する露光装置10を利用したこの発明の具体的な実施例について説明する。   A specific embodiment of the present invention using the exposure apparatus 10 configured and operating as described above will be described.

[実施例1](プリベークに係る補正)
まず、ベーク装置にて、レジスト3が塗布された薄膜形成基板Fをプリベークし、このプリベーク時において、ベーク温度測定器102{102a及び(又は)102b}により薄膜形成基板Fの二次元面方向のプリベーク温度t1(x,y)を測定し、二次元プリベーク温度分布データメモリ132に記憶する。
[Example 1] (Correction for pre-baking)
First, the thin film forming substrate F coated with the resist 3 is pre-baked by a baking apparatus, and at the time of this pre-baking, the two-dimensional surface direction of the thin film forming substrate F is measured by the baking temperature measuring device 102 {102a and / or 102b}. The prebake temperature t 1 (x, y) is measured and stored in the two-dimensional prebake temperature distribution data memory 132.

次に、レジスト感度分布演算部134において、予め、実験により得られたレジスト感度E0[mJ/cm2]とプリベーク温度t1との関係式E0=f(t1)に対して測定されたプリベーク温度分布t1(x,y)を代入して、レジスト感度分布E0(x,y)を算出する。 Next, in the resist sensitivity distribution calculation unit 134, the pre-baking temperature distribution measured in advance with respect to the relational expression E0 = f (t1) between the resist sensitivity E0 [mJ / cm 2 ] and the pre-baking temperature t1 obtained by experiment. Substituting t1 (x, y), the resist sensitivity distribution E0 (x, y) is calculated.

図16は、レジスト(RG−300:AZ Electronic Materials 社:膜厚1.6[μm])に対するレジスト感度E0[mJ/cm2]とプリベーク温度t1[℃]との測定値の表を示し、図17は、その表の値をプロットした関係式(実験式)f(t1)の特性を示している。 FIG. 16 shows a table of measured values of resist sensitivity E0 [mJ / cm 2 ] and pre-baking temperature t1 [° C.] for a resist (RG-300: AZ Electronic Materials: film thickness 1.6 [μm]), FIG. 17 shows the characteristic of the relational expression (empirical expression) f (t1) in which the values in the table are plotted.

次いで、エッチング後線幅分布・補正量演算部136において、実験的に求めたレジスト線幅Lと露光量Eとの関係式L=h(E/E0)にレジスト感度分布E0(x,y)を代入し、現像・エッチング後の線幅分布L(x,y)を算出し、設定線幅(目標線幅、画像データによる線幅)に対する線幅補正量ΔL(x,y)を演算する。   Next, in the post-etching line width distribution / correction amount calculation unit 136, the resist sensitivity distribution E0 (x, y) is expressed by a relational expression L = h (E / E0) between the resist line width L and the exposure amount E obtained experimentally. Is substituted, the line width distribution L (x, y) after development / etching is calculated, and the line width correction amount ΔL (x, y) with respect to the set line width (target line width, line width based on image data) is calculated. .

この線幅補正量ΔL(x,y)分、画像データ補正演算部100で画像データを補正し、又はDMDマスクデータを補正し、露光装置10により基板Fを露光することで、エッチング後に所望の線幅を有する薄膜2のパターンが形成された基板Faを作製することができる。   The image data correction calculation unit 100 corrects the image data by this line width correction amount ΔL (x, y), or corrects the DMD mask data, and the exposure apparatus 10 exposes the substrate F, so that a desired value is obtained after the etching. The substrate Fa on which the pattern of the thin film 2 having a line width is formed can be manufactured.

以上説明したように実施例1によれば、レジスト3が塗布された薄膜形成基板Fをプリベークし、プリベーク後の基板Fを、画像データによりオンオフ制御される露光機80により走査露光した後、現像、ポストベークし、さらにエッチングを行って、残された部分の薄膜により基板Fa上に所望の線幅のパターンを形成する露光装置10において、ベーク温度測定器102a、102bによりプリベーク時において基板Fの温度t1(x,y)を測定し、レジスト感度分布演算部(レジスト感度算出手段)134が、予め求めておいた、プリベーク時の基板温度t1とレジスト感度との関係f(t1)から、測定した基板Fの温度t1(x,y)に対するレジスト感度を算出する。また、エッチング後線幅分布・補正量演算部(線幅補正量決定手段)136は、予め求めておいた、エッチング後の線幅Lに対する露光量Eとレジスト感度E0との関係L=h(E/E0)から、算出したレジスト感度E0に対するエッチング後の線幅補正量ΔL(x,y)を決定する。   As described above, according to the first embodiment, the thin film forming substrate F coated with the resist 3 is pre-baked, and the pre-baked substrate F is scanned and exposed by the exposure device 80 controlled to be turned on / off by image data, and then developed. In the exposure apparatus 10 that forms a pattern with a desired line width on the substrate Fa by the remaining thin film by post-baking and further etching, the baking temperature measuring devices 102a and 102b are used to pre-bake the substrate F. The temperature t1 (x, y) is measured, and the resist sensitivity distribution calculating unit (resist sensitivity calculating means) 134 measures the relationship from the relationship f (t1) between the substrate temperature t1 and the resist sensitivity at the time of pre-baking. The resist sensitivity with respect to the temperature t1 (x, y) of the substrate F is calculated. Further, the post-etching line width distribution / correction amount calculation unit (line width correction amount determining means) 136 obtains the relationship between the exposure amount E and the resist sensitivity E0 with respect to the post-etching line width L, L = h ( E / E0), the post-etching line width correction amount ΔL (x, y) for the calculated resist sensitivity E0 is determined.

露光量補正手段としてのDMDマスクデータ設定部86又は画像データ補正演算部100により、決定した線幅補正量ΔL(x,y)により、前記所望の線幅とするための露光機80の設定露光量を補正するようにしている。   Setting exposure of the exposure device 80 to obtain the desired line width based on the line width correction amount ΔL (x, y) determined by the DMD mask data setting unit 86 or the image data correction calculation unit 100 as exposure amount correction means. The amount is corrected.

このため、プリベーク時の基板Fのベーク温度を測定して、設定露光量を補正することにより、所望の線幅のパターンを有する基板Faを製作することができる。   Therefore, by measuring the baking temperature of the substrate F during pre-baking and correcting the set exposure amount, the substrate Fa having a pattern with a desired line width can be manufactured.

なお、エッチング後線幅分布・補正量演算部(線幅補正量決定手段)136は、予め求めておいた、エッチング後の線幅Lに対する露光量Eとレジスト感度E0との関係L=h(E/E0)から、算出したレジスト感度E0に対するエッチング後の線幅補正量ΔL(x,y)を決定するようにしているが、これに限らず、予め求めておいた、現像後の線幅L´に対する露光量Eとレジスト感度E0との関係L´=h´(E/E0)から、算出したレジスト感度E0に対する現像後の線幅補正量ΔL´(x,y)を決定するようにしてもよい。   Note that the post-etching line width distribution / correction amount calculation unit (line width correction amount determining means) 136 obtains the relationship between the exposure amount E and the resist sensitivity E0 with respect to the post-etching line width L, L = h ( E / E0) is used to determine the post-etching line width correction amount ΔL (x, y) for the calculated resist sensitivity E0. However, the present invention is not limited to this, and the post-development line width obtained in advance. From the relationship L ′ = h ′ (E / E0) between the exposure amount E and the resist sensitivity E0 with respect to L ′, the post-development line width correction amount ΔL ′ (x, y) with respect to the calculated resist sensitivity E0 is determined. May be.

[実施例2](ポストベークに係る補正)
まず、ベーク装置にて、レジスト3が露光現像された薄膜形成基板Fpostのポストベーク時において、ベーク温度測定器102{102a及び(又は)102b}により薄膜形成基板Fの二次元面方向のポストベーク温度t2(x,y)を測定し、二次元ポストベーク温度分布データメモリ142に記憶する。
[Example 2] (Correction for post-baking)
First, when the thin film forming substrate Fpost on which the resist 3 is exposed and developed by the baking apparatus is post-baked, the two-dimensional surface direction post-baking of the thin film forming substrate F is performed by the baking temperature measuring device 102 {102a and / or 102b}. The temperature t 2 (x, y) is measured and stored in the two-dimensional post-bake temperature distribution data memory 142.

次に、二次元テーパ角分布演算部144において、予め、実験により得られたテーパ角θとポストベーク温度t2との関係式θ=g(t2)に対して測定されたポストベーク温度分布t2(x,y)を代入して、レジストテーパ角分布θ(x,y)を算出する。   Next, in the two-dimensional taper angle distribution calculation unit 144, a post-bake temperature distribution t2 (preliminarily measured with respect to a relational expression θ = g (t2) between the taper angle θ and the post-bake temperature t2 obtained by experiment. Substituting x, y), the resist taper angle distribution θ (x, y) is calculated.

図17は、レジスト(TFR−60000 東京応化工業株式会社:膜厚2.2[μm])に対するテーパ角θ[deg]とポストベーク温度t2[℃](ポストベーク時間は130秒とした。)との測定値の表を示し、図18は、その表の値をプロットした関係式(実験式)g(t2)の特性を示している。   FIG. 17 shows a taper angle θ [deg] with respect to a resist (TFR-60000 Tokyo Ohka Kogyo Co., Ltd .: film thickness 2.2 [μm]) and a post-bake temperature t2 [° C.] (post-bake time was 130 seconds). FIG. 18 shows the characteristics of the relational expression (empirical formula) g (t2) in which the values in the table are plotted.

次いで、エッチング後線幅分布・補正量演算部146において、実験的に求めた設定線幅(レジスト線幅に対応する)Lsと現像・エッチング後の線幅Lの関係式L=h(θ,Ls)に算出したテーパ角θと設定線幅Lsとを代入し、現像・エッチング後の線幅分布L(x,y)を算出し、設定線幅Ls(目標線幅、画像データによる線幅)に対する線幅補正量ΔL(x,y)を演算する。   Next, in the post-etching line width distribution / correction amount calculation unit 146, a relational expression L = h (θ, θ, L) of the set line width (corresponding to the resist line width) Ls obtained experimentally and the post-etching / etching line width L. The calculated taper angle θ and the set line width Ls are substituted into Ls) to calculate the line width distribution L (x, y) after development and etching, and the set line width Ls (target line width, line width based on image data) ) To calculate the line width correction amount ΔL (x, y).

この線幅補正量ΔL(x,y)分、画像データ補正演算部100で画像データを補正し、又はDMDマスクデータを補正し、露光装置10により基板Fを露光することで、エッチング後に所望の線幅を有する薄膜2のパターンが形成された基板Faを作製することができる。   The image data correction calculation unit 100 corrects the image data by this line width correction amount ΔL (x, y), or corrects the DMD mask data, and the exposure apparatus 10 exposes the substrate F, so that a desired value is obtained after the etching. The substrate Fa on which the pattern of the thin film 2 having a line width is formed can be manufactured.

エッチング工程において、薄膜2上にエッチングにより形成されるパターンは、レジスト3がエッチングによる影響を受けながら、エッチング粒子が基板1上の不要部分の薄膜2を削って進む為に、薄膜の線幅2は、レジスト3の線幅の影響だけでなく、レジスト3のプロファイル(残膜量、テーパ角)の影響を受ける。   In the etching process, the pattern formed by etching on the thin film 2 has a line width 2 of the thin film because the etching particles are scraped off the unnecessary thin film 2 on the substrate 1 while the resist 3 is affected by the etching. Is affected not only by the line width of the resist 3 but also by the profile (residual film amount, taper angle) of the resist 3.

図19Aに、エッチング処理前におけるレジスト3のテーパ角θが大きい場合(右側)と小さい場合(左側)のレジストプロファイルの断面模式図を示す。   FIG. 19A is a schematic cross-sectional view of a resist profile when the taper angle θ of the resist 3 before the etching process is large (right side) and small (left side).

図19Bに、ドライエッチング後の断面模式図を示す。テーパ角θが大きい場合には、レジスト3の線幅L1と、エッチングによって作られる薄膜2の線幅L2は略等しい(L2≒L1)ことが分かる。その一方。テーパ角θが小さい場合には、レジスト2の線幅L1に対してエッチングによって作られる薄膜2の線幅L3が狭くなり(L3<L1)、配線パターンが細く形成されることが分かる。   FIG. 19B is a schematic cross-sectional view after dry etching. It can be seen that when the taper angle θ is large, the line width L1 of the resist 3 and the line width L2 of the thin film 2 formed by etching are substantially equal (L2≈L1). On the other hand. It can be seen that when the taper angle θ is small, the line width L3 of the thin film 2 formed by etching is narrower than the line width L1 of the resist 2 (L3 <L1), and the wiring pattern is formed thin.

以上説明したように上述した実施例2によれば、レジスト3が塗布された薄膜形成基板Fをプリベークし、プリベーク後の基板Fを、画像データによりオンオフ制御される露光機80により走査露光した後、現像、ポストベークし、さらにエッチングを行って、残された部分の薄膜により基板Fa上に所望の線幅のパターンを形成する露光装置10において、ベーク温度測定器102a、102bによりポストベーク時において基板Fpostの温度t2(x,y)を測定し、二次元テーパ角分布演算部(レジストテーパ角算出手段)144が、予め求めておいた、ポストベーク時の基板温度t2とレジストテーパ角θとの関係g(t2)から、測定した基板Fの温度t2(x,y)に対するレジストテーパ角θを算出する。また、エッチング後線幅分布・補正量演算部(線幅補正量決定手段)146は、予め求めておいた、エッチング後の線幅Lに対するレジストテーパ角θとレジスト線幅Lとの関係L=h(θ、L)から、算出したレジストテーパ角θに対するエッチング後の線幅補正量ΔL(x,y)を決定する。   As described above, according to the second embodiment described above, the thin film forming substrate F coated with the resist 3 is pre-baked, and the pre-baked substrate F is scanned and exposed by the exposure machine 80 that is controlled to be turned on / off by image data. Development, post-baking, and further etching are performed, and in the exposure apparatus 10 that forms a desired line width pattern on the substrate Fa with the remaining thin film, the baking temperature measuring devices 102a and 102b are used for post-baking. The temperature t2 (x, y) of the substrate Fpost is measured, and the two-dimensional taper angle distribution calculation unit (resist taper angle calculation means) 144 obtains in advance the substrate temperature t2 and resist taper angle θ during post-baking. From the relationship g (t2), the resist taper angle θ with respect to the measured temperature T2 (x, y) of the substrate F is calculated. Further, the post-etching line width distribution / correction amount calculation unit (line width correction amount determining means) 146 obtains the relationship between the resist taper angle θ with respect to the post-etching line width L and the resist line width L, L = From h (θ, L), a line width correction amount ΔL (x, y) after etching with respect to the calculated resist taper angle θ is determined.

露光量補正手段としてのDMDマスクデータ設定部86又は画像データ補正演算部100により、決定した線幅補正量ΔL(x,y)により、前記所望の線幅とするための露光機80の設定露光量を補正する。   Setting exposure of the exposure device 80 to obtain the desired line width based on the line width correction amount ΔL (x, y) determined by the DMD mask data setting unit 86 or the image data correction calculation unit 100 as exposure amount correction means. Correct the amount.

このため、ポストベーク時の基板Fのベーク温度を測定して、設定露光量を補正することにより、所望の線幅のパターンを有する基板Faを製作することができる。   For this reason, the substrate Fa having a desired line width pattern can be manufactured by measuring the baking temperature of the substrate F during post-baking and correcting the set exposure amount.

なお、上述した実施例1、2において、製造工程において基板1枚1枚について基板温度分布データを取得する手段を有し、基板1枚1枚に関する線幅を補正することも可能である。   In the first and second embodiments described above, it is also possible to have means for acquiring substrate temperature distribution data for each substrate in the manufacturing process, and to correct the line width for each substrate.

また、上述した実施例1、2において、製造工程において複数のベーク装置が存在するとき、ベーク装置ごとのベーク温度分布データt1(x,y)、t2(x,y)を取得する手段を有し、ベーク装置ごとに線幅を補正することも可能である。   In the first and second embodiments, when there are a plurality of baking apparatuses in the manufacturing process, there is a means for acquiring baking temperature distribution data t1 (x, y) and t2 (x, y) for each baking apparatus. It is also possible to correct the line width for each baking apparatus.

さらに、上述した実施例1、2において、製造工程においてTFT各レイヤ層ごとの基板熱伝導率の差によって生じるベーク温度ムラtj(x,y)を取得する手段を有し、TFT各レイヤ層ごとに線幅を補正することも可能である。   Further, in the first and second embodiments described above, there is a means for obtaining the baking temperature unevenness tj (x, y) caused by the difference in substrate thermal conductivity for each TFT layer layer in the manufacturing process, and for each TFT layer layer. It is also possible to correct the line width.

さらにまた、上述した実施例1、2において、製造工程で異なるレジストを用いたとき、各レジストごとにプリベーク温度t1とレジスト感度との関係式E0=f(f)、ポストベーク温度t2とテーパ角θ関係式θ=g(t)、線幅Lと露光量Eの関係式L=h(E/E0)から線幅を補正することも可能である。   Furthermore, in the first and second embodiments, when different resists are used in the manufacturing process, the relational expression E0 = f (f) between the pre-baking temperature t1 and the resist sensitivity for each resist, the post-baking temperature t2, and the taper angle. It is also possible to correct the line width from the θ relational expression θ = g (t) and the relational expression L = h (E / E0) between the line width L and the exposure amount E.

以上説明したように上述した実施形態によれば、以下の効果が達成される。   As described above, according to the embodiment described above, the following effects are achieved.

(1)予めベーク温度による線幅変動を予測した露光をすることによって、パターン線幅バラつきを低減することで歩留まりが向上できる。 (1) The yield can be improved by reducing the variation in the pattern line width by performing the exposure in which the line width variation due to the baking temperature is predicted in advance.

(2)予め複数のベーク装置固有の温度ムラによる線幅変動を予測することで、ベーク装置によらず温度ムラが原因でおこるパターン線幅バラつきを低減することで歩留まりが向上できる。 (2) The yield can be improved by predicting the line width variation due to the temperature unevenness unique to the plurality of baking apparatuses in advance, thereby reducing the pattern line width variation caused by the temperature unevenness regardless of the baking apparatus.

(3)TFT各レイヤ層ごとの基板熱伝導率の差によって生じる基板温度ムラによる線幅変動を予測することで、パターン線幅バラつきを低減することで歩留まりが向上できる。 (3) By predicting the line width variation due to the substrate temperature unevenness caused by the difference in substrate thermal conductivity for each layer of TFT, the yield can be improved by reducing the variation in the pattern line width.

(4)各種レジスト特有のベーク温度に対する感度変動、テーパー角変動による線幅変動を予測することでパターン線幅バラつきを低減することで歩留まりが向上できる。 (4) Yield can be improved by reducing variation in pattern line width by predicting line width fluctuation due to fluctuations in sensitivity and taper angle with respect to baking temperatures peculiar to various resists.

(5)ベーク処理、または各工程で要求される条件を緩和でき、コストダウンを図れる。 (5) The conditions required in the baking process or each step can be relaxed, and the cost can be reduced.

以上説明したように、この発明によれば、レジストの膜厚分布を測定することなく、所望の線幅の配線パターンを形成することができる。   As described above, according to the present invention, a wiring pattern having a desired line width can be formed without measuring the film thickness distribution of the resist.

なお、この発明は、上述した実施形態に限らず、例えば、レジスト塗布薄膜形成基板Fに照射される光ビームLを、DMD36を利用した露光装置10ではなく、回転多面鏡、ガルバノメータミラーなどの光偏向器を用いた露光機(光走査式デジタル露光系)を想定する場合には、決定した線幅補正量により、所望の線幅とするための露光機の設定露光量を補正する露光量補正ステップでは、光源の強度変調を行い、光偏向器により偏向される光ビームの強度(露光強度)をレジスト塗布薄膜形成基板F上の場所により変えて適正露光量の露光量分布となるようにすることで同様の効果を得ることができる。   The present invention is not limited to the above-described embodiment. For example, the light beam L applied to the resist-coated thin film forming substrate F is not an exposure apparatus 10 using the DMD 36 but light such as a rotary polygon mirror or a galvanometer mirror. When assuming an exposure device (optical scanning digital exposure system) using a deflector, exposure amount correction for correcting a set exposure amount of the exposure device to obtain a desired line width based on the determined line width correction amount. In the step, intensity modulation of the light source is performed, and the intensity (exposure intensity) of the light beam deflected by the optical deflector is changed depending on the location on the resist-coated thin film forming substrate F so as to obtain an exposure amount distribution with an appropriate exposure amount. The same effect can be obtained.

この発明の一実施形態に係る露光装置の外観斜視図である。1 is an external perspective view of an exposure apparatus according to an embodiment of the present invention. 図1例の露光装置における露光ヘッドの概略構成図である。It is a schematic block diagram of the exposure head in the exposure apparatus of the example in FIG. 図2に示す露光ヘッドを構成するDMDの説明図である。It is explanatory drawing of DMD which comprises the exposure head shown in FIG. 図2に示す露光ヘッドによる露光記録状態の説明図である。It is explanatory drawing of the exposure recording state by the exposure head shown in FIG. 図2に示す露光ヘッドを構成するDMD及びそれに設定されるマスクデータの説明図である。It is explanatory drawing of DMD which comprises the exposure head shown in FIG. 2, and the mask data set to it. 記録位置と光量ローカリティとの関係説明図である。FIG. 6 is an explanatory diagram of a relationship between a recording position and a light amount locality. 図6に示す光量ローカリティを補正しない場合において記録された線幅の説明図である。It is explanatory drawing of the line | wire width recorded when not correcting light quantity locality shown in FIG. 図6に示す光量ローカリティを補正した場合において記録された線幅の説明図である。It is explanatory drawing of the line | wire width recorded when the light quantity locality shown in FIG. 6 was correct | amended. この実施形態に係る露光装置に係る制御回路ブロック図である。It is a control circuit block diagram which concerns on the exposure apparatus which concerns on this embodiment. この実施形態に係る露光装置の他の制御回路ブロック図である。It is another control circuit block diagram of the exposure apparatus which concerns on this embodiment. 図9、図10中、線幅補正量演算部(プリベーク対応線幅補正量演算部)の詳細なブロック図である。FIG. 11 is a detailed block diagram of a line width correction amount calculation unit (a pre-bake-corresponding line width correction amount calculation unit) in FIGS. 9 and 10. 図9、図10中、線幅補正量演算部(ポストベーク対応線幅補正量演算部)の詳細なブロック図である。FIG. 11 is a detailed block diagram of a line width correction amount calculation unit (post bake correspondence line width correction amount calculation unit) in FIGS. 9 and 10. ベーク温度測定器の模式図である。It is a schematic diagram of a bake temperature measuring device. 他のベーク温度測定器の模式図である。It is a schematic diagram of another bake temperature measuring device. プリベーク温度とレジスト感度の実験データの表図である。It is a table | surface of the experimental data of prebaking temperature and resist sensitivity. プリベーク温度とレジスト感度との関係説明図である。FIG. 6 is an explanatory diagram of the relationship between pre-baking temperature and resist sensitivity. ポストベーク温度とテーパ角の実験データの表図である。It is a table | surface of the experimental data of a post-baking temperature and a taper angle. ポストベーク温度とテーパ角との関係説明図である。It is explanatory drawing of the relationship between post-baking temperature and a taper angle. 図19Aはレジストのテーパ角が大きい場合と小さい場合のレジストプロファイルの断面模式図、図19Bはドライエッチング後の断面模式図である。19A is a schematic cross-sectional view of a resist profile when the taper angle of the resist is large and small, and FIG. 19B is a schematic cross-sectional view after dry etching. 一般的なTFTアレイプロセスのフローチャートである。It is a flowchart of a general TFT array process. 半導体又はFPDにおける回路製造工程の説明図である。It is explanatory drawing of the circuit manufacturing process in a semiconductor or FPD.

符号の説明Explanation of symbols

10…露光装置 18…露光ステージ
24a〜24j…露光ヘッド 36…DMD
40…マイクロミラー 78…出力データ補正部
80…露光機 100…画像データ補正演算部
90、90A…制御回路
102(102a、102b)…ベーク温度測定器
120…線幅補正量演算部
130…プリベーク対応線幅補正量演算部
140…ポストベーク対応線幅補正量演算部
DESCRIPTION OF SYMBOLS 10 ... Exposure apparatus 18 ... Exposure stage 24a-24j ... Exposure head 36 ... DMD
DESCRIPTION OF SYMBOLS 40 ... Micromirror 78 ... Output data correction part 80 ... Exposure machine 100 ... Image data correction calculating part 90, 90A ... Control circuit 102 (102a, 102b) ... Bake temperature measuring device 120 ... Line width correction amount calculating part 130 ... Pre-baking correspondence Line width correction amount calculation unit 140... Post bake compatible line width correction amount calculation unit

Claims (6)

レジストが塗布された薄膜形成基板をプリベークし、プリベーク後の基板を、画像データによりオンオフ制御される露光機により走査露光した後、現像、ポストベークし、さらにエッチングを行って、残された部分の薄膜により基板上に所望の線幅のパターンを形成する露光装置における露光方法において、
プリベーク時において前記基板の温度を測定する温度測定ステップと、
予め求めておいた、プリベーク時の基板温度とレジスト感度との関係から、測定した前記基板の温度に対するレジスト感度を算出するレジスト感度算出ステップと、
予め求めておいた、現像後又はエッチング後の線幅に対する露光量とレジスト感度との関係から、算出した前記レジスト感度に対する現像後又はエッチング後の線幅補正量を決定する線幅補正量決定ステップと、
決定した線幅補正量により、前記所望の線幅とするための前記露光機の設定露光量を補正する露光量補正ステップと、
を有することを特徴とする露光装置における露光方法。
After pre-baking the thin film forming substrate coated with the resist, the pre-baked substrate is scanned and exposed with an exposure machine controlled on and off by image data, then developed, post-baked, and further etched, and the remaining portion In an exposure method in an exposure apparatus that forms a pattern with a desired line width on a substrate with a thin film,
A temperature measuring step for measuring the temperature of the substrate during pre-baking;
A resist sensitivity calculation step for calculating a resist sensitivity with respect to the measured temperature of the substrate from a relationship between the substrate temperature and the resist sensitivity at the time of pre-baking, which has been obtained in advance,
A line width correction amount determining step for determining a post-development or post-etching line width correction amount with respect to the calculated resist sensitivity based on a relationship between the exposure amount and the resist sensitivity with respect to the post-development or post-etching line width. When,
An exposure amount correction step of correcting a set exposure amount of the exposure device to obtain the desired line width according to the determined line width correction amount;
An exposure method for use in an exposure apparatus.
レジストが塗布された薄膜形成基板をプリベークし、プリベーク後の基板を、画像データによりオンオフ制御される露光機により走査露光した後、現像、ポストベークし、さらにエッチングを行って、残された部分の薄膜により基板上に所望の線幅のパターンを形成する露光装置における露光方法において、
ポストベーク時において前記基板の温度を測定する温度測定ステップと、
予め求めておいた、ポストベーク時の基板温度とレジストテーパ角との関係から、測定した前記基板の温度に対するレジストテーパ角を算出するレジストテーパ角算出ステップと、
予め求めておいた、エッチング後の線幅に対する前記レジストテーパ角とレジスト線幅との関係から、算出した前記レジストテーパ角に対するエッチング後の線幅補正量を決定する線幅補正量決定ステップと、
決定した線幅補正量により、前記所望の線幅とするための前記露光機の設定露光量を補正する露光量補正ステップと、
を有することを特徴とする露光装置における露光方法。
After pre-baking the thin film forming substrate coated with the resist, the pre-baked substrate is scanned and exposed with an exposure machine controlled on and off by image data, then developed, post-baked, and further etched, and the remaining portion In an exposure method in an exposure apparatus that forms a pattern with a desired line width on a substrate with a thin film,
A temperature measuring step for measuring the temperature of the substrate during post-baking;
A resist taper angle calculation step for calculating a resist taper angle with respect to the measured temperature of the substrate from the relationship between the substrate temperature and the resist taper angle during post-baking that has been obtained in advance.
A line width correction amount determining step for determining a post-etching line width correction amount with respect to the calculated resist taper angle from a relationship between the resist taper angle and the resist line width with respect to the line width after etching, which has been obtained in advance,
An exposure amount correction step of correcting a set exposure amount of the exposure device to obtain the desired line width according to the determined line width correction amount;
An exposure method for use in an exposure apparatus.
請求項1又は2記載の露光装置における露光方法において、
前記露光機の設定露光量の補正は、前記画像データ又は前記露光機の露光量により補正する
ことを特徴とする露光装置における露光方法。
In the exposure method in the exposure apparatus of Claim 1 or 2,
The exposure method in the exposure apparatus, wherein the exposure amount set by the exposure device is corrected by the image data or the exposure amount of the exposure device.
レジストが塗布された薄膜形成基板をプリベークし、プリベーク後の基板を、画像データによりオンオフ制御される露光機により走査露光した後、現像、ポストベークし、さらにエッチングを行って、残された部分の薄膜により基板上に所望の線幅のパターンを形成する露光装置において、
プリベーク時において前記基板の温度を測定する温度測定器と、
予め求めておいた、プリベーク時の基板温度とレジスト感度との関係から、測定した前記基板の温度に対するレジスト感度を算出するレジスト感度算出手段と、
予め求めておいた、現像後又はエッチング後の線幅に対する露光量とレジスト感度との関係から、算出した前記レジスト感度に対する現像後又はエッチング後の線幅補正量を決定する線幅補正量決定手段と、
決定した線幅補正量により、前記所望の線幅とするための前記露光機の設定露光量を補正する露光量補正手段と、
を有することを特徴とする露光装置。
After pre-baking the thin film forming substrate coated with the resist, the pre-baked substrate is scanned and exposed with an exposure machine controlled on and off by image data, then developed, post-baked, and further etched, and the remaining portion In an exposure apparatus that forms a pattern with a desired line width on a substrate with a thin film,
A temperature measuring device for measuring the temperature of the substrate during pre-baking;
From the relationship between the substrate temperature at the time of pre-baking and the resist sensitivity obtained in advance, a resist sensitivity calculating means for calculating the resist sensitivity with respect to the measured temperature of the substrate,
A line width correction amount determining means for determining a line width correction amount after development or after etching with respect to the calculated resist sensitivity based on a relationship between the exposure amount with respect to the line width after development or after etching and the resist sensitivity obtained in advance. When,
Exposure amount correction means for correcting a set exposure amount of the exposure machine to obtain the desired line width according to the determined line width correction amount;
An exposure apparatus comprising:
レジストが塗布された薄膜形成基板をプリベークし、プリベーク後の基板を、画像データによりオンオフ制御される露光機により走査露光した後、現像、ポストベークし、さらにエッチングを行って、残された部分の薄膜により基板上に所望の線幅のパターンを形成する露光装置において、
ポストベーク時において前記基板の温度を測定する温度測定器と、
予め求めておいた、ポストベーク時の基板温度とレジストテーパ角との関係から、測定した前記基板の温度に対するレジストテーパ角を算出するレジストテーパ角算出手段と、
予め求めておいた、エッチング後の線幅に対する前記レジストテーパ角とレジスト線幅との関係から、算出した前記レジストテーパ角に対するエッチング後の線幅補正量を決定する線幅補正量決定手段と、
決定した線幅補正量により、前記所望の線幅とするための前記露光機の設定露光量を補正する露光量補正手段と、
を有することを特徴とする露光装置。
After pre-baking the thin film forming substrate coated with the resist, the pre-baked substrate is scanned and exposed with an exposure machine controlled on and off by image data, then developed, post-baked, and further etched, and the remaining portion In an exposure apparatus that forms a pattern with a desired line width on a substrate with a thin film,
A temperature measuring device for measuring the temperature of the substrate during post-baking;
A resist taper angle calculating means for calculating a resist taper angle with respect to the measured temperature of the substrate from a relationship between the substrate temperature and the resist taper angle during post-baking, which has been obtained in advance,
Line width correction amount determining means for determining a post-etching line width correction amount for the calculated resist taper angle based on the relationship between the resist taper angle and the resist line width with respect to the post-etching line width obtained in advance;
Exposure amount correction means for correcting a set exposure amount of the exposure machine to obtain the desired line width according to the determined line width correction amount;
An exposure apparatus comprising:
請求項4又は5記載の露光装置において、
前記露光機の設定露光量の補正は、前記画像データ又は前記露光機の露光量により補正する
ことを特徴とする露光装置。
In the exposure apparatus according to claim 4 or 5,
The exposure apparatus is configured to correct the set exposure amount of the exposure device based on the image data or the exposure amount of the exposure device.
JP2007093367A 2007-03-30 2007-03-30 Exposure method of exposure apparatus, and exposure apparatus Pending JP2008250141A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007093367A JP2008250141A (en) 2007-03-30 2007-03-30 Exposure method of exposure apparatus, and exposure apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007093367A JP2008250141A (en) 2007-03-30 2007-03-30 Exposure method of exposure apparatus, and exposure apparatus

Publications (1)

Publication Number Publication Date
JP2008250141A true JP2008250141A (en) 2008-10-16

Family

ID=39975130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007093367A Pending JP2008250141A (en) 2007-03-30 2007-03-30 Exposure method of exposure apparatus, and exposure apparatus

Country Status (1)

Country Link
JP (1) JP2008250141A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067484A1 (en) * 2008-12-11 2010-06-17 パナソニック株式会社 Method for exposing semiconductor substrate and semiconductor device manufacturing system
JP2010245327A (en) * 2009-04-07 2010-10-28 Renesas Electronics Corp Method of forming resist pattern and method of manufacturing semiconductor device
JP2013186191A (en) * 2012-03-06 2013-09-19 Tokyo Electron Ltd Auxiliary exposing device
WO2023210432A1 (en) * 2022-04-28 2023-11-02 東京エレクトロン株式会社 Substrate-processing method, computer storage medium, substrate-processing system, and substrate-processing device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067484A1 (en) * 2008-12-11 2010-06-17 パナソニック株式会社 Method for exposing semiconductor substrate and semiconductor device manufacturing system
JP2010245327A (en) * 2009-04-07 2010-10-28 Renesas Electronics Corp Method of forming resist pattern and method of manufacturing semiconductor device
JP2013186191A (en) * 2012-03-06 2013-09-19 Tokyo Electron Ltd Auxiliary exposing device
WO2023210432A1 (en) * 2022-04-28 2023-11-02 東京エレクトロン株式会社 Substrate-processing method, computer storage medium, substrate-processing system, and substrate-processing device

Similar Documents

Publication Publication Date Title
KR101452243B1 (en) Exposure apparatus and exposure method for exposure apparatus
JP4778834B2 (en) Image recording method and apparatus
KR101095549B1 (en) Maskless exposure apparatus and method for stitching exposure using the same
JP2009111430A (en) Exposure apparatus
KR20100030999A (en) Maskless lithographic apparatus and method of compensating rotational alignment error of exposure head of the same
US20100208222A1 (en) Exposure apparatus and method to measure beam position and assign address using the same
JP2005316409A (en) Exposure device
KR20120100208A (en) Maskless exposure apparatus and method for compensating cumulative intensity of illumination using the same
TW201335722A (en) Exposure apparatus, exposure method, and fabricating method of display panel substrate
JP2008250141A (en) Exposure method of exposure apparatus, and exposure apparatus
JP2008250140A (en) Exposure method of exposure device, and exposure device
JP3799614B2 (en) Exposure equipment
JP2007078764A (en) Exposure device and exposure method
JP4738227B2 (en) Recording element setting method, image recording method and apparatus
JP2008058898A (en) Exposure apparatus, exposure method and method for manufacturing display panel substrate
JP2006319098A (en) Drawing equipment
KR20100042864A (en) Exposure apparatus and method to measure straitness thereof
JP5917923B2 (en) Exposure optical system, exposure apparatus, and exposure method
KR20160046016A (en) Maskless exposure device and method for compensating cumulative of illumination using the same
JP4806581B2 (en) Light amount adjusting method, image recording method and apparatus
JP2009104024A (en) Exposure mask, focus measuring method, and pattern forming method
KR20120100209A (en) Maskless exposure apparatus and method for stitching exposure using the same
KR101794650B1 (en) Maskless exposure apparatus
JP4987330B2 (en) Image recording method and apparatus
JP2007310263A (en) Image recording method and apparatus, and adjustment method therefor