JP2008249968A - アクティブマトリクス方式の表示装置及びその製造方法 - Google Patents

アクティブマトリクス方式の表示装置及びその製造方法 Download PDF

Info

Publication number
JP2008249968A
JP2008249968A JP2007090851A JP2007090851A JP2008249968A JP 2008249968 A JP2008249968 A JP 2008249968A JP 2007090851 A JP2007090851 A JP 2007090851A JP 2007090851 A JP2007090851 A JP 2007090851A JP 2008249968 A JP2008249968 A JP 2008249968A
Authority
JP
Japan
Prior art keywords
substrate
display device
tft
dimensional change
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007090851A
Other languages
English (en)
Inventor
Toshiaki Takahashi
俊朗 高橋
Masaya Nakayama
昌哉 中山
Atsushi Tanaka
淳 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2007090851A priority Critical patent/JP2008249968A/ja
Priority to US12/054,146 priority patent/US7978275B2/en
Publication of JP2008249968A publication Critical patent/JP2008249968A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】可撓性基板を用いてアクティブマトリクス方式の表示装置を製造する場合に、位置精度良くＴＦＴを形成し、かつ、ＴＦＴの特性のばらつきを容易に抑制することができる表示装置の製造方法等を提供する。
【解決手段】ＴＦＴにより駆動される画素を基板上に配列した表示装置を製造する方法であって、前記基板として可撓性基板１０を用い、前記ＴＦＴのソース・ドレイン間のチャネル長Ｌ方向が、前記基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向Ｘとなるように前記ＴＦＴを形成することを特徴とする表示装置の製造方法。
【選択図】図１

Description

本発明は、有機エレクトロルミネッセンス素子（有機ＥＬ素子）、液晶素子等を用いたアクティブマトリクス方式の表示装置及びその製造方法に関する。
近年、液晶素子、有機ＥＬ素子などを用いた薄型の表示装置が多く利用されている。図６は、有機ＥＬ素子１の構成を概略的に示している。ガラス等の基板２上に、陽極３、有機ＥＬ層８（正孔輸送層４、発光層５、及び電子輸送層６）、陰極７等が形成されている。引出配線９を介して両極３，７に電界を印加することにより、電極３，７間に挟まれた領域の発光層５が励起状態となって発光する。
カラー表示をする場合には、一般的に、基板上の直交する方向、例えば縦横に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）といった発光色が異なる画素を多数配列し、画素を個々に駆動させる。
画素を駆動させる方式として、パッシブマトリクス方式とアクティブマトリクス方式がある。パッシブマトリクス方式では、基板上に、陽極、有機ＥＬ層、陰極を順次パターニングし、陽極と陰極との交点が画素となって駆動するのに対し、アクティブマトリクス方式では、画素ごとにＴＦＴ（薄膜トランジスタ）を形成し、ＴＦＴにより画素が駆動される。アクティブマトリクス方式は、ＴＦＴを画素ごとに形成するため、パッシブマトリクス方式よりも構造が複雑であり、一般的に製造コストが高くなるが、高精細、高画質、大画面化を図ることができるなどの利点がある。
図７及び図８は、ＴＦＴの基本的な構成を概略的に示している。基板６８上にゲート７４、絶縁膜８４、アモルファスシリコン又はポリシリコンの半導体層７６が順次積層され、さらにシリコン半導体層７６上にはソース電極８０とドレイン電極８２が所定の間隔Ｌを開けて形成されている。
ドレイン電極８２は画素電極７８とも接続しており、ゲート７４に所定の電圧を印加することでシリコン半導体層７６を介してソース−ドレイン間に電流が流れ、画素電極７８に電流を供給することができる。
アクティブマトリクス方式の有機ＥＬ装置では、複数のＴＦＴを組み合わせて回路が構成され、基本的なものとして、図９に示すような２トランジスタ方式がある。１つの画素ごとにスイッチング用のＴＦＴ（スイッチングＴＦＴ）９２と駆動用のＴＦＴ（ドライビングＴＦＴ）９４が設けられており、コンデンサ９６はドライビングＴＦＴ９４のゲート・ソース間の電圧を保持するためのキャパシタである。これらのＴＦＴ９２，９４は、データ線１００、電源供給線１０２、及び走査線１０４と接続しており、走査線１０４とデータ線１００で選択されたスイッチングＴＦＴ９２がオン状態となるとコンデンサ９６が充電され、ドライビングＴＦＴ９４をオン状態にするとことでドレイン電流が流れ、有機ＥＬ画素９８が発光する。
一方、基板に関しては、ガラス基板のほか、樹脂フィルムや薄い金属板等の可撓性基板を用いた表示装置が提案されている（例えば特許文献１〜３参照）。しかし、特に樹脂フィルムからなる可撓性基板を用いてアクティブマトリクス方式の表示装置を製造する場合、製造過程における基板の寸法変化量が大きく、ＴＦＴを作製する際、ソース電極及びドレイン電極に穴（コンタクトホール）を開けて下部の半導体層と接触させるため、可撓性基板の寸法が変化すると影響を受けやすい。例えばＴＦＴの位置がずれたり、ソース・ドレイン間の距離（チャネル長）にばらつきが生じると、ＴＦＴの画素駆動特性に大きく影響し、表示性能の低下を招くこととなる。
ＴＦＴの位置のずれを防ぐため、表面が導電性の中心線を絶縁層及び半導体層で被覆した機能線等を用いてトランジスタを形成したアクティブマトリクス方式の基板が提案されている（特許文献４参照）。しかし、上記方法では、特殊な構造の機能線を用いる必要があり、製造コストの上昇や製造工程の複雑化を招くといった問題がある。
特開平７−７８６９０号公報 特開２００２−１５８５９号公報 特開２００４−３６１７７４号公報 特開２００３−１７４１７１号公報
本発明は、可撓性基板を用いてアクティブマトリクス方式の表示装置を製造する場合に、位置精度良くＴＦＴを形成し、かつ、ＴＦＴの特性のばらつきを容易に抑制することができる表示装置の製造方法等を提供することを主な目的とする。
上記目的を達成するため、本発明では以下の表示装置の製造方法等が提供される。
＜１＞ ＴＦＴにより駆動される画素を基板上に配列した表示装置を製造する方法であって、前記基板として可撓性基板を用い、前記ＴＦＴのソース・ドレイン間のチャネル長方向が、前記基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるように前記ＴＦＴを形成することを特徴とする表示装置の製造方法。
＜２＞ ＴＦＴにより駆動される画素を基板上に配列した表示装置を製造する方法であって、前記基板として可撓性基板を用い、該基板上にフォトリソグラフィーによりパターニングを行う工程を含み、前記ＴＦＴのソース・ドレイン間のチャネル長方向が、前記基板上の直交する２つの方向のうち前記フォトリソグラフィー工程前後の基板の寸法変化率が小さい方向となるように前記ＴＦＴを形成することを特徴とする表示装置の製造方法。
＜３＞ 前記ＴＦＴとして、スイッチングＴＦＴとドライビングＴＦＴを形成する場合に、少なくとも前記ドライビングＴＦＴのソース・ドレイン間のチャネル長方向が、前記基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるように前記ＴＦＴを形成することを特徴とする＜１＞又は＜２＞に記載の表示装置の製造方法。
＜４＞ 前記基板の寸法変化率が、該基板の熱寸法変化率であることを特徴とする＜１＞〜＜３＞のいずれかに記載の表示装置の製造方法。
＜５＞ ＴＦＴにより駆動される画素が基板上に配列された表示装置であって、前記ＴＦＴのソース・ドレイン間のチャネル長方向が、可撓性基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるように前記ＴＦＴが形成されていることを特徴とする表示装置。
＜６＞ ＴＦＴにより駆動される画素が基板上に配列された表示装置であって、前記画素が可撓性基板上にフォトリソグラフィー工程により形成されたものであり、前記ＴＦＴのソース・ドレイン間のチャネル長方向が、前記基板上の直交する２つの方向のうち前記フォトリソグラフィー工程前後の基板の寸法変化率が小さい方向となるように前記ＴＦＴが形成されていることを特徴とする表示装置。
＜７＞ 前記ＴＦＴとして、スイッチングＴＦＴとドライビングＴＦＴとを含み、少なくとも前記ドライビングＴＦＴのソース・ドレイン間のチャネル長方向が、前記基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるように前記ＴＦＴが形成されていることを特徴とする＜５＞又は＜６＞に記載の表示装置。
＜８＞ 前記基板の寸法変化率が、該基板の熱寸法変化率であることを特徴とする＜５＞〜＜７＞のいずれかに記載の表示装置。
＜９＞ 前記表示装置が、有機ＥＬ素子を用いた表示装置であることを特徴とする＜５＞〜＜８＞のいずれかに記載の表示装置。
＜１０＞ 前記表示装置が、液晶素子を用いた表示装置であることを特徴とする＜５＞〜＜８＞のいずれかに記載の表示装置。
＜１１＞ 前記表示装置が、電子ペーパーであることを特徴とする＜５＞〜＜８＞のいずれかに記載の表示装置。
本発明によれば、可撓性基板を用いてアクティブマトリクス方式の表示装置を製造する場合に、位置精度良くＴＦＴを形成し、かつ、ＴＦＴの特性のばらつきを容易に抑制することができる表示装置の製造方法等が提供される。
以下、添付の図面を参照しながら、主に有機ＥＬ素子によるアクティブマトリクス方式の表示装置を製造する場合について説明する。
図５は、可撓性の樹脂フィルム基板１０上に画素１４が配列された有機ＥＬ表示装置の一例を概略的に示している。この表示装置１２では、長方形のフィルム基板１０上にＲＧＢの３色の画素が縦横に多数配列されている。
このような表示装置１２に用いるフィルム基板としては、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＴ（ポリエチレンテレフタレート）などの樹脂を一方向にのみ延伸すると強度や伸びに方向性が生じてしまうため、機械的強度、寸法安定性、熱安定性などの向上のため、一般的に、直角２方向に延伸した、いわゆる二軸延伸フィルムが使用される。そして、このような二軸延伸フィルム等の可撓性基板を用いてアクティブマトリクス方式の表示装置を製造する場合、基板の方向性については特に考慮せずにＴＦＴが形成されていた。
ところが、二軸延伸では、ポリマーをロール・ツー・ロール（ＲｔｏＲ）でフィルム状に形成するため、縦横に力が均一に掛からず、フィルムの寸法安定性や熱安定性が軸方向により異なってしまう。そして、本発明者の研究によれば、可撓性基板を用いて表示装置を製造する際、例えば、ＰＥＮ又はＰＥＴで成形した２００ｍｍ×２００ｍｍの二軸延伸フィルムを基板として用いても、蒸着時の加熱や、フォトリソグラフィー工程での溶剤により基板の寸法が変化し、軸方向によって２００μｍ程度の伸びの差が生じることがわかった。
一方、基板上に１辺が数十μｍ〜数百μｍ程度のサイズの画素を形成する場合、このような微小な画素を個々に駆動するためのＴＦＴのサイズはさらに小さく、例えばソース・ドレイン間のチャネル長は数μｍ程度となる。そのため、基板の寸法変化率のわずかな違いがＴＦＴの位置やソース・ドレイン間のチャネル長に大きな影響を及ぼしてしまう。
そこで、本発明者は、上記のような可撓性基板の寸法変化率の違いを考慮し、ＴＦＴのソース・ドレイン間のチャネル長方向が、基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるようにＴＦＴを形成することで、半導体層とソース、ドレインの接続マージンを大きくとることができ、コンタクト不良による特性変化を防ぎ、表示性能に優れた表示装置を製造することができることを見出した。
＜基板＞
本発明で使用する基板１０は、表示装置の基板として使用することができる可撓性基板であれば特に限定されず、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の樹脂を用いた二軸延伸フィルムを好適に用いることができる。このようなフィルム基板であれば、光透過性及び強度が高く、表示装置の基板として好適に使用することができる。
可撓性基板の厚さは、表示装置の使用目的等に応じて決めれば良いが、表示装置の基板としての強度、光透過性、可撓性等を考慮すると、好ましくは、５０μｍ〜１ｍｍ、より好ましくは、１００μｍ〜３００μｍ程度とすることができる。
また、上記のような樹脂製の可撓性基板には、水分や酸素の透過を防止するためのガスバリア層、有機ＥＬ素子の傷付きを防止するためのハードコート層、基板の平坦性や陽極との密着性を向上するためのアンダーコート層等を適宜備えることも可能である。
そして、本発明では、ＴＦＴのソース・ドレイン間のチャネル長方向が、基板１０上の直交する２つの方向のうち該基板１０の寸法変化率が小さい方向となるようにＴＦＴを形成すれば良く、ゲート、ソース電極、ドレイン電極等の形状、有機ＥＬ層の構成、陰極及び陽極の材料等は特に限定されず、公知の材料等を採用することができる。
図１は、本発明で製造することができる有機ＥＬ表示装置の１画素分の構造の一例を示している。なお、表示装置全体としては、図５に示したように画素１４が可撓性基板１０上にマトリクス状に配列されている。
図１に示されるように、可撓性基板１０上にはバッファ層２６が形成されている。バッファ層２６上には、チャネル層２８が形成されている。チャネル層２８上には、ゲート絶縁膜３０を介してゲート電極３２が形成されている。ゲート電極３２の両側のチャネル層２８には、ソース領域３６及びドレイン領域３４がそれぞれ形成されている。こうして、バッファ層２６上には、ゲート電極３２とソース領域３６及びドレイン領域３４とを有するＴＦＴ（薄膜トランジスタ）が形成されている。
ＴＦＴが形成されたバッファ層２６上には、層間絶縁膜３８が形成されている。層間絶縁膜３８上には、コンタクトホール４０を介してドレイン領域３４に接続されたドレイン電極４２と、コンタクトホール４４を介してソース領域３６に接続されたソース電極４６とがそれぞれ形成されている。
ソース電極４６及びドレイン電極４２が形成された層間絶縁膜３８上には、層間絶縁膜４８が形成されている。層間絶縁膜４８には、ドレイン電極４２に達するコンタクトホール５６が形成されている。
コンタクトホール５６が形成された層間絶縁膜４８上には、コンタクトホール５６を含む領域に、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等の透明導電膜よりなる下部電極（陽極）１６と、有機ＥＬ層１８と、Ａｌ（アルミニウム）膜やＭｇ（マグネシウム）−Ａｇ（銀）合金膜等よりなる上部電極（陰極）２２とを有する有機ＥＬ素子２３が形成されている。下部電極１６は、層間絶縁膜４８に形成されたコンタクトホール５６を介して、薄膜トランジスタのドレイン電極４２に電気的に接続されている。
以下、図１に示したようなＴＦＴにより駆動される画素が可撓性基板上に配列された有機ＥＬ表示装置を本発明により製造する方法について説明する。
図２〜図４は、有機ＥＬ表示装置を製造する工程を順次示している。
まず、可撓性基板１０上に、例えばＣＶＤ法により、膜厚３００ｎｍのシリコン酸化膜よりなるバッファ層２６を形成する。
次いで、バッファ層２６上に、例えばＣＶＤ法により、膜厚５０ｎｍのポリシリコン膜を形成する。なお、ポリシリコン膜の代わりにアモルファスシリコン膜を形成し、レーザアニール法等によりこれを結晶化してポリシリコン膜としてもよい。
次いで、フォトリソグラフィー及びドライエッチングにより、ポリシリコン膜をパターニングし、ポリシリコン膜よりなるチャネル層２８を形成する（図２（ａ）参照）。
チャネル層２８が形成されたバッファ層２６上に、例えばＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜を形成する。
次いで、例えばスパッタ法により、膜厚２００ｎｍのＡｌＮｄ（アルミニウム−ネオジム合金）膜を形成する。
次いで、フォトリソグラフィー及びドライエッチングにより、シリコン酸化膜及びＡｌＮｄ膜をパターニングし、チャネル層２８上に、シリコン酸化膜よりなるゲート絶縁膜３０と、ＡｌＮｄ膜よりなるゲート電極３２とを形成する。
次いで、ゲート電極３２をマスクとして、例えばイオン注入法によりリンイオンをイオン注入し、ゲート電極３２の両側のチャネル層２８に、ソース領域３６及びドレイン領域３４をそれぞれ形成する（図２（ｂ）参照）。このとき、ソース領域３６及びドレイン領域３４に、それぞれ後に形成されるソース電極４６及びドレイン電極４２間（ソース・ドレイン間）のチャネル長方向が、基板１０上の直交する２つの方向のうち該基板１０の寸法変化率が小さい方向となるようにイオン注入を行う。
ここで、「基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向」について説明する。
図１０は、樹脂フィルム等により形成された長方形の可撓性基板１０を示しており、短辺方向（Ｘ方向）と長辺方向（Ｙ方向）とが直交する２つの方向となる。そして、例えばＸ方向の寸法変化率が、Ｙ方向の寸法変化率より小さい場合には、ソース・ドレイン間のチャネル長方向がＸ方向となるようにＴＦＴを形成すればよい。ただし、基板１０上の直交する２つの方向は基板の縦横の方向に限定されず、任意に選ぶことができる。例えば、図１０において（Ｃ：基板の中心）、Ｘ１方向−Ｙ１方向、Ｘ２方向−Ｙ２方向、Ｘ３方向−Ｙ３方向はそれぞれ直交しており、これらの直交する２つの方向のうち、Ｘ１方向、Ｘ２方向、Ｘ３方向でそれぞれ基板１０の寸法変化率が小さい場合には、ＴＦＴのソース・ドレイン間のチャネル長方向がこれらのいずれかの方向となるようにＴＦＴを形成すればよい。
なお、基板の寸法変化率は、例えばＲＧＢ等のパターニングの際に基板が曝される温度等に応じて決めればよく、例えば、ドライエッチングよりＴＦＴのパターニングを行う場合は、基板の蒸着時の温度に近い温度での寸法と、室温における寸法との差に基づいて決めることができる。具体的には、測定用の可撓性基板に対し、２０℃と８０℃での基板の縦横の寸法（Ｌ２０、Ｌ８０）をそれぞれ測定し、（Ｌ８０−Ｌ２０）／Ｌ２０で表される寸法変化率（絶対値）を算出することで、寸法変化率の大きい方向（第１の方向）と小さい方向（第２の方向）を予め調べることができる。このように可撓性基板の熱寸法変化率の大小方向を調べた後、測定用の基板と同様に製造した可撓性基板を用い、基板上にＴＦＴ等を所定の方向に形成すればよい。通常これらの方向は樹脂基板の場合など二軸延伸方向できまる。
上記のように、ソース・ドレイン間のチャネル長方向が可撓性基板１０上の直交する２つの方向のうち該基板１０の寸法変化率が小さい方向となるようにイオン注入を行うことで、バッファ層２６上に、ゲート電極３２と、ソース領域３６及びドレイン領域３４とを有するＴＦＴを形成する。
次いで、バッファ層２６上に、例えばＣＶＤ法により、膜厚４５０ｎｍのシリコン窒化膜よりなる層間絶縁膜３８を形成する。次いで、フォトリソグラフィー及びドライエッチングにより、層間絶縁膜３８に、ソース領域３６に達するコンタクトホール４４及びドレイン領域３４に達するコンタクトホール４０をそれぞれ形成する（図２（ｃ）参照）。ここでも、コンタクトホール４０，４４は、それぞれ後に形成されるソース電極４６及びドレイン電極４２間のチャネル長方向が、基板１０上の直交する２つの方向のうち該基板１０の寸法変化率が小さい方向となるように形成する。
次いで、例えばスパッタ法により、コンタクトホール４０、４４が形成された層間絶縁膜３８上に、例えば、膜厚１５０ｎｍのチタン（Ｔｉ）膜と、膜厚１５０ｎｍのＡｌ膜と、膜厚１５０ｎｍのＴｉ膜とが順次積層されてなるＴｉ／Ａｌ／Ｔｉ膜を形成する。
次いで、フォトリソグラフィー及びドライエッチングにより、Ｔｉ／Ａｌ／Ｔｉ膜をパターニングし、Ｔｉ／Ａｌ／Ｔｉ膜よりなるソース電極４６及びドレイン電極４２をそれぞれ形成する（図３（ａ）参照）。ソース電極４６及びドレイン電極４２の間隔がチャネル長Ｌとなり、このソース・ドレイン間のチャネル長方向が、基板１０上の直交する２つの方向のうち該基板１０の寸法変化率が小さい方向となるように形成する。
次いで、例えばＣＶＤ法により、ソース電極４６及びドレイン電極４２が形成された層間絶縁膜３８上に、例えば膜厚４００ｎｍのシリコン酸化膜よりなる層間絶縁膜４８を形成する（図３（ｂ）参照）。なお、層間絶縁膜４８はシリコン酸化膜に限定されるものではなく、シリコン窒化膜等の無機絶縁膜、アクリル系樹脂等の樹脂よりなる絶縁膜を形成してもよい。
次いで、フォトリソグラフィーにより、層間絶縁膜４８に、ドレイン電極４２に達するコンタクトホール５６を形成する（図３（ｃ）参照）。
コンタクトホール５６が形成された層間絶縁膜４８上に、例えばスパッタ法により、膜厚１００ｎｍのＩＴＯよりなる透明導電膜を形成した後、フォトリソグラフィー及びエッチングにより、透明導電膜を画素ごとに矩形状にパターニングする。こうして、層間絶縁膜４８上に、透明導電膜よりなる矩形状の下部電極１６を形成する（図４（ａ）参照）。
下部電極１６は、コンタクトホール５６を介してドレイン電極４２に電気的に接続される。なお、下部電極１６は矩形状のものに限定されるものではなく、種々の形状とすることができる。
次いで、下部電極１６上に、正孔注入層、正孔輸送層、発光層等を有する有機ＥＬ層１８を形成する。正孔注入層としては、例えば２−ＴＮＡＴＡ（４，４’，４’’−トリス（２−ナフチルフェニルアミノ）トリフェニルアミン）膜、正孔輸送層としては、例えばα−ＮＰＤ（Ｎ，Ｎ’−ジナフチル−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン）膜、発光層としては、例えばＡｌｑ３（トリス（８−ヒドロキシキノリナート）アルミニウム）膜などを用いることができる。例えば真空蒸着法により、所定の大きさに開口された蒸着マスクを介して、膜厚２０ｎｍの２−ＴＮＡＴＡ膜と、膜厚２０ｎｍのα−ＮＰＤ膜と、膜厚５０ｎｍのＡｌｑ３膜とを順次形成する。こうして、下部電極１６上に、２−ＴＮＡＴＡ膜よりなる正孔注入層と、α−ＮＰＤ膜よりなる正孔輸送層と、Ａｌｑ３膜よりなる発光層とを有する有機ＥＬ層１８を形成する（図４（ｂ）参照）。
有機ＥＬ層１８は、矩形状の下部電極１６を覆うように、下部電極１６の幅よりも幅広の矩形状に形成する。ただし、有機ＥＬ層１８は矩形状のものに限定されるものではなく、下部電極１６の形状等に応じて種々の形状とすることができる。
なお、フルカラー化を実現する場合には、画素領域に発光波長の異なる発光層を形成する必要がある。例えば、画素となる領域が開口されたマスクを用い、ＲＧＢの各色を形成する発光層を、例えばＲＧＢの順にマスクを所定のピッチで移動しながら発光色ごとに蒸着して形成することができる。
このように作製することでＴＦＴは、ソース・ドレイン間のチャネル長方向が基板１０上の直交する２つの方向のうち該基板１０の寸法変化率が小さい方向Ｘに形成されるため、半導体層とソース、ドレインの接続マージンを大きくとることができ、コンタクト不良による特性変化を防ぐことができる。
次いで、有機ＥＬ層１８が形成された層間絶縁膜４８上に、例えば真空蒸着法及びスパッタ法により、所定の形状に開口されたマスクを介して、膜厚３０ｎｍ以下の光透過性を有するＡｌ膜と、膜厚３０ｎｍのＩＴＯよりなる透明導電膜とを順次形成し、上部電極（陰極）２２を形成する（図４（ｃ）参照）。上部電極２２は画素が配列された表示領域の全面にわたって形成し、共通電極にする。
なお、有機ＥＬ素子２３の層構成、各膜厚、発光色等は上記の例に限定されるものではなく、目的に応じて適宜設定すればよい。例えば、有機ＥＬ層の構成に関しては下記のような層構成が挙げられるが、本発明はこれらの構成に限定されるものではない。
・陽極／発光層／陰極
・陽極／正孔輸送層／発光層／電子輸送層／陰極
・陽極／正孔輸送層／発光層／ブロック層／電子輸送層／陰極
・陽極／正孔輸送層／発光層／ブロック層／電子輸送層／電子注入層／陰極
・陽極／正孔注入層／正孔輸送層／発光層／ブロック層／電子輸送層／陰極
・陽極／正孔注入層／正孔輸送層／発光層／ブロック層／電子輸送層／電子注入層／陰極
また、各発光層の形成はマスク蒸着に限定されず、例えばインクジェット法、印刷法などの公知の方法を採用してもよい。
＜封止部材等＞
上部電極２２を形成した後、水分や酸素による有機ＥＬ素子の劣化を抑制するため、封止部材（保護層）により被覆する。封止部材としては、ガラス、金属、プラスチック等を用いることができる。
封止後、陽極及び陰極に外部配線（駆動回路等）を接続する。
上記のようにして、図５に示したようなＲＧＢの画素１４が可撓性基板１０上の縦横に配列されたアクティブマトリクス方式の有機ＥＬ表示装置１２を製造することができる。そして、このように製造された有機ＥＬ表示装置１２は、各画素１４を駆動するためのＴＦＴが、ソース・ドレイン間のチャネル長方向が基板１０上の直交する２つの方向のうち基板１０の寸法変化率が小さい方向Ｘとなるように形成されているため、蒸着時等の加熱による基板１０の寸法変化の影響が小さく抑えられている。すなわち、上記のような方法によれば、ＴＦＴの位置精度の向上とチャネル長のばらつきの抑制を容易に図ることができ、ＴＦＴの駆動特性のばらつきが小さいアクティブマトリクス方式の有機ＥＬ表示装置１２を製造することができる。従って、有機ＥＬ表示装置を連続生産する際、本発明を適用することで品質及び歩留りを確実に向上させることができる。
＜カラーフィルタ方式の場合＞
上記ではマスク蒸着により各発光色に対応した発光層を塗り分ける方式について説明したが、カラーフィルタ方式や色変換方式を採用してもよい。
カラーフィルタによりカラー表示を行う場合は、可撓性基板上に例えばフォトリソグラフィーによりＲＧＢに対応したサブピクセルのパターニングを行うことができる。フォトリソグラフィー工程では、基板へのレジストの塗布、露光、アルカリ現像、溶剤によるレジストの剥離などの処理が行われ、フォトリソグラフィー工程においてフィルム基板の寸法が変化し易い。
そこで、可撓性基板上に画素等をパターニングするフォトリソグラフィー工程を含む場合は、ＴＦＴのソース・ドレイン間のチャネル長方向が、基板上の直交する２つの方向のうちフォトリソグラフィー工程前後の基板の寸法変化率が小さい方向となるようにＴＦＴを形成することが好ましい。すなわち、フォトリソグラフィー工程前後の基板の寸法変化率を基準とし、ＴＦＴのソース・ドレイン間のチャネル長方向が基板の寸法変化率の小さい方向となるようにＴＦＴを形成することで、半導体層とソース、ドレインの接続マージンを大きくとることができ、コンタクト不良による特性変化を防ぐことができる。
＜液晶表示装置の場合＞
上記では有機ＥＬ表示装置を製造する場合について説明したが、液晶素子を用いた表示装置の製造にも本発明を好適に適用することができる。
液晶表示装置では一般的にカラーフィルタ方式が採用され、フォトリソグラフィー工程が含まれる。そして、アクティブマトリクス方式の液晶表示装置では、各画素を駆動するためのＴＦＴが形成される。そこで、可撓性基板を用いてアクティブマトリクス方式の液晶表示装置を製造する場合も、ＴＦＴのソース・ドレイン間のチャネル長方向が、前記基板上の直交する２つの方向のうちフォトリソグラフィー工程前後の基板の寸法変化率が小さい方向となるようにＴＦＴを形成することで、半導体層とソース、ドレインの接続マージンを大きくとることができ、コンタクト不良による特性変化を防ぐことができる。
＜電子ペーパーの場合＞
また、本発明は、ＴＦＴを用いた電子ペーパーの製造にも好適である。電子ペーパーは、アクティブマトリクス方式のためのフレキシブルなトランジスタを形成することが要求されており、近年、有機材料等を半導体として用いた有機ＴＦＴが注目されている。そこで、電子ペーパーを製造する場合に、ＴＦＴのソース・ドレイン間のチャネル長方向が、基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるようにＴＦＴを形成することで、半導体層とソース、ドレインの接続マージンを大きくとることができ、コンタクト不良による特性変化を防ぐことができる。
＜１つの画素につき複数のＴＦＴを形成する場合＞
例えば、アクティブマトリクス方式の有機ＥＬ表示装置では、図９に示したように、１つの画素につき、ＴＦＴとしてスイッチングＴＦＴ９２とドライビングＴＦＴ９４とを含み、さらに３つ以上のＴＦＴを含む場合もある。このように１つの画素につき複数のＴＦＴを形成する場合は、全てのＴＦＴについてソース・ドレイン間のチャネル長方向が基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるように形成することが好ましいが、例えば、２トランジスタ方式では、スイッチングＴＦＴ９２よりもドライビングＴＦＴ９４のコンタクト不良による影響を大きくうける。そのため、少なくともドライビングＴＦＴ９４だけでも、そのソース・ドレイン間のチャネル長方向が基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるように形成することで、導体層とソース、ドレインの接続マージンを大きくとることができ、コンタクト不良による特性変化を防ぎ画質の劣化を抑えることができる。
また、例えば、図１０に示したように基板１０において、ドライビングＴＦＴ９４のチャネル方向をＸ方向に、スイッチングＴＦＴ９２のチャネル方向をＸ１方向に形成してもよい。
以上、本発明について説明したが、本発明は上記実施形態に限定されるものではない。
例えば、可撓性基板は二軸延伸フィルムに限定されるものではなく、他の製造方法により成形したフィルム基板を用いることもできる。
また、本発明は、アクティブマトリクス方式の表示装置であれば、ボトムエミッション型でもトップエミッション型でもよく、例えば複数の有機ＥＬ層を積層したマルチフォトンエミッション素子を備えた有機ＥＬ表示装置としてもよい。また、本発明は、無機ＥＬ素子、プラズマ素子、電気泳動素子などを用いたアクティブマトリクス方式の表示装置の製造にも適用することができる。
表示もフルカラー表示に限らず、例えばエリアカラー表示の表示装置を製造する場合にも本発明を適用することができる。また、両面表示装置としてもよいし、片面表示装置としてもよい。
本発明により製造される有機ＥＬ表示装置の画素１つの構成を示す概略図である。 図１に示す有機ＥＬ表示装置を製造する際の工程（その１）を示す概略図である。 図１に示す有機ＥＬ表示装置を製造する際の工程（その２）を示す概略図である。 図１に示す有機ＥＬ表示装置を製造する際の工程（その３）を示す概略図である。 本発明により製造される有機ＥＬ表示装置の一例を示す概略図である。 有機ＥＬ素子の構成の一例を示す概略図である。 ＴＦＴの構成の一例を概略的に示す平面図である。 ＴＦＴの構成の一例を概略的に示す断面図である。 有機ＥＬ表示装置の２トランジスタ方式の構成を示す回路図である。 基板上の直交する２つの方向を説明する概略平面図である。
符号の説明
１・・・有機ＥＬ素子
２・・・基板
３・・・陽極
７・・・陰極
８・・・有機ＥＬ層
９・・・引出配線
１０・・・可撓性基板
１２・・・表示装置
１４・・・画素
１６・・・下部電極（陽極）
１８・・・有機ＥＬ層
２２・・・上部電極（陰極）
２３・・・有機ＥＬ素子
３２・・・ゲート電極
４０，４４・・・コンタクトホール
４２・・・ドレイン電極
４６・・・ソース電極
Ｌ・・・チャネル長

Claims (11)

  1. ＴＦＴにより駆動される画素を基板上に配列した表示装置を製造する方法であって、前記基板として可撓性基板を用い、前記ＴＦＴのソース・ドレイン間のチャネル長方向が、前記基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるように前記ＴＦＴを形成することを特徴とする表示装置の製造方法。
  2. ＴＦＴにより駆動される画素を基板上に配列した表示装置を製造する方法であって、前記基板として可撓性基板を用い、該基板上にフォトリソグラフィーによりパターニングを行う工程を含み、前記ＴＦＴのソース・ドレイン間のチャネル長方向が、前記基板上の直交する２つの方向のうち前記フォトリソグラフィー工程前後の基板の寸法変化率が小さい方向となるように前記ＴＦＴを形成することを特徴とする表示装置の製造方法。
  3. 前記ＴＦＴとして、スイッチングＴＦＴとドライビングＴＦＴを形成する場合に、少なくとも前記ドライビングＴＦＴのソース・ドレイン間のチャネル長方向が、前記基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるように前記ＴＦＴを形成することを特徴とする請求項１又は請求項２に記載の表示装置の製造方法。
  4. 前記基板の寸法変化率が、該基板の熱寸法変化率であることを特徴とする請求項１〜請求項３のいずれか一項に記載の表示装置の製造方法。
  5. ＴＦＴにより駆動される画素が基板上に配列された表示装置であって、前記ＴＦＴのソース・ドレイン間のチャネル長方向が、可撓性基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるように前記ＴＦＴが形成されていることを特徴とする表示装置。
  6. ＴＦＴにより駆動される画素が基板上に配列された表示装置であって、前記画素が可撓性基板上にフォトリソグラフィー工程により形成されたものであり、前記ＴＦＴのソース・ドレイン間のチャネル長方向が、前記基板上の直交する２つの方向のうち前記フォトリソグラフィー工程前後の基板の寸法変化率が小さい方向となるように前記ＴＦＴが形成されていることを特徴とする表示装置。
  7. 前記ＴＦＴとして、スイッチングＴＦＴとドライビングＴＦＴとを含み、少なくとも前記ドライビングＴＦＴのソース・ドレイン間のチャネル長方向が、前記基板上の直交する２つの方向のうち該基板の寸法変化率が小さい方向となるように前記ＴＦＴが形成されていることを特徴とする請求項５又は請求項６に記載の表示装置。
  8. 前記基板の寸法変化率が、該基板の熱寸法変化率であることを特徴とする請求項５〜請求項７のいずれか一項に記載の表示装置。
  9. 前記表示装置が、有機ＥＬ素子を用いた表示装置であることを特徴とする請求項５〜請求項８のいずれか一項に記載の表示装置。
  10. 前記表示装置が、液晶素子を用いた表示装置であることを特徴とする請求項５〜請求項８のいずれか一項に記載の表示装置。
  11. 前記表示装置が、電子ペーパーであることを特徴とする請求項５〜請求項８のいずれか一項に記載の表示装置。
JP2007090851A 2007-03-30 2007-03-30 アクティブマトリクス方式の表示装置及びその製造方法 Abandoned JP2008249968A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007090851A JP2008249968A (ja) 2007-03-30 2007-03-30 アクティブマトリクス方式の表示装置及びその製造方法
US12/054,146 US7978275B2 (en) 2007-03-30 2008-03-24 Active matrix display and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007090851A JP2008249968A (ja) 2007-03-30 2007-03-30 アクティブマトリクス方式の表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008249968A true JP2008249968A (ja) 2008-10-16

Family

ID=39793653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007090851A Abandoned JP2008249968A (ja) 2007-03-30 2007-03-30 アクティブマトリクス方式の表示装置及びその製造方法

Country Status (2)

Country Link
US (1) US7978275B2 (ja)
JP (1) JP2008249968A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212747A (ja) * 2011-03-31 2012-11-01 Fujifilm Corp 薄膜トランジスタの製造装置およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231033A (zh) * 2018-03-08 2018-06-29 惠科股份有限公司 阵列基板及显示面板
JP2022080530A (ja) * 2020-11-18 2022-05-30 名古屋電機工業株式会社 制御装置、制御方法および制御プログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045890A (ja) * 2001-08-01 2003-02-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004191463A (ja) * 2002-12-09 2004-07-08 Hitachi Metals Ltd ディスプレイ用基板及びその製造方法
WO2006019133A1 (ja) * 2004-08-20 2006-02-23 Matsushita Electric Industrial Co., Ltd. 有機積層膜を形成するための塗液、電界効果トランジスタの製造方法、および電界効果トランジスタ
JP2007025620A (ja) * 2005-07-20 2007-02-01 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2007073700A (ja) * 2005-09-06 2007-03-22 Canon Inc 半導体素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3908052A (en) * 1974-03-06 1975-09-23 Minnesota Mining & Mfg Liquid crystal display device and method of making
JP3224459B2 (ja) 1993-09-10 2001-10-29 出光興産株式会社 有機ｅｌ素子および有機ｅｌディスプレイ
US5640216A (en) * 1994-04-13 1997-06-17 Hitachi, Ltd. Liquid crystal display device having video signal driving circuit mounted on one side and housing
JP4626018B2 (ja) 2000-06-30 2011-02-02 ソニー株式会社 有機エレクトロルミネッセンス表示装置
JP4245292B2 (ja) 2001-12-06 2009-03-25 シャープ株式会社 トランジスタアレイ、アクティブマトリクス基板、表示装置、並びにトランジスタアレイおよびアクティブマトリクス基板の製造方法
US6906343B2 (en) * 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
JP2004361774A (ja) 2003-06-06 2004-12-24 Sumitomo Chem Co Ltd フレキシブルディスプレイ
US7820301B2 (en) * 2004-03-19 2010-10-26 Fujifilm Corporation Cellulose acylate film and method for producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045890A (ja) * 2001-08-01 2003-02-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004191463A (ja) * 2002-12-09 2004-07-08 Hitachi Metals Ltd ディスプレイ用基板及びその製造方法
WO2006019133A1 (ja) * 2004-08-20 2006-02-23 Matsushita Electric Industrial Co., Ltd. 有機積層膜を形成するための塗液、電界効果トランジスタの製造方法、および電界効果トランジスタ
JP2007025620A (ja) * 2005-07-20 2007-02-01 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2007073700A (ja) * 2005-09-06 2007-03-22 Canon Inc 半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212747A (ja) * 2011-03-31 2012-11-01 Fujifilm Corp 薄膜トランジスタの製造装置およびその製造方法

Also Published As

Publication number Publication date
US20080239185A1 (en) 2008-10-02
US7978275B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
US10861918B2 (en) Organic light emitting diode display device
KR102453420B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조방법
KR101391244B1 (ko) 유기 발광 표시 장치
US20160013251A1 (en) El display device
JP5644677B2 (ja) 有機ｅｌ装置
JP4953166B2 (ja) 表示パネルの製造方法
JP2002215063A (ja) アクティブマトリクス型表示装置
JP2015069854A (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
TW201440281A (zh) 可撓式顯示裝置及製造可撓式顯示裝置之方法
US20180061895A1 (en) Organic light emitting display device
JP2009054328A (ja) 有機ｅｌ表示装置
JP2005062400A (ja) 平面表示装置およびその製造方法
JP2007213999A (ja) 有機ｅｌ装置の製造方法及び有機ｅｌ装置
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
JP5255779B2 (ja) 表示装置の製造方法及びそれにより製造された表示装置
US7978275B2 (en) Active matrix display and method for producing the same
JP4884452B2 (ja) 有機電界発光パネルの製造方法
US20220376022A1 (en) Display Substrate, Manufacturing Method Thereof, and Display Device
US9293740B2 (en) Method of manufacturing EL display device
KR20070050796A (ko) 오엘이디 디스플레이 소자 및 그 제조 방법
JP2008076992A (ja) 表示装置及びその製造方法
US9209402B2 (en) Method of manufacturing EL display device
KR102455579B1 (ko) 유기전계 발광표시장치 및 그 제조방법
JP4483264B2 (ja) 表示装置及び電子機器
JP2018106803A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20120227