JP2008245470A - Ac-dc converter - Google Patents

Ac-dc converter Download PDF

Info

Publication number
JP2008245470A
JP2008245470A JP2007085264A JP2007085264A JP2008245470A JP 2008245470 A JP2008245470 A JP 2008245470A JP 2007085264 A JP2007085264 A JP 2007085264A JP 2007085264 A JP2007085264 A JP 2007085264A JP 2008245470 A JP2008245470 A JP 2008245470A
Authority
JP
Japan
Prior art keywords
circuit
main
diode
sub
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007085264A
Other languages
Japanese (ja)
Other versions
JP4952331B2 (en
Inventor
Nobuaki Yokoyama
伸明 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2007085264A priority Critical patent/JP4952331B2/en
Publication of JP2008245470A publication Critical patent/JP2008245470A/en
Application granted granted Critical
Publication of JP4952331B2 publication Critical patent/JP4952331B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To correspond to a request of miniaturization of a step-down type AC-DC converter. <P>SOLUTION: The step-down type AC-DC converter includes a switching circuit 3 for AC-DC conversion, a smoothing capacitor 18, a zero voltage circuit 49, a control power supply circuit 64, an oscillation circuit 65 and a starting power supply circuit 66. The switching circuit 3 includes a main switch for AC-DC conversion, a main diode and a snubber capacitor. The zero voltage circuit 49 has an auxiliary switch, a transformer and an auxiliary diode for discharging energy of the snubber capacitor. The oscillation circuit 65 is connected between the starting power supply circuit 66 and the zero voltage circuit 49, and generates a signal for on-driving the auxiliary switch of the zero voltage circuit 49 before on/off of the main switch of the switching circuit 3 is started. The smoothing capacitor 18 is charged through the zero voltage circuit 49 at the time of starting. The control power circuit 64 is connected to the smoothing capacitor 18. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、力率改善機能を有するＡＣ−ＤＣコンバータ（交流―直流変換器）に関し、更に詳細には、改善された制御電源回路を有するＡＣ−ＤＣコンバータに関する。   The present invention relates to an AC-DC converter (AC-DC converter) having a power factor correction function, and more particularly to an AC-DC converter having an improved control power circuit.

整流ダイオードと平滑コンデンサとから成る整流平滑回路を使用して交流電圧を直流電圧に変換する場合には、交流電圧の最大振幅及びその付近でのみ交流入力電流が流れるので、交流入力電流が正弦波にならず、交流入力の力率が例えば０．６のように悪い。   When an AC voltage is converted to a DC voltage using a rectifying / smoothing circuit consisting of a rectifier diode and a smoothing capacitor, the AC input current flows only at and near the maximum amplitude of the AC voltage. In other words, the AC input power factor is as bad as 0.6, for example.

整流平滑回路の欠点を解決するものとして力率改善機能を有するスイッチング整流回路が知られている。スイッチング整流回路として、昇圧型のスイッチング整流回路（昇圧型ＡＣ−ＤＣコンバータ）と、降圧型のスイッチング整流回路（降圧型ＡＣ−ＤＣコンバータ））とがある。   A switching rectifier circuit having a power factor improving function is known as a solution to the drawbacks of the rectifying and smoothing circuit. As switching rectifier circuits, there are a step-up switching rectifier circuit (step-up AC-DC converter) and a step-down switching rectifier circuit (step-down AC-DC converter).

ところで、ＡＣ−ＤＣコンバータは、複数のスイッチをブリッジ接続したスイッチング回路と、このスイッチング回路のスイッチをオン・オフ制御するための制御回路と、制御回路を動作させるための制御電源回路とから成る。典型的な昇圧型ＡＣ−ＤＣコンバータは、整流ダイオードに並列にＩＧＢＴ又はＦＥＴ等の半導体スイッチを接続する構成であるので、スイッチがオフの期間であっても平滑コンデンサを充電することができる。このため、一般的な昇圧型ＡＣ−ＤＣコンバータの制御電源回路は、平滑コンデンサの出力段に接続されている。ＡＣ−ＤＣコンバータのスイッチング回路は定電圧化機能を有するので、昇圧型ＡＣ−ＤＣコンバータにおいては定電圧化された制御電源電圧を比較的容易に得ることができる。   By the way, the AC-DC converter includes a switching circuit in which a plurality of switches are bridge-connected, a control circuit for controlling on / off of the switches of the switching circuit, and a control power supply circuit for operating the control circuit. Since a typical step-up AC-DC converter has a configuration in which a semiconductor switch such as an IGBT or an FET is connected in parallel to a rectifier diode, the smoothing capacitor can be charged even when the switch is off. For this reason, a control power supply circuit of a general boost type AC-DC converter is connected to the output stage of the smoothing capacitor. Since the switching circuit of the AC-DC converter has a constant voltage function, in the step-up AC-DC converter, a constant control power supply voltage can be obtained relatively easily.

降圧型ＡＣ−ＤＣコンバータは、例えば特開２００１−１４５３５６号公報（特許文献１）に記載されたようにＡＣ−ＤＣ変換用スイッチに対して逆流防止用ダイオードが直列に接続されている。このため、ＡＣ−ＤＣ変換用スイッチのオン・オフ制御を開始する前に平滑コンデンサを充電することができず、平滑コンデンサの出力段に制御電源回路を接続することができなかった。従って、降圧型ＡＣ−ＤＣコンバータの制御電源回路は交流入力端子に接続されていた。   In the step-down AC-DC converter, for example, as described in Japanese Patent Application Laid-Open No. 2001-145356 (Patent Document 1), a backflow prevention diode is connected in series to an AC-DC conversion switch. For this reason, the smoothing capacitor cannot be charged before the on / off control of the AC-DC conversion switch is started, and the control power supply circuit cannot be connected to the output stage of the smoothing capacitor. Therefore, the control power supply circuit of the step-down AC-DC converter is connected to the AC input terminal.

降圧型ＡＣ−ＤＣコンバータにおいて、交流入力端子に接続された制御電源回路を独立に設ける場合には、電源トランス、整流平滑回路、及び電圧安定化回路等を設けることが必要になり、必然的にＡＣ−ＤＣコンバータが大型になり且つ制御電源回路における電力損失が大きくなる。また、交流入力電圧が例えば４００Ｖのように高圧の場合には、制御電源回路に降圧用トランスを内蔵させることが要求され、部品点数の増加を招く。また、制御電源回路の入力電流は力率改善されないので、交流入力端子における力率が悪化する。この種の問題は降圧型ＡＣ−ＤＣコンバータに限らずＡＣ−ＤＣ変換用スイッチに対して逆流防止用ダイオードが直列に接続される形式の別のＡＣ−ＤＣコンバータにおいても生じる。
特開２００１―１４５３５６号公報 In a step-down AC-DC converter, when a control power supply circuit connected to an AC input terminal is provided independently, it is necessary to provide a power transformer, a rectifying / smoothing circuit, a voltage stabilizing circuit, and the like. The AC-DC converter becomes large and the power loss in the control power supply circuit becomes large. Further, when the AC input voltage is as high as 400 V, for example, it is required to incorporate a step-down transformer in the control power circuit, resulting in an increase in the number of parts. Further, since the power factor of the input current of the control power supply circuit is not improved, the power factor at the AC input terminal is deteriorated. This kind of problem occurs not only in the step-down AC-DC converter but also in other AC-DC converters in which a backflow prevention diode is connected in series to the AC-DC conversion switch.
Japanese Patent Laid-Open No. 2001-145356

本発明が解決しょうとする課題は、ＡＣ−ＤＣコンバータの制御電源回路の小型化又は低コスト化又は高効率化が要求されていることであり、本発明の目的は上記要求に応えることができるＡＣ−ＤＣコンバータを提供することである。   The problem to be solved by the present invention is that the control power supply circuit of the AC-DC converter is required to be reduced in size, cost, or efficiency, and the object of the present invention can meet the above demand. An AC-DC converter is provided.

上記課題を解決するための本発明を、実施例を示す図面の符号を参照して説明する。なお、特許請求の範囲及び次の説明での参照符号は本発明の理解を助けるためのものであり、本発明を限定するものではない。本発明は、
交流電圧を入力させるための少なくとも第１及び第２の交流入力端子（１ａ、１ｂ）と、
直流電圧を出力するための第１及び第２の直流出力端子（３９ａ、３９ｂ）と、
前記交流電圧を断続するためのスイッチング回路であって、前記第１及び第２の交流入力端子（１ａ、１ｂ）に接続された第１及び第２の交流入力導体（２ａ、２ｂ）と、直流電圧を出力するための第１及び第２の直流出力導体（３ａ、３ｂ）と、前記第１の交流入力導体（２ａ）に接続されたアノードを有する第１の主ダイオード（１０）と、前記第１の主ダイオード（１０）のカソードと前記第１の直流出力導体（３ａ）との間に接続された第１の主スイッチ（４）と、前記第１の交流入力導体（２ａ）に接続されたカソードを有する第２の主ダイオード（１１）と、前記第２の主ダイオード（１１）のアノードと前記第２の直流出力導体（３ｂ）との間に接続された第２の主スイッチ（５）と、前記第２の交流入力導体（２ｂ）に接続されたアノードを有する第３の主ダイオード（１２）と、前記第３の主ダイオード（１２）のカソードと前記第１の直流出力導体（３ａ）との間に接続された第３の主スイッチ（６）と、前記第２の交流入力導体（２ｂ）に接続されたカソードを有する第４の主ダイオード（１３）と、前記第４の主ダイオード（１３）のアノードと前記第２の直流出力導体（３ｂ）との間に接続された第４の主スイッチ（７）と、前記第１、第２、第３及び第４の主スイッチ（４，５，６，７）にそれぞれ並列に接続された第１、第２、第３及び第４のキャパシタンス手段（４３、４４、４５、４６）とを有しているスイッチング回路（３）と、
前記第１の直流出力導体（３ａ）と前記第１の直流出力端子（３９ａ）との間の直流ラインと前記第２の直流出力導体（３ｂ）と前記第２の直流出力端子（３９ｂ）との間の直流ラインとの内の少なくとも一方に接続されたリアクトル（１７ａ、又は１７ｂ、又は１７ａ及び１７ｂ）と、
前記第１及び第２の直流出力端子（３９ａ、３９ｂ）間に接続された平滑コンデンサ（１８）と、
前記第１の直流出力導体（３ａ）と前記第２の直流出力導体（３ｂ）との間に接続された還流用整流素子（１６）と、
前記第１の主ダイオード（１０）のカソードに接続されたアノードを有する第１の副ダイオード（５０）と、
前記第２の主ダイオード（１１）のアノードに接続されたカソードを有する第２の副ダイオード（５１）と、
前記第３の主ダイオード（１２）のカソードに接続されたアノードを有する第３の副ダイオード（５２）と、
前記第４の主ダイオード（１３）のアノードに接続されたカソードを有する第４の副ダイオード（５３）と、
前記第１のキャパシタンス手段（４３）に対して前記第１の副ダイオード（５０）を介して並列に接続されていると共に前記第３のキャパシタンス手段（４５）に対して前記第３の副ダイオード（５２）を介して並列に接続されているトランス（５８）の第１の１次巻線（５８ａ）と第１の副スイッチ（５９）との直列回路と、
前記第２のキャパシタンス手段（４４）に対して前記第２の副ダイオード（５１）を介して並列に接続されていると共に前記第４のキャパシタンス手段（４６）に対して前記第４の副ダイオード（５３）を介して並列に接続されている前記トランス（５８）の第２の１次巻線（５８ｂ）と第２の副スイッチ（６０）との直列回路と、
前記第１及び第２の１次巻線（５８ａ、５８ｂ）に電磁結合された２次巻線（５８ｃ）と、
前記２次巻線（５８ｃ）と前記平滑コンデンサ（１８）との間に接続されたエネルギ放出回路（４９ａ）と、
前記第１及び第２の直流出力端子（３９ａ、３９ｂ）間の出力電圧が一定電圧になり且つ第１及び第２の交流入力端子（１ａ、１ｂ）における力率が改善されるように前記第１、第２、第３及び第４の主スイッチ（４，５，６，７）をオン・オフ制御するための主スイッチ制御信号（ＶA1，ＶA2）を形成する主スイッチ制御信号形成回路と前記主スイッチ制御信号（ＶA1，ＶA2）に基づいて前記第１、第２、第３及び第４の主スイッチ（４，５，６，７）を駆動する主駆動回路（９４）とを有している第１の制御回路（２１）と、
前記第１、第２、第３及び第４のキャパシタンス手段（４３，４４，４５、４６）のエネルギを放出する時に前記第１及び第２の副スイッチ（５９、６０）をオン・オフ制御する副スイッチ信号制御（ＶB）を発生する第２の制御回路（６２）と、
前記第２の制御回路（６２）と前記第１及び第２の副スイッチ（５９、６０）の制御端子との間に接続された副駆動回路（６３）と
を備えたＡＣ−ＤＣコンバータであって、
前記平滑コンデンサ（１８）に接続された入力端子と前記第１の制御回路（２１）の直流電源端子に接続された出力端子とを有する制御電源回路（６４）と、
前記第１の制御回路（２１）によって前記第１、第２、第３及び第４の主スイッチ（４，５，６，７）のオン・オフ制御を開始する前に前記第１及び第２の副スイッチ（５９、６０）をオン制御するための起動用信号（Ｖ65）を前記副駆動回路（６３）に供給するために前記副駆動回路（６３）に接続されている起動用信号発生回路（６５）と、
前記第１及び第２の交流入力端子（１ａ、１ｂ）と前記起動用信号発生回路（６５）の直流電源端子及び前記副駆動回路（６３）の直流電源端子との間に接続された起動用電源回路（６６）と
を備えていることを特徴とするＡＣ−ＤＣコンバータに係わるものである。 The present invention for solving the above problems will be described with reference to the reference numerals of the drawings showing the embodiments. The reference numerals in the claims and the following description are for helping the understanding of the present invention, and do not limit the present invention. The present invention
At least first and second AC input terminals (1a, 1b) for inputting an AC voltage;
First and second DC output terminals (39a, 39b) for outputting a DC voltage;
A switching circuit for interrupting the AC voltage, the first and second AC input conductors (2a, 2b) connected to the first and second AC input terminals (1a, 1b); A first main diode (10) having first and second DC output conductors (3a, 3b) for outputting a voltage and an anode connected to the first AC input conductor (2a); A first main switch (4) connected between the cathode of the first main diode (10) and the first DC output conductor (3a), and connected to the first AC input conductor (2a) And a second main switch (11) connected between the anode of the second main diode (11) and the second DC output conductor (3b). 5) and connected to the second AC input conductor (2b) And a third main switch (12) connected between the cathode of the third main diode (12) and the first DC output conductor (3a). 6), a fourth main diode (13) having a cathode connected to the second AC input conductor (2b), an anode of the fourth main diode (13), and the second DC output conductor (3b) connected in parallel to the fourth main switch (7) and the first, second, third and fourth main switches (4, 5, 6, 7), respectively. A switching circuit (3) having first, second, third and fourth capacitance means (43, 44, 45, 46);
A DC line between the first DC output conductor (3a) and the first DC output terminal (39a), the second DC output conductor (3b), and the second DC output terminal (39b); A reactor (17a, or 17b, or 17a and 17b) connected to at least one of the DC lines between
A smoothing capacitor (18) connected between the first and second DC output terminals (39a, 39b);
A reflux rectifier (16) connected between the first DC output conductor (3a) and the second DC output conductor (3b);
A first sub-diode (50) having an anode connected to the cathode of the first main diode (10);
A second sub-diode (51) having a cathode connected to the anode of the second main diode (11);
A third sub-diode (52) having an anode connected to the cathode of the third main diode (12);
A fourth sub-diode (53) having a cathode connected to the anode of the fourth main diode (13);
It is connected in parallel to the first capacitance means (43) via the first sub-diode (50) and to the third capacitance means (45), the third sub-diode ( 52) a series circuit of a first primary winding (58a) of a transformer (58) and a first sub-switch (59) connected in parallel via
The second capacitance means (44) is connected in parallel via the second sub-diode (51) and the fourth sub-diode (46) is connected to the fourth capacitance means (46). 53) a series circuit of a second primary winding (58b) of the transformer (58) and a second sub switch (60) connected in parallel via
A secondary winding (58c) electromagnetically coupled to the first and second primary windings (58a, 58b);
An energy discharge circuit (49a) connected between the secondary winding (58c) and the smoothing capacitor (18);
The output voltage between the first and second DC output terminals (39a, 39b) is a constant voltage, and the power factor at the first and second AC input terminals (1a, 1b) is improved. Main switch control signal forming circuit for forming main switch control signals (V A1 , V A2 ) for on / off control of the first, second, third and fourth main switches (4, 5, 6, 7) And a main drive circuit (94) for driving the first, second, third and fourth main switches (4, 5, 6, 7) based on the main switch control signals (V A1 , V A2 ). A first control circuit (21) having
The first and second sub switches (59, 60) are turned on / off when the energy of the first, second, third and fourth capacitance means (43, 44, 45, 46) is released. A second control circuit (62) for generating sub-switch signal control (V B );
An AC-DC converter comprising a second drive circuit (63) connected between the second control circuit (62) and control terminals of the first and second sub switches (59, 60). And
A control power circuit (64) having an input terminal connected to the smoothing capacitor (18) and an output terminal connected to a DC power terminal of the first control circuit (21);
Before the on / off control of the first, second, third and fourth main switches (4, 5, 6, 7) is started by the first control circuit (21), the first and second Generation of a start signal connected to the sub drive circuit (63) for supplying a start signal (V 65 ) for turning on the sub switches (59, 60) of the sub drive circuit (63) to the sub drive circuit (63) A circuit (65);
A starter connected between the first and second AC input terminals (1a, 1b) and a DC power supply terminal of the startup signal generation circuit (65) and a DC power supply terminal of the sub drive circuit (63). The present invention relates to an AC-DC converter including a power supply circuit (66).

なお、請求項２に示すように、更に、前記第１及び第２の交流入力端子（１ａ、１ｂ）と前記第１の制御回路（２１）との間に接続された相電圧検出用トランス（２０）を有し、前記起動用電源回路（６６）は前記相電圧検出用トランス（２０）を介して前記第１及び第２の交流入力端子（１ａ、１ｂ）に接続されていることが望ましい。
また、請求項３に示すように、前記起動用信号発生回路（６５）は前記平滑コンデンサ（１８）の電圧又は前記制御電源回路（６４）の出力電圧が所定値以上になった時に前記起動用信号の送出を停止する手段を有していることが望ましい。
また、請求項４に示すように、前記起動用信号発生回路（６５）の直流電源端子は前記制御電源回路（６４）にも接続され、前記起動用電源回路（６６）から前記起動用信号発生回路（６５）に供給する電圧は前記制御電源回路（６４）から前記起動用信号発生回路（６５）に供給する電圧よりも低く設定され、更に、前記制御電源回路（６４）から前記起動用信号発生回路（６５）に供給する電圧が前記起動用電源回路（６６）から前記起動用信号発生回路（６５）に供給する電圧よりも高くなった時に前記起動用電源回路（６６）から前記起動用信号発生回路（６５）に対する電圧供給を停止する手段を有していることが望ましい。
また、請求項５に示すように、交流電圧を入力させるための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）を設け、三相入力のＡＣ−ＤＣコンバータとすることが望ましい。 In addition, as shown in claim 2, a phase voltage detecting transformer (1) connected between the first and second AC input terminals (1a, 1b) and the first control circuit (21). 20), and the start-up power supply circuit (66) is preferably connected to the first and second AC input terminals (1a, 1b) via the phase voltage detection transformer (20). .
According to a third aspect of the present invention, the activation signal generator circuit (65) is configured to activate the activation signal generator when the voltage of the smoothing capacitor (18) or the output voltage of the control power supply circuit (64) exceeds a predetermined value. It is desirable to have means for stopping signal transmission.
According to a fourth aspect of the present invention, a DC power supply terminal of the activation signal generation circuit (65) is also connected to the control power supply circuit (64), and the activation signal generation is performed from the activation power supply circuit (66). The voltage supplied to the circuit (65) is set lower than the voltage supplied from the control power circuit (64) to the start signal generation circuit (65), and further, the start signal from the control power circuit (64). When the voltage supplied to the generating circuit (65) becomes higher than the voltage supplied from the starting power supply circuit (66) to the starting signal generating circuit (65), the starting power supply circuit (66) It is desirable to have means for stopping voltage supply to the signal generation circuit (65).
Further, as shown in claim 5, a first, second and third AC input terminals (1a, 1b, 1c) for inputting an AC voltage are provided to form a three-phase input AC-DC converter. Is desirable.

本発明によれば、第１〜第４の主スイッチ（４〜７）に対して逆流阻止用の第１〜第４の主ダイオード（１０〜１３）が直列に接続されたＡＣ−ＤＣコンバータであるにも拘わらず、制御電源回路（６４）が平滑コンデンサ（１８）の出力段に接続されているので、この制御電源回路（６４）の小型化及び低コスト化を図ることができる。更に詳細には、起動用信号発生回路（６５）から得られる起動用信号に基づいて第１及び第２の副スイッチ（５９、６０）がオン状態になると、交流入力端子（１ａ、１ｂ）から供給される交流電圧が第１〜第４の副ダイオード（５０〜５３）で整流されて平滑コンデンサ（１８）に供給され、平滑コンデンサ（１８）が充電される。これにより、第１〜第４の主スイッチ（４〜７）のオン・オフ動作の開始前に平滑コンデンサ（１８）を充電することが可能になり、制御電源回路（６４）を平滑コンデンサ（１８）に接続することが可能になる。第１〜第４の主スイッチ（４〜７）のオン・オフ動作の開始後には、制御電源回路（６４）に安定化された直流電圧が入力するので、従来の降圧型ＡＣ−ＤＣコンバータの制御電源回路に比較して制御電源回路（６４）を小型化又は低コスト化又は低損失化することが可能になる。
また、第１〜第４の主スイッチ（４〜７）のスイッチング損失の低減を目的として設けられている第１及び第２の副スイッチ（５９、６０）並びに第１〜第４の副ダイオード（５０〜５３）を兼用して起動時に平滑コンデンサ（１８）を充電する構成であるので、第１〜第４の主スイッチ（４〜７）のオン・オフ動作開始前に平滑コンデンサ（１８）を充電する回路の構成を簡単にすることができる。 According to the present invention, in the AC-DC converter, the first to fourth main diodes (10 to 13) for preventing backflow are connected in series to the first to fourth main switches (4 to 7). Nevertheless, since the control power supply circuit (64) is connected to the output stage of the smoothing capacitor (18), the control power supply circuit (64) can be reduced in size and cost. More specifically, when the first and second sub switches (59, 60) are turned on based on the activation signal obtained from the activation signal generation circuit (65), the AC input terminals (1a, 1b) The supplied AC voltage is rectified by the first to fourth sub-diodes (50 to 53) and supplied to the smoothing capacitor (18), and the smoothing capacitor (18) is charged. As a result, the smoothing capacitor (18) can be charged before the on / off operation of the first to fourth main switches (4 to 7) is started, and the control power supply circuit (64) is connected to the smoothing capacitor (18). ) Can be connected. Since the stabilized DC voltage is input to the control power supply circuit (64) after the on / off operation of the first to fourth main switches (4 to 7) is started, the conventional step-down AC-DC converter As compared with the control power supply circuit, the control power supply circuit (64) can be reduced in size, cost, or loss.
Also, the first and second sub-switches (59, 60) and the first to fourth sub-diodes (59, 60) provided for the purpose of reducing the switching loss of the first to fourth main switches (4 to 7). 50-53) is also used to charge the smoothing capacitor (18) at the time of start-up, so that the smoothing capacitor (18) is turned on before the on-off operation of the first to fourth main switches (4-7) is started. The structure of the circuit to charge can be simplified.

次に、図面を参照して本発明の実施形態を説明する。   Next, embodiments of the present invention will be described with reference to the drawings.

図１に示す実施例１に従う降圧型ＡＣ−ＤＣコンバータは、特許文献１に開示されている従来の降圧型ＡＣ−ＤＣコンバータと同様に、商用三相交流電源に接続される第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの三相正弦波交流電圧を直流電圧に変換して負荷３９に供給するためのものであって、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと第１及び第２の直流出力端子３９ａ、３９ｂとの間に、入力段のフイルタ回路２、スイッチング回路３、還流用整流素子としての還流（転流）用ダイオード１６と、第１及び第２の直流リアクトル１７ａ、１７ｂと、平滑コンデンサ１８とを順次に有し、更にスイッチング回路３に含まれている主スイッチのゼロボルトスイッチング（ＺＶＳ）を達成するためのゼロ電圧回路４９を有している。降圧型ＡＣ−ＤＣコンバータは、更に、スイッチング回路３に含まれている主スイッチをオン・オフ制御するために電流検出器１９、相電圧検出トランス２０、第１の制御回路（主制御回路）２１、ゼロ電圧回路４９に含まれている副スイッチをオン・オフ制御するための第２の制御回路（副制御回路）６２及び副駆動回路６３、及び制御電源回路６４、起動用信号発生回路としての発振回路６５、及び起動用電源回路６６を有している。   The step-down AC-DC converter according to the first embodiment shown in FIG. 1 is similar to the conventional step-down AC-DC converter disclosed in Patent Document 1, and is connected to a commercial three-phase AC power source. And a third AC input terminal 1a, 1b, 1c for converting the three-phase sine wave AC voltage into a DC voltage and supplying it to the load 39, the first, second and third AC input terminals. 1a, 1b, 1c and first and second DC output terminals 39a, 39b, an input stage filter circuit 2, a switching circuit 3, a return (commutation) diode 16 as a return rectifier, A zero voltage circuit 49 for sequentially achieving first and second DC reactors 17a and 17b and a smoothing capacitor 18 and achieving zero volt switching (ZVS) of a main switch included in the switching circuit 3. It has. The step-down AC-DC converter further includes a current detector 19, a phase voltage detection transformer 20, and a first control circuit (main control circuit) 21 for on / off control of the main switch included in the switching circuit 3. The second control circuit (sub-control circuit) 62 and sub-drive circuit 63 for controlling on / off of the sub-switch included in the zero voltage circuit 49, the control power supply circuit 64, and the start signal generating circuit An oscillation circuit 65 and a start-up power supply circuit 66 are included.

図１の本発明に従う降圧型ＡＣ−ＤＣコンバータの理解を容易にするために、図１の各部を詳しく説明する前に、図１の本発明に従う降圧型ＡＣ−ＤＣコンバータと特許文献１の降圧型ＡＣ−ＤＣコンバータとの相違点を説明する。図１に示す本発明に従う降圧型ＡＣ−ＤＣコンバータは、特許文献１に開示されていない次の構成を有する。
（１） 平滑コンデンサ１８即ち第１及び第２の直流出力端子３９ａ、３９ｂに接続された制御電源回路６４。
（２） スイッチング回路３の起動前にゼロ電圧回路４９を使用して平滑コンデンサ１８を充電するために設けられた起動用信号発生回路としての発振回路６５。
（３） スイッチング回路３の起動前に発振回路６５を動作させるための起動用電源回路６６。
次に、図１の各部を詳しく説明する。 In order to facilitate understanding of the step-down AC-DC converter according to the present invention shown in FIG. 1, before explaining each part of FIG. 1 in detail, the step-down AC-DC converter according to the present invention shown in FIG. Differences from the type AC-DC converter will be described. The step-down AC-DC converter according to the present invention shown in FIG. 1 has the following configuration which is not disclosed in Patent Document 1.
(1) The control power supply circuit 64 connected to the smoothing capacitor 18, that is, the first and second DC output terminals 39a and 39b
(2) An oscillation circuit 65 as a start signal generating circuit provided for charging the smoothing capacitor 18 using the zero voltage circuit 49 before the switching circuit 3 is started.
(3) A starting power supply circuit 66 for operating the oscillation circuit 65 before starting the switching circuit 3.
Next, each part of FIG. 1 will be described in detail.

入力段のフイルタ回路２は、スイッチング回路３の第１、第２及び第３の交流入力導体２ａ、２ｂ、２ｃを流れる電流に含まれる高調波成分を除去するものであって、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃとスイッチング回路３との間の第１、第２及び第３の交流入力導体２ａ、２ｂ、２ｃにそれぞれ直列に接続された第１、第２及び第３のリアクトルＬ1、Ｌ2、Ｌ3と第１、第２及び第３の交流入力導体２ａ、２ｂ、２ｃ間にそれぞれ接続された第１、第２及び第３の高周波コンデンサＣ１、Ｃ２、Ｃ３とから成る。   The filter circuit 2 in the input stage removes harmonic components contained in the current flowing through the first, second, and third AC input conductors 2a, 2b, and 2c of the switching circuit 3. First and second connected in series to the first, second and third AC input conductors 2a, 2b and 2c between the second and third AC input terminals 1a, 1b and 1c and the switching circuit 3, respectively. And third reactors L1, L2, and L3 and first, second, and third high-frequency capacitors C1, C2, and C3 connected between the first, second, and third AC input conductors 2a, 2b, and 2c, respectively. It consists of.

スイッチング回路３は、ＡＣ−ＤＣ変換のための主回路であって、第１、第２及び第３の交流入力導体２ａ、２ｂ、２ｃと第１、第２及び第３のリアクトルＬ１、Ｌ２、Ｌ３とを介して第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに接続されている。更に詳細には、図２に示すようにスイッチング回路３は、第１の交流入力導体２ａに接続されたアノードを有する第１の主ダイオード１０と、第１の主ダイオード１０のカソードと第１の直流出力導体３ａとの間に接続された第１の主スイッチ４と、第１の交流入力導体２ａに接続されたカソードを有する第２の主ダイオード１１と、第２の主ダイオード１１のアノードと第２の直流出力導体３ｂとの間に接続された第２の主スイッチ５と、第２の交流入力導体２ｂに接続されたアノードを有する第３の主ダイオード１２と、第３の主ダイオード１２のカソードと第１の直流出力導体３ａとの間に接続された第３の主スイッチ６と、第２の交流入力導体２ｂに接続されたカソードを有する第４の主ダイオード１３と、第４の主ダイオード１３のアノードと第２の直流出力導体３ｂとの間に接続された第４の主スイッチ７と、第３の交流入力導体２ｃに接続されたアノードを有する第５の主ダイオード１４と、第５の主ダイオード１４のカソードと第１の直流出力導体３ａとの間に接続された第５の主スイッチ８と、第３の交流入力導体２ｃに接続されたカソードを有する第６の主ダイオード１５と、第６の主ダイオード１５のアノードと第２の直流出力導体３ｂとの間に接続された第６の主スイッチ９と、第１、第２、第３、第４、第５及び第６の主スイッチ４、５、６、７、８、９にそれぞれ並列に接続された第１、第２、第３、第４、第５及び第６のキャパシタンス手段としてのスナバ用コンデンサ４３、４４、４５、４６、４７、４８と、第１、第２、第３、第４、第５及び第６の主スイッチ４、５、６、７、８、９にそれぞれ逆方向並列に接続されたダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６とを有する。   The switching circuit 3 is a main circuit for AC-DC conversion, and includes first, second and third AC input conductors 2a, 2b and 2c and first, second and third reactors L1, L2, The first, second and third AC input terminals 1a, 1b and 1c are connected via L3. More specifically, as shown in FIG. 2, the switching circuit 3 includes a first main diode 10 having an anode connected to the first AC input conductor 2a, a cathode of the first main diode 10, and a first A first main switch 4 connected between the DC output conductor 3a, a second main diode 11 having a cathode connected to the first AC input conductor 2a, and an anode of the second main diode 11 A second main switch 5 connected between the second DC output conductor 3b, a third main diode 12 having an anode connected to the second AC input conductor 2b, and a third main diode 12 A third main switch 6 connected between the cathode and the first DC output conductor 3a, a fourth main diode 13 having a cathode connected to the second AC input conductor 2b, Main diode 13 A fourth main switch 7 connected between the anode and the second DC output conductor 3b; a fifth main diode 14 having an anode connected to the third AC input conductor 2c; A fifth main switch 8 connected between the cathode of the diode 14 and the first DC output conductor 3a; a sixth main diode 15 having a cathode connected to the third AC input conductor 2c; A sixth main switch 9 connected between the anode of the six main diodes 15 and the second DC output conductor 3b, and first, second, third, fourth, fifth and sixth main switches. Snubber capacitors 43, 44, 45, 46 as first, second, third, fourth, fifth and sixth capacitance means connected in parallel to 4, 5, 6, 7, 8, 9 respectively. 47, 48 and the first, second, third, fourth, fifth and And a diode D1, D2, D3, D4, D5, D6 to the main switch 4,5,6,7,8,9 connected in reverse parallel with each of the 6.

第１〜第６の主ダイオード１０〜１５は逆流阻止用ダイオードとも呼ぶことができるものであって、第１〜第６の主スイッチ４〜９に対してそれぞれ直列に接続されている。   The first to sixth main diodes 10 to 15 can also be referred to as backflow prevention diodes, and are connected in series to the first to sixth main switches 4 to 9, respectively.

第１〜第６の主スイッチ４〜９は交流入力の力率が改善されるように例えば２０ｋＨｚのような高い周波数でオン・オフ動作するものであって、図２においては、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）で示されている。しかし、第１〜第６の主スイッチ４〜９をＦＥＴ又は接合型トランジスタ等の別の制御可能な半導体スイッチング素子で形成することができる。なお、第１〜第６の主スイッチ４〜９に対して逆方向並列に接続されたダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６を第１〜第６の主スイッチ４〜９の寄生ダイオード又は内蔵ダイオードとすることができる。   The first to sixth main switches 4 to 9 are turned on and off at a high frequency such as 20 kHz so that the power factor of the AC input is improved. In FIG. Bipolar transistor). However, the first to sixth main switches 4 to 9 can be formed of other controllable semiconductor switching elements such as FETs or junction transistors. The diodes D1, D2, D3, D4, D5, and D6 connected in reverse direction to the first to sixth main switches 4 to 9 are parasitic diodes of the first to sixth main switches 4 to 9. Or it can be a built-in diode.

キャパシタンス手段としての第１〜第６のスナバ用コンデンサ４３〜４８は、第１〜第６の主スイッチ４〜９のターンオフ時にこれ等のコレクタ・ソース間の電圧が急激に上昇することを抑える機能を有する。第１〜第６の主スイッチ４〜９のコレクタ・ソース間電圧がターンオフ時に傾斜を有して緩やかに立上がると、第１〜第６の主スイッチ４〜９のスイッチング損失（電力損失）が低減し、且つノイズの発生が抑制される。なお、第１〜第６のスナバ用コンデンサ４３〜４８を個別のコンデンサで構成する代わりに、第１〜第６の主スイッチ４〜９の主端子間（コレクタ・エミッタ間）の寄生容量とすることができる。   Capacitor means first to sixth snubber capacitors 43 to 48 function to suppress a sudden rise in the collector-source voltage when the first to sixth main switches 4 to 9 are turned off. Have When the collector-source voltage of the first to sixth main switches 4 to 9 rises gently with a slope when turned off, the switching loss (power loss) of the first to sixth main switches 4 to 9 is increased. And the generation of noise is suppressed. Instead of configuring the first to sixth snubber capacitors 43 to 48 with individual capacitors, parasitic capacitance between the main terminals (between the collector and the emitter) of the first to sixth main switches 4 to 9 is used. be able to.

図１において、第１及び第２の直流リアクトル１７ａ、１７ｂは、スイッチング回路３と第１及び第２の直流出力端子３９ａ、３９ｂとの間の第１及び第２の直流出力導体３ａ、３ｂに直列に接続されている。なお、第１及び第２の直流リアクトル１７ａ、１７ｂの内のいずれか一方を省くこともできる。
還流用ダイオード１６は、転流用ダイオードと呼ばれることもあるものであり、第１及び第２の直流出力導体３ａ、３ｂ間に接続されている。還流用ダイオード１６を、整流機能を有する電界効果トランジスタ等の別の半導体整流素子に置き換えることもできる。
平滑コンデンサ１８は第１及び第２の直流出力端子３９ａ、３９ｂ間に接続されている。還流用ダイオード１６と第１及び第２の直流リアクトル１７ａ、１７ｂと平滑コンデンサ１８とによって出力段の平滑回路が形成されている。 In FIG. 1, first and second DC reactors 17a and 17b are connected to first and second DC output conductors 3a and 3b between a switching circuit 3 and first and second DC output terminals 39a and 39b. Connected in series. Note that one of the first and second DC reactors 17a and 17b can be omitted.
The reflux diode 16 is sometimes called a commutation diode, and is connected between the first and second DC output conductors 3a and 3b. The reflux diode 16 can be replaced with another semiconductor rectifier such as a field effect transistor having a rectifying function.
The smoothing capacitor 18 is connected between the first and second DC output terminals 39a and 39b. The return diode 16, the first and second DC reactors 17 a and 17 b, and the smoothing capacitor 18 form an output stage smoothing circuit.

ゼロ電圧回路４９はスナバ用コンデンサ４３〜４８のエネルギー放出回路と呼ぶこともできるものであって、図１においてスイッチング回路３と平滑コンデンサ１８との間に接続されている。このゼロ電圧回路４９は、スイッチング回路３に含まれている第１〜第６のスナバ用コンデンサ４３〜４８に蓄積されたエネルギーを第１〜第６の主スイッチ４〜９のオンの直前に放出して第１〜第６の主スイッチ４〜９のコレクタ・エミッタ間（主電極間）の電圧をオフ時よりも低い値又はゼロにする第１の機能即ち本来の機能と、本発明に従って、第１〜第６の主スイッチ４〜９のオン・オフ動作の開始前に平滑コンデンサ１８を充電する第２の機能即ち付加機能を有する。更に、詳細には、図２に示すようにゼロ電圧回路４９は、第１の主ダイオード１０のカソードに接続されたアノードを有する第１の副ダイオード５０と、第２の主ダイオード１１のアノードに接続されたカソードを有する第２の副ダイオード５１と、第３の主ダイオード１２のカソードに接続されたアノードを有する第３の副ダイオード５２と、第４の主ダイオード１３のアノードに接続されたカソードを有する第４の副ダイオード５３と、第５の主ダイオード１４のカソードに接続されたアノードを有する第５の副ダイオード５４と、第６の主ダイオード１５のアノードに接続されたカソードを有する第６の副ダイオード５５と、前記第１のスナバ用コンデンサ４３に対して第１の副ダイオード５０を介して並列に接続されていると共に第３のスナバ用コンデンサ４５に対して第３の副ダイオード５２を介して並列に接続され、更に前記第５のスナバ用コンデンサ４７に対して第５の副ダイオード５４を介して並列に接続されているトランス５８の第１の１次巻線５８ａと、第１の１次巻線５８ａに直列に接続されたＩＧＢＴから成る第１の副スイッチ５９と、第２のスナバ用コンデンサ４４に対して第２の副ダイオード５１を介して並列に接続されていると共に第４のスナバ用コンデンサ４６に対して第４の副ダイオード５３を介して並列に接続され、更に第６のスナバ用コンデンサ４８に対して第６の副ダイオード５５を介して並列に接続されているトランス５８の第２の１次巻線５８ｂと、第２の１次巻線５８ｂに直列に接続されたＩＧＢＴから成る第２の副スイッチ６０と、第１及び第２の副スイッチ５９、６０に逆方向並列にそれぞれ接続されたダイオードＤ７，Ｄ８と、第１の１次巻線５８ａと第１の副スイッチ５９との直列回路に対して並列に接続された第１の補助コンデンサＣａと、第２の１次巻線５８ｂと第２の副スイッチ６０との直列回路に対して並列に接続された第２の補助コンデンサＣｂと、トランス５８の第１及び第２の１次巻線５８ａ、５８ｂに電磁結合された２次巻線５８ｃと、２次巻線５８ｃと平滑コンデンサ１８との間に接続されたエネルギ放出回路４９ａとから成る。エネルギ放出回路４９ａは、２次巻線５８ｃに対して第７の副ダイオード５６を介して並列接続された共振用コンデンサ６１と、この共振用コンデンサ６１と第１の直流出力導体３ａとの間に接続された第８の副ダイオード５７とから成る。なお、第１の副スイッチ５９のエミッタは第１の直流出力導体３ａに接続され、第２の副スイッチ６０のコレクタは第２の直流出力導体３ｂに接続され、２次巻線５８ｃの一端及び共振用コンデンサ６１の一端は第２の直流出力導体３ｂに接続され、第８の副ダイオード５７のカソードは第１の直流出力導体３ａに接続されている。   The zero voltage circuit 49 can also be called an energy discharge circuit of the snubber capacitors 43 to 48, and is connected between the switching circuit 3 and the smoothing capacitor 18 in FIG. The zero voltage circuit 49 releases the energy stored in the first to sixth snubber capacitors 43 to 48 included in the switching circuit 3 immediately before the first to sixth main switches 4 to 9 are turned on. Then, according to the present invention, the first function, that is, the original function of setting the voltage between the collector and emitter (between the main electrodes) of the first to sixth main switches 4 to 9 to a value lower or zero than that at the time of off, The second function of charging the smoothing capacitor 18 before the on / off operation of the first to sixth main switches 4 to 9 is started, that is, an additional function. More specifically, as shown in FIG. 2, the zero voltage circuit 49 is connected to the first sub-diode 50 having the anode connected to the cathode of the first main diode 10 and the anode of the second main diode 11. A second sub-diode 51 having a connected cathode, a third sub-diode 52 having an anode connected to the cathode of the third main diode 12, and a cathode connected to the anode of the fourth main diode 13. A fourth sub-diode 53 having a fifth sub-diode 54 having an anode connected to the cathode of the fifth main diode 14, and a sixth sub-diode having a cathode connected to the anode of the sixth main diode 15. The sub-diode 55 and the first snubber capacitor 43 are connected in parallel via the first sub-diode 50 and A transformer connected in parallel to the snubber capacitor 45 via a third sub-diode 52 and further connected in parallel to the fifth snubber capacitor 47 via a fifth sub-diode 54. 58 first primary winding 58a, a first sub-switch 59 composed of an IGBT connected in series to the first primary winding 58a, and a second snubber capacitor 44, a second It is connected in parallel via the sub-diode 51 and is connected in parallel via the fourth sub-diode 53 to the fourth snubber capacitor 46, and further to the sixth snubber capacitor 48. The second primary winding 58b of the transformer 58 connected in parallel via the secondary diode 55, and the second secondary switch 60 comprising an IGBT connected in series to the second primary winding 58b. The diodes D7 and D8 connected in reverse parallel to the first and second sub switches 59 and 60, respectively, and the series circuit of the first primary winding 58a and the first sub switch 59 are connected in parallel. The first auxiliary capacitor Ca connected to the second auxiliary capacitor Cb connected in parallel to the series circuit of the second primary winding 58b and the second sub-switch 60; The secondary winding 58c is electromagnetically coupled to the first and second primary windings 58a and 58b, and the energy discharge circuit 49a is connected between the secondary winding 58c and the smoothing capacitor 18. The energy release circuit 49a includes a resonance capacitor 61 connected in parallel to the secondary winding 58c via a seventh sub-diode 56, and between the resonance capacitor 61 and the first DC output conductor 3a. And an eighth sub-diode 57 connected thereto. The emitter of the first sub switch 59 is connected to the first DC output conductor 3a, the collector of the second sub switch 60 is connected to the second DC output conductor 3b, and one end of the secondary winding 58c and One end of the resonance capacitor 61 is connected to the second DC output conductor 3b, and the cathode of the eighth sub-diode 57 is connected to the first DC output conductor 3a.

第１及び第２の副スイッチ５９、６０は、ゼロ電圧回路４９を前述した第１の機能（ＺＶＳ機能）を得る時と第２の機能（起動機能）を得る時との両方において高い繰返し周波数（例えば２０ｋＨｚ）でオン・オフ動作する。図２において第１及び第２の副スイッチ５９、６０はＩＧＢＴで形成されているが、これをＦＥＴ又はトランジスタ等の別の半導体スイッチで形成することもできる。
ゼロ電圧回路４９の動作の詳細は後述する。 The first and second sub-switches 59 and 60 have a high repetition frequency both when the zero voltage circuit 49 obtains the first function (ZVS function) described above and when the second function (start-up function) is obtained. On / off operation is performed at (for example, 20 kHz). In FIG. 2, the first and second sub-switches 59 and 60 are formed of IGBTs, but may be formed of other semiconductor switches such as FETs or transistors.
Details of the operation of the zero voltage circuit 49 will be described later.

電流検出器１９は第１の直流リアクトル１７ａが接続されている直流ラインに電磁結合され、第１の直流リアクトル１７ａに流れる電流ＩLを検出し、この電流ＩLに比例した電圧値を有する電流検出信号ＶLをライン１９ａによって第１の制御回路２１に送る。 Current detector 19 is electromagnetically coupled to a DC line first DC reactor 17a is connected to detect the current I L flowing through the first DC reactor 17a, a current having a voltage value proportional to the current I L The detection signal V L is sent to the first control circuit 21 through the line 19a.

相電圧検出用トランス２０は、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに接続された第１、第２及び第３の１次巻線Ｎ1U、Ｎ1V、Ｎ1Wと、これ等に電磁結合された第１、第２及び第３の２次巻線Ｎ2U、Ｎ2V、Ｎ2Wを有する。第１、第２及び第３の１次巻線Ｎ1U、Ｎ1V、Ｎ1Wと第１、第２及び第３の２次巻線Ｎ2U、Ｎ2V、Ｎ2WはそれぞれＹ結線され、それぞれの中性点がグランドに接続されている。第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃにおけるＵ相、Ｖ相及びＷ相（第１、第２及び第３相）の交流入力電圧ＶU、ＶV、ＶWに比例したＵ相、Ｖ相、Ｗ相の交流入力電圧検出信号が第１、第２及び第３の２次巻線Ｎ2U、Ｎ2V、Ｎ2Wから得られる。ここでは、説明を容易にするために各交流入力電圧と各交流入力電圧検出信号との両方が同一のＶU、ＶV、ＶWで示されている。第１、第２及び第３の２次巻線Ｎ2U、Ｎ2V、Ｎ2Wはライン２０ａ、２０ｂ、２０ｃを介して第１の制御回路２１に接続されている。相電圧検出用トランス２０は起動用電源回路６６にも兼用されており、第１、第２及び第３の１次巻線Ｎ1U、Ｎ1V、Ｎ1Wに電磁結合された第１、第２及び第３の３次巻線Ｎ3U、Ｎ3V、Ｎ3Wを有する。 The phase voltage detecting transformer 20 includes first, second, and third primary windings N 1U , N 1V , N 1W connected to the first, second, and third AC input terminals 1a, 1b, 1c. And first, second and third secondary windings N 2U , N 2V and N 2W electromagnetically coupled thereto. The first, second and third primary windings N 1U , N 1V and N 1W and the first, second and third secondary windings N 2U , N 2V and N 2W are Y-connected, respectively. The neutral point is connected to ground. AC input voltages V U , V V , and V W for the U , V , and W phases (first, second, and third phases) at the first, second, and third AC input terminals 1a, 1b, and 1c Proportional U-phase, V-phase and W-phase AC input voltage detection signals are obtained from the first, second and third secondary windings N 2U , N 2V and N 2W . Here, for ease of explanation, both AC input voltages and AC input voltage detection signals are indicated by the same V U , V V , and V W. The first, second and third secondary windings N 2U , N 2V and N 2W are connected to the first control circuit 21 via lines 20a, 20b and 20c. The phase voltage detection transformer 20 is also used as a start-up power supply circuit 66, and is first and second electromagnetically coupled to the first, second and third primary windings N 1U , N 1V and N 1W . And a third tertiary winding N 3U , N 3V , N 3W .

第１の制御回路２１は、スイッチング回路３に含まれている第１〜第６の主スイッチ４〜９をオン・オフ制御するものであって、第１及び第２の直流出力端子３９ａ、３９ｂ間の直流出力電圧ＶDCが一定又はほぼ一定になり、且つ入力力率が１又はほぼ１になるように図８（B）〜（Ｇ）に示す第１、第２、第３、第４、第５及び第６の主スイッチ制御信号Ｓ１、Ｓ2、Ｓ3、Ｓ4、Ｓ5、Ｓ6を形成する主スイッチ制御信号形成回路と、第１〜第６の主スイッチ制御信号Ｓ１〜Ｓ6を駆動するための主駆動回路９４とから成る。主駆動回路９４は信号バス７１によって第１〜第６の主スイッチ制御信号Ｓ１〜Ｓ6をスイッチング回路３に送る。第１の制御回路２１の詳細は後述する。 The first control circuit 21 performs on / off control of the first to sixth main switches 4 to 9 included in the switching circuit 3, and includes first and second DC output terminals 39a and 39b. First, second, third, and fourth shown in FIGS. 8B to 8G so that the DC output voltage V DC between them is constant or substantially constant and the input power factor is 1 or substantially 1. For driving the main switch control signal forming circuit for forming the fifth and sixth main switch control signals S1, S2, S3, S4, S5 and S6, and the first to sixth main switch control signals S1 to S6. Main drive circuit 94. The main drive circuit 94 sends the first to sixth main switch control signals S1 to S6 to the switching circuit 3 through the signal bus 71. Details of the first control circuit 21 will be described later.

第２の制御回路６２は、副スイッチ制御回路又は副制御回路と呼ぶことができるものであって、ゼロ電圧回路４９の第１及び第２の副スイッチ５９、６０をオン・オフ制御するためのゼロ電圧制御信号を形成してライン６２ａを介して副駆動回路６３に送るものである。この第２の制御回路６２はゼロ電圧制御信号を形成するために信号バス７２によって第１の制御回路２１に接続されている。この実施例では説明の都合上、第１及び第２の制御回路２１、６２が個別に示されているが、これ等を一体化することもできる。第２の制御回路６２の詳細は後述する。   The second control circuit 62 can be called a sub-switch control circuit or a sub-control circuit, and is used for on / off control of the first and second sub-switches 59 and 60 of the zero voltage circuit 49. A zero voltage control signal is formed and sent to the sub drive circuit 63 via the line 62a. This second control circuit 62 is connected to the first control circuit 21 by a signal bus 72 to form a zero voltage control signal. In this embodiment, the first and second control circuits 21 and 62 are individually shown for convenience of explanation, but these can be integrated. Details of the second control circuit 62 will be described later.

副駆動回路６３は、第２の制御回路６２の出力及び発振回路６５の出力に応答してゼロ電圧回路４９の第１及び第２の副スイッチ５９、６０をオン・オフ駆動するためのものであって、ライン６３ａ、６３ｂによってゼロ電圧回路４９に接続されている。この副駆動回路６３の電源端子はライン７６と逆流阻止用ダイオード７７とを介して第１の制御回路２１に含まれている主駆動回路の電源ラインに接続されていると共に逆流阻止用ダイオード８３とライン８１ａとを介して起動用電源回路６６にも接続されている。この副駆動回路６３の詳細は後述する。   The sub drive circuit 63 is for turning on and off the first and second sub switches 59 and 60 of the zero voltage circuit 49 in response to the output of the second control circuit 62 and the output of the oscillation circuit 65. Thus, it is connected to the zero voltage circuit 49 by lines 63a and 63b. The power supply terminal of the sub drive circuit 63 is connected to the power supply line of the main drive circuit included in the first control circuit 21 via the line 76 and the backflow prevention diode 77 and the backflow prevention diode 83. It is also connected to the activation power supply circuit 66 through the line 81a. Details of the sub drive circuit 63 will be described later.

起動用信号発生回路としての発振回路６５は、第１〜第６の主スイッチ４〜９のオン・オフ動作開始前にゼロ電圧検出回路４９を動作させて平滑コンデンサ１８を充電するために副スイッチ５９、６０をオン・オフ動作させるためのパルス信号（起動用信号）を発生するものであって、例えば２０ｋＨｚのパルス信号Ｖ６５をライン６５ａを介して副駆動回路６３に供給する。この起動用の発振回路６５の詳細は後述する。   The oscillating circuit 65 serving as a start signal generating circuit operates the zero voltage detecting circuit 49 and charges the smoothing capacitor 18 before starting the on / off operation of the first to sixth main switches 4 to 9. A pulse signal (starting signal) for turning on and off 59 and 60 is generated. For example, a pulse signal V65 of 20 kHz is supplied to the sub drive circuit 63 via a line 65a. Details of the starting oscillation circuit 65 will be described later.

制御電源回路６４は、平滑コンデンサ１８の出力に基づいて第１及び第２の制御回路２１、６２と副駆動回路６３と発振回路６５との直流電源電圧を供給するためのものであって。ライン７３、７４によって第１及び第２の直流出力端子３９ａ、３９ｂに接続され、且つライン７５，７５ａを介して第１の制御回路２１の直流電源端子に接続され、ライン７５，７５ｂを介して第２の制御回路６２の直流電源端子に接続され、ライン７８と逆流阻止ダイオード７９とを介して発振回路６５の直流電源端子に接続されている。なお、副駆動回路６３の電源端子はライン７６と逆流阻止ダイオード７７を介して第１の制御回路２１に接続されている。制御電源回路６４の詳細は後述する。   The control power supply circuit 64 supplies a DC power supply voltage for the first and second control circuits 21 and 62, the sub drive circuit 63 and the oscillation circuit 65 based on the output of the smoothing capacitor 18. The lines 73 and 74 are connected to the first and second DC output terminals 39a and 39b, the lines 75 and 75a are connected to the DC power supply terminal of the first control circuit 21, and the lines 75 and 75b are connected. It is connected to the DC power supply terminal of the second control circuit 62, and is connected to the DC power supply terminal of the oscillation circuit 65 through the line 78 and the backflow prevention diode 79. The power supply terminal of the sub drive circuit 63 is connected to the first control circuit 21 via a line 76 and a backflow prevention diode 77. Details of the control power supply circuit 64 will be described later.

起動用電源回路６６は、制御電源回路６４の動作開始前に副駆動回路６３及び発振回路６５を動作させる機能を有し、相電圧検出用トランス２０の第１、第２及び第３の３次巻線Ｎ3U、Ｎ3V、Ｎ3Wに接続された第１のダイオード整流回路８０と、第１、第２及び第３の２次巻線Ｎ2U、Ｎ2V、Ｎ2Wに接続された第２のダイオード整流回路８１とを有する。この実施例では小型化を図るために相電圧検出用トランス２０を起動用電源回路６６が兼用しているが、起動用電源回路６６のための独立のトランスを設け、このトランスを介して起動用電源回路６６を第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに接続することもできる。 The start-up power supply circuit 66 has a function of operating the sub-drive circuit 63 and the oscillation circuit 65 before the operation of the control power supply circuit 64 is started, and the first, second, and third tertiarys of the phase voltage detection transformer 20. A first diode rectifier circuit 80 connected to windings N 3U , N 3V and N 3W and a second diode rectifier connected to first, second and third secondary windings N 2U , N 2V and N 2W . Diode rectifier circuit 81. In this embodiment, the phase voltage detection transformer 20 is also used as the start-up power supply circuit 66 in order to reduce the size. However, an independent transformer for the start-up power supply circuit 66 is provided, and the start-up power supply circuit 66 is provided via this transformer. The power supply circuit 66 can also be connected to the first, second and third AC input terminals 1a, 1b and 1c.

第１のダイオード整流回路８０は６個の整流ダイオードを三相ブリッジ接続した周知の回路と平滑コンデンサＣ４とから成り、この正側の直流出力ライン８０ａは逆流阻止ダイオード８２を介して発振回路６５の直流電源端子に接続され、この負側の直流出力ライン８０ｂはスイッチング回路３の第２の直流出力導体３ｂに接続されている。この第１のダイオード整流回路８０は発振回路６５の起動電源として機能する。第１のダイオード整流回路８０の最大出力電圧値は起動後に制御電源回路６４からライン７８に供給される電圧値よりも低く設定されている。従って、制御電源回路６４からライン７８を介して発振回路６５に直流電圧が供給されると、逆流阻止用ダイオード８２がオフになり、第１のダイオード整流回路８０から発振回路６５への電力供給は停止する。   The first diode rectifier circuit 80 includes a well-known circuit in which six rectifier diodes are connected in a three-phase bridge and a smoothing capacitor C4. The DC output line 80a on the positive side is connected to the oscillation circuit 65 via a backflow prevention diode 82. The negative DC output line 80 b is connected to the DC power supply terminal, and is connected to the second DC output conductor 3 b of the switching circuit 3. The first diode rectifier circuit 80 functions as a starting power source for the oscillation circuit 65. The maximum output voltage value of the first diode rectifier circuit 80 is set lower than the voltage value supplied from the control power supply circuit 64 to the line 78 after startup. Therefore, when a DC voltage is supplied from the control power supply circuit 64 to the oscillation circuit 65 via the line 78, the backflow prevention diode 82 is turned off, and power supply from the first diode rectifier circuit 80 to the oscillation circuit 65 is not performed. Stop.

第２のダイオード整流回路８１は、６個の整流ダイオードを三相ブリッジ接続した周知の回路と平滑コンデンサＣ５とから成り、この正側の出力ライン８１ａと逆流阻止用ダイオード８３を介して副駆動回路６３の直流電源端子に接続され、負側の出力ライン８１ｂはスイッチング回路３の第１の直流出力導体３ａに接続されている。第２のダイオード整流回路８１の出力電圧値は起動後の制御電源回路６４の出力ライン７６の電圧値よりも低く設定されているので、起動後に逆流阻止用ダイオード８３がオフになり、第２のダイオード整流回路８１からの電力供給は停止する。   The second diode rectifier circuit 81 includes a well-known circuit in which six rectifier diodes are connected in a three-phase bridge and a smoothing capacitor C5. The sub-drive circuit is connected via the output line 81a on the positive side and the backflow prevention diode 83. The negative output line 81 b is connected to the first DC output conductor 3 a of the switching circuit 3. Since the output voltage value of the second diode rectifier circuit 81 is set lower than the voltage value of the output line 76 of the control power supply circuit 64 after startup, the backflow prevention diode 83 is turned off after startup, and the second The power supply from the diode rectifier circuit 81 is stopped.

第１の制御回路２１は、図３に示すように、平滑コンデンサ１８の両端から出力される直流出力電圧ＶDCの基準値を規定する基準電圧ＶRDを発生する基準電圧源２２と、平滑コンデンサ１８の電圧ＶDCを基準電源２２の基準電圧ＶRDと比較してそれらの誤差電圧信号ＶE1を出力する第１の誤差増幅器２３と、電流検出器１９の検出電圧ＶLを第１の誤差増幅器２３の出力信号ＶE1と比較してそれらの誤差電圧信号ＶE2を出力する第２の誤差増幅器２４と、相電圧検出用トランス２０の検出電圧ＶU、ＶV、ＶW及び第２の誤差増幅器２４の出力信号ＶE2に基づいてＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV、ＶRVW、ＶRWUを発生する相電流基準信号発生回路２５と、三相交流電源１の周波数５０〜６０Ｈｚよりも十分に高い周波数１〜１００ｋＨｚの三角波信号ＶTを発生する三角波発生回路２６と、相電流基準信号発生回路２５のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV、ＶRVW、ＶRWUを三角波発生回路２６の三角波信号ＶTと比較して各相の電流のＰＷＭ変調信号ＶPUV、ＶPVW、ＶPWUを出力する第１、第２及び第３のＰＷＭコンパレータ２７、２８、２９と、各ＰＷＭコンパレータ２７、２８、２９のＰＷＭ変調信号ＶPUV、ＶPVW、ＶPWUを「１」、「０」又は「ー１」の３値の線電流パルス信号ＶSU（＝ＶPUV−ＶPWU），ＶSV（＝ＶPVW−ＶPUV）、ＶSW（＝ＶPWU−ＶPVW）に変換する第１、第２及び第３の線電流パルス変換用コンパレータ３０、３１、３２と、第１、第２及び第３の絶対値検出回路４０、４１、４２と、第１、第２及び第３の遅延回路９１、９２、９３とから成る主スイッチ制御信号形成回路と、この主スイッチ制御信号形成回路に接続された主駆動回路９４とを備えている。更に詳しく説明すると、第１の誤差増幅器２３の負入力端子はライン１８ａを介して図１の平滑コンデンサ１８の一端に接続され、正入力端子は基準電源２２に接続されている。第２の誤差増幅器２４の負入力端子はライン１９ａを介して図１の電流検出器１９に接続され、正入力端子は第１の誤差増幅器２３に接続されている。相電流基準信号発生回路２５はライン２０ａ、２０ｂ、２０ｃを介して相電圧検出用トランス２０に接続され、且つ第２の誤差増幅器２４にも接続され、ライン２０ａ、２０ｂ、２０ｃから得られる正弦波の検出電圧ＶU、ＶV、ＶWを第２の誤差増幅器２４から得られた出力信号ＶE2で補正したものに相当する図９（Ａ）に示すＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV、ＶRVW、ＶRWUを発生する。Ｕ相、Ｖ相及びＷ相の電流基準信号ＶRUV、ＶRVW、ＶRWUは正弦波又はこれに近い波形を有するが、図９（Ａ）は極めて短時間の波形を示すので、これらは直線的に示されている。第１、第２及び第３のＰＷＭコンパレータ２７、２８、２９の負入力端子は相電流基準信号発生回路２５に接続され、正入力端子は三角波発生回路２６に接続され、図９（Ａ）に示すようにＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV、ＶRVW、ＶRWUと三角波信号ＶTとを比較して図９（Ｂ）（Ｃ）（Ｄ）に示すＰＷＭ変調信号ＶPUV、ＶPVW、ＶPWUを出力する。第１の線電流パルス変換用コンパレータ３０は第１のＰＷＭコンパレータ２７に接続された正入力端子と、第３のＰＷＭコンパレータ２９に接続された負入力端子とを有し、図９（Ｅ）に示す線電流パルス信号ＶSUを出力する。第２の線電流パルス変換用コンパレータ３１は第２のＰＷＭコンパレータ２８に接続された正入力端子と、第１のＰＷＭコンパレータ２７に接続された負入力端子とを有し、図９（Ｆ）に示す線電流パルス信号ＶSVを出力する。第３の線電流パルス変換用コンパレータ３２は第３のＰＷＭコンパレータ２９に接続された正入力端子と第２のＰＷＭコンパレータ２８に接続された負入力端子とを有し、図９（Ｇ）に示す線電流パルス信号ＶSWを出力する。第１、第２及び第３の絶対値検出回路４０、４１、４２は、第１、第２及び第３の線電流パルス変換用コンパレータ３０、３１、３２にそれぞれ接続されている。第１、第２及び第３の絶対値検出回路４０、４１、４２の出力信号ＶA1´，ＶＡ2´、ＶA3´は図９（Ｈ）（Ｉ）（Ｊ）において点線で示されている。第１、第２及び第３の遅延回路９１、９２、９３は第１、第２及び第３の絶対値検出回路４０、４１、４２に接続され、第１、第２及び第３の絶対値検出回路４０、４１、４２の出力信号ＶA1´，ＶＡ2´、ＶA3´を僅かに遅延させ、図９（Ｈ）（Ｉ）（Ｊ）において実線で示す第１、第２及び第３相（Ｕ，Ｖ，Ｗ相）制御信号ＶA1，ＶＡ2、ＶA3を出力する。第１、第２及び第３の遅延回路９１、９２、９３は、図９（Ｋ）（L）（Ｍ）に示す第１、第２及び第３の副スイッチ制御信号ＶB1、ＶB2、ＶB3を形成するために設けられている。図９（Ｋ）（Ｌ）（Ｍ）に示す第１、第２及び第３の副スイッチ制御信号ＶB1、ＶB2、ＶB3を第１、第２及び第３の遅延回路９１、９２、９３を使用しないで形成することもできる。この場合には、第１〜第３の遅延回路９１〜９３が省かれ、第１、第２及び第３の絶対値検出回路４０、４１、４２が主駆動回路９４に直接に接続される。第１、第２及び第３の絶対値検出回路４０、４１、４２の出力端子に接続されたライン９５、９６、９７と第１、第２及び第３の遅延回路９１、９２、９３の出力端子に接続されたライン９８、９９、１００とから成る第２の信号バス７２は、図１の第２の制御回路６２に接続されている。なお、第１、第２及び第３の遅延回路９１、９２、９３の遅延時間は、図９（Ｋ）（Ｌ）（Ｍ）に示す第１、第２及び第３の副スイッチ制御信号ＶB1、ＶB2、ＶB3のパルス幅と同一に決定されている。 As shown in FIG. 3, the first control circuit 21 includes a reference voltage source 22 that generates a reference voltage V RD that defines a reference value of the DC output voltage V DC output from both ends of the smoothing capacitor 18, a smoothing capacitor The first error amplifier 23 that compares the voltage VDC of 18 with the reference voltage V RD of the reference power supply 22 and outputs the error voltage signal V E1 , and the detection voltage V L of the current detector 19 is set as the first error. The second error amplifier 24 that outputs the error voltage signal V E2 in comparison with the output signal V E1 of the amplifier 23, the detection voltages V U , V V , V W and the second voltage of the phase voltage detection transformer 20. A phase current reference signal generation circuit 25 that generates U-phase, V-phase, and W-phase current reference signals V RUV , V RVW , and V RWU based on the output signal V E2 of the error amplifier 24, and the frequency of the three-phase AC power supply 1 Frequency 1-100k sufficiently higher than 50-60Hz a triangular wave generating circuit 26 for generating a triangular wave signal V T of z, the phase current reference signal U-phase generating circuit 25, V-phase and W-phase current reference signal V RUV, V RVW, triangular wave of the triangular wave generating circuit 26 to V RWU First, second, and third PWM comparators 27, 28, and 29 that output PWM modulation signals V PUV , V PVW , and V PWU of the current of each phase in comparison with the signal V T, and the PWM comparators 27 and 28 , 29 PWM modulation signals V PUV , V PVW , V PWU are converted into three-value line current pulse signals V SU (= V PUV −V PWU ), V SV (= V PVW −V PUV ), V SW (= V PWU −V PVW ), first, second and third line current pulse conversion comparators 30, 31 and 32, and first, second and third Absolute value detection circuits 40, 41, and 42, and first, second, and third delay circuits 91, 92, and 93, Et consisting comprises a main switch control signal forming circuit, a main drive circuit 94 connected to the main switch control signal forming circuit. More specifically, the negative input terminal of the first error amplifier 23 is connected to one end of the smoothing capacitor 18 of FIG. 1 via a line 18a, and the positive input terminal is connected to the reference power source 22. The negative input terminal of the second error amplifier 24 is connected to the current detector 19 of FIG. 1 via a line 19 a, and the positive input terminal is connected to the first error amplifier 23. The phase current reference signal generation circuit 25 is connected to the phase voltage detection transformer 20 via lines 20a, 20b, and 20c, and is also connected to the second error amplifier 24, and is a sine wave obtained from the lines 20a, 20b, and 20c. Currents of U-phase, V-phase and W-phase shown in FIG. 9 (A) corresponding to the detected voltages V U , V V and V W corrected by the output signal V E2 obtained from the second error amplifier 24. Reference signals V RUV , V RVW and V RWU are generated. The U-phase, V-phase, and W-phase current reference signals V RUV , V RVW , and V RWU have a sine wave or a waveform close to this, but FIG. 9A shows a waveform for a very short time. Has been shown. The negative input terminals of the first, second, and third PWM comparators 27, 28, and 29 are connected to the phase current reference signal generation circuit 25, and the positive input terminal is connected to the triangular wave generation circuit 26, as shown in FIG. As shown, the U-phase, V-phase, and W-phase current reference signals V RUV , V RVW , and V RWU are compared with the triangular wave signal V T and the PWM modulation signal V shown in FIGS. 9B , 9C, and 9D is shown. PUV , V PVW and V PWU are output. The first line current pulse conversion comparator 30 has a positive input terminal connected to the first PWM comparator 27, and a negative input terminal connected to the third PWM comparator 29, as shown in FIG. The line current pulse signal V SU shown is output. The second line current pulse conversion comparator 31 has a positive input terminal connected to the second PWM comparator 28 and a negative input terminal connected to the first PWM comparator 27, as shown in FIG. The indicated line current pulse signal V SV is output. The third line current pulse conversion comparator 32 has a positive input terminal connected to the third PWM comparator 29 and a negative input terminal connected to the second PWM comparator 28, and is shown in FIG. 9 (G). The line current pulse signal V SW is output. The first, second, and third absolute value detection circuits 40, 41, 42 are connected to the first, second, and third line current pulse conversion comparators 30, 31, 32, respectively. Output signals V A1 ′, VA 2 ′, and V A3 ′ of the first, second, and third absolute value detection circuits 40, 41, and 42 are indicated by dotted lines in FIGS. 9 (H), (I), and (J). Yes. The first, second, and third delay circuits 91, 92, 93 are connected to the first, second, and third absolute value detection circuits 40, 41, 42, and the first, second, and third absolute values. The output signals V A1 ′, VA 2 ′, V A3 ′ of the detection circuits 40, 41, 42 are slightly delayed, and the first, second, and third lines indicated by solid lines in FIGS. Phase (U, V, W phase) control signals V A1 , VA 2 , V A3 are output. The first, second, and third delay circuits 91, 92, and 93 are respectively connected to the first, second, and third sub switch control signals V B1 , V B2 , and V shown in FIGS. It is provided to form V B3 . The first, second, and third sub-switch control signals V B1 , V B2 , V B3 shown in FIGS. 9K, 9L, and 9M are converted into first, second, and third delay circuits 91, 92, It can also be formed without using 93. In this case, the first to third delay circuits 91 to 93 are omitted, and the first, second and third absolute value detection circuits 40, 41 and 42 are directly connected to the main drive circuit 94. Lines 95, 96, 97 connected to output terminals of the first, second and third absolute value detection circuits 40, 41, 42 and outputs of the first, second and third delay circuits 91, 92, 93 A second signal bus 72 consisting of lines 98, 99, 100 connected to the terminals is connected to the second control circuit 62 of FIG. The delay times of the first, second, and third delay circuits 91, 92, and 93 are the first, second, and third sub switch control signals V shown in FIGS. 9 (K), (L), and (M). It is determined to be the same as the pulse width of B1 , VB2 , and VB3 .

図３において第１、第２及び第３の遅延回路９１、９２、９３に接続された主駆動回路９４は、図９（Ｈ）（Ｉ）（Ｊ）に示する第１、第２及び第３相（Ｕ，Ｖ，Ｗ相）制御信号ＶA1，ＶＡ2、ＶA3に基づいて図８（Ｂ）（Ｃ）（Ｄ）（Ｅ）（Ｆ）（Ｇ）に示す第１、第２、第３、第４、第５、第６の主スイッチ制御信号Ｓ1、Ｓ2，Ｓ3、Ｓ4、Ｓ5、Ｓ6を形成するものである。図４に図３の第１の制御回路２１に含まれている主駆動回路９４と図１の副駆動回路６３との詳細が示されている。主駆動回路９４は、６個のフォトカプラを有する。６個のフォトカプラは、ＬＥＤから成る第１、第２、第３、第４、第５及び第６の発光ダイオード（発光素子）101、102、103、104、105、106と、第１、第２、第３、第４、第５及び第６のフォトトランジスタ（受光素子）107、108、109、110、111、112とをそれぞれ光結合することによって構成されている。第１、第２、第３、第４、第５及び第６のフォトトランジスタ107、108、109、110、111、112は、第１、第２、第３、第４、第５及び第６の発光ダイオード101、102、103、104、105、106が発光した時に低抵抗状態（オン状態）になる。 In FIG. 3, the main drive circuit 94 connected to the first, second and third delay circuits 91, 92 and 93 is the first, second and second shown in FIGS. 9 (H), (I) and (J). Based on the three-phase (U, V, W phase) control signals V A1 , VA 2 , V A3 , the first and second shown in FIGS. 8B, 8C, 8D, 8E, and 8G are shown. , Third, fourth, fifth and sixth main switch control signals S 1 , S 2 , S 3 , S 4 , S 5 , S 6 are formed. 4 shows details of the main drive circuit 94 and the sub drive circuit 63 shown in FIG. 1 included in the first control circuit 21 shown in FIG. The main drive circuit 94 has six photocouplers. The six photocouplers include first, second, third, fourth, fifth and sixth light emitting diodes (light emitting elements) 101, 102, 103, 104, 105, 106 made of LEDs, The second, third, fourth, fifth and sixth phototransistors (light receiving elements) 107, 108, 109, 110, 111 and 112 are optically coupled to each other. The first, second, third, fourth, fifth, and sixth phototransistors 107, 108, 109, 110, 111, and 112 are the first, second, third, fourth, fifth, and sixth, respectively. When the light emitting diodes 101, 102, 103, 104, 105, and 106 emit light, they are in a low resistance state (ON state).

第１及び第２の発光ダイオード101、102は互いに直列接続され、第１の発光ダイオード101のアノードは抵抗Ｒ1を介して第１の入力端子113に接続されている。第１の入力端子113は、図３の第１の遅延回路９１に接続され、第１相制御信号ＶA1を受け入れる。第３及び第４の発光ダイオード103、104は互いに直列に接続され、第３の発光ダイオード103のアノードは抵抗Ｒ2を介して第２の入力端子114に接続されている。第２の入力端子114は図３の第２の遅延回路９２に接続され、第２相制御信号ＶA2を受け入れる。第５及び第６の発光ダイオード105、106は互いに直列に接続され、第５の発光ダイオード105のアノードは抵抗Ｒ3を介して第３の入力端子115に接続されている。第３の入力端子115は図３の第３の遅延回路９３に接続され、第３相制御信号ＶA3を受け入れる。第２、第４及び第６の発光ダイオード102、104、106のカソードは、ライン７４ａを介して図１の第２の直流出力端子３９ｂ即ちグランドに接続されている。第１及び第２の発光ダイオード101、102は第１の入力端子113が高レベル電圧（論理の１）の時に発光する。第３及び第４の発光ダイオード103、104は第２の入力端子114が高レベル電圧の時に発光する。第５及び第６の発光ダイオード105、106は第３の入力端子115が高レベルの時に発光する。 The first and second light emitting diodes 101 and 102 are connected in series with each other, and the anode of the first light emitting diode 101 is connected to the first input terminal 113 via a resistor R1. The first input terminal 113 is connected to the first delay circuit 91 of FIG. 3 and receives the first phase control signal V A1 . The third and fourth light emitting diodes 103 and 104 are connected in series with each other, and the anode of the third light emitting diode 103 is connected to the second input terminal 114 via the resistor R2. The second input terminal 114 is connected to the second delay circuit 92 of FIG. 3 and receives the second phase control signal V A2 . The fifth and sixth light emitting diodes 105 and 106 are connected in series with each other, and the anode of the fifth light emitting diode 105 is connected to the third input terminal 115 via the resistor R3. The third input terminal 115 is connected to the third delay circuit 93 of FIG. 3 and receives the third phase control signal V A3 . The cathodes of the second, fourth, and sixth light emitting diodes 102, 104, 106 are connected to the second DC output terminal 39b of FIG. 1, that is, the ground, via a line 74a. The first and second light emitting diodes 101 and 102 emit light when the first input terminal 113 is at a high level voltage (logic 1). The third and fourth light emitting diodes 103 and 104 emit light when the second input terminal 114 is at a high level voltage. The fifth and sixth light emitting diodes 105 and 106 emit light when the third input terminal 115 is at a high level.

図４の主駆動回路９４は、図２のスイッチング回路３の上側に配置された第１、第３及び第５の主スイッチ４、６、８を第１、第３及び第５のフォトトランジスタ107、109、111を介して駆動するための第１の電源回路116と、スイッチング回路３の下側に配置された第２、第４及び第６の主スイッチ５、７、９を第２、第４及び第６のフォトトランジスタ108、110、112を介して駆動するための第２の電源回路117とを有する。第１及び第２の電源回路116、117は、ライン７５ａを介して図１の制御電源回路６４の出力ライン７５に接続されている。第１の電源回路116に接続された対の直流ライン118、119間に第１のフォトトランジスタ107と抵抗120との直列回路、第３のフォトトランジスタ109と抵抗122との直列回路、第５のフォトトランジスタ111と抵抗１２４との直列回路、及び電圧安定化用コンデンサＣ1１がそれぞれ接続されている。第２の電源回路117に接続された対の直流ライン126、127間に第２のフォトトランジスタ108と抵抗121との直列回路及び電圧安定化用コンデンサＣ１2がそれぞれ接続されている。第２の電源回路117に接続された別の対の直流ライン128、129間に第４のフォトトランジスタ110と抵抗123との直列回路及び電圧安定化用コンデンサＣ１3がそれぞれ接続されている。第２の電源回路117に接続された更に別の対の直流ライン130、131間に第６のフォトトランジスタ112と抵抗125との直列回路及び電圧安定化用コンデンサＣ１4がそれぞれ接続されている。第１の電源回路116に接続された直流ライン119は、ライン132によってスイッチング回路３の正側の直流出力導体３ａに接続され、これと同電位になる。従って、第１の電源回路に接続された一方の直流ライン118の電位は他方の直流ライン119の電位及び図１の正側の直流出力導体３ａの電位よりも高い。   The main drive circuit 94 in FIG. 4 includes first, third, and fifth main switches 4, 6, and 8 arranged on the upper side of the switching circuit 3 in FIG. , 109, 111 to drive the first power supply circuit 116, and the second, fourth and sixth main switches 5, 7, 9 arranged below the switching circuit 3 are connected to the second, second, And a second power supply circuit 117 for driving through the fourth and sixth phototransistors 108, 110, and 112. The first and second power supply circuits 116 and 117 are connected to the output line 75 of the control power supply circuit 64 of FIG. 1 via a line 75a. A series circuit of a first phototransistor 107 and a resistor 120, a series circuit of a third phototransistor 109 and a resistor 122, between a pair of DC lines 118 and 119 connected to the first power supply circuit 116, a fifth A series circuit of a phototransistor 111 and a resistor 124 and a voltage stabilizing capacitor C11 are connected to each other. A series circuit of a second phototransistor 108 and a resistor 121 and a voltage stabilizing capacitor C12 are connected between a pair of DC lines 126 and 127 connected to the second power supply circuit 117, respectively. A series circuit of a fourth phototransistor 110 and a resistor 123 and a voltage stabilizing capacitor C13 are connected between another pair of DC lines 128 and 129 connected to the second power supply circuit 117, respectively. A series circuit of a sixth phototransistor 112 and a resistor 125 and a voltage stabilizing capacitor C14 are connected between yet another pair of DC lines 130 and 131 connected to the second power supply circuit 117, respectively. The DC line 119 connected to the first power supply circuit 116 is connected to the DC output conductor 3a on the positive side of the switching circuit 3 by the line 132 and has the same potential as this. Therefore, the potential of one DC line 118 connected to the first power supply circuit is higher than the potential of the other DC line 119 and the potential of the DC output conductor 3a on the positive side in FIG.

第１のフォトトランジスタ107と抵抗120との相互接続点はライン133によって図２の第１の主スイッチ４の制御端子（ゲート）に接続されている。第３のフォトトランジスタ109と抵抗122との相互接続点はライン135によって図２の第３の主スイッチ６の制御端子（ゲート）に接続されている。第５のフォトトランジスタ111と抵抗124との相互接続点はライン137によって図２の第５の主スイッチ８の制御端子（ゲート）に接続されている。第２のフォトトランジスタ108と抵抗121との相互接続点はライン134によって図２の第２のスイッチ５の制御端子（ゲート）に接続されている。抵抗121の下端はライン139によって図２の第２の主スイッチ５のエミッタに接続されている。第４のフォトトランジスタ110と抵抗123との相互接続点はライン136によって図２の第４の主スイッチ７の制御端子（ゲート）に接続されている。抵抗１２３の下端はライン140によって第４の主スイッチ７のエミッタに接続されている。第６のフォトトランジスタ112と抵抗125との相互接続点はライン138によって図２の第６の主スイッチ９の制御端子（ゲート）に接続されている。抵抗125の下端はライン141によって第６の主スイッチ９のエミッタに接続されている。図２及び図４には図示されていないが、ライン133、134、135、136、137、138に対して直列に抵抗をそれぞれ接続することが望ましい。また、第１〜第６の主スイッチ４〜９のエミッタと制御端子（ゲート）との間に抵抗をそれぞれ接続することが望ましい。   The interconnection point between the first phototransistor 107 and the resistor 120 is connected to the control terminal (gate) of the first main switch 4 of FIG. The interconnection point between the third phototransistor 109 and the resistor 122 is connected to the control terminal (gate) of the third main switch 6 in FIG. The interconnection point between the fifth phototransistor 111 and the resistor 124 is connected to the control terminal (gate) of the fifth main switch 8 of FIG. The interconnection point between the second phototransistor 108 and the resistor 121 is connected to the control terminal (gate) of the second switch 5 in FIG. The lower end of the resistor 121 is connected to the emitter of the second main switch 5 of FIG. The interconnection point between the fourth phototransistor 110 and the resistor 123 is connected to the control terminal (gate) of the fourth main switch 7 in FIG. The lower end of the resistor 123 is connected to the emitter of the fourth main switch 7 by a line 140. The interconnection point between the sixth phototransistor 112 and the resistor 125 is connected to the control terminal (gate) of the sixth main switch 9 in FIG. The lower end of the resistor 125 is connected to the emitter of the sixth main switch 9 by a line 141. Although not shown in FIGS. 2 and 4, it is desirable to connect resistors in series with the lines 133, 134, 135, 136, 137, and 138, respectively. Further, it is desirable to connect resistors between the emitters of the first to sixth main switches 4 to 9 and the control terminals (gates).

主駆動回路９４から導出されたライン133、134、135、136、137、138には、図８（Ｂ）（Ｃ）（Ｄ）（Ｅ）（Ｆ）（Ｇ）に示す第１、第２、第３、第４、第５及び第６の主スイッチ制御信号Ｓ1、Ｓ2、Ｓ3、Ｓ4、Ｓ5、Ｓ6が出力される。第１〜第６の主スイッチ制御信号Ｓ1〜Ｓ6が高レベル電圧の時に第１〜第６の主スイッチ４〜９がオン状態になる。更に詳しく説明すると、図４の主駆動回路９４の第１、第２及び第３の入力端子113、114、115に図９（Ｈ）（Ｉ）（Ｊ）に示す第１、第２及び第３相制御信号ＶA1、ＶA2、ＶA3が入力し、各信号が高レベルの時に第１〜第６の発光ダイオード101〜106が発光し、第１〜第６のフォトトランジスタ107〜112がオン状態となり、第１〜第６の主スイッチ制御信号Ｓ1〜Ｓ6が高レベルになり、第１〜第６の主スイッチ４〜９がオンになる。ここで、特徴的な点は、第１及び第２の発光ダイオード101、102が同時に発光し、また第３及び第４の発光ダイオード103、104が同時に発光し、また第５及び第６の発光ダイオード105、106が同時に発光することである。この結果、図８（Ｂ）〜（Ｇ）に示すように、第１及び第２の主スイッチ制御信号Ｓ1、Ｓ2は同一の波形を有し、第３及び第４の主スイッチ制御信号Ｓ3、Ｓ4も同一の波形を有し、また第５及び第６の主スイッチ制御信号Ｓ5、Ｓ6も同一の波形を有する。従って、第１〜第６の主スイッチ４〜９の制御回路の簡略化を図ることができる。 Lines 133, 134, 135, 136, 137, and 138 derived from the main drive circuit 94 include first and second lines shown in FIGS. 8B, 8C, 8D, 8E, and 8G, respectively. , Third, fourth, fifth and sixth main switch control signals S1, S2, S3, S4, S5 and S6 are output. When the first to sixth main switch control signals S1 to S6 are at a high level voltage, the first to sixth main switches 4 to 9 are turned on. More specifically, the first, second, and third input terminals 113, 114, 115 of the main drive circuit 94 of FIG. 4 are shown in FIGS. 9 (H), (I), and (J). When the three-phase control signals V A1 , V A2 and V A3 are input and each signal is at a high level, the first to sixth light emitting diodes 101 to 106 emit light, and the first to sixth phototransistors 107 to 112 emit light. The first to sixth main switch control signals S1 to S6 become high level, and the first to sixth main switches 4 to 9 are turned on. Here, the characteristic point is that the first and second light emitting diodes 101 and 102 emit light simultaneously, the third and fourth light emitting diodes 103 and 104 emit light simultaneously, and the fifth and sixth light emitting elements. The diodes 105 and 106 emit light simultaneously. As a result, as shown in FIGS. 8B to 8G, the first and second main switch control signals S1, S2 have the same waveform, and the third and fourth main switch control signals S3, S4 also has the same waveform, and the fifth and sixth main switch control signals S5 and S6 also have the same waveform. Therefore, the control circuit for the first to sixth main switches 4 to 9 can be simplified.

副駆動回路６３は、図４に示すように副スイッチ制御信号入力端子142と発振出力入力端子143とを有する。副スイッチ制御信号入力端子142は、図１のライン６２ａを介して第２の制御回路６２に接続されている。発振出力信号入力端子143は、図１のライン６５ａを介して発振回路６５に接続されている。第７及び第８の発光ダイオード144、145の直列回路の一端は逆流阻止用ダイオード146と抵抗147とを介して副スイッチ制御信号入力端子142に接続されていると共に、逆流阻止用ダイオード148と抵抗149とを介して発振出力信号入力端子143にも接続されている。第７及び第８の発光ダイオード144、145の直列回路の他端はライン７４に接続されている。   As shown in FIG. 4, the sub drive circuit 63 has a sub switch control signal input terminal 142 and an oscillation output input terminal 143. The sub switch control signal input terminal 142 is connected to the second control circuit 62 via the line 62a of FIG. The oscillation output signal input terminal 143 is connected to the oscillation circuit 65 via the line 65a in FIG. One end of the series circuit of the seventh and eighth light emitting diodes 144 and 145 is connected to the auxiliary switch control signal input terminal 142 via the backflow prevention diode 146 and the resistor 147, and the backflow prevention diode 148 and the resistor 149 is also connected to the oscillation output signal input terminal 143. The other end of the series circuit of the seventh and eighth light emitting diodes 144 and 145 is connected to the line 74.

副駆動回路６３は、第７及び第８の発光ダイオード144、145に光結合された第７及び第８のフォトトランジスタ150、151を有する。第７及び第８のフォトトランジスタ150、151は抵抗152、153を介して対の直流ライン154、155間にそれぞれ接続されている。一方の直流ライン154は逆流阻止用ダイオード７７を介して主駆動回路９４の一方の直流ライン118に接続されていると共に、逆流阻止用ダイオード８３とライン８１ａを介して図１の第２のダイオード整流回路８１に接続されている。副駆動回路６３の他方の直流ライン１５５は主駆動回路９４の他方の直流ライン119に接続されている。対の直流ライン154、155間に電圧安定化用又は平滑用コンデンサＣ１5が接続されている。図１の第２のダイオード整流回路８１の出力電圧値は、スイッチング回路３の起動後に主駆動回路９４の対の直流ライン118、１１９間に得られる正常な電圧値よりも低く設定されている。従って、スイッチング回路３の起動後には、ライン８１ａの逆流阻止用ダイオード８３が逆バイアスされてオフになり、第２のダイオード整流回路８１からの電力供給が自動的に停止する。なお、逆流阻止用ダイオード８３とライン８１ａとの接続箇所及び逆流阻止用ダイオード７７の接続箇所を図４で点線で示すように第１の電源回路116とコンデンサＣ１1との間の直流ライン118に変えることができる。ライン８１ａを主駆動回路９４のコンデンサＣ１1の一端に接続した場合には、副駆動回路６３のコンデンサＣ１5を省くことができる。   The sub drive circuit 63 includes seventh and eighth phototransistors 150 and 151 optically coupled to the seventh and eighth light emitting diodes 144 and 145. The seventh and eighth phototransistors 150 and 151 are connected between the pair of DC lines 154 and 155 via resistors 152 and 153, respectively. One DC line 154 is connected to one DC line 118 of the main drive circuit 94 through a backflow prevention diode 77, and the second diode rectification of FIG. 1 through a backflow prevention diode 83 and a line 81a. The circuit 81 is connected. The other DC line 155 of the sub drive circuit 63 is connected to the other DC line 119 of the main drive circuit 94. A voltage stabilizing or smoothing capacitor C15 is connected between the pair of DC lines 154 and 155. The output voltage value of the second diode rectifier circuit 81 in FIG. 1 is set lower than the normal voltage value obtained between the pair of DC lines 118 and 119 of the main drive circuit 94 after the switching circuit 3 is started. Therefore, after the switching circuit 3 is activated, the reverse current blocking diode 83 on the line 81a is reverse biased and turned off, and the power supply from the second diode rectifier circuit 81 is automatically stopped. Note that the connection point between the backflow prevention diode 83 and the line 81a and the connection point of the backflow prevention diode 77 are changed to a DC line 118 between the first power supply circuit 116 and the capacitor C11 as shown by a dotted line in FIG. be able to. When the line 81a is connected to one end of the capacitor C11 of the main drive circuit 94, the capacitor C15 of the sub drive circuit 63 can be omitted.

第７のフォトトランジスタ150と抵抗152との相互接続点はライン６３ａによって図２の第１の副スイッチ５９の制御端子（ゲート）に接続されている。従って、第７のフォトトランジスタ150がオンになると、図２の第１の副スイッチ５９がオンになる。   The interconnection point between the seventh phototransistor 150 and the resistor 152 is connected to the control terminal (gate) of the first sub switch 59 in FIG. 2 by a line 63a. Therefore, when the seventh phototransistor 150 is turned on, the first sub switch 59 in FIG. 2 is turned on.

第８のフォトトランジスタ151と抵抗153との相互接続点は、電圧レベルシフト回路156とライン６３ｂとを介して図２の第２の副スイッチ６０の制御端子（ゲート）に接続されている。従って、第８のフォトトランジスタ15１がオンになると、図２の第２の副スイッチ６０がオンになる。   The interconnection point between the eighth phototransistor 151 and the resistor 153 is connected to the control terminal (gate) of the second sub switch 60 in FIG. 2 via the voltage level shift circuit 156 and the line 63b. Therefore, when the eighth phototransistor 151 is turned on, the second sub switch 60 in FIG. 2 is turned on.

電圧レベルシフト回路156は、抵抗153に得られる第２の副スイッチ制御信号の電圧を第２の副スイッチ６０に適合するように変えるものであって、２つの１次巻線159、160とこれ等に電磁結合された１つの２次巻線161とを有するパルストランス１５８を備えている。２つの１次巻線159、160の相互接続点は一方の直流ライン154に接続されている。上側の１次巻線159の上端は電界効果トランジスタから成る電圧レベルシフト用スイッチ157を介して下側の直流ライン１５５に接続されている。下側の１次巻線１６０の下端は逆流阻止用ダイオード166を介して直流ライン155に接続されている。電圧レベルシフト用スイッチ157の制御端子即ちゲートは、抵抗162を介して抵抗153の上端に接続されている。電圧レベルシフト用スイッチ157の制御端子と直流ライン155との間に抵抗163が接続されている。２次巻線161の一端は逆流阻止用ダイオード167とライン６３ｂとを介して図２の第２の副スイッチ６０の制御端子（ゲート）に接続されている。２次巻線161の他端は逆流阻止用ダイオード168とライン170とを介して第２の副スイッチ６０のエミッタに接続されている。従って、第８のフォトトランジスタ151がオンの時に、電圧レベルシフト用スイッチ157、上側１次巻線159、コンデンサＣ15の閉回路が形成され、２次巻線161に誘起された電圧が第２の副スイッチ６０のエミッタと制御端子（ゲート）との間に印加され、第２の副スイッチ６０がオンになる。２次巻線161に並列に抵抗164が接続され、且つライン６３ｂと170との間にトランジスタ169が接続され、且つ逆流阻止用ダイオード167に並列に抵抗１６５が接続されている。図１では副駆動回路６３が第１の制御回路２１の外に示されているが、第１の制御回路２１の中に含めることもできる。また、主駆動回路９４と副駆動回路６３とを一体に構成することもできる。 The voltage level shift circuit 156 changes the voltage of the second sub switch control signal obtained at the resistor 153 so as to be adapted to the second sub switch 60. A pulse transformer 158 having one secondary winding 161 electromagnetically coupled to each other is provided. The interconnection point between the two primary windings 159 and 160 is connected to one DC line 154. The upper end of the upper primary winding 159 is connected to the lower DC line 155 via a voltage level shift switch 157 made of a field effect transistor. The lower end of the lower primary winding 160 is connected to the DC line 155 via a backflow prevention diode 166. The control terminal, that is, the gate of the voltage level shift switch 157 is connected to the upper end of the resistor 153 via the resistor 162. A resistor 163 is connected between the control terminal of the voltage level shift switch 157 and the DC line 155. One end of the secondary winding 161 is connected to the control terminal (gate) of the second sub switch 60 of FIG. 2 via a backflow prevention diode 167 and a line 63b. The other end of the secondary winding 161 is connected to the emitter of the second sub switch 60 via a backflow prevention diode 168 and a line 170. Therefore, when the eighth phototransistor 151 is on, a closed circuit of the voltage level shift switch 157, the upper primary winding 159, and the capacitor C15 is formed, and the voltage induced in the secondary winding 161 is the second voltage. Applied between the emitter of the sub switch 60 and the control terminal (gate), the second sub switch 60 is turned on. A resistor 164 is connected in parallel to the secondary winding 161, a transistor 169 is connected between the lines 63b and 170, and a resistor 165 is connected in parallel to the backflow prevention diode 167. Although the sub drive circuit 63 is shown outside the first control circuit 21 in FIG. 1, it can be included in the first control circuit 21. Also, the main drive circuit 94 and the sub drive circuit 63 can be configured integrally.

図５は図１の第２の制御回路６２の詳細を示す。この第２の制御回路６２は、図９の（Ｈ）（Ｉ）（J）において実線で示す第１、第２及び第３相主スイッチ制御信号ＶA1、ＶA2、ＶA3の発生直前に第１及び第２の副スイッチ５９、６０をオン制御する副制御信号ＶBを形成するために、第１、第２及び第３のパルス形成回路171、172、173を有している。第１のパルス形成回路171の第１のＡＮＤ（論理積）回路175の一方の入力端子は第１のＮＯＴ（反転）回路174とライン９５とを介して図３の第１の絶対値検出回路４０に接続され、この他方の入力端子はライン９８を介して図３の第１の遅延回路９１に接続され、この出力端子はライン６２ａに接続されている。従って、第１のＡＮＤ回路175から第１の遅延回路の遅延時間に相当する幅を有する第１のパルスＶB1が図９（Ｋ）に示すように得られる。第２のパルス形成回路172の第２のＡＮＤ回路177の一方の入力端子は第２のＮＯＴ回路176とライン９６とを介して図３の第２の絶対値検出回路４１に接続され、この他方の入力端子はライン９９を介して第２の遅延回路９２に接続され、この出力端子はライン６２ａに接続されている。従って、第２のＡＮＤ回路177から第２の遅延回路９２の遅延時間に相当する幅を有する第２のパルスＶB2が図９（Ｌ）に示すように得られる。第３のパルス発生回路１７３の第３のＡＮＤ回路179の一方の入力端子は第３のＮＯＴ回路178とライン９７とを介して図３の第３の絶対値検出回路４２に接続され、この他方の入力端子はライン100を介して第３の遅延回路９３に接続され、この出力端子はライン６２ａに接続されている。従って、第３のＡＮＤ回路179から第３の遅延回路９３の遅延時間に相当する幅を有する第３のパルスＶB3が図９（Ｍ）に示すように得られる。第１、第２及び第３のＡＮＤ回路175、177、179の全てに接続されたライン６２ａには、図９（Ｋ）（Ｌ）（Ｍ）の第１、第２及び第３のパルスＶB1、ＶB2、ＶB3を加算したものに相当する副スイッチ制御信号ＶBが得られ、図４の副駆動回路６３の副スイッチ制御信号入力端子１４２に供給される。なお、第１、第２及び第３のパルスＶB1、ＶB2、ＶB3の幅は、第１、第２及び第３相主スイッチ制御信号ＶA1、ＶA2、ＶA3の全てが同時に低レベル（Ｌ）になる期間の幅よりも短く決定される。 FIG. 5 shows details of the second control circuit 62 of FIG. The second control circuit 62 immediately before the generation of the first, second and third phase main switch control signals V A1 , V A2 and V A3 indicated by solid lines in (H), (I) and (J) of FIG. First, second and third pulse forming circuits 171, 172 and 173 are provided in order to form a sub control signal V B for turning on the first and second sub switches 59 and 60. One input terminal of the first AND (logical product) circuit 175 of the first pulse forming circuit 171 is connected to the first absolute value detection circuit of FIG. 3 via the first NOT (inversion) circuit 174 and the line 95. The other input terminal is connected to the first delay circuit 91 of FIG. 3 via a line 98, and the output terminal is connected to the line 62a. Accordingly, the first pulse V B1 having a width corresponding to the delay time of the first delay circuit is obtained from the first AND circuit 175 as shown in FIG. One input terminal of the second AND circuit 177 of the second pulse forming circuit 172 is connected to the second absolute value detection circuit 41 of FIG. 3 through the second NOT circuit 176 and the line 96, and the other input terminal. Are connected to the second delay circuit 92 via a line 99, and this output terminal is connected to the line 62a. Accordingly, a second pulse V B2 having a width corresponding to the delay time of the second delay circuit 92 is obtained from the second AND circuit 177 as shown in FIG. One input terminal of the third AND circuit 179 of the third pulse generation circuit 173 is connected to the third absolute value detection circuit 42 of FIG. 3 via the third NOT circuit 178 and the line 97, and the other Are connected to the third delay circuit 93 via the line 100, and this output terminal is connected to the line 62a. Accordingly, the third pulse V B3 having a width corresponding to the delay time of the third delay circuit 93 is obtained from the third AND circuit 179 as shown in FIG. The line 62a connected to all of the first, second and third AND circuits 175, 177 and 179 has the first, second and third pulses V in FIGS. 9 (K), (L) and (M). A sub switch control signal V B corresponding to the sum of B 1 , V B2 and V B3 is obtained and supplied to the sub switch control signal input terminal 142 of the sub drive circuit 63 of FIG. Note that the widths of the first, second and third pulses V B1 , V B2 and V B3 are all low simultaneously for the first, second and third phase main switch control signals V A1 , V A2 and V A3. It is determined to be shorter than the width of the period during which the level (L) is reached.

第２の制御回路６２は、図５の回路に限定されるものではなく、図９（Ｈ）（Ｉ）（Ｊ）の第１、第２及び第３相スイッチ制御信号ＶA1、ＶA2、ＶA3の直前に第１、第２及び第３のパルスＶB1、ＶB2、ＶB3を発生することができる回路であればどのような回路でも良い。例えば、図９（Ａ）に示すＵ相、Ｖ相、Ｗ相の電流基準信号ＶRUV、ＶRVW、ＶRWUを少しシフトした信号Ｖａ、Ｖｂ、Ｖｃ、Ｖｄを形成し、各信号Ｖａ、Ｖｂ、Ｖｃ、Ｖｄが三角波信号ＶTを横切る時点を示すタイミング信号を形成し、このタイミング信号をトリガとし、このトリガ時点から第１、第２及び第３相主スイッチ制御信号ＶA1、ＶA2、ＶA3が高レベル（Ｈ）に立上る時点までの幅を有するパルスを例えばモノマルチバイブレータで形成し、この出力を第１、第２及び第３のパルスＶB1、ＶB2、ＶB3とすることができる。また、第２の制御回路６２を第１の制御回路２１と一体に形成することもできる。 The second control circuit 62 is not limited to the circuit of FIG. 5, but the first, second and third phase switch control signals V A1 , V A2 , Any circuit that can generate the first, second, and third pulses V B1 , V B2 , and V B3 immediately before V A3 may be used. For example, signals Va, Vb, Vc, Vd are formed by slightly shifting U-phase, V-phase, and W-phase current reference signals V RUV , V RVW , V RWU shown in FIG. , Vc, Vd form a timing signal indicating a time point when the triangular wave signal V T is crossed, and this timing signal is used as a trigger, and the first, second and third phase main switch control signals V A1 , V A2 , A pulse having a width until V A3 rises to a high level (H) is formed by, for example, a mono multivibrator, and this output is set as first, second and third pulses V B1 , V B2 and V B3 . be able to. In addition, the second control circuit 62 can be formed integrally with the first control circuit 21.

図６は起動用信号発生回路としての図１の発振回路６５の１例を示す。この発振回路６５は例えば無安定マルチバイブレータから成るパルス発生回路180と発振停止及び電圧調整回路181とを有する。パルス発生回路180は第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの第１、第２及び第３相の交流入力電圧ＶU、ＶV、ＶWの周波数よりも高い周波数（例えば２０ｋＨｚ）の矩形波パルスからなる発振出力信号Ｖ65を発生する。パルス発生回路180はライン６５ａによって図４の副駆動回路６３の発振出力信号入力端子143に接続される。図６の発振回路６５から得られる発振出力信号Ｖ65は図９（K）（Ｌ）（Ｍ）に示す第１、第２及び第３パルスＶB1、ＶB2、ＶB3と同様に第１及び第２の副スイッチ５９、６０のオン・オフ制御に使用される。 FIG. 6 shows an example of the oscillation circuit 65 of FIG. 1 as a start signal generation circuit. The oscillation circuit 65 includes a pulse generation circuit 180 formed of, for example, an astable multivibrator, and an oscillation stop and voltage adjustment circuit 181. The pulse generation circuit 180 has a frequency higher than the frequencies of the first, second and third phase AC input voltages V U , V V and V W of the first, second and third AC input terminals 1a, 1b and 1c. An oscillation output signal V 65 composed of a rectangular wave pulse (for example, 20 kHz) is generated. The pulse generation circuit 180 is connected to the oscillation output signal input terminal 143 of the sub drive circuit 63 of FIG. 4 by a line 65a. The oscillation output signal V 65 obtained from the oscillation circuit 65 of FIG. 6 is the same as the first, second and third pulses V B1 , V B2 and V B3 shown in FIGS. 9 (K), (L) and (M). And used for on / off control of the second sub switches 59 and 60.

発振停止及び電圧調整回路181は、発振回路６５の電源端子182とパルス発生回路180の電源端子との間に接続されトランジスタ１８３とこのトランジスタ１８３のベース（制御端子）に接続された制御回路１８４とから成る。トランジスタ１８３はパルス発生回路180の動作を停止させるための停止手段とパルス発生回路180の電源電圧を調整する手段との両方の働きを有する。制御回路１８４はライン１８ｂを介して平滑コンデンサ１８に接続され、平滑コンデンサ１８ の電圧が所定値（定格値）になった時にトランジスタ１８３をオフに制御して発振を停止する機能と、パルス発生回路180に供給する電圧を一定に保つようにトランジスタ１８３の抵抗値を制御する機能とを有する。電源端子182は、図１の第１のダイオード整流回路８０の出力ライン８０ａに逆流阻止用ダイオード８２を介して接続され且つ制御電源回路６４の第２の出力ライン７８に逆流阻止用ダイオード７９を介して接続されている。なお、発振停止及び電圧調整回路181を図６で点線で示すようにパルス発生回路180の出力段に設けることもできる。また、トランジスタ１８３の代わりにＦＥＴ等の別の半導体素子を使用することができる。また、１つのトランジスタ１８３によって発振停止と電圧調整との両方を行わないで、発振停止用のスイッチ（半導体素子）と電圧調整用の半導体素子とを個別に設けることができる。   The oscillation stop and voltage adjustment circuit 181 is connected between the power supply terminal 182 of the oscillation circuit 65 and the power supply terminal of the pulse generation circuit 180, and includes a transistor 183 and a control circuit 184 connected to the base (control terminal) of the transistor 183. Consists of. The transistor 183 functions as both a stopping unit for stopping the operation of the pulse generating circuit 180 and a unit for adjusting the power supply voltage of the pulse generating circuit 180. The control circuit 184 is connected to the smoothing capacitor 18 via the line 18b, and when the voltage of the smoothing capacitor 18 reaches a predetermined value (rated value), the transistor 183 is turned off to stop the oscillation, and the pulse generation circuit And a function of controlling the resistance value of the transistor 183 so that the voltage supplied to 180 is kept constant. The power supply terminal 182 is connected to the output line 80a of the first diode rectifier circuit 80 in FIG. 1 via a backflow prevention diode 82 and connected to the second output line 78 of the control power supply circuit 64 via a backflow prevention diode 79. Connected. Note that the oscillation stop and voltage adjustment circuit 181 may be provided at the output stage of the pulse generation circuit 180 as indicated by a dotted line in FIG. Further, instead of the transistor 183, another semiconductor element such as an FET can be used. In addition, the oscillation stop switch (semiconductor element) and the voltage adjustment semiconductor element can be separately provided without performing both oscillation stop and voltage adjustment by one transistor 183.

図７は、図１の制御電源回路６４の１例を示す。図７の制御電源回路６４は、回路構成が比較的単純であり、且つ比較的低コストな周知のＲＣＣ（リンギング・チョーク・コンバータ）から成り、トランス190と、スイッチ191と、ベース電流制御回路192と、第１及び第２の整流平滑回路193、194と、起動抵抗195とから成る。トランス190は１次巻線196と２次巻線197と３次巻線198と４次巻線199とを有する。１次巻線196とトランスジスタ191との直列回路は、第１及び第２の直流電源端子200、201間に接続されている。ダイオード202とコンデンサ203とから成る第１の整流平滑回路193は、２次巻線197に接続され且つ出力端子204を介して図１のライン７５に接続されている。ダイオード205とコンデンサ206とから成る第２の整流平滑回路194は４次巻線199に接続され且つ出力端子207を介して図１のライン７８に接続されている。第２の整流平滑回路194は、第１の整流平滑回路193よりも少し低い直流電圧を出力する。従って、図１の制御電源回路６４の出力ライン７８に正常な電圧が得られると、逆流阻止用ダイオード８２が逆バイアスされてオフになり、第１のダイオード整流回路８０からの電力供給は自動的に停止する。３次巻線198は駆動巻線とも呼ばれるものであり、べース電流制御回路192を介してトランジスタ191のベースとエミッタとの間に接続されている。ベース電流制御回路192は、出力端子204、207の直流出力電圧を一定に保つようにトランジスタ191のベース電流値を制御する機能を有する。起動抵抗195は第１の直流電源端子200とトランジスタ191のベースとの間に接続されている。起動抵抗195を介してトランジスタ191のベース電流が供給されると、トランジスタ191がオンになり、コレクタ電流は１次巻線196のインダクタンスのために傾斜を有して増大する。周知のようにトランス190又はコレクタ電流が飽和すると、トランジスタ191はオフに転換する。トランジスタ191のオフ期間にトランス190の蓄積エネルギーがダイオード202、205を介して放出され、ダイオード202、205の電流がゼロになると、再びトランジスタ191が正バイアスされてオンになる。なお、発振回路６５の電源端子182に制御電源回路７５の出力ライン７５を接続しても差し支えない場合は、図７の４次巻線１９９及び整流平滑回路１９４を省く。   FIG. 7 shows an example of the control power supply circuit 64 of FIG. The control power supply circuit 64 of FIG. 7 includes a well-known RCC (ringing choke converter) having a relatively simple circuit configuration and a relatively low cost, and includes a transformer 190, a switch 191 and a base current control circuit 192. And first and second rectifying / smoothing circuits 193 and 194 and a starting resistor 195. The transformer 190 has a primary winding 196, a secondary winding 197, a tertiary winding 198 and a quaternary winding 199. A series circuit of the primary winding 196 and the transistor 191 is connected between the first and second DC power supply terminals 200 and 201. A first rectifying / smoothing circuit 193 including a diode 202 and a capacitor 203 is connected to the secondary winding 197 and connected to the line 75 of FIG. A second rectifying / smoothing circuit 194 comprising a diode 205 and a capacitor 206 is connected to the quaternary winding 199 and connected to the line 78 of FIG. The second rectifying / smoothing circuit 194 outputs a DC voltage slightly lower than that of the first rectifying / smoothing circuit 193. Therefore, when a normal voltage is obtained on the output line 78 of the control power supply circuit 64 in FIG. 1, the backflow prevention diode 82 is reverse-biased and turned off, and the power supply from the first diode rectifier circuit 80 is automatically performed. To stop. The tertiary winding 198 is also called a drive winding, and is connected between the base and emitter of the transistor 191 via the base current control circuit 192. The base current control circuit 192 has a function of controlling the base current value of the transistor 191 so as to keep the DC output voltage of the output terminals 204 and 207 constant. The starting resistor 195 is connected between the first DC power supply terminal 200 and the base of the transistor 191. When the base current of transistor 191 is supplied through starter resistor 195, transistor 191 is turned on and the collector current increases with a slope due to the inductance of primary winding 196. As is well known, when the transformer 190 or collector current saturates, the transistor 191 turns off. When the energy of the transformer 190 is released through the diodes 202 and 205 during the off period of the transistor 191 and the currents of the diodes 202 and 205 become zero, the transistor 191 is again positively biased and turned on. When the output line 75 of the control power supply circuit 75 can be connected to the power supply terminal 182 of the oscillation circuit 65, the quaternary winding 199 and the rectifying / smoothing circuit 194 in FIG. 7 are omitted.

次に、本実施例の降圧型ＡＣ−ＤＣコンバータのＡＣ−ＤＣ変換動作（基本動作）を説明する。三相交流電源から第１、第２及び第３の交流入力端子１ａ，１ｂ，１ｃに供給されるU相、V相及びW相の交流入力電圧VU、VV、VWの波形を図８（A）に示し、図８（A）に示す微小期間T1、T2、T3、T4での図２に示す第１〜第６の主スイッチ４〜９のための第１〜第６の主スイッチ制御信号S1〜S6を図８（B）〜（G）に示す。第１〜第６の主スイッチ制御信号S1〜S6の高レベルはオンに対応し、低レベルはオフに対応している。図８（A）に示すように、微小期間T1でのU相、V相及びW相の交流入力電圧VU、VV、VWの交流入力電圧VU、VV、VWの絶対値レベルの大小関係はVU＞VV＞VWであるから図８（B）及び（C）並びに図８（D）及（E）に示すようにU相アームの第１及び第２の主スイッチ4、５並びにV相アームの第３及び第４の主スイッチ６、７がそれぞれ同時にオン状態となる。その後、第１及び第２の主スイッチ４、５のオン期間中に第３及び第４の主スイッチ６，７が同時にオフ状態になると、図８（F）及び（G）に示すようにW相アームの第５及び第６の主スイッチ８，９が同時にオン状態となる。続いて、図８（A）に示す微小期間T2でのU相、V相及びW相の交流入力電圧VU、VV、VWの絶対値レベルの大小関係は、VU＞VW＞VVであるから、図８（B）及び図８（C）並びに図８（F）及び（G）に示すようにU相アームの第１及び第２の主スイッチ４、５並びにW相アームの第５及び第６の主スイッチ８、９がそれぞれ同時にオン状態となる。その後、第１及び第２の主スイッチ4、５のオン期間中に第５及び第６の主スイッチ8、９が同時にオフ状態になると、図８（D）及び（E）に示すようにV相アームの第３及び第４の主スイッチ６、７が同時にオン状態となる。また、図８（A）に示す微小期間T3でのU相、V相、及びW相の交流入力電圧VU、VV、VWの絶対値レベルの大小関係はVV＞VW＞VUであるから、図８（D）及び（E）並びに図８（F）及び（G）に示すようにV相アームの第３及び第４の主スイッチ６、７並びにW相アームの第５、及び第６の主スイッチ８、９がそれぞれ同時にオン状態となる。その後、第３及び第４の主スイッチ6、７のオン期間中に第５及び第６の主スイッチ８、９が同時にオフ状態になると、図８（B）及び（C）に示すようにU相アームの第１及び第２の主スイッチ４，５が同時にオン状態となる。更に、図８（A）に示す微小期間T4でのU相、V相及びW相の交流入力電圧VU、VV、VWの絶対値レベルの大小関係は、VU＞VV＞VWであるから、図８（B）及び（C）並びに（D）及び（E）に示すようにU相アームの第１及び第２の主スイッチ４、５並びにV相アームの第３及び第４の主スイッチ６、７がそれぞれ同時にオン状態となる。その後、第１及び第２の主スイッチ４、５のオン期間中に第３及び第４の主スイッチ６、７が同時にオフ状態になると、図８（F）及び（G）に示すようにW相アームの第５及び第６の主スイッチ８、９が同時にオン状態となる。 Next, the AC-DC conversion operation (basic operation) of the step-down AC-DC converter of this embodiment will be described. Waveforms of U-phase, V-phase and W-phase AC input voltages V U , V V and V W supplied from the three-phase AC power source to the first, second and third AC input terminals 1a, 1b and 1c 8 for the first to sixth main switches 4-9 shown in FIG. 2 in the micro periods T 1 , T 2 , T 3 , T 4 shown in FIG. 8 (A). The sixth main switch control signals S1 to S6 are shown in FIGS. A high level of the first to sixth main switch control signals S1 to S6 corresponds to on, and a low level corresponds to off. As shown in FIG. 8 (A), U-phase in a minute period T 1, V-phase and W-phase of the AC input voltage V U, V V, the AC input voltage V U of V W, V V, absolute V W Since the magnitude relationship of the value level is V U > V V > V W , as shown in FIGS. 8 (B) and (C) and FIGS. 8 (D) and (E), the first and second U-phase arms The main switches 4 and 5 and the third and fourth main switches 6 and 7 of the V-phase arm are simultaneously turned on. Thereafter, when the third and fourth main switches 6 and 7 are simultaneously turned off during the on-period of the first and second main switches 4 and 5, as shown in FIGS. The fifth and sixth main switches 8, 9 of the phase arm are simultaneously turned on. Subsequently, the magnitude relationship between the absolute value levels of the U-phase, V-phase, and W-phase AC input voltages V U , V V , and V W in the minute period T 2 shown in FIG. 8A is expressed as V U > V W Since> V V , as shown in FIGS. 8 (B) and 8 (C) and FIGS. 8 (F) and (G), the first and second main switches 4 and 5 of the U-phase arm and the W-phase The fifth and sixth main switches 8 and 9 of the arm are simultaneously turned on. Thereafter, when the fifth and sixth main switches 8 and 9 are simultaneously turned off during the ON period of the first and second main switches 4 and 5, as shown in FIGS. 8D and 8E, V The third and fourth main switches 6, 7 of the phase arm are simultaneously turned on. Also, the magnitude relationship of the absolute value levels of the U-phase, V-phase, and W-phase AC input voltages V U , V V , and V W in the minute period T 3 shown in FIG. 8A is V V > V W > Since it is V U , as shown in FIGS. 8 (D) and (E) and FIGS. 8 (F) and (G), the third and fourth main switches 6 and 7 of the V-phase arm and the W-phase arm 5 and the sixth main switches 8 and 9 are simultaneously turned on. Thereafter, when the fifth and sixth main switches 8 and 9 are simultaneously turned off during the on period of the third and fourth main switches 6 and 7, as shown in FIGS. 8B and 8C, U The first and second main switches 4 and 5 of the phase arm are simultaneously turned on. Furthermore, the magnitude relationship between the absolute value levels of the U-phase, V-phase, and W-phase AC input voltages V U , V V , and V W in the minute period T 4 shown in FIG. 8A is V U > V V > Since V W , as shown in FIGS. 8B and 8C and FIGS. 8D and 8E, the first and second main switches 4 and 5 of the U-phase arm and the third and The fourth main switches 6 and 7 are simultaneously turned on. Thereafter, when the third and fourth main switches 6 and 7 are simultaneously turned off during the on-period of the first and second main switches 4 and 5, W as shown in FIGS. The fifth and sixth main switches 8, 9 of the phase arm are simultaneously turned on.

図８（A）に示す微小期間T1において、スイッチング回路３のU相アームの第１及び第２の主スイッチ４、５並びにV相アームの第３及び第４の主スイッチ６、７がオン状態の時、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃにおけるU相、V相及びW相の電圧VU、VV、VWの絶対値レベルの関係がVU＞VV＞VWであるから、第１の交流入力端子１ａ、フィルタ回路２、第１の主ダイオード１０、第１の主スイッチ４、第１の直流リアクトル１７ａ、平滑コンデンサ１８並びに負荷３９、第２の直流リアクトル１７ｂ、第４の主スイッチ７、第４の主ダイオ−ド１３、フィルタ回路２、第２の交流入力端子１ｂの経路で電流が流れ、第１及び第２の直流リアクトル１７ａ、１７ｂにエネルギが蓄積されると共に平滑コンデンサ１８が充電される。この時、第１の交流入力端子１ａからフィルタ回路２を介してスイッチング回路３のU相アームの負側（下側）に流れる電流（逆流）は第２の主ダイオード１１により阻止される。また、第１の交流入力端子１ａからフイルタ回路２、第１の主ダイオード１０及び第１の主スイッチ4を介してV相アームの正側（上側）に流れる電流は第３の主ダイオード１２により阻止される。従って、スイッチング回路３内のU相アームの負側（下側）の第２の主スイッチ５とV相アームの正側（上側）の第３の主スイッチ６には逆方向の電流が流れない。 8A, the first and second main switches 4 and 5 of the U-phase arm of the switching circuit 3 and the third and fourth main switches 6 and 7 of the V-phase arm are turned on. In this case, the relationship between the absolute value levels of the U-phase, V-phase, and W-phase voltages V U , V V , and V W at the first, second, and third AC input terminals 1a, 1b, and 1c is V U > V. since a V> V W, the first AC input terminal 1a, the filter circuit 2, the first main diode 10, first main switch 4, a first DC reactor 17a, a smoothing capacitor 18 and load 39, the second Current flows through the path of the DC reactor 17b, the fourth main switch 7, the fourth main diode 13, the filter circuit 2, and the second AC input terminal 1b, and the first and second DC reactors 17a and 17b. Energy is stored in the capacitor and the smoothing capacitor 18 is charged. At this time, a current (reverse flow) flowing from the first AC input terminal 1 a to the negative side (lower side) of the U-phase arm of the switching circuit 3 through the filter circuit 2 is blocked by the second main diode 11. The current flowing from the first AC input terminal 1 a to the positive side (upper side) of the V-phase arm through the filter circuit 2, the first main diode 10 and the first main switch 4 is caused by the third main diode 12. Be blocked. Therefore, no reverse current flows through the second main switch 5 on the negative side (lower side) of the U-phase arm and the third main switch 6 on the positive side (upper side) of the V-phase arm in the switching circuit 3. .

U相アームの第１及び第２の主スイッチ４、５のオン期間中にV相アームの第３及び第４の主スイッチ６、７が同時にオフ状態になると、W相アームの第５及び第６の主スイッチ８、９が同時にオン状態となり、第１の交流入力端子１ａ、フイルタ回路２、第２の主ダイオード１０、第１の主スイッチ４、第１の直流リアクトル１７ａ、平滑コンデンサ１８並びに負荷３９、第２の直流リアクトル１７ｂ、第６の主スイッチ９、第６の主ダイオード１５、フィルタ回路２、第３の交流入力端子１ｃの経路で電流が流れる。これにより、引き続き第１及び第２の直流リアクトル１７ａ、１７ｂにエネルギが蓄積されると共に平滑コンデンサ１８が充電される。この時、第１の交流入力端子１ａからフィルタ回路２、スイッチング回路３の第１の主ダイオード１０及び第１の主スイッチ４を介してW相アームの正側（上側）に流れる電流は第５の主ダイオード１４により阻止されるため、スイッチング回路３の内のW相アームの正側（上側）の第５の主スイッチ８には逆方向の電流が流れない。   If the third and fourth main switches 6 and 7 of the V-phase arm are simultaneously turned off during the ON period of the first and second main switches 4 and 5 of the U-phase arm, the fifth and fifth 6 main switches 8 and 9 are turned on simultaneously, the first AC input terminal 1a, the filter circuit 2, the second main diode 10, the first main switch 4, the first DC reactor 17a, the smoothing capacitor 18 and A current flows through the path of the load 39, the second DC reactor 17b, the sixth main switch 9, the sixth main diode 15, the filter circuit 2, and the third AC input terminal 1c. Thereby, energy is continuously accumulated in the first and second DC reactors 17a and 17b, and the smoothing capacitor 18 is charged. At this time, the current flowing from the first AC input terminal 1a to the positive side (upper side) of the W-phase arm via the filter circuit 2, the first main diode 10 of the switching circuit 3 and the first main switch 4 is the fifth. Therefore, no reverse current flows through the fifth main switch 8 on the positive side (upper side) of the W-phase arm in the switching circuit 3.

その後、スイッチング回路３の第１〜第６の主スイッチ４〜９の全てがオフ状態になると、第１及び第２の直流リアクトル１７ａ、１７ｂの蓄積エネルギ及び平滑コンデンサ１８の電荷が放出され、第１の直流リアクトル１７ａ、平滑コンデンサ１８並びに負荷３９、第２の直流リアクトル１７ｂ、還流用ダイオード１６の経路で電流が流れる。図８（A）に示すその他の微小期間T2、T3、T4の場合についても前記と略同様に動作する。以上により、一定レベルの直流電流ILが第１及び第２の直流リアクトル１７ａ、１７ｂに流れ、平滑コンデンサ１８の両端に直流出力電圧VDCが得られる。 Thereafter, when all of the first to sixth main switches 4 to 9 of the switching circuit 3 are turned off, the stored energy of the first and second DC reactors 17a and 17b and the charge of the smoothing capacitor 18 are released, and the first A current flows through the path of the first DC reactor 17 a, the smoothing capacitor 18 and the load 39, the second DC reactor 17 b, and the reflux diode 16. The other micro periods T2, T3, and T4 shown in FIG. 8A operate in substantially the same manner as described above. As described above, a certain level of DC current I L flows through the first and second DC reactors 17 a and 17 b, and a DC output voltage V DC is obtained across the smoothing capacitor 18.

スイッチング回路３の第１〜第６の主スイッチ４〜９のオン・オフ動作により平滑コンデンサ１８の両端から出力される直流出力電圧ＶDCは、第１の制御回路２１内の第１の誤差増幅器２３にて基準電源２２の基準電圧ＶRDと比較され、直流出力電圧ＶDC及び基準電圧ＶRDの誤差電圧信号ＶE1が第１の誤差増幅器２３から出力される。第１の誤差増幅器２３の誤差電圧信号ＶE1は、第２の誤差増幅器２４において電流検出器１９により検出された電圧で示される電流検出信号ＶLと比較され、誤差電圧信号ＶE1及び電流検出信号ＶLの誤差電圧信号ＶE2が第２の誤差増幅器２４から出力される。第２の誤差増幅器２４の誤差電圧信号ＶE2は、相電圧検出用トランス２０の検出電圧ＶU、ＶV、ＶWと共に相電流基準信号発生回路２５に入力され、検出電圧ＶU、ＶV、ＶW及誤差電圧信号ＶE2に基づいて相電流基準信号発生回路２５から図９（Ａ）に示すようＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV、ＶRVW、ＶRWUが出力される。相電流基準信号発生回路２５のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV、ＶRVW、ＶRWUは、各コンパレータ２７、２８、２９において三角波発生回路２６の三角波信号ＶTとそれぞれ比較され、各コンパレータ２７、２８、２９から図９（Ｂ）（Ｃ）（Ｄ）に示すようなＰＷＭ変調信号ＶPUV、ＶPVW、ＶPWUが出力される。各コンパレータ２７、２８、２９の出力は、電流基準信号ＶRUV、ＶRVW、ＶRWUと三角波信号ＶTとの関係がＶRUV、ＶRVW、ＶRWU＜ＶTの時に低レベルとなり、ＶRUV、ＶRVW、ＶRWU＞ＶTの時に高レベルとなる。各ＰＷＭコンパレータ２７，２８，２９のＰＷＭ変調信号ＶPUV、ＶPVW、ＶPWUはそれぞれ線電流パルス変換用コンパレータ３０、３１、３２にて図９（Ｅ）（Ｆ）（Ｇ）に示すような線電流パルス信号ＶPUV−ＶPWU＝ＶSU；ＶPVW−ＶPUV＝ＶSV；ＶPWU−ＶPVW＝ＶSWに変換される。各線電流パルス変換用コンパレータ３０、３１、３２の線電流パルス信号ＶSU、ＶSV、ＶSWはそれぞれ絶対値検出回路４０、４１、４２に入力され、絶対値検出回路４０、４１、４２から図９（Ｈ）（Ｉ）（Ｊ）において点線で示す出力信号ＶA1´、ＶA2´、ＶA3´が得られる。この実施例では点線で示す出力信号ＶA1´、ＶA2´、ＶA3´に対して第１、第２及び第３の遅延回路９１、９２、９３によって僅かな遅延を与えられ、図９（Ｈ）（Ｉ）（Ｊ）において実線で示す第１、第２及び第３相制御信号ＶA1、ＶA2、ＶA3が得られる。主駆動回路９４は第１、第２及び第３相制御信号ＶA1、ＶA2、ＶA3に基づいて第１〜第６の主スイッチ制御信号Ｓ１〜Ｓ６を形成し、第１〜第６の主スイッチ４〜９に供給する。 The DC output voltage V DC output from both ends of the smoothing capacitor 18 by the on / off operation of the first to sixth main switches 4 to 9 of the switching circuit 3 is the first error amplifier in the first control circuit 21. 23, the reference voltage V RD of the reference power supply 22 is compared, and an error voltage signal V E1 of the DC output voltage V DC and the reference voltage V RD is output from the first error amplifier 23. The error voltage signal V E1 of the first error amplifier 23 is compared with the current detection signal V L indicated by the voltage detected by the current detector 19 in the second error amplifier 24, and the error voltage signal V E1 and the current detection signal are detected. An error voltage signal V E2 of the signal V L is output from the second error amplifier 24. Error voltage signal V E2 of the second error amplifier 24 is inputted phase detection voltage V U of the voltage detecting transformer 20, V V, the phase-current reference signal generating circuit 25 together with the V W, the detection voltage V U, V V , V W and the error voltage signal V E2 , U-phase, V-phase and W-phase current reference signals V RUV , V RVW , V RWU are output from the phase current reference signal generation circuit 25 as shown in FIG. Is done. The U-phase, V-phase, and W-phase current reference signals V RUV , V RVW , and V RWU of the phase current reference signal generation circuit 25 are respectively compared with the triangular wave signal V T of the triangular wave generation circuit 26 in each comparator 27, 28, and 29. Then, the PWM modulation signals V PUV , V PVW , and V PWU as shown in FIGS. 9B , 9C , and 9D are output from the comparators 27, 28, and 29, respectively. The outputs of the comparators 27, 28, and 29 are low when the relationship between the current reference signals V RUV , V RVW , V RWU and the triangular wave signal V T is V RUV , V RVW , V RWU <V T , and V RUV , V RVW , V RWU > V T , high level. The PWM modulation signals V PUV , V PVW , V PWU of the PWM comparators 27, 28, 29 are as shown in FIGS. 9E , 9 F, and 9 G by line current pulse conversion comparators 30, 31, and 32, respectively. Line current pulse signal V PUV −V PWU = V SU ; V PVW −V PUV = V SV ; V PWU −V PVW = V SW The line current pulse signals V SU , V SV , V SW of the line current pulse conversion comparators 30, 31, 32 are respectively input to the absolute value detection circuits 40, 41, 42. Output signals V A1 ′, V A2 ′, V A3 ′ indicated by dotted lines in 9 (H) (I) (J) are obtained. In this embodiment, the output signals V A1 ′, V A2 ′, and V A3 ′ indicated by dotted lines are slightly delayed by the first, second, and third delay circuits 91, 92, and 93. FIG. H) First, second and third phase control signals V A1 , V A2 and V A3 indicated by solid lines in (I) and (J) are obtained. The main drive circuit 94 forms first to sixth main switch control signals S1 to S6 based on the first, second and third phase control signals V A1 , V A2 and V A3 , and first to sixth Supply to the main switches 4-9.

スイッチング回路３の第１〜第６の主スイッチ制御信号Ｓ１〜Ｓ６がオン・オフ動作している時のゼロ電圧回路４９の動作の概略は以下の通りである。第１〜第６の主スイッチ４〜９のオフ期間に第１〜第６のスナバ用コンデンサ４３〜４８は、第１〜第６の主スイッチ４〜９のコレクタに接続された端子（下側端子）が正になるように充電されている。第２の制御回路６２から図９（Ｋ）（Ｌ）（Ｍ）に示す第１、第２及び第３のパルス信号ＶB1、ＶB2、ＶB3の加算に相当する副スイッチ制御信号ＶBに基づいて第１及び第２の副スイッチ５９，６０がオン・オフ制御される。図１０（Ａ）に副スイッチ制御信号ＶBの１つのパルスが示され、図１０（Ｂ）に副スイッチ５９，６０のコレクターエミッタ端子間電圧ＶCE1、ＶCE2が示され、図１０（Ｃ）に副スイッチ５９，６０のコレクタ電流ＩC1、ＩC2が示され、図１０（Ｄ）に第１、第２及び第３相制御信号ＶA1、ＶA2、ＶA3のいずれか１つが示されている。第１及び第２の副スイッチ５９，６０が図１０のｔ１時点で同時にオフ状態からオン状態になると、図１０（Ｂ）に示すように第１及び第２の副スイッチ５９，６０のコレクターエミッタ端子間電圧ＶCE1、ＶCE2が０Ｖまで降下する。これと共に、トランス５８の第１及び第２の１次巻線５８ａ、５８ｂ及びスイッチング回路３内の第１〜第６のスナバ用コンデンサ４３〜４８が共振して第１及び第２の副スイッチ５９、６０に共振電流が流れ、第１及び第２の副スイッチ５９、６０に流れるコレクタ電流ＩC1、ＩC2が図１０（Ｃ）に示すように正弦波状に上昇する。これにより、スイッチング回路３内の第１〜第６のスナバ用コンデンサ４３、４５、４７、４４、４６、４８から各相アームの正側及び負側に接続された第１〜第６の副ダイオード５０、５２、５４、５１、５３、５５と第１及び第２の副スイッチ５９、６０を介してトランス５８のインダクタンスを有する第１及び第２の１次巻線５８ａ、５８ｂに電流が流れ、第１〜第６のスナバ用コンデンサ４３〜４８の蓄積エネルギが放出され、各１次巻線５８ａ、５８ｂにエネルギが蓄積される。第１〜第６のスナバ用コンデンサ４３〜４８の蓄積エネルギが放出された後に電流はダイオードＤ１〜Ｄ６に転流する。第１及び第２の副スイッチ５９，６０がオン状態からオフ状態に転換する前までは、共振用コンデンサ６１が図示の極性で直流出力電圧ＶDCまで充電されている。この状態で、図１０（Ａ）に示す第２の制御回路６２の副スイッチ制御信号ＶBの電圧レベルを図１０のｔ３時点に示すように高（Ｈ）レベルから低（Ｌ）レベルにして第１及び第２の副スイッチ５９，６０をオン状態からオフ状態にすると、トランス５８の第１及び第２の１次巻線５８ａ、５８ｂに蓄積されたエネルギが放出されるので、第１及び第２の副スイッチ５９、６０のコレクターエミッタ端子間にリンギング電圧が発生し、第１及び第２の副スイッチ５９、６０のコレクターエミッタ間電圧ＶCE1、ＶCE2が図１０（Ｂ）に示すように上昇し、減衰振動しながら一定値に収束する。これにより、トランス５８の２次巻線５８ｃに正方向の電圧が発生し、第７の副ダイオード５６を介して図示とは逆の極性で共振用コンデンサ６１が充電され、共振用コンデンサ６１の両端の電圧が略０Ｖとなる。このとき、還流用ダイオード１６の両端の電圧、即ち直流リンク電圧ＶDLが略ゼロボルト又はゼロに近い低い値となるので、スイッチング回路３の第１〜第６の主スイッチ４〜９のコレクターエミッタ端子間電圧が略ゼロボルト又はゼロに近い低い値になる。従って、図１０のｔ３時点に近傍の例えばｔ２時点で図１０（Ｄ）に示すように第１、第２及び第３相制御信号ＶA1、ＶA2、ＶA3のいずれか１つ又は複数を低レベルから高レベルにしてスイッチング回路３内の第１〜第６の主スイッチ４〜９の内の１つ又は複数をオフ状態からオン状態にすれば、第１〜第６の主スイッチ４〜９のターンオン時におけるゼロ電圧スイッチング（ＺＶＳ）が達成され、ターンオン時の電力損失が低減する。また、第１〜第６の主スイッチ４〜９のターンオフ時は、第１〜第６のスナバ用コンデンサ４３〜４８がスナバとして作用し、第１〜第６の主スイッチ４〜９のコレクターエミッタ間電圧が略０Ｖから緩やかに上昇するので、第１〜第６の主スイッチ４〜９のターンオフ時においてもゼロ電圧スイッチングが達成され、ターンオフ時の電力損失が低減する。 The outline of the operation of the zero voltage circuit 49 when the first to sixth main switch control signals S1 to S6 of the switching circuit 3 are on / off is as follows. During the off period of the first to sixth main switches 4 to 9, the first to sixth snubber capacitors 43 to 48 are terminals (lower side) connected to the collectors of the first to sixth main switches 4 to 9 Terminal) is charged to be positive. The sub switch control signal V B corresponding to the addition of the first, second and third pulse signals V B1 , V B2 and V B3 shown in FIGS. 9K, 9L and 9M from the second control circuit 62. Based on the above, the first and second sub switches 59 and 60 are controlled to be turned on / off. 10A shows one pulse of the sub switch control signal V B , and FIG. 10B shows the collector-emitter terminal voltages V CE1 and V CE2 of the sub switches 59 and 60, and FIG. ) Shows the collector currents I C1 and I C2 of the auxiliary switches 59 and 60, and FIG. 10D shows one of the first, second and third phase control signals V A1 , V A2 and V A3. Has been. When the first and second sub-switches 59 and 60 are turned from the OFF state to the ON state at the time t1 in FIG. 10, the collector emitters of the first and second sub-switches 59 and 60 as shown in FIG. Terminal voltages V CE1 and V CE2 drop to 0V. At the same time, the first and second primary windings 58a and 58b of the transformer 58 and the first to sixth snubber capacitors 43 to 48 in the switching circuit 3 resonate, and the first and second sub switches 59 are resonated. , 60, and the collector currents I C1 and I C2 flowing through the first and second sub-switches 59 and 60 rise in a sine wave shape as shown in FIG. Thus, the first to sixth sub-diodes connected from the first to sixth snubber capacitors 43, 45, 47, 44, 46, 48 in the switching circuit 3 to the positive side and the negative side of each phase arm. 50, 52, 54, 51, 53, 55 and the first and second primary switches 58a, 58b having the inductance of the transformer 58 through the first and second sub switches 59, 60, current flows, The stored energy of the first to sixth snubber capacitors 43 to 48 is released, and the energy is stored in the primary windings 58a and 58b. After the stored energy of the first to sixth snubber capacitors 43 to 48 is released, the current is commutated to the diodes D1 to D6. Before the first and second sub switches 59 and 60 are switched from the on state to the off state, the resonance capacitor 61 is charged to the DC output voltage V DC with the polarity shown in the figure. In this state, the voltage level of the sub switch control signal V B of the second control circuit 62 shown in FIG. 10A is changed from the high (H) level to the low (L) level as shown at time t3 in FIG. When the first and second sub switches 59 and 60 are turned from the on state to the off state, the energy stored in the first and second primary windings 58a and 58b of the transformer 58 is released. As shown in FIG. 10B, a ringing voltage is generated between the collector and emitter terminals of the second sub switches 59 and 60, and the collector-emitter voltages V CE1 and V CE2 of the first and second sub switches 59 and 60 are shown in FIG. And converges to a constant value while damped. As a result, a positive voltage is generated in the secondary winding 58 c of the transformer 58, and the resonance capacitor 61 is charged via the seventh sub-diode 56 with the opposite polarity to that shown in the figure. Is approximately 0V. At this time, the voltage across the freewheeling diode 16, that is, the DC link voltage V DL becomes substantially zero volts or a low value close to zero, so that the collector-emitter terminals of the first to sixth main switches 4 to 9 of the switching circuit 3 The inter-voltage becomes approximately zero volts or a low value close to zero. Accordingly, one or more of the first, second, and third phase control signals V A1 , V A2 , V A3 are applied as shown in FIG. 10D at the time t2, for example, in the vicinity of the time t3 in FIG. If one or more of the first to sixth main switches 4 to 9 in the switching circuit 3 are changed from the low level to the high level, the first to sixth main switches 4 to 6 are turned on. 9 zero voltage switching (ZVS) at turn-on is achieved, reducing power loss at turn-on. When the first to sixth main switches 4 to 9 are turned off, the first to sixth snubber capacitors 43 to 48 act as snubbers, and the collector emitters of the first to sixth main switches 4 to 9 Since the intermediate voltage gradually rises from about 0 V, zero voltage switching is achieved even when the first to sixth main switches 4 to 9 are turned off, and power loss at the time of turn-off is reduced.

本実施例のＡＣ−ＤＣコンバータでは、スイッチング回路３の第１相（Ｕ相）の第１及び第２の主スイッチ４，５が同時にオン・オフ制御され、同様に第２相（Ｖ相）の第３及び第４の主スイッチ６，７も同時にオン・オフ制御され、更に第３相（Ｗ相）の第５及び第６の主スイッチ８，９も同時にオン・オフ制御される。しかし、第１〜第６の主ダイオード１０〜１５が逆流防止用ダイオードとして機能しているので、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃを流れる交流入力電流ＩU、ＩV、ＩWの要求される経路と逆の方向の電流は流れない。例えば、第１の主スイッチ４を電流が流れている時に第２の主スイッチ５及びダイオードＤ２を電流が流れない。 In the AC-DC converter of the present embodiment, the first and second main switches 4 and 5 of the first phase (U phase) of the switching circuit 3 are simultaneously turned on / off, and similarly the second phase (V phase). The third and fourth main switches 6 and 7 are also turned on / off simultaneously, and the third and fifth main switches 8 and 9 are also turned on / off simultaneously. However, since the first to sixth main diodes 10 to 15 function as backflow prevention diodes, AC input currents I U flowing through the first, second and third AC input terminals 1a, 1b and 1c, Current in the direction opposite to the required path of I V and I W does not flow. For example, when a current flows through the first main switch 4, no current flows through the second main switch 5 and the diode D2.

スイッチング回路３の第１〜第６の主スイッチ４〜９は、スイッチング回路３の交流入力電流ＩUO、ＩVO、ＩWOが正弦波状になるように制御される。従って、入力力率を略１．０にすることができる。また、第１〜第６の主スイッチ４〜９は平滑コンデンサ１８の直流出力電圧ＶDCが一定になるように制御される。従って、平滑コンデンサ１８から安定した直流出力電圧ＶDCを取り出すことができる。また、第１〜第６の主スイッチ４〜９をゼロ電圧スイッチングすることにより、スイッチング損失を低減できるのみでなく、低ノイズ化を図ることができる。 The first to sixth main switches 4 to 9 of the switching circuit 3 are controlled so that the AC input currents I UO , I VO , and I WO of the switching circuit 3 are sinusoidal. Therefore, the input power factor can be made approximately 1.0. The first to sixth main switches 4 to 9 are controlled so that the DC output voltage V DC of the smoothing capacitor 18 becomes constant. Therefore, a stable DC output voltage V DC can be extracted from the smoothing capacitor 18. In addition, by switching the first to sixth main switches 4 to 9 with zero voltage, not only switching loss can be reduced, but also noise reduction can be achieved.

次に、ＡＣ−ＤＣコンバータの起動動作を説明する。第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに三相交流電圧を供給すると、ＡＣ−ＤＣ変換時における第１〜第６の主スイッチ４〜９がオフの場合と同様な極性にスナバ用コンデンサ４３〜４８が充電される。また、三相交流電圧に基づいて相電圧検出用トランス２０に接続された起動用電源回路６６の第１及び第２のダイオード整流回路８１、８１から直流電圧が得られ、直流電圧が発振回路６５及び副駆動回路６３に供給される。これにより、発振回路６５が発振を開始し、発振出力信号（起動用信号）Ｖ65が副駆動回路６３に供給され、副駆動回路６３はゼロ電圧回路４７の第１及び第２の副スイッチ５９、６０をオン・オフ駆動する。第１及び第２の副スイッチ５９、６０がオン・オフ駆動すると、前述のゼロ電圧動作と同様にスナバ用コンデンサ４３〜４８の蓄積エネルギの放出が生じ、これにより平滑コンデンサ１８が充電される。また、今、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃのＵ相、Ｖ相、Ｗ相電圧が例えば図８のＴ１期間に相当している位相にあるとすれば、第１の交流入力端子１ａ、フィルタ２、第１の主ダイオード１０、第１の副ダイオード５０、第１の１次巻線５８ａ、第１の副スイッチ５９、第１の直流リアクトル１７ａ、平滑コンデンサ１８、第２の直流リアクトル１７ｂ、第２の副スイッチ６０、第２の１次巻線５８ｂ、第４の副ダイオード５３、第４の主ダイオード１３、フィルタ２、及び第２の交流入力端子１ｂの経路に流れる電流によって平滑コンデンサ１８が充電されると共に、第１の交流入力端子１ａ、フィルタ２、第１の主ダイオード１０、第１の副ダイオード５０、第１の１次巻線５８ａ、第１の副スイッチ５９、第１の直流リアクトル１７ａ、平滑コンデンサ１８、第２の直流リアクトル１７ｂ、第２の副スイッチ６０、第２の１次巻線５８ｂ、第６の副ダイオード５５、第６の主ダイオード１５、フィルタ２、及び第３の交流入力端子１ｃの経路に流れる電流によっても平滑コンデンサ１８が充電される。平滑コンデンサ１８が充電されると、制御電源回路６４の出力ライン７５、７８に直流電圧が得られ、更に、第１の制御回路２１に含まれている主駆動回路９４の第１及び第２の電源回路116、117からも電圧が得られる。制御電源回路６４の出力ライン７８の電圧が第１のダイオード整流回路８０の出力ライン８０ａの電圧よりも高くなると、逆流阻止用ダイオード８２がオフになり、発振回路６５は制御電源回路６４で駆動される。また、第１の制御回路２１と副駆動回路６３との間のライン７６の電圧が第２のダイオード整流回路８１の電圧よりも高くなると、逆流阻止用ダイオード８３がオフになり、副駆動回路６３は第１の制御回路２１から供給される直流電圧で駆動される。   Next, the starting operation of the AC-DC converter will be described. When a three-phase AC voltage is supplied to the first, second, and third AC input terminals 1a, 1b, and 1c, the same as when the first to sixth main switches 4 to 9 are turned off at the time of AC-DC conversion. The snubber capacitors 43 to 48 are charged to the polarity. Further, a DC voltage is obtained from the first and second diode rectifier circuits 81 and 81 of the starting power supply circuit 66 connected to the phase voltage detecting transformer 20 based on the three-phase AC voltage, and the DC voltage is converted into the oscillation circuit 65. And the sub drive circuit 63. As a result, the oscillation circuit 65 starts oscillating, and an oscillation output signal (starting signal) V65 is supplied to the sub-drive circuit 63. 60 is turned on / off. When the first and second sub switches 59 and 60 are turned on / off, the stored energy of the snubber capacitors 43 to 48 is released as in the above-described zero voltage operation, and the smoothing capacitor 18 is thereby charged. If the U-phase, V-phase, and W-phase voltages of the first, second, and third AC input terminals 1a, 1b, and 1c are in a phase corresponding to the T1 period of FIG. First AC input terminal 1a, filter 2, first main diode 10, first sub-diode 50, first primary winding 58a, first sub-switch 59, first DC reactor 17a, smoothing capacitor 18, second DC reactor 17b, second sub switch 60, second primary winding 58b, fourth sub diode 53, fourth main diode 13, filter 2, and second AC input terminal 1b The smoothing capacitor 18 is charged by the current flowing through the first path, the first AC input terminal 1a, the filter 2, the first main diode 10, the first sub-diode 50, the first primary winding 58a, the first 1 sub switch 59, first DC reactor 17a, smoothing capacitor 18, second DC reactor 17b, second sub switch 60, second primary winding 58b, sixth sub diode 55, sixth main diode 15, filter 2, and second The smoothing capacitor 18 is also charged by the current flowing through the path of the three AC input terminals 1c. When the smoothing capacitor 18 is charged, a DC voltage is obtained on the output lines 75 and 78 of the control power supply circuit 64, and the first and second outputs of the main drive circuit 94 included in the first control circuit 21 are further obtained. A voltage is also obtained from the power supply circuits 116 and 117. When the voltage of the output line 78 of the control power supply circuit 64 becomes higher than the voltage of the output line 80 a of the first diode rectifier circuit 80, the backflow prevention diode 82 is turned off, and the oscillation circuit 65 is driven by the control power supply circuit 64. The Further, when the voltage of the line 76 between the first control circuit 21 and the sub drive circuit 63 becomes higher than the voltage of the second diode rectifier circuit 81, the backflow prevention diode 83 is turned off, and the sub drive circuit 63 is turned off. Is driven by a DC voltage supplied from the first control circuit 21.

制御電源回路６４から所望の直流電圧が得られると、第１及び第２の制御回路２１、６２が正常な動作を開始し、スイッチング回路３の第１〜第６の主スイッチ４〜９のオン・オフ動作及びゼロ電圧回路４９の第１及び第２の副スイッチ５９、６０の副スイッチ制御信号ＶBに基づくオン・オフ動作が開始する。発振回路６５に含まれている電圧調整回路181はライン１８ｂ、１８ａを介して平滑コンデンサ１８に接続され、平滑コンデンサ１８の電圧が所定値まで上昇したことを検出してパルス発生回路180の電源を遮断する。これにより、発振回路６５から副駆動回路６３への発振出力信号Ｖ65の供給は停止する。発振回路６５の発振を停止させる上記所定値は、平滑コンデンサ１８の電圧ＶDCが制御電源回路６４を介して第１の制御回路２１を正常に動作させることができる値に決定されている。この実施例では、発振回路６５の電圧調整回路181に平滑コンデンサ１８の電圧ＶDCを入力させたが、この代わりに制御電源回路６４の直流出力を入力させることができる。また、電圧調整回路181に発振停止の機能を持たせる代わりに、発振回路６５の出力段に発振停止用スイッチを接続し、平滑コンデンサ１８の電圧ＶDCが所定値になった時にこの発振停止用スイッチをオフにして副駆動回路６３に対する発振出力信号Ｖ65の供給を停止することもできる。 When a desired DC voltage is obtained from the control power supply circuit 64, the first and second control circuits 21 and 62 start normal operation, and the first to sixth main switches 4 to 9 of the switching circuit 3 are turned on. OFF operation and ON / OFF operation based on the sub switch control signal V B of the first and second sub switches 59 and 60 of the zero voltage circuit 49 is started. The voltage adjustment circuit 181 included in the oscillation circuit 65 is connected to the smoothing capacitor 18 via lines 18b and 18a, detects that the voltage of the smoothing capacitor 18 has risen to a predetermined value, and supplies power to the pulse generation circuit 180. Cut off. As a result, the supply of the oscillation output signal V65 from the oscillation circuit 65 to the sub drive circuit 63 is stopped. The predetermined value for stopping the oscillation of the oscillation circuit 65 is determined such that the voltage VDC of the smoothing capacitor 18 can normally operate the first control circuit 21 via the control power supply circuit 64. In this embodiment, the voltage V DC of the smoothing capacitor 18 is input to the voltage adjustment circuit 181 of the oscillation circuit 65, but the DC output of the control power supply circuit 64 can be input instead. Further, instead of providing the voltage adjustment circuit 181 with an oscillation stop function, an oscillation stop switch is connected to the output stage of the oscillation circuit 65, and when the voltage VDC of the smoothing capacitor 18 reaches a predetermined value, the oscillation stop switch is used. The supply of the oscillation output signal V65 to the sub drive circuit 63 can be stopped by turning off the switch.

上述から明らかなように本実施例は次の格別な効果を有する。
（１） スイッチング回路３の起動前に発振回路６５から得られる発振出力信号Ｖ65に基づいてゼロ電圧回路４９の第１及び第２の副スイッチ５９、６０をオン・オフ動作させて平滑コンデンサ１８を充電するので、スイッチング回路３のオン・オフ動作を伴なわないで平滑コンデンサ１８を充電することができる。この結果、第１及び第２の制御回路２１、６２並びに副駆動回路６３のための制御電源回路６４を平滑コンデンサ１８に接続することが可能になる。このように制御電源回路６４を平滑コンデンサ１８に接続すると、従来の降圧型ＡＣ−ＤＣコンバータにおいて交流電源に制御電源回路を接続した場合に比較して制御電源回路６４の小型化及び低コスト化が可能になる。更に、詳細には、従来のＡＣ−ＤＣコンバータのように制御電源回路を交流入力端子１ａ、１ｂ、１ｃに接続すると、例えば、交流入力電圧が４００Ｖのように高い場合には、所望の制御電圧を得るための電源トランスを設け、この電源トランスンの出力段に整流平滑回路、電圧定安定化回路等を設けることが必要になり、制御電源回路が大型且つ高コストになり、且つ制御電源回路の入力電流は力率改善されていないので、第１、第２及び第３の交流入力端子１ａ、１ｂにおける力率が悪化した。これに対し、本実施例では、制御電源回路６４には平滑コンデンサ１８の比較的低い直流出力電圧ＶDCが入力するので、降圧用トランス、ダイオード整流回路等を設けることが不要になり、この小型化及び低コスト化を図ることができる。また、制御電源回路６４はスイッチング回路３よりも後段に設けられているので、制御電源回路６４を設けることによって入力力率が悪化しない。
（２） 起動時にゼロ電圧回路４９を使用して平滑コンデンサ１８を充電するので、起動時に平滑コンデンサ１８を充電するための専用の充電回路を設けることが不要であり、ＡＣ−ＤＣコンバータの小型化及び定コスト化を図ることができる。
（３） 制御電源回路６４はＲＣＣ回路からなるので、制御電源回路６４の小型化、低コスト化を良好に達成できる。
（４） 発振回路６５はスイッチング回路３の起動後に停止するので、起動用電源回路６６及び発振回路６５における電力損失を無くすか又は抑制することができる。
（５） 起動用電源回路６６を相電圧検出トランス２０に接続したので、起動用電源回路６６の小型化及び低コスト化が達成されている。 As is apparent from the above, this embodiment has the following special effects.
(1) Before the switching circuit 3 is started, the first and second sub switches 59 and 60 of the zero voltage circuit 49 are turned on / off based on the oscillation output signal V65 obtained from the oscillation circuit 65, and the smoothing capacitor 18 is turned on. Since the charging is performed, the smoothing capacitor 18 can be charged without the on / off operation of the switching circuit 3. As a result, the control power supply circuit 64 for the first and second control circuits 21 and 62 and the sub drive circuit 63 can be connected to the smoothing capacitor 18. When the control power supply circuit 64 is connected to the smoothing capacitor 18 in this way, the control power supply circuit 64 can be reduced in size and cost compared to the case where the control power supply circuit is connected to the AC power supply in the conventional step-down AC-DC converter. It becomes possible. More specifically, when the control power supply circuit is connected to the AC input terminals 1a, 1b, and 1c as in the conventional AC-DC converter, for example, when the AC input voltage is as high as 400V, a desired control voltage is obtained. It is necessary to provide a rectifying / smoothing circuit, a voltage stabilization circuit, etc. at the output stage of the power transformer, so that the control power circuit becomes large and expensive, and the control power circuit The power factor of the first, second, and third AC input terminals 1a, 1b deteriorated because the input current was not improved. On the other hand, in this embodiment, since the control power supply circuit 64 receives the relatively low DC output voltage V DC of the smoothing capacitor 18, it is not necessary to provide a step-down transformer, a diode rectifier circuit, and the like. And cost reduction can be achieved. Further, since the control power supply circuit 64 is provided at a later stage than the switching circuit 3, the input power factor is not deteriorated by providing the control power supply circuit 64.
(2) Since the smoothing capacitor 18 is charged by using the zero voltage circuit 49 at the time of starting, it is not necessary to provide a dedicated charging circuit for charging the smoothing capacitor 18 at the time of starting, and the AC-DC converter can be downsized. In addition, the cost can be reduced.
(3) Since the control power supply circuit 64 is composed of an RCC circuit, the control power supply circuit 64 can be successfully reduced in size and cost.
(4) Since the oscillation circuit 65 stops after the switching circuit 3 is activated, power loss in the activation power supply circuit 66 and the oscillation circuit 65 can be eliminated or suppressed.
(5) Since the start-up power supply circuit 66 is connected to the phase voltage detection transformer 20, the start-up power supply circuit 66 is reduced in size and cost.

実施例２のＡＣ−ＤＣコンバータは、実施例１の第１の制御回路２１を図１１に示す第１の制御回路２１´に変形した他は実施例１のＡＣ−ＤＣコンバータと同一に形成されている。従って、実施例２のＡＣ−ＤＣコンバータの説明において、実施例１と同一の部分は図１〜図７を参照する。また、実施例２のＡＣ−ＤＣコンバータにおいて、実施例１と同一の部分の説明を省く。   The AC-DC converter according to the second embodiment is formed in the same manner as the AC-DC converter according to the first embodiment except that the first control circuit 21 according to the first embodiment is changed to a first control circuit 21 ′ illustrated in FIG. ing. Accordingly, in the description of the AC-DC converter of the second embodiment, the same parts as those of the first embodiment are referred to FIGS. Further, in the AC-DC converter of the second embodiment, the description of the same parts as those of the first embodiment is omitted.

図１１の第１の制御回路２１´は図３の三角波発生回路２６の代わりに鋸波発生回路２６´を設け、この他は図３と同一に形成したものである。鋸波発生回路２６´は三角波信号ＶTと出力周波数が同一で且つ最小値から最大値に向って比例直線的に上昇した後に最大値から最小値に向って急激に降下する図１２に示す鋸波信号Ｖｓを発生する。鋸波信号ＶｓとＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV、ＶRVW、ＶRWUとの比較に基づき、鋸波信号Ｖｓ立ち下がりに同期してスイッチング回路３の第１〜第６の主スイッチ４、５、６、７、８、９を全て同時にオフ状態からオン状態にするための第１〜第６の主スイッチ制御信号Ｓ１〜Ｓ６を図１３（Ｂ）〜（Ｇ）に示すように形成する。図１３（Ａ）に示す三相交流電源のＵ相、Ｖ相及びW相の交流入力電圧VU、VV、VWの微小期間T1において、図１３（B）〜（G）に示すように第１〜第６の主スイッチ制御信号Ｓ１〜Ｓ６が同時に低レベル（ＯＦＦ）から高レベル（ＯＮ）に立ち上がると、U相アームの第１の主ダイオード１０のアノード端子に最も高い電圧が印加されてこれが導通状態となると共にV相アームの第４の主ダイオード１３のカソード端子に最も低い電圧が印加されるので導通状態となる。第２、３、5、６の主ダイオード１１，１２，１４、１５は非導通状態となり、図１３（B）及び（E）の斜線を付して示すように第１の主スイッチ４及び第４の主スイッチ７に電流が流れる。印加電圧の高いU相アームの第１の主スイッチ4に電流が流れている状態において、時刻ｔ1で第３及び第４の主スイッチ６、７をオフ状態にし且つ第１、２、５、６の主スイッチ４、５、８、９のオン状態を保持すれば、図１３（B）及び（Ｇ）の斜線を付して示す部分で第１及び第６の主スイッチ４，９を通る電流が流れる。即ち、第４の主スイッチ７の電流は第６の主スイッチ９に自然に転流する。また、図１３（A）に示す微小期間T2においては、先ず第２及び第３の主スイッチ５，６を電流が流れ、時刻ｔ2で第３及び第４の主スイッチ６、７がオフ状態となった後に第１、２，５、６の主スイッチ４、５、８、９のオン状態を保持すれば、第２及び第５の主スイッチ５、８を電流が流れる。即ち、第３の主スイッチ６の電流が第５の主スイッチ８に転流する。 The first control circuit 21 'shown in FIG. 11 is provided with a sawtooth wave generation circuit 26' instead of the triangular wave generation circuit 26 shown in FIG. Sawtooth sawtooth generator circuit 26 'shown in FIG. 12 drops rapidly toward the minimum value from the maximum value after it has been increased proportionally linear output frequency as the triangular wave signal V T toward the maximum value and the minimum value in the same A wave signal Vs is generated. Based on the comparison of the sawtooth signal Vs with the U-phase, V-phase and W-phase current reference signals V RUV , V RVW , and V RWU , the first to sixth of the switching circuit 3 are synchronized with the falling edge of the sawtooth signal Vs. 13 (B) to 13 (G) show first to sixth main switch control signals S1 to S6 for simultaneously turning all the main switches 4, 5, 6, 7, 8, and 9 from OFF to ON. Form as shown. As shown in FIGS. 13B to 13G during the minute period T1 of the U-phase, V-phase, and W-phase AC input voltages V U , V V , and V W of the three-phase AC power source shown in FIG. When the first to sixth main switch control signals S1 to S6 simultaneously rise from the low level (OFF) to the high level (ON), the highest voltage is applied to the anode terminal of the first main diode 10 of the U-phase arm. As a result, it becomes conductive and the lowest voltage is applied to the cathode terminal of the fourth main diode 13 of the V-phase arm, so that it becomes conductive. The second, third, fifth, and sixth main diodes 11, 12, 14, and 15 are turned off, and the first main switch 4 and the first main switch 4 and the second main diode 4 are connected to each other as shown by hatching in FIGS. A current flows through the main switch 7. In a state where a current flows through the first main switch 4 of the U-phase arm having a high applied voltage, the third and fourth main switches 6 and 7 are turned off and the first, second, fifth, and sixth are turned off at time t1. If the main switches 4, 5, 8, 9 are kept on, currents passing through the first and sixth main switches 4, 9 in the hatched portions of FIGS. 13 (B) and (G) Flows. That is, the current of the fourth main switch 7 naturally commutates to the sixth main switch 9. Further, in the minute period T2 shown in FIG. 13A, first, current flows through the second and third main switches 5 and 6, and at time t2, the third and fourth main switches 6 and 7 are turned off. If the ON state of the first, second, fifth, and sixth main switches 4, 5, 8, and 9 is maintained after that, the current flows through the second and fifth main switches 5 and 8. That is, the current of the third main switch 6 is commutated to the fifth main switch 8.

実施例２のＡＣ−ＤＣコンバータは、変形された第１の制御回路２１´の他は実施例１と同一に形成され、本発明に従う制御電源回路６４及び発振回路６５を有するので、実施例１と同一の効果を得ることができる。   The AC-DC converter according to the second embodiment is formed in the same manner as the first embodiment except for the modified first control circuit 21 ′, and includes the control power supply circuit 64 and the oscillation circuit 65 according to the present invention. The same effect can be obtained.

本発明の上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）実施例１に第１、第２及び第３の交流入力端子１ａ，１ｂ、１ｃから三相交流電圧が入力するＡＣ−ＤＣコンバータを示したが、図１から第３の交流入力端子１ｃを省き、第１及び第２の交流入力端子１ａ，１ｂから単相の交流電圧を入力させるＡＣ−ＤＣコンバータにも本発明を適用することができる。この単相の場合には、図２のスイッチング回路３から第５及び第６の主スイッチ８，９、第５及び第６の主ダイオード１４，１５、第５及び第６のスナバ用コンデンサ４７，４８、ダイオードＤ５，Ｄ６を省き、ゼロ電圧回路４９から第５及び第６の副ダイオード５４，５５を省く。
（２）制御電源回路６４をＲＣＣ回路以外の種々の回路で構成することができる。例えば、制御電源回路６４を平滑コンデンサ１８の電圧を分圧する分圧回路、又はチョッパ型スイッチング電源回路等で構成することもできる。
（３）第１及び第２の制御回路２１，６２、副駆動回路６３、発振回路６５、起動用電源回路６６等を同一の機能を有する別な回路に置き換えることができる。
（４）起動用電源回路６６のための専用のトランスを第１、第２及び第３の交流入力端子１ａ，１ｂ、１ｃと起動用電源回路６６との間に接続することができる。 The present invention is not limited to the above-described embodiments, and for example, the following modifications are possible.
(1) Although the AC-DC converter into which a three-phase AC voltage is input from the first, second, and third AC input terminals 1a, 1b, and 1c is shown in Embodiment 1, the third AC input terminal is shown in FIG. The present invention can also be applied to an AC-DC converter that omits 1c and inputs a single-phase AC voltage from the first and second AC input terminals 1a and 1b. In the case of this single phase, the fifth and sixth main switches 8 and 9, the fifth and sixth main diodes 14 and 15, the fifth and sixth snubber capacitors 47, 48, the diodes D5 and D6 are omitted, and the fifth and sixth sub-diodes 54 and 55 are omitted from the zero voltage circuit 49.
(2) The control power supply circuit 64 can be composed of various circuits other than the RCC circuit. For example, the control power supply circuit 64 can be configured by a voltage dividing circuit that divides the voltage of the smoothing capacitor 18 or a chopper type switching power supply circuit.
(3) The first and second control circuits 21 and 62, the sub drive circuit 63, the oscillation circuit 65, the starting power supply circuit 66, and the like can be replaced with other circuits having the same function.
(4) A dedicated transformer for the startup power circuit 66 can be connected between the first, second and third AC input terminals 1a, 1b and 1c and the startup power circuit 66.

本発明の実施例１に従うＡＣ−ＤＣコンバータを示す回路図である。It is a circuit diagram which shows the AC-DC converter according to Example 1 of this invention. 図１のスイッチング回路及びゼロ電圧回路を詳しく示す回路図である。It is a circuit diagram which shows the switching circuit and zero voltage circuit of FIG. 1 in detail. 図１の第１の制御回路を詳しく示す回路図である。It is a circuit diagram which shows the 1st control circuit of FIG. 1 in detail. 図３の主駆動回路及び図１の副駆動回路を詳しく示す回路図である。FIG. 4 is a circuit diagram illustrating in detail the main drive circuit of FIG. 3 and the sub drive circuit of FIG. 1. 図１の第２の制御回路を詳しく示す回路図である。FIG. 3 is a circuit diagram illustrating in detail a second control circuit of FIG. 1. 図１の発振回路を詳しく示す回路図である。FIG. 2 is a circuit diagram showing in detail the oscillation circuit of FIG. 1. 図１の制御電源回路を詳しく示す回路図である。It is a circuit diagram which shows the control power supply circuit of FIG. 1 in detail. 交流入力電圧及び主スイッチ制御信号を示す波形図である。It is a wave form diagram which shows an alternating current input voltage and a main switch control signal. 図３及び図５の各部の電圧状態を示す波形図である。FIG. 6 is a waveform diagram showing a voltage state of each part in FIGS. 3 and 5. 図２、図３及び図５の各部の電圧及び電流状態を示す波形図である。FIG. 6 is a waveform diagram showing voltage and current states of respective parts in FIGS. 2, 3, and 5. 実施例２に従うＡＣ−ＤＣコンバータの第１の制御回路を詳しく示す回路図である。6 is a circuit diagram illustrating in detail a first control circuit of an AC-DC converter according to Embodiment 2. FIG. 図１１のＰＷＭコンパレータの入力を示す波形図である。It is a wave form diagram which shows the input of the PWM comparator of FIG. 実施例２における交流入力電圧及び主スイッチ制御信号を示す波形図である。It is a wave form diagram which shows the alternating current input voltage and main switch control signal in Example 2.

符号の説明Explanation of symbols

３ スイッチング回路
４〜９ 第１〜第６の主スイッチ
１０〜１５ 第１〜第６の主ダイオード
１６ 還流ダイオード
１８ 平滑コンデンサ
２１ 第１の制御回路
４９ ゼロ電圧回路
５０〜５５ 第１〜第６の副ダイオード
５９，６０ 第１及び第２の副スイッチ
６２ 第２の制御回路
６３ 副駆動回路
６４ 制御電源回路
６５ 発振回路 3 switching circuits 4 to 9 first to sixth main switches 10 to 15 first to sixth main diodes 16 freewheeling diode 18 smoothing capacitor 21 first control circuit 49 zero voltage circuits 50 to 55 first to sixth Sub-diodes 59, 60 First and second sub-switches 62 Second control circuit 63 Sub-drive circuit 64 Control power supply circuit 65 Oscillation circuit

Claims (5)

交流電圧を入力させるための少なくとも第１及び第２の交流入力端子（１ａ、１ｂ）と、
直流電圧を出力するための第１及び第２の直流出力端子（３９ａ、３９ｂ）と、
前記交流電圧を断続するためのスイッチング回路であって、前記第１及び第２の交流入力端子（１ａ、１ｂ）に接続された第１及び第２の交流入力導体（２ａ、２ｂ）と、直流電圧を出力するための第１及び第２の直流出力導体（３ａ、３ｂ）と、前記第１の交流入力導体（２ａ）に接続されたアノードを有する第１の主ダイオード（１０）と、前記第１の主ダイオード（１０）のカソードと前記第１の直流出力導体（３ａ）との間に接続された第１の主スイッチ（４）と、前記第１の交流入力導体（２ａ）に接続されたカソードを有する第２の主ダイオード（１１）と、前記第２の主ダイオード（１１）のアノードと前記第２の直流出力導体（３ｂ）との間に接続された第２の主スイッチ（５）と、前記第２の交流入力導体（２ｂ）に接続されたアノードを有する第３の主ダイオード（１２）と、前記第３の主ダイオード（１２）のカソードと前記第１の直流出力導体（３ａ）との間に接続された第３の主スイッチ（６）と、前記第２の交流入力導体（２ｂ）に接続されたカソードを有する第４の主ダイオード（１３）と、前記第４の主ダイオード（１３）のアノードと前記第２の直流出力導体（３ｂ）との間に接続された第４の主スイッチ（７）と、前記第１、第２、第３及び第４の主スイッチ（４，５，６，７）にそれぞれ並列に接続された第１、第２、第３及び第４のキャパシタンス手段（４３、４４、４５、４６）とを有しているスイッチング回路（３）と、
前記第１の直流出力導体（３ａ）と前記第１の直流出力端子（３９ａ）との間の直流ラインと前記第２の直流出力導体（３ｂ）と前記第２の直流出力端子（３９ｂ）との間の直流ラインとの内の少なくとも一方に接続されたリアクトル（１７ａ、又は１７ｂ、又は１７ａ及び１７ｂ）と、
前記第１及び第２の直流出力端子（３９ａ、３９ｂ）間に接続された平滑コンデンサ（１８）と、
前記第１の直流出力導体（３ａ）と前記第２の直流出力導体（３ｂ）との間に接続された還流用整流素子（１６）と、
前記第１の主ダイオード（１０）のカソードに接続されたアノードを有する第１の副ダイオード（５０）と、
前記第２の主ダイオード（１１）のアノードに接続されたカソードを有する第２の副ダイオード（５１）と、
前記第３の主ダイオード（１２）のカソードに接続されたアノードを有する第３の副ダイオード（５２）と、
前記第４の主ダイオード（１３）のアノードに接続されたカソードを有する第４の副ダイオード（５３）と、
前記第１のキャパシタンス手段（４３）に対して前記第１の副ダイオード（５０）を介して並列に接続されていると共に前記第３のキャパシタンス手段（４５）に対して前記第３の副ダイオード（５２）を介して並列に接続されているトランス（５８）の第１の１次巻線（５８ａ）と第１の副スイッチ（５９）との直列回路と、
前記第２のキャパシタンス手段（４４）に対して前記第２の副ダイオード（５１）を介して並列に接続されていると共に前記第４のキャパシタンス手段（４６）に対して前記第４の副ダイオード（５３）を介して並列に接続されている前記トランス（５８）の第２の１次巻線（５８ｂ）と第２の副スイッチ（６０）との直列回路と、
前記第１及び第２の１次巻線（５８ａ、５８ｂ）に電磁結合された２次巻線（５８ｃ）と、
前記２次巻線（５８ｃ）と前記平滑コンデンサ（１８）との間に接続されたエネルギ放出回路（４９ａ）と、
前記第１及び第２の直流出力端子（３９ａ、３９ｂ）間の出力電圧が一定電圧になり且つ第１及び第２の交流入力端子（１ａ、１ｂ）における力率が改善されるように前記第１、第２、第３及び第４の主スイッチ（４，５，６，７）をオン・オフ制御するための主スイッチ制御信号（ＶA1，ＶA2）を形成する主スイッチ制御信号形成回路と前記主スイッチ制御信号（ＶA1，ＶA2）に基づいて前記第１、第２、第３及び第４の主スイッチ（４，５，６，７）を駆動する主駆動回路（９４）とを有している第１の制御回路（２１）と、
前記第１、第２、第３及び第４のキャパシタンス手段（４３，４４，４５、４６）のエネルギを放出する時に前記第１及び第２の副スイッチ（５９、６０）をオン・オフ制御する副スイッチ信号制御（ＶB）を発生する第２の制御回路（６２）と、
前記第２の制御回路（６２）と前記第１及び第２の副スイッチ（５９、６０）の制御端子との間に接続された副駆動回路（６３）と
を備えたＡＣ−ＤＣコンバータであって、
前記平滑コンデンサ（１８）に接続された入力端子と前記第１の制御回路（２１）の直流電源端子に接続された出力端子とを有する制御電源回路（６４）と、
前記第１の制御回路（２１）によって前記第１、第２、第３及び第４の主スイッチ（４，５，６，７）のオン・オフ制御を開始する前に前記第１及び第２の副スイッチ（５９、６０）をオン制御するための起動用信号（Ｖ65）を前記副駆動回路（６３）に供給するために前記副駆動回路（６３）に接続されている起動用信号発生回路（６５）と、
前記第１及び第２の交流入力端子（１ａ、１ｂ）と前記起動用信号発生回路（６５）の直流電源端子及び前記副駆動回路（６３）の直流電源端子との間に接続された起動用電源回路（６６）と
を備えていることを特徴とするＡＣ−ＤＣコンバータ。 At least first and second AC input terminals (1a, 1b) for inputting an AC voltage;
First and second DC output terminals (39a, 39b) for outputting a DC voltage;
A switching circuit for interrupting the AC voltage, the first and second AC input conductors (2a, 2b) connected to the first and second AC input terminals (1a, 1b); A first main diode (10) having first and second DC output conductors (3a, 3b) for outputting a voltage and an anode connected to the first AC input conductor (2a); A first main switch (4) connected between the cathode of the first main diode (10) and the first DC output conductor (3a), and connected to the first AC input conductor (2a) And a second main switch (11) connected between the anode of the second main diode (11) and the second DC output conductor (3b). 5) and connected to the second AC input conductor (2b) And a third main switch (12) connected between the cathode of the third main diode (12) and the first DC output conductor (3a). 6), a fourth main diode (13) having a cathode connected to the second AC input conductor (2b), an anode of the fourth main diode (13), and the second DC output conductor (3b) connected in parallel to the fourth main switch (7) and the first, second, third and fourth main switches (4, 5, 6, 7), respectively. A switching circuit (3) having first, second, third and fourth capacitance means (43, 44, 45, 46);
A DC line between the first DC output conductor (3a) and the first DC output terminal (39a), the second DC output conductor (3b), and the second DC output terminal (39b); A reactor (17a, or 17b, or 17a and 17b) connected to at least one of the DC lines between
A smoothing capacitor (18) connected between the first and second DC output terminals (39a, 39b);
A reflux rectifier (16) connected between the first DC output conductor (3a) and the second DC output conductor (3b);
A first sub-diode (50) having an anode connected to the cathode of the first main diode (10);
A second sub-diode (51) having a cathode connected to the anode of the second main diode (11);
A third sub-diode (52) having an anode connected to the cathode of the third main diode (12);
A fourth sub-diode (53) having a cathode connected to the anode of the fourth main diode (13);
It is connected in parallel to the first capacitance means (43) via the first sub-diode (50) and to the third capacitance means (45), the third sub-diode ( 52) a series circuit of a first primary winding (58a) of a transformer (58) and a first sub-switch (59) connected in parallel via
The second capacitance means (44) is connected in parallel via the second sub-diode (51) and the fourth sub-diode (46) is connected to the fourth capacitance means (46). 53) a series circuit of a second primary winding (58b) of the transformer (58) and a second sub switch (60) connected in parallel via
A secondary winding (58c) electromagnetically coupled to the first and second primary windings (58a, 58b);
An energy discharge circuit (49a) connected between the secondary winding (58c) and the smoothing capacitor (18);
The output voltage between the first and second DC output terminals (39a, 39b) is a constant voltage, and the power factor at the first and second AC input terminals (1a, 1b) is improved. Main switch control signal forming circuit for forming main switch control signals (V A1 , V A2 ) for on / off control of the first, second, third and fourth main switches (4, 5, 6, 7) And a main drive circuit (94) for driving the first, second, third and fourth main switches (4, 5, 6, 7) based on the main switch control signals (V A1 , V A2 ). A first control circuit (21) having
The first and second sub switches (59, 60) are turned on / off when the energy of the first, second, third and fourth capacitance means (43, 44, 45, 46) is released. A second control circuit (62) for generating sub-switch signal control (V B );
An AC-DC converter comprising a second drive circuit (63) connected between the second control circuit (62) and control terminals of the first and second sub switches (59, 60). And
A control power circuit (64) having an input terminal connected to the smoothing capacitor (18) and an output terminal connected to a DC power terminal of the first control circuit (21);
Before the on / off control of the first, second, third and fourth main switches (4, 5, 6, 7) is started by the first control circuit (21), the first and second Generation of a start signal connected to the sub drive circuit (63) for supplying a start signal (V 65 ) for turning on the sub switches (59, 60) of the sub drive circuit (63) to the sub drive circuit (63) A circuit (65);
A starter connected between the first and second AC input terminals (1a, 1b) and a DC power supply terminal of the startup signal generation circuit (65) and a DC power supply terminal of the sub drive circuit (63). An AC-DC converter comprising a power supply circuit (66). 更に、前記第１及び第２の交流入力端子（１ａ、１ｂ）と前記第１の制御回路（２１）との間に接続された相電圧検出用トランス（２０）を有し、
前記起動用電源回路（６６）は前記相電圧検出用トランス（２０）を介して前記第１及び第２の交流入力端子（１ａ、１ｂ）に接続されていることを特徴とする請求項１記載のＡＣ−ＤＣコンバータ。 And a phase voltage detecting transformer (20) connected between the first and second AC input terminals (1a, 1b) and the first control circuit (21).
The start-up power supply circuit (66) is connected to the first and second AC input terminals (1a, 1b) via the phase voltage detection transformer (20). AC-DC converter. 前記起動用信号発生回路（６５）は前記平滑コンデンサ（１８）の電圧又は前記制御電源回路（６４）の出力電圧が所定値以上になった時に前記起動用信号の送出を停止する手段を有していることを特徴とする請求項１又は２記載のＡＣ−ＤＣコンバータ。 The activation signal generation circuit (65) has means for stopping the transmission of the activation signal when the voltage of the smoothing capacitor (18) or the output voltage of the control power supply circuit (64) exceeds a predetermined value. The AC-DC converter according to claim 1, wherein the AC-DC converter is provided. 前記起動用信号発生回路（６５）の直流電源端子は前記制御電源回路（６４）にも接続され、前記起動用電源回路（６６）から前記起動用信号発生回路（６５）に供給する電圧は前記制御電源回路（６４）から前記起動用信号発生回路（６５）に供給する電圧よりも低く設定され、更に、前記制御電源回路（６４）から前記起動用信号発生回路（６５）に供給する電圧が前記起動用電源回路（６６）から前記起動用信号発生回路（６５）に供給する電圧よりも高くなった時に前記起動用電源回路（６６）から前記起動用信号発生回路（６５）に対する電圧供給を停止する手段を有していることを特徴とする請求項１又は２又は３記載のＡＣ−ＤＣコンバータ。 The DC power supply terminal of the startup signal generation circuit (65) is also connected to the control power supply circuit (64), and the voltage supplied from the startup power supply circuit (66) to the startup signal generation circuit (65) is The voltage supplied from the control power supply circuit (64) to the activation signal generation circuit (65) is set lower than the voltage supplied from the control power supply circuit (64) to the activation signal generation circuit (65). When the voltage supplied from the activation power supply circuit (66) to the activation signal generation circuit (65) becomes higher than the voltage supplied from the activation power supply circuit (66) to the activation signal generation circuit (65). 4. The AC-DC converter according to claim 1, further comprising means for stopping. 交流電圧を入力させるための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
直流電圧を出力するための第１及び第２の直流出力端子（３９ａ、３９ｂ）と、
前記交流電圧を断続するためのスイッチング回路であって、前記第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）に接続された第１、第２及び第３の交流入力導体（２ａ、２ｂ、２ｃ）と、直流電圧を出力するための第１及び第２の直流出力導体（３ａ、３ｂ）と、前記第１の交流入力導体（２ａ）に接続されたアノードを有する第１の主ダイオード（１０）と、前記第１の主ダイオード（１０）のカソードと前記第１の直流出力導体（３ａ）との間に接続された第１の主スイッチ（４）と、前記第１の交流入力導体（２ａ）に接続されたカソードを有する第２の主ダイオード（１１）と、前記第２の主ダイオード（１１）のアノードと前記第２の直流出力導体（３ｂ）との間に接続された第２の主スイッチ（５）と、前記第２の交流入力導体（２ｂ）に接続されたアノードを有する第３の主ダイオード（１２）と、前記第３の主ダイオード（１２）のカソードと前記第１の直流出力導体（３ａ）との間に接続された第３の主スイッチ（６）と、前記第２の交流入力導体（２ｂ）に接続されたカソードを有する第４の主ダイオード（１３）と、前記第４の主ダイオード（１３）のアノードと前記第２の直流出力導体（３ｂ）との間に接続された第４の主スイッチ（７）と、前記第３の交流入力導体（２ｃ）に接続されたアノードを有する第５の主ダイオード（１４）と、前記第５の主ダイオード（１４）のカソードと前記第１の直流出力導体（３ａ）との間に接続された第５の主スイッチ（８）と、前記第３の交流入力導体（２c）に接続されたカソードを有する第６の主ダイオード（１５）と、前記第６の主ダイオード（１５）のアノードと前記第２の直流出力導体（３ｂ）との間に接続された第６の主スイッチ（９）と、前記第１、第２、第３、第４、第５及び第６の主スイッチ（４，５，６，７、８，９）にそれぞれ並列に接続された第１、第２、第３、第４、第５及び第６のキャパシタンス手段（４３、４４、４５、４６、４７，４８）とを有しているスイッチング回路（３）と、
前記第１の直流出力導体（３ａ）と前記第１の直流出力端子（３９ａ）との間の直流ラインと前記第２の直流出力導体（３ｂ）と前記第２の直流出力端子（３９ｂ）との間の直流ラインとの内の少なくとも一方に接続されたリアクトル（１７ａ、又は１７ｂ、又は１７ａ及び１７ｂ）と、
前記第１及び第２の直流出力端子（３９ａ、３９ｂ）間に接続された平滑コンデンサ（１８）と、
前記第１の直流出力導体（３ａ）と前記第２の直流出力導体（３ｂ）との間に接続された還流用整流素子（１６）と、
前記第１の主ダイオード（１０）のカソードに接続されたアノードを有する第１の副ダイオード（５０）と、
前記第２の主ダイオード（１１）のアノードに接続されたカソードを有する第２の副ダイオード（５１）と、
前記第３の主ダイオード（１２）のカソードに接続されたアノードを有する第３の副ダイオード（５２）と、
前記第４の主ダイオード（１３）のアノードに接続されたカソードを有する第４の副ダイオード（５３）と、
前記第５の主ダイオード（１４）のカソードに接続されたアノードを有する第５の副ダイオード（５４）と、
前記第６の主ダイオード（１５）のアノードに接続されたカソードを有する第６の副ダイオード（５５）と、
前記第１のキャパシタンス手段（４３）に対して前記第１の副ダイオード（５０）を介して並列に接続され且つ前記第３のキャパシタンス手段（４５）に対して前記第３の副ダイオード（５２）を介して並列に接続され且つ前記第５のキャパシタンス手段（４７）に対して前記第５の副ダイオード（５４）を介して並列に接続されているトランス（５８）の第１の１次巻線（５８ａ）と第１の副スイッチ（５９）との直列回路と、
前記第２のキャパシタンス手段（４４）に対して前記第２の副ダイオード（５１）を介して並列に接続され且つ前記第４のキャパシタンス手段（４６）に対して前記第４の副ダイオード（５３）を介して並列に接続され且つ前記第６のキャパシタンス手段（４８）に対して前記第６の副ダイオード（５５）を介して並列に接続されている前記トランス（５８）の第２の１次巻線（５８ｂ）と第２の副スイッチ（６０）との直列回路と、
前記第１及び第２の１次巻線（５８ａ、５８ｂ）に電磁結合された２次巻線（５８ｃ）と、
前記２次巻線（５８ｃ）と前記平滑コンデンサ（１８）との間に接続されたエネルギ放出回路（４９ａ）と、
前記第１及び第２の直流出力端子（３９ａ、３９ｂ）間の出力電圧が一定電圧になり且つ前記第1、第2及び第3の交流入力端子（１a、１ｂ、１ｃ）における力率が改善されるように前記第１、第２、第３、第４、第５及び第６の主スイッチ（４，５，６，７、８，９）をオン・オフ制御するための主スイッチ制御信号（ＶA1，ＶA2，ＶA3）を形成する主スイッチ制御信号形成回路と前記主スイッチ制御信号（ＶA1，ＶA2，ＶA3）に基づいて前記第１、第２、第３、第４、第５及び第６の主スイッチ（４，５，６，７、８，９）を駆動する主駆動回路（９４）とを有している第１の制御回路（２１）と、
前記第１、第２、第３、第４、第５及び第６のキャパシタンス手段（４３，４４，４５、４６、４７，４８）のエネルギを放出する時に前記第１及び第２の副スイッチ（５９、６０）をオン・オフ制御する副スイッチ信号制御（ＶB）を発生する第２の制御回路（６２）と、
前記第２の制御回路（６２）と前記第１及び第２の副スイッチ（５９、６０）の制御端子との間に接続された副駆動回路（６３）と
を備えたＡＣ−ＤＣコンバータであって、
前記平滑コンデンサ（１８）に接続された入力端子と前記第１の制御回路（２１）の直流電源端子に接続された出力端子とを有する制御電源回路（６４）と、
前記第１の制御回路（２１）によって前記第１、第２、第３、第４、第５及び第６の主スイッチ（４，５，６，７、８，９）のオン・オフ制御を開始する前に前記第１及び第２の副スイッチ（５９、６０）をオン制御するための起動用信号（Ｖ65）を前記副駆動回路（６３）に供給するために前記副駆動回路（６３）に接続された起動用信号発生回路（６５）と、
前記第１、第2及び第３の交流入力端子（１ａ、１ｂ、１c）と前記起動用信号発生回路（６５）の直流電源端子及び前記副駆動回路（６３）の直流電源端子との間に接続された起動用電源回路（６６）と、
を備えていることを特徴とするＡＣ−ＤＣコンバータ。 First, second and third AC input terminals (1a, 1b, 1c) for inputting an AC voltage;
First and second DC output terminals (39a, 39b) for outputting a DC voltage;
A switching circuit for interrupting the AC voltage, wherein the first, second and third AC input conductors are connected to the first, second and third AC input terminals (1a, 1b, 1c). (2a, 2b, 2c), first and second DC output conductors (3a, 3b) for outputting a DC voltage, and an anode connected to the first AC input conductor (2a). One main diode (10), a first main switch (4) connected between the cathode of the first main diode (10) and the first DC output conductor (3a), A second main diode (11) having a cathode connected to one AC input conductor (2a), and between the anode of the second main diode (11) and the second DC output conductor (3b) And a second main switch (5) connected to the second switch A third main diode (12) having an anode connected to an input conductor (2b), and connected between a cathode of the third main diode (12) and the first DC output conductor (3a). A third main switch (6), a fourth main diode (13) having a cathode connected to the second AC input conductor (2b), an anode of the fourth main diode (13), A fourth main switch (7) connected between the second DC output conductor (3b) and a fifth main diode (A) having an anode connected to the third AC input conductor (2c). 14), a fifth main switch (8) connected between the cathode of the fifth main diode (14) and the first DC output conductor (3a), and the third AC input conductor A sixth main circuit having a cathode connected to (2c) Ode (15), a sixth main switch (9) connected between the anode of the sixth main diode (15) and the second DC output conductor (3b), the first and second First, second, third, fourth, and fifth connected in parallel to the second, third, fourth, fifth, and sixth main switches (4, 5, 6, 7, 8, 9), respectively. And a switching circuit (3) having sixth capacitance means (43, 44, 45, 46, 47, 48);
A DC line between the first DC output conductor (3a) and the first DC output terminal (39a), the second DC output conductor (3b), and the second DC output terminal (39b); A reactor (17a, or 17b, or 17a and 17b) connected to at least one of the DC lines between
A smoothing capacitor (18) connected between the first and second DC output terminals (39a, 39b);
A reflux rectifier (16) connected between the first DC output conductor (3a) and the second DC output conductor (3b);
A first sub-diode (50) having an anode connected to the cathode of the first main diode (10);
A second sub-diode (51) having a cathode connected to the anode of the second main diode (11);
A third sub-diode (52) having an anode connected to the cathode of the third main diode (12);
A fourth sub-diode (53) having a cathode connected to the anode of the fourth main diode (13);
A fifth sub-diode (54) having an anode connected to the cathode of the fifth main diode (14);
A sixth sub-diode (55) having a cathode connected to the anode of the sixth main diode (15);
The third sub-diode (52) is connected in parallel to the first capacitance means (43) via the first sub-diode (50) and to the third capacitance means (45). And a first primary winding of a transformer (58) connected in parallel via the fifth sub-diode (54) to the fifth capacitance means (47). A series circuit of (58a) and the first sub switch (59);
The second sub-diode (53) is connected in parallel to the second capacitance means (44) via the second sub-diode (51) and to the fourth capacitance means (46). And a second primary winding of the transformer (58) connected in parallel via the sixth sub-diode (55) to the sixth capacitance means (48). A series circuit of a line (58b) and a second sub-switch (60);
A secondary winding (58c) electromagnetically coupled to the first and second primary windings (58a, 58b);
An energy discharge circuit (49a) connected between the secondary winding (58c) and the smoothing capacitor (18);
The output voltage between the first and second DC output terminals (39a, 39b) becomes a constant voltage, and the power factor at the first, second and third AC input terminals (1a, 1b, 1c) is improved. Main switch control signal for ON / OFF control of the first, second, third, fourth, fifth and sixth main switches (4, 5, 6, 7, 8, 9) Based on the main switch control signal forming circuit for forming (V A1 , V A2 , V A3 ) and the main switch control signals (V A1 , V A2 , V A3 ), the first, second, third, fourth A first control circuit (21) having a main drive circuit (94) for driving the fifth and sixth main switches (4, 5, 6, 7, 8, 9);
When the first, second, third, fourth, fifth and sixth capacitance means (43, 44, 45, 46, 47, 48) are discharged, the first and second sub switches ( 59, 60) a second control circuit (62) for generating a sub-switch signal control (V B ) for on / off control;
An AC-DC converter comprising a second drive circuit (63) connected between the second control circuit (62) and control terminals of the first and second sub switches (59, 60). And
A control power circuit (64) having an input terminal connected to the smoothing capacitor (18) and an output terminal connected to a DC power terminal of the first control circuit (21);
On / off control of the first, second, third, fourth, fifth and sixth main switches (4, 5, 6, 7, 8, 9) is performed by the first control circuit (21). Before starting, the sub-driving circuit (63) supplies the sub-driving circuit (63) with an activation signal (V 65 ) for turning on the first and second sub-switches (59, 60). ) A start signal generation circuit (65) connected to
Between the first, second and third AC input terminals (1a, 1b, 1c) and the DC power supply terminal of the start signal generating circuit (65) and the DC power supply terminal of the auxiliary drive circuit (63). A connected startup power supply circuit (66);
An AC-DC converter comprising:
JP2007085264A 2007-03-28 2007-03-28 AC-DC converter Active JP4952331B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007085264A JP4952331B2 (en) 2007-03-28 2007-03-28 AC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007085264A JP4952331B2 (en) 2007-03-28 2007-03-28 AC-DC converter

Publications (2)

Publication Number Publication Date
JP2008245470A true JP2008245470A (en) 2008-10-09
JP4952331B2 JP4952331B2 (en) 2012-06-13

Family

ID=39916129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007085264A Active JP4952331B2 (en) 2007-03-28 2007-03-28 AC-DC converter

Country Status (1)

Country Link
JP (1) JP4952331B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001145357A (en) * 1999-11-11 2001-05-25 Sanken Electric Co Ltd Ac-dc converter
JP2001145356A (en) * 1999-11-11 2001-05-25 Sanken Electric Co Ltd Ac-dc converter
JP2001314086A (en) * 2000-04-28 2001-11-09 Sanken Electric Co Ltd Ac-dc converter
JP2001314081A (en) * 2000-04-28 2001-11-09 Sanken Electric Co Ltd Ac-dc converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001145357A (en) * 1999-11-11 2001-05-25 Sanken Electric Co Ltd Ac-dc converter
JP2001145356A (en) * 1999-11-11 2001-05-25 Sanken Electric Co Ltd Ac-dc converter
JP2001314086A (en) * 2000-04-28 2001-11-09 Sanken Electric Co Ltd Ac-dc converter
JP2001314081A (en) * 2000-04-28 2001-11-09 Sanken Electric Co Ltd Ac-dc converter

Also Published As

Publication number Publication date
JP4952331B2 (en) 2012-06-13

Similar Documents

Publication Publication Date Title
JP5230181B2 (en) Energy transfer device and semiconductor device for energy transfer control
US9184674B2 (en) Power conversion apparatus that provides power conversion between AC and DC power
WO2001084699A1 (en) Power converting device
JPWO2018043228A1 (en) Switching power supply device and semiconductor device
JP2018121473A (en) Power conversion device
US20140241507A1 (en) Electrical energy supply system
JP5176922B2 (en) DC-DC converter and control method thereof
Torresan et al. A high voltage converter for auxiliary supply applications using a reduced flying capacitor topology
JP2007060890A (en) Switching power supply device
US11088634B2 (en) Inverter with AC forward bridge and improved DC/DC topology
JPH08130871A (en) Dc-dc converter
JP4952331B2 (en) AC-DC converter
WO2018148932A1 (en) Dc to dc converter
JP5400956B2 (en) Power converter
JP2017121172A (en) Gated bi-directional dual-rail series resonant converter power supply
JP3753978B2 (en) DC-DC converter control method
US10439512B1 (en) Clamp circuit to reduce overshoot in power converters
JP3243666B2 (en) Resonant DC-DC converter
JP2010200470A (en) Energy regeneration snubber circuit
JP3296424B2 (en) Power converter
JP2007124869A (en) Switching power supply unit
JP3789362B2 (en) Switching power supply
JP3205631B2 (en) DC-DC converter
JP7543296B2 (en) Switching control circuit and switching power supply device
US20240339940A1 (en) Integrated auxiliary power supply with stable output at high-line and light-load conditions

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4952331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250