JP2008244918A

JP2008244918A - Wireless receiver

Info

Publication number: JP2008244918A
Application number: JP2007083296A
Authority: JP
Inventors: Hideo Ono; 秀雄大野; Masatoshi Nagayasu; 正俊永安
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2007-03-28
Filing date: 2007-03-28
Publication date: 2008-10-09
Anticipated expiration: 2027-03-28
Also published as: JP4842186B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wireless receiver for correcting analogue error on both receiver and transmitter, without using the output of an equalizer, for solving the problem that in the wireless receiver, correcting the analogue error occurring on the transmitter by utilizing the output from the equalizer, no accurate control signal is available unless the equalizer operates, resulting in degradation in characteristics of the equalizer, a feedback circuit from an equalizer output is required, and an antiphase correction circuit is required for correcting analogue error occurring on the receiver. <P>SOLUTION: In the wireless receiver, the analogue error on the receiver and transmitter is adaptively corrected based on the reference signal generated independent of the output of an equalizer. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、直交変調方式を利用した無線通信システムに用いる無線受信機に関する。 The present invention relates to a radio receiver used in a radio communication system using an orthogonal modulation scheme.

ＱＰＳＫ及び多値ＱＡＭ方式等の直交変調方式を利用した無線通信システムにおいて、アナログ回路の誤差等の装置不完全性は準同期検波方式の無線受信機における符号誤り率（ＢＥＲ）に影響を及ぼす。アナログ回路による誤差（以下、「アナログ回路による誤差」を「アナログ誤差」と略記する。）はキャリアリークの原因となるＤＣオフセット、イメージリークの原因となる振幅アンバランス及び直交度誤差である。これらアナログ誤差には送信側で発生するものと受信側で発生するものがある。送信側で発生するアナログ誤差は無線送信機で補正する技術が知られている（例えば、特許文献１を参照。）。 In a wireless communication system using an orthogonal modulation method such as QPSK and multilevel QAM, device imperfection such as an analog circuit error affects a code error rate (BER) in a quasi-synchronous detection wireless receiver. An error caused by an analog circuit (hereinafter, “an error caused by an analog circuit” is abbreviated as “analog error”) is a DC offset that causes a carrier leak, an amplitude imbalance and an orthogonality error that cause an image leak. Some of these analog errors occur on the transmission side and others on the reception side. A technique is known in which an analog error occurring on the transmission side is corrected by a wireless transmitter (see, for example, Patent Document 1).

送信側で発生するアナログ誤差は無線送信機で補正する場合、ＤＣオフセットの検出による補正では周波数変換器で発生するローカル周波数のリーク分が検出できないという課題がある。また、フィードバック回路が必要でありコストがかかるという課題もある。また、変調側ローカルとフィードバック用ローカルとを同期させるという課題もある。さらに、ディジタル直交検波のため、アナログ‐ディジタル変換器（Ａ／Ｄ）のサンプリング周波数が固定のままで、シンボルレートが速くなるとＡ／Ｄによる折り返し成分の影響が出るという課題がある。 When the analog error generated on the transmission side is corrected by the wireless transmitter, there is a problem that the local frequency leak generated by the frequency converter cannot be detected by the correction by detecting the DC offset. In addition, there is a problem that a feedback circuit is necessary and costly. There is also a problem of synchronizing the modulation-side local and the feedback local. Furthermore, for digital quadrature detection, if the sampling rate of the analog-to-digital converter (A / D) remains fixed and the symbol rate increases, there is a problem that the aliasing component due to A / D is affected.

そのため、送信側で発生するアナログ誤差を無線受信機で補正する技術が紹介されている（例えば、特許文献２及び３）。受信側のアナログ誤差はキャリア再生前の位相回転がある信号に基づいて補正することが可能である一方、送信側のアナログ誤差への補正はキャリア再生後の位相回転のない信号に対してする必要がある。そのため、特許文献２及び３の無線受信機は、搬送波の位相を補正する手段の前段において受信側で生ずるＤＣオフセット及び振幅アンバランスを補正し、後段において送信側で生ずるＤＣオフセット及び振幅アンバランスを補正している。
特開平０９−３２１８１５号公報特開平１０−０４１９９２号公報特許３４５１３９８号 Therefore, a technique for correcting an analog error generated on the transmission side with a wireless receiver has been introduced (for example, Patent Documents 2 and 3). The analog error on the receiving side can be corrected based on a signal with phase rotation before carrier recovery, while the analog error on the transmitting side must be corrected for a signal without phase rotation after carrier recovery. There is. Therefore, the wireless receivers of Patent Documents 2 and 3 correct the DC offset and amplitude imbalance generated on the receiving side in the front stage of the means for correcting the phase of the carrier wave, and the DC offset and amplitude imbalance generated on the transmitting side in the subsequent stage. It is corrected.
JP 09-321815 A JP-A-10-041992 Japanese Patent No. 3451398

引用文献２及び３の無線受信機は、等化器の出力信号又は識別信号を参照信号として受信側及び送信側のＤＣオフセット及び振幅アンバランスの補正を行っている。このように等化器からの出力を利用しているため、従来の送信側で発生するアナログ誤差を補正する無線受信機には、等化器が動作状態になければ正確な制御信号が利用できない、それに伴う等化器の特性が劣化する、等化器出力からのフィードバック回路が必要になる及び受信側で生じたアナログ誤差を補正するための逆位相補正回路が必要であるという課題があった。 The wireless receivers of the cited references 2 and 3 correct the DC offset and the amplitude imbalance on the reception side and the transmission side using the output signal or identification signal of the equalizer as a reference signal. Since the output from the equalizer is used in this way, an accurate control signal cannot be used for a wireless receiver that corrects an analog error occurring on the conventional transmission side unless the equalizer is in an operating state. As a result, the characteristics of the equalizer are deteriorated, a feedback circuit from the equalizer output is required, and an anti-phase correction circuit for correcting an analog error generated on the receiving side is required. .

そこで、前記課題を解決するため本発明は、等化器の出力を利用せず受信側及び送信側のアナログ誤差を補正できる無線受信機を提供することを目的とする。 SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a wireless receiver that can correct analog errors on the reception side and transmission side without using the output of an equalizer.

前記の課題を解決するために、本発明に係る無線受信機は、等化器の出力を利用しないリファレンス信号を発生させ、受信側及び送信側のアナログ誤差を前記リファレンス信号に基づき適応的に補正することとした。 In order to solve the above problems, a radio receiver according to the present invention generates a reference signal that does not use the output of an equalizer, and adaptively corrects analog errors on the reception side and the transmission side based on the reference signal. It was decided to.

具体的には、本発明に係る無線受信機は、直交変調方式の無線信号を直交検波して２系統のディジタル信号を出力する直交検波部と、受信側誤差補正器、キャリア位相補正器、送信側誤差補正器、等化器、キャリア位相フィードバック器及びリファレンス信号発生器を有し、前記直交検波部が出力する２系統のディジタル信号を前記受信側誤差補正器、前記キャリア位相補正器、前記送信側誤差補正器、前記等化器の順で経由させてディジタル復調するディジタル復調部と、を備える無線受信機であって、前記受信側誤差補正器は、前記直交検波部から入力される２系統のディジタル信号と前記リファレンス信号発生器で発生したリファレンス信号とを比較し、前記直交検波部から入力される２系統のディジタル信号について前記直交検波部で生じた受信側誤差を適応的に補正し、前記キャリア位相補正器は、前記キャリア位相フィードバック器からの位相補正信号に基づき、前記受信側誤差補正器から入力される２系統のディジタル信号について搬送波の位相誤差を補正し、前記送信側誤差補正器は、前記キャリア位相補正器から入力される２系統のディジタル信号と前記リファレンス信号発生器で発生したリファレンス信号とを比較し、前記キャリア位相補正器から入力される２系統のディジタル信号について前記直交検波部が直交検波する前記無線信号に含まれる送信側誤差を適応的に補正し、前記等化器は、前記送信側誤差補正器から入力される２系統のディジタル信号の信号歪を補正して２系統のディジタル信号を出力し、前記キャリア位相フィードバック器は、前記等化器が出力する２系統のディジタル信号の位相誤差を検出し、前記位相誤差を補正する前記位相補正信号を生成して前記キャリア位相補正器へフィードバックすることを特徴とする。 Specifically, a radio receiver according to the present invention includes a quadrature detection unit that quadrature-detects a quadrature modulation radio signal and outputs two digital signals, a reception-side error corrector, a carrier phase corrector, a transmission A side error corrector, an equalizer, a carrier phase feedback unit, and a reference signal generator, and the two systems of digital signals output by the quadrature detector are used as the reception side error corrector, the carrier phase corrector, and the transmission A wireless error receiver, and a digital demodulator that digitally demodulates through the equalizer in this order, wherein the receiver error corrector is input from the quadrature detector And the reference signal generated by the reference signal generator, and the quadrature detection unit for two systems of digital signals input from the quadrature detection unit The generated receiving side error is adaptively corrected, and the carrier phase corrector performs carrier wave detection on two systems of digital signals input from the receiving side error corrector based on the phase correction signal from the carrier phase feedback unit. The phase error is corrected, and the transmission side error corrector compares the two systems of digital signals input from the carrier phase corrector with the reference signal generated by the reference signal generator, and the carrier phase corrector The transmission side error included in the radio signal that is quadrature detected by the quadrature detection unit is adaptively corrected for two input digital signals, and the equalizer is input from the transmission side error corrector. The signal distortion of the digital signal of the system is corrected and two digital signals are output, and the carrier phase feedback device Vessels detects a phase error of two systems of digital signals output, characterized in that said feedback generates a phase correction signal to said carrier phase corrector for correcting the phase error.

本発明に係る無線受信機では、前記リファレンス信号発生器は、前記無線信号の変調方式に基づき前記直交検波部が出力する２系統のディジタル信号の理想信号をリファレンス信号として出力することができる。復調後のディジタル信号を理想値に近づけることができる。 In the wireless receiver according to the present invention, the reference signal generator can output, as a reference signal, ideal signals of two systems of digital signals output by the quadrature detection unit based on the modulation method of the wireless signal. The demodulated digital signal can be brought close to the ideal value.

本発明に係る無線受信機では、前記受信側誤差補正器及び前記送信側誤差補正器がそれぞれ補正する前記受信側誤差及び前記送信側誤差は、ＤＣオフセット、振幅アンバランス及び直交度誤差であり、前記受信側誤差補正器及び前記送信側誤差補正器は、入力される２系統のディジタル信号についてそれぞれの直流成分と前記リファレンス信号発生器で発生したリファレンス信号の直流成分との差分であるＤＣ差分を検出し、前記ＤＣ差分を適応的に補正するＤＣ補正信号を前記直交検波部からの２系統のディジタル信号のそれぞれにフィードバックしてＤＣオフセットを低減するＤＣオフセット補正回路と、前記ＤＣオフセット補正回路からの２系統のディジタル信号についてそれぞれの振幅の２乗値と前記リファレンス信号発生器で発生したリファレンス信号の振幅の２乗値との差分である振幅差分を検出し、前記振幅差分を適応的に補正する振幅補正信号を前記ＤＣオフセット補正回路からの２系統のディジタル信号のそれぞれにフィードバックして振幅アンバランスを低減する振幅補正回路と、前記振幅補正回路からの２系統のディジタル信号の電力の和と前記リファレンス信号発生器で発生したリファレンス信号の電力との差分である電力差分を検出し、前記電力差分を適応的に補正する電力差分補正信号を前記振幅補正回路からの２系統のディジタル信号のそれぞれにフィードバックして直交度誤差を低減する直交度誤差補正回路と、をそれぞれ有することが好ましい。キャリアリークの原因となるＤＣオフセット、イメージリークの原因となる振幅アンバランス及び直交度誤差を独立して補正できる。 In the wireless receiver according to the present invention, the reception-side error and the transmission-side error corrected by the reception-side error corrector and the transmission-side error corrector are a DC offset, an amplitude imbalance, and an orthogonality error, The reception side error corrector and the transmission side error corrector are configured to calculate a DC difference, which is a difference between a direct current component of each of two input digital signals and a direct current component of the reference signal generated by the reference signal generator. A DC offset correction circuit for detecting and reducing a DC offset by feeding back a DC correction signal for adaptively correcting the DC difference to each of the two systems of digital signals from the quadrature detection unit; and the DC offset correction circuit Generated by the reference signal generator and the square value of the amplitude of each of the two digital signals An amplitude difference that is a difference from the square value of the amplitude of the reference signal detected is detected, and an amplitude correction signal for adaptively correcting the amplitude difference is fed back to each of the two digital signals from the DC offset correction circuit. An amplitude correction circuit that reduces amplitude imbalance, and a power difference that is a difference between the sum of the powers of the two digital signals from the amplitude correction circuit and the power of the reference signal generated by the reference signal generator. And an orthogonality error correction circuit for reducing an orthogonality error by feeding back a power difference correction signal for adaptively correcting the power difference to each of two systems of digital signals from the amplitude correction circuit. preferable. It is possible to independently correct DC offset that causes carrier leak, amplitude imbalance and orthogonality error that cause image leak.

本発明は、リファレンス信号を利用するため、等化器の出力を利用せず受信側及び送信側のアナログ誤差を補正できる無線受信機を提供することができる。また、本発明に係る無線受信機は、等化器の出力を利用していないので、出荷時の固定の補正値では不可能であったアナログ部品の温度による特性変化や経年変化にも対応することができる。 The present invention can provide a wireless receiver capable of correcting analog errors on the reception side and the transmission side without using the output of the equalizer because the reference signal is used. In addition, since the radio receiver according to the present invention does not use the output of the equalizer, it can cope with characteristic changes and aging changes due to the temperature of analog parts, which was impossible with a fixed correction value at the time of shipment. be able to.

添付の図面を参照して本発明を詳細に説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、それぞれ同一のものを示すものとする。 The present invention will be described in detail with reference to the accompanying drawings. The embodiment described below is an example of the configuration of the present invention, and the present invention is not limited to the following embodiment. In addition, in this specification and drawing, the component with the same code | symbol shall show the same thing, respectively.

（実施形態１）
図１は、本実施形態に係る無線受信機５００の構成を示したブロック図である。無線受信機５００は、直交検波部１０、ディジタル復調部２０を備える。ディジタル復調部２０は受信側誤差補正器２１、キャリア位相補正器２２、送信側誤差補正器２３、等化器２４、キャリア位相フィードバック器２５及びリファレンス信号発生器２６を有する。 (Embodiment 1)
FIG. 1 is a block diagram showing a configuration of a wireless receiver 500 according to the present embodiment. The wireless receiver 500 includes a quadrature detection unit 10 and a digital demodulation unit 20. The digital demodulator 20 includes a receiving side error corrector 21, a carrier phase corrector 22, a transmitting side error corrector 23, an equalizer 24, a carrier phase feedback unit 25, and a reference signal generator 26.

無線受信機５００は、図示しない直交変調方式の無線送信機からの無線信号を受信し、中間周波数に変換してＩＦ信号とする。直交検波部１０は、ＩＦ信号を準同期検波で直交検波してＩ−ｃｈ及びＱ−ｃｈの２系統のディジタル信号を出力する。 The radio receiver 500 receives a radio signal from a radio transmitter of an orthogonal modulation method (not shown), converts it to an intermediate frequency, and generates an IF signal. The quadrature detection unit 10 performs quadrature detection on the IF signal by quasi-synchronous detection, and outputs two digital signals of I-ch and Q-ch.

無線受信機５００は、ディジタル復調部２０で前記２系統のディジタル信号をディジタル復調するため、前記２系統のディジタル信号を受信側誤差補正器２１、キャリア位相補正器２２、送信側誤差補正器２３、等化器２４の順で経由させる。 The radio receiver 500 digitally demodulates the two systems of digital signals by the digital demodulator 20, so that the two systems of digital signals are received side error corrector 21, carrier phase corrector 22, transmitter side error corrector 23, Pass in the order of the equalizer 24.

リファレンス信号発生器２６は、無線信号の変調方式に基づき直交検波部１０が出力する２系統のディジタル信号の理想信号を算出し、理想信号をリファレンス信号として出力する。理想信号は、無線信号の変調方式からシミュレーション結果を元に算出した理想的なディジタル信号である。 The reference signal generator 26 calculates ideal signals of the two systems of digital signals output from the quadrature detection unit 10 based on the radio signal modulation method, and outputs the ideal signals as reference signals. The ideal signal is an ideal digital signal calculated based on a simulation result from a radio signal modulation method.

無線受信機５００は、直交検波部１０からの２系統のディジタル信号を受信側誤差補正器２１に入力し、受信側で発生したアナログ誤差である受信側誤差を補正する。具体的には、受信側誤差補正器２１は、直交検波部１０から入力される２系統のディジタル信号とリファレンス信号発生器２６で発生したリファレンス信号とを比較し、直交検波部１０から入力される２系統のディジタル信号について直交検波部１０で生じた受信側誤差を適応的に補正する。 The radio receiver 500 inputs the two systems of digital signals from the quadrature detection unit 10 to the reception side error corrector 21 and corrects the reception side error which is an analog error generated on the reception side. Specifically, the reception-side error corrector 21 compares the two systems of digital signals input from the quadrature detection unit 10 with the reference signal generated by the reference signal generator 26, and inputs the quadrature detection unit 10. The receiving side error generated in the quadrature detection unit 10 is adaptively corrected for the two systems of digital signals.

続いて、無線受信機５００は、キャリア位相補正器２２で２系統のディジタル信号について搬送波の位相補正を行う。無線受信機５００は、等化器２４から出力される２系統のディジタル信号をフィードバックして搬送波の位相補正を行う。具体的には、キャリア位相フィードバック器２５は、等化器２４が出力する２系統のディジタル信号の位相誤差を検出し、位相誤差を補正する位相補正信号を生成してキャリア位相補正器２２へフィードバックする。キャリア位相補正器２２は、キャリア位相フィードバック器２５からの位相補正信号に基づき、受信側誤差補正器２１から入力される２系統のディジタル信号について搬送波の位相誤差を補正する。 Subsequently, the wireless receiver 500 performs carrier wave phase correction on the two systems of digital signals by the carrier phase corrector 22. The radio receiver 500 feeds back two digital signals output from the equalizer 24 and corrects the phase of the carrier wave. Specifically, the carrier phase feedback unit 25 detects the phase error of the two systems of digital signals output from the equalizer 24, generates a phase correction signal for correcting the phase error, and feeds back to the carrier phase corrector 22. To do. The carrier phase corrector 22 corrects the phase error of the carrier wave with respect to the two systems of digital signals input from the reception side error corrector 21 based on the phase correction signal from the carrier phase feedback unit 25.

続いて、無線受信機５００は、送信側誤差補正器２３で２系統のディジタル信号について送信側で発生したアナログ誤差である送信側誤差を補正する。キャリア位相補正器２２によって搬送波に位相誤差のない２系統のディジタル信号となっているため、送信側誤差補正器２３は２系統のディジタル信号について送信側誤差を補正できる。具体的には、送信側誤差補正器２３は、キャリア位相補正器２２から入力される２系統のディジタル信号とリファレンス信号発生器２６で発生したリファレンス信号とを比較し、キャリア位相補正器２２から入力される２系統のディジタル信号について直交検波部１０が直交検波する無線信号に含まれる送信側誤差を適応的に補正する。 Subsequently, in the wireless receiver 500, the transmission-side error corrector 23 corrects the transmission-side error that is an analog error generated on the transmission side with respect to the two systems of digital signals. Since the carrier phase corrector 22 has two digital signals with no phase error in the carrier wave, the transmission side error corrector 23 can correct the transmission side error for the two digital signals. Specifically, the transmission-side error corrector 23 compares the two systems of digital signals input from the carrier phase corrector 22 with the reference signal generated by the reference signal generator 26 and inputs from the carrier phase corrector 22. With respect to the two systems of digital signals, the quadrature detection unit 10 adaptively corrects the transmission side error included in the radio signal that is quadrature detected.

等化器２４は、送信側誤差補正器２３から入力される２系統のディジタル信号の信号歪を補正して２系統のディジタル信号を出力する。無線受信機５００では、２系統のディジタル信号について等化器２４の入力前に受信側及び送信側のアナログ誤差を補正している。そのため、等化器２４の特性劣化を防止することができる。 The equalizer 24 corrects the signal distortion of the two systems of digital signals input from the transmission side error corrector 23 and outputs the two systems of digital signals. The radio receiver 500 corrects the analog errors on the reception side and the transmission side before the input of the equalizer 24 for the two digital signals. Therefore, it is possible to prevent the characteristic deterioration of the equalizer 24.

このような構成の無線受信機５００は、等化器の出力を利用せず受信側及び送信側のアナログ誤差を補正しており、初期引き込み時や同期外れの状態でもアナログ誤差を正しく補正することができる。その結果、等化器の特性劣化を防止でき、搬送波の同期が容易となる。 The radio receiver 500 having such a configuration corrects the analog error on the reception side and the transmission side without using the output of the equalizer, and corrects the analog error correctly even at the time of initial pull-in or out of synchronization. Can do. As a result, the characteristic deterioration of the equalizer can be prevented, and the carrier wave can be easily synchronized.

図２は、本実施形態に係る無線受信機６００の構成を示したブロック図である。無線受信機６００は図１の無線受信機５００の構成をより具体的に示したブロック図である。無線受信機６００は、直交検波部１０Ａ、ディジタル復調部２０Ａを備える。無線受信機６００が補正するアナログ誤差はＤＣオフセット、振幅アンバランス及び直交度である。 FIG. 2 is a block diagram illustrating a configuration of the wireless receiver 600 according to the present embodiment. The wireless receiver 600 is a block diagram more specifically showing the configuration of the wireless receiver 500 of FIG. Radio receiver 600 includes quadrature detection unit 10A and digital demodulation unit 20A. The analog errors corrected by the wireless receiver 600 are DC offset, amplitude imbalance, and orthogonality.

直交検波部１０Ａは、図１の直交検波部１０で説明した機能を実現するための一例である。直交検波部１０Ａは、ゲイン調整器１０１、ハイブリッド１０２、乗算器１０３、ローパスフィルタ（ＬＰＦ）１０４、アナログ‐デジタル変換器（Ａ／Ｄ）１０５、局部発振器１０６、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）１０７及び９０°位相差分変換器１０８を有する。 The quadrature detection unit 10A is an example for realizing the function described in the quadrature detection unit 10 of FIG. The quadrature detection unit 10A includes a gain adjuster 101, a hybrid 102, a multiplier 103, a low-pass filter (LPF) 104, an analog-to-digital converter (A / D) 105, a local oscillator 106, PLL (Phase Locked Loop) 107 and 90. A phase difference converter 108 is included.

ハイブリッド１０２は入力信号を２つに分岐して出力する。局部発振器１０６は直交検波部１０Ａに入力されるＩＦ信号の周波数ｆ_ＩＦを作るための基準参照周波数ｆ_ｒｅｆを発振する。ＰＬＬ１０７は出力の周波数がｆ_ＩＦとなるようにロックする回路である。９０°位相差分変換器１０８はＰＬＬ１０７からの出力を２系統に分岐し、２系統の信号の位相が直交するように位相差を調整する。乗算器１０３は９０°位相差分変換器１０８の出力とハイブリッド１０２からの出力とを乗算する。乗算器１０３からの出力をＬＰＦ１０４を通過させることでＩＦ信号のＩ相（Ｉ−ｃｈ）及びＱ相（Ｑ−ｃｈ）が得られる。直交検波部１０Ａは、これをＡ／Ｄ１０５でディジタル変換して出力する。なお、出力した信号の電力を電力検出器２９で検出してゲイン調整器１０１へフィードバックしても良い。図２のＩＦＡＧＣは、電力検出器２９からゲイン調整器１０１へのフィードバック信号である。 The hybrid 102 branches the input signal into two and outputs it. The local oscillator 106 oscillates a reference reference frequency f _ref for creating the frequency f _{IF of the} IF signal input to the quadrature detection unit 10A. The PLL 107 is a circuit that locks so that the output frequency becomes f _IF . The 90 ° phase difference converter 108 branches the output from the PLL 107 into two systems, and adjusts the phase difference so that the phases of the signals of the two systems are orthogonal. Multiplier 103 multiplies the output of 90 ° phase difference converter 108 and the output from hybrid 102. By passing the output from the multiplier 103 through the LPF 104, the I phase (I-ch) and Q phase (Q-ch) of the IF signal are obtained. The quadrature detection unit 10A digitally converts this with the A / D 105 and outputs it. The power of the output signal may be detected by the power detector 29 and fed back to the gain adjuster 101. IFAGC in FIG. 2 is a feedback signal from the power detector 29 to the gain adjuster 101.

ディジタル復調部２０Ａは、図１のディジタル復調部２０で説明した機能を実現するための一例である。ディジタル復調部２０Ａは、図１のディジタル復調部２０で説明したものの他にロールオフフィルタ（ＲＯＦ）２８及び硬判定器２７を有する。 The digital demodulator 20A is an example for realizing the function described in the digital demodulator 20 of FIG. The digital demodulator 20A includes a roll-off filter (ROF) 28 and a hard discriminator 27 in addition to those described in the digital demodulator 20 of FIG.

ＲＯＦ２８は、直交検波部１０Ａから入力された２系統のディジタル信号をフィルタリングし、受信側誤差補正器２１へ出力する。硬判定器２７は等化器２４の出力について硬判定する。 The ROF 28 filters the two systems of digital signals input from the quadrature detection unit 10 </ b> A and outputs them to the reception side error corrector 21. The hard decision unit 27 makes a hard decision on the output of the equalizer 24.

無線受信機６００は、直交検波部１０Ａで生じたＤＣオフセット、振幅アンバランス及び直交度誤差を補正するため、受信側誤差補正器２１にＤＣオフセット補正回路（ＡＤＣ１）２１１、振幅補正回路（ＡＬＣ１）２１２及び直交度誤差補正回路（ＡＱＣ１）２１３を含む。 The wireless receiver 600 corrects the DC offset, the amplitude imbalance, and the orthogonality error generated in the quadrature detection unit 10A, the DC offset correction circuit (ADC1) 211, the amplitude correction circuit (ALC1) in the reception side error corrector 21. 212 and an orthogonality error correction circuit (AQC1) 213.

ＤＣオフセット補正回路２１１は、入力される２系統のディジタル信号についてそれぞれの直流成分とリファレンス信号発生器２６で発生したリファレンス信号ｒｅｆの直流成分との差分であるＤＣ差分を検出し、ＤＣ差分を適応的に補正するＤＣ補正信号を直交検波部１０Ａからの２系統のディジタル信号のそれぞれにフィードバックしてＤＣオフセットを低減する。 The DC offset correction circuit 211 detects a DC difference that is a difference between each DC component of the two input digital signals and the DC component of the reference signal ref generated by the reference signal generator 26, and adapts the DC difference. The DC correction signal to be corrected is fed back to each of the two systems of digital signals from the quadrature detection unit 10A to reduce the DC offset.

図３は、ＤＣオフセット補正回路２１１の一例を示したブロック図である。ＤＣオフセット補正回路２１１は、入力端３１５、加算器３１４、出力端３１６、誤差検出部３１１、乗算器３１２及び補正値更新部３１３を持つ。入力端３１５から入力されるディジタル信号は加算器３１４でＤＣ補正信号を加算されて出力端３１６から出力される。 FIG. 3 is a block diagram illustrating an example of the DC offset correction circuit 211. The DC offset correction circuit 211 has an input terminal 315, an adder 314, an output terminal 316, an error detection unit 311, a multiplier 312, and a correction value update unit 313. The digital signal input from the input terminal 315 is added with the DC correction signal by the adder 314 and output from the output terminal 316.

誤差検出部３１１は、出力端３１６におけるディジタル信号について直流成分と図１で説明したリファレンス信号発生器２６で発生したリファレンス信号ｒｅｆの直流成分との差分であるＤＣ差分を検出する。リファレンス信号ｒｅｆの直流成分が０のときはリファレンス信号ｒｅｆの入力を省略してもよい。誤差検出部３１１は、検出したＤＣ差分を正負の誤差符号として出力する。 The error detection unit 311 detects a DC difference that is a difference between the DC component of the digital signal at the output terminal 316 and the DC component of the reference signal ref generated by the reference signal generator 26 described with reference to FIG. When the DC component of the reference signal ref is 0, the input of the reference signal ref may be omitted. The error detection unit 311 outputs the detected DC difference as a positive / negative error code.

乗算器３１２は、誤差検出部３１１から出力される誤差符号に対して、補正量の基準となるステップサイズμ及び誤差量を反転して補正量に変換する“−１”を乗算し、適応的に単位補正量を出力する。 The multiplier 312 multiplies the error code output from the error detection unit 311 by a step size μ serving as a reference for the correction amount and “−1” for inverting the error amount and converting it into a correction amount. The unit correction amount is output to.

補正値更新部３１３は、乗算器３１２からの単位補正量と過去のＤＣ補正信号とを積分してＤＣ補正信号の更新を行う。補正値更新部３１３は、更新されたＤＣ補正信号を加算器３１４へ出力する。 The correction value update unit 313 integrates the unit correction amount from the multiplier 312 and the past DC correction signal to update the DC correction signal. The correction value update unit 313 outputs the updated DC correction signal to the adder 314.

以上の説明のように、ＤＣオフセット補正回路２１１は直交検波部１０Ａで生じたＤＣオフセットを適応的に補正することができる。 As described above, the DC offset correction circuit 211 can adaptively correct the DC offset generated in the quadrature detection unit 10A.

振幅補正回路２１２は、ＤＣオフセット補正回路２１１からのディジタル信号についてそれぞれの振幅の２乗値とリファレンス信号発生器２６で発生したリファレンス信号の振幅の２乗値（ｒｅｆａｍｐ２）との差分である振幅差分を検出し、前記振幅差分を適応的に補正する振幅補正信号をＤＣオフセット補正回路２１１からのディジタル信号のそれぞれにフィードバックして振幅アンバランスを低減する。 The amplitude correction circuit 212 is an amplitude that is a difference between the square value of each amplitude of the digital signal from the DC offset correction circuit 211 and the square value (ref amp2) of the amplitude of the reference signal generated by the reference signal generator 26. A difference is detected, and an amplitude correction signal for adaptively correcting the amplitude difference is fed back to each of the digital signals from the DC offset correction circuit 211 to reduce the amplitude imbalance.

図４は、振幅補正回路２１２の一例を示したブロック図である。振幅補正回路２１２は、入力端３２５、乗算器３２４、出力端３２６、２乗部３２７、加算器３２８、誤差検出部３２１、乗算器３２２及び補正値更新部３２３を持つ。図３で説明したＤＣオフセット補正回路２１１からのディジタル信号は入力端３２５に入力され、乗算器３２４で振幅補正信号が乗算されて出力端３２６から出力される。 FIG. 4 is a block diagram illustrating an example of the amplitude correction circuit 212. The amplitude correction circuit 212 includes an input terminal 325, a multiplier 324, an output terminal 326, a square unit 327, an adder 328, an error detection unit 321, a multiplier 322, and a correction value update unit 323. The digital signal from the DC offset correction circuit 211 described with reference to FIG. 3 is input to the input terminal 325, multiplied by the amplitude correction signal by the multiplier 324, and output from the output terminal 326.

２乗部３２７は、出力端３２６におけるディジタル信号の振幅値を２乗した２乗振幅信号を出力する。加算器３２８は、２乗振幅信号からリファレンス信号の振幅の２乗値（ｒｅｆａｍｐ２）を減算する。誤差検出部３２１は、ディジタル信号の振幅誤差である加算器３２８からの出力を正負の誤差符号として出力する。乗算器３２２は図３の乗算器３２１と同様に適応的に単位補正量を出力する。補正値更新部３２３は、乗算器３２２からの単位補正量と過去の振幅補正信号とを積分して振幅補正信号の更新を行う。補正値更新部３２３は、更新された振幅補正信号を乗算器３２４へ出力する。 The square unit 327 outputs a square amplitude signal obtained by squaring the amplitude value of the digital signal at the output terminal 326. The adder 328 subtracts the square value (ref amp2) of the amplitude of the reference signal from the square amplitude signal. The error detector 321 outputs the output from the adder 328, which is an amplitude error of the digital signal, as a positive / negative error code. The multiplier 322 adaptively outputs a unit correction amount in the same manner as the multiplier 321 of FIG. The correction value update unit 323 integrates the unit correction amount from the multiplier 322 and the past amplitude correction signal to update the amplitude correction signal. The correction value update unit 323 outputs the updated amplitude correction signal to the multiplier 324.

以上の説明のように、振幅補正回路２１２は直交検波部１０Ａで生じた振幅アンバランスを適応的に補正することができる。 As described above, the amplitude correction circuit 212 can adaptively correct the amplitude imbalance generated in the quadrature detection unit 10A.

直交度誤差補正回路２１３は、振幅補正回路２１２からの２系統のディジタル信号の電力の和（ｏｕｔｐｏｗ）とリファレンス信号発生器２６で発生したリファレンス信号の電力（ｒｅｆｐｏｗ）との差分である電力差分を検出し、前記電力差分を適応的に補正する電力差分補正信号を振幅補正回路２１２からの２系統のディジタル信号のそれぞれにフィードバックして直交度誤差を低減する。 The orthogonality error correction circuit 213 is a power that is a difference between the sum (out pow) of the power of the two digital signals from the amplitude correction circuit 212 and the power of the reference signal (ref pow) generated by the reference signal generator 26. The difference is detected, and a power difference correction signal for adaptively correcting the power difference is fed back to each of the two digital signals from the amplitude correction circuit 212 to reduce the orthogonality error.

図５は、直交度誤差補正回路２１３の一例を示したブロック図である。直交度誤差補正回路２１３は、入力端３３５−ｉ、入力端３３５−ｑ、加算器３３４−ｉ、加算器３３４−ｑ、乗算器３４２−ｉ、乗算器３４２−ｑ、出力端３３６−ｉ、出力端３３６−ｑ、符号部３４１−ｉ、符号部３４１−ｑ、２乗部３３７−ｉ、２乗部３３７−ｑ、加算器３４０、加算器３３８、乗算器３３９、誤差検出部３３１、乗算器３３２及び補正値更新部３３３を持つ。２つの振幅補正回路２１２からのディジタル信号はそれぞれ入力端３３５−ｉ及び入力端３３５−ｑに入力され、加算器３３４−ｉ及び加算器３３４−ｑで直交補正信号が加算されて出力端３３６−ｉ及び出力端３３６−ｑから出力される。 FIG. 5 is a block diagram showing an example of the orthogonality error correction circuit 213. The orthogonality error correction circuit 213 includes an input terminal 335-i, an input terminal 335-q, an adder 334-i, an adder 334-q, a multiplier 342-i, a multiplier 342-q, an output terminal 336-i, Output terminal 336-q, encoding unit 341-i, encoding unit 341-q, squaring unit 337-i, squaring unit 337-q, adder 340, adder 338, multiplier 339, error detection unit 331, multiplication And a correction value updating unit 333. The digital signals from the two amplitude correction circuits 212 are input to the input terminal 335-i and the input terminal 335-q, respectively, and the orthogonal correction signal is added by the adder 334-i and the adder 334-q, and the output terminal 336- i and output terminal 336-q.

２乗部３３７−ｉ及び２乗部３３７−ｑは、それぞれ出力端３３６−ｉ及び出力端３３６−ｑにおけるディジタル信号の振幅値を２乗した２乗振幅信号を出力する。符号部３４１−ｉ及び符号部３４１−ｑは、それぞれ出力端３３６−ｉ及び出力端３３６−ｑにおけるディジタル信号の正負の符号を出力する。加算器３４０は、２乗部３３７−ｉ及び２乗部３３７−ｑの出力を加算し、２系統のディジタル信号の電力の和（ｏｕｔｐｏｗ）として出力する。加算器３３８は、２系統のディジタル信号の電力の和（ｏｕｔｐｏｗ）からリファレンス信号の電力（ｒｅｆｐｏｗ）を減算する。乗算器３３９は、加算器３３８の出力に符号部３４１−ｉ及び符号部３４１−ｑからの符号を乗算する。誤差検出部３３１は、２系統のディジタル信号の直交誤差である乗算器３３９からの出力を正負の誤差符号として出力する。 The square unit 337-i and the square unit 337-q output squared amplitude signals obtained by squaring digital signal amplitude values at the output end 336-i and the output end 336-q, respectively. The sign unit 341-i and the sign unit 341-q output positive and negative signs of the digital signals at the output terminal 336-i and the output terminal 336-q, respectively. The adder 340 adds the outputs of the square unit 337-i and the square unit 337-q, and outputs the result as the sum (out pow) of the power of the two systems of digital signals. The adder 338 subtracts the power (ref pow) of the reference signal from the sum (out pow) of the two systems of digital signals. The multiplier 339 multiplies the output from the adder 338 by the codes from the encoding unit 341-i and the encoding unit 341-q. The error detection unit 331 outputs an output from the multiplier 339, which is an orthogonal error between two systems of digital signals, as a positive / negative error code.

乗算器３３２は図３の乗算器３２１と同様に適応的に単位補正量を出力する。補正値更新部３３３は、乗算器３３２からの単位補正量と過去の直交補正値とを積分して直交補正値の更新を行う。補正値更新部３３３は、更新された直交補正値を乗算器３４２−ｉ及び乗算器３４２−ｑへ出力する。乗算器３４２−ｉは、補正値更新部３３３からの更新された直交補正値と入力端３３５−ｑにおけるディジタル信号とを乗算し、直交補正信号として加算器３３４−ｉへ出力する。乗算器３４２−ｑは、補正値更新部３３３からの更新された直交補正値と入力端３３５−ｉにおけるディジタル信号とを乗算し、直交補正信号として加算器３３４−ｑへ出力する。 The multiplier 332 adaptively outputs a unit correction amount in the same manner as the multiplier 321 in FIG. The correction value update unit 333 integrates the unit correction amount from the multiplier 332 and the past orthogonal correction value to update the orthogonal correction value. The correction value update unit 333 outputs the updated orthogonal correction value to the multiplier 342-i and the multiplier 342-q. The multiplier 342-i multiplies the updated orthogonal correction value from the correction value update unit 333 and the digital signal at the input terminal 335-q and outputs the result to the adder 334-i as an orthogonal correction signal. The multiplier 342-q multiplies the updated orthogonal correction value from the correction value update unit 333 and the digital signal at the input terminal 335-i, and outputs the result to the adder 334-q as an orthogonal correction signal.

以上の説明のように、直交度誤差補正回路２１３は直交検波部１０Ａで生じた直交度誤差を適応的に補正することができる。 As described above, the orthogonality error correction circuit 213 can adaptively correct the orthogonality error generated in the orthogonal detector 10A.

無線受信機６００は、送信側誤差補正器２３にＤＣオフセット補正回路（ＡＤＣ２）２３１、振幅補正回路（ＡＬＣ２）２３２及び直交度誤差補正回路（ＡＱＣ２）２３３を含む。ＤＣオフセット補正回路２３１は、図３で説明したＤＣオフセット補正回路２１１と同様に動作し、送信側で発生したＤＣオフセットを適応的に補正する。振幅補正回路２３２は、図３で説明した振幅補正回路２１２と同様に動作し、送信側で発生した振幅アンバランスを補正する。直交度誤差補正回路２３３は、図３で説明した直交度誤差補正回路２１３と同様に動作し、送信側で発生した直交度誤差を補正する。 The wireless receiver 600 includes a DC offset correction circuit (ADC2) 231, an amplitude correction circuit (ALC2) 232 and an orthogonality error correction circuit (AQC2) 233 in the transmission side error corrector 23. The DC offset correction circuit 231 operates in the same manner as the DC offset correction circuit 211 described with reference to FIG. 3, and adaptively corrects the DC offset generated on the transmission side. The amplitude correction circuit 232 operates in the same manner as the amplitude correction circuit 212 described with reference to FIG. 3, and corrects the amplitude imbalance generated on the transmission side. The orthogonality error correction circuit 233 operates in the same manner as the orthogonality error correction circuit 213 described with reference to FIG. 3, and corrects the orthogonality error generated on the transmission side.

図２には、等化器２４が出力する２系統のディジタル信号の位相誤差を検出する位相誤差検出回路２５１、前記位相誤差を平均化する位相誤差平均化回路２５２及び前記位相誤差を補正する位相補正信号を生成する位相制御回路２５３を含むキャリア位相フィードバック器２５の一例を示している。 FIG. 2 shows a phase error detection circuit 251 that detects a phase error between two digital signals output from the equalizer 24, a phase error averaging circuit 252 that averages the phase error, and a phase that corrects the phase error. An example of a carrier phase feedback unit 25 including a phase control circuit 253 that generates a correction signal is shown.

無線受信機６００は、以上のような構成とすることで、図１で説明した無線受信機５００のように無線信号の受信側及び送信側で生ずるアナログ誤差を適応的に補正して復調することができる。 The radio receiver 600 is configured as described above to adaptively correct and demodulate analog errors generated on the radio signal reception side and transmission side, like the radio receiver 500 described in FIG. Can do.

本発明は、直交変調方式などを用いた無線システムに利用することができる。 The present invention can be used for a wireless system using an orthogonal modulation method or the like.

本発明に係る無線受信機の構成を示したブロック図である。It is the block diagram which showed the structure of the radio | wireless receiver which concerns on this invention. 本発明に係る無線受信機の構成を示したブロック図である。It is the block diagram which showed the structure of the radio | wireless receiver which concerns on this invention. ＤＣオフセット補正回路の一例を示したブロック図である。It is a block diagram showing an example of a DC offset correction circuit. 振幅補正回路の一例を示したブロック図である。It is a block diagram showing an example of an amplitude correction circuit. 直交度誤差補正回路の一例を示したブロック図である。It is the block diagram which showed an example of the orthogonality error correction circuit.

Explanation of symbols

５００、６００無線受信機
１０、１０Ａ直交検波部
１０１ゲイン調整器
１０２ハイブリッド
１０３乗算器
１０４ローパスフィルタ（ＬＰＦ）
１０５アナログ‐デジタル変換器（Ａ／Ｄ）
１０６局部発振器
１０７ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）
１０８９０°位相差分変換器
２０、２０Ａディジタル復調部
２１受信側誤差補正器
２１１ＤＣオフセット補正回路（ＡＤＣ１）
２１２振幅補正回路（ＡＬＣ１）
２１３直交度誤差補正回路（ＡＱＣ１）
２２キャリア位相補正器
２３送信側誤差補正器
２３１ＤＣオフセット補正回路（ＡＤＣ２）
２３２振幅補正回路（ＡＬＣ２）
２３３直交度誤差補正回路（ＡＱＣ２）
２４等化器
２５キャリア位相フィードバック器
２５１位相誤差検出回路
２５２位相誤差平均化回路
２５３位相制御回路
２６リファレンス信号発生器
２７硬判定器
２８ロールオフフィルタ（ＲＯＦ）
２９電力検出器
３１５、３２５、３３５−ｉ、３３５−ｑ入力端
３１４、３２８、３３４−ｉ、３３４−ｑ、３３８、３４０加算器
３１６、３２６、３３６−ｉ、３３６−ｑ出力端
３１１、３２１、３３１誤差検出部
３１２、３２２、３２４、３３２、３３９、３４２−ｉ、３４２−ｑ乗算器
３１３、３２３、３３３補正値更新部
３２７、３３７−ｉ、３３７−ｑ２乗部
３４１−ｉ、３４１−ｑ符号部 500, 600 Radio receiver 10, 10A Quadrature detection unit 101 Gain adjuster 102 Hybrid 103 Multiplier 104 Low-pass filter (LPF)
105 Analog-to-digital converter (A / D)
106 Local oscillator 107 PLL (Phase Locked Loop)
108 90 ° phase difference converter 20, 20A Digital demodulator 21 Reception side error corrector 211 DC offset correction circuit (ADC1)
212 Amplitude correction circuit (ALC1)
213 Orthogonality error correction circuit (AQC1)
22 Carrier phase corrector 23 Transmission side error corrector 231 DC offset correction circuit (ADC2)
232 Amplitude correction circuit (ALC2)
233 Orthogonality error correction circuit (AQC2)
24 Equalizer 25 Carrier phase feedback device 251 Phase error detection circuit 252 Phase error averaging circuit 253 Phase control circuit 26 Reference signal generator 27 Hard decision device 28 Roll-off filter (ROF)
29 Power detectors 315, 325, 335-i, 335-q Input terminals 314, 328, 334-i, 334-q, 338, 340 Adders 316, 326, 336-i, 336-q Output terminals 311, 321 331 Error detection unit 312, 322, 324, 332, 339, 342-i, 342-q Multiplier 313, 323, 333 Correction value update unit 327, 337-i, 337-q square unit 341-i, 341 -Q sign part

Claims

A quadrature detector for quadrature detection of a quadrature modulation radio signal and outputting two digital signals;
A receiver-side error corrector, a carrier phase corrector, a transmitter-side error corrector, an equalizer, a carrier phase feedback device, and a reference signal generator, which receive the two systems of digital signals output by the quadrature detector; An error corrector, the carrier phase corrector, the transmission side error corrector, a digital demodulator for digital demodulation via the equalizer in this order;
A wireless receiver comprising:
The receiving side error corrector compares the two systems of digital signals input from the quadrature detector with the reference signal generated by the reference signal generator, and the two systems of digital signals input from the quadrature detector Adaptively correct the receiving side error generated in the quadrature detection unit for
The carrier phase corrector corrects a carrier phase error for two digital signals input from the receiving side error corrector based on the phase correction signal from the carrier phase feedback unit,
The transmission-side error corrector compares the two digital signals input from the carrier phase corrector with the reference signal generated by the reference signal generator, and the two error signals input from the carrier phase corrector. Adaptively correcting a transmission-side error included in the radio signal that the quadrature detection unit performs quadrature detection on the digital signal;
The equalizer corrects the signal distortion of the two digital signals input from the transmission side error corrector and outputs the two digital signals;
The carrier phase feedback unit detects a phase error between two systems of digital signals output from the equalizer, generates the phase correction signal for correcting the phase error, and feeds back to the carrier phase corrector. Features wireless receiver.

The reference signal generator calculates an ideal signal of two systems of digital signals output by the quadrature detection unit based on a modulation method of the radio signal, and outputs the ideal signal as a reference signal. The wireless receiver according to 1.

The reception side error and the transmission side error that are corrected by the reception side error corrector and the transmission side error corrector, respectively, are DC offset, amplitude imbalance, and orthogonality error,
The reception side error corrector and the transmission side error corrector are:
A DC correction signal for detecting a DC difference that is a difference between each DC component of the two input digital signals and a DC component of the reference signal generated by the reference signal generator, and adaptively correcting the DC difference. A DC offset correction circuit that reduces the DC offset by feeding back to each of the two digital signals from the quadrature detection unit;
An amplitude difference that is a difference between the square value of each amplitude of the two digital signals from the DC offset correction circuit and the square value of the amplitude of the reference signal generated by the reference signal generator is detected, and the amplitude An amplitude correction circuit that feeds back an amplitude correction signal that adaptively corrects the difference to each of the two digital signals from the DC offset correction circuit to reduce amplitude imbalance;
A power difference that adaptively corrects the power difference by detecting a power difference that is a difference between the sum of the power of the two digital signals from the amplitude correction circuit and the power of the reference signal generated by the reference signal generator. An orthogonality error correction circuit that feeds back a correction signal to each of the two digital signals from the amplitude correction circuit to reduce the orthogonality error;
The wireless receiver according to claim 1, further comprising: