JP2008236873A - Apparatus and method for controlling power supply, and image processor - Google Patents

Apparatus and method for controlling power supply, and image processor Download PDF

Info

Publication number
JP2008236873A
JP2008236873A JP2007071326A JP2007071326A JP2008236873A JP 2008236873 A JP2008236873 A JP 2008236873A JP 2007071326 A JP2007071326 A JP 2007071326A JP 2007071326 A JP2007071326 A JP 2007071326A JP 2008236873 A JP2008236873 A JP 2008236873A
Authority
JP
Japan
Prior art keywords
power supply
power
circuit
supply
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007071326A
Other languages
Japanese (ja)
Other versions
JP5272317B2 (en
Inventor
Kazuhiro Ikeda
一裕 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007071326A priority Critical patent/JP5272317B2/en
Publication of JP2008236873A publication Critical patent/JP2008236873A/en
Application granted granted Critical
Publication of JP5272317B2 publication Critical patent/JP5272317B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent multiple power supplies from starting in an unintended sequence, using a simple configuration in power supply control for generating multiple power supplies that differ in voltage based on the input power. <P>SOLUTION: A power supply controller 1 generates multiple power supplies different in voltage, based on externally inputted input power. The power supply controller includes a DC-DC converter 110 that generates power supplies V<SB>out1</SB>, V<SB>out2</SB>, V<SB>out3</SB>, based on input power and outputs them; a discharge circuit 111 (106, 107, 108) that discharges the electric charges of the power supplies outputted from the DC-DC converter 110; and a reset IC 105 that controls the operation of the DC-DC converter 110 and the discharge circuit 111. The reset IC 105 carries out control so as to make only either the DC-DC converter 110 or the discharge circuit 111 operate. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電源制御装置、電源制御方法及び画像処理装置に関し、特に複数の電圧を生成して供給する電源の制御に関する。   The present invention relates to a power supply control apparatus, a power supply control method, and an image processing apparatus, and more particularly to control of power supply that generates and supplies a plurality of voltages.

従来、入力電源から夫々電圧の異なる複数の供給電源を生成する電源制御回路において、夫々の供給電源の立ち上げ順番をコントロールすることが行われている。特に、プリンタ、スキャナ、ファクシミリ及び出力用紙の後処理機能等を有する画像処理装置等、複数の機能を有する装置のコントローラにおいて必須の技術となっている。この様な装置においては、夫々の機能を実現するデバイス毎に夫々の供給電源の立ち上がる順番が細かく規定されており、規定された順番とは異なる順番で電源立ち上げが実行された場合、電源の回りこみ等の発生によってデバイスに不具合が生じる可能性がある。   2. Description of the Related Art Conventionally, in a power supply control circuit that generates a plurality of supply power supplies having different voltages from an input power supply, the startup order of each supply power supply is controlled. In particular, it is an indispensable technique for a controller of a device having a plurality of functions such as a printer, a scanner, a facsimile, and an image processing device having a post-processing function for output paper. In such an apparatus, the order in which each power supply is started up is stipulated in detail for each device that implements each function, and if the power is turned on in a different order from the specified order, There is a possibility that a malfunction may occur in the device due to the occurrence of wraparound.

ここで、夫々の供給電源の電圧が完全にシステムグランドに落ちている状態であれば、設計通りの電源供給シーケンスに従って規定の順番で電源の立ち上げが実行されるが、夫々の供給電源の電圧が完全に落ちていない状態で電源供給シーケンスが実行された場合、電源の供給順番が設計通りにならない場合がある。この例について図１０を用いて具体的に説明する。図１０は、入力電源Ｖinに基づいて供給電源Ｖ1、Ｖ2、Ｖ3を生成する場合を示すタイミングチャートである。図１０に示すように、Ｖinの供給が開始してＡに示すタイミングで立ち上がり状態になると、Ｖ1の立ち上げが開始する。Ｂに示すタイミングでＶ1が立ち上がり状態になると、Ｖ2の立ち上げが開始する。同様に、Ｃに示すタイミングでＶ2が立ち上がり、Ｖ3の立ち上げが開始してＤに示すタイミングでＶ3の立ち上げが完了する。即ち、Ｖ1、Ｖ2、Ｖ3の順番で立ち上げシーケンスが設計されている。 Here, if the voltage of each power supply is completely dropped to the system ground, the power supply is started up in a specified order according to the designed power supply sequence. If the power supply sequence is executed in a state where the power supply is not completely lost, the power supply sequence may not be as designed. This example will be specifically described with reference to FIG. Figure 10 is a timing chart showing the case of generating the power supply V 1, V 2, V 3 based on the input power supply V in. As shown in FIG. 10, when the supply of V in starts and enters a rising state at the timing indicated by A, the rising of V 1 starts. When V 1 rises at the timing shown in B, the rise of V 2 starts. Similarly, V 2 rises at the timing shown and C, start-up of the V 3 at the timing shown in D in the launch of V 3 starts is completed. That is, the startup sequence is designed in the order of V 1 , V 2 , V 3 .

次に、Ｖinの供給が停止すると、それに伴ってＶ1、Ｖ2、Ｖ3の供給も停止し、夫々の電圧が立ち下がり始める。ここで、Ｖ1、Ｖ2、Ｖ3の電源を生成する回路の内部負荷や、夫々の電源が接続されている回路の負荷によって、立ち下がりの態様が異なる可能性がある。図１０に示す例においては、Ｖ2の負荷がＶ1、Ｖ3の負荷よりも低く、Ｖ2の電圧は図中Ｅに示すようにＶ1、Ｖ3に比べて遅く立ち下がる。従って、Ｖ2の電圧が“Ｌｏｗ”として認識される程度に立ち下がる前にＶinの供給が再開された場合に問題が生じる。図１０に示すように、Ｖinの供給が再開され、Ｆに示すタイミングで立ち上がり状態になるとＶ1の立ち上げが開始するが、この時、既にＶ2は立ち上がり状態として認識されるので、Ｆと略等しいタイミングであるＨにおいてＶ3の立ち上げも開始される。その後、Ｇ、Ｉに示すタイミングで夫々Ｖ1、Ｖ3が立ち上がり状態となる。即ち、Ｖ2、Ｖ1、Ｖ3（若しくはＶ2、Ｖ3、Ｖ1）の順番で供給電源が立ち上がり、設計通りの立ち上げシーケンスとならない。 Next, when the supply of V in is stopped, the supply of V 1 , V 2 and V 3 is also stopped accordingly, and the respective voltages start to fall. Here, the manner of falling may vary depending on the internal load of the circuit that generates the power sources of V 1 , V 2 , and V 3 and the load of the circuit to which the respective power sources are connected. In the example shown in FIG. 10, the load of V 2 is lower than the loads of V 1 and V 3 , and the voltage of V 2 falls later than V 1 and V 3 as shown by E in the figure. Therefore, problems when the supply of V in is resumed before falling to the extent recognized as the voltage V 2 is "Low" occurs. As shown in FIG. 10, when the supply of V in is resumed and the rising state is reached at the timing indicated by F, the rising of V 1 starts. At this time, V 2 is already recognized as the rising state, so that F V 3 is also started to rise at H, which is substantially the same timing as H. Thereafter, V 1 and V 3 are in a rising state at the timings indicated by G and I, respectively. That is, the power supply rises in the order of V 2 , V 1 , V 3 (or V 2 , V 3 , V 1 ), and the startup sequence is not as designed.

この様な課題を解決するための技術としては、電源の立ち下げ動作を監視し、夫々の供給電源において立ち下げ動作を行っている１つの電源電圧が所定電圧よりも低くなる前に所定時間が経過したことをもってその供給電源を放電し、他の供給電源の立ち下げ動作を開始することが提案されている。（例えば特許文献１参照）。
特開２００６−３１１７４８号公報 As a technique for solving such a problem, the power-down operation is monitored, and a predetermined time is required before one power supply voltage that is performing the power-down operation in each supply power source becomes lower than a predetermined voltage. It has been proposed to discharge the power supply with the elapse of time and start the operation of shutting down the other power supply. (For example, refer to Patent Document 1).
JP 2006-311748 A

特許文献１の技術を用いて電源の立ち下げを制御する場合、夫々の供給電源を監視する回路や、電源立ち下げ開始からの経過時間をカウントする機能及び時間経過に伴って他の電源立ち下げを開始させるための回路等を要するため、回路の複雑化、肥大化を招く。また、特許文献１の方法は、電源の立ち下げを設計された順番通りに行うための技術であり、本発明が意図するような電源の立ち上げ順番についての不具合を解消することを直接の目的とはしていない。特に、特許文献１においては、電源立ち下げ動作開始からの所定時間経過が要件とされている。   When controlling the power supply shutdown using the technique of Patent Document 1, a circuit for monitoring each power supply, a function for counting the elapsed time from the start of power supply shutdown, and other power supply shutdowns as time passes A circuit for starting the process is required, which leads to complication and enlargement of the circuit. Further, the method of Patent Document 1 is a technique for performing power supply shutdown in the designed order, and a direct object is to eliminate the problems regarding the power supply startup order as intended by the present invention. It is not. In particular, in Patent Document 1, the passage of a predetermined time from the start of the power-down operation is a requirement.

しかしながら、この所定時間が経過する前に再度電源供給が開始される場合、やはり夫々の供給電源は完全に下がり切った状態とはならずに電源立ち上げシーケンスに不具合が発生する可能性がある。この様な課題は、例えばプリンタ機能を有する画像処理装置において、装置が省電力状態へと移行し、一部の供給電源の立ち下げが開始された後に、非常に短い期間で印刷ジョブが発生し、省電力状態が解除されて再度電源の立ち上げ動作が実行される場合等に特に問題となる。他方、特許文献１においては、電源の立ち下げを所定の順番通りに実行することを前提としているが、一般的に、夫々の供給電源が所定時間内にすべて立ち下がるのであれば、特に電源の立ち下がり順番は大きな問題とはならない。   However, if the power supply is started again before the predetermined time elapses, the respective power supplies are not completely lowered, and there is a possibility that a problem occurs in the power-up sequence. For example, in an image processing apparatus having a printer function, a print job is generated in a very short period of time after the apparatus shifts to a power saving state and a part of power supply starts to be turned off. This is particularly problematic when the power saving state is canceled and the power-on operation is executed again. On the other hand, in Patent Document 1, it is assumed that the power supply is shut down in a predetermined order. In general, however, if all the power supplies fall within a predetermined time, in particular, the power supply The order of falling is not a big problem.

本発明は、上述した実情を考慮してなされたもので、入力電源に基づいて夫々電圧の異なる複数の供給電源を生成する電源制御において、簡易な構成により、複数の供給電源の立ち上がりが意図しない順番となることを防ぐことを目的とする。   The present invention has been made in consideration of the above-described situation, and in power control for generating a plurality of power supplies having different voltages based on an input power supply, the rise of the plurality of power supplies is not intended by a simple configuration. The purpose is to prevent the order.

上記の課題を解決するために、請求項１に記載の発明は、外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、前記供給電源の電荷を放電する放電回路と、前記供給電源生成回路及び前記放電回路の動作を制御する供給電源出力制御回路とを有し、前記供給電源出力制御回路は、前記供給電源生成回路と前記放電回路とのいずれか一方のみを動作させるように制御することを特徴とする。   In order to solve the above-described problem, the invention according to claim 1 is a power supply control device that generates a plurality of supply power sources having different voltages based on an input power source input from the outside, and is based on the input power source. A power supply generation circuit that generates and outputs the power supply, a discharge circuit that discharges the charge of the power supply, and a power supply output control circuit that controls the operation of the power supply generation circuit and the discharge circuit. The power supply output control circuit controls to operate only one of the power supply generation circuit and the discharge circuit.

また、請求項２に記載の発明は、請求項１に記載の電源制御装置において、前記供給電源出力制御回路が出力する制御信号に基づいて前記放電回路の動作を制御する放電制御信号を生成する放電制御回路を更に有し、前記供給電源出力制御回路は、前記入力電源の電圧値と予め定められた第１の電圧値との比較結果に基づいて前記制御信号を出力し、前記放電回路は、前記放電制御信号の電圧値と予め定められた第２の電圧値との比較結果に基づいて動作し、前記第２の電圧値は前記第１の電圧値よりも低いことを特徴とする。   According to a second aspect of the present invention, in the power supply control device according to the first aspect, a discharge control signal for controlling an operation of the discharge circuit is generated based on a control signal output from the power supply output control circuit. The power supply output control circuit outputs the control signal based on a comparison result between a voltage value of the input power supply and a predetermined first voltage value; The operation is based on a comparison result between the voltage value of the discharge control signal and a predetermined second voltage value, and the second voltage value is lower than the first voltage value.

また、請求項３に記載の発明は、請求項１または２に記載の電源制御装置において、前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、所定時間待機してから前記供給電源生成回路に前記供給電源の出力を開始させることを特徴とする。   According to a third aspect of the present invention, in the power supply control device according to the first or second aspect, the supply power output control circuit instructs the supply power generation circuit to start outputting the supply power. When receiving a signal, the power supply generation circuit waits for a predetermined time before starting the output of the power supply.

また、請求項４に記載の発明は、請求項１乃至３いずれか１項に記載の電源制御装置において、定電圧電源を出力する定電源と、前記定電源の出力と前記供給電源出力とに基づいて残留電荷検出信号を生成する比較回路とを更に有し、前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、前記残留電荷検出信号を参照して前記供給電源の出力開始の可否を判断することを特徴とする。   According to a fourth aspect of the present invention, in the power supply control device according to any one of the first to third aspects, a constant power source that outputs a constant voltage power source, an output of the constant power source, and an output of the supply power source. A comparison circuit for generating a residual charge detection signal based on the supply power output control circuit, when the signal for instructing the supply power generation circuit to start the output of the supply power is received, Whether to start the output of the supply power source is determined with reference to the residual charge detection signal.

また、請求項５に記載の発明は、請求項４に記載の電源制御装置において、前記供給電源生成回路は、前記比較回路に入力するための供給電源を出力する参照用出力を有することを特徴とする。   According to a fifth aspect of the present invention, in the power supply control device according to the fourth aspect, the supply power generation circuit has a reference output for outputting a supply power to be input to the comparison circuit. And

また、請求項６に記載の発明は、請求項５に記載の電源制御装置において、前記参照用出力の電荷を放電する参照用放電回路を更に有し、前記参照用放電回路は、前記放電回路が前記参照用出力以外の前記供給電源の電荷の放電を完了した以後に前記参照用出力の電荷の放電を完了することを特徴とする。   Further, the invention according to claim 6 is the power supply control device according to claim 5, further comprising a reference discharge circuit for discharging the charge of the reference output, wherein the reference discharge circuit is the discharge circuit. The discharge of the charge of the reference output is completed after the discharge of the charge of the power supply other than the reference output is completed.

また、請求項７に記載の発明は、請求項４または５に記載の電源制御装置において、前記供給電源出力を蓄積する蓄電回路を更に有し、前記比較回路は、前記供給電源生成回路が前記供給電源の出力を停止した後、前記蓄電回路に蓄積された電圧と前記定電圧電源出力とに基づいて残留電荷検出信号を生成することを特徴とする。   The power supply control device according to claim 4 further includes a power storage circuit that stores the power supply output, and the comparison circuit includes the power supply generation circuit. After the output of the power supply is stopped, a residual charge detection signal is generated based on the voltage accumulated in the power storage circuit and the constant voltage power supply output.

また、請求項８に記載の発明は、請求項６に記載の電源制御装置において、前記蓄電回路は整流回路を介して前記供給電源生成回路に接続されることを特徴とする。   According to an eighth aspect of the present invention, in the power supply control device according to the sixth aspect, the power storage circuit is connected to the supply power generation circuit via a rectifier circuit.

また、請求項９に記載の発明は、請求項７または８に記載の電源制御装置において、前記蓄電回路に蓄積された電荷を放電する蓄積電圧放電回路を更に有し、前記蓄積電圧放電回路は、前記放電回路が前記供給電源の電荷の放電を完了した以後に前記蓄電回路に蓄積された電荷の放電を完了することを特徴とする。   Further, the invention according to claim 9 is the power supply control device according to claim 7 or 8, further comprising a storage voltage discharge circuit for discharging the charge stored in the power storage circuit, wherein the storage voltage discharge circuit is The discharge circuit completes the discharge of the charge stored in the power storage circuit after the discharge of the charge of the power supply is completed.

また、請求項１０に記載の発明は、請求項１乃至９いずれか１項に記載の電源制御装置において、前記放電回路は、電流制限抵抗を介して前記供給電源生成回路の出力を接地することを特徴とする。   According to a tenth aspect of the present invention, in the power supply control device according to any one of the first to ninth aspects, the discharge circuit grounds the output of the power supply generation circuit via a current limiting resistor. It is characterized by.

また、請求項１１に記載の発明は、外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、前記供給電源生成回路の動作を制御する供給電源出力制御回路とを有し、前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、所定時間待機してから前記供給電源生成回路に前記供給電源の出力を開始させることを特徴とする。   The invention according to claim 11 is a power supply control device that generates a plurality of supply power sources having different voltages based on an input power source input from the outside, wherein the supply power source is generated based on the input power source. Output power supply circuit, and a power supply output control circuit for controlling the operation of the power supply generation circuit, the power supply output control circuit starts the output of the power supply to the power supply generation circuit When a signal instructing to be received is received, the supply power generation circuit starts output of the supply power after waiting for a predetermined time.

また、請求項１２に記載の発明は、外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、前記供給電源生成回路の動作を制御する供給電源出力制御回路と、定電圧電源を出力する定電源と、前記定電圧電源出力と前記供給電源出力とに基づいて残留電荷検出信号を生成する比較回路とを更に有し、前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、前記残留電荷検出信号を参照して前記供給電源生成回路の前記供給電源の出力開始可否を判断することを特徴とする。   According to a twelfth aspect of the present invention, there is provided a power supply control device that generates a plurality of supply power sources having different voltages based on an input power source input from the outside, wherein the supply power source is generated based on the input power source. Output power supply circuit, a power supply output control circuit for controlling the operation of the power supply generation circuit, a constant power supply for outputting a constant voltage power supply, the constant voltage power supply output and the supply power supply output A comparison circuit that generates a residual charge detection signal, and the supply power output control circuit receives the signal that instructs the supply power generation circuit to start output of the supply power. Whether to start output of the supply power of the supply power generation circuit is determined with reference to a charge detection signal.

また、請求項１３に記載の発明は、画像処理装置であって、請求項１乃至１２いずれか１項に記載の電源制御装置を搭載したことを特徴とする。   According to a thirteenth aspect of the present invention, there is provided an image processing apparatus including the power supply control apparatus according to any one of the first to twelfth aspects.

また、請求項１４に記載の発明は、外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御方法であって、前記入力電源の供給状態が前記供給電源の生成開始を指示する状態になった場合に、所定時間待機してから前記供給電源の生成開始を指示する信号を送信することを特徴とする。   The invention according to claim 14 is a power control method for generating a plurality of power supplies having different voltages based on an input power input from the outside, wherein the supply state of the input power is the generation of the power supply In a state in which the start is instructed, a signal instructing the start of generation of the power supply is transmitted after waiting for a predetermined time.

また、請求項１５に記載の発明は、外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御方法であって、前記供給電源出力電圧が所定の電圧よりも高いか否か判断し、前記入力電源の供給状態が前記供給電源の生成開始を指示する状態になった場合に、前記判断結果を参照して前記供給電源の生成開始可否を判断することを特徴とする。   The invention according to claim 15 is a power supply control method for generating a plurality of supply power supplies having different voltages based on an input power supply input from the outside, wherein the supply power supply output voltage is higher than a predetermined voltage. And determining whether or not generation of the supply power can be started with reference to the determination result when the supply state of the input power is in a state of instructing generation start of the supply power. To do.

本発明によれば、入力電源に基づいて夫々電圧の異なる複数の供給電源を生成する電源制御において、簡易な構成により、複数の供給電源の立ち上がりが意図しない順番となることを防ぐことが可能となる。   According to the present invention, in power control for generating a plurality of supply power supplies having different voltages based on an input power supply, it is possible to prevent the rise of the plurality of supply power supplies from being in an unintended order with a simple configuration. Become.

以下、図面を参照して、本発明の実施形態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図１は本実施例に係る電源制御装置１の全体構成を示す図である。図１に示すように、本実施例に係る電源制御装置１は、入力電源制御回路１０１、第１ＤＣＤＣコンバータ１０２、第２ＤＣＤＣコンバータ１０３、第３ＤＣＤＣコンバータ１０４、リセットＩＣ１０５、第１放電回路１０６、第２放電回路１０７及び第３放電回路１０８を有する。入力電源制御回路１０１は、外部から入力される電源のＯＮ／ＯＦＦを制御する回路であり、その出力は第１ＤＣＤＣコンバータ１０２、第２ＤＣＤＣコンバータ１０３、第３ＤＣＤＣコンバータ１０４及びリセットＩＣ１０５に接続されており、その出力電圧が電圧Ｖinとして供給される。 FIG. 1 is a diagram illustrating an overall configuration of a power supply control device 1 according to the present embodiment. As shown in FIG. 1, the power supply control device 1 according to the present embodiment includes an input power supply control circuit 101, a first DCDC converter 102, a second DCDC converter 103, a third DCDC converter 104, a reset IC 105, a first discharge circuit 106, a second A discharge circuit 107 and a third discharge circuit 108 are included. The input power control circuit 101 is a circuit for controlling ON / OFF of power input from the outside, and its output is connected to the first DCDC converter 102, the second DCDC converter 103, the third DCDC converter 104, and the reset IC 105, its output voltage is supplied as a voltage V in.

第１ＤＣＤＣコンバータ１０２、第２ＤＣＤＣコンバータ１０３及び第３ＤＣＤＣコンバータ１０４（以下、ＤＣＤＣコンバータ１１０とする）は、入力電源制御回路１０１から供給される入力電源電圧Ｖinに基づいて夫々供給電源電圧Ｖout1、Ｖout2、Ｖout3を生成する供給電源生成回路である。換言すると、ＤＣＤＣコンバータ１１０は、入力電源電圧Ｖinを供給電源電圧Ｖout1、Ｖout2、Ｖout3に変換する電圧変換回路である。ＤＣＤＣコンバータ１１０に含まれる各回路は、供給電源の出力ＯＮ／ＯＦＦを切り換えるためのＯＮ端子１０２ａ、１０３ａ、１０４ａを有し、リセットＩＣから夫々のＯＮ端子に入力されるリセット信号に基づいて供給電源の出力有無を切り換える。リセットＩＣ１０５は、入力電源電圧Ｖinに基づいてＤＣＤＣコンバータ１１０のＯＮ／ＯＦＦ及び第１放電回路１０６、第２放電回路１０７、第３放電回路１０８（以下、放電回路１１１とする）のＯＮ／ＯＦＦを切り換えるリセット信号を出力する。即ち、リセットＩＣ１０５は、ＤＣＤＣコンバータ１１０と放電回路１１１との動作を制御する供給電源制御回路としての役割を担う。 The 1DCDC converter 102, the 2DCDC converter 103 and the 3DCDC converter 104 (hereinafter referred to as the DCDC converter 110), the input supply voltage V in on the basis of the respective supply voltage V out1, V supplied from the input power control circuit 101 A supply power generation circuit for generating out2 and Vout3 . In other words, DCDC converter 110 is a voltage conversion circuit for converting an input power supply voltage V in the power supply voltage V out1, V out2, V out3 . Each circuit included in the DCDC converter 110 has ON terminals 102a, 103a, and 104a for switching the output ON / OFF of the power supply, and the power supply based on the reset signal input from the reset IC to each ON terminal. Switches the output of. Reset IC105 is, ON / OFF and the first discharge circuit 106 of the DCDC converter 110 based on the input power supply voltage V in, the second discharge circuit 107, a third discharge circuit 108 (hereinafter, a discharge circuit 111 to) ON / OFF of Outputs a reset signal to switch between. That is, the reset IC 105 serves as a power supply control circuit that controls the operation of the DCDC converter 110 and the discharge circuit 111.

第１放電回路１０６、第２放電回路１０７、第３放電回路１０８は、夫々第１ＤＣＤＣコンバータ１０２、第２ＤＣＤＣコンバータ１０３及び第３ＤＣＤＣコンバータ１０４が出力する供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷を放電する回路である。放電回路１１１は、リセットＩＣ１０５が出力するリセット信号が“Ｌｏｗ”の場合にＯＮとなり、ＤＣＤＣコンバータ１１０の夫々の出力端子を接地して放電する。図１に示すように、放電回路１１１は夫々抵抗とトランジスタとを有する。放電回路１１１に含まれる抵抗は電流が急激に流れることを防ぎ、トランジスタはＤＣＤＣコンバータ１１０の出力端とシステムグランドとの接続ＯＮ／ＯＦＦを切り換えるスイッチング素子として機能する。放電回路１１１に含まれるトランジスタは、ゲート電極に“Ｌｏｗ”レベルの信号が入力されることによりＯＮ状態となる回路であり、ソース電極側がＤＣＤＣコンバータ１１０の出力端に接続され、ドレイン電極側がシステムグランドに接続されている。また、放電回路１１１に含まれる抵抗は、トランジスタのソース電極とＤＣＤＣコンバータ１１０の出力端との間に接続されている。 The first discharge circuit 106, a second discharge circuit 107, a third discharge circuit 108 are respectively the 1DCDC converter 102, power supply voltage V out1 of the 2DCDC converter 103 and the 3DCDC converter 104 outputs, V out2, charge the V out3 It is a circuit which discharges. The discharge circuit 111 is turned on when the reset signal output from the reset IC 105 is “Low”, and discharges each output terminal of the DCDC converter 110 by grounding. As shown in FIG. 1, each discharge circuit 111 has a resistor and a transistor. The resistor included in the discharge circuit 111 prevents a current from flowing abruptly, and the transistor functions as a switching element that switches connection ON / OFF between the output terminal of the DCDC converter 110 and the system ground. The transistor included in the discharge circuit 111 is a circuit that is turned on when a “Low” level signal is input to the gate electrode, the source electrode side is connected to the output terminal of the DCDC converter 110, and the drain electrode side is the system ground. It is connected to the. The resistor included in the discharge circuit 111 is connected between the source electrode of the transistor and the output terminal of the DCDC converter 110.

リセットＩＣ１０５の機能について更に詳細に説明すると、リセットＩＣ１０５は入力電源制御回路１０１から入力される入力電源電圧Ｖinが所定の閾値よりも高い場合に“Ｈｉｇｈ”を、低い場合に“Ｌｏｗ”をリセット信号として出力する。換言すると、リセットＩＣ１０５は、入力電源電圧Ｖinの電圧値と予め定められた閾値電圧との比較結果に基づいて出力するリセット信号の状態を切り換える。ＤＣＤＣコンバータ１１０は、リセット信号が“Ｈｉｇｈ”の場合にＯＮとなる。即ち、リセットＩＣ１０５は、ＤＣＤＣコンバータ１１０と放電回路１１１とのいずれか一方のみを動作させるように制御する。また、リセットＩＣ１０５は、ＤＣＤＣコンバータ１１０をＯＦＦからＯＮに切り換えるようにリセット信号出力を変化させる場合、予め定められた放電時間Ｔだけ待機してからリセット信号を切り換える。即ち、リセットＩＣ１０５は、ＤＣＤＣコンバータ１１０を非動作状態から動作状態に切り換えることを指示する信号として、所定の閾値よりも高い入力電源電圧Ｖinが入力された場合に、所定の放電時間Ｔ待機してからＤＣＤＣコンバータ１１０を動作状態に切り換えるリセット信号を出力する。 In more detail the function of the reset IC 105, resets the "Low" if the reset IC 105 is the "High" when the input supply voltage V in supplied from the input power supply control circuit 101 is higher than a predetermined threshold value, lower Output as a signal. In other words, the reset IC105 switches the state of the reset signal to be output based on a comparison result between a predetermined threshold voltage and the voltage value of the input power supply voltage V in. The DCDC converter 110 is turned on when the reset signal is “High”. That is, the reset IC 105 performs control so that only one of the DCDC converter 110 and the discharge circuit 111 is operated. Further, when changing the reset signal output so that the DCDC converter 110 is switched from OFF to ON, the reset IC 105 waits for a predetermined discharge time T before switching the reset signal. That is, the reset IC105 as a signal for instructing to switch the operating state of the DCDC converter 110 from the non-operating state, when a high input supply voltage V in than the predetermined threshold value is input, and waits for a predetermined discharge time T After that, a reset signal for switching the DCDC converter 110 to the operating state is output.

次に、図２を参照して、本実施例に係る電源制御装置１の動作について説明する。図２は、本実施例に係る電源制御装置１の動作として、Ｖin、Ｖout1、Ｖout2、Ｖout3及びリセット信号の出力状態並びにＤＣＤＣコンバータ１１０、放電回路１１１のＯＮ／ＯＦＦ状態を示すタイミングチャートである。タイミングｔ1において電源制御装置１が動作を開始すると、入力電源制御回路１０１は外部電源から入力されている電源の出力を開始する。タイミングｔ1において入力電源電圧Ｖinは立ち上がっておらず、リセットＩＣ１０５にも電源は供給されていないため、リセット信号は“Ｌｏｗ”状態である。従って、ＤＣＤＣコンバータ１１０がＯＦＦ、放電回路１１１がＯＮとなる。 Next, the operation of the power supply control device 1 according to the present embodiment will be described with reference to FIG. FIG. 2 shows the operation of the power supply control device 1 according to the present embodiment as the timing indicating the output state of V in , V out1 , V out2 , V out3 and the reset signal, and the ON / OFF state of the DCDC converter 110 and the discharge circuit 111. It is a chart. When the power supply control device 1 starts operation at timing t 1 , the input power supply control circuit 101 starts output of the power input from the external power supply. Input supply voltage V in is not risen at the timing t 1, since the power supply is not supplied to the reset IC 105, a reset signal is "Low" state. Accordingly, the DCDC converter 110 is turned off and the discharge circuit 111 is turned on.

タイミングｔ2において入力電源電圧Ｖinの値がリセットＩＣ１０５の閾値を超えると、リセットＩＣ１０５は、そこから放電時間Ｔのカウントを開始し、放電時間Ｔが経過したタイミングｔ3においてリセット信号の状態を“Ｌｏｗ”から“Ｈｉｇｈ”に切り換える。タイミングｔ3においてリセット信号が切り換わることにより、放電回路１１１がＯＦＦとなると共にＤＣＤＣコンバータ１１０がＯＮとなり、供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち上がり始める。ＤＣＤＣコンバータ１１０は、供給電源電圧Ｖout1、Ｖout2、Ｖout3を生成する夫々の回路ごとに立ち上がり特性が異なり、図２に示すようにＶout1、Ｖout2、Ｖout3の順番で立ち上がりが完了する。 Value of the input power supply voltage V in exceeds the threshold value of the reset IC105 at time t 2, the reset IC105 starts counting the discharge time T from which the state of the reset signal at a timing t 3 when the discharge time T has elapsed Switch from “Low” to “High”. When the reset signal is switched at timing t 3 , the discharge circuit 111 is turned off and the DCDC converter 110 is turned on, and the supply power supply voltages V out1 , V out2 , and V out3 begin to rise. The DCDC converter 110 has different rising characteristics for each circuit that generates the supply power supply voltages V out1 , V out2 , V out3 , and the rising is completed in the order of V out1 , V out2 , V out3 as shown in FIG. .

このように、供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち上がった電源制御装置１の定常動作状態において、短い期間で装置のＯＮ、ＯＦＦが行われた場合を考える。この短い期間とは、放電動作を行わなければ入力電源電圧Ｖinや、供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がらない程度の期間である。図２に示すように、タイミングｔ4において、入力電源制御回路がＯＦＦに切り換えられると、Ｖinが立ち下がりはじめる。そして、Ｖinの値がリセットＩＣ１０５の閾値未満となったタイミングｔ5においてリセット信号出力が“Ｈｉｇｈ”から“Ｌｏｗ”に切り換わり、ＤＣＤＣコンバータ１１０がＯＦＦとなって放電回路１１１がＯＮとなる。これにより、ＤＣＤＣコンバータ１１０の出力端は、放電回路１１１を介してシステムグランドに接続され、供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷が放電される。 Consider a case where the apparatus is turned on and off in a short period in the steady operation state of the power supply control apparatus 1 in which the supply power supply voltages V out1 , V out2 , and V out3 are completely raised. This short period is a period in which the input power supply voltage V in and the supply power supply voltages V out1 , V out2 , and V out3 do not fall completely unless the discharge operation is performed. As shown in FIG. 2, at the timing t 4, the input power control circuit is switched to OFF, begins falling is V in. Then, switches to "Low" from the reset signal output is "High" at the timing t 5 the value of V in is less than the threshold of the reset IC 105, a discharge circuit 111 DCDC converter 110 is turned OFF is turned ON. As a result, the output terminal of the DCDC converter 110 is connected to the system ground via the discharge circuit 111, and the electric charges of the supply power supply voltages Vout1 , Vout2 , and Vout3 are discharged.

その後、タイミングｔ5から非常に短い間隔の後であるタイミングｔ6において入力電源制御回路がＯＮに切り換えられると、入力電源電圧Ｖinが立ち上がり始める。タイミングｔ7において入力電源電圧Ｖinの値がリセットＩＣ１０５の閾値を超えると、リセットＩＣ１０５は、そこから放電時間Ｔのカウントを開始する。これにより、タイミングｔ5からタイミングｔ7の間に供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がっていない場合であっても、放電時間Ｔの間更に立ち下がりのための時間が設けられる。リセットＩＣ１０５は、タイミングｔ7から放電時間Ｔが経過したタイミングｔ8においてリセット信号の状態を“Ｌｏｗ”から“Ｈｉｇｈ”に切り換える。これにより、放電回路１１１がＯＦＦとなると共にＤＣＤＣコンバータ１１０がＯＮとなり、供給電源電圧Ｖout1、Ｖout2、Ｖout3がＶout1、Ｖout2、Ｖout3の順番で立ち上がりが完了する。入力電源電圧Ｖinの値がリセットＩＣ１０５の閾値を超えた後、リセットＩＣ１０５がリセット信号の出力を切り換えるタイミングを放電時間Ｔ待機することにより、その期間に放電回路１１１が供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷を確実に放電するため、再びＤＣＤＣコンバータ１１０がＯＮとなった際、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上がり順番が意図しない順番となってしまうことを防ぐことができる。 Thereafter, the input power control circuit is switched to ON at the timing t 6 is after a very short interval from the timing t 5, the input power supply voltage V in is starts to rise. Value of the input power supply voltage V in exceeds the threshold value of the reset IC105 at time t 7, the reset IC105 starts counting the discharge time T therefrom. As a result, even if the supply power supply voltages V out1 , V out2 , and V out3 do not completely fall between timing t 5 and timing t 7 , the time for further falling during the discharge time T is obtained. Provided. The reset IC 105 switches the state of the reset signal from “Low” to “High” at the timing t 8 when the discharge time T has elapsed from the timing t 7 . As a result, the discharge circuit 111 is turned off and the DCDC converter 110 is turned on, and the rising of the power supply voltages V out1 , V out2 , and V out3 is completed in the order of V out1 , V out2 , and V out3 . After the value of the input supply voltage V in exceeds the threshold value of the reset IC 105, by resetting IC 105 to the discharge time T wait the timing for switching the output of the reset signal, a discharge circuit 111 in the period power supply voltage V out1, V In order to reliably discharge the charges of out2 and Vout3 , when the DCDC converter 110 is turned on again, the rising order of the supply power supply voltages Vout1 , Vout2 , and Vout3 is prevented from becoming an unintended order. Can do.

本実施例に係る電源制御装置１においては、ＤＣＤＣコンバータ１１０のＯＮ／ＯＦＦの切り換えを放電回路１１１のＯＮ／ＯＦＦの切り換えと連動させ、ＤＣＤＣコンバータ１１０がＯＮの状態においては放電回路１１１がＯＦＦとなり、ＤＣＤＣコンバータ１１０がＯＦＦの状態においては放電回路１１１がＯＮとなるようにしている。これにより、ＤＣＤＣコンバータ１１０がＯＦＦの場合には放電回路１１１によりＤＣＤＣコンバータ１１０の出力端が接地され放電されるので、再びＤＣＤＣコンバータ１１０がＯＮとなる際、その出力端の残留電荷によって、ＤＣＤＣコンバータの立ち上がりシーケンスに不具合が生じることを防ぐことができる。また、ＤＣＤＣコンバータ１１０と放電回路１１１とを同一の信号に基づいて制御するため、簡易な構成で実現することが可能である。   In the power supply control device 1 according to the present embodiment, ON / OFF switching of the DCDC converter 110 is interlocked with ON / OFF switching of the discharge circuit 111, and when the DCDC converter 110 is ON, the discharge circuit 111 is OFF. When the DCDC converter 110 is OFF, the discharge circuit 111 is turned ON. As a result, when the DCDC converter 110 is OFF, the output end of the DCDC converter 110 is grounded and discharged by the discharge circuit 111. Therefore, when the DCDC converter 110 is turned ON again, the DCDC converter 110 is caused by the residual charge at the output end. It is possible to prevent a problem from occurring in the rising sequence of the. Further, since the DCDC converter 110 and the discharge circuit 111 are controlled based on the same signal, it can be realized with a simple configuration.

また、本実施例に係る電源制御装置１において、ＤＣＤＣコンバータ１１０及び放電回路１１１の動作を制御するリセットＩＣ１０５は、ＤＣＤＣコンバータ１１０をＯＦＦ状態からＯＮ状態に遷移させる際、所定の遅延期間（本実施例においては放電時間Ｔ）を設ける。この遅延期間においてＤＣＤＣコンバータ１１０の出力端の電圧が立ち下がるため、ＤＣＤＣコンバータ１１０がＯＮ状態となる際、その出力端の残留電荷により立ち上げシーケンスに不具合が生じることを防ぐことが可能となる。   In the power supply control device 1 according to the present embodiment, the reset IC 105 that controls the operation of the DCDC converter 110 and the discharge circuit 111 has a predetermined delay period (this embodiment) when the DCDC converter 110 transitions from the OFF state to the ON state. In the example, a discharge time T) is provided. Since the voltage at the output terminal of the DCDC converter 110 falls during this delay period, when the DCDC converter 110 is turned on, it is possible to prevent a problem in the startup sequence due to the residual charge at the output terminal.

本実施例において説明した電源制御回路１は、例えばプリンタ、スキャナ、ファクシミリ及び出力用紙の後処理機能等の機能を有する画像処理装置に搭載される。画像処理装置においては、省電力化の要望が高く、装置動作の状態やユーザの指示によって、装置の一部への電源供給を停止する（省電力状態）省電力機能が搭載されることが多い。この様な場合、装置が省電力状態に遷移した後、非常に短い期間で通常状態への復帰が行われると、供給電源の立ち上げシーケンスにおいて上述したような問題が生じる可能性がある。また、この様な画像処理装置においては、ユーザの操作による故障、不具合を防ぐために、電源のＯＮ／ＯＦＦ処理についてユーザの操作手順が指定されているものがある。ユーザが指定された手順にそって操作を行う限り問題は生じ得ないが、ユーザが誤った操作を行うことに同様の問題が生じる可能性がある。従って、本実施例に係る電源制御装置１を搭載することにより、そのような課題を解決することが可能となる。   The power supply control circuit 1 described in the present embodiment is mounted on an image processing apparatus having functions such as a printer, a scanner, a facsimile, and a post-processing function for output paper. In image processing apparatuses, there is a high demand for power saving, and it is often equipped with a power saving function that stops power supply to a part of the apparatus (power saving state) according to the state of the apparatus operation or a user instruction. . In such a case, if the apparatus is returned to the normal state after a transition to the power saving state, the above-described problem may occur in the power supply startup sequence. In addition, in such an image processing apparatus, there is an image processing apparatus in which a user operation procedure is specified for power ON / OFF processing in order to prevent a failure or malfunction caused by a user operation. As long as the user performs an operation according to the specified procedure, no problem can occur, but a similar problem may occur if the user performs an incorrect operation. Therefore, such a problem can be solved by mounting the power supply control device 1 according to the present embodiment.

以上説明したように、入力電源に基づいて夫々電圧の異なる複数の供給電源を生成する電源制御において、複数の供給電源の立ち上がりが意図しない順番となることを簡易な構成により防ぐことが可能となる。また、ＤＣＤＣコンバータ１１０と放電回路１１１とは、択一的にＯＮ／ＯＦＦするために、ＤＣＤＣコンバータのＯＮ状態における無駄な放電を排除し、装置の省電力化を図ることが可能となる。尚、上記の説明においては、ＤＣＤＣコンバータ１１０と放電回路１１１との連動切り換え及び放電時間Ｔの遅延制御を両方実施する例を説明したが、どちらか一方のみの実施であっても良い。図３（ａ）、（ｂ）を用いて、その場合の例について説明する。図３（ａ）は、放電回路１１１を設けず、リセットＩＣ１０５による放電時間Ｔの遅延制御のみ実施する場合の動作を示すタイミングチャートである。タイミングｔ4において入力電源制御回路がＯＦＦに切り換えられるまでは図２の場合と同様に振舞う。 As described above, in the power supply control for generating a plurality of supply power supplies having different voltages based on the input power supply, it is possible to prevent the rise of the plurality of supply power supplies from being in an unintended order with a simple configuration. . In addition, since the DCDC converter 110 and the discharge circuit 111 are selectively turned ON / OFF, it is possible to eliminate useless discharge in the ON state of the DCDC converter and to save power of the apparatus. In the above description, the example in which both the interlock switching between the DCDC converter 110 and the discharge circuit 111 and the delay control of the discharge time T are performed has been described, but only one of them may be performed. The example in that case is demonstrated using FIG. 3 (a), (b). FIG. 3A is a timing chart showing an operation when only the delay control of the discharge time T by the reset IC 105 is performed without providing the discharge circuit 111. The operation behaves in the same manner as in FIG. 2 until the input power supply control circuit is switched OFF at timing t 4 .

図３（ａ）の例においては、入力電源電圧Ｖinが立ち下がり始め、タイミングｔ5においてリセット信号出力が“Ｈｉｇｈ”から“Ｌｏｗ”に切り換わり、ＤＣＤＣコンバータ１１０がＯＦＦとなると、供給電源電圧Ｖout1、Ｖout2、Ｖout3は、夫々のＤＣＤＣコンバータ１０２、１０３、１０４の内部負荷や接続された回路の負荷に従って立ち下がる。図３（ａ）には、放電回路１１１を接続した場合の立ち下がり態様を点線にて示している。図３（ａ）に示すように、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち下がりスピードは、放電回路１１１によって接地により放電される場合よりも遅くなり得る。これにより、タイミングｔ6において再び入力電源制御回路１０１がＯＮされ、タイミングｔ7において入力電源電圧ＶinがリセットＩＣ１０５の閾値を越えた時点において、供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がっていない状態になり得る。 In the example of FIG. 3 (a), beginning falls the input supply voltage V in, switches to "Low" from the reset signal output is "High" at the timing t 5, the DCDC converter 110 is OFF, the supply voltage V out1 , V out2 , and V out3 fall according to the internal load of each DCDC converter 102, 103, and 104 and the load of the connected circuit. In FIG. 3A, a falling aspect when the discharge circuit 111 is connected is indicated by a dotted line. As shown in FIG. 3A, the falling speeds of the supply power supply voltages V out1 , V out2 , and V out3 can be slower than when the discharge circuit 111 is discharged by grounding. Thus, the ON input power control circuit 101 again at time t 6, at the time the input supply voltage V in at the timing t 7 exceeds the threshold value of the reset IC 105, the supply voltage V out1, V out2, V out3 complete Can be in a state of not falling.

これに対して、リセットＩＣ１０５は放電時間Ｔの遅延制御を実行するため、タイミングｔ7からタイミングｔ8の間に供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がる。従って、タイミングｔ8から開始される供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上げシーケンスを意図した通りに実行することが可能となる。図３（ａ）の例においては、リセットＩＣ１０５が遅延制御する放電時間Ｔの時間間隔を、ＤＣＤＣコンバータ１１０の内部負荷や接続される回路の負荷に応じて設定し、供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がる期間とすることにより、放電回路１１１を設けることなく目的を達成し得るため、回路規模の低減を図ることが可能となる。 On the other hand, since the reset IC 105 executes delay control of the discharge time T, the supply power supply voltages V out1 , V out2 , and V out3 completely fall between the timing t 7 and the timing t 8 . Therefore, it is possible to execute the start-up sequence of the supply power supply voltages V out1 , V out2 , and V out3 starting from the timing t 8 as intended. In the example of FIG. 3A, the time interval of the discharge time T controlled by the reset IC 105 is set according to the internal load of the DCDC converter 110 and the load of the connected circuit, and the supply power supply voltages V out1 , V By setting the period during which out2 and Vout3 fall completely, the object can be achieved without providing the discharge circuit 111, so that the circuit scale can be reduced.

他方、図３（ｂ）は、リセットＩＣ１０５による放電時間Ｔの遅延制御を実施せず、放電回路１１１を設ける場合の動作を示すタイミングチャートである。図３（ｂ）の例においては、タイミングｔ１において入力電源電圧Ｖｉｎが立ち上がり始め、タイミングｔ２においてＶｉｎがリセットＩＣ１０５の閾値に達した時点でリセット信号が“Ｈｉｇｈ”に遷移する。これにより、放電回路１１１がＯＦＦとなり、ＤＣＤＣコンバータ１１０がＯＮとなって、供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち上がり始める。即ち、装置の動作開始時点において遅延時間が発生しない。その後、タイミングｔ4において入力電源制御回路がＯＦＦに切り換えられるまでは図２の場合と同様に振舞う。タイミングｔ4において入力電源電圧Ｖinが立ち下がり始め、タイミングｔ5においてリセット信号が“Ｌｏｗ”に遷移すると、ＤＣＤＣコンバータ１１０がＯＦＦとなって放電回路１１１がＯＮとなり、供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷が放電される。 On the other hand, FIG. 3B is a timing chart showing an operation when the discharge circuit 111 is provided without delay control of the discharge time T by the reset IC 105. In the example of FIG. 3B, the input power supply voltage Vin starts to rise at timing t1, and the reset signal transitions to “High” when Vin reaches the threshold value of the reset IC 105 at timing t2. As a result, the discharge circuit 111 is turned off, the DCDC converter 110 is turned on, and the supply power supply voltages V out1 , V out2 , and V out3 begin to rise. That is, no delay time occurs at the start of the operation of the apparatus. Thereafter, until the input power supply control circuit is switched off at timing t 4 , the same behavior as in FIG. Input supply voltage V in the beginning falls at time t 4, when the reset signal at the timing t 5 is shifted to "Low", the discharge circuit 111 are turned ON DCDC converter 110 is turned OFF, the supply voltage V out1, V The charge of out2 and Vout3 is discharged.

その後、タイミングｔ6において再び入力電源制御回路１０１がＯＮされ、タイミングｔ7において入力電源電圧ＶinがリセットＩＣ１０５の閾値を越えると同時にリセット信号が“Ｌｏｗ”から“Ｈｉｇｈ”に切り換わる。これにより、放電回路１１１がＯＦＦとなってＤＣＤＣコンバータ１１０がＯＮとなるが、供給電源電圧Ｖout1、Ｖout2、Ｖout3は放電回路１１１によって完全に立ち下げられているので、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上げシーケンスがタイミングｔ7から直ちに開始されても、意図した通りに立ち上げシーケンスを実行することが可能となる。図３（ｂ）の例においては、放電時間Ｔの遅延制御を行わずに、ＤＣＤＣコンバータ１１０がＯＦＦとなった状態においてＯＮとなる放電回路１１１の放電機能によって、ＤＣＤＣコンバータ１１０がＯＮとなる前に供給電源電圧Ｖout1、Ｖout2、Ｖout3を立ち下げるため、法で時間Ｔの遅延が必要なく、処理を高速化することが可能となる。 Thereafter, the input power control circuit 101 again at the timing t 6 is turned ON, simultaneously the reset signal when the input supply voltage V in exceeds the threshold of the reset IC105 at timing t 7 is switched to "High" from "Low". As a result, the discharge circuit 111 is turned off and the DCDC converter 110 is turned on. However, since the supply power supply voltages V out1 , V out2 and V out3 are completely lowered by the discharge circuit 111, the supply power supply voltage V out1 , V out2 and V out3 start-up sequence can be executed as intended even if the start-up sequence starts immediately from timing t 7 . In the example of FIG. 3B, the delay control of the discharge time T is not performed, and the DCDC converter 110 is turned on by the discharge function of the discharge circuit 111 that is turned on when the DCDC converter 110 is turned off. Since the supply power supply voltages V out1 , V out2 , and V out3 are lowered, no delay of time T is required by the method, and the processing can be speeded up.

尚、上記の説明においては、図１に示すように放電回路１１１の夫々の回路に安全のための抵抗（電流制限抵抗）を設け、その抵抗を解してＤＣＤＣコンバータ１１０の出力端子を接地する例を説明したが、ＤＣＤＣコンバータ１１０の出力端の放電目的においては、特に抵抗を設ける必要ない。尚、放電回路１１１に設ける抵抗の抵抗値を調整することにより、ＤＣＤＣコンバータ１１０がＯＦＦ状態となり、供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち下がる際の立ち下がり順番をコントロールすることが可能となる。 In the above description, a safety resistor (current limiting resistor) is provided in each circuit of the discharge circuit 111 as shown in FIG. 1, and the output terminal of the DCDC converter 110 is grounded by solving the resistor. Although an example has been described, it is not necessary to provide a resistor for the purpose of discharging the output terminal of the DCDC converter 110. By adjusting the resistance value of the resistor provided in the discharge circuit 111, the DCDC converter 110 is turned off, and the falling order when the supply power supply voltages Vout1 , Vout2 , and Vout3 fall can be controlled. It becomes.

また、上記の説明においては、ＤＣＤＣコンバータ１１０と放電回路１１１とを連動して択一的に制御する例として、リセットＩＣ１０５のリセット信号が直接ＤＣＤＣコンバータ１１０及び放電回路１１１に入力される例を説明したが、リセットＩＣ１０５の出力が直接入力される必要はなく、他の回路を介して入力されても良い。また、ＤＣＤＣコンバータ１１０及び放電回路１１１が、入力電源電Ｖin及びリセットＩＣ１０５の出力信号に基づいて発信される信号によって制御されるようにしても良い。 In the above description, an example in which the reset signal of the reset IC 105 is directly input to the DCDC converter 110 and the discharge circuit 111 is described as an example in which the DCDC converter 110 and the discharge circuit 111 are selectively controlled in conjunction with each other. However, the output of the reset IC 105 does not need to be directly input, and may be input via another circuit. Further, DCDC converter 110 and discharge circuit 111, it may be controlled by signals transmitted on the basis of the output signal of the input supply V in and a reset IC 105.

実施例１においては、リセットＩＣ１０５が出力するリセット信号がＤＣＤＣコンバータ１１０及び放電回路１１１に入力されることにより、両者を連動して択一的に制御する例を説明した。そのために、放電回路１１１には、リセットＩＣ信号が“Ｌｏｗ”の状態においてＯＮとなるトランジスタを用いた。この他の例として、リセット信号の反転信号を放電回路１１１に入力する例も考えられる。本実施例においては、リセット信号の反転信号を用いて放電回路１１１を制御する例を説明する。尚、実施例１と同様の符号を付す構成については実施例１と同一又は相当部を示し、説明を省略する。図４は、本実施例に係る電源制御回路２の全体構成を示す図である。図４に示すように、本実施例に係る電源制御回路２は、実施例１における電源制御回路１の放電回路１０６、１０７及び１０８に替えて放電回路１０６´、１０７´及び１０８´（以降、放電回路１１１´）を有する。また、リセットＩＣ１０５の出力信号であるリセット信号は、反転回路（インバータ）１０９を介してリセット反転信号として放電回路１１１´に入力される。即ち、反転回路１０９は、制御信号であるリセット信号に基づいて放電回路１１１´の動作を制御する放電制御回路として機能する。また、リセット反転信号は、放電制御信号として機能する。   In the first embodiment, the example in which the reset signal output from the reset IC 105 is input to the DCDC converter 110 and the discharge circuit 111 to selectively control both of them is described. Therefore, a transistor that is turned on when the reset IC signal is “Low” is used for the discharge circuit 111. As another example, an example in which an inverted signal of a reset signal is input to the discharge circuit 111 can be considered. In this embodiment, an example in which the discharge circuit 111 is controlled using an inverted signal of the reset signal will be described. In addition, about the structure which attaches | subjects the code | symbol similar to Example 1, the same or equivalent part as Example 1 is shown, and description is abbreviate | omitted. FIG. 4 is a diagram illustrating an overall configuration of the power supply control circuit 2 according to the present embodiment. As shown in FIG. 4, the power supply control circuit 2 according to the present embodiment replaces the discharge circuits 106, 107, and 108 of the power supply control circuit 1 in the first embodiment with discharge circuits 106 ′, 107 ′, and 108 ′ (hereinafter, A discharge circuit 111 ′). A reset signal that is an output signal of the reset IC 105 is input to the discharge circuit 111 ′ as a reset inversion signal via an inversion circuit (inverter) 109. That is, the inverting circuit 109 functions as a discharge control circuit that controls the operation of the discharge circuit 111 ′ based on a reset signal that is a control signal. The reset inversion signal functions as a discharge control signal.

放電回路１１１´は、実施例１において説明した放電回路１１１に含まるトランジスタに替えて、ゲート電極に“Ｈｉｇｈ”が入力され場合にＯＮとなるトランジスタを有する。そのトランジスタのゲート電極に反転回路１０９の出力信号であるリセット反転信号が入力される。その他の構成については、実施例１において説明した放電回路１１１と同様である。反転回路１０９は、トランジスタ１０９ａと抵抗１０９ｂとを有する。トランジスタ１０９ａは、そのベース電極にリセットＩＣ１０５から入力されるリセット信号が入力され、リセット信号に基づいて反転回路１０９が出力する信号を切り換えるスイッチング素子の役割を担う。トランジスタ１０９ａのソース電極は抵抗１０９ｂを介して入力電源制御回路１０１の出力と共通に接続されており、ドレイン電極はシステムグランドに接地されている。反転回路１０９の出力信号であるリセット反転信号は、トランジスタ１０９ａのソース電極と抵抗１０９ｂとの間の電圧によって生成される。   The discharge circuit 111 ′ includes a transistor that is turned on when “High” is input to the gate electrode, instead of the transistor included in the discharge circuit 111 described in the first embodiment. A reset inversion signal which is an output signal of the inversion circuit 109 is input to the gate electrode of the transistor. Other configurations are the same as those of the discharge circuit 111 described in the first embodiment. The inverting circuit 109 includes a transistor 109a and a resistor 109b. The transistor 109a serves as a switching element that receives a reset signal input from the reset IC 105 at its base electrode and switches a signal output from the inverting circuit 109 based on the reset signal. The source electrode of the transistor 109a is connected in common with the output of the input power supply control circuit 101 via the resistor 109b, and the drain electrode is grounded to the system ground. A reset inversion signal that is an output signal of the inversion circuit 109 is generated by a voltage between the source electrode of the transistor 109a and the resistor 109b.

次に、図５を参照して、本実施例に係る電源制御装置２の動作について説明する。図５は、本実施例に係る電源制御装置２の動作として、Ｖin、Ｖout1、Ｖout2、Ｖout3及びリセット信号、リセット反転信号の出力状態並びにＤＣＤＣコンバータ１１０、放電回路１１１のＯＮ／ＯＦＦ状態を示すタイミングチャートである。図５に示すように、Ｖｉｎ、Ｖout1、Ｖout2、Ｖout3及びリセット信号並びにＤＣＤＣコンバータ１１０、放電回路１１１のＯＮ／ＯＦＦ状態については、概ね実施例１と同様に動作するため、説明を省略し、ここではリセット反転信号の状態について説明する。タイミングｔ1において電源制御装置１が動作を開始し、入力電源電圧Ｖinが立ち上がり始めると、入力電源電圧Ｖinは反転回路１０９にも供給され、リセット信号の状態よりトランジスタ１０９ａはオフとなっているため、リセット反転信号は、入力電源電圧Ｖinに従って立ち上がり始める。ここで、放電回路１１１´に含まれる夫々のトランジスタのＯＮ／ＯＦＦが切り換わる動作電圧（閾値電圧）、即ち“Ｈｉｇｈ”／“Ｌｏｗ”を判断する電圧は、リセットＩＣ１０５の閾値よりもはるかに低い。従って、放電回路１１１は、入力電源電圧Ｖinの立ち上がりに伴ってリセット反転信号が立ち上がり始めた直後の瞬間であり、タイミングｔ1と略同時とみなすことができるようなタイミングｔ1´においてＯＮ状態となる。 Next, the operation of the power supply control device 2 according to the present embodiment will be described with reference to FIG. FIG. 5 shows the operation of the power supply control device 2 according to the present embodiment as V in , V out1 , V out2 , V out3 and the reset signal, the output state of the reset inversion signal, and the ON / OFF of the DCDC converter 110 and the discharge circuit 111. It is a timing chart which shows a state. As shown in FIG. 5, Vin, V out1 , V out2 , V out3, the reset signal, and the ON / OFF state of the DCDC converter 110 and the discharge circuit 111 operate in substantially the same manner as in the first embodiment, and thus description thereof is omitted. Here, the state of the reset inversion signal will be described. The power supply controlling apparatus 1 starts to operate at the timing t 1, the input supply voltage V in starts to rise, the input power supply voltage V in is also supplied to the inversion circuit 109, the transistor 109a from the state of the reset signal is turned off because you are, reset inversion signal starts to rise according to the input power supply voltage V in. Here, the operating voltage (threshold voltage) at which each transistor included in the discharge circuit 111 'is switched, that is, the voltage for determining "High" / "Low" is much lower than the threshold of the reset IC 105. . Therefore, the discharge circuit 111, along with the rise of the input supply voltage V in a moment immediately after the reset inversion signal began rising, ON state at the timing t 1 'as can be regarded as a timing t 1 and substantially simultaneously It becomes.

その後、タイミングｔ3においてリセット信号が“Ｈｉｇｈ”となると、トランジスタ１０９ａがＯＮとなり、トランジスタ１０９ａのドレイン電極に接続されたシステムグランドの効果によりリセット反転信号は立ち下がる。ここで、上述した放電回路１１１´の動作電圧の影響により、放電回路１１１はタイミングｔ3から少し遅れたタイミングｔ3´においてＯＦＦに切り換わる。これにより、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上がりタイミングもｔ3´となる。タイミングｔ5において、再びリセット信号が“Ｌｏｗ”となると、リセット反転信号は入力電源電圧Ｖinに伴って立ち上がり始め、タイミングｔ5の直後であって、タイミングｔ5と略同時とみなすことができるようなタイミングｔ5´において放電回路１１１´がＯＮとなる。ここで、タイミングｔ5以降、タイミングｔ6までにおいては、入力電源電圧Ｖinは立ち下がっている途中であるが、上述したとおり放電回路１１１´においてスイッチング素子となるトランジスタの動作電圧は非常に低く、Ｖinがその動作電圧を満たす限り放電回路１１１´はＯＮ状態となる。その後、タイミングｔ8において再びリセット信号が“Ｈｉｇｈ”となると、トランジスタ１０９ａがＯＮとなり、リセット反転信号は立ち下がる。ここでもタイミングｔ3の場合と同様に、放電回路１１１はタイミングｔ8から少し遅れたタイミングｔ8´においてＯＦＦに切り換わる。 After that, when the reset signal becomes “High” at timing t 3 , the transistor 109 a is turned on, and the reset inversion signal falls due to the effect of the system ground connected to the drain electrode of the transistor 109 a. Here, due to the influence of the operating voltage of the discharge circuit 111 'described above, the discharge circuit 111 is switched to OFF at time t 3', which slightly delayed from the timing t 3. As a result, the rising timings of the supply power supply voltages V out1 , V out2 and V out3 are also t 3 ′. At timing t 5, again reset signal becomes "Low", the reset inversion signal starts to rise with the input supply voltage V in, a immediately after the timing t 5, can be regarded as a timing t 5 and substantially simultaneously At such timing t 5 ′, the discharge circuit 111 ′ is turned on. Here, the timing t 5 and later, in the up timing t 6, although the input power supply voltage V in is a middle of falls, the operating voltage of the transistor serving as a switching element in the discharge circuit 111 'as described above is very low , the discharge circuit 111 'as long as the V in to meet the operating voltage becomes ON. After that, when the reset signal becomes “High” again at the timing t 8 , the transistor 109a is turned on and the reset inversion signal falls. As with the timing t 3 Again, the discharge circuit 111 is switched to OFF at time t 8 'a little delayed from the timing t 8.

以上説明したように、本実施例に係る電源制御装置２においては、ＤＣＤＣコンバータと放電回路との連動した択一的な切り換えを実現するにあたり、ＤＣＤＣコンバータの動作を制御する信号（リセット信号）の反転信号に基づいて放電回路を制御することによって実現している。また、この場合において、放電回路のＯＮ／ＯＦＦを切り換えるための制御信号（本実施例におけるリセット反転信号）に対する電圧閾値（本実施例における放電回路１１１に含まれるトランジスタの動作電圧）を、ＤＣＤＣコンバータの動作を制御する信号（本実施例におけるリセット信号）の“Ｈｉｇｈ”／“Ｌｏｗ”を切り換えるための電圧閾値（本実施例におけるリセットＩＣ１０５の電圧閾値）よりもはるかに低く設定することにより、電源制御回路各部への電源供給が停止した場合においても、ＤＣＤＣコンバータの出力端の残留電荷放電動作を実行可能とし、もってＤＣＤＣコンバータがＯＮ状態となる際、その出力端の残留電荷により立ち上げシーケンスに不具合が生じることを防ぐことが可能となる。   As described above, in the power supply control device 2 according to the present embodiment, the signal (reset signal) for controlling the operation of the DCDC converter is realized in realizing alternative switching in conjunction with the DCDC converter and the discharge circuit. This is realized by controlling the discharge circuit based on the inverted signal. Further, in this case, the voltage threshold (the operating voltage of the transistor included in the discharge circuit 111 in the present embodiment) with respect to the control signal (the reset inversion signal in the present embodiment) for switching ON / OFF of the discharge circuit is represented by the DCDC converter. By setting it to be much lower than the voltage threshold (voltage threshold of the reset IC 105 in this embodiment) for switching “High” / “Low” of the signal (the reset signal in this embodiment) for controlling the operation of the power supply Even when the power supply to each part of the control circuit is stopped, the residual charge discharging operation of the output terminal of the DCDC converter can be executed. Therefore, when the DCDC converter is turned on, the residual charge at the output terminal causes the startup sequence. It becomes possible to prevent a malfunction from occurring.

実施例に１においては、リセットＩＣ１０５の機能により、入力電源制御回路１０１の出力、即ち入力電源電圧Ｖinが“Ｈｉｇｈ”と認識された後、ＤＣＤＣコンバータの出力を完全に立ち下げるために放電時間Ｔ待機してからＤＣＤＣコンバータ１１０及び放電回路１１１の動作を切り換える例を説明した。この様な場合、例えば装置の初回起動時等に無駄な放電動作が実行されることとなる。本実施例においては、ＤＣＤＣコンバータの出力端の残留電荷を検出し、その検出結果に基づいて放電動作の実行要否を判断可能な例を説明する。尚、実施例１と同様の符号を付す構成については実施例１と同一又は相当部を示し、説明を省略する。図６は、本実施例に係る電源制御装置３を示す図である。図６に示すように、本実施例に係る電源制御装置３は、実施例１の図１において説明した電源制御装置１のリセットＩＣ１０５に替えてＤＣＤＣ制御回路１１２を有すると共に、更に残留電荷検出回路１１３を有する。また、残留電荷検出回路１１３は、Ｖout1監視回路１１４、Ｖout2監視回路１１５、Ｖout3監視回路１１６、及び論理和回路１１７を有する。 In one Example, by the function of the reset IC 105, the output of the input power supply control circuit 101, i.e., input power after voltage V in is recognized as "High", the discharge time to fall the complete output of the DCDC converter The example in which the operations of the DCDC converter 110 and the discharge circuit 111 are switched after waiting for T has been described. In such a case, for example, a wasteful discharge operation is performed when the apparatus is first started. In this embodiment, an example will be described in which the residual charge at the output end of the DCDC converter is detected, and whether or not the discharge operation is necessary can be determined based on the detection result. In addition, about the structure which attaches | subjects the code | symbol similar to Example 1, the same or equivalent part as Example 1 is shown, and description is abbreviate | omitted. FIG. 6 is a diagram illustrating the power supply control device 3 according to the present embodiment. As shown in FIG. 6, the power supply control device 3 according to the present embodiment has a DCDC control circuit 112 instead of the reset IC 105 of the power supply control device 1 described in FIG. 113. The residual charge detection circuit 113 includes a V out1 monitoring circuit 114, a V out2 monitoring circuit 115, a V out3 monitoring circuit 116, and an OR circuit 117.

Ｖout1監視回路１１４、Ｖout2監視回路１１５、Ｖout3監視回路１１６は、夫々コンパレータ１１４ａ、１１５ａ、１１６ａ及び定電源１１４ｂ、１１５ｂ、１１６ｂを有する。コンパレータ１１４ａ、１１５ａ、１１６ａには、ＤＣＤＣコンバータ１０２、１０３、１０４の出力電圧と定電源１１４ｂ、１１５ｂ、１１６ｂの高電位側とが接続されている。定電源１１４ｂ、１１５ｂ、１１６ｂの低電位側はシステムグランドに接続されている。これにより、コンパレータ１１４ａ、１１５ａ、１１６ａは、夫々ＤＣＤＣコンバータ１０２、１０３、１０４の出力電圧と定電源１１４ｂ、１１５ｂ１１６ｂの電圧とを比較し、ＤＣＤＣコンバータ１０２、１０３、１０４の出力電圧が夫々定電源１１４ｂ、１１５ｂ、１１６ｂの電圧よりも高い場合に“Ｈｉｇｈ”を出力する。即ち、Ｖout1監視回路１１４、Ｖout2監視回路１１５、Ｖout3監視回路１１６は、内部に有する定電源１１４ｂ、１１５ｂ、１１６ｂの電圧を閾値として、供給電源電圧Ｖout1、Ｖout2、Ｖout3がその閾値よりも高い場合に立ち下がっていないと判断し、残留電荷検出信号として“Ｈｉｇｈ”を出力する。 The V out1 monitoring circuit 114, the V out2 monitoring circuit 115, and the V out3 monitoring circuit 116 have comparators 114a, 115a, and 116a and constant power supplies 114b, 115b, and 116b, respectively. The comparators 114a, 115a, 116a are connected to the output voltage of the DCDC converters 102, 103, 104 and the high potential side of the constant power supplies 114b, 115b, 116b. The low potential sides of the constant power supplies 114b, 115b, and 116b are connected to the system ground. Thus, the comparators 114a, 115a, and 116a compare the output voltages of the DCDC converters 102, 103, and 104 with the voltages of the constant power sources 114b and 115b 116b, respectively, and the output voltages of the DCDC converters 102, 103, and 104 are respectively constant power sources 114b. , 115b, 116b, and “High” is output. That is, the V out1 monitoring circuit 114, the V out2 monitoring circuit 115, and the V out3 monitoring circuit 116 use the voltages of the constant power supplies 114b, 115b, and 116b included therein as threshold values , and supply power supply voltages V out1 , V out2 , and V out3 are If it is higher than the threshold value, it is determined that the signal has not fallen, and “High” is output as the residual charge detection signal.

ここで、定電源１１４ｂ、１１５ｂ、１１６ｂの電圧は、夫々供給電源電圧Ｖout1、Ｖout2、Ｖout3に応じて決定されるが、立ち下がっていることを判断するための電圧であり、夫々が監視する供給電源電圧よりもはるかに低い値に設定されることが好ましい。定電源１１４ｂ、１１５ｂ、１１６ｂの電圧値の一例としては、例えば供給電源電圧Ｖout1、Ｖout2、Ｖout3の半分以下であり、更に好ましくは２５％以下であり、更に好ましくは１０％以下である。その他、定電源１１４ｂ、１１５ｂ、１１６ｂの電圧値としては、供給電源電圧Ｖout1、Ｖout2、Ｖout3の残留電荷として、ＤＣＤＣコンバータ１１０の出力立ち上げ動作に影響を及ぼさない電圧とすることが好ましく、その限りにおいては、供給電源電圧Ｖout1、Ｖout2、Ｖout3に基づいて決定される必要はなく、一律の電圧値として設定されても良い。 Here, the voltages of the constant power supplies 114b, 115b, and 116b are determined in accordance with the supply power supply voltages V out1 , V out2 , and V out3 , respectively, but are voltages for determining that they have fallen. It is preferably set to a value much lower than the supply voltage to be monitored. An example of the voltage values of the constant power supplies 114b, 115b, and 116b is, for example, less than half of the supply power supply voltages Vout1 , Vout2 , and Vout3 , more preferably 25% or less, and even more preferably 10% or less. . In addition, the voltage values of the constant power supplies 114b, 115b, and 116b are preferably set to voltages that do not affect the output start-up operation of the DCDC converter 110 as residual charges of the supply power supply voltages Vout1 , Vout2 , and Vout3. In that case, it is not necessary to determine based on the supply power supply voltages V out1 , V out2 , V out3 , and they may be set as a uniform voltage value.

残留電荷検出信号は、論理和回路１１７に入力され、論理和回路１１７がその論理和を出力する。即ち、論理和回路１１７は、Ｖout1監視回路１１４、Ｖout2監視回路１１５、Ｖout3監視回路１１６のうち１つでも残留電荷検出信号として“Ｈｉｇｈ”を出力していれば、自身も残留電荷検出信号として“Ｈｉｇｈ”を出力する。換言すると、論理和回路１１７は、供給電源電圧Ｖout1、Ｖout2、Ｖout3のうち１つでも立ち下がっていないものがある場合に、残留電荷検出信号として“Ｈｉｇｈ”を出力する。結果的に、残留電荷検出回路１１３は、ＤＣＤＣコンバータ１１０の夫々の出力電圧を監視し、１つでも立ち下がっていない出力がある場合に、残留電荷検出信号を出力する。 The residual charge detection signal is input to the logical sum circuit 117, and the logical sum circuit 117 outputs the logical sum. That is, the logical sum circuit 117 itself detects the residual charge as long as any one of the V out1 monitoring circuit 114, the V out2 monitoring circuit 115, and the V out3 monitoring circuit 116 outputs “High” as the residual charge detection signal. “High” is output as a signal. In other words, the OR circuit 117 outputs “High” as the residual charge detection signal when any one of the supply power supply voltages V out1 , V out2 , and V out3 does not fall. As a result, the residual charge detection circuit 113 monitors each output voltage of the DCDC converter 110 and outputs a residual charge detection signal when there is any output that has not fallen.

ＤＣＤＣ制御回路１１２は、入力電源制御回路１０１の出力である入力電源電圧Ｖinと残留電荷検出回路１１３が出力する残留電荷検出信号とに基づいて、ＤＣＤＣコンバータ１１０及び放電回路１１１を制御するＤＣＤＣ制御信号を生成する回路である。ＤＣＤＣ制御回路１１２は、実施例１において説明したリセットＩＣ１０５に対応する役割を担う。即ち、ＤＣＤＣ制御回路１１２は、入力電源電圧Ｖin及び残留電荷検出信号に基づいてＤＣＤＣコンバータ１１０のＯＮ／ＯＦＦ及び放電回路１１１のＯＮ／ＯＦＦを切り換えるＤＣＤＣ制御信号を出力する。更に詳細に説明すると、ＤＣＤＣ制御回路１１２は、入力電源制御回路１０１から入力される入力電源電圧Ｖinが所定の閾値よりも高い場合に“Ｈｉｇｈ”を、低い場合に“Ｌｏｗ”をリセット信号として出力する。また、ＤＣＤＣ制御回路１１２は、ＤＣＤＣコンバータ１１０をＯＦＦからＯＮに切り換えるようにリセット信号出力を変化させる場合、残留電荷検出回路１１３の出力である放電実行信号を参照し、放電実行信号が“Ｈｉｇｈ”である場合には信号を切り換えず、放電実行信号が“Ｌｏｗ”になるまで待ってから出力を切り換える。換言すると、ＤＣＤＣ制御回路１１２は、ＤＣＤＣコンバータ１１０をＯＮ／からＯＦＦに切り換えるように入力電源電圧Ｖinが変化した場合に、残留電荷検出信号を参照してその可否を判断する。 DCDC control circuit 112, based on the residual charge detection signal input supply voltage V in a residual charge detection circuit 113 is the output of the input power control circuit 101 outputs, DCDC control for controlling the DCDC converter 110 and discharge circuit 111 A circuit for generating a signal. The DCDC control circuit 112 plays a role corresponding to the reset IC 105 described in the first embodiment. That, DCDC control circuit 112 outputs a DCDC control signal for switching ON / OFF of the ON / OFF and the discharge circuit 111 of the DCDC converter 110 based on the input power supply voltage V in and the residual charge detection signal. In more detail, DCDC control circuit 112, a "High" when the input supply voltage V in supplied from the input power supply control circuit 101 is higher than a predetermined threshold value, as a reset signal to "Low" when low Output. When the DCDC control circuit 112 changes the reset signal output so that the DCDC converter 110 is switched from OFF to ON, the DCDC control circuit 112 refers to the discharge execution signal that is the output of the residual charge detection circuit 113 and the discharge execution signal is “High”. In this case, the signal is not switched, and the output is switched after waiting until the discharge execution signal becomes “Low”. In other words, DCDC control circuit 112 when the input power supply voltage V in to switch OFF the DCDC converter 110 from ON / is changed, it is determined that whether referring to residual charge detection signal.

次に、図７を参照して、本実施例に係る電源制御装置３の動作について説明する。タイミングｔ1において電源制御装置１が動作を開始すると、入力電源制御回路１０１は外部電源から入力されている電源の出力を開始する。タイミングｔ1において供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷は完全に放電された状態であるため、それぞれの残留電荷検出信号は“Ｌｏｗ”であり、論理和回路１１７の出力も“Ｌｏｗ”である。従って、タイミングｔ2において入力電源電圧ＶinがＤＣＤＣ制御回路１１２の閾値電圧を超えると、ＤＣＤＣ制御回路１１２は、直ちにＤＣＤＣ制御信号を“Ｈｉｇｈ”に切り換える。これにより、ＤＣＤＣコンバータ１１０がＯＮ、放電回路１１１がＯＦＦとなる。ＤＣＤＣコンバータ１１０がＯＮとなることにより、供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち上がり始めると、残留電荷検出回路１１３はそれらの電圧を検知し、タイミングｔ2の直後であるタイミングｔ2´において、残留電荷検出信号が“Ｈｉｇｈ”に切り換わる。尚、タイミングｔ2とタイミングｔ2´との間隔については、残留電荷検出回路１１３に含まれる定電源１１４ｂ、１１５ｂ、１１６ｂの電圧値及び供給電源電圧Ｖout1、Ｖout2、Ｖout3によって調整可能である。 Next, the operation of the power supply control device 3 according to this embodiment will be described with reference to FIG. When the power supply control device 1 starts operation at timing t 1 , the input power supply control circuit 101 starts output of the power input from the external power supply. Since the charges of the power supply voltages V out1 , V out2 , and V out3 are completely discharged at timing t 1 , each residual charge detection signal is “Low”, and the output of the OR circuit 117 is also “Low”. ". Therefore, when the input supply voltage V in at the timing t 2 exceeds the threshold voltage of the DCDC control circuit 112, DCDC control circuit 112 immediately switches to the DCDC control signal "High". As a result, the DCDC converter 110 is turned on and the discharge circuit 111 is turned off. When the supply power supply voltages V out1 , V out2 , and V out3 start to rise due to the DCDC converter 110 being turned on, the residual charge detection circuit 113 detects those voltages and detects the timing t 2 ′ immediately after the timing t 2 . , The residual charge detection signal is switched to “High”. The interval between the timing t 2 and the timing t 2 ′ can be adjusted by the voltage values of the constant power supplies 114 b, 115 b, 116 b included in the residual charge detection circuit 113 and the supply power supply voltages V out1 , V out2 , V out3 . is there.

タイミングｔ4において、入力電源制御回路がＯＦＦに切り換えられると、Ｖinが立ち下がりはじめる。そして、Ｖinの値がＤＣＤＣ制御回路１１２の閾値未満となったタイミングｔ5においてＤＣＤＣ制御信号出力が“Ｈｉｇｈ”から“Ｌｏｗ”に切り換わり、ＤＣＤＣコンバータ１１０がＯＦＦとなって放電回路１１１がＯＮとなる。これにより、ＤＣＤＣコンバータ１１０の出力端は、システムグランドに接続され、供給電源電圧Ｖout1、Ｖout2、Ｖout3の電荷が放電される。その後、タイミングｔ5から非常に短い間隔の後であるタイミングｔ6において入力電源制御回路がＯＮに切り換えられると、入力電源電圧Ｖinが立ち上がり始める。タイミングｔ7において入力電源電圧Ｖinの値がＤＣＤＣ制御回路１１２の閾値を超えるるが、図７の例におけるタイミングｔ7においては、供給電源電圧Ｖout1、Ｖout2、Ｖout3が完全に立ち下がっておらず、残留電荷検出回路１１３は残留電荷検出信号として“Ｈｉｇｈ”を出力している。従って、ＤＣＤＣ制御回路１１２は、タイミングｔ7においてＤＣＤＣ制御信号を“Ｈｉｇｈ”に切り換えず、“Ｌｏｗ”のまま待機する。 At timing t 4, the input power control circuit is switched to OFF, begins falling is V in. Then, switches to "Low" from the DCDC control signal output is "High" at the timing t 5 the value of V in is less than the threshold value of the DCDC control circuit 112, discharge circuit 111 DCDC converter 110 is turned OFF and ON It becomes. As a result, the output terminal of the DCDC converter 110 is connected to the system ground, and the charges of the supply power supply voltages V out1 , V out2 , and V out3 are discharged. Thereafter, the input power control circuit is switched to ON at the timing t 6 is after a very short interval from the timing t 5, the input power supply voltage V in is starts to rise. The value of the input power supply voltage V in at the timing t 7 there is Koeruru the threshold of the DCDC control circuit 112 at the timing t 7 in the example of FIG. 7, the supply voltage V out1, V out2, V out3 is fallen completely The residual charge detection circuit 113 outputs “High” as the residual charge detection signal. Therefore, the DCDC control circuit 112 does not switch the DCDC control signal to “High” at the timing t 7 , and waits at “Low”.

タイミングｔ8において供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち下がり、残留電荷検出信号が“Ｌｏｗ”となった時点で、ＤＣＤＣ制御回路１１２はＤＣＤＣ制御信号を“Ｈｉｇｈ”に切り換える。これにより、ＤＣＤＣコンバータ１１０がＯＮとなって供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち上がり始める。また、供給電源電圧Ｖout1、Ｖout2、Ｖout3が立ち上がり始めることにより、タイミングｔ2、ｔ2´の場合と同様、タイミングｔ8´において放電実行信号が再度“Ｈｉｇｈ”に切り換わる。このように、入力電源電圧Ｖinの値がＤＣＤＣ制御回路１１２の閾値を超えた場合に、即座にＤＣＤＣコンバータ１１０の動作を切り換えるのではなく、残留電荷検出回路１１３によってＤＣＤＣコンバータ１１０の出力を確認した上で切り換えることにより、出力端に電荷が残留した状態でＤＣＤＣコンバータ１１０の立ち上げ動作が実行されてしまうことを防ぎ、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上がり順番が意図しない順番となってしまうことを防ぐことができる。 At timing t 8 , when the supply power supply voltages V out1 , V out2 , and V out3 fall and the residual charge detection signal becomes “Low”, the DCDC control circuit 112 switches the DCDC control signal to “High”. As a result, the DCDC converter 110 is turned ON and the supply power supply voltages V out1 , V out2 , and V out3 start to rise. Further, as the supply power supply voltages V out1 , V out2 , and V out3 start to rise, the discharge execution signal switches to “High” again at the timing t 8 ′, as in the timings t 2 and t 2 ′. Thus, when the value of the input supply voltage V in exceeds the threshold value of the DCDC control circuit 112 immediately rather than switching the operation of the DCDC converter 110, check the output of the DCDC converter 110 by residual charge detection circuit 113 In this case, the switching operation prevents the DCDC converter 110 from starting up with the electric charge remaining at the output terminal, and the rising order of the supply power supply voltages V out1 , V out2 , V out3 is not intended. Can be prevented.

また、本実施例においては、実施例１のように、予め定められた放電時間Ｔだけ待機する場合に比べて、初回電源起動時や放電動作が必要ない場合等に、不要な放電動作が実行されてしまうことを回避することが可能であり、起動時間を短縮することが可能となる。本実施例においては、実施例１に示す放電時間Ｔの動作例のように、処理を時間に基づいて行うのではなく、信号出力に基づいて実行するため、より安定した動作を実現することが可能である。   Also, in this embodiment, an unnecessary discharge operation is performed when the power is first turned on or when a discharge operation is not required, as compared to the case of waiting for a predetermined discharge time T as in the first embodiment. It is possible to avoid this, and the activation time can be shortened. In this embodiment, unlike the operation example of the discharge time T shown in the first embodiment, the process is not performed based on the time but based on the signal output, so that a more stable operation can be realized. Is possible.

尚、上記の説明においては、ＤＣＤＣ制御信号を“Ｌｏｗ”から“Ｈｉｇｈ”に切り換える際に、放電実行信号を参照する例を説明したが、この他、実施例１のリセットＩＣの機能と組み合わせることにより、放電時間Ｔを設けるか否かの判断を放電実行信号に基づいて行っても良い。更には、放電実行信号を参照することにより、放電時間Ｔの長さを調整するようにしても良い。また、上記の説明においては、ＤＣＤＣコンバータ１１０の出力端全てに残留電荷検出回路１１３を接続する例を説明したが、例えば、ＤＣＤＣコンバータ１１０に含まれる複数の出力端子のうち１つ若しくは１部の端子にのみ残留電荷検出回路１１３を接続するようにしても良い。この場合において、残留電荷検出回路１１３を接続する端子は、ＤＣＤＣコンバータ１１０の出力端子のうち最も立ち下がりの遅い端子や、最も高い電圧を生成する端子等にすることが好ましい。これにより、ＤＣＤＣコンバータ１１０のすべての端子に残留電荷検出回路１１３を接続することなく、擬似的にすべての端子の電圧が立ち下がったことを確認することが可能となると共に、装置規模を低減することが可能となる。   In the above description, the example in which the discharge execution signal is referred to when the DCDC control signal is switched from “Low” to “High” has been described, but in addition to this, it is combined with the function of the reset IC of the first embodiment. Thus, the determination as to whether or not to provide the discharge time T may be made based on the discharge execution signal. Furthermore, the length of the discharge time T may be adjusted by referring to the discharge execution signal. In the above description, the example in which the residual charge detection circuit 113 is connected to all the output terminals of the DCDC converter 110 has been described. However, for example, one or one of a plurality of output terminals included in the DCDC converter 110 is connected. You may make it connect the residual charge detection circuit 113 only to a terminal. In this case, it is preferable that the terminal to which the residual charge detection circuit 113 is connected be the terminal with the slowest falling edge among the output terminals of the DCDC converter 110, the terminal that generates the highest voltage, or the like. As a result, it is possible to confirm that the voltages of all the terminals have fallen in a pseudo manner without connecting the residual charge detection circuit 113 to all the terminals of the DCDC converter 110, and reduce the scale of the apparatus. It becomes possible.

また、上記の説明においては、実施例１の電源制御回路１をベースとして説明し、放電回路１１１をも接続する例を説明したが、実施例１の場合と同様に、放電回路１１１を設けず、ＤＣＤＣコンバータ１１０の内部負荷若しくは接続される回路の負荷による放電のみでも実現可能である。そのような場合であっても、残留電荷検出回路１１３及びＤＣＤＣ制御回路１１２の働きによりＤＣＤＣコンバータ１１０の出力が完全に立ち下がってからＤＣＤＣコンバータ１１０がＯＮとなるため、供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち上がり順番が意図しない順番となってしまうことを防ぐことができる。また、放電回路１１１を設けない分、回路規模を低減することが可能となる。 In the above description, the power supply control circuit 1 according to the first embodiment has been described as a base, and an example in which the discharge circuit 111 is also connected has been described. However, as in the first embodiment, the discharge circuit 111 is not provided. It is also possible to realize the discharge only by the internal load of the DCDC converter 110 or the load of a circuit to be connected. Even in such a case, since the DCDC converter 110 is turned on after the output of the DCDC converter 110 completely falls due to the functions of the residual charge detection circuit 113 and the DCDC control circuit 112, the supply power supply voltages V out1 , V It is possible to prevent the rising order of out2 and Vout3 from becoming an unintended order. In addition, since the discharge circuit 111 is not provided, the circuit scale can be reduced.

［その他の実施例］
図８、図９を用いて、本発明に係るその他の実施例について説明する。図８は、実施例３の変形例としての電源制御回路４を示す図である。図８に示す例は、ＤＣＤＣコンバータ１１０の出力端子のうち、実際に装置各部に供給される供給電源電圧Ｖout1、Ｖout2、Ｖout3の出力端子ではなく、参照用電圧Ｖrefを生成する参照用端子に残留電荷検出回路１１８を接続する例を示す。これにより、ＤＣＤＣコンバータ１１０の出力が立ち下がったか否かを間接的に確認することが可能となる。尚、図８に示す例においては、参照用電圧Ｖrefの立ち下がり供給電源電圧Ｖout1、Ｖout2、Ｖout3の立ち下りよりも遅くなるように、出力端子に接続される抵抗ＲＬの値を調整することにより、ＤＣＤＣコンバータ１１０の出力端子において実際に供給電源を出力する端子に残留電荷検出回路を接続することなく、擬似的にすべての端子の電圧が立ち下がったことを確認することが可能となる。結果的に、実際に使用される電源に対して、残留電荷検出回路の特性が影響することを防ぐことができる。また、実際に装置に供給される電源の電圧は、装置の動作状態に応じてその立ち下がり、立ち上がりスピードが変化する場合があるのに対し、参照用の出力端子であれば抵抗ＲＬにより定常的な負荷が加えられるため、そのような影響を排除することが可能となる。 [Other Examples]
Another embodiment according to the present invention will be described with reference to FIGS. FIG. 8 is a diagram illustrating a power supply control circuit 4 as a modification of the third embodiment. The example shown in FIG. 8 is a reference that generates the reference voltage V ref instead of the output terminals of the supply power supply voltages V out1 , V out2 , and V out3 that are actually supplied to each unit of the DCDC converter 110. An example in which a residual charge detection circuit 118 is connected to a terminal for use is shown. Thereby, it becomes possible to indirectly confirm whether or not the output of the DCDC converter 110 has fallen. In the example shown in FIG. 8, the value of the resistor RL connected to the output terminal is set so as to be slower than the falling of the falling supply power supply voltages V out1 , V out2 , V out3 of the reference voltage V ref. By adjusting, it is possible to confirm that the voltages of all terminals have fallen in a pseudo manner without connecting the residual charge detection circuit to the terminal that actually outputs the supply power at the output terminal of the DCDC converter 110. It becomes. As a result, it is possible to prevent the characteristics of the residual charge detection circuit from affecting the power supply actually used. Further, the voltage of the power supply actually supplied to the device may fall or rise depending on the operating state of the device, whereas the output voltage for reference may be steady by the resistor RL. Since such a load is applied, such an influence can be eliminated.

図９は、実施例３の変形例としての電源制御回路５を示す図である。図９に示す例は、ＤＣＤＣコンバータ１１０の出力端子に残留電荷検出回路を接続し、その出力信号である放電実行信号をＤＣＤＣ制御回路１１２に入力してＤＣＤＣコンバータ１１０の動作制御に加味する点において実施例３と同様であるが、残留電荷検出回路の構成が異なる。図９の例における残留電荷検出回路１１９は、ダイオード１２０、１２１、１２２、出力蓄積容量１２３、抵抗１２４、定電源１２５及びコンパレータ１２６を有する。ＤＣＤＣコンバータ１１０の出力である供給電源電圧Ｖout1、Ｖout2、Ｖout3の出力端子は、夫々ダイオード１２０、１２１、１２２を介して共通に接続され、参照用電圧Ｖrefを生成する。参照用電圧Ｖrefは、出力蓄積容量１２３の一端に接続されている。出力蓄積容量１２３の他端はシステムグランドに接続されており、出力蓄積容量１２３と抵抗１２４とは並列に接続されている。 FIG. 9 is a diagram illustrating a power supply control circuit 5 as a modification of the third embodiment. In the example shown in FIG. 9, a residual charge detection circuit is connected to the output terminal of the DCDC converter 110, and a discharge execution signal, which is an output signal, is input to the DCDC control circuit 112 and is added to the operation control of the DCDC converter 110. Although it is the same as that of Example 3, the structure of a residual charge detection circuit differs. The residual charge detection circuit 119 in the example of FIG. 9 includes diodes 120, 121, 122, an output storage capacitor 123, a resistor 124, a constant power source 125, and a comparator 126. The output terminals of the supply power supply voltages V out1 , V out2 , and V out3 that are the outputs of the DCDC converter 110 are connected in common via the diodes 120, 121, and 122, respectively, and generate the reference voltage V ref . The reference voltage V ref is connected to one end of the output storage capacitor 123. The other end of the output storage capacitor 123 is connected to the system ground, and the output storage capacitor 123 and the resistor 124 are connected in parallel.

コンパレータ１２６には、参照用電圧Ｖrefと定電源１２５の高電位端とが接続されている。定電源１２６の低電位側はシステムグランドに接続されている。これにより、コンパレータ１２６は、参照用電圧Ｖrefの電圧と定電源１２５とを比較し、参照用電圧Ｖrefの電圧が定電源１２５よりも高い場合に“Ｈｉｇｈ”を出力する。図９に示す回路の動作としては、ＤＣＤＣコンバータ１１０がＯＮの状態においては、夫々の出力から参照用電圧Ｖrefが生成され、その電荷が出力蓄積容量１２３に蓄積される。コンパレータ１２６は、参照用電圧Ｖrefと定電源１２５とを比較し、参照用電圧Ｖref、即ち出力蓄積容量１２３に加わる電圧が低電源１２５よりも高くなった時点で“Ｈｉｇｈ”を出力する。尚、実施例３における低電源１１４ｂ、１１５ｂ、１１６ｂの場合と同様、低電源１２５は低く設定されることが好ましい。出力蓄積容量１２３に電荷が蓄積された状態において、ＤＣＤＣコンバータ１１０がＯＦＦとなると、出力蓄積容量１２３に蓄えられた電荷は、抵抗１２５を介して放電される。これにより、参照用電圧Ｖrefは立ち下がり始め、参照用電圧Ｖrefが定電源１２５の電圧よりも低くなった時点で、コンパレータ１２６の出力が“Ｌｏｗ”に切り換わる。 The comparator 126 is connected to the reference voltage V ref and the high potential end of the constant power source 125. The low potential side of the constant power supply 126 is connected to the system ground. Thereby, the comparator 126 compares the voltage of the reference voltage V ref with the constant power supply 125, and outputs “High” when the voltage of the reference voltage V ref is higher than the constant power supply 125. As the operation of the circuit shown in FIG. 9, when the DCDC converter 110 is ON, the reference voltage V ref is generated from each output, and the charge is stored in the output storage capacitor 123. The comparator 126 compares the reference voltage V ref with the constant power supply 125 and outputs “High” when the reference voltage V ref , that is, the voltage applied to the output storage capacitor 123 becomes higher than the low power supply 125. As in the case of the low power sources 114b, 115b, and 116b in the third embodiment, it is preferable that the low power source 125 is set low. When the DCDC converter 110 is turned off in a state where charges are stored in the output storage capacitor 123, the charges stored in the output storage capacitor 123 are discharged through the resistor 125. As a result, the reference voltage V ref starts to fall, and when the reference voltage V ref becomes lower than the voltage of the constant power source 125, the output of the comparator 126 switches to “Low”.

図９に示す例においては、ＤＣＤＣコンバータ１１０の出力を残留電荷検出回路１１３に入力する際に、ダイオード１２０、１２１、１２２を介することにより、電流の回り込み等による不具合を解消している。特に、ＤＣＤＣコンバータ１１０の出力のうち、いずれか１つの出力がＯＦＦしたような場合に効果がある。図９に示す例においては、残留電荷検出回路１１９における参照用電圧Ｖrefの立ち下がりと、ＤＣＤＣコンバータ１１０における夫々の出力端の電圧立ち下がりとは分離され、独立した動作として実行される。従って、ＤＣＤＣコンバータ１１０が生成する供給電源電圧Ｖout1、Ｖout2、Ｖout3に対して残留電荷検出回路１１９が影響し、実際の装置動作における不具合を防ぐことが可能となる。本実施例においては、出力蓄積容量１２３と並列に接続される抵抗１２５の値を調整することにより、出力蓄積容量１２３に蓄積された電荷の放電がＤＣＤＣコンバータ１１０の出力端の電圧立ち下がりよりも先に完了してしまうことを防ぐことが可能となる。 In the example shown in FIG. 9, when the output of the DCDC converter 110 is input to the residual charge detection circuit 113, problems due to current wraparound are eliminated by passing through the diodes 120, 121, and 122. In particular, this is effective when any one of the outputs of the DCDC converter 110 is turned off. In the example shown in FIG. 9, the fall of the reference voltage V ref in the residual charge detection circuit 119 and the voltage fall of each output terminal in the DCDC converter 110 are separated and executed as independent operations. Therefore, the residual charge detection circuit 119 affects the supply power supply voltages V out1 , V out2 , and V out3 generated by the DCDC converter 110, and it is possible to prevent problems in actual device operation. In this embodiment, by adjusting the value of the resistor 125 connected in parallel with the output storage capacitor 123, the discharge of the charge stored in the output storage capacitor 123 is less than the voltage fall at the output terminal of the DCDC converter 110. It becomes possible to prevent completion first.

本発明の実施例に係る電源制御回路を示す図である。It is a figure which shows the power supply control circuit which concerns on the Example of this invention. 本発明の実施例に係る電源制御回路の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the power supply control circuit based on the Example of this invention. 本発明の実施例に係る電源制御回路の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the power supply control circuit based on the Example of this invention. 本発明の他の実施例に係る電源制御回路を示す図である。It is a figure which shows the power supply control circuit which concerns on the other Example of this invention. 本発明の他の実施例に係る電源制御回路の動作を示す図である。It is a figure which shows operation | movement of the power supply control circuit which concerns on the other Example of this invention. 本発明の他の実施例に係る電源制御回路を示す図である。It is a figure which shows the power supply control circuit which concerns on the other Example of this invention. 本発明の他の実施例に係る電源制御回路の動作を示す図である。It is a figure which shows operation | movement of the power supply control circuit which concerns on the other Example of this invention. 本発明の他の実施例に係る電源制御回路を示す図である。It is a figure which shows the power supply control circuit which concerns on the other Example of this invention. 本発明の他の実施例に係る電源制御回路を示す図である。It is a figure which shows the power supply control circuit which concerns on the other Example of this invention. 従来例に係る電源制御回路の動作を示す図である。It is a figure which shows operation | movement of the power supply control circuit which concerns on a prior art example.

符号の説明Explanation of symbols

１、２、３、４ 電源制御回路
１０１ 入力電源制御回路
１０２ 第１ＤＣＤＣコンバータ
１０２ａ ＯＮ端子
１０３ 第２ＤＣＤＣコンバータ
１０３ａ ＯＮ端子
１０４ 第３ＤＣＤＣコンバータ
１０４ａ ＯＮ端子
１０５ リセットＩＣ
１０６、１０６´ 第１放電回路
１０７、１０７´ 第２放電回路
１０８、１０８´ 第３放電回路
１０９ 反転回路
１０９ａ トランジスタ
１０９ｂ 抵抗
１１０ ＤＣＤＣコンバータ
１１１、１１１´ 放電回路
１１２ ＤＣＤＣ制御回路
１１３ 残留電荷検出回路
１１４ Ｖout1監視回路
１１４ａ コンパレータ
１１４ｂ 定電源
１１５ Ｖout2監視回路
１１５ａ コンパレータ
１１５ａ 定電源
１１６ Ｖout3監視回路
１１６ａ コンパレータ
１１６ａ 定電源
１１７ 論理和回路
１１８ 残留電荷検出回路
１１９ 残留電荷検出回路
１２０、１２１、１２２ ダイオード
１２３ 出力蓄積容量
１２４ 抵抗
１２５ 定電源
１２６ コンパレータ 1, 2, 3, 4 Power supply control circuit 101 Input power supply control circuit 102 First DCDC converter 102a ON terminal 103 Second DCDC converter 103a ON terminal 104 Third DCDC converter 104a ON terminal 105 Reset IC
106, 106 ′ First discharge circuit 107, 107 ′ Second discharge circuit 108, 108 ′ Third discharge circuit 109 Inversion circuit 109a Transistor 109b Resistor 110 DCDC converter 111, 111 ′ Discharge circuit 112 DCDC control circuit 113 Residual charge detection circuit 114 V out1 monitoring circuit 114a comparator 114b constant power supply 115 V out2 monitoring circuit 115a comparator 115a constant power supply 116 V out3 monitoring circuit 116a comparator 116a constant power supply 117 OR circuit 118 residual charge detection circuit 119 residual charge detection circuit 120, 121, 122 diode 123 Output storage capacity 124 Resistance 125 Constant power supply 126 Comparator

Claims (15)

外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、
前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、
前記供給電源の電荷を放電する放電回路と、
前記供給電源生成回路及び前記放電回路の動作を制御する供給電源出力制御回路とを有し、
前記供給電源出力制御回路は、前記供給電源生成回路と前記放電回路とのいずれか一方のみを動作させるように制御することを特徴とする、電源制御装置。 A power control device that generates a plurality of power supplies having different voltages based on an input power input from the outside,
A supply power generation circuit that generates and outputs the supply power based on the input power;
A discharge circuit for discharging the charge of the power supply;
A power supply output control circuit for controlling the operation of the power supply generation circuit and the discharge circuit;
The power supply control apparatus, wherein the power supply output control circuit performs control so that only one of the power supply generation circuit and the discharge circuit is operated. 前記供給電源出力制御回路が出力する制御信号に基づいて前記放電回路の動作を制御する放電制御信号を生成する放電制御回路を更に有し、
前記供給電源出力制御回路は、前記入力電源の電圧値と予め定められた第１の電圧値との比較結果に基づいて前記制御信号を出力し、
前記放電回路は、前記放電制御信号の電圧値と予め定められた第２の電圧値との比較結果に基づいて動作し、
前記第２の電圧値は前記第１の電圧値よりも低いことを特徴とする、請求項１に記載の電源制御装置。 A discharge control circuit for generating a discharge control signal for controlling the operation of the discharge circuit based on a control signal output by the power supply output control circuit;
The supply power output control circuit outputs the control signal based on a comparison result between a voltage value of the input power supply and a predetermined first voltage value,
The discharge circuit operates based on a comparison result between a voltage value of the discharge control signal and a predetermined second voltage value,
The power supply control device according to claim 1, wherein the second voltage value is lower than the first voltage value. 前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、所定時間待機してから前記供給電源生成回路に前記供給電源の出力を開始させることを特徴とする、請求項１または２に記載の電源制御装置。   When the power supply output control circuit receives a signal instructing the power supply generation circuit to start outputting the power supply, the power supply output control circuit waits for a predetermined time and then outputs the power supply to the power supply generation circuit. The power supply control device according to claim 1, wherein the power supply control device is started. 定電圧電源を出力する定電源と、
前記定電源の出力と前記供給電源出力とに基づいて残留電荷検出信号を生成する比較回路とを更に有し、
前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、前記残留電荷検出信号を参照して前記供給電源の出力開始の可否を判断することを特徴とする、請求項１乃至３いずれか１項に記載の電源制御装置。 A constant power supply that outputs a constant voltage power supply;
A comparison circuit for generating a residual charge detection signal based on the output of the constant power supply and the supply power supply output;
When the supply power output control circuit receives a signal instructing the supply power generation circuit to start output of the supply power, whether or not to start output of the supply power with reference to the residual charge detection signal The power supply control device according to any one of claims 1 to 3, wherein the power supply control device is determined. 前記供給電源生成回路は、前記比較回路に入力するための供給電源を出力する参照用出力を有することを特徴とする、請求項４に記載の電源制御装置。   The power supply control device according to claim 4, wherein the power supply generation circuit has a reference output that outputs a power supply to be input to the comparison circuit. 前記参照用出力の電荷を放電する参照用放電回路を更に有し、
前記参照用放電回路は、前記放電回路が前記参照用出力以外の前記供給電源の電荷の放電を完了した以後に前記参照用出力の電荷の放電を完了することを特徴とする、請求項５に記載の電源制御装置。 A reference discharge circuit for discharging the charge of the reference output;
6. The reference discharge circuit according to claim 5, wherein the discharge of the reference output is completed after the discharge circuit has completed discharging the charge of the power supply other than the reference output. The power supply control device described. 前記供給電源出力を蓄積する蓄電回路を更に有し、
前記比較回路は、前記供給電源生成回路が前記供給電源の出力を停止した後、前記蓄電回路に蓄積された電圧と前記定電圧電源出力とに基づいて残留電荷検出信号を生成することを特徴とする、請求項４または５に記載の電源制御装置。 A storage circuit for storing the power supply output;
The comparison circuit generates a residual charge detection signal based on the voltage accumulated in the power storage circuit and the constant voltage power supply output after the supply power generation circuit stops the output of the supply power supply. The power supply control device according to claim 4 or 5. 前記蓄電回路は整流回路を介して前記供給電源生成回路に接続されることを特徴とする、請求項６に記載の電源制御装置。   The power storage control device according to claim 6, wherein the power storage circuit is connected to the supply power generation circuit via a rectifier circuit. 前記蓄電回路に蓄積された電荷を放電する蓄積電圧放電回路を更に有し、
前記蓄積電圧放電回路は、前記放電回路が前記供給電源の電荷の放電を完了した以後に前記蓄電回路に蓄積された電荷の放電を完了することを特徴とする、請求項７または８に記載の電源制御装置。 A storage voltage discharge circuit for discharging the charge stored in the storage circuit;
9. The storage voltage discharge circuit according to claim 7, wherein the storage voltage discharge circuit completes discharge of charge accumulated in the power storage circuit after the discharge circuit completes discharge of charge of the power supply. Power control device. 前記放電回路は、電流制限抵抗を介して前記供給電源生成回路の出力を接地することを特徴とする、請求項１乃至９いずれか１項に記載の電源制御装置。   The power supply control device according to claim 1, wherein the discharge circuit grounds an output of the power supply generation circuit via a current limiting resistor. 外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、
前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、
前記供給電源生成回路の動作を制御する供給電源出力制御回路とを有し、
前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、所定時間待機してから前記供給電源生成回路に前記供給電源の出力を開始させることを特徴とする、電源制御装置。 A power control device that generates a plurality of power supplies having different voltages based on an input power input from the outside,
A supply power generation circuit that generates and outputs the supply power based on the input power;
A power supply output control circuit for controlling the operation of the power supply generation circuit,
When the power supply output control circuit receives a signal instructing the power supply generation circuit to start outputting the power supply, the power supply output control circuit waits for a predetermined time and then outputs the power supply to the power supply generation circuit. The power supply control device characterized by starting. 外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御装置であって、
前記入力電源に基づいて前記供給電源を生成して出力する供給電源生成回路と、
前記供給電源生成回路の動作を制御する供給電源出力制御回路と、
定電圧電源を出力する定電源と、
前記定電圧電源出力と前記供給電源出力とに基づいて残留電荷検出信号を生成する比較回路とを更に有し、
前記供給電源出力制御回路は、前記供給電源生成回路に前記供給電源の出力を開始させることを指示する信号を受信した場合に、前記残留電荷検出信号を参照して前記供給電源生成回路の前記供給電源の出力開始可否を判断することを特徴とする、電源制御装置。 A power control device that generates a plurality of power supplies having different voltages based on an input power input from the outside,
A supply power generation circuit that generates and outputs the supply power based on the input power;
A power supply output control circuit for controlling the operation of the power supply generation circuit;
A constant power supply that outputs a constant voltage power supply;
A comparison circuit for generating a residual charge detection signal based on the constant voltage power supply output and the supply power supply output;
The supply power output control circuit refers to the residual charge detection signal when receiving a signal instructing the supply power generation circuit to start output of the supply power, and supplies the supply power generation circuit with the supply power output control circuit. A power supply control device that determines whether power supply output can be started. 請求項１乃至１２いずれか１項に記載の電源制御装置を搭載した画像処理装置。   An image processing apparatus equipped with the power supply control device according to claim 1. 外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御方法であって、
前記入力電源の供給状態が前記供給電源の生成開始を指示する状態になった場合に、所定時間待機してから前記供給電源の生成開始を指示する信号を送信することを特徴とする、電源制御方法。 A power control method for generating a plurality of power supplies having different voltages based on an input power input from the outside,
When the supply state of the input power is in a state of instructing the start of generation of the supply power, the power control is characterized by transmitting a signal instructing the start of generation of the supply power after waiting for a predetermined time. Method. 外部から入力される入力電源に基づいて電圧の異なる複数の供給電源を生成する電源制御方法であって、
前記供給電源出力電圧が所定の電圧よりも高いか否か判断し、
前記入力電源の供給状態が前記供給電源の生成開始を指示する状態になった場合に、前記判断結果を参照して前記供給電源の生成開始可否を判断することを特徴とする、電源制御方法。 A power control method for generating a plurality of power supplies having different voltages based on an input power input from the outside,
Determining whether the power supply output voltage is higher than a predetermined voltage;
The power control method according to claim 1, wherein when the supply state of the input power is in a state of instructing start of generation of the supply power, it is determined whether or not generation of the supply power can be started with reference to the determination result.
JP2007071326A 2007-03-19 2007-03-19 Power supply control apparatus, image processing apparatus, and control method for power supply control apparatus Expired - Fee Related JP5272317B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007071326A JP5272317B2 (en) 2007-03-19 2007-03-19 Power supply control apparatus, image processing apparatus, and control method for power supply control apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007071326A JP5272317B2 (en) 2007-03-19 2007-03-19 Power supply control apparatus, image processing apparatus, and control method for power supply control apparatus

Publications (2)

Publication Number Publication Date
JP2008236873A true JP2008236873A (en) 2008-10-02
JP5272317B2 JP5272317B2 (en) 2013-08-28

Family

ID=39908992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007071326A Expired - Fee Related JP5272317B2 (en) 2007-03-19 2007-03-19 Power supply control apparatus, image processing apparatus, and control method for power supply control apparatus

Country Status (1)

Country Link
JP (1) JP5272317B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013156456A (en) * 2012-01-30 2013-08-15 Kyocera Document Solutions Inc Power supply control device, electronic apparatus, and image forming apparatus
KR101489894B1 (en) 2013-03-13 2015-02-04 엘아이지넥스원 주식회사 Power supply apparatus capable of adjusting output timings of a plurality of power sources and timing delay circuit therefor
US20200016912A1 (en) * 2018-07-11 2020-01-16 Seiko Epson Corporation Printing apparatus and power supply circuit
JP2020170208A (en) * 2019-04-01 2020-10-15 カシオ計算機株式会社 Power circuit, power control method, and power control program

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066935A (en) * 2001-08-24 2003-03-05 Nec Corp Image display device
JP2003224967A (en) * 2003-01-14 2003-08-08 Fujitsu Ltd Dc-dc conversion control circuit and dc-dc converter
JP2004153931A (en) * 2002-10-30 2004-05-27 Denso Corp Multi-output power supply device
JP2005234739A (en) * 2004-02-18 2005-09-02 Sharp Corp Series regulator and electronic equipment using it
JP2007049822A (en) * 2005-08-10 2007-02-22 Densei Lambda Kk Power supply system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066935A (en) * 2001-08-24 2003-03-05 Nec Corp Image display device
JP2004153931A (en) * 2002-10-30 2004-05-27 Denso Corp Multi-output power supply device
JP2003224967A (en) * 2003-01-14 2003-08-08 Fujitsu Ltd Dc-dc conversion control circuit and dc-dc converter
JP2005234739A (en) * 2004-02-18 2005-09-02 Sharp Corp Series regulator and electronic equipment using it
JP2007049822A (en) * 2005-08-10 2007-02-22 Densei Lambda Kk Power supply system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013156456A (en) * 2012-01-30 2013-08-15 Kyocera Document Solutions Inc Power supply control device, electronic apparatus, and image forming apparatus
KR101489894B1 (en) 2013-03-13 2015-02-04 엘아이지넥스원 주식회사 Power supply apparatus capable of adjusting output timings of a plurality of power sources and timing delay circuit therefor
US20200016912A1 (en) * 2018-07-11 2020-01-16 Seiko Epson Corporation Printing apparatus and power supply circuit
JP2020170208A (en) * 2019-04-01 2020-10-15 カシオ計算機株式会社 Power circuit, power control method, and power control program
JP2021193581A (en) * 2019-04-01 2021-12-23 カシオ計算機株式会社 Power circuit, power control method, and power control program
JP7347478B2 (en) 2019-04-01 2023-09-20 カシオ計算機株式会社 Power supply circuit, power supply control method, and power supply control program

Also Published As

Publication number Publication date
JP5272317B2 (en) 2013-08-28

Similar Documents

Publication Publication Date Title
US8415994B2 (en) Integrated circuit and standby controlling method thereof
JP4934403B2 (en) Power control circuit
US8965235B2 (en) Image forming apparatus and method of controlling power thereof
JP5352964B2 (en) DC-DC converter, power supply voltage supply method, power supply voltage supply system, and control method for DC-DC converter
JP2009303281A (en) Switching power supply and semiconductor device used for the same
US20070247124A1 (en) Power supply apparatus and power supply method
KR101106813B1 (en) Overcurrent protection circuit
US7639516B2 (en) Switching power source device
JP2000197348A (en) Dc-to-dc converter circuit
CN107342680B (en) DCDC converter
JP5272317B2 (en) Power supply control apparatus, image processing apparatus, and control method for power supply control apparatus
JP7269359B2 (en) electronic controller
JP5748276B2 (en) Switching power supply control circuit
US8203812B2 (en) Secondary side protection method and apparatus for a switching power converter
JP2007151322A (en) Power circuit and dc-dc converter
JP5080898B2 (en) Electronic device and control method of electronic device
US20150155744A1 (en) Discharge circuit, information processing apparatus, discharge method, and storage medium
JP2007189873A (en) Inrush current protection circuit
US8779743B2 (en) Control circuits and control methods for over voltage protection in power suppliers
JP2011019372A (en) Switching power supply apparatus and semiconductor device for switching power supply
JP2010136577A (en) Start-up circuit and power supply apparatus
JP5503520B2 (en) Control circuit
KR101282263B1 (en) Electronic Apparatus And Electronic Apparatus System
JP7139899B2 (en) POWER CONTROL DEVICE, IMAGE FORMING APPARATUS, METHOD AND PROGRAM
JP2007336744A (en) Power circuit and power supply unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130429

R151 Written notification of patent or utility model registration

Ref document number: 5272317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees