JP2008236795A - Method of manufacturing thin film piezoelectric resonator - Google Patents

Method of manufacturing thin film piezoelectric resonator Download PDF

Info

Publication number
JP2008236795A
JP2008236795A JP2008155725A JP2008155725A JP2008236795A JP 2008236795 A JP2008236795 A JP 2008236795A JP 2008155725 A JP2008155725 A JP 2008155725A JP 2008155725 A JP2008155725 A JP 2008155725A JP 2008236795 A JP2008236795 A JP 2008236795A
Authority
JP
Japan
Prior art keywords
thin film
piezoelectric
electrode layer
lower electrode
piezoelectric thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2008155725A
Other languages
Japanese (ja)
Inventor
Kazuhiko Itaya
和彦 板谷
Takashi Kawakubo
隆 川久保
Kenya Sano
賢也 佐野
Ryoichi Ohara
亮一 尾原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008155725A priority Critical patent/JP2008236795A/en
Publication of JP2008236795A publication Critical patent/JP2008236795A/en
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a piezoelectric thin film that indicates excellent film quality characteristics without being affected by reformed film interface that is the surface of a lower electrode layer. <P>SOLUTION: On a silicon substrate 100, an electrode layer and a piezoelectric layer are stacked continuously within the same device, and both the stacked electrode layer and piezoelectric layer are etched using the same mask to form a lower electrode layer 104 and a piezoelectric thin film 105. An insulating film 106 is formed to cover a part of an upper surface of the piezoelectric thin film 105, one of side surfaces of the piezoelectric thin film 105, and one of side surfaces of the lower electrode layer 104 within the same plane as the side surface. An upper electrode layer 107 is then formed over another portion of the upper surface of the piezoelectric thin film 105 and the insulating film 106. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、高周波フィルタや高周波発振器として利用することができる薄膜圧電共振器の製造方法に関する。   The present invention relates to a method of manufacturing a thin film piezoelectric resonator that can be used as a high frequency filter or a high frequency oscillator.

弾性表面波(SAW:Surface Acoustic Wave)素子は、高い共振品質を有すること及び小型化が容易であることから、LCフィルタや誘電体フィルタに代わるデバイスとして、急速に利用されている。SAW素子は、圧電体単結晶基板とその上に形成された1対の櫛歯電極とを基本構造として有し、その共振周波数は櫛歯間隔に反比例する。そのため、より高い周波数の信号を処理するには、櫛歯間隔を小さくしなければならない。例えば、近年、移動体通信機器において求められている1GHzを超える周波数の入力信号を処理するには、櫛歯間隔を1μm以下にする必要がある。ところが、そのような狭ピッチの櫛歯電極は、高精度な加工が困難であり、大電力の信号が入力された際に電流リークや断線が生じやすいという問題を有する。   Surface acoustic wave (SAW) elements are rapidly used as devices that replace LC filters and dielectric filters because they have high resonance quality and are easy to miniaturize. The SAW element has a piezoelectric single crystal substrate and a pair of comb-teeth electrodes formed thereon as a basic structure, and the resonance frequency is inversely proportional to the comb-teeth interval. Therefore, in order to process a signal having a higher frequency, the interval between comb teeth must be reduced. For example, in order to process an input signal having a frequency exceeding 1 GHz, which has recently been required in mobile communication devices, it is necessary to set the comb tooth interval to 1 μm or less. However, such a narrow-pitch comb electrode is difficult to process with high accuracy, and has a problem that current leakage and disconnection are likely to occur when a high-power signal is input.

これに対し、薄膜圧電共振器は、SAW素子の欠点を克服し、より高い周波数の信号を処理することができるデバイスである。薄膜圧電共振器は、圧電体薄膜とそれを挟んだ2つの電極とを基本構造として有し、共振周波数を決定する主要因は圧電体薄膜の膜厚である。例えば、膜厚1〜2μmでは2GHzの共振周波数を得ることができ、膜厚0.4〜0.8μmでは5GHzの共振周波数を得ることができる。数十GHzまでの高周波信号を処理することも可能である。薄膜圧電共振器は、FBAR(Film Bulk Acoustic Resonator)またはBAW(Bulk Acoustic Wave)素子とも呼ばれている。   On the other hand, the thin film piezoelectric resonator is a device that can overcome the drawbacks of the SAW element and process a signal having a higher frequency. A thin film piezoelectric resonator has a piezoelectric thin film and two electrodes sandwiching it as a basic structure, and the main factor that determines the resonance frequency is the film thickness of the piezoelectric thin film. For example, a resonance frequency of 2 GHz can be obtained with a film thickness of 1 to 2 μm, and a resonance frequency of 5 GHz can be obtained with a film thickness of 0.4 to 0.8 μm. It is also possible to process high-frequency signals up to several tens of GHz. The thin film piezoelectric resonator is also called an FBAR (Film Bulk Acoustic Resonator) or a BAW (Bulk Acoustic Wave) element.

図13−1〜13−4は、従来の薄膜圧電共振器の製造工程を、その断面図によって示した図である。薄膜圧電共振器を製造するには、まず、シリコン基板800上に下部電極層804をパターニングする(図13−1)。つぎに、この下部電極層804の表面とシリコン基板800の表面とを覆うように、圧電体層815を積層する(図13−2)。続いて、この圧電体層815をエッチングすることによって圧電体薄膜805をパターニングする(図13−3)。このパターニングの結果、下部電極層804の一部が露出する。換言すれば、圧電体薄膜805の側面の一つは、下部電極層804上に位置する。また、圧電体薄膜805の側面の他の一つは、シリコン基板800上に位置し、これにより、下部電極層804の縁の一部が覆われている。つぎに、圧電体薄膜805上に上部電極層807を形成する。上部電極層807は、圧電体薄膜805の側面の上記他の一つを覆うように、圧電体薄膜805の上面の一部からシリコン基板800上へと伸びた形状にパターニングされる。すなわち、圧電体薄膜805は、下部電極層804と上部電極層807との間を絶縁する機能をも果たす。さらに、この上部電極層807との電気的接続を果たす電極パッド808aと、露出した下部電極層804の一部との電気的接続を果たす電極パッド808bとを形成する。そして、シリコン基板800の裏側の一部をエッチングすることにより、下部電極層804の直下に空洞810を形成する(図13−4)。これにより、薄膜圧電共振器80が得られる。   FIGS. 13-1 to 13-4 are cross-sectional views showing a manufacturing process of a conventional thin film piezoelectric resonator. In order to manufacture the thin film piezoelectric resonator, first, the lower electrode layer 804 is patterned on the silicon substrate 800 (FIG. 13-1). Next, a piezoelectric layer 815 is laminated so as to cover the surface of the lower electrode layer 804 and the surface of the silicon substrate 800 (FIG. 13-2). Subsequently, the piezoelectric thin film 805 is patterned by etching the piezoelectric layer 815 (FIG. 13-3). As a result of this patterning, a part of the lower electrode layer 804 is exposed. In other words, one of the side surfaces of the piezoelectric thin film 805 is located on the lower electrode layer 804. The other side surface of the piezoelectric thin film 805 is located on the silicon substrate 800, thereby covering a part of the edge of the lower electrode layer 804. Next, an upper electrode layer 807 is formed on the piezoelectric thin film 805. The upper electrode layer 807 is patterned into a shape extending from a part of the upper surface of the piezoelectric thin film 805 onto the silicon substrate 800 so as to cover the other one of the side surfaces of the piezoelectric thin film 805. That is, the piezoelectric thin film 805 also functions to insulate between the lower electrode layer 804 and the upper electrode layer 807. Further, an electrode pad 808 a that makes electrical connection with the upper electrode layer 807 and an electrode pad 808 b that makes electrical connection with a part of the exposed lower electrode layer 804 are formed. Then, by etching a part of the back side of the silicon substrate 800, a cavity 810 is formed immediately below the lower electrode layer 804 (FIG. 13-4). Thereby, the thin film piezoelectric resonator 80 is obtained.

ところが、下部電極層804は、そのパターニングの際に、フォトレジストの塗布や、そのフォトレジストを除去するためにアッシング雰囲気中に曝される。すなわち、下部電極層804のみを形成するために、フォトリソグラフィ工程およびエッチング工程が必要となる。そのため、下部電極層804の表面は、不純物の吸着などにより、成膜工程直後の平坦性および清浄性を維持していない。さらに、そのようなフォトリソグラフィ工程およびエッチング工程は、通常、成膜工程を実施する装置とは異なる装置で実施されるので、シリコン基板800および下部電極層804は、それら装置間を移動する際に、空気中に暴露される。この暴露によって、下部電極層804の表面は、酸素等の不純物が吸着し、さらにその平坦性および清浄性が損なわれる。平坦性および清浄性の低下した下部電極層804の表面は、再成膜界面(図13−2のS1)となり、その上に積層される圧電体層815の特性に悪影響を及ぼす。例えば、圧電体層815の配向性や極性などの膜質特性が低下する。圧電体層815の膜質特性の低下は、薄膜圧電共振器の特性の劣化や、薄膜圧電共振器間の特性のバラツキを生じさせる原因となる。   However, the lower electrode layer 804 is exposed to an ashing atmosphere in order to apply a photoresist and remove the photoresist during patterning. That is, in order to form only the lower electrode layer 804, a photolithography process and an etching process are required. Therefore, the surface of the lower electrode layer 804 does not maintain flatness and cleanliness immediately after the film formation process due to impurity adsorption and the like. Further, since such a photolithography process and an etching process are usually performed by an apparatus different from the apparatus that performs the film formation process, the silicon substrate 800 and the lower electrode layer 804 are moved between the apparatuses. , Exposed to air. By this exposure, impurities such as oxygen are adsorbed on the surface of the lower electrode layer 804, and the flatness and cleanliness thereof are impaired. The surface of the lower electrode layer 804 with reduced flatness and cleanliness becomes a re-deposition interface (S1 in FIG. 13-2), which adversely affects the characteristics of the piezoelectric layer 815 laminated thereon. For example, film quality characteristics such as orientation and polarity of the piezoelectric layer 815 are deteriorated. The deterioration of the film quality characteristics of the piezoelectric layer 815 causes the characteristics of the thin film piezoelectric resonator to deteriorate and the characteristics of the thin film piezoelectric resonator to vary.

そこで、例えば、特許文献1は、下層電極、圧電薄膜、および上層電極を同一装置で形成することのできる圧電薄膜共振子を提案している。   Therefore, for example, Patent Document 1 proposes a piezoelectric thin film resonator in which a lower layer electrode, a piezoelectric thin film, and an upper layer electrode can be formed by the same device.

特開2002−76824号公報(第4−5項,第1図)Japanese Patent Laid-Open No. 2002-76824 (Section 4-5, FIG. 1)

しかしながら、特許文献1は、パターニングされた下層電極を図示する一方で、そのパターニングと下層電極上に形成される圧電体薄膜のパターニングとを同一装置内でどのようにして行うかについて全く開示していない。   However, while Patent Document 1 illustrates a patterned lower electrode, it completely discloses how to perform patterning and patterning of a piezoelectric thin film formed on the lower electrode in the same apparatus. Absent.

本発明は、上記に鑑みてなされたものであって、下部電極層の再成膜界面の影響を受けずに、良好な膜質特性を示す圧電体薄膜を形成することができる薄膜圧電共振器の製造方法を提供することを目的とする。   The present invention has been made in view of the above, and is a thin film piezoelectric resonator capable of forming a piezoelectric thin film exhibiting good film quality characteristics without being affected by the re-deposition interface of the lower electrode layer. An object is to provide a manufacturing method.

上述した課題を解決し、目的を達成するために、本発明にかかる薄膜圧電共振器の製造方法は、基板上に、電極材料を積層する電極材料積層工程と、積層された前記電極材料上に圧電体材料を積層する圧電体材料積層工程と、積層された前記電極材料と前記圧電体材料との両方を同一のマスクを用いてエッチングすることにより、下部電極層と圧電体薄膜を形成するエッチング工程と、前記圧電体薄膜の上面の一部と、前記圧電体薄膜の側面の一つと、該側面と同じ平面内の前記下部電極層の側面の一つと、を覆うように絶縁膜を形成する絶縁膜形成工程と、前記圧電体薄膜の上面の他の一部と前記絶縁膜上とに上部電極層を形成する上部電極層形成工程と、前記下部電極層の真下に空洞を形成する空洞形成工程と、を含むことを特徴とする。   In order to solve the above-described problems and achieve the object, a method of manufacturing a thin film piezoelectric resonator according to the present invention includes an electrode material stacking step of stacking an electrode material on a substrate, and the stacked electrode material. Piezoelectric material laminating step of laminating piezoelectric material, and etching to form the lower electrode layer and the piezoelectric thin film by etching both the laminated electrode material and the piezoelectric material using the same mask Forming an insulating film so as to cover the step, a part of the upper surface of the piezoelectric thin film, one of the side surfaces of the piezoelectric thin film, and one of the side surfaces of the lower electrode layer in the same plane as the side surface An insulating film forming step, an upper electrode layer forming step for forming an upper electrode layer on the other part of the upper surface of the piezoelectric thin film and the insulating film, and a cavity forming for forming a cavity directly below the lower electrode layer A process.

また、本発明にかかる薄膜圧電共振器の製造方法は、基板上に、電極材料を積層する電極材料積層工程と、積層された前記電極材料上に圧電体材料を積層する圧電体材料積層工程と、積層された前記電極材料と前記圧電体材料との両方を同一のマスクを用いてエッチングすることにより、下部電極層と第1の圧電体薄膜を形成するエッチング工程と、前記第1の圧電体薄膜の上面と、前記第1の圧電体薄膜の側面と、該側面と同じ平面内の前記下部電極層の側面と、を覆うように、前記圧電体材料と同一の材料を用いて第2の圧電体薄膜を形成する圧電体薄膜形成工程と、前記第2の圧電体薄膜の上面の一部に上部電極層を形成する上部電極層形成工程と、前記下部電極層の真下に空洞を形成する空洞形成工程と、を含むことを特徴とする。   The method of manufacturing a thin film piezoelectric resonator according to the present invention includes an electrode material laminating step of laminating an electrode material on a substrate, and a piezoelectric material laminating step of laminating a piezoelectric material on the laminated electrode material. An etching process for forming a lower electrode layer and a first piezoelectric thin film by etching both the stacked electrode material and the piezoelectric material using the same mask; and the first piezoelectric body. A second material is formed using the same material as the piezoelectric material so as to cover the upper surface of the thin film, the side surface of the first piezoelectric thin film, and the side surface of the lower electrode layer in the same plane as the side surface. A piezoelectric thin film forming step for forming a piezoelectric thin film, an upper electrode layer forming step for forming an upper electrode layer on a part of the upper surface of the second piezoelectric thin film, and a cavity formed immediately below the lower electrode layer And a cavity forming step.

本発明によれば、下部電極層の表面の平坦性および清浄性が損なわれないまま、その上に、圧電体薄膜を成長させることが可能になる。これにより、低コスト、高い歩留まり、および良好な共振特性を有する薄膜圧電共振器の製造方法を提供することができる。   According to the present invention, it is possible to grow a piezoelectric thin film on the lower electrode layer while maintaining the flatness and cleanliness of the surface of the lower electrode layer. Thereby, it is possible to provide a method of manufacturing a thin film piezoelectric resonator having low cost, high yield, and good resonance characteristics.

以下に、本発明にかかる薄膜圧電共振器の製造方法の実施の形態を図面に基づいて詳細に説明する。但し、図面は模式的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは現実のものとは異なる。また、図面の相互間において同じ部分を指す場合であっても、互いの寸法や比率が異なって示されている部分もある。   Embodiments of a method for manufacturing a thin film piezoelectric resonator according to the present invention will be described below in detail with reference to the drawings. However, the drawings are schematic, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are different from the actual ones. Moreover, even when referring to the same part between the drawings, there are parts where the dimensions and ratios are different from each other.

(実施の形態1)
実施の形態1にかかる薄膜圧電共振器は、連続的に成膜され且つ同一のマスクを用いて同形状にパターニングされた、下部電極層と圧電体薄膜とを有することを特徴とする。また、圧電体薄膜の上面の一部と、下部電極層の側面の一つと、その側面と同じ平面内にある圧電体薄膜の側面の一つとに絶縁膜が形成されており、上部電極層が、この絶縁体膜の表面と圧電体薄膜の上面の一部とに形成されていることを特徴とする。
(Embodiment 1)
The thin film piezoelectric resonator according to the first embodiment includes a lower electrode layer and a piezoelectric thin film that are continuously formed and patterned in the same shape using the same mask. An insulating film is formed on a part of the upper surface of the piezoelectric thin film, one of the side surfaces of the lower electrode layer, and one of the side surfaces of the piezoelectric thin film in the same plane as the side surface. The insulating film is formed on the surface of the insulator film and a part of the upper surface of the piezoelectric thin film.

図1は、実施の形態1にかかる薄膜圧電共振器の断面図である。図1において、薄膜圧電共振器10は、シリコン基板100の上に、下部電極層104、圧電体薄膜105、上部電極層107がその順に積層された構造を有する。また、シリコン基板100の上には、下部電極層104と電極パッド108bとの間を電気的に接続する導電性のダミーパッド101が形成されている。さらに、上部電極層107と、圧電体薄膜105の側面の一つおよびその側面と同じ平面内にある下部電極層104の側面の一つとの間には、絶縁膜106が形成されている。上部電極層107は、この絶縁膜106を覆うように、圧電体薄膜105の上面の一部からシリコン基板100の上面まで導かれており、電極パッド108aと電気的に接続されている。シリコン基板100は、空洞110を有しており、共振部(すなわち、下部電極層104、圧電体薄膜105、および上部電極層107からなる構成)は、その空洞の真上を横たわるように配置されている。この空洞110によって、共振部の下部、すなわち下部電極層104の下面が露出している。なお、空洞110は、図1に示すような、シリコン基板100を貫通した穴ではなく、下部電極層104の直下のシリコン基板100の一部分が薄く残るような穴でもよい。換言すれば、共振部の下部は、露出されずに、シリコン基板100のダイヤフラムで支持されていてもよい。さらに、シリコン基板100の全面に酸化膜や窒化膜などの絶縁膜を形成し、この絶縁膜の上に共振部を形成してもよい。   FIG. 1 is a cross-sectional view of the thin film piezoelectric resonator according to the first embodiment. In FIG. 1, a thin film piezoelectric resonator 10 has a structure in which a lower electrode layer 104, a piezoelectric thin film 105, and an upper electrode layer 107 are laminated in this order on a silicon substrate 100. In addition, a conductive dummy pad 101 is formed on the silicon substrate 100 to electrically connect the lower electrode layer 104 and the electrode pad 108b. Further, an insulating film 106 is formed between the upper electrode layer 107 and one of the side surfaces of the piezoelectric thin film 105 and one of the side surfaces of the lower electrode layer 104 in the same plane as the side surface. The upper electrode layer 107 is guided from a part of the upper surface of the piezoelectric thin film 105 to the upper surface of the silicon substrate 100 so as to cover the insulating film 106, and is electrically connected to the electrode pad 108a. The silicon substrate 100 has a cavity 110, and the resonance part (that is, the configuration including the lower electrode layer 104, the piezoelectric thin film 105, and the upper electrode layer 107) is disposed so as to lie directly above the cavity. ing. The cavity 110 exposes the lower part of the resonance part, that is, the lower surface of the lower electrode layer 104. The cavity 110 may not be a hole penetrating the silicon substrate 100 as shown in FIG. 1, but may be a hole in which a part of the silicon substrate 100 immediately below the lower electrode layer 104 remains thin. In other words, the lower part of the resonance part may be supported by the diaphragm of the silicon substrate 100 without being exposed. Further, an insulating film such as an oxide film or a nitride film may be formed on the entire surface of the silicon substrate 100, and the resonance part may be formed on the insulating film.

つぎに、この薄膜圧電共振器10の製造工程について説明する。図2−1〜図2−7は、薄膜圧電共振器10の製造工程を、その断面図によって示した図である。まず、シリコン基板100上に、周知のフォトリソグラフィ工程およびエッチング工程によって、ダミーパッド101をパターニングする(図2−1)。続いて、このダミーパッド101を覆うようにシリコン基板100の全面に下部電極層104の材料を積層することで電極層114を形成する。その後連続的に、電極層114の全面に圧電体薄膜105の材料を積層することで圧電体層115を形成する(図2−2)。特に、これら電極層114と圧電体層115は、同一の成膜装置内で形成され、両層の形成間において、空気中への暴露や、フォトリソグラフィ工程などのパターニングに必要な工程はない。電極層114の材料としては、例えばアルミニウム(Al)を用いることができ、圧電体層115の材料としては、例えばアルミナイトライド(AlN)の材料を用いることができる。材料の切り換えは、例えば、成膜装置としてスパッタリング装置を用いた場合には、ターゲット材料を切り換えるだけで実現することができる。なお、電極層114は、その上に形成される圧電体層115の配向性を高めるため、アモルファス層と非アモルファス層とからなる2重構造を有するように形成されてもよい。   Next, a manufacturing process of the thin film piezoelectric resonator 10 will be described. FIGS. 2-1 to 2-7 are cross-sectional views showing the manufacturing process of the thin film piezoelectric resonator 10. First, the dummy pad 101 is patterned on the silicon substrate 100 by a known photolithography process and etching process (FIG. 2-1). Subsequently, the electrode layer 114 is formed by laminating the material of the lower electrode layer 104 on the entire surface of the silicon substrate 100 so as to cover the dummy pad 101. Subsequently, the piezoelectric layer 115 is formed by laminating the material of the piezoelectric thin film 105 on the entire surface of the electrode layer 114 (FIG. 2-2). In particular, the electrode layer 114 and the piezoelectric layer 115 are formed in the same film forming apparatus, and there is no process necessary for patterning such as exposure to the air or photolithography process between the formation of both layers. As the material of the electrode layer 114, for example, aluminum (Al) can be used, and as the material of the piezoelectric layer 115, for example, an aluminum nitride (AlN) material can be used. For example, when the sputtering apparatus is used as the film forming apparatus, the switching of the material can be realized only by switching the target material. The electrode layer 114 may be formed to have a double structure including an amorphous layer and a non-amorphous layer in order to enhance the orientation of the piezoelectric layer 115 formed thereon.

よって、圧電体層115を形成する直前において、電極層114の表面は、その電極層114が形成された直後の平坦性および清浄性を保っている。すなわち、電極層114は、その上に形成される圧電体層115の配向性や極性などの膜質特性に悪影響を及ぼすことがほとんどない。電極層114の表面がもはや再成膜界面として機能しなくなるからである。   Therefore, immediately before the piezoelectric layer 115 is formed, the surface of the electrode layer 114 maintains the flatness and cleanliness immediately after the electrode layer 114 is formed. That is, the electrode layer 114 hardly affects the film quality characteristics such as the orientation and polarity of the piezoelectric layer 115 formed thereon. This is because the surface of the electrode layer 114 no longer functions as a re-deposition interface.

続いて、周知のフォトリソグラフィ工程およびエッチング工程によって、下部電極層104と圧電体薄膜105を形成する(図2−3)。具体的には、圧電体層115上にフォトレジストを塗布し、圧電体薄膜105の形状を示すフォトマスクを用いて露光する。露光後、現像工程を経て、圧電体層115とその下層に位置する電極層114との両方をエッチングする。これにより、圧電体薄膜105の側面と下部電極層104の側面は、図2−3に示す側面103aおよび103bのように、同じ平面内にある。また、下部電極層104の側面の一つとその側面と同じ平面内にある圧電体薄膜105の側面の一つは、ダミーパッド101上に位置する。すなわち、ダミーパッド101の一部は露出している。   Subsequently, the lower electrode layer 104 and the piezoelectric thin film 105 are formed by a known photolithography process and etching process (FIGS. 2-3). Specifically, a photoresist is applied on the piezoelectric layer 115 and exposed using a photomask showing the shape of the piezoelectric thin film 105. After the exposure, a development process is performed to etch both the piezoelectric layer 115 and the electrode layer 114 located therebelow. Thereby, the side surface of the piezoelectric thin film 105 and the side surface of the lower electrode layer 104 are in the same plane as the side surfaces 103a and 103b shown in FIG. In addition, one of the side surfaces of the lower electrode layer 104 and one of the side surfaces of the piezoelectric thin film 105 in the same plane as the side surface are positioned on the dummy pad 101. That is, a part of the dummy pad 101 is exposed.

つぎに、圧電体薄膜105の上面の一部から、圧電体薄膜105の側面の一つと、その側面と同じ平面内の下部電極層104の側面の一つとを覆ってシリコン基板100の表面の一部にまで至る絶縁膜106を形成する(図2−4)。特に、絶縁膜106によって覆われるこれら側面は、ダミーパッド101と反対側に位置する。具体的には、圧電体薄膜105の上面と、圧電体薄膜105の側面の一つと、その側面と同じ平面内の下部電極層104の側面の一つとを覆うように、シリコン基板100の全面に、例えば熱CVD(Chemical Vapor Deposition)装置によって、絶縁材料を積層し、積層された絶縁材料を、周知のフォトリソグラフィ工程およびエッチング工程によってパターニングする。この絶縁材料として、酸化珪素(SiO2)、窒化物(SiN)、アモルファスのAlNを用いることができる。特に、このような絶縁材料は、ガスを原料とするCVDによって容易に且つ高品質に成膜することが可能であり、エッチングも容易である。絶縁膜の厚さは、例えば0.3μmである。この絶縁膜は、下部電極層104と上部電極層107との間を絶縁する機能を果たす。 Next, a part of the upper surface of the piezoelectric thin film 105 covers one of the side surfaces of the piezoelectric thin film 105 and one of the side surfaces of the lower electrode layer 104 in the same plane as the side surface. An insulating film 106 reaching the portion is formed (FIGS. 2-4). In particular, these side surfaces covered with the insulating film 106 are located on the side opposite to the dummy pad 101. Specifically, the entire surface of the silicon substrate 100 is covered so as to cover the upper surface of the piezoelectric thin film 105, one side surface of the piezoelectric thin film 105, and one side surface of the lower electrode layer 104 in the same plane as the side surface. For example, an insulating material is laminated by a thermal CVD (Chemical Vapor Deposition) apparatus, and the laminated insulating material is patterned by a known photolithography process and etching process. As this insulating material, silicon oxide (SiO 2 ), nitride (SiN), or amorphous AlN can be used. In particular, such an insulating material can be easily formed with high quality by CVD using a gas as a raw material, and etching is also easy. The thickness of the insulating film is, for example, 0.3 μm. This insulating film functions to insulate between the lower electrode layer 104 and the upper electrode layer 107.

つぎに、周知のフォトリソグラフィ工程およびエッチング工程によって、圧電体薄膜105の上面の一部から、絶縁膜106を覆って、シリコン基板100の表面の一部にまで至る上部電極層107を形成する(図2−5)。そして、これと同様の工程により、上部電極層107との電気的接続を果たす電極パッド108aと、ダミーパッド101を介して下部電極層104との電気的接続を果たす電極パッド108bとを形成する(図2−6)。電極パッド108aおよび電極パッド108bの材料として、金(Au)やアルミニウム(Al)を用いることができる。   Next, an upper electrode layer 107 that covers a part of the surface of the silicon substrate 100 from a part of the upper surface of the piezoelectric thin film 105 to a part of the surface of the silicon substrate 100 is formed by a known photolithography process and etching process (see FIG. Fig. 2-5). Then, by the same process, an electrode pad 108a that makes electrical connection with the upper electrode layer 107 and an electrode pad 108b that makes electrical connection with the lower electrode layer 104 via the dummy pad 101 are formed (see FIG. Fig. 2-6). As a material of the electrode pad 108a and the electrode pad 108b, gold (Au) or aluminum (Al) can be used.

そして、シリコン基板100の一部分を、シリコン基板100の裏面から、RIE(Reactive Ion Etching)などの選択エッチングを行なうことによって除去し、下部電極層104の真下に空洞110を形成する(図2−7)。なお、空洞110は、シリコン基板100を貫通するものでなく、上記したように、シリコン基板100の一部がダイヤフラムとなるような穴であってもよい。   Then, a part of the silicon substrate 100 is removed from the back surface of the silicon substrate 100 by performing selective etching such as RIE (Reactive Ion Etching) to form a cavity 110 immediately below the lower electrode layer 104 (FIG. 2-7). ). The cavity 110 does not penetrate the silicon substrate 100, and may be a hole in which a part of the silicon substrate 100 becomes a diaphragm as described above.

図3は、この実施の形態1にかかる製造方法によって得られた圧電体薄膜のロッキングカーブを示すグラフである。また、図4は、この実施の形態1にかかる製造方法によって得られた圧電体薄膜の電気機械結合係数を示すグラフである。なお、これら測定結果を得るのに使用した薄膜圧電共振器の下部電極の厚さは250nmであり、圧電体薄膜の厚さは1700nmであった。図3において実線L1で示すように、本実施の形態1によって得られた圧電体薄膜の配向性は、X線のロッキングカーブの半値幅(FWHM)が1.3°程度となるように制御することができた。これに対し、従来の薄膜圧電共振器の圧電体薄膜の配向性は、点線L2で示すように、2.6°程度の半値幅(FWHM)を示した。   FIG. 3 is a graph showing a rocking curve of the piezoelectric thin film obtained by the manufacturing method according to the first embodiment. FIG. 4 is a graph showing the electromechanical coupling coefficient of the piezoelectric thin film obtained by the manufacturing method according to the first embodiment. The thickness of the lower electrode of the thin film piezoelectric resonator used to obtain these measurement results was 250 nm, and the thickness of the piezoelectric thin film was 1700 nm. As shown by the solid line L1 in FIG. 3, the orientation of the piezoelectric thin film obtained by the first embodiment is controlled so that the half-value width (FWHM) of the X-ray rocking curve is about 1.3 °. I was able to. On the other hand, the orientation of the piezoelectric thin film of the conventional thin film piezoelectric resonator showed a full width at half maximum (FWHM) of about 2.6 ° as indicated by a dotted line L2.

また、本実施の形態1によって得られた圧電体薄膜は、半値幅1.3°を示す配向性を有することから、その電気機械結合係数もまた、図4に示すように、6.7%と大きい。これに対して、従来の薄膜圧電共振器の電気機械結合係数は、図4に示すように、5.0%以下である。薄膜圧電共振器は、その圧電体薄膜の電気機械結合係数が大きいほど、広帯域の共振周波数を示すことが知られている。また、共振特性を決定するQ値についても、本実施の形態1にかかる薄膜圧電共振器は、800程度の値を示した。これら測定結果から、本実施の形態1にかかる薄膜圧電共振器の圧電体薄膜は、従来の薄膜圧電共振器の圧電体薄膜と比較して、格段に良好な膜質特性を示すことがわかった。このような良好な結果は、下部電極層104の表面の平坦性および清浄性が保たれ、圧電体薄膜105の配向制御をほぼ設計どおりに実行することができたことによる。   In addition, since the piezoelectric thin film obtained according to the first embodiment has an orientation with a half-value width of 1.3 °, its electromechanical coupling coefficient is also 6.7% as shown in FIG. And big. On the other hand, the electromechanical coupling coefficient of the conventional thin film piezoelectric resonator is 5.0% or less as shown in FIG. It is known that a thin film piezoelectric resonator exhibits a broadband resonance frequency as the electromechanical coupling coefficient of the piezoelectric thin film increases. In addition, as for the Q value that determines the resonance characteristics, the thin film piezoelectric resonator according to the first embodiment showed a value of about 800. From these measurement results, it was found that the piezoelectric thin film of the thin film piezoelectric resonator according to the first embodiment showed much better film quality characteristics than the piezoelectric thin film of the conventional thin film piezoelectric resonator. Such a good result is because the flatness and cleanliness of the surface of the lower electrode layer 104 are maintained, and the orientation control of the piezoelectric thin film 105 can be executed almost as designed.

以上に説明したように、実施の形態1にかかる薄膜圧電共振器の製造方法によれば、下部電極層104と圧電体薄膜105を同一装置内で連続して形成することができるので、下部電極層104の表面の平坦性および清浄性が損なわれないまま、その上に、圧電体薄膜105を成長させることが可能になる。これにより、良好な膜質特性を有する圧電体薄膜105を得ることができ、低コスト、高い歩留まり、および高い共振特性を有する薄膜圧電共振器10を提供することが可能となる。   As described above, according to the method of manufacturing the thin film piezoelectric resonator according to the first embodiment, the lower electrode layer 104 and the piezoelectric thin film 105 can be continuously formed in the same apparatus. The piezoelectric thin film 105 can be grown on the layer 104 while maintaining the flatness and cleanliness of the surface of the layer 104. Accordingly, the piezoelectric thin film 105 having good film quality characteristics can be obtained, and the thin film piezoelectric resonator 10 having low cost, high yield, and high resonance characteristics can be provided.

なお、下部電極104と電極パッド108bとの電気的接続を果たすことができれば、ダミーパッド101を形成する必要はない。例えば、下部電極層104と圧電体薄膜105とを同一のエッチング工程で形成した後(図2−3)、下部電極層104の一部が露出するように、再度、圧電体薄膜105をエッチングしてもよい。この場合、露出した下部電極層104の一部を覆うように電極パッド108bを形成する。   Note that it is not necessary to form the dummy pad 101 as long as electrical connection between the lower electrode 104 and the electrode pad 108b can be achieved. For example, after the lower electrode layer 104 and the piezoelectric thin film 105 are formed in the same etching process (FIG. 2-3), the piezoelectric thin film 105 is etched again so that a part of the lower electrode layer 104 is exposed. May be. In this case, the electrode pad 108 b is formed so as to cover a part of the exposed lower electrode layer 104.

(実施の形態2)
実施の形態2にかかる薄膜圧電共振器は、上部電極層と下部電極層との間を絶縁する絶縁膜が、圧電体薄膜の側面の一つと、その側面と同じ平面内の下部電極層の側面の一つと、シリコン基板の一部とにのみ形成されていることを特徴とする。換言すれば、図1に示した絶縁膜106のうち、圧電体薄膜105の上面に形成された部分が除去されている。
(Embodiment 2)
In the thin film piezoelectric resonator according to the second embodiment, the insulating film that insulates between the upper electrode layer and the lower electrode layer has one side surface of the piezoelectric thin film and the side surface of the lower electrode layer in the same plane as the side surface. 1 and a part of the silicon substrate. In other words, a portion of the insulating film 106 shown in FIG. 1 formed on the upper surface of the piezoelectric thin film 105 is removed.

図5は、実施の形態2にかかる薄膜圧電共振器の断面図である。薄膜圧電共振器20において、シリコン基板200、ダミーパッド201、下部電極層204、圧電体薄膜205、電極パッド208a,208b、および空洞210は、それぞれ図1に示したシリコン基板100、ダミーパッド101、下部電極層104、圧電体薄膜105、電極パッド108a,108b、および空洞110に相当し、それらの形成方法も実施の形態1において説明したとおりである。   FIG. 5 is a cross-sectional view of the thin film piezoelectric resonator according to the second embodiment. In the thin film piezoelectric resonator 20, the silicon substrate 200, the dummy pad 201, the lower electrode layer 204, the piezoelectric thin film 205, the electrode pads 208a and 208b, and the cavity 210 are respectively formed in the silicon substrate 100, the dummy pad 101, It corresponds to the lower electrode layer 104, the piezoelectric thin film 105, the electrode pads 108a and 108b, and the cavity 110, and the formation method thereof is as described in the first embodiment.

図5は、上部電極層207と下部電極層204との間を絶縁する絶縁膜206が圧電体薄膜105の上面を覆っていない点で、図1と異なる。この絶縁膜206の形成方法は、以下のとおりである。まず、図2−4に示したように、圧電体薄膜205の上面の一部から、下部電極層204の側面の一つと、その側面と同じ平面内の圧電体薄膜205の側面の一つを覆ってシリコン基板100の表面の一部にまで至る絶縁膜を形成する。続いて、圧電体薄膜205の上面の一部に形成された絶縁膜の部分(すなわち、突出部分)を、ドライエッチングによって除去する。これにより、下部電極層204の側面の一つと、その側面と同じ平面内の圧電体薄膜205の側面の一つと、シリコン基板200の一部とにのみ形成された絶縁膜206を得ることができる。そして、この絶縁膜206を覆うように上部電極層207が形成される。特に、この上部電極層207は、圧電体薄膜205の上面から絶縁膜206を覆う部分において、図1に示したような段差を有していない。このため、上部電極層207の直列抵抗成分は、図1に示した上部電極層107の直列抵抗成分よりも小さい。発明者等は、この直列抵抗成分が、薄膜圧電共振器のQ値を悪化させる原因となることを見出しており、実施の形態2にかかる薄膜圧電共振器20のQ値を測定したところ、1000程度の値を得ることができた。これは、図5に示した構造が、実施の形態1にしたがって得られる薄膜圧電共振器10よりも良好な共振特性を示していることを意味する。   FIG. 5 differs from FIG. 1 in that the insulating film 206 that insulates between the upper electrode layer 207 and the lower electrode layer 204 does not cover the upper surface of the piezoelectric thin film 105. A method for forming the insulating film 206 is as follows. First, as shown in FIG. 2-4, from one part of the upper surface of the piezoelectric thin film 205, one of the side surfaces of the lower electrode layer 204 and one of the side surfaces of the piezoelectric thin film 205 in the same plane as the side surface are An insulating film that covers and reaches part of the surface of the silicon substrate 100 is formed. Subsequently, the insulating film portion (that is, the protruding portion) formed on a part of the upper surface of the piezoelectric thin film 205 is removed by dry etching. Thereby, the insulating film 206 formed only on one of the side surfaces of the lower electrode layer 204, one of the side surfaces of the piezoelectric thin film 205 in the same plane as the side surface, and a part of the silicon substrate 200 can be obtained. . Then, an upper electrode layer 207 is formed so as to cover the insulating film 206. In particular, the upper electrode layer 207 does not have a step as shown in FIG. 1 in a portion covering the insulating film 206 from the upper surface of the piezoelectric thin film 205. For this reason, the series resistance component of the upper electrode layer 207 is smaller than the series resistance component of the upper electrode layer 107 shown in FIG. The inventors have found that this series resistance component causes the Q value of the thin film piezoelectric resonator to deteriorate, and when the Q value of the thin film piezoelectric resonator 20 according to the second embodiment is measured, 1000% is obtained. The value of the degree was able to be obtained. This means that the structure shown in FIG. 5 shows better resonance characteristics than the thin film piezoelectric resonator 10 obtained according to the first embodiment.

なお、絶縁膜206は、下部電極層204および圧電体薄膜205の共通面の一つとシリコン基板200の一部とに選択的に堆積される方法によって形成されてもよい。   The insulating film 206 may be formed by a method of selectively depositing on one of the common surfaces of the lower electrode layer 204 and the piezoelectric thin film 205 and a part of the silicon substrate 200.

以上に説明したように、実施の形態2にかかる薄膜圧電共振器の製造方法によれば、絶縁層206を覆う上部電極層207の段差を最小限に留めたため、上部電極層207の直列抵抗成分を小さくすることができる。この結果、薄膜圧電共振器20の共振特性を向上させることができる。   As described above, according to the method of manufacturing the thin film piezoelectric resonator according to the second embodiment, the step difference of the upper electrode layer 207 covering the insulating layer 206 is minimized, so that the series resistance component of the upper electrode layer 207 is reduced. Can be reduced. As a result, the resonance characteristics of the thin film piezoelectric resonator 20 can be improved.

(実施の形態3)
実施の形態3にかかる薄膜圧電共振器は、連続的に成膜され且つ同一のマスクを用いて同形状にパターニングされた、下部電極層と第1の圧電体薄膜とを有し、さらに、その第1の圧電体薄膜を覆う第2の圧電体薄膜を有することを特徴とする。
(Embodiment 3)
The thin film piezoelectric resonator according to the third embodiment includes a lower electrode layer and a first piezoelectric thin film that are continuously formed and patterned in the same shape using the same mask. It has the 2nd piezoelectric material thin film which covers the 1st piezoelectric material thin film, It is characterized by the above-mentioned.

図6は、実施の形態3にかかる薄膜圧電共振器の断面図である。図6において、薄膜圧電共振器30は、シリコン基板300の上に、下部電極層304、第1の圧電体薄膜305a、第2の圧電体薄膜305b、上部電極層307がその順に積層された構造を有する。シリコン基板300の上には、下部電極層304と電極パッド308bとの間を電気的に接続する導電性のダミーパッド301が形成されている。下部電極層304の側面と第1の圧電体薄膜305aの側面は同じ平面内にある。第2の圧電体薄膜305bは、第1の圧電体薄膜305aの上面と、第1の圧電体薄膜305aの側面の一つと、その側面と同じ平面内にある下部電極層304の側面の一つと、を覆うように形成される。上部電極層307は、この第2の圧電体薄膜305bを覆うように、圧電体薄膜305の上面の一部からシリコン基板300の上面まで導かれており、電極パッド308aと電気的に接続されている。シリコン基板300は、空洞310を有しており、共振部(すなわち、下部電極層304、第1の圧電体薄膜305a、第2の圧電体薄膜305b、および上部電極層307からなる構成)は、その空洞の真上を横たわるように配置されている。なお、空洞310は、共振部の下部がシリコン基板100のダイヤフラムで支持されるような穴であってもよい。   FIG. 6 is a cross-sectional view of the thin film piezoelectric resonator according to the third embodiment. In FIG. 6, a thin film piezoelectric resonator 30 has a structure in which a lower electrode layer 304, a first piezoelectric thin film 305a, a second piezoelectric thin film 305b, and an upper electrode layer 307 are laminated in this order on a silicon substrate 300. Have On the silicon substrate 300, a conductive dummy pad 301 is formed to electrically connect the lower electrode layer 304 and the electrode pad 308b. The side surface of the lower electrode layer 304 and the side surface of the first piezoelectric thin film 305a are in the same plane. The second piezoelectric thin film 305b includes an upper surface of the first piezoelectric thin film 305a, one side surface of the first piezoelectric thin film 305a, and one side surface of the lower electrode layer 304 in the same plane as the side surface. , So as to cover. The upper electrode layer 307 is led from a part of the upper surface of the piezoelectric thin film 305 to the upper surface of the silicon substrate 300 so as to cover the second piezoelectric thin film 305b, and is electrically connected to the electrode pad 308a. Yes. The silicon substrate 300 has a cavity 310, and a resonance part (that is, a configuration including the lower electrode layer 304, the first piezoelectric thin film 305a, the second piezoelectric thin film 305b, and the upper electrode layer 307) is It is arranged to lie directly over the cavity. The cavity 310 may be a hole such that the lower part of the resonance part is supported by the diaphragm of the silicon substrate 100.

つぎに、この薄膜圧電共振器30の製造工程について説明する。図7−1〜図7−7は、薄膜圧電共振器30の製造工程を、その断面図によって示した図である。図7−1〜図7−3は、図2−1〜図2−3と同じ工程である。すなわち、第1の圧電体薄膜305aの側面は、下部電極層304の側面と同じ平面内にある。例えば、ダミーパッド301上に位置する、下部電極層304の側面と第1の圧電体薄膜305aの側面は、平面303a内にある。すなわち、ダミーパッド301の表面の一部は露出している。ダミーパッド301と反対側に位置する、下部電極層304の側面と第1の圧電体薄膜305aの側面は、平面303b内にある。   Next, a manufacturing process of the thin film piezoelectric resonator 30 will be described. 7-1 to 7-7 are cross-sectional views showing the manufacturing process of the thin film piezoelectric resonator 30. FIG. FIGS. 7-1 to 7-3 are the same steps as FIGS. 2-1 to 2-3. That is, the side surface of the first piezoelectric thin film 305 a is in the same plane as the side surface of the lower electrode layer 304. For example, the side surface of the lower electrode layer 304 and the side surface of the first piezoelectric thin film 305a located on the dummy pad 301 are in the plane 303a. That is, a part of the surface of the dummy pad 301 is exposed. The side surface of the lower electrode layer 304 and the side surface of the first piezoelectric thin film 305a located on the side opposite to the dummy pad 301 are in the plane 303b.

薄膜圧電共振器30の製造工程では、第1の圧電体薄膜305aの上面と、第1の圧電体薄膜305aの側面と、下部電極層304の側面と、を覆うように、第2の圧電体薄膜305bをパターニングする(図7−4)。この結果、第2の圧電体薄膜305bの側面の一つは、シリコン基板300に接触し、第2の圧電体薄膜305bの側面の他の一つは、ダミーパッド301上に位置する。第2の圧電体薄膜305bは、第1の圧電体薄膜305aと同じ材料、例えばアルミナイトライド(AlN)の材料を用いて形成する。この第2の圧電体薄膜305bは、上部電極層307と下部電極層304との間を絶縁する機能を果たす。また、この第2の圧電体薄膜305bは、第1の圧電体薄膜305aよりも薄い。第1の圧電体薄膜305aの膜質特性を向上させるために、下層電極層304および第1の圧電体薄膜305aは、実施の形態1に説明した下層電極層104および圧電体薄膜105と同様に、同一装置内で連続成長された後に、パターニングされる。よって、第1の圧電体薄膜305aの表面の平坦性および清浄性は、下層電極層104の表面ほど良好ではない。そのため、第2の圧電体薄膜305bの膜質特性は、第1の圧電体薄膜の膜質特性よりも若干劣る。このことから、第2の圧電体薄膜305bを薄膜圧電体共振器30の共振特性に悪影響を与えない程度に薄くすることが好ましい。例えば、第1の圧電体薄膜305aの厚さを1200nmとし、第2の圧電体薄膜305bの厚さを500nmとすることができる。   In the manufacturing process of the thin film piezoelectric resonator 30, the second piezoelectric body is covered so as to cover the upper surface of the first piezoelectric thin film 305a, the side surface of the first piezoelectric thin film 305a, and the side surface of the lower electrode layer 304. The thin film 305b is patterned (FIGS. 7-4). As a result, one of the side surfaces of the second piezoelectric thin film 305b is in contact with the silicon substrate 300, and the other side surface of the second piezoelectric thin film 305b is positioned on the dummy pad 301. The second piezoelectric thin film 305b is formed using the same material as the first piezoelectric thin film 305a, for example, an aluminum nitride (AlN) material. The second piezoelectric thin film 305b functions to insulate between the upper electrode layer 307 and the lower electrode layer 304. The second piezoelectric thin film 305b is thinner than the first piezoelectric thin film 305a. In order to improve the film quality characteristics of the first piezoelectric thin film 305a, the lower electrode layer 304 and the first piezoelectric thin film 305a are similar to the lower electrode layer 104 and the piezoelectric thin film 105 described in the first embodiment. After continuous growth in the same apparatus, patterning is performed. Therefore, the flatness and cleanliness of the surface of the first piezoelectric thin film 305a are not as good as the surface of the lower electrode layer 104. Therefore, the film quality characteristic of the second piezoelectric thin film 305b is slightly inferior to the film quality characteristic of the first piezoelectric thin film. For this reason, it is preferable to make the second piezoelectric thin film 305b thin enough not to adversely affect the resonance characteristics of the thin film piezoelectric resonator 30. For example, the thickness of the first piezoelectric thin film 305a can be set to 1200 nm, and the thickness of the second piezoelectric thin film 305b can be set to 500 nm.

つぎに、周知のフォトリソグラフィ工程およびエッチング工程によって、第2の圧電体薄膜305bの上面の一部から、ダミーパッド301と反対側の位置の第2の圧電体薄膜305bの側面を覆って、シリコン基板300の表面の一部にまで至る上部電極層307を形成する(図7−5)。そして、図2−6および図2−7に示した工程と同様に、電極パッド308a、電極パッド308b、空洞310を形成する(図7−6,図7−7)。   Next, by a well-known photolithography process and etching process, the side surface of the second piezoelectric thin film 305b at a position opposite to the dummy pad 301 is covered from a part of the upper surface of the second piezoelectric thin film 305b to form silicon. An upper electrode layer 307 reaching a part of the surface of the substrate 300 is formed (FIG. 7-5). Then, similarly to the steps shown in FIGS. 2-6 and 2-7, the electrode pad 308a, the electrode pad 308b, and the cavity 310 are formed (FIGS. 7-6 and 7-7).

この実施の形態3にかかる製造方法によって得られた薄膜圧電体共振器30の特性を測定したところ、電気機械結合定数6.5%、Q値800を得ることができた。   When the characteristics of the thin film piezoelectric resonator 30 obtained by the manufacturing method according to the third embodiment were measured, an electromechanical coupling constant of 6.5% and a Q value of 800 could be obtained.

以上に説明したように、実施の形態3にかかる薄膜圧電共振器の製造方法によれば、下部電極層304と第1の圧電体薄膜305aを同一装置内で連続して形成することができるので、実施の形態1と同様に、第1の圧電体薄膜305aを得ることができる。さらに、第1の圧電体薄膜305aを覆うように第2の圧電体薄膜305bを形成し、この第2の圧電体薄膜305bを、上部電極層307と下部電極層304との間を絶縁するための絶縁膜として機能させることができる。   As described above, according to the method of manufacturing the thin film piezoelectric resonator according to the third embodiment, the lower electrode layer 304 and the first piezoelectric thin film 305a can be continuously formed in the same apparatus. As in the first embodiment, the first piezoelectric thin film 305a can be obtained. Further, a second piezoelectric thin film 305b is formed so as to cover the first piezoelectric thin film 305a, and the second piezoelectric thin film 305b is insulated between the upper electrode layer 307 and the lower electrode layer 304. It can function as an insulating film.

(実施の形態4)
実施の形態4にかかる薄膜圧電共振器は、実施の形態3にかかる薄膜圧電共振器において、第2の圧電体薄膜の側面の一つが、第1の圧電体薄膜の側面の一つと同じ平面内にあることを特徴とする。
(Embodiment 4)
The thin film piezoelectric resonator according to the fourth embodiment is the same as the thin film piezoelectric resonator according to the third embodiment, wherein one of the side surfaces of the second piezoelectric thin film is in the same plane as one of the side surfaces of the first piezoelectric thin film. It is characterized by that.

図8は、実施の形態4にかかる薄膜圧電共振器の断面図である。図8において、薄膜圧電共振器40は、シリコン基板400の上に、下部電極層404、第1の圧電体薄膜405a、第2の圧電体薄膜405b、上部電極層407がその順に積層された構造を有する。下部電極層404の側面と第1の圧電体薄膜405aの側面は同じ平面内にある。第2の圧電体薄膜405bは、第1の圧電体薄膜405aの上面と、第1の圧電体薄膜405aの側面の一つと、下部電極層404の側面の一つと、を覆うように形成される。上部電極層407は、この第2の圧電体薄膜405bを覆うように、第1の圧電体薄膜405aの上面の一部からシリコン基板400の上面まで導かれており、電極パッド408aと電気的に接続されている。シリコン基板400は、空洞410を有しており、共振部(すなわち、下部電極層404、第1の圧電体薄膜405a、第2の圧電体薄膜405b、および上部電極層407からなる構成)は、その空洞410の真上を横たわるように配置されている。なお、空洞410は、共振部の下部がシリコン基板400のダイヤフラムで支持されるように、シリコン基板400を貫通していない穴でもよい。   FIG. 8 is a cross-sectional view of the thin film piezoelectric resonator according to the fourth embodiment. In FIG. 8, a thin film piezoelectric resonator 40 has a structure in which a lower electrode layer 404, a first piezoelectric thin film 405a, a second piezoelectric thin film 405b, and an upper electrode layer 407 are laminated on a silicon substrate 400 in that order. Have The side surface of the lower electrode layer 404 and the side surface of the first piezoelectric thin film 405a are in the same plane. The second piezoelectric thin film 405b is formed so as to cover the upper surface of the first piezoelectric thin film 405a, one of the side surfaces of the first piezoelectric thin film 405a, and one of the side surfaces of the lower electrode layer 404. . The upper electrode layer 407 is guided from a part of the upper surface of the first piezoelectric thin film 405a to the upper surface of the silicon substrate 400 so as to cover the second piezoelectric thin film 405b, and is electrically connected to the electrode pad 408a. It is connected. The silicon substrate 400 has a cavity 410, and a resonance part (that is, a configuration including the lower electrode layer 404, the first piezoelectric thin film 405a, the second piezoelectric thin film 405b, and the upper electrode layer 407) is It is arranged to lie directly above the cavity 410. The cavity 410 may be a hole that does not penetrate the silicon substrate 400 so that the lower part of the resonance part is supported by the diaphragm of the silicon substrate 400.

つぎに、この薄膜圧電共振器40の製造工程について説明する。図9−1〜図9−7は、薄膜圧電共振器40の製造工程を、その断面図によって示した図である。まず、シリコン基板400の全面に、下部電極層404の材料を積層することで電極層414を形成する。その後連続的に、電極層414の全面に第1の圧電体薄膜405aの材料を積層することで圧電体層415aを形成する(図9−1)。すなわち、この工程は、図2−2に示した工程と同様の作用および効果を有する。   Next, a manufacturing process of the thin film piezoelectric resonator 40 will be described. FIGS. 9-1 to 9-7 are cross-sectional views showing the manufacturing process of the thin film piezoelectric resonator 40. FIGS. First, the electrode layer 414 is formed by laminating the material of the lower electrode layer 404 on the entire surface of the silicon substrate 400. Subsequently, the piezoelectric layer 415a is formed by laminating the material of the first piezoelectric thin film 405a on the entire surface of the electrode layer 414 (FIG. 9-1). That is, this process has the same operation and effect as the process shown in FIG.

続いて、図2−3に示した工程と同様に、下部電極層404と第1の圧電体薄膜405aをパターニングする(図9−2)。これにより、第1の圧電体薄膜405aの側面は、下部電極層404の側面と同じ平面内に位置する。例えば、下部電極層404の側面の一つと第1の圧電体薄膜405aの側面の一つは、平面403a内にあり、下部電極層404の側面の他の一つと第1の圧電体薄膜405aの側面の他の一つは、平面403b内にある。   Subsequently, similarly to the process shown in FIG. 2-3, the lower electrode layer 404 and the first piezoelectric thin film 405a are patterned (FIG. 9-2). Thereby, the side surface of the first piezoelectric thin film 405 a is positioned in the same plane as the side surface of the lower electrode layer 404. For example, one of the side surfaces of the lower electrode layer 404 and one of the side surfaces of the first piezoelectric thin film 405a are in the plane 403a, and the other one of the side surfaces of the lower electrode layer 404 and the first piezoelectric thin film 405a. The other one of the side surfaces is in the plane 403b.

続いて、第1の圧電体薄膜405aの上面と、第1の圧電体薄膜405aの側面と、下部電極層404の側面と、を覆うように、シリコン基板400の全面に、第2の圧電体薄膜405bの材料を積層することで、圧電体層415bを形成する(図9−3)。そして、周知のフォトリソグラフィ工程およびエッチング工程によって、第2の圧電体薄膜405bをパターニングする(図9−4)。このエッチング工程では、圧電体層415bのエッチングだけでなく、その下層に位置する第1の圧電体薄膜405aの一部もエッチングする。具体的には、圧電体層415b上にフォトレジストを塗布し、第2の圧電体薄膜405bの形状を示すフォトマスクを用いて露光する。露光後、現像工程を経て、圧電体層415bとその下層に位置する第1の圧電体薄膜405aの一部との両方をエッチングする。この結果、第2の圧電体薄膜405bの側面の一つと第1の圧電体薄膜405aの側面の一つとは、下部電極層404上に位置する同じ平面413a内に位置し、また、第2の圧電体薄膜405bの側面の他の一つは、シリコン基板300に接触する。すなわち、下部電極層404の一部は露出している。第2の圧電体薄膜405bの機能、材料および厚みについては、実施の形態3において説明した第2の圧電体薄膜305bと同じである。特に、この実施の形態4にかかる薄膜圧電共振器40の製造工程では、下部電極層404の一部を露出させることができるので、図1,図5,図6で示したようなダミーパッドを必要としない。   Subsequently, the second piezoelectric body is formed on the entire surface of the silicon substrate 400 so as to cover the upper surface of the first piezoelectric thin film 405a, the side surface of the first piezoelectric thin film 405a, and the side surface of the lower electrode layer 404. By laminating the material of the thin film 405b, the piezoelectric layer 415b is formed (FIG. 9-3). Then, the second piezoelectric thin film 405b is patterned by a known photolithography process and etching process (FIGS. 9-4). In this etching step, not only the etching of the piezoelectric layer 415b but also a part of the first piezoelectric thin film 405a located in the lower layer is etched. Specifically, a photoresist is applied onto the piezoelectric layer 415b, and exposure is performed using a photomask showing the shape of the second piezoelectric thin film 405b. After the exposure, a development process is performed to etch both the piezoelectric layer 415b and a portion of the first piezoelectric thin film 405a located therebelow. As a result, one of the side surfaces of the second piezoelectric thin film 405b and one of the side surfaces of the first piezoelectric thin film 405a are located in the same plane 413a located on the lower electrode layer 404, and the second The other side surface of the piezoelectric thin film 405b is in contact with the silicon substrate 300. That is, a part of the lower electrode layer 404 is exposed. The function, material, and thickness of the second piezoelectric thin film 405b are the same as those of the second piezoelectric thin film 305b described in the third embodiment. In particular, in the manufacturing process of the thin film piezoelectric resonator 40 according to the fourth embodiment, since a part of the lower electrode layer 404 can be exposed, a dummy pad as shown in FIGS. do not need.

そして、図7−5〜図7−7に示した工程と同様に、上部電極層407、電極パッド408a、電極パッド408b、空洞410を形成する(図9−5〜図9−7)。但し、電極パッド408bの一部は、図9−4に示した工程において露出した下部電極層404上に形成される。   Then, similarly to the steps shown in FIGS. 7-5 to 7-7, the upper electrode layer 407, the electrode pad 408a, the electrode pad 408b, and the cavity 410 are formed (FIGS. 9-5 to 9-7). However, a part of the electrode pad 408b is formed on the lower electrode layer 404 exposed in the process shown in FIG. 9-4.

以上に説明したように、実施の形態4にかかる薄膜圧電共振器の製造方法によれば、下部電極層404と第1の圧電体薄膜405aを同一装置内で連続して形成することができるので、実施の形態1と同様に、良好な膜質特性を有する第1の圧電体薄膜405aを得ることができる。さらに、第1の圧電体薄膜405aを覆う第2の圧電体薄膜405bを形成する際に、第1の圧電体薄膜405aの一部をもエッチングするので、下部電極層404の一部を露出させることができる。この結果、第2の圧電体薄膜405bを、上部電極層407と下部電極層404との間を絶縁するための絶縁膜として機能させることができるとともに、図1,図5,図6で示したようなダミーパッドを形成する工程が不要となる。   As described above, according to the method for manufacturing a thin film piezoelectric resonator according to the fourth embodiment, the lower electrode layer 404 and the first piezoelectric thin film 405a can be continuously formed in the same apparatus. As in the first embodiment, the first piezoelectric thin film 405a having good film quality characteristics can be obtained. Further, when the second piezoelectric thin film 405b covering the first piezoelectric thin film 405a is formed, a part of the first piezoelectric thin film 405a is also etched, so that a part of the lower electrode layer 404 is exposed. be able to. As a result, the second piezoelectric thin film 405b can function as an insulating film for insulating between the upper electrode layer 407 and the lower electrode layer 404, and is shown in FIGS. A process of forming such a dummy pad is not necessary.

本発明にかかる薄膜圧電共振器は、共振部に特徴を有するものであるため、その共振部の直下に位置する空洞は、周知の方法で形成することができる。図1,図5,図6,図8では、選択エッチングにより形成された、縦断面が矩形の空洞を示したが、異方性のウェットエッチングによって形成される斜面を有する空洞であってもよい。他にも、例えば、図10に示す薄膜圧電共振器50に示すように、図1に示した薄膜圧電共振器10のシリコン基板100に代えて、表面に形成された空洞510を有するシリコン基板510を用いることもできる。この空洞510は、基板の表面に形成した窪みに犠牲層と呼ばれる一時的な層を形成し、その犠牲層上に共振部を形成した後、選択的なウェットエッチングによってその犠牲層を除去することで得られる。   Since the thin film piezoelectric resonator according to the present invention is characterized by the resonance part, the cavity located immediately below the resonance part can be formed by a known method. 1, 5, 6, and 8, a cavity having a rectangular longitudinal cross section formed by selective etching is shown. However, a cavity having a slope formed by anisotropic wet etching may be used. . In addition, for example, as shown in a thin film piezoelectric resonator 50 shown in FIG. 10, a silicon substrate 510 having a cavity 510 formed on the surface instead of the silicon substrate 100 of the thin film piezoelectric resonator 10 shown in FIG. 1. Can also be used. The cavity 510 is formed by forming a temporary layer called a sacrificial layer in a recess formed on the surface of the substrate, forming a resonance part on the sacrificial layer, and then removing the sacrificial layer by selective wet etching. It is obtained with.

また、本発明にかかる薄膜圧電共振器は、例えば、高周波フィルタや高周波発振器として利用することができる。図11は、本発明にかかる薄膜圧電共振器を用いた高周波フィルタの等価回路図である。図11に示すように、高周波フィルタは、薄膜圧電共振器60a,60bを直列に接続し、薄膜圧電共振器60cを並列に接続したラダー型の構成により実現することができる。例えば、薄膜圧電共振器60a,60bの中心周波数と薄膜圧電共振器60cの中心周波数とをわずかにずらし、薄膜圧電共振器60a,60bの共振周波数と薄膜圧電共振器60cの反共振周波数とを一致させることで、帯域通過フィルタを実現することができる。   The thin film piezoelectric resonator according to the present invention can be used as, for example, a high frequency filter or a high frequency oscillator. FIG. 11 is an equivalent circuit diagram of a high frequency filter using the thin film piezoelectric resonator according to the present invention. As shown in FIG. 11, the high-frequency filter can be realized by a ladder type configuration in which the thin film piezoelectric resonators 60a and 60b are connected in series and the thin film piezoelectric resonator 60c is connected in parallel. For example, the center frequency of the thin film piezoelectric resonators 60a and 60b and the center frequency of the thin film piezoelectric resonator 60c are slightly shifted so that the resonance frequency of the thin film piezoelectric resonators 60a and 60b and the antiresonance frequency of the thin film piezoelectric resonator 60c are the same. By doing so, a bandpass filter can be realized.

図12は、本発明にかかる薄膜圧電共振器を用いた高周波発振器の等価回路図である。図12に示すように、高周波発振器は、薄膜圧電共振器80、帰還抵抗R1、ダンピング抵抗R2、負荷容量C1,C2、CMOSインバータ増幅器70によって実現することができる。特に、この高周波発振器は、移動通信機器に使用する電圧制御発振器として有用である。   FIG. 12 is an equivalent circuit diagram of a high-frequency oscillator using the thin film piezoelectric resonator according to the present invention. As shown in FIG. 12, the high-frequency oscillator can be realized by a thin film piezoelectric resonator 80, a feedback resistor R1, a damping resistor R2, load capacitors C1 and C2, and a CMOS inverter amplifier 70. In particular, this high-frequency oscillator is useful as a voltage-controlled oscillator used for mobile communication equipment.

また、本発明にかかる薄膜圧電共振器は、周知の薄膜圧電共振器の有する利点のすべてを享受することができる。例えば、薄膜圧電共振器は、その共振部が半導体基板上に形成されるため、トランジスタやICなどの他の半導体回路とともに同一の半導体基板上に集積することができる。   Moreover, the thin film piezoelectric resonator according to the present invention can enjoy all the advantages of the known thin film piezoelectric resonator. For example, the thin film piezoelectric resonator can be integrated on the same semiconductor substrate together with other semiconductor circuits such as transistors and ICs because the resonance part is formed on the semiconductor substrate.

以上のように、本発明にかかる薄膜圧電共振器の製造方法は、小型の高周波フィルタや高周波発振器を提供するのに有用であり、特に、設計どおりの良好な共振特性を得るのに適している。   As described above, the method for manufacturing a thin film piezoelectric resonator according to the present invention is useful for providing a small high-frequency filter and a high-frequency oscillator, and is particularly suitable for obtaining good resonance characteristics as designed. .

実施の形態1にかかる薄膜圧電共振器の断面図である。1 is a cross-sectional view of a thin film piezoelectric resonator according to a first embodiment. 実施の形態1にかかる薄膜圧電共振器の製造工程のうち、ダミーパッドを形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming a dummy pad among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 1, with the sectional drawing. 実施の形態1にかかる薄膜圧電共振器の製造工程のうち、電極層と圧電体層を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming an electrode layer and a piezoelectric material layer among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 1, with the sectional drawing. 実施の形態1にかかる薄膜圧電共振器の製造工程のうち、下部電極層と圧電体薄膜を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming a lower electrode layer and a piezoelectric thin film among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 1, with the sectional drawing. 実施の形態1にかかる薄膜圧電共振器の製造工程のうち、絶縁膜を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming an insulating film among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 1, with the sectional drawing. 実施の形態1にかかる薄膜圧電共振器の製造工程のうち、上部電極層を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming an upper electrode layer among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 1, with the sectional drawing. 実施の形態1にかかる薄膜圧電共振器の製造工程のうち、電極パッドを形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming an electrode pad among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 1, with the sectional drawing. 実施の形態1にかかる薄膜圧電共振器の製造工程のうち、空洞を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming a cavity among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 1, with the sectional drawing. 実施の形態1にかかる製造方法によって得られた圧電体薄膜のロッキングカーブを示すグラフである。3 is a graph showing a rocking curve of a piezoelectric thin film obtained by the manufacturing method according to the first embodiment. 実施の形態1にかかる製造方法によって得られた圧電体薄膜の電気機械結合係数を示すグラフである。3 is a graph showing an electromechanical coupling coefficient of a piezoelectric thin film obtained by the manufacturing method according to the first exemplary embodiment. 実施の形態2にかかる薄膜圧電共振器の断面図である。FIG. 3 is a cross-sectional view of a thin film piezoelectric resonator according to a second embodiment. 実施の形態3にかかる薄膜圧電共振器の断面図である。6 is a cross-sectional view of a thin film piezoelectric resonator according to a third embodiment. FIG. 実施の形態3にかかる薄膜圧電共振器の製造工程のうち、ダミーパッドを形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming a dummy pad among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 3, with the sectional drawing. 実施の形態3にかかる薄膜圧電共振器の製造工程のうち、電極層と圧電体層を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming an electrode layer and a piezoelectric body layer among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 3, with the sectional drawing. 実施の形態3にかかる薄膜圧電共振器の製造工程のうち、下部電極層と第1の圧電体薄膜を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming a lower electrode layer and a 1st piezoelectric thin film among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 3, with the sectional drawing. 実施の形態3にかかる薄膜圧電共振器の製造工程のうち、第2の圧電体薄膜を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming the 2nd piezoelectric material thin film among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 3, with the sectional drawing. 実施の形態3にかかる薄膜圧電共振器の製造工程のうち、上部電極層を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming an upper electrode layer among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 3, with the sectional drawing. 実施の形態3にかかる薄膜圧電共振器の製造工程のうち、電極パッドを形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming an electrode pad among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 3, with the sectional drawing. 実施の形態3にかかる薄膜圧電共振器の製造工程のうち、空洞を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming a cavity among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 3, with the sectional drawing. 実施の形態4にかかる薄膜圧電共振器の断面図である。6 is a cross-sectional view of a thin film piezoelectric resonator according to a fourth embodiment. FIG. 実施の形態4にかかる薄膜圧電共振器の製造工程のうち、電極層と圧電体層を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming an electrode layer and a piezoelectric body layer among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 4, with the sectional drawing. 実施の形態4にかかる薄膜圧電共振器の製造工程のうち、下部電極層と第1の圧電体薄膜を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming a lower electrode layer and a 1st piezoelectric material thin film among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 4, with the sectional drawing. 実施の形態4にかかる薄膜圧電共振器の製造工程のうち、別の電極層を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming another electrode layer among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 4, with the sectional drawing. 実施の形態4にかかる薄膜圧電共振器の製造工程のうち、第2の圧電体薄膜を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming the 2nd piezoelectric material thin film among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 4, with the sectional drawing. 実施の形態4にかかる薄膜圧電共振器の製造工程のうち、上部電極層を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming an upper electrode layer among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 4, with the sectional drawing. 実施の形態4にかかる薄膜圧電共振器の製造工程のうち、電極パッドを形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming an electrode pad among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 4, with the sectional drawing. 実施の形態4にかかる薄膜圧電共振器の製造工程のうち、空洞を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming a cavity among the manufacturing processes of the thin film piezoelectric resonator concerning Embodiment 4, with the sectional drawing. 実施の形態1にかかる薄膜圧電共振器の変形例の断面図である。6 is a cross-sectional view of a modification of the thin film piezoelectric resonator according to the first embodiment. FIG. 本発明にかかる薄膜圧電共振器を用いた高周波フィルタの等価回路図である。1 is an equivalent circuit diagram of a high-frequency filter using a thin film piezoelectric resonator according to the present invention. 本発明にかかる薄膜圧電共振器を用いた高周波発振器の等価回路図である。1 is an equivalent circuit diagram of a high frequency oscillator using a thin film piezoelectric resonator according to the present invention. 従来の薄膜圧電共振器の製造工程のうち、下部電極層を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming a lower electrode layer among the manufacturing processes of the conventional thin film piezoelectric resonator with the sectional drawing. 従来の薄膜圧電共振器の製造工程のうち、圧電体層を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming a piezoelectric layer among the manufacturing processes of the conventional thin film piezoelectric resonator with the sectional drawing. 従来の薄膜圧電共振器の製造工程のうち、圧電体薄膜を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming a piezoelectric thin film among the manufacturing processes of the conventional thin film piezoelectric resonator with the sectional drawing. 従来の薄膜圧電共振器の製造工程のうち、上部電極層、電極パッド、および空洞を形成する工程を、その断面図によって示した図である。It is the figure which showed the process of forming an upper electrode layer, an electrode pad, and a cavity among the manufacturing processes of the conventional thin film piezoelectric resonator with the sectional drawing.

符号の説明Explanation of symbols

10,20,30,40,50,60a,60b,60c,80 薄膜圧電共振器
70 CMOSインバータ増幅器
100,200,300,400,500,800 シリコン基板
101 ダミーパッド
103 薄膜絶縁層
104,204,304,404,804 下部電極層
105,205,805 圧電体薄膜
114,314,414 電極層
115,315,415a,415b 圧電体層
305a,405a 第1の圧電体薄膜
305b,405b 第2の圧電体薄膜
107,207,307,407,807 上部電極層
110,210,310,410,510,810 空洞
108a,108b,208a,208b,308a,308b,408a,408b,808a,808b 電極パッド
R1 帰還抵抗
R2 ダンピング抵抗
C1,C2 負荷容量
10, 20, 30, 40, 50, 60a, 60b, 60c, 80 Thin film piezoelectric resonator 70 CMOS inverter amplifier 100, 200, 300, 400, 500, 800 Silicon substrate 101 Dummy pad 103 Thin film insulating layer 104, 204, 304 , 404, 804 Lower electrode layer 105, 205, 805 Piezoelectric thin film 114, 314, 414 Electrode layer 115, 315, 415a, 415b Piezoelectric layer 305a, 405a First piezoelectric thin film 305b, 405b Second piezoelectric thin film 107, 207, 307, 407, 807 Upper electrode layer 110, 210, 310, 410, 510, 810 Cavity 108a, 108b, 208a, 208b, 308a, 308b, 408a, 408b, 808a, 808b Electrode pad R1 Feedback resistance R2 Damping resistance C1, C2 load capacity

Claims (5)

基板上に、電極材料を積層する電極材料積層工程と、
積層された前記電極材料上に圧電体材料を積層する圧電体材料積層工程と、
積層された前記電極材料と前記圧電体材料との両方を同一のマスクを用いてエッチングすることにより、下部電極層と圧電体薄膜を形成するエッチング工程と、
前記圧電体薄膜の上面の一部と、前記圧電体薄膜の側面の一つと、該側面と同じ平面内の前記下部電極層の側面の一つと、を覆うように絶縁膜を形成する絶縁膜形成工程と、
前記圧電体薄膜の上面の他の一部と前記絶縁膜上とに上部電極層を形成する上部電極層形成工程と、
前記下部電極層の真下に空洞を形成する空洞形成工程と、
を含むことを特徴とする薄膜圧電共振器の製造方法。
An electrode material laminating step of laminating an electrode material on a substrate;
A piezoelectric material laminating step of laminating a piezoelectric material on the laminated electrode material;
An etching process for forming a lower electrode layer and a piezoelectric thin film by etching both the laminated electrode material and the piezoelectric material using the same mask;
Forming an insulating film so as to cover a part of the upper surface of the piezoelectric thin film, one of the side surfaces of the piezoelectric thin film, and one of the side surfaces of the lower electrode layer in the same plane as the side surface Process,
An upper electrode layer forming step of forming an upper electrode layer on the other part of the upper surface of the piezoelectric thin film and the insulating film;
Forming a cavity directly below the lower electrode layer; and
A method of manufacturing a thin film piezoelectric resonator, comprising:
前記絶縁膜のうちの前記圧電体薄膜の上面に形成された部分を除去する絶縁膜除去工程を含むことを特徴とする請求項1に記載の薄膜圧電共振器の製造方法。   2. The method of manufacturing a thin film piezoelectric resonator according to claim 1, further comprising an insulating film removing step of removing a portion of the insulating film formed on the upper surface of the piezoelectric thin film. 基板上に、電極材料を積層する電極材料積層工程と、
積層された前記電極材料上に圧電体材料を積層する圧電体材料積層工程と、
積層された前記電極材料と前記圧電体材料との両方を同一のマスクを用いてエッチングすることにより、下部電極層と第1の圧電体薄膜を形成するエッチング工程と、
前記第1の圧電体薄膜の上面と、前記第1の圧電体薄膜の側面と、該側面と同じ平面内の前記下部電極層の側面と、を覆うように、前記圧電体材料と同一の材料を用いて第2の圧電体薄膜を形成する圧電体薄膜形成工程と、
前記第2の圧電体薄膜の上面の一部に上部電極層を形成する上部電極層形成工程と、
前記下部電極層の真下に空洞を形成する空洞形成工程と、
を含むことを特徴とする薄膜圧電共振器の製造方法。
An electrode material laminating step of laminating an electrode material on a substrate;
A piezoelectric material laminating step of laminating a piezoelectric material on the laminated electrode material;
An etching step of forming the lower electrode layer and the first piezoelectric thin film by etching both of the laminated electrode material and the piezoelectric material using the same mask;
The same material as the piezoelectric material so as to cover the upper surface of the first piezoelectric thin film, the side surface of the first piezoelectric thin film, and the side surface of the lower electrode layer in the same plane as the side surface A piezoelectric thin film forming step of forming a second piezoelectric thin film using
An upper electrode layer forming step of forming an upper electrode layer on a part of the upper surface of the second piezoelectric thin film;
Forming a cavity directly below the lower electrode layer; and
A method of manufacturing a thin film piezoelectric resonator, comprising:
基板上に、電極材料を積層する電極材料積層工程と、
積層された前記電極材料上に圧電体材料を積層する第1の圧電体材料積層工程と、
積層された前記電極材料と前記圧電体材料との両方を同一のマスクを用いてエッチングすることにより、下部電極層と第1の圧電体薄膜を形成する第1のエッチング工程と、
前記第1の圧電体薄膜の上面と、前記第1の圧電体薄膜の側面の一つと、該側面と同じ平面内の前記下部電極層の側面の一つと、を覆うように、前記圧電体材料と同一の材料を積層する第2の圧電体材料積層工程と、
前記第2の圧電体材料積層工程によって積層された前記圧電体材料と前記第1の圧電体薄膜の一部との両方を同一のマスクを用いて、前記下部電極層の一部が露出するようにエッチングすることによって、第2の圧電体薄膜を形成する第2のエッチング工程と、
前記第2の圧電体薄膜の上面と、前記第2の圧電体薄膜の側面の一つに、上部電極層を形成する上部電極層形成工程と、
前記下部電極層の真下に空洞を形成する空洞形成工程と、
を含むことを特徴とする薄膜圧電共振器の製造方法。
An electrode material laminating step of laminating an electrode material on a substrate;
A first piezoelectric material laminating step of laminating a piezoelectric material on the laminated electrode material;
A first etching step of forming a lower electrode layer and a first piezoelectric thin film by etching both the stacked electrode material and the piezoelectric material using the same mask;
The piezoelectric material so as to cover the upper surface of the first piezoelectric thin film, one of the side surfaces of the first piezoelectric thin film, and one of the side surfaces of the lower electrode layer in the same plane as the side surface A second piezoelectric material laminating step of laminating the same material as
A part of the lower electrode layer is exposed by using the same mask for both the piezoelectric material laminated in the second piezoelectric material laminating step and a part of the first piezoelectric thin film. A second etching step of forming a second piezoelectric thin film by etching
An upper electrode layer forming step of forming an upper electrode layer on the upper surface of the second piezoelectric thin film and one of the side surfaces of the second piezoelectric thin film;
Forming a cavity directly below the lower electrode layer; and
A method of manufacturing a thin film piezoelectric resonator, comprising:
前記基板上に導電層を形成する導電層形成工程を含み、
前記下部電極層の一部は、前記導電層の上面の一部に形成されることを特徴とする請求項1〜4のいずれか一つに記載の薄膜圧電共振器の製造方法。
A conductive layer forming step of forming a conductive layer on the substrate;
5. The method of manufacturing a thin film piezoelectric resonator according to claim 1, wherein a part of the lower electrode layer is formed on a part of an upper surface of the conductive layer.
JP2008155725A 2008-06-13 2008-06-13 Method of manufacturing thin film piezoelectric resonator Abandoned JP2008236795A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008155725A JP2008236795A (en) 2008-06-13 2008-06-13 Method of manufacturing thin film piezoelectric resonator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008155725A JP2008236795A (en) 2008-06-13 2008-06-13 Method of manufacturing thin film piezoelectric resonator

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004136135A Division JP4280198B2 (en) 2004-04-30 2004-04-30 Thin film piezoelectric resonator

Publications (1)

Publication Number Publication Date
JP2008236795A true JP2008236795A (en) 2008-10-02

Family

ID=39908929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155725A Abandoned JP2008236795A (en) 2008-06-13 2008-06-13 Method of manufacturing thin film piezoelectric resonator

Country Status (1)

Country Link
JP (1) JP2008236795A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038658A (en) * 2011-08-09 2013-02-21 Taiyo Yuden Co Ltd Elastic wave device
US8648671B2 (en) 2010-09-01 2014-02-11 Samsung Electronics Co., Ltd. Bulk acoustic wave resonator structure, a manufacturing method thereof, and a duplexer using the same
US10263598B2 (en) 2014-12-08 2019-04-16 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method of manufacturing the same
JP2022507211A (en) * 2019-04-04 2022-01-18 中芯集成電路(寧波)有限公司上海分公司 Bulk acoustic wave resonator and its manufacturing method, filter, radio frequency communication system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648671B2 (en) 2010-09-01 2014-02-11 Samsung Electronics Co., Ltd. Bulk acoustic wave resonator structure, a manufacturing method thereof, and a duplexer using the same
JP2013038658A (en) * 2011-08-09 2013-02-21 Taiyo Yuden Co Ltd Elastic wave device
US9184725B2 (en) 2011-08-09 2015-11-10 Taiyo Yuden Co., Ltd. Acoustic wave device
US10263598B2 (en) 2014-12-08 2019-04-16 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method of manufacturing the same
JP2022507211A (en) * 2019-04-04 2022-01-18 中芯集成電路(寧波)有限公司上海分公司 Bulk acoustic wave resonator and its manufacturing method, filter, radio frequency communication system
JP7199757B2 (en) 2019-04-04 2023-01-06 中芯集成電路(寧波)有限公司上海分公司 Bulk acoustic wave resonator, manufacturing method thereof, filter, radio frequency communication system

Similar Documents

Publication Publication Date Title
JP4280198B2 (en) Thin film piezoelectric resonator
JP4838292B2 (en) Multi-resonator bulk acoustic wave filter solidly mounted with patterned acoustic mirrors
JP2008066792A (en) Piezoelectric thin-film resonator and piezoelectric filter device
US7321183B2 (en) Film bulk acoustic resonator and method for manufacturing the same
JP4426748B2 (en) Bulk acoustic wave filter having different center frequencies on a single substrate and method for providing the same
US7649304B2 (en) Piezoelectric resonator and piezoelectric filter
JP5136134B2 (en) BANDPASS FILTER DEVICE, ITS MANUFACTURING METHOD, TELEVISION TUNER, AND TELEVISION RECEIVER
JP4688070B2 (en) Piezoelectric thin film resonator, piezoelectric thin film device, and manufacturing method thereof
US7977850B2 (en) Bulk acoustic wave device with a semiconductor layer
JP2008172713A (en) Piezoelectric thin film resonator, piezoelectric thin film resonator filter, and its manufacturing method
JP2008211394A (en) Resonator
JP2004515149A (en) Improvements in or related to filters
JP2006196871A (en) Thin-film capacitor, variable capacitor, and electronic component
US8925163B2 (en) Method of manufacturing laterally coupled BAW thin films
JP2008301453A (en) Thin film piezoelectric resonator, and filter circuit using the same
JP2008048040A (en) Piezoelectric thin-film resonator and its manufacturing method
TWI305977B (en)
JP2008236795A (en) Method of manufacturing thin film piezoelectric resonator
EP1471636A1 (en) Film bulk acoustic resonator having an air gap and a method for manufacturing the same
JP2009290369A (en) Baw resonance device
WO2010004534A1 (en) Bulk acoustic wave resonator using acoustic reflector layers as inductive or capacitive circuit element
JP3846406B2 (en) Electronic component, manufacturing method thereof, filter and duplexer using the same, and electronic communication device
JP4997961B2 (en) Integrated duplexer
CN103825574B (en) Acoustic wave device and its manufacture method
JP3898638B2 (en) Capacitance variable thin film capacitors and high frequency components

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20100216