JP2008236174A - Dc cut circuit - Google Patents

Dc cut circuit Download PDF

Info

Publication number
JP2008236174A
JP2008236174A JP2007070774A JP2007070774A JP2008236174A JP 2008236174 A JP2008236174 A JP 2008236174A JP 2007070774 A JP2007070774 A JP 2007070774A JP 2007070774 A JP2007070774 A JP 2007070774A JP 2008236174 A JP2008236174 A JP 2008236174A
Authority
JP
Japan
Prior art keywords
input
output
dielectric substrate
cut circuit
stripline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007070774A
Other languages
Japanese (ja)
Inventor
Kazutaka Mukoyama
和孝 向山
Kaoru Sudo
薫 須藤
Shigeru Tago
茂 多胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007070774A priority Critical patent/JP2008236174A/en
Publication of JP2008236174A publication Critical patent/JP2008236174A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC cut circuit which can surely cut a direct current, can be used in a microwave band and a millimeter-wave band and can be manufactured, in a simple structure and at low cost. <P>SOLUTION: The DC cut circuit 1 is provided with a dielectric substrate 2, an input stripline 3, an output stripline 4, a resonator electrode 5 and a ground electrode 6. The input and output striplines 3 and 4 are formed on the surface 20 of the dielectric substrate 2, while their opened end parts 32 and 42 are located at a central part. The opened end parts 32 and 42 of the input and output striplines 3 and 4 are a prescribed distance separated from each other, face each other and have a gap G between the opened end parts 32 and 42. The resonator electrode 5 is set to a length that is about 1/2 the wavelength of the dielectric substrate 2 and is formed in the dielectric substrate 2 so as to face the gap G. The resonator electrode 5 also is formed, in such a manner that both opened end parts 51 and 52 overlap the opened end parts 32 and 42. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、高周波増幅器等の高周波回路に適用するDCカット回路に関するものである。   The present invention relates to a DC cut circuit applied to a high frequency circuit such as a high frequency amplifier.

移動体通信機の増幅器等においては、直流バイアス等のDC(直流)成分を、入出力信号からカットして、帯域内の高周波成分のみを取り出すDCカット回路が用いられている。
この種のDCカット回路としては、例えば、、特許文献1や特許文献2に開示されているように、入力ストリップラインと出力ストリップラインを同一平面上に平行に並べたり、又は、共振器電極を入力ストリップラインと出力ストリップラインの間に平行に並べた構成を採り、信号を入力ストリップラインから入力して、帯域内信号を出力ストリップラインから取り出すようにしたものがある。
また、例えば、特許文献3や特許文献4に開示されている技術のように、入力ストリップラインと出力ストリップラインとを、同一平面上に長さ方向に所定間隙を持たせて並べ、共振器電極をこれら入力ストリップラインと出力ストリップラインとの間隙の下側又は上側に配すると共に、入力ストリップライン,出力ストリップライン及び共振器電極を、複数の接地導体によって上下から挟んで遮蔽したトリプレート構造のものもある。
In an amplifier or the like of a mobile communication device, a DC cut circuit that cuts a DC (direct current) component such as a direct current bias from an input / output signal and extracts only a high frequency component within a band is used.
As this type of DC cut circuit, for example, as disclosed in Patent Document 1 and Patent Document 2, input strip lines and output strip lines are arranged in parallel on the same plane, or resonator electrodes are arranged. There is a configuration in which an input stripline and an output stripline are arranged in parallel so that a signal is input from the input stripline and an in-band signal is extracted from the output stripline.
Further, for example, as in the techniques disclosed in Patent Document 3 and Patent Document 4, the input strip line and the output strip line are arranged with a predetermined gap in the length direction on the same plane, and the resonator electrode Are arranged below or above the gap between the input stripline and the output stripline, and the input stripline, the output stripline and the resonator electrode are shielded from above and below by a plurality of ground conductors. There are also things.

特開昭62−263701号公報JP 62-263701 A 特開平05−083007号公報JP 05-083007 A 特開平10−224108号公報JP-A-10-224108 特開平05−152804号公報JP 05-152804 A

しかし、上記した従来の技術では、次のような問題がある。
特許文献1や特許文献2に開示に技術は、ストリップライン同士やストリップラインと共振器電極とを並べた簡単な構成である。このようなDCカット回路において、共振周波数を高くするには、ストリップライン同士やストリップラインと共振器電極との対向面積を大きくすると共に間隙を狭くすることによって、容量値を大きくする必要がある。しかしながら、このDCカット回路では、ストリップラインや共振器電極が横並びであるので、対向する面積が小さく、そのため、容量値を大きくするには、間隙を狭くしなければならない。したがって、マイクロ波帯やミリ波帯で使用することができるようにするには、高精度な微細電極配線プロセスを用いて、極めて狭い間隙を形成しなければならない。このため、製造コストが高くつくという問題がある。
これに対して、特許文献3や特許文献4に開示に技術では、共振器電極を入力ストリップラインと出力ストリップラインとの間隙の下側又は上側に配する構成であるので、ストリップラインと共振器電極との対向面積を大きくすることができる。このため、これらの間隙を極端に狭くしなくとも、所望の大きさの容量値を得ることができ、マイクロ波帯やミリ波帯での使用が可能である。しかしながら、入力ストリップライン,出力ストリップライン及び共振器電極を、複数の接地導体によって上下から挟んで遮蔽したトリプレート構造であるので、構造的に複雑であり、多数の製造工程が必要となり、その分製造コストが高くつくという問題がある。
However, the conventional techniques described above have the following problems.
The technology disclosed in Patent Document 1 and Patent Document 2 has a simple configuration in which strip lines are arranged or strip lines and resonator electrodes are arranged. In such a DC cut circuit, in order to increase the resonance frequency, it is necessary to increase the capacitance value by increasing the opposing area between the strip lines or between the strip line and the resonator electrode and by narrowing the gap. However, in this DC cut circuit, since the strip lines and the resonator electrodes are arranged side by side, the facing area is small, and therefore the gap must be narrowed in order to increase the capacitance value. Therefore, in order to be able to use in the microwave band and the millimeter wave band, it is necessary to form a very narrow gap by using a highly accurate fine electrode wiring process. For this reason, there exists a problem that manufacturing cost is expensive.
On the other hand, in the techniques disclosed in Patent Document 3 and Patent Document 4, since the resonator electrode is arranged below or above the gap between the input stripline and the output stripline, the stripline and resonator The area facing the electrode can be increased. For this reason, even if these gaps are not extremely narrowed, a capacitance value having a desired size can be obtained and can be used in the microwave band and the millimeter wave band. However, since it has a triplate structure in which the input stripline, the output stripline, and the resonator electrode are shielded by sandwiching them from above and below by a plurality of ground conductors, it is structurally complicated and requires many manufacturing steps. There is a problem that the manufacturing cost is high.

この発明は、上述した課題を解決するためになされたもので、直流を確実にカットすることができると共にマイクロ波帯やミリ波帯において使用することができ、しかも、簡単な構造で且つ低コストな製造が可能なDCカット回路を提供することを目的とする。   The present invention has been made in order to solve the above-described problems, and can directly cut a direct current and can be used in a microwave band and a millimeter wave band, and has a simple structure and low cost. An object of the present invention is to provide a DC cut circuit that can be manufactured easily.

上記課題を解決するために、請求項1の発明に係るDCカット回路は、誘電体基板と、信号入力端部とは逆側の端部を開放端部として誘電体基板の表面に位置する入力ストリップラインと、信号出力端部とは逆側の端部を開放端部とし、開放端部を入力ストリップラインの開放端部に対向させた状態で、誘電体基板の表面に位置する出力ストリップラインと、誘電体基板の内部に位置し、誘電体基板の裏面側から見て、一方の開放端部が入力ストリップラインの開放端部と重なると共に他方の開放端部が出力ストリップラインの開放端部と重なる状態で、入力ストリップラインの開放端部と出力ストリップラインの開放端部との間隙に所定間隔をもって対向し、共振周波数における誘電体基板内の波長の約2分の1の長さを有した共振器電極とを備える構成とした。
かかる構成により、所定周波数の信号を入力ストリップラインから入力すると、信号が入力ストリップラインの開放端部から共振器電極に伝わり、信号の周波数が帯域内周波数の場合に、共振器電極が共振する。そして、この共振周波数の信号が開放端部から出力ストリップラインに出力される。したがって、直流の信号が入力ストリップラインに入力されても、共振器電極が共振せず、この直流信号はカットされる。また、共振器電極で共振する信号の帯域は、共振器電極の一方の開放端部と入力ストリップラインの開放端部との重なり面積及び他方の開放端部と出力ストリップラインの開放端部との重なり面積に応じて変化する。さらに、共振器電極と入力及び出力ストリップラインとの間隔を狭くすることで、共振器電極の両端部と入力及び出力ストリップラインの開放端部との間の電磁気的結合を強めることができる。
In order to solve the above-described problem, a DC cut circuit according to the invention of claim 1 is an input that is located on the surface of the dielectric substrate with the dielectric substrate and an end opposite to the signal input end as an open end. An output strip line located on the surface of the dielectric substrate with the end opposite to the strip line and the signal output end being an open end and the open end being opposed to the open end of the input strip line Is located inside the dielectric substrate, and when viewed from the back side of the dielectric substrate, one open end overlaps with the open end of the input strip line and the other open end is the open end of the output strip line. With a predetermined distance to the gap between the open end of the input strip line and the open end of the output strip line, and has a length of about one half of the wavelength in the dielectric substrate at the resonance frequency. Resonator electrode It was configured to include the.
With this configuration, when a signal having a predetermined frequency is input from the input stripline, the signal is transmitted from the open end of the input stripline to the resonator electrode, and the resonator electrode resonates when the signal frequency is an in-band frequency. And the signal of this resonance frequency is output to an output strip line from an open end. Therefore, even if a DC signal is input to the input strip line, the resonator electrode does not resonate, and this DC signal is cut. The band of the signal that resonates at the resonator electrode is determined by the overlapping area between one open end of the resonator electrode and the open end of the input strip line, and between the open end of the other and the open end of the output strip line. It changes according to the overlapping area. Further, by reducing the distance between the resonator electrode and the input and output strip lines, the electromagnetic coupling between the both ends of the resonator electrode and the open ends of the input and output strip lines can be strengthened.

請求項2の発明は、請求項1に記載のDCカット回路において、グランド電極を、誘電体基板の裏面に設けて、入力ストリップライン及び出力ストリップラインをマイクロストリップラインとした構成とする。   According to a second aspect of the present invention, in the DC cut circuit according to the first aspect, the ground electrode is provided on the back surface of the dielectric substrate, and the input strip line and the output strip line are microstrip lines.

請求項3の発明は、請求項1又は請求項2に記載のDCカット回路において、グランド電極を、入力ストリップライン及び出力ストリップラインの両側にそれぞれ設けて、これら入力ストリップライン及び出力ストリップラインとグランド電極とで、コプレーナラインを構成した。   According to a third aspect of the present invention, in the DC cut circuit according to the first or second aspect, ground electrodes are provided on both sides of the input stripline and the output stripline, respectively, and the input stripline, the output stripline, and the ground are provided. A coplanar line was constructed with the electrodes.

請求項4の発明は、請求項1ないし請求項3のいずれかに記載のDCカット回路において、入力ストリップラインと出力ストリップラインとの間隙を広げ、誘電体基板の表面であって間隙内に、1以上の中間ストリップラインを離散的に並べ、入力ストリップラインと中間ストリップラインとの間隙、隣り合う中間ストリップライン間の間隙、及び中間ストリップラインと出力ストリップラインとの間隙にそれぞれ対向するように、複数の共振器電極を誘電体基板内に配することで、DCカット部を多段構成とした。
かかる構成により、直流の信号をより確実にカットすることができる。
According to a fourth aspect of the present invention, in the DC cut circuit according to any one of the first to third aspects, the gap between the input stripline and the output stripline is widened, and the surface of the dielectric substrate is within the gap. One or more intermediate strip lines are discretely arranged so as to face the gap between the input strip line and the intermediate strip line, the gap between adjacent intermediate strip lines, and the gap between the intermediate strip line and the output strip line, respectively. By arranging a plurality of resonator electrodes in the dielectric substrate, the DC cut part has a multi-stage configuration.
With this configuration, it is possible to cut the DC signal more reliably.

請求項5の発明は、請求項1ないし請求項4のいずれかに記載のDCカット回路において、入力ストリップライン及び出力ストリップラインの特性インピーダンスを、これら入力ストリップライン及び出力ストリップラインに接続する外部回路の出力インピーダンス及び入力インピーダンスに一致させた構成とする。
かかる構成により、伝送線路と外部回路との間に介在して、整合回路として機能する。
According to a fifth aspect of the present invention, in the DC cut circuit according to any one of the first to fourth aspects, an external circuit for connecting the characteristic impedance of the input stripline and the output stripline to the input stripline and the output stripline The output impedance and the input impedance are matched.
With this configuration, it functions as a matching circuit by interposing between the transmission line and the external circuit.

請求項6の発明は、請求項1ないし請求項5のいずれかに記載のDCカット回路において、分岐路を共振器電極の途中に設け、接地された終端抵抗を分岐路の先端に接続し、共振周波数における誘電体基板内の波長の約4分の1の長さのオープンスタブを、分岐路の部位であって、分岐路の分岐点から誘電体基板内の波長の約4分の1だけ離れた位置に突設した構成とする。
かかる構成により、共振器電極における分岐路の分岐点が、帯域内信号に対して開放状態になり、かかる信号の分岐路側への流出が阻止される。そして、帯域外信号が、分岐路内に流入すると、接地された終端抵抗を通じて外部に流出される。
The invention of claim 6 is the DC cut circuit according to any one of claims 1 to 5, wherein the branch path is provided in the middle of the resonator electrode, and a grounded termination resistor is connected to the tip of the branch path, An open stub having a length of about a quarter of the wavelength in the dielectric substrate at the resonance frequency is a part of the branch path, and is only about a quarter of the wavelength in the dielectric substrate from the branch point of the branch path. The configuration is such that it protrudes at a distant position.
With this configuration, the branch point of the branch path in the resonator electrode is opened with respect to the in-band signal, and the outflow of the signal to the branch path side is prevented. When the out-of-band signal flows into the branch path, it flows out to the outside through the grounded termination resistor.

請求項7の発明に係る高周波モジュールは、請求項1ないし請求項6のいずれかに記載のDCカット回路を備える構成とした。   A high-frequency module according to a seventh aspect of the invention includes the DC cut circuit according to any one of the first to sixth aspects.

以上詳しく説明したように、この発明のDCカット回路によれば、直流の信号を確実にカットすることができる。
また、共振器電極の両開放端部と入力及び出力ストリップラインの開放端部とが重なるように構成されているので、共振器電極と入力及び出力ストリップラインとの間隔を極端に狭くしなくとも、これらの重なり部分によって、所望の容量値を容易に得ることができ、この結果、マイクロ波帯やミリ波帯での使用が可能なDCカット回路を容易に製造することができる。しかも、共振器電極の両開放端部と入力及び出力ストリップラインの開放端部との重なり部分の面積を容易に広くすることができるので、特許文献1や特許文献2に開示のDCカット回路に比べて、透過周波数帯域をより広くすることができる。
さらに、共振器電極と入力及び出力ストリップラインとの間隔も、電極や誘電体の積層技術によって容易に狭くすることができるので、特許文献1や特許文献2に開示のDCカット回路のように、高精度な微細電極配線プロセスを用いる必要がない。この結果、DCカット回路を低コストで製造することができる。しかも、このように、共振器電極と入力及び出力ストリップラインとの間隔を狭くすることで、共振器電極の両開放端部と入力及び出力ストリップラインの開放端部との間の電磁気的結合を強めることができるので、帯域内信号を低損失で透過させることができる。
また、この発明のDCカット回路は、特許文献3や特許文献4に開示のDCカット回路のようなトリプレート構造でなく、入力及び出力ストリップラインを誘電体基板表面に設け、共振器電極をこれらの間隙に対向するように、誘電体基板内に配した簡単な構造であるので、僅かな工程で製造することができ、その分製造コストを低減化することができる。
As described above in detail, according to the DC cut circuit of the present invention, a DC signal can be cut reliably.
In addition, since both open ends of the resonator electrode overlap with the open ends of the input and output strip lines, the distance between the resonator electrode and the input and output strip lines need not be extremely narrow. The desired capacitance value can be easily obtained by these overlapping portions, and as a result, a DC cut circuit that can be used in the microwave band and the millimeter wave band can be easily manufactured. In addition, since the area of the overlap between the open ends of the resonator electrodes and the open ends of the input and output strip lines can be easily increased, the DC cut circuit disclosed in Patent Document 1 or Patent Document 2 can be used. In comparison, the transmission frequency band can be made wider.
Furthermore, since the gap between the resonator electrode and the input and output strip lines can be easily narrowed by the electrode and dielectric layering technique, as in the DC cut circuit disclosed in Patent Document 1 and Patent Document 2, There is no need to use a highly accurate fine electrode wiring process. As a result, the DC cut circuit can be manufactured at low cost. In addition, in this way, by reducing the distance between the resonator electrode and the input and output strip lines, electromagnetic coupling between both open ends of the resonator electrode and the open ends of the input and output strip lines is achieved. Since it can be strengthened, in-band signals can be transmitted with low loss.
The DC cut circuit of the present invention is not a triplate structure like the DC cut circuits disclosed in Patent Document 3 and Patent Document 4, but input and output strip lines are provided on the surface of the dielectric substrate, and the resonator electrodes are provided. Since it is a simple structure arranged in the dielectric substrate so as to face the gap, it can be manufactured with few steps, and the manufacturing cost can be reduced correspondingly.

特に、請求項4の発明によれば、直流の信号をより確実にカットすることができる。
また、請求項5の発明によれば、整合回路として機能させることができるので、専用の整合回路を必要とせず、その分、このDCカット回路が組み込まれた装置の小型化と低コスト化とを図ることができる。
In particular, according to the fourth aspect of the present invention, it is possible to cut the DC signal more reliably.
Further, according to the invention of claim 5, since it can function as a matching circuit, a dedicated matching circuit is not required, and accordingly, a device incorporating this DC cut circuit can be reduced in size and cost. Can be achieved.

また、請求項6の発明によれば、帯域内信号を、共振器電極内で確実に伝搬させ、帯域外の信号を分岐路を通じて外部に流出させるので、帯域内信号に対する損失を減少させることができると共に、帯域外信号に対する遮断特性を安定化させることができる。   According to the invention of claim 6, since the in-band signal is reliably propagated in the resonator electrode, and the out-of-band signal flows out through the branch path, the loss to the in-band signal can be reduced. In addition, it is possible to stabilize the cutoff characteristic for out-of-band signals.

また、請求項7の発明に係る高周波モジュールによれば、装置全体の安定性と小型化と低価格化とを実現することができると共に、送受信周波数の高帯域化を図ることができる。   In addition, according to the high frequency module of the seventh aspect of the invention, it is possible to achieve stability, downsizing, and cost reduction of the entire apparatus, and to increase the transmission / reception frequency band.

以下、この発明の最良の形態について図面を参照して説明する。   The best mode of the present invention will be described below with reference to the drawings.

図1は、この発明の第1実施例に係るDCカット回路を一部破断して示す斜視図であり、図2は、DCカット回路の平面図であり、図3は、図2の矢視A−A断面図であり、図4は、入力及び出力ストリップラインと共振器電極との重なり状態を誘電体基板の裏面側から透視して見た透視図である。   1 is a partially cutaway perspective view showing a DC cut circuit according to a first embodiment of the present invention, FIG. 2 is a plan view of the DC cut circuit, and FIG. 3 is a view of FIG. 4 is a cross-sectional view taken along the line A-A, and FIG. 4 is a perspective view of the overlapping state of the input and output strip lines and the resonator electrode as seen through from the back side of the dielectric substrate.

この実施例のDCカット回路1は、図1及び図2に示すように、誘電体基板2と入力ストリップライン3と出力ストリップライン4と共振器電極5とグランド電極6とを備えている。
入力ストリップライン3は、信号を入力するための幅w3の導体であり(図4参照)、誘電体基板2の表面20上にパターン形成されている。
具体的には、入力ストリップライン3の信号入力端部31が、誘電体基板2の表面20の縁部20aに位置し、その逆側の開放端部32が表面20の中央部に位置している。
また、出力ストリップライン4は、信号を出力するための幅w4の導体であり(図4参照)、入力ストリップライン3に向き合った状態で、誘電体基板2の表面20上にパターン形成されている。
具体的には、出力ストリップライン4の信号出力端部41が、誘電体基板2の表面20の縁部20bに位置し、その逆側の開放端部42が、入力ストリップライン3の開放端部32に対向した状態で、誘電体基板2の表面20の中央部に位置する。
これら入力及び出力ストリップライン3,4の開放端部32,42は、所定距離だけ離されて対向しており、その間に間隙Gを有する。
The DC cut circuit 1 of this embodiment includes a dielectric substrate 2, an input strip line 3, an output strip line 4, a resonator electrode 5, and a ground electrode 6, as shown in FIGS.
The input strip line 3 is a conductor having a width w3 for inputting a signal (see FIG. 4), and is patterned on the surface 20 of the dielectric substrate 2.
Specifically, the signal input end 31 of the input stripline 3 is located at the edge 20 a of the surface 20 of the dielectric substrate 2, and the open end 32 on the opposite side is located at the center of the surface 20. Yes.
The output strip line 4 is a conductor having a width w4 for outputting a signal (see FIG. 4), and is patterned on the surface 20 of the dielectric substrate 2 so as to face the input strip line 3. .
Specifically, the signal output end 41 of the output strip line 4 is located at the edge 20 b of the surface 20 of the dielectric substrate 2, and the open end 42 on the opposite side is the open end of the input strip line 3. In the state of facing to 32, the dielectric substrate 2 is located at the center of the surface 20.
The open ends 32 and 42 of the input and output strip lines 3 and 4 are opposed to each other by a predetermined distance, and have a gap G therebetween.

共振器電極5は、所定周波数で共振する導体電極であり、入力及び出力ストリップライン3,4の間隙Gと対向するように、誘電体基板2の内部にパターン形成されている。
具体的には、図3及び図4に示すように、共振器電極5は、幅w5及び長さLの両端開放のラインであり、誘電体基板2の表面20からdの深さに配され、開放端部32,42の間隙Gに間隔dをもって対向している。また、この共振器電極5の長さLは、共振周波数における誘電体基板2内の波長(以下、「λg」と記す。)の約2分の1の長さに設定されている。
このような共振器電極5は、入力及び出力ストリップライン3,4の開放端部32,42と重なっている。すなわち、図4に示すように、誘電体基板2の裏面21側から見て、一方の開放端部51が入力ストリップライン3の開放端部32と長さDで重なっている。また、他方の開放端部52も出力ストリップライン4の開放端部42と長さDで重なっている。
The resonator electrode 5 is a conductor electrode that resonates at a predetermined frequency, and is patterned inside the dielectric substrate 2 so as to face the gap G between the input and output strip lines 3 and 4.
Specifically, as shown in FIGS. 3 and 4, the resonator electrode 5 is a line open at both ends having a width w 5 and a length L, and is disposed at a depth d from the surface 20 of the dielectric substrate 2. The gap G between the open end portions 32 and 42 is opposed to the gap G. In addition, the length L of the resonator electrode 5 is set to about one half of the wavelength in the dielectric substrate 2 (hereinafter referred to as “λg”) at the resonance frequency.
Such a resonator electrode 5 overlaps the open ends 32, 42 of the input and output striplines 3, 4. That is, as shown in FIG. 4, when viewed from the rear surface 21 side of the dielectric substrate 2, one open end 51 overlaps the open end 32 of the input stripline 3 with a length D. The other open end 52 also overlaps the open end 42 of the output stripline 4 with a length D.

グランド電極6は、図1及び図2に示すように、誘電体基板2の裏面21全面に設けられている。これにより、入力及び出力ストリップライン3,4は、このグランド電極6と共にマイクロストリップラインを構成している。   As shown in FIGS. 1 and 2, the ground electrode 6 is provided on the entire back surface 21 of the dielectric substrate 2. Thus, the input and output strip lines 3 and 4 together with the ground electrode 6 constitute a microstrip line.

次に、この実施例のDCカット回路1が示す作用及び効果について説明する。
図5は、DCカット回路1の作用及び効果を説明するための断面図である。
図5に示すように、帯域内の信号Sを入力ストリップライン3の信号入力端部31から入力すると、矢印で示すように、開放端部32と共振器電極5の開放端部51との間と、開放端部52と出力ストリップライン4の開放端部42との間に、それぞれ電界Eが生じ、入力及び出力ストリップライン3,4と共振器電極5とが電磁気的に結合される。これにより、信号Sが入力ストリップライン3の開放端部32から共振器電極5に伝わって、共振器電極5が共振する。そして、信号Sが開放端部52から出力ストリップライン4に入力し、信号出力端部41から図示しない外部回路等に出力される。
したがって、直流の信号が入力ストリップライン3に入力されても、共振器電極5は共振せず、この直流信号はカットされる。
Next, the operation and effect of the DC cut circuit 1 of this embodiment will be described.
FIG. 5 is a cross-sectional view for explaining the operation and effect of the DC cut circuit 1.
As shown in FIG. 5, when a signal S within the band is input from the signal input end 31 of the input strip line 3, as indicated by an arrow, between the open end 32 and the open end 51 of the resonator electrode 5. Then, an electric field E is generated between the open end 52 and the open end 42 of the output strip line 4, and the input and output strip lines 3 and 4 and the resonator electrode 5 are electromagnetically coupled. As a result, the signal S is transmitted from the open end 32 of the input stripline 3 to the resonator electrode 5 so that the resonator electrode 5 resonates. Then, the signal S is input to the output strip line 4 from the open end 52, and is output from the signal output end 41 to an external circuit (not shown) or the like.
Therefore, even if a DC signal is input to the input strip line 3, the resonator electrode 5 does not resonate, and this DC signal is cut.

ところで、このDCカット回路1は、入力及び出力ストリップライン3,4の開放端部32,42と共振器電極5の両開放端部51,52との面同士の重なりによって、容量を構成しているので、共振器電極5と入力及び出力ストリップライン3,4との間隔dを極端に狭くしなくとも、これらの重なり部分によって、大きな容量値を得ることができる。つまり、このDCカット回路1は、マイクロ波帯やミリ波帯の周波数を有する信号Sに対するフィルタとしても機能する。
さらに、共振器電極5と入力及び出力ストリップライン3,4との間隔dを狭くすることで、さらに大きな容量値を得ることができると共に共振器電極5と入力及び出力ストリップライン3,4との間の電磁気的結合を強めることができるので、DCカット回路1を帯域幅の広いフィルタとして使用することができると共に、DCカット回路1を用いることで、信号Sの低損失な伝送が可能となる。
By the way, this DC cut circuit 1 forms a capacitance by overlapping the surfaces of the open ends 32 and 42 of the input and output strip lines 3 and 4 and the open ends 51 and 52 of the resonator electrode 5. Therefore, even if the distance d between the resonator electrode 5 and the input and output strip lines 3 and 4 is not extremely narrowed, a large capacitance value can be obtained by these overlapping portions. That is, the DC cut circuit 1 also functions as a filter for the signal S having a frequency in the microwave band or the millimeter wave band.
Further, by reducing the distance d between the resonator electrode 5 and the input and output strip lines 3 and 4, a larger capacitance value can be obtained and the resonator electrode 5 and the input and output strip lines 3 and 4 can be obtained. Since the electromagnetic coupling between the two can be strengthened, the DC cut circuit 1 can be used as a filter having a wide bandwidth, and the use of the DC cut circuit 1 enables low-loss transmission of the signal S. .

また、DCカット回路1は、グランド電極6の層の上に誘電体基板2の層と共振器電極5の層と入力及び出力ストリップライン3,4との層を積層しながら、電極やラインをパターン形成するだけで、製作することができるので、入力及び出力ストリップライン3,4と共振器電極5との間隔dを容易に狭くすることができる。   Further, the DC cut circuit 1 stacks the electrodes and lines while laminating the dielectric substrate 2 layer, the resonator electrode 5 layer, and the input and output strip lines 3 and 4 on the ground electrode 6 layer. Since it can be manufactured only by forming a pattern, the distance d between the input and output strip lines 3 and 4 and the resonator electrode 5 can be easily reduced.

発明者等は、DCカット回路1の上記効果を確認すべく、次のようなシミュレーションを行った。
図6は、シミュレーションに用いたDCカット回路の寸法を説明するための平面図であり、図7は、シミュレーションの結果を示す線図である。
このシミュレーションでは、比誘電率8.8の誘電体基板2を用い、帯域内の中心周波数を60GHzに設定した。すなわち、長さLが0.730mmの共振器電極5を用い、開放端部32,42と開放端部51,52との重なり部分の長さDを0.265mm、入力及び出力ストリップライン3,4と共振器電極5との間隔dを0.05mmに設定した。そして、まず、図6の(a)に示すように、入力及び出力ストリップライン3,4の幅w3,w4と共振器電極5の幅w5とを等しく0.22mmに設定し、0〜100GHzの信号で掃引して、各周波数に対する反射係数の大きさと透過係数の大きさをシミュレーションした。
すると、図7の破線の反射係数曲線Sa11で示すように、反射係数は、約60GHzで最低の約「−45(dB)」であり、反射率が低く、また、帯域幅Waも10GHz以上の幅を確保しており、広帯域化が確認された。
また、破線の透過係数曲線Sa21で示すように、透過係数は、50GHz以上の信号で「0(dB)」であるが、50GHz未満の信号では非常に小さくなり、直流信号を透過させていない。
次に、図6の(b)に示すように、入力及び出力ストリップライン3,4の幅w3,w4を等しく0.22mmに設定し、共振器電極5の幅w5を0.07mmに設定して、シミュレーションを行った。
すると、図7の実線の反射係数曲線Sb11で示すように、中心周波数が若干低い方にシフトしているものの、反射係数曲線Sa11とほぼ同等の値を得た。
また、実線の透過係数曲線Sb21で示すように、透過係数は、50GHz以上の透過係数曲線Sa21とほぼ同じであるが、50GHz未満の信号では透過係数曲線Sa21よりも小さくなっている。すなわち、共振器電極5を細くすることで、低周波領域における透過特性を向上させることができることを確認した。
The inventors performed the following simulation in order to confirm the effect of the DC cut circuit 1.
FIG. 6 is a plan view for explaining the dimensions of the DC cut circuit used in the simulation, and FIG. 7 is a diagram showing the result of the simulation.
In this simulation, the dielectric substrate 2 having a relative dielectric constant of 8.8 was used, and the center frequency in the band was set to 60 GHz. That is, the resonator electrode 5 having a length L of 0.730 mm is used, the length D of the overlapping portion between the open ends 32 and 42 and the open ends 51 and 52 is 0.265 mm, and the input and output strip lines 3, The distance d between 4 and the resonator electrode 5 was set to 0.05 mm. First, as shown in FIG. 6 (a), the widths w3 and w4 of the input and output strip lines 3 and 4 and the width w5 of the resonator electrode 5 are set to be equal to 0.22 mm, and 0 to 100 GHz. The signal was swept to simulate the reflection coefficient and transmission coefficient for each frequency.
Then, as shown by the dashed reflection coefficient curve Sa11 in FIG. 7, the reflection coefficient is about “−45 (dB)” which is the lowest at about 60 GHz, the reflectance is low, and the bandwidth Wa is also 10 GHz or more. The width was secured, and broadening of the bandwidth was confirmed.
Further, as indicated by the broken transmission coefficient curve Sa21, the transmission coefficient is “0 (dB)” for a signal of 50 GHz or more, but becomes very small for a signal of less than 50 GHz and does not transmit a DC signal.
Next, as shown in FIG. 6 (b), the widths w3 and w4 of the input and output strip lines 3 and 4 are equally set to 0.22 mm, and the width w5 of the resonator electrode 5 is set to 0.07 mm. And simulated.
Then, as indicated by the solid reflection coefficient curve Sb11 in FIG. 7, although the center frequency is shifted slightly lower, a value almost equivalent to the reflection coefficient curve Sa11 was obtained.
As indicated by the solid transmission coefficient curve Sb21, the transmission coefficient is substantially the same as the transmission coefficient curve Sa21 of 50 GHz or higher, but is smaller than the transmission coefficient curve Sa21 for signals of less than 50 GHz. That is, it was confirmed that the transmission characteristics in the low frequency region can be improved by making the resonator electrode 5 thinner.

次に、この発明の第2実施例について説明する。
図8は、この発明の第2実施例に係るDCカット回路を示す平面図であり、図9は、図8の矢視B−B断面図である。
この実施例のDCカット回路1−2は、DCカット部を二段構成とした点が、上記第1実施例と異なる。
上記第1実施例では、入力及び出力ストリップライン3,4と共振器電極5とで1つのDCカット部を構成した。これに対して、この実施例では、図8及び図9に示すように、入力ストリップライン3と出力ストリップライン4との間隙を広げ、この間隙よりも小さな中間ストリップライン34をこの間隙内にパターン形成した。そして、入力ストリップライン3と中間ストリップライン34との間隙G1、中間ストリップライン34と出力ストリップライン4との間隙G2にそれぞれ対向するように、2つの共振器電極5−1,5−2を誘電体基板2内に配した。このようにして、入力ストリップライン3と共振器電極5−1と中間ストリップライン34とで第1段目のDCカット部を構成し、中間ストリップライン34と共振器電極5−2と出力ストリップライン4とで第2段目のDCカット部を構成とした。
Next explained is the second embodiment of the invention.
FIG. 8 is a plan view showing a DC cut circuit according to the second embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along the line BB in FIG.
The DC cut circuit 1-2 according to this embodiment is different from the first embodiment in that the DC cut circuit has a two-stage configuration.
In the first embodiment, the input and output strip lines 3 and 4 and the resonator electrode 5 constitute one DC cut portion. On the other hand, in this embodiment, as shown in FIGS. 8 and 9, the gap between the input stripline 3 and the output stripline 4 is widened, and an intermediate stripline 34 smaller than this gap is patterned in this gap. Formed. Then, the two resonator electrodes 5-1 and 5-2 are dielectrically arranged so as to face the gap G1 between the input stripline 3 and the intermediate stripline 34 and the gap G2 between the intermediate stripline 34 and the output stripline 4, respectively. It was arranged in the body substrate 2. In this way, the input strip line 3, the resonator electrode 5-1, and the intermediate strip line 34 constitute a first-stage DC cut portion, and the intermediate strip line 34, the resonator electrode 5-2, and the output strip line. 4 and the second-stage DC cut portion.

かかる構成により、二段のDCカット部によって、直流の信号をカットするので、直流信号をより確実にカットすることができる。
また、共振器電極が2つ存在するので、帯域内で複共振することとなり、通過周波数の帯域幅を変更することができる。
With this configuration, the DC signal is cut by the two-stage DC cut unit, so that the DC signal can be cut more reliably.
Further, since there are two resonator electrodes, double resonance occurs within the band, and the bandwidth of the pass frequency can be changed.

発明者等は、DCカット回路1のかかる効果を確認すべく、次のようなシミュレーションを行った。
図10は、シミュレーションの結果を示す線図である。
このシミュレーションでは、図6の(a)で示したDCカット回路とほぼ同条件で行った。
かかるシミュレーションの結果、図10の透過係数曲線S21で示すように、透過係数は、40GHz以上では、DCカット部が1つである図6の(a)で示したDCカット回路の透過係数曲線Sa21とほぼ同じであるが、40GHz未満の信号では、透過係数曲線Sa21よりも大幅に低下していることを確認した。
また、反射係数曲線S11で示すように、約45GHzと約60GHzとの2つの周波数で共振し、帯域幅Waが約20GHzの幅に広がることが確認された。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
The inventors conducted the following simulation to confirm the effect of the DC cut circuit 1.
FIG. 10 is a diagram showing the results of simulation.
This simulation was performed under substantially the same conditions as the DC cut circuit shown in FIG.
As a result of the simulation, as shown by the transmission coefficient curve S21 in FIG. 10, the transmission coefficient is 40 GHz or more, and the transmission coefficient curve Sa21 of the DC cut circuit shown in FIG. However, it was confirmed that a signal of less than 40 GHz is significantly lower than the transmission coefficient curve Sa21.
Further, as shown by the reflection coefficient curve S11, it was confirmed that resonance occurred at two frequencies of about 45 GHz and about 60 GHz, and the bandwidth Wa was expanded to a width of about 20 GHz.
Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.

次に、この発明の第3実施例について説明する。
図11は、この発明の第3実施例に係るDCカット回路を示す平面図であり、図12は、DCカット回路を示す断面図である。
この実施例は、入力及び出力ストリップライン3,4の特性インピーダンスを、これら入力及び出力ストリップライン3,4に接続する外部回路の出力インピーダンス及び入力インピーダンスに一致させる構成とした点が、上記第1及び第2実施例と異なる。
すなわち、高周波の電力増幅器等に用いられるFETにおいて、入力インピーダンスや出力インピーダンスが10Ωに設定されている場合には、50Ωの伝送線路とFETとの間に整合回路を設ける必要がある。
このような場合に、この実施例のDCカット回路1−3は、整合回路としても機能させることができる。
例えば、図11及び図12に示すDCカット回路1−3のように、入力インピーダンスが10ΩのFET100の入力端子が接続される出力ストリップライン4の幅や長さを変えることで、出力ストリップライン4の特性インピーダンスを10Ωに設定する。そして、図示しない50Ω伝送線路が接続される入力ストリップライン3の特性インピーダンスを50Ωに設定しておく。
このような構成を採ることで、DCカット回路1−3を整合回路として機能させることができるので、専用の整合回路を必要とせず、その分、このDCカット回路1−3が組み込まれた装置の小型化と低コストとを図ることができる。
なお、FET100の出力側が接続されるDCカット回路の場合には、入力ストリップライン3の特性インピーダンスを10Ωに設定すると共に、出力ストリップライン4の特性インピーダンスを50Ωに設定することは勿論である。
その他の構成、作用及び効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
Next explained is the third embodiment of the invention.
FIG. 11 is a plan view showing a DC cut circuit according to a third embodiment of the present invention, and FIG. 12 is a cross-sectional view showing the DC cut circuit.
In this embodiment, the characteristic impedance of the input and output strip lines 3 and 4 is made to coincide with the output impedance and input impedance of an external circuit connected to the input and output strip lines 3 and 4. And different from the second embodiment.
That is, when an input impedance or an output impedance is set to 10Ω in an FET used for a high-frequency power amplifier or the like, it is necessary to provide a matching circuit between the 50Ω transmission line and the FET.
In such a case, the DC cut circuit 1-3 of this embodiment can also function as a matching circuit.
For example, the output strip line 4 can be changed by changing the width and length of the output strip line 4 to which the input terminal of the FET 100 having an input impedance of 10Ω is connected as in the DC cut circuit 1-3 shown in FIGS. Is set to 10Ω. Then, the characteristic impedance of the input strip line 3 to which a 50Ω transmission line (not shown) is connected is set to 50Ω.
By adopting such a configuration, since the DC cut circuit 1-3 can function as a matching circuit, a dedicated matching circuit is not required, and accordingly, a device in which the DC cut circuit 1-3 is incorporated. Can be reduced in size and cost.
In the case of a DC cut circuit to which the output side of the FET 100 is connected, the characteristic impedance of the input strip line 3 is set to 10Ω, and the characteristic impedance of the output strip line 4 is naturally set to 50Ω.
Other configurations, operations, and effects are the same as those in the first and second embodiments, and thus description thereof is omitted.

次に、この発明の第4実施例について説明する。
図13は、この発明の第4実施例に係るDCカット回路を一部破断して示す平面図である。
この実施例のDCカット回路1−4は、ダンピング回路を有する点が、上記第1ないし第3実施例と異なる。
図13に示すように、ダンピング回路7は、共振器電極5の側部に形成されている。
具体的には、分岐路70を共振器電極5の中央側部から共振器電極5に対して直角に分岐させ、接地された終端抵抗71を、この分岐路70の先端に接続した。そして、約λg/4の長さのオープンスタブ72を分岐路70の分岐点P1から約λg/4の距離にある部位P2に突設した。
Next explained is the fourth embodiment of the invention.
FIG. 13 is a plan view showing a part of the DC cut circuit according to the fourth embodiment of the present invention.
The DC cut circuit 1-4 of this embodiment is different from the first to third embodiments in that it has a damping circuit.
As shown in FIG. 13, the damping circuit 7 is formed on the side of the resonator electrode 5.
Specifically, the branch path 70 was branched from the center side of the resonator electrode 5 at a right angle to the resonator electrode 5, and the grounded termination resistor 71 was connected to the tip of the branch path 70. Then, an open stub 72 having a length of about λg / 4 was protruded from a branch point P1 of the branch path 70 at a site P2 at a distance of about λg / 4.

かかる構成により、帯域内の信号Sが入力ストリップライン3から共振器電極5に入力すると、
λg/4の長さのオープンスタブ72が分岐路70の分岐点P1から約λg/4の部位P2に突設されているので、分岐点P1がこの信号Sに対して開放状態になり、信号Sは、分岐路70側に流れ込むことなく、共振器電極5から出力ストリップライン4内に流れる。一方、帯域外の信号S′が入力ストリップライン3から共振器電極5に入力すると、共振器電極5が非共振状態であるので、信号S′は、分岐路70内に流れ込む。そして、接地された終端抵抗71が分岐路70の先端に接続されているので、信号S′は、分岐路70の先端で反射されることなく、終端抵抗71にて消費され損失する。
したがって、この実施例のDCカット回路1−4によれば、帯域内信号Sを、共振器電極5内で確実に伝搬させ、帯域外の信号S′を分岐路70を通じて外部に流出させるので、帯域内信号Sに対する損失を減少させることができると共に、帯域外信号S′に対する遮断特性を安定化させることができる。この結果、増幅器等の能動回路の帯域外の安定化回路として機能する。
With this configuration, when the in-band signal S is input to the resonator electrode 5 from the input stripline 3,
Since the open stub 72 having a length of λg / 4 protrudes from the branch point P1 of the branch path 70 to the portion P2 of about λg / 4, the branch point P1 becomes open with respect to the signal S. S flows from the resonator electrode 5 into the output strip line 4 without flowing into the branch path 70 side. On the other hand, when the out-of-band signal S ′ is input to the resonator electrode 5 from the input stripline 3, the signal S ′ flows into the branch path 70 because the resonator electrode 5 is in a non-resonant state. Since the grounded termination resistor 71 is connected to the tip of the branch path 70, the signal S ′ is consumed by the termination resistor 71 and lost without being reflected at the tip of the branch path 70.
Therefore, according to the DC cut circuit 1-4 of this embodiment, the in-band signal S is reliably propagated in the resonator electrode 5 and the out-of-band signal S ′ flows out through the branch path 70. The loss for the in-band signal S can be reduced, and the cutoff characteristic for the out-of-band signal S ′ can be stabilized. As a result, it functions as a stabilization circuit outside the band of an active circuit such as an amplifier.

発明者等は、DCカット回路1のかかる効果を確認すべく、次のようなシミュレーションを行った。
図14は、シミュレーションの結果を示す線図である。
このシミュレーションでは、比誘電率8.8の誘電体基板2を用い、帯域内の中心周波数を60GHzに設定した。すなわち、長さLが0.750mmの共振器電極5を用い、開放端部32,42と開放端部51,52との重なり部分の長さを0.25mm、入力及び出力ストリップライン3,4と共振器電極5との間隔dを0.05mmに設定した。そして、まず、図6の(a)に示したように、入力及び出力ストリップライン3,4の幅,共振器電極5の幅,分岐路70の幅及びオープンスタブ72の幅を等しく0.1mmに設定した。さらに、分岐点P1〜P2間の距離及びオープンスタブ72の長さをそれぞれ0.35mm及び0.42mmに設定した。かかる条件下で、0〜100GHzの信号で掃引し、各周波数に対する反射係数の大きさと透過係数の大きさをシミュレーションした。
また、同時に、ダンピング回路7を除いた条件下で、0〜100GHzの信号で掃引し、各周波数に対する反射係数の大きさと透過係数の大きさもシミュレーションした。
すると、図14に示すような結果を得た。すなわち、ダンピング回路7を除いた場合の破線で示す反射係数曲線Sa11と、ダンピング回路7を備えた場合の実線で示す反射係数曲線Sb11とで、差異はほとんどなかった。
これに対して、ダンピング回路7を備えた場合の実線で示す透過係数曲線Sb21は、ダンピング回路7を除いた場合の破線で示す透過係数曲線Sb21に比べて、30GHz以下の低周波領域で、透過係数が大幅に低下していることを示している。この結果、発明者等は、ダンピング回路7を備えることで、DCカット回路を能動回路の帯域外での安定化回路として機能させることができることを確認した。
その他の構成、作用及び効果は、上記第1ないし第4実施例と同様であるので、その記載は省略する。
The inventors conducted the following simulation to confirm the effect of the DC cut circuit 1.
FIG. 14 is a diagram showing the results of simulation.
In this simulation, the dielectric substrate 2 having a relative dielectric constant of 8.8 was used, and the center frequency in the band was set to 60 GHz. That is, the resonator electrode 5 having a length L of 0.750 mm is used, the length of the overlapping portion between the open ends 32 and 42 and the open ends 51 and 52 is 0.25 mm, and the input and output strip lines 3 and 4 are used. The distance d between the resonator electrode 5 and the resonator electrode 5 was set to 0.05 mm. First, as shown in FIG. 6A, the widths of the input and output strip lines 3 and 4, the width of the resonator electrode 5, the width of the branch path 70, and the width of the open stub 72 are equally 0.1 mm. Set to. Further, the distance between the branch points P1 and P2 and the length of the open stub 72 were set to 0.35 mm and 0.42 mm, respectively. Under such conditions, sweeping was performed with a signal of 0 to 100 GHz, and the magnitude of the reflection coefficient and the transmission coefficient for each frequency were simulated.
At the same time, the signal was swept with a signal of 0 to 100 GHz under the condition excluding the damping circuit 7, and the magnitude of the reflection coefficient and the transmission coefficient for each frequency were simulated.
Then, a result as shown in FIG. 14 was obtained. That is, there was almost no difference between the reflection coefficient curve Sa11 indicated by a broken line when the damping circuit 7 was removed and the reflection coefficient curve Sb11 indicated by a solid line when the damping circuit 7 was provided.
On the other hand, the transmission coefficient curve Sb21 indicated by the solid line when the damping circuit 7 is provided is transmitted in a low frequency region of 30 GHz or less as compared with the transmission coefficient curve Sb21 indicated by the broken line when the damping circuit 7 is excluded. It shows that the coefficient has decreased significantly. As a result, the inventors confirmed that by providing the damping circuit 7, the DC cut circuit can function as a stabilization circuit outside the band of the active circuit.
Other configurations, operations, and effects are the same as those in the first to fourth embodiments, and thus description thereof is omitted.

次に、この発明の第5実施例について説明する。
図15は、この発明の第5実施例に係るDCカット回路を示す平面図であり、図16は、図15の矢視C−C断面図である。
この実施例のDCカット回路1−5は、コプレーナラインを構成した点が、上記第1ないし第4実施例と異なる。
具体的には、図15及び図16に示すように、グランド電極6,6を、入力及び出力ストリップライン3,4の両側にそれぞれ設けて、これらの入力及び出力ストリップライン3,4とグランド電極6,6とで、コプレーナラインを構成した。
勿論、図16の破線で示すように、グランド電極6を誘電体基板2の裏面21にも設けても良い。
その他の構成、作用及び効果は、上記第1ないし第4実施例と同様であるので、その記載は省略する。
Next explained is the fifth embodiment of the invention.
15 is a plan view showing a DC cut circuit according to a fifth embodiment of the present invention, and FIG. 16 is a cross-sectional view taken along the line CC in FIG.
The DC cut circuit 1-5 of this embodiment is different from the first to fourth embodiments in that a coplanar line is configured.
Specifically, as shown in FIGS. 15 and 16, ground electrodes 6 and 6 are provided on both sides of the input and output strip lines 3 and 4, respectively, and the input and output strip lines 3 and 4 and the ground electrode are provided. The coplanar line was composed of 6 and 6.
Of course, the ground electrode 6 may also be provided on the back surface 21 of the dielectric substrate 2 as indicated by a broken line in FIG.
Other configurations, operations, and effects are the same as those in the first to fourth embodiments, and thus description thereof is omitted.

次に、この発明の第6実施例について説明する。
図17は、この発明の第6実施例に係る高周波モジュールを示すブロック図である。
この実施例の高周波モジュールは、図17に示すように、アンテナブロック81、デュプレクサブロック82、送信ブロック83、受信ブロック84、発振ブロック85とを組み合わせて構成されている。
Next explained is the sixth embodiment of the invention.
FIG. 17 is a block diagram showing a high-frequency module according to the sixth embodiment of the present invention.
As shown in FIG. 17, the high-frequency module of this embodiment is configured by combining an antenna block 81, a duplexer block 82, a transmission block 83, a reception block 84, and an oscillation block 85.

アンテナブロック81は、送信電波を送信し及び受信電波を受信するブロックであり、アンテナ81aによって構成される。また、デュプレクサブロック82は、デュプレクサ82aによって、アンテナ81aを送信状態又は受信状態に切り換えるためのブロックである。送信ブロック83は、デュプレクサブロック82に接続されアンテナブロック81に向けて高周波信号Sを出力するブロックであり、ミキサ83aと、帯域通過フィルタ83bと、電力増幅器83cとで構成されている。一方、受信ブロック84は、デュプレクサブロック82に接続されアンテナブロック81によって受信した高周波信号Sを入力するブロックであり、低雑音増幅器84aと、帯域通過フィルタ84bと、ミキサ84cとで構成されている。発振ブロック85は、送信ブロック83と受信ブロック84とに接続されており、局所発振器85aから所定周波数の局部発振信号LOをミキサ83a,84cに発振する。
かかる構成により、図示しないベースバンド部で変調されたベースバンドの中間周波信号IFが、入力端子83Aを介して高周波モジュールに入力され、送信ブロック83で高周波信号Sにアップコンバートされ、アンテナ81aから電波として送信される。また、アンテナ81aで受信され、受信ブロック84でダウンコンバートされた中間周波信号IFは、出力端子84Aから図示しないベースバンド部に出力され、ベースバンド部で復調される。
The antenna block 81 is a block that transmits a transmission radio wave and receives a reception radio wave, and includes an antenna 81a. The duplexer block 82 is a block for switching the antenna 81a to the transmission state or the reception state by the duplexer 82a. The transmission block 83 is a block that is connected to the duplexer block 82 and outputs a high-frequency signal S toward the antenna block 81, and includes a mixer 83a, a band-pass filter 83b, and a power amplifier 83c. On the other hand, the reception block 84 is a block that is connected to the duplexer block 82 and receives the high-frequency signal S received by the antenna block 81, and includes a low noise amplifier 84a, a band pass filter 84b, and a mixer 84c. The oscillation block 85 is connected to the transmission block 83 and the reception block 84, and oscillates a local oscillation signal LO having a predetermined frequency from the local oscillator 85a to the mixers 83a and 84c.
With this configuration, a baseband intermediate frequency signal IF modulated by a baseband unit (not shown) is input to the high frequency module via the input terminal 83A, is up-converted to the high frequency signal S by the transmission block 83, and is transmitted from the antenna 81a to the radio wave. As sent. The intermediate frequency signal IF received by the antenna 81a and down-converted by the reception block 84 is output from the output terminal 84A to a baseband unit (not shown) and demodulated by the baseband unit.

このような高周波モジュールは、上記第1ないし第5実施例のうちのいずれかのDCカット回路1(1−2〜1−5)を備えている。
DCカット回路1は、電力増幅器83c、低雑音増幅器84a、ミキサ83a,84c、局所発振器85aのいずれか又は全てに取り付けられている。
図18は、DCカット回路を電力増幅器83cに取り付けた状態を示すブロック図である。
図18に示すように、電力増幅器83c等の増幅器は、バイアス回路85,85から直流バイアス電圧によって作動する。このため、DCカット回路1(1−2〜1−5)は、外部回路である帯域通過フィルタ83bやデュプレクサ82aとバイアス回路85との間に介設される。これにより、DCカット回路1(1−2〜1−5)が、バイアス回路85,85からの直流バイアス電圧をカットして、外部の回路への流出を防止する。
なお、図18において、符号86は、整合回路である。
Such a high frequency module includes the DC cut circuit 1 (1-2 to 1-5) of any one of the first to fifth embodiments.
The DC cut circuit 1 is attached to any or all of the power amplifier 83c, the low noise amplifier 84a, the mixers 83a and 84c, and the local oscillator 85a.
FIG. 18 is a block diagram showing a state in which the DC cut circuit is attached to the power amplifier 83c.
As shown in FIG. 18, the amplifier such as the power amplifier 83c is operated by the DC bias voltage from the bias circuits 85 and 85. Therefore, the DC cut circuit 1 (1-2 to 1-5) is interposed between the bias circuit 85 and the band pass filter 83b or the duplexer 82a which are external circuits. As a result, the DC cut circuit 1 (1-2 to 1-5) cuts the DC bias voltage from the bias circuits 85 and 85, thereby preventing outflow to an external circuit.
In FIG. 18, reference numeral 86 denotes a matching circuit.

ここで、発明者等は、図18に示す電力増幅器83cに取り付けるDCカット回路が示す利得と安定化係数(K−ファクタ)についてシミュレーションを行った。
図19は、図18に示す電力増幅器のシミュレーションで得たDCカット回路の利得を示す線図である。図20は、図18に示す電力増幅器のシミュレーションで得たDCカット回路の安定化係数を示す線図である。
具体的には、発明者等は、DCカット回路が第4実施例で適用したダンピング回路7を有しているか否かで、利得及び安定化係数がどのように異なるかシミュレーションし、図19及び図20の結果を得た。
図19において、ダンピング回路7を有しないDCカット回路の利得を示す利得曲線Sa1(破線)とダンピング回路7を有するDCカット回路の利得を示す利得曲線Sa2(実線)とから明らかなように、ダンピング回路7の有無に拘わらず、60GHz近辺での利得はほぼ等しい。
これに対して、図20において、ダンピング回路7を有しないDCカット回路の利得を示す安定化係数曲線Sb1(破線)とダンピング回路7を有するDCカット回路の安定化係数を示す利得曲線Sb2(実線)とから明らかなように、ダンピング回路7を有したDCカット回路の方が、10〜20GHz帯における安定性が高い。
この結果、ダンピング回路7をDCカット回路に取り付けることで、60GHz帯の利得を低下させることなく、10〜20GHz帯の安定性を向上させることができることを確認した。
Here, the inventors performed a simulation on the gain and stabilization coefficient (K-factor) exhibited by the DC cut circuit attached to the power amplifier 83c shown in FIG.
FIG. 19 is a diagram showing the gain of the DC cut circuit obtained by the simulation of the power amplifier shown in FIG. FIG. 20 is a diagram showing the stabilization coefficient of the DC cut circuit obtained by the simulation of the power amplifier shown in FIG.
Specifically, the inventors simulated how the gain and the stabilization coefficient differ depending on whether the DC cut circuit has the damping circuit 7 applied in the fourth embodiment, and FIG. The result of FIG. 20 was obtained.
In FIG. 19, as is clear from the gain curve Sa1 (dashed line) indicating the gain of the DC cut circuit without the damping circuit 7 and the gain curve Sa2 (solid line) indicating the gain of the DC cut circuit having the damping circuit 7, the damping is performed. Regardless of the presence or absence of the circuit 7, the gain in the vicinity of 60 GHz is almost equal.
On the other hand, in FIG. 20, a stabilization coefficient curve Sb1 (dashed line) showing the gain of the DC cut circuit without the damping circuit 7 and a gain curve Sb2 (solid line) showing the stabilization coefficient of the DC cut circuit with the damping circuit 7 are shown. As is clear from the above, the DC cut circuit having the damping circuit 7 has higher stability in the 10 to 20 GHz band.
As a result, it was confirmed that by attaching the damping circuit 7 to the DC cut circuit, the stability of the 10 to 20 GHz band can be improved without reducing the gain of the 60 GHz band.

以上のように、DCカット回路1(1−2〜1−5)を電力増幅器83c、低雑音増幅器84a、ミキサ83a,84c、局所発振器85aのいずれか又は全てに取り付けられた高周波モジュールを用いることで、装置全体の安定性と小型化と低価格化とを実現することができると共に、送受信周波数の高帯域化を図ることができる。
その他の構成、作用及び効果は、上記第1ないし第5実施例と同様であるので、その記載は省略する。
As described above, the DC cut circuit 1 (1-2 to 1-5) is a high frequency module attached to any or all of the power amplifier 83c, the low noise amplifier 84a, the mixers 83a and 84c, and the local oscillator 85a. As a result, it is possible to achieve stability, downsizing, and cost reduction of the entire apparatus, and to increase the bandwidth of the transmission / reception frequency.
Other configurations, operations, and effects are the same as those in the first to fifth embodiments, and thus description thereof is omitted.

なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記第2実施例では、入力及び出力ストリップライン3,4と中間ストリップライン34と2つの共振器電極5とで、二段のDCカット部を構成したが、DCカット部の段数は任意である。したがって、複数の中間ストリップライン34を入力及び出力ストリップライン3,4の間に離散的に並べ、入力ストリップライン3と中間ストリップライン34との間隙、隣り合う中間ストリップライン34間の間隙、及び中間ストリップライン34と出力ストリップライン4との間隙とにそれぞれ対向するように、複数の共振器電極5を配することによって、多段のDCカット部を構成することができる。
また、上記第4実施例に適用されたダンピング回路7を、多段構成されたDCカット部の各共振器電極5に設けても良いことは勿論である。
In addition, this invention is not limited to the said Example, A various deformation | transformation and change are possible within the range of the summary of invention.
For example, in the second embodiment, the input and output strip lines 3 and 4, the intermediate strip line 34, and the two resonator electrodes 5 constitute a two-stage DC cut section, but the number of DC cut sections is arbitrary. It is. Accordingly, a plurality of intermediate strip lines 34 are discretely arranged between the input and output strip lines 3 and 4, and the gap between the input strip line 3 and the intermediate strip line 34, the gap between adjacent intermediate strip lines 34, and the intermediate By arranging the plurality of resonator electrodes 5 so as to face the gaps between the strip line 34 and the output strip line 4, a multi-stage DC cut portion can be configured.
Of course, the damping circuit 7 applied to the fourth embodiment may be provided in each resonator electrode 5 of the multi-stage DC cut unit.

この発明の第1実施例に係るDCカット回路を一部破断して示す斜視図である。1 is a perspective view showing a part of a DC cut circuit according to a first embodiment of the present invention. DCカット回路の平面図である。It is a top view of a DC cut circuit. 図2の矢視A−A断面図である。It is arrow AA sectional drawing of FIG. 入力及び出力ストリップラインと共振器電極との重なり状態を誘電体基板の裏面側から透視して見た透視図である。FIG. 5 is a perspective view of an overlapping state of input and output strip lines and resonator electrodes as seen through from the back side of a dielectric substrate. DCカット回路の作用及び効果を説明するための断面図である。It is sectional drawing for demonstrating the effect | action and effect of DC cut circuit. シミュレーションに用いたDCカット回路の寸法を説明するための平面図である。It is a top view for demonstrating the dimension of the DC cut circuit used for simulation. シミュレーションの結果を示す線図である。It is a diagram which shows the result of simulation. この発明の第2実施例に係るDCカット回路を示す平面図である。It is a top view which shows the DC cut circuit based on 2nd Example of this invention. 図8の矢視B−B断面図である。It is arrow BB sectional drawing of FIG. シミュレーションの結果を示す線図である。It is a diagram which shows the result of simulation. この発明の第3実施例に係るDCカット回路を示す平面図である。It is a top view which shows the DC cut circuit based on 3rd Example of this invention. DCカット回路を示す断面図である。It is sectional drawing which shows DC cut circuit. この発明の第4実施例に係るDCカット回路を一部破断して示す平面図である。FIG. 10 is a plan view showing a DC cut circuit according to a fourth embodiment of the present invention, partially broken away. シミュレーションの結果を示す線図である。It is a diagram which shows the result of simulation. この発明の第5実施例に係るDCカット回路を示す平面図である。It is a top view which shows the DC cut circuit based on 5th Example of this invention. 図15の矢視C−C断面図である。It is CC sectional view taken on the line of FIG. この発明の第6実施例に係る高周波モジュールを示すブロック図である。It is a block diagram which shows the high frequency module which concerns on 6th Example of this invention. 高周波増幅器にDCカット回路を適用した例を示すブロック図である。It is a block diagram which shows the example which applied the DC cut circuit to the high frequency amplifier. 図18に示す電力増幅器のシミュレーションで得たDCカット回路の利得を示す線図である。It is a diagram which shows the gain of the DC cut circuit obtained by simulation of the power amplifier shown in FIG. 図18に示す電力増幅器のシミュレーションで得たDCカット回路の安定化係数を示す線図である。It is a diagram which shows the stabilization coefficient of the DC cut circuit obtained by simulation of the power amplifier shown in FIG.

符号の説明Explanation of symbols

1,1−2〜1−5…DCカット回路、 2…誘電体基板、 3…入力ストリップライン、 4…出力ストリップライン、 5,5−1,5−2…共振器電極、 6…グランド電極、 7…ダンピング回路、 20…表面、 20a,20b…縁部、 21…裏面、 31…信号入力端部、 32,42,51,52…開放端部、 34…中間ストリップライン、 41…信号出力端部、 70…分岐路、 71…終端抵抗、 72…オープンスタブ、 100…FET、 Wa…帯域幅、 d…間隔、 D…長さ、 G,G1,G2…間隙、 w3〜w5…幅。   DESCRIPTION OF SYMBOLS 1,1-2 to 1-5 ... DC cut circuit, 2 ... Dielectric board | substrate, 3 ... Input stripline, 4 ... Output stripline, 5,5-1, 5-2 ... Resonator electrode, 6 ... Ground electrode 7 ... Damping circuit, 20 ... Front side, 20a, 20b ... Edge, 21 ... Back side, 31 ... Signal input end, 32, 42, 51, 52 ... Open end, 34 ... Intermediate strip line, 41 ... Signal output End part 70 ... Branching path 71 ... Terminating resistor 72 ... Open stub 100 ... FET Wa = Bandwidth d ... Spacing D ... Length G, G1, G2 ... Gap, w3-w5 ... Width

Claims (7)

誘電体基板と、
信号入力端部とは逆側の端部を開放端部として上記誘電体基板の表面に位置する入力ストリップラインと、
信号出力端部とは逆側の端部を開放端部とし、当該開放端部を上記入力ストリップラインの開放端部に対向させた状態で、上記誘電体基板の表面に位置する出力ストリップラインと、
上記誘電体基板の内部に位置し、誘電体基板の裏面側から見て、一方の開放端部が上記入力ストリップラインの開放端部と重なると共に他方の開放端部が上記出力ストリップラインの開放端部と重なる状態で、上記入力ストリップラインの開放端部と出力ストリップラインの開放端部との間隙に所定間隔をもって対向し、共振周波数における上記誘電体基板内の波長の約2分の1の長さを有した共振器電極と
を備えることを特徴とするDCカット回路。
A dielectric substrate;
An input strip line located on the surface of the dielectric substrate with an end opposite to the signal input end as an open end,
An output strip line positioned on the surface of the dielectric substrate in a state where the end opposite to the signal output end is an open end and the open end is opposed to the open end of the input strip line. ,
Located inside the dielectric substrate and viewed from the back side of the dielectric substrate, one open end overlaps the open end of the input strip line and the other open end is the open end of the output strip line In a state of being overlapped with the open strip portion of the input strip line and the open end portion of the output strip line with a predetermined interval, and having a length of about one half of the wavelength in the dielectric substrate at the resonance frequency. A DC cut circuit comprising: a resonator electrode having a thickness.
請求項1に記載のDCカット回路において、
グランド電極を、上記誘電体基板の裏面に設けて、上記入力ストリップライン及び出力ストリップラインをマイクロストリップラインとした、
ことを特徴とするDCカット回路。
The DC cut circuit according to claim 1,
A ground electrode is provided on the back surface of the dielectric substrate, and the input strip line and the output strip line are microstrip lines.
DC cut circuit characterized by the above.
請求項1又は請求項2に記載のDCカット回路において、
グランド電極を、上記入力ストリップライン及び出力ストリップラインの両側にそれぞれ設けて、これら入力ストリップライン及び出力ストリップラインと当該グランド電極とで、コプレーナラインを構成した、
ことを特徴とするDCカット回路。
In the DC cut circuit according to claim 1 or 2,
Ground electrodes were provided on both sides of the input strip line and output strip line, respectively, and the input strip line and output strip line and the ground electrode constituted a coplanar line.
DC cut circuit characterized by the above.
請求項1ないし請求項3のいずれかに記載のDCカット回路において、
上記入力ストリップラインと出力ストリップラインとの間隙を広げ、
上記誘電体基板の表面であって当該間隙内に、1以上の中間ストリップラインを離散的に並べ、
上記入力ストリップラインと上記中間ストリップラインとの間隙、隣り合う中間ストリップライン間の間隙、及び中間ストリップラインと出力ストリップラインとの間隙にそれぞれ対向するように、複数の上記共振器電極を誘電体基板内に配することで、DCカット部を多段構成とした、
ことを特徴とするDCカット回路。
The DC cut circuit according to any one of claims 1 to 3,
Increase the gap between the input stripline and output stripline,
One or more intermediate strip lines are discretely arranged in the gap on the surface of the dielectric substrate,
A plurality of the resonator electrodes are disposed on the dielectric substrate so as to face the gap between the input stripline and the intermediate stripline, the gap between adjacent intermediate striplines, and the gap between the intermediate stripline and the output stripline, respectively. By arranging in, the DC cut part has a multi-stage configuration,
DC cut circuit characterized by the above.
請求項1ないし請求項4のいずれかに記載のDCカット回路において、
上記入力ストリップライン及び出力ストリップラインの特性インピーダンスを、これら入力ストリップライン及び出力ストリップラインに接続する外部回路の出力インピーダンス及び入力インピーダンスに一致させた、
ことを特徴とするDCカット回路。
The DC cut circuit according to any one of claims 1 to 4,
The characteristic impedance of the input stripline and the output stripline is matched with the output impedance and input impedance of an external circuit connected to the input stripline and the output stripline.
DC cut circuit characterized by the above.
請求項1ないし請求項5のいずれかに記載のDCカット回路において、
分岐路を上記共振器電極の途中に設け、
接地された終端抵抗を上記分岐路の先端に接続し、
共振周波数における誘電体基板内の波長の約4分の1の長さのオープンスタブを、上記分岐路の部位であって、当該分岐路の分岐点から当該誘電体基板内の波長の約4分の1だけ離れた位置に突設した、
ことを特徴とするDCカット回路。
The DC cut circuit according to any one of claims 1 to 5,
A branch path is provided in the middle of the resonator electrode,
Connect a grounded termination resistor to the tip of the branch,
An open stub having a length of about a quarter of the wavelength in the dielectric substrate at the resonance frequency is a part of the branch path, and is about a quarter of the wavelength in the dielectric substrate from the branch point of the branch path. Projected at a position 1 away from
DC cut circuit characterized by the above.
請求項1ないし請求項6のいずれかに記載のDCカット回路を備える、
ことを特徴とする高周波モジュール。
The DC cut circuit according to claim 1 is provided.
A high-frequency module characterized by that.
JP2007070774A 2007-03-19 2007-03-19 Dc cut circuit Pending JP2008236174A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007070774A JP2008236174A (en) 2007-03-19 2007-03-19 Dc cut circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007070774A JP2008236174A (en) 2007-03-19 2007-03-19 Dc cut circuit

Publications (1)

Publication Number Publication Date
JP2008236174A true JP2008236174A (en) 2008-10-02

Family

ID=39908458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007070774A Pending JP2008236174A (en) 2007-03-19 2007-03-19 Dc cut circuit

Country Status (1)

Country Link
JP (1) JP2008236174A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118428A (en) * 2011-12-01 2013-06-13 Mitsubishi Electric Corp Microstrip transmission line and high-frequency amplifier
JP2015222857A (en) * 2014-05-22 2015-12-10 三菱電機株式会社 Impedance matching circuit and high frequency amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258901A (en) * 1988-08-24 1990-02-28 Fujitsu Ltd Multilayer wiring coupled filter
JPH02159753A (en) * 1988-12-13 1990-06-19 Nec Corp Semiconductor device
JP2007068123A (en) * 2005-09-02 2007-03-15 National Institute Of Information & Communication Technology Ultrawideband band pass filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258901A (en) * 1988-08-24 1990-02-28 Fujitsu Ltd Multilayer wiring coupled filter
JPH02159753A (en) * 1988-12-13 1990-06-19 Nec Corp Semiconductor device
JP2007068123A (en) * 2005-09-02 2007-03-15 National Institute Of Information & Communication Technology Ultrawideband band pass filter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118428A (en) * 2011-12-01 2013-06-13 Mitsubishi Electric Corp Microstrip transmission line and high-frequency amplifier
JP2015222857A (en) * 2014-05-22 2015-12-10 三菱電機株式会社 Impedance matching circuit and high frequency amplifier

Similar Documents

Publication Publication Date Title
US8089327B2 (en) Waveguide to plural microstrip transition
JP4176613B2 (en) Ultra-wideband antenna and ultra-wideband high-frequency circuit module
US7710222B2 (en) Dual band resonator and dual band filter
JP4958849B2 (en) Differential transmission line
EP2278657B1 (en) Power divider
US11158924B2 (en) LTCC wide stopband filtering balun based on discriminating coupling
JP4029173B2 (en) Transmission line connection structure and transmission / reception device
JP3304724B2 (en) Dual mode filter
JP2008301201A (en) Phase shifter
US7463110B2 (en) Transition device between a waveguide and two redundant circuits coupled each to a coplanar line
JP2008244706A (en) Filter and high frequency module
CN108321484B (en) 90-degree hybrid circuit
JP2008236174A (en) Dc cut circuit
JPH08162812A (en) High frequency coupler
Kebe et al. Differential-to-differential and single-ended-to-differential bandpass filters for 5G applications
JP6823796B2 (en) Phaser and antenna device
JP5713197B2 (en) Balun
JP2007053440A (en) Suspended stripline device and transmitting/receiving apparatus
US10651524B2 (en) Planar orthomode transducer
JPWO2007023779A1 (en) Line converter, high-frequency module, and communication device
JP4209352B2 (en) Interdigital filter
US20230395960A1 (en) Balanced bandpass filters for millimeter-wave applications
KR100597846B1 (en) Directional coupler and high-frequency circuit device
US10270147B2 (en) Dielectric waveguide, mounting structure for a dielectric waveguide, dielectric waveguide filter and massive MIMO system
JP2007166270A (en) Short-circuiting means, and tip short-circuiting stub therewith, resonator and high-frequency filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802