JP2008235634A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2008235634A
JP2008235634A JP2007074142A JP2007074142A JP2008235634A JP 2008235634 A JP2008235634 A JP 2008235634A JP 2007074142 A JP2007074142 A JP 2007074142A JP 2007074142 A JP2007074142 A JP 2007074142A JP 2008235634 A JP2008235634 A JP 2008235634A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin layer
sheet
electrode
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007074142A
Other languages
English (en)
Inventor
Hiroshi Masutani
浩 枡谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007074142A priority Critical patent/JP2008235634A/ja
Publication of JP2008235634A publication Critical patent/JP2008235634A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】基板又はリードフレームを用いない半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、シート1上に電極2を配置する工程と、シート1上に半導体チップ4を配置する工程と、半導体チップ4と電極2を電気的に接続する工程と、シート1上に封止樹脂層7を形成し、電極2及び半導体チップ4を封止樹脂層7で封止する工程と、封止樹脂層7からシート2を剥離することにより、封止樹脂層7によって電極2及び半導体チップ4が封止された半導体装置を形成する工程とを具備する。半導体チップ1と電極2をボンディングワイヤ5で電気的に接続する場合、ボンディングワイヤ5も封止樹脂層7で封止される。
【選択図】図3

Description

本発明は、半導体チップを樹脂で封止した半導体装置の製造方法及び半導体装置に関する。特に本発明は、従来と比較して薄型化できる半導体装置の製造方法及び半導体装置に関する。
図5は、第1の従来例に係る半導体装置の構成を説明するための断面図である。本図に示す半導体装置は、半導体チップ100をリードフレームのダイパッド102上に固定し、半導体チップ100の外部接続端子101をインナーリード104にボンディングワイヤ105で電気的に接続し、さらに半導体チップ100、インナーリード104及びボンディングワイヤ105を樹脂106で封止した構造を有している。本図に示す構造において、半導体装置の厚みは、樹脂106の厚みとインナーリードの厚さの和になっている。
図6は、第2の従来例に係る半導体装置の構成を説明するための断面図である。本図に示す半導体装置は、配線基板110上に半導体チップ100を固定し、半導体チップ100の外部接続端子101をボンディングワイヤ105で配線基板110上の端子111に電気的に接続し、半導体チップ100及びボンディングワイヤ105を配線基板110上の樹脂106で封止し、さらにまた配線基板110の裏面にハンダボール112を取り付けた構造を有している(例えば特許文献1参照)。本図に示す構造において、半導体装置の厚みは、樹脂106の厚みと配線基板110の厚さの和になっている。
特開2001−274282号公報(図10)
上記した従来の半導体装置は、半導体チップを固定するために基板又はリードフレームを用いていた。このため、半導体装置は厚くなっていた。
本発明は上記のような事情を考慮してなされたものであり、その目的は、従来と比較して薄型化することができる半導体装置の製造方法及び半導体装置を提供することにある。
上記課題を解決するため、本発明に係る半導体装置の製造方法は、シート上に電極を配置する工程と、
前記シート上に半導体チップを配置する工程と、
前記半導体チップと前記電極をワイヤで接続する工程と、
前記シート上に封止樹脂層を形成することにより、前記電極、前記ワイヤ、及び前記半導体チップを前記封止樹脂層で封止する工程と、
前記封止樹脂層から前記シートを剥離することにより、前記封止樹脂層によって前記電極、前記ワイヤ、及び前記半導体チップが封止された半導体装置を形成する工程とを具備する。
この半導体装置の製造方法によれば、従来と比較して半導体装置を薄くすることができる。
前記シート上には粘着層が形成されていると、前記電極を前記シート上に配置しやすくなる。
前記シート上に前記半導体チップを配置する工程の前に、前記シートのうち前記半導体チップが配置される領域上に保護樹脂層を形成する工程を具備し、前記シート上に前記半導体チップを配置する工程において、前記半導体チップを前記保護樹脂層上に配置してもよい。この場合、前記封止樹脂層から前記シートを剥離する工程において、前記保護樹脂層は前記シートから剥離して前記半導体チップの保護層となる。
前記シート上に前記電極を配置する工程は、例えば、前記シートと対向する位置に配置された導電プレートをパンチで前記シートに向けて打ち抜き、打ち抜かれた部分を前記シート上に付着させることにより、前記打ちぬかれた部分を前記電極として前記シート上に配置する工程である。この場合、前記導電プレートは表面に金メッキ又はハンダメッキが施された銅プレート、若しくはハンダプレートである
前記電極及び前記半導体チップを前記封止樹脂層で封止する工程の前までに、前記シート上には、前記電極及び前記半導体チップの組み合わせが複数組形成されていてもよい。この場合、前記電極及び前記半導体チップを前記封止樹脂層で封止する工程において、一つの前記封止樹脂層で前記複数組の組み合わせを封止してもよい。そして、前記電極及び前記半導体チップを前記封止樹脂層で封止する工程の後に、前記一つの封止樹脂層で封止された前記複数組の組み合わせを、該組み合わせそれぞれ毎に個片化する工程を具備してもよい。
本発明に係る半導体装置は、上面に外部接続端子を有する半導体チップと、
前記半導体チップを封止する封止樹脂層と、
前記封止樹脂層の一面から露出しており、前記半導体チップの前記外部接続端子にワイヤを介して接続している電極と、
を具備し、前記半導体チップの下面は前記封止樹脂層の前記一面から露出している。
本発明に係る他の半導体装置は、上面に外部接続端子を有する半導体チップと、
前記半導体チップを封止する封止樹脂層と、
上面が前記半導体チップの下面に接しており、下面が前記封止樹脂層の一面から露出している保護樹脂層と、
前記封止樹脂層の前記一面から露出しており、前記半導体チップの前記外部接続端子にワイヤを介して接続している電極とを具備する。
以下、図面を参照して本発明の実施形態について説明する。図1(A)、図2の各図、ならびに図3(A)及び(B)は、本発明の第1の実施形態に係る半導体装置の製造方法を説明するための斜視図である。図3(C)は図3(B)の次の工程を説明するための断面図である。本図によって製造される半導体装置は、半導体チップを樹脂で封止した構造を有しているが、半導体チップを保持する基板又はリードフレームを有していないため、従来の半導体装置と比較して薄くなっている。
まず図1(A)に示すように、シート1の上面に複数の電極2を仮止めする。シート1は、例えばダイシングテープと同様の構成である。電極2は、半導体チップが配置されるべき領域1bの周囲を取り囲むように配置されている。電極2は、例えば上面にAuがメッキされたCu電極、又はハンダ電極であるが、他の金属によって形成された電極(例えば上面にPdがメッキされたCu電極、又はFe系電極)であっても良い。
図1(B)は、シート1の表面に電極2を仮止めするための装置の構成を説明するための側面図(一部は断面を示している)である。本装置は、シート1を上面に保持するダイホルダー10、シート1の上方で金属プレート2aを挟んで保持する保持治具13,14、及び保持治具13,14の上方に位置するパンチホルダー11を有している。パンチホルダー11の下面にはパンチ12が取り付けられている。保持治具13,14にはパンチ12が挿通する貫通孔が設けられており、この貫通孔の中でパンチ12が押し下げられることにより、金属プレート2aの一部がパンチ12によって打ち抜かれて電極2としてシート1の上面に押し付けられることにより、電極2がシート1の上面に仮止めされる。金属プレート2aは、電極2がCu電極の場合は、少なくとも上面がAuメッキされたCuプレートであり、電極2がハンダ電極である場合はハンダプレートである。また、金属プレート2aは、少なくとも上面がハンダメッキされたCuプレートであっても良い。
本実施形態において、シート1の上面には粘着層1aが設けられているため、電極2が仮止めされやすくなっている。粘着層1aは、例えば紫外線を照射することにより硬化して粘着力が低下又は消える樹脂から形成されている。なお、図1(B)に示す装置はパンチ12を複数有しており、一回の打ち抜き動作で全ての電極2をシート1の上面に仮止めできるようになっている。
なお本図に示す例において、電極2は領域1bの周囲に一列ほど形成されているが、複数列形成されていても良い。この場合、全ての電極2を同時にシート1上に仮止めしてもよいが、各列の相互間隔が狭い場合、各列ごとに電極2をシート1上に仮止めしてもよい。
次いで図2(A)に示すように、シート1の上面の領域1b上に、保護樹脂層であるポリイミドシール3を取り付ける。ポリイミドシール3の大きさは、後述する半導体チップ4の下面と略同じ大きさか、これより少し大きい程度であるのが好ましい。ポリイミドシール3の上面には粘着層(図示せず)が設けられている。
次いで図2(B)に示すように、ポリイミドシール3の上面に、半導体チップ4の下面を押し付け、半導体チップ4をポリイミドシール3上に固定する。この状態において、半導体チップ4の上面に形成された複数の外部接続端子4aは、上方を向いている。
次いで図2(C)に示すように、複数の電極2と複数の外部接続端子4aをボンディングワイヤ5で接続する。このようにして、複数の電極2、ポリイミドシール3、半導体チップ4、及び複数のボンディングワイヤ5を有する封止前装置6が形成される。
ここまでの工程は、シート1を長尺状にして一方向に移動させながら、流れ作業として連続して行うことができる。
次いで図3(A)に示すように、2以上である所定数の封止前装置6単位でシート1の上面を封止樹脂層7でモールド封止することにより、所定数の封止前装置6を一つの封止樹脂層7で封止する。
次いで、図3(B)に示すように、シート1及び封止樹脂層7を切断し、封止前装置6単位で個片化する。
その後、シート1を引き剥がす。粘着層1aの粘着力が紫外線照射により低下又は消える場合、シート1を引き剥がす前にシート1の裏面から紫外線照射を行う。このようにして、図3(C)に示す半導体装置が形成される。この半導体装置は、封止樹脂層7の下面に複数の電極2の下面、及びポリイミドシール3の下面が露出している。複数の電極2それぞれは、ボンディングワイヤ5を介して半導体チップ4の外部接続端子4aに接続している。半導体チップ4は、下面がポリイミドシール3の上面に接しており、また封止樹脂層7及びポリイミドシール3によって保護かつ固定されている。そしてこの半導体装置は、半導体チップ4を固定する為の基板又はリードフレームを有していない。
以上、本発明の第1の実施形態に係る半導体装置の製造方法によれば、半導体チップ4
を固定する基板又はリードフレームを有していないため、従来の半導体装置と比較して薄型化することができ、かつ製造コストを低くすることができる。
図4の各図は、本発明の第2の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態に係る半導体装置の製造方法は、図4(A)に示すように、シート1の上面に複数の電極2を仮止めする工程において、電極2の下部をシート1内に押し込む点を除いて、第1の実施形態に係る半導体装置の製造方法と同様である。
本実施形態によって製造される半導体装置は、図4(B)に示すように、電極2の下部が封止樹脂層7の下面から突出している点を除いて、第1の実施形態によって製造される半導体装置と同様の構成である。
本実施形態によっても第1の実施形態と同様の効果を得ることができる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えばシート1を金属シートにより構成してもよい。またシート1上に電極2を打ち抜きで仮止めする代わりに、X−Yロボットで複数の電極2をシート1上に配置及び仮止めしてもよい。この場合、多品種少量生産に対応することができる。また、シート1の領域1bにポリイミドシール3を取り付けずに、領域1bに直接半導体チップ4を固定しても良い。
また、上記した各実施形態において、ポリイミドシール3を用いなくてもよい。この場合、半導体チップ4の下面は封止樹脂層7の下面から露出する。
(A)は本発明の第1の実施形態に係る半導体装置の製造方法を説明するための斜視図、(B)は(A)で説明する工程で用いられる装置の側面図。 各図は図1の次の工程を説明するための断面図。 (A)及び(B)は図2の次の工程を説明するための斜視図、(C)は(B)の次の工程を説明するための断面図。 各図は第2の実施形態に係る半導体装置の製造方法を説明するための断面図。 (A)は第1の従来例に係る半導体装置の構成を説明するための断面図、(B)は第2の従来例に係る半導体装置の構成を説明するための断面図。
符号の説明
1…シート、1a…粘着層、1b…領域、2…電極、2a…金属プレート、3…ポリイミドシール、4,100…半導体チップ、4a,101…外部接続端子、5,105…ボンディングワイヤ、6…封止前装置、7…封止樹脂層、10…ダイホルダー、11…パンチホルダー、12…パンチ、13,14…保持治具、102…ダイパッド、104…インナーリード、106…樹脂、110…配線基板、111…端子、112…ハンダボール

Claims (9)

  1. シート上に電極を配置する工程と、
    前記シート上に半導体チップを配置する工程と、
    前記半導体チップと前記電極をワイヤで接続する工程と、
    前記シート上に封止樹脂層を形成することにより、前記電極、前記ワイヤ、及び前記半導体チップを前記封止樹脂層で封止する工程と、
    前記封止樹脂層から前記シートを剥離することにより、前記封止樹脂層によって前記電極、前記ワイヤ、及び前記半導体チップが封止された半導体装置を形成する工程と、
    を具備する半導体装置の製造方法。
  2. 前記シート上には粘着層が形成されている請求項1に記載の半導体装置の製造方法。
  3. 前記シート上に前記半導体チップを配置する工程の前に、前記シートのうち前記半導体チップが配置される領域上に保護樹脂層を形成する工程を具備し、
    前記シート上に前記半導体チップを配置する工程において、前記半導体チップを前記保護樹脂層上に配置し、
    前記封止樹脂層から前記シートを剥離する工程において、前記保護樹脂層は前記シートから剥離して前記半導体チップの保護層となる請求項1又は2に記載の半導体装置の製造方法。
  4. 前記シート上に前記電極を配置する工程は、前記シートと対向する位置に配置された導電プレートをパンチで前記シートに向けて打ち抜き、打ち抜かれた部分を前記シート上に付着させることにより、前記打ちぬかれた部分を前記電極として前記シート上に配置する工程である請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
  5. 前記導電プレートは表面に金メッキ又はハンダメッキが施された銅プレートである請求項4に記載の半導体装置の製造方法。
  6. 前記導電プレートはハンダプレートである請求項4に記載の半導体装置の製造方法。
  7. 前記電極及び前記半導体チップを前記封止樹脂層で封止する工程の前までに、前記シート上には、前記電極及び前記半導体チップの組み合わせが複数組形成されており、
    前記電極及び前記半導体チップを前記封止樹脂層で封止する工程において、一つの前記封止樹脂層で前記複数組の組み合わせを封止し、
    前記電極及び前記半導体チップを前記封止樹脂層で封止する工程の後に、前記一つの封止樹脂層で封止された前記複数組の組み合わせを、該組み合わせそれぞれ毎に個片化する工程を具備する請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
  8. 上面に外部接続端子を有する半導体チップと、
    前記半導体チップを封止する封止樹脂層と、
    前記封止樹脂層の一面から露出しており、前記半導体チップの前記外部接続端子にワイヤを介して接続している電極と、
    を具備し、前記半導体チップの下面は前記封止樹脂層の前記一面から露出している半導体装置。
  9. 上面に外部接続端子を有する半導体チップと、
    前記半導体チップを封止する封止樹脂層と、
    上面が前記半導体チップの下面に接しており、下面が前記封止樹脂層の一面から露出している保護樹脂層と、
    前記封止樹脂層の前記一面から露出しており、前記半導体チップの前記外部接続端子にワイヤを介して接続している電極と、
    を具備する半導体装置。
JP2007074142A 2007-03-22 2007-03-22 半導体装置の製造方法及び半導体装置 Withdrawn JP2008235634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007074142A JP2008235634A (ja) 2007-03-22 2007-03-22 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007074142A JP2008235634A (ja) 2007-03-22 2007-03-22 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2008235634A true JP2008235634A (ja) 2008-10-02

Family

ID=39908069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007074142A Withdrawn JP2008235634A (ja) 2007-03-22 2007-03-22 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP2008235634A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012062373A (ja) * 2010-09-14 2012-03-29 Nitto Denko Corp 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012062373A (ja) * 2010-09-14 2012-03-29 Nitto Denko Corp 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。

Similar Documents

Publication Publication Date Title
JP2008181959A (ja) 半導体装置の製造方法及び半導体装置、並びに配線基板
US20160148876A1 (en) Flat no-leads package with improved contact pins
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP4984253B2 (ja) 半導体装置の製造方法および半導体装置用基板の製造方法
US8017442B2 (en) Method of fabricating a package structure
US7846775B1 (en) Universal lead frame for micro-array packages
JP4159348B2 (ja) 回路装置の製造方法
US9099484B2 (en) Method of manufacturing semiconductor device
JPWO2007057954A1 (ja) 半導体装置及びその製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
US6462283B1 (en) Semiconductor package with central circuit pattern
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP6457637B2 (ja) 基板アダプタを製造する方法、基板アダプタ、および、半導体素子に対して接触する方法
JP2007157846A (ja) 半導体装置の製造方法
JP2008235634A (ja) 半導体装置の製造方法及び半導体装置
JP2006237503A (ja) 半導体装置およびその製造方法
JP2016146457A (ja) 半導体装置およびその製造方法
JP2002246529A (ja) 樹脂封止型半導体装置及びその製造方法
JP4979661B2 (ja) 半導体装置の製造方法
JP3163214U (ja) 半導体装置
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法
JP3831380B2 (ja) 半導体装置
JP2005522028A (ja) 半導体デバイスのパッケージング・システム
JP2004007013A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100601