JP2008233606A - Active-matrix circuit board and display - Google Patents
Active-matrix circuit board and display Download PDFInfo
- Publication number
- JP2008233606A JP2008233606A JP2007074277A JP2007074277A JP2008233606A JP 2008233606 A JP2008233606 A JP 2008233606A JP 2007074277 A JP2007074277 A JP 2007074277A JP 2007074277 A JP2007074277 A JP 2007074277A JP 2008233606 A JP2008233606 A JP 2008233606A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- pixel electrode
- avoidance
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
Abstract
Description
本発明は、駆動電極と配線パターンとを備えてなるアクティブマトリクス回路基板と、このアクティブマトリクス回路基板を備えた表示装置に関する。 The present invention relates to an active matrix circuit substrate including a drive electrode and a wiring pattern, and a display device including the active matrix circuit substrate.
近年、電気光学装置からなる各種の表示パネル(ディスプレイ)の普及に伴い、時計や種々の計器などの表示部についても、前記の表示パネルを用いることが検討されている。このように時計や種々の計器などの表示部として用いられる表示パネル(表示装置)としては、例えば時計において時刻を示したり、計器において目盛り(数値)を示したりするための指針を取り付けるため、貫通孔を形成する必要があるものがある。貫通孔を形成した表示パネルとしては、パッシブマトリクス駆動であるSTN液晶を前提とした液晶表示パネルが提案されている(例えば、特許文献1参照)。
ところで、時計等に用いられる表示パネル(表示装置)にあっても、単なる時刻を示す数字等を表示するだけでなく、「日付」や「曜日」等の暦情報、さらには時計等の機器に付属する各種の機能(タイマー機能やストップウォッチ機能、電波受信機能など)に関しても表示を行うため、パッシブマトリクス駆動でなくアクティブマトリクス駆動で表示を行いたいとの要望がある。 By the way, even in a display panel (display device) used for a clock or the like, not only displays a number indicating a time, but also calendar information such as “date” and “day of the week”, and also a device such as a clock. Since various types of attached functions (timer function, stopwatch function, radio wave reception function, etc.) are also displayed, there is a demand for display using active matrix driving instead of passive matrix driving.
しかしながら、アクティブマトリクス駆動を行うためには、データ線やスキャン線等の配線を縦横に配設する必要がある。前記したように表示パネルの構成部品となるアクティブマトリクス回路基板にドリル等で貫通孔を形成すると、その開孔位置にあるデータ線やスキャン線が損なわれてしまう。例えばこのアクティブマトリクス回路基板を用いた表示パネルが矩形画面である場合、貫通孔を含んだ十字状の部位、すなわち設計上前記貫通孔を通過する配線に接続する画素電極による表示部位において、表示がなされなくなってしまう。そのため、貫通孔を有するマトリクス表示体では、設計上前記貫通孔を通過する配線について、該貫通孔を回避すべく、該貫通孔にかかる配線部分を迂回させる必要がある。 However, in order to perform active matrix driving, it is necessary to arrange wiring such as data lines and scan lines vertically and horizontally. As described above, when a through-hole is formed in an active matrix circuit board that is a component of a display panel by a drill or the like, a data line and a scan line at the opening position are damaged. For example, when a display panel using this active matrix circuit board is a rectangular screen, display is performed in a cross-shaped part including a through hole, that is, a display part by a pixel electrode connected to a wiring passing through the through hole by design. It will not be done. For this reason, in a matrix display body having a through hole, it is necessary to detour a wiring portion passing through the through hole in order to avoid the through hole with respect to the wiring passing through the through hole by design.
なお、前記の特許文献1には、アナログ指示計器と併用するために、表示部内に貫通孔を有する液晶表示パネルにおいて、その貫通孔の周辺に配線されるX電極およびY電極に貫通孔の軸線を中心とする所定曲率の円弧状電極部をそれぞれ形成したことにより、貫通孔の周辺スペースを有効に利用して高密度な配線が可能であるとともに、貫通孔の周辺に特異な表示を行うことができるようにした液晶表示パネルが提供される、と記載されている。しかしながら、この特許文献1には、TFTパネルによるアクティブマトリクス駆動については何等考慮されておらず、したがって前記した、アクティブマトリクス駆動で表示を行いたいとの要望には応えることができない。 In addition, in the above-mentioned patent document 1, in order to use together with an analog indicator instrument, in the liquid crystal display panel having a through hole in the display unit, the axis of the through hole is formed in the X electrode and the Y electrode that are wired around the through hole. By forming each arc-shaped electrode part with a predetermined curvature centering on the center, high-density wiring is possible by effectively using the space around the through hole, and a unique display is provided around the through hole It is described that a liquid crystal display panel that can perform the above is provided. However, this Patent Document 1 does not consider the active matrix driving by the TFT panel at all, and therefore cannot satisfy the above-mentioned demand for performing the display by the active matrix driving.
前記したように、アクティブマトリクス方式の高精細な表示装置では、データ線(信号線)やスキャン線(走査線)等の配線を、貫通孔を回避させるべくこれを迂回させる必要があるが、貫通孔を迂回させて配線を配設するためには、該配線の形成位置に画素電極を駆動させるための画素駆動回路を配設することができなくなってしまう。特に、高解像度のものになると、迂回させる配線の数が非常に多くなってしまい、その分、画素駆動回路を形成するための領域も、より限定されてしまう。その結果、貫通孔の周辺では表示を行うことができず、したがって全体の表示面積が小さくなってしまう。 As described above, in an active matrix type high-definition display device, it is necessary to bypass wiring such as data lines (signal lines) and scan lines (scanning lines) in order to avoid through holes. In order to arrange the wiring by bypassing the hole, it becomes impossible to provide a pixel driving circuit for driving the pixel electrode at the position where the wiring is formed. In particular, when the resolution is high, the number of wirings to be detoured becomes very large, and the area for forming the pixel driving circuit is further limited accordingly. As a result, display cannot be performed around the through-hole, and therefore the entire display area is reduced.
このような不都合を回避するため、精細度を低くすることで画素駆動回路の配置に余裕を持たせ、これら画素駆動回路間にスペースを確保することにより、このスペースに配線を通すことが考えられる。 In order to avoid such an inconvenience, it is conceivable to provide a margin for the arrangement of the pixel driving circuits by reducing the definition and to secure a space between the pixel driving circuits so that wiring is passed through the space. .
また、配線を形成するための層数を増やし、互いに緩衝しないよう異なる層に配線を形成することで、貫通孔の近傍にも画素駆動回路を形成するための領域を確保し、これによって表示用の画素電極を貫通孔の近傍にまで設けることも考えられる。 In addition, by increasing the number of layers for forming the wiring and forming the wiring in different layers so as not to buffer each other, an area for forming the pixel driving circuit is also secured in the vicinity of the through hole, thereby enabling the display. It is also conceivable to provide the pixel electrode in the vicinity of the through hole.
しかしながら、精細度を低くすることは表示品位を下げることになり、たとえ貫通孔周辺部にまで表示領域が拡がって大きな表示面積が確保されても、製品としては十分な高級感が得られなくなってしまう。 However, lowering the definition will lower the display quality, and even if the display area expands to the periphery of the through-hole and a large display area is secured, a high-quality feeling cannot be obtained as a product. End up.
本発明は前記事情に鑑みてなされたもので、その目的とするところは、表示品位を下げることなく、また製造コストの大幅な上昇を招くことなく、大きな表示面積を確保したアクティブマトリクス駆動の表示装置と、これの構成部品となるアクティブマトリクス回路基板とを提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an active matrix drive display that ensures a large display area without degrading display quality and without causing a significant increase in manufacturing cost. It is an object of the present invention to provide an apparatus and an active matrix circuit board as a component of the apparatus.
上記目的を達成するため、本発明に係るアクティブマトリクス回路基板は、所定の領域に回避部が設けられた基板と、前記基板上に設けられた複数の画素電極と、前記基板上に設けられ、前記複数の画素電極を駆動する駆動回路と、前記基板上のうち前記画素電極とは異なる層に設けられた複数の配線とを具備し、前記回避部の周辺部では、前記複数の配線のうち一部の配線同士が前記複数の画素電極のうち少なくとも1つを介して接続されていることを特徴とする。 In order to achieve the above object, an active matrix circuit substrate according to the present invention is provided on a substrate having an avoidance portion provided in a predetermined region, a plurality of pixel electrodes provided on the substrate, and the substrate. A driving circuit for driving the plurality of pixel electrodes; and a plurality of wirings provided on a different layer from the pixel electrode on the substrate. Some wirings are connected to each other through at least one of the plurality of pixel electrodes.
本発明によれば、回避部の周辺部では、複数の配線のうち一部の配線同士が、自身とは異なる層に設けられた複数の画素電極のうち少なくとも1つを介して接続されているので、当該画素電極を介して回避部を迂回させることができる。画素電極を介して迂回させる分、回避部を迂回させる配線の本数を少なくすることができるので、回避部を迂回させる部分の面積を極力小さくすることができ、その分大きな表示面積を確保することが可能となる。「回避部」については、例えば基板に設けられた貫通孔など物理的に配線を配置することができない領域や、他の配線が設けられている領域など電気的短絡が生じるため配線を配置することができない領域などを含んでいる。 According to the present invention, in the peripheral portion of the avoidance unit, some of the plurality of wirings are connected via at least one of the plurality of pixel electrodes provided in a layer different from itself. Therefore, the avoidance unit can be bypassed via the pixel electrode. Since the number of wirings that bypass the avoidance part can be reduced by the amount of bypassing through the pixel electrode, the area of the part that bypasses the avoidance part can be reduced as much as possible, and a large display area can be secured accordingly. Is possible. For the “avoidance part”, for example, an area where wiring cannot be physically arranged, such as a through-hole provided in the substrate, or an area where other wiring is provided, causes an electrical short circuit. It includes areas that cannot be used.
上記のアクティブマトリクス回路基板は、前記回避部の周辺部では、前記一部の配線同士が前記複数の画素電極のうち前記回避部の周辺部に設けられた画素電極を介して接続されていることを特徴とする。
本発明によれば、回避部の周辺部では、当該一部の配線同士が複数の画素電極のうち回避部の周辺部に設けられた画素電極を介して接続されているので、回避部を回避する配線の長さを極力短くすることができる。
In the active matrix circuit board, in the peripheral portion of the avoidance portion, the partial wirings are connected to each other through pixel electrodes provided in the peripheral portion of the avoidance portion among the plurality of pixel electrodes. It is characterized by.
According to the present invention, in the peripheral portion of the avoidance portion, the part of the wirings are connected via the pixel electrodes provided in the peripheral portion of the avoidance portion among the plurality of pixel electrodes, so that the avoidance portion is avoided. The length of the wiring to be performed can be shortened as much as possible.
上記のアクティブマトリクス回路基板は、前記複数の画素電極のうち前記回避部の周辺部に設けられた画素電極が、平面視で前記回避部を囲う形状に設けられていることを特徴とする。
本発明によれば、複数の画素電極のうち回避部の周辺部に設けられた画素電極が、平面視で回避部を囲う形状に設けられているので、回避部を回避する配線の長さを一層短くすることができる。
The active matrix circuit board is characterized in that a pixel electrode provided in a peripheral portion of the avoidance portion among the plurality of pixel electrodes is provided in a shape surrounding the avoidance portion in a plan view.
According to the present invention, since the pixel electrode provided in the peripheral portion of the avoidance portion among the plurality of pixel electrodes is provided in a shape surrounding the avoidance portion in plan view, the length of the wiring that avoids the avoidance portion is reduced. It can be made even shorter.
上記のアクティブマトリクス回路基板は、前記複数の配線と同一層内に前記回避部に沿って設けられ、前記複数の配線のうち一部の配線同士を接続する環状電極を更に具備することを特徴とする。
本発明によれば、複数の配線と同一層内に回避部に沿って設けられ、複数の配線のうち一部の配線同士を接続する環状電極を更に具備するので、当該環状電極においても回避部を回避させることができる。このように画素電極と環状電極とによって、配線のうち回避部を迂回する部分の面積を相乗的に小さくすることができる。
The active matrix circuit board further includes an annular electrode provided along the avoidance portion in the same layer as the plurality of wirings, and connecting a part of the plurality of wirings to each other. To do.
According to the present invention, since the annular electrode is further provided in the same layer as the plurality of wirings along the avoiding portion and connects a part of the plurality of wirings, the avoiding portion also in the annular electrode. Can be avoided. Thus, the area of the portion of the wiring that bypasses the avoidance portion can be synergistically reduced by the pixel electrode and the annular electrode.
上記のアクティブマトリクス回路基板は、前記画素電極に接続される一部の配線が、前記駆動回路の電源を供給する配線であることを特徴とする。
本発明によれば、画素電極に接続される一部の配線が、駆動回路の電源を供給する配線、いわゆる電源配線であるので、セグメント駆動の場合と同様な表示形態とすることができる。特に画素電極を金属からなることとした場合には、電気抵抗値が低くなるため好ましい形態となる。また、駆動回路に電源配線が1本のみ必要な場合には、電源配線を跨ぐ必要が無くなるため、回避部の迂回部分の面積を極力小さくすることができる。
In the active matrix circuit substrate, a part of the wiring connected to the pixel electrode is a wiring for supplying power to the driving circuit.
According to the present invention, since some of the wirings connected to the pixel electrode are wirings for supplying power to the driving circuit, so-called power wirings, a display form similar to that in the case of segment driving can be obtained. In particular, when the pixel electrode is made of metal, the electric resistance value is lowered, which is a preferable mode. In addition, when only one power supply wiring is required for the drive circuit, it is not necessary to straddle the power supply wiring, so that the area of the bypass portion of the avoidance portion can be minimized.
上記のアクティブマトリクス回路基板は、前記画素電極に接続される一部の配線が、前記駆動回路の接地用の配線であることを特徴とする。
本発明によれば、画素電極に接続される一部の配線が、駆動回路の接地用の配線、いわゆるグランド配線であるため、グランドパターンの強化を図ることができる。
The active matrix circuit board is characterized in that a part of the wiring connected to the pixel electrode is a grounding wiring for the driving circuit.
According to the present invention, since a part of the wiring connected to the pixel electrode is a wiring for grounding the drive circuit, that is, a so-called ground wiring, the ground pattern can be strengthened.
本発明に係る表示装置は、対向配置され、電気光学物質層を挟持する第1基板及び第2基板と、前記第1基板のうち前記第2基板との対向面に設けられた画素電極と、前記第2基板のうち前記第1基板との対向面に設けられた対向電極とを具備する表示装置であって、前記第1基板が、上記のアクティブマトリクス回路基板であることを特徴とする。 A display device according to the present invention includes a first substrate and a second substrate that are arranged to face each other and sandwich an electro-optic material layer, a pixel electrode that is provided on a surface of the first substrate facing the second substrate, A display device comprising a counter electrode provided on a surface facing the first substrate of the second substrate, wherein the first substrate is the active matrix circuit substrate.
本発明によれば、複数の配線が形成された層のうち回避部を迂回させる部分の面積を極力小さくすることが可能なアクティブマトリクス回路基板が搭載されているので、表示品位を下げることなく、また製造コストの大幅な上昇を招くことなく、大きな表示面積を確保したアクティブマトリクス駆動の表示装置を得ることができる。 According to the present invention, since the active matrix circuit board capable of minimizing the area of the portion that bypasses the avoiding portion of the layer in which the plurality of wirings is formed is mounted, without lowering the display quality, In addition, an active matrix driving display device that can secure a large display area can be obtained without causing a significant increase in manufacturing cost.
上記の表示装置は、前記電気光学物質が、電気泳動粒子と当該電気泳動粒子を分散させる液相分散媒とからなる電気泳動分散液であることを特徴とする。
本発明によれば、表示装置を構成する電気泳動素子が表示の保持性(メモリ性)を有しているので、例えば表示を固定している際には電気泳動粒子に与える電界を無くしても、表示がそれ以前に与えられた電界による状態に保持される。したがって、消費電力の低減化が可能になる。
In the above display device, the electro-optical material is an electrophoretic dispersion liquid including electrophoretic particles and a liquid phase dispersion medium in which the electrophoretic particles are dispersed.
According to the present invention, since the electrophoretic elements constituting the display device have display retention (memory property), for example, when the display is fixed, the electric field applied to the electrophoretic particles can be eliminated. , The display is held in a state by a previously applied electric field. Therefore, power consumption can be reduced.
[第1実施形態]
以下、図面に基づき、本発明の第1実施形態を説明する。
図1は、本実施形態に係る表示装置を備えた腕時計1の正面図である。
同図に示すように、腕時計1は、時計ケース2と、当該時計ケース2に連結された一対のバンド3とを主体として構成されている。
[First Embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a front view of a wristwatch 1 including a display device according to the present embodiment.
As shown in the figure, the wristwatch 1 is mainly composed of a
時計ケース2は、ステンレス等の金属又はプラスチック樹脂等の樹脂からなる。時計ケース2の正面には、表示パネル5と、秒針21と、分針22と、時針23とが設けられている。時計ケース2の側面には、操作子としての竜頭10と操作ボタン11とが設けられている。竜頭10は、ケース内部に設けられる巻真(図示せず)に連結されており、当該巻真と一体となって多段階(例えば2段階)で押し引き自在、かつ、回転自在に設けられている。
The
図2は、腕時計1の側断面図である。
同図に示すように、時計ケース2の内部には収容部2Aが設けられている。収容部2Aには、ムーブメント4と表示パネル5とが収容されている。
FIG. 2 is a side sectional view of the wristwatch 1.
As shown in the figure, a
ムーブメント4は、秒針21、分針22及び時針23からなるアナログ指針が連結された運針機構(図示せず)を有している。この運針機構が前記アナログ指針21〜23を回転駆動することにより、設定された時刻を表示する時刻表示部として機能するようになっている。
The movement 4 has a hand movement mechanism (not shown) to which an analog pointer consisting of a
表示パネル5は、例えばアクティブマトリクス駆動の電気泳動表示パネルによって構成されており、ムーブメント4の時計正面側に配置されている。この表示パネル5は、腕時計1の表示部を構成する。表示パネル5の表示面は、ここでは円形状になっている。表示面の形状については、円形状のほか、例えば正八角形状、十六角形状など、他の形状になっていても構わない。
The
表示パネル5の中央部には、当該表示パネル5の表裏を貫通する貫通孔5Aが形成されている。貫通孔5Aには、前記ムーブメント4の運針機構(図示せず)の秒車24、2番車25及び筒車26の各軸が挿入されている。各軸の先端には、上述した秒針21、分針22及び時針23がそれぞれ取り付けられている。
A through
収容部2Aの一端側(時計正面側)には、ガラス製又は樹脂製の透明カバー7が設けられている。この透明カバー7は、樹脂製又は金属製の圧入リング6を介して収容部2Aに圧入固定されている。収容部2Aの他端側(時計裏側)には、パッキン8を介して裏蓋9が螺合されている。裏蓋9及び透明カバー7によって時計ケース2の内部の密封性が確保されている。
A transparent cover 7 made of glass or resin is provided on one end side (the front side of the watch) of the
図3は表示パネル5の構成を概略的に示す断面図である。
同図に示すように、表示パネル5は、第1基板(アクティブマトリクス回路基板)30と、第2基板31と、電気泳動層32とを主体として構成されている。
FIG. 3 is a cross-sectional view schematically showing the configuration of the
As shown in the figure, the
第1基板30と第2基板31とは、電気泳動層32を挟持するように対向配置されている。第1基板30の内面(第2基板との対向面)には、画素電極35(図8等参照)が形成されている。第2基板31の内面(第1基板30との対向面)には、ITO等の透明な導電材料からなる共通電極(対向電極)37が形成されている。第2基板31の外面は、静止画や動画などの画像が表示される表示面になっている。第1基板30及び第2基板31の中央には、上述した貫通孔5Aが形成されている。貫通孔5Aは、第1基板30及び第2基板31のうち平面視で重なる領域を貫くように形成されている。貫通孔5Aの内側面には、シール部51が設けられている。シール部51は、第1基板30と第2基板31との間の領域(電気泳動層32が設けられた領域)を封止するように設けられている。
The
電気泳動層32は、図4(a)及び図4(b)に示すように多数のマイクロカプセル24を主体として構成されている。各マイクロカプセル24には、それぞれ電気泳動分散液(電気光学物質)25が封入されている。電気泳動分散液25は、正に帯電した黒色の電気泳動粒子(以下、黒色粒子と記す)26と、負に帯電した白色の電気泳動粒子(以下、白色粒子と記す)27とが、それぞれ多数個ずつ液相分散媒(図示せず)中に分散された構成になっている。電気泳動分散液25については、前記の2粒子系のものに限定されることなく、1粒子系のものも使用可能である。この場合に液相分散媒について着色したものを使用することもできる。2粒子系、1粒子系のいずれにおいても、粒子の色については、白と黒以外の種々の色を採用することができる。
The
この電気泳動素子28の動作を説明する。図4(a)に示すように、共通電極37の電位が画素電極35の電位より相対的に高い場合には、負に帯電した白色粒子27が共通電極37側に移動(泳動)し、正に帯電した黒色粒子26は画素電極35側に移動(泳動)する。その結果、表示面側となる共通電極37側を見ると、電気泳動素子28に対応する画素部では白色が認識される。
The operation of the
一方、図4(b)に示すように、画素電極35の電位が共通電極37の電位より相対的に高い場合には、正に帯電した黒色粒子26が共通電極37側に移動(泳動)し、負に帯電した白色粒子27は画素電極35側に移動(泳動)する。その結果、共通電極37側を見ると、この電気泳動素子28に対応する画素部では黒色が認識される。このように、各画素部毎に白あるいは黒が表示されることにより、これら画素部が基本的にマトリクス状に配置された表示パネル5では、白または黒からなるパターン表示が可能になっている。
On the other hand, as shown in FIG. 4B, when the potential of the
この表示パネル5のうち、平面視で貫通孔5Aの周辺部以外の表示領域においては、図5に示すように画素部40が平面視でマトリクス状に配列されている。各画素部40は、図6の回路図に示すように、スイッチング素子としてのトランジスタ41と、4つのトランジスタ42、43、44、45を組み合わせて構成されるラッチ回路46と、電気泳動素子28とを備えている。トランジスタ41とラッチ回路46とによって上述した画素駆動回路34が構成されている。
In the display area of the
トランジスタ41は、例えば電界効果型のnチャネルトランジスタであり、そのゲートが走査線(スキャン線)47に接続され、一方のソースドレイン(入力端)がデータ線(信号線)48に接続され、他方のソースドレイン(出力端)がラッチ回路46の入力端に接続されている。
The
ラッチ回路(フリップフロップ回路)46は、例えば2つの電界効果型のnチャネルトランジスタ42、44と、2つの電界効果型のpチャネルトランジスタ43、45とを組み合わせて構成されている。トランジスタ42、43は、その一方のソースドレイン同士が接続されており、トランジスタ42の他方のソースドレインは低電圧電源線49に接続されており、トランジスタ43の他方のソースドレインは高電圧電源線50に接続されている。同様に、トランジスタ44、45はその一方のソースドレイン同士が接続されており、トランジスタ44の他方のソースドレインは低電圧電源線49に接続されており、トランジスタ45の他方のソースドレインは高電圧電源線50に接続されている。
The latch circuit (flip-flop circuit) 46 is configured by combining, for example, two field-effect n-
トランジスタ42、43の各ゲートは、トランジスタ44、45のソースドレイン同士の接続点N1に接続されている。この接続点N1は、ラッチ回路46の入力端として機能するようになっている。この入力端N1は、前記トランジスタ41の他方のソースドレイン(出力端)に接続されている。トランジスタ44、45の各ゲートは、トランジスタ42、43のソースドレイン同士の接続点N2に接続されている。この接続点N2は、ラッチ回路46の出力端として機能するようになっている。このラッチ回路46の出力端N2は、前記した画素電極35、すなわち電気泳動素子28の一方の側の電極に接続されている。このような構成のもとにラッチ回路46は、入力端N1に与えられた電位が高電位のときに出力端N2には低電位VSSが現れ、入力端N1に与えられた電位が低電位のときに出力端N2には高電位VEPが現れるようになっている。
The gates of the
図7は、第1基板30のうち貫通孔5Aの周辺部の構成を示す平面図である。図8は、図7のA−A断面に沿った構成を示す図である。
画素駆動回路34は、ガラス基板33上に設けられており、画素電極35に電気信号を供給する回路である。画素電極35は、画素駆動回路34の上層に設けられており、当該画素駆動回路34に平面視で重なる位置にマトリクス状に配列されている。貫通孔5Aの周辺部には、当該貫通孔5Aを囲むように環状の画素電極35cが設けられている。画素電極35は、ITOや金属などの導電材料からなる。
FIG. 7 is a plan view showing the configuration of the periphery of the through
The
画素配線60は、画素駆動回路34と同一層に設けられており、例えば図示しないスイッチング素子を介して画素駆動回路34(トランジスタ41)に接続された上記の走査線47やデータ線48などが含まれる。電源配線61は、画素配線60と同一層に設けられており、当該画素配線60と並列に配置されている。電源配線61は、ラッチ回路46に接続する低電圧電源線49および高電圧電源線50などが含まれる。
The
画素配線60及び電源配線61は、貫通孔5Aの周辺部以外の表示領域においては、縦横に直線的に配設されている。画素配線60のうち貫通孔5Aの近傍の部分は、設計上貫通孔5Aを通過する位置に配される部分、つまり貫通孔5Aが無ければこの貫通孔5Aを形成した部位を通るように配置された部分である。この部分には、貫通孔5Aを避けてその周囲を迂回する迂回配線部60aが設けられている。
The
貫通孔5Aの周囲には、当該貫通孔5Aの周囲をシールしたシール部51が形成されている。シール部51は、配線60を通すことができない領域となっている。したがって、ここでは、貫通孔5A及びシール部51を回避部としている。配線60のうち、設計上貫通孔5Aを通過する位置に配される配線60だけでなく、設計上シール部51を通過する位置に配される配線60にも、該シール部51を避けてその周囲を迂回する迂回配線部60aが設けられている。
A
図7に示すように、迂回配線部60aを形成した配線60の近傍に位置する配線60にも、迂回配線部60aを回避する必要上、やはり迂回配線部60aを形成する必要がある。そのような配線60についても、本実施形態では同様に迂回配線部60aを形成している。本実施形態においては、貫通孔5A及びシール部51に加えて、これらの近傍に位置する迂回配線60aも回避部52となっている。
As shown in FIG. 7, it is necessary to avoid the
各電源配線61は、貫通孔5Aの周辺部において、例えばコンタクトホールなどを介してこの画素電極35cに接続されている。電源配線61は、画素電極35cによって貫通孔5A、シール部51及び迂回配線部60aなどの回避部を迂回し、これら各部位を回避するようになっている。図9に示すように、画素電極35cと電源配線61との接続位置は、画素電極35cの外周に沿った領域内(例えば、図中の黒点部分)に配置されるようになっている。
Each
このように、本実施形態によれば、回避部52の周辺部では、複数の配線のうち一部の配線(電源配線61)同士が、自身とは異なる層(上層側)に設けられた画素電極35cを介して接続されているので、画素電極35cを介して回避部52を迂回させることができる。画素電極35cを介して迂回させる分、回避部52を迂回させる配線の本数を少なくすることができるので、回避部52を迂回させる部分の面積を極力小さくすることができ、その分大きな表示面積を確保することが可能となる。
Thus, according to the present embodiment, in the peripheral portion of the
[第2実施形態]
次に、本発明の第2実施形態を説明する。
第1実施形態では、表示パネル5の表示領域が円形状であるものとして説明したが、本実施形態では図10に示すように八角形状になっている。表示領域を八角形状にした場合には、例えば走査線47とデータ線48とを直交させることなく、そのうちの一方を斜めに(例えば45°に)配置することもある。この場合、画素配線(走査線47、データ線48)60のうち、特に設計上回避部を通過する位置に配される配線60については、回避部を避けてその周囲を迂回する迂回配線部60aが形成される。
[Second Embodiment]
Next, a second embodiment of the present invention will be described.
In the first embodiment, the display area of the
また、迂回配線部60aの直上には、図7に示したように貫通孔5Aの周囲に画素電極35cが形成されている。電源配線61は、コンタクトホールなどを介してこの画素電極35cに接続されている。電源配線61と画素電極35cとの接続位置については、図9に示す位置とほぼ同様である。
Further, as shown in FIG. 7, the
また、このように八角形状だけでなく、図11(a)に示すように表示パネル5が矩形状であっても、また、特殊な形状の例として図11(b)に示すようにハート形状であっても、同様にして、貫通孔5A等の回避部近傍における表示領域を拡げることができる。
なお、図11(a)、図11(b)において符号61はゲートドライバ、符号62はソースドライバである。
In addition to the octagonal shape as described above, even if the
11A and 11B,
このような構成によれば、表示パネル5の表示領域の形状が円形以外の角形状、例えば八角形状であり、貫通孔5A等の回避部を設計上通過する配線60が前記したように斜めに交差するような場合でも、円形の場合と同様にして、貫通孔5A等の回避部近傍における表示領域を拡げることができる。また、表示領域が矩形形状やハート形状など、他の形状であっても、円形の場合と同様にして、貫通孔5A等の回避部近傍における表示領域を拡げることができる。
According to such a configuration, the shape of the display area of the
[第3実施形態]
次に、本発明の第3実施形態を説明する。図12は、本実施形態に係る表示パネル105の構成を示す平面図であり、上記の第2実施形態の図10に対応している。
本実施形態では、貫通孔105A及びシール部151を囲うように環状電極180が設けられており、電源配線161が当該環状電極180に接続された構成になっている。この環状電極180は、電源配線161や画素配線160とは異なる層に形成されており、コンタクトホールを介して電源配線161に接続されている。環状電極180は、例えば金属などの導電材料からなる。電源配線161が環状電極180に接続されていることにより、当該環状電極180を介して回避部152を迂回して回避することができるようになっている。本実施形態では、環状電極180は接地用の電極として用いられている。環状電極180を接地用の電極として用いることにより、一部の配線が接地用の配線、いわゆるグランド配線となるため、グランドパターンの強化を図ることができる。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. FIG. 12 is a plan view showing the configuration of the
In the present embodiment, an
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
上記実施形態では、貫通孔5Aを含む回避部の全部が、表示パネル5の表示領域内に形成されているものとして説明したが、本発明はこれに限定されることは無い。例えば、回避部の一部のみが、表示パネル5の表示領域内に形成されていてもよい。具体的には、図13(a)に示すようにパネル形状が正八角形であり、その中心に貫通孔5Aが形成されている場合に、貫通孔5Aの半分が、配線60を配設してなる表示領域側に位置し、残りの半分が非表示領域側に位置するように、表示領域を形成してもよい。また、図13(b)に示すように、貫通孔5Aの1/4が、配線60を配設してなる表示領域側に位置し、残りが非表示領域側に位置するように、表示領域を形成してもよい。なお、図13(a)、(b)において、符号63はゲートドライバ、符号64はデータドライバである。
The technical scope of the present invention is not limited to the above-described embodiment, and appropriate modifications can be made without departing from the spirit of the present invention.
In the above-described embodiment, the entire avoidance portion including the through-
このような構成によれば、表示領域が比較的狭い表示パネル5にも、本発明のアクティブマトリクス回路基板を対応させることが可能となる。したがって、特に表示領域を狭くし、消費電力を抑えることで電池の寿命を長くするようにした表示パネルへの適用が容易になる。
According to such a configuration, the active matrix circuit substrate of the present invention can be made to correspond to the
また、上記実施形態では電気光学物質として電気泳動分散液を用い、電気泳動素子を構成することで表示をなさせるようにしたが、他に例えば、電気光学物質として液晶材料を用いることにより、液晶表示素子を構成するようにしてもよく、また、有機EL材料を用いることにより、有機EL素子を構成するようにしてもよい。 In the above embodiment, an electrophoretic dispersion liquid is used as an electro-optical material, and display is performed by configuring an electrophoretic element. However, for example, by using a liquid crystal material as an electro-optical material, liquid crystal can be used. The display element may be configured, or the organic EL element may be configured by using an organic EL material.
また、上記実施形態では、本発明の表示装置を腕時計に適用した例を示したが、置時計や壁掛時計、柱時計、懐中時計などにも適用できるのはもちろんである。時計以外にも、指針を有するような各種の計器などにも適用することができ、さらには、貫通孔以外の回避部を有した種々の表示装置にも適用可能である。 Moreover, although the example which applied the display apparatus of this invention to the wristwatch was shown in the said embodiment, of course, it is applicable also to a table clock, a wall clock, a wall clock, a pocket watch, etc. In addition to the timepiece, the present invention can be applied to various instruments having a pointer, and can also be applied to various display devices having an avoiding portion other than a through hole.
1…腕時計 5…表示パネル 5A…貫通孔 30…第1基板 31…第2基板 32…電気泳動層 33…ガラス基板 34…画素駆動回路 35…画素電極 35c…画素電極 37…共通電極 40…画素部 47…走査線 48…データ線 49…低電圧電源線 50…高電圧電源線 51…シール部 52…回避部 60…画素配線 60a…迂回配線 61…電源配線 180…環状電極
DESCRIPTION OF SYMBOLS 1 ...
Claims (8)
前記基板上に設けられた複数の画素電極と、
前記基板上に設けられ、前記複数の画素電極を駆動する駆動回路と、
前記基板上のうち前記画素電極とは異なる層に設けられた複数の配線と
を具備し、
前記回避部の周辺部では、前記複数の配線のうち一部の配線同士が前記複数の画素電極のうち少なくとも1つを介して接続されている
ことを特徴とするアクティブマトリクス回路基板。 A substrate provided with an avoidance portion in a predetermined area;
A plurality of pixel electrodes provided on the substrate;
A driving circuit provided on the substrate and driving the plurality of pixel electrodes;
A plurality of wirings provided on a different layer from the pixel electrode on the substrate;
In the periphery of the avoidance unit, some of the plurality of wirings are connected to each other through at least one of the plurality of pixel electrodes.
ことを特徴とする請求項1に記載のアクティブマトリクス回路基板。 2. The peripheral portion of the avoidance portion, wherein the partial wirings are connected to each other via a pixel electrode provided in the peripheral portion of the avoidance portion among the plurality of pixel electrodes. The active matrix circuit board described.
ことを特徴とする請求項1又は請求項2に記載のアクティブマトリクス回路基板。 The pixel electrode provided in the peripheral part of the said avoidance part among these pixel electrodes is provided in the shape surrounding the said avoidance part by planar view. The claim 1 or Claim 2 characterized by the above-mentioned. Active matrix circuit board.
ことを特徴とする請求項1乃至請求項3のうちいずれか一項に記載のアクティブマトリクス回路基板。 The annular electrode which is provided along the avoidance part in the same layer as the plurality of wirings and connects some of the plurality of wirings to each other is further provided. The active matrix circuit board as described in any one of these.
ことを特徴とする請求項1乃至請求項4のうちいずれか一項に記載のアクティブマトリクス回路基板。 5. The active matrix circuit substrate according to claim 1, wherein a part of the wiring connected to the pixel electrode is a wiring that supplies power to the driving circuit. 6.
ことを特徴とする請求項1乃至請求項4のうちいずれか一項に記載のアクティブマトリクス回路基板。 5. The active matrix circuit substrate according to claim 1, wherein a part of the wiring connected to the pixel electrode is a wiring for grounding the drive circuit. 6.
前記第1基板のうち前記第2基板との対向面に設けられた画素電極と、
前記第2基板のうち前記第1基板との対向面に設けられた対向電極と
を具備する表示装置であって、
前記第1基板が、請求項1乃至請求項6のうちいずれか一項に記載のアクティブマトリクス回路基板である
ことを特徴とする表示装置。 A first substrate and a second substrate which are arranged opposite to each other and sandwich the electro-optical material layer;
A pixel electrode provided on a surface of the first substrate facing the second substrate;
A display device comprising: a counter electrode provided on a surface facing the first substrate of the second substrate,
The display device, wherein the first substrate is the active matrix circuit substrate according to any one of claims 1 to 6.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007074277A JP5092479B2 (en) | 2007-03-22 | 2007-03-22 | Active matrix circuit board and display device |
US11/978,737 US7830591B2 (en) | 2006-11-20 | 2007-10-30 | Active-matrix circuit board and display |
EP07254476A EP1923738A3 (en) | 2006-11-20 | 2007-11-16 | Active-matrix circuit board and display |
KR1020070117851A KR20080045637A (en) | 2006-11-20 | 2007-11-19 | Active-matrix circuit board and display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007074277A JP5092479B2 (en) | 2007-03-22 | 2007-03-22 | Active matrix circuit board and display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008233606A true JP2008233606A (en) | 2008-10-02 |
JP5092479B2 JP5092479B2 (en) | 2012-12-05 |
Family
ID=39906447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007074277A Active JP5092479B2 (en) | 2006-11-20 | 2007-03-22 | Active matrix circuit board and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5092479B2 (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010197740A (en) * | 2009-02-25 | 2010-09-09 | Kyocera Corp | Liquid crystal display panel and liquid crystal display device including the same |
WO2016039184A1 (en) * | 2014-09-12 | 2016-03-17 | シャープ株式会社 | Display device |
WO2019009184A1 (en) * | 2017-07-05 | 2019-01-10 | シャープ株式会社 | Active matrix substrate, display device and method for producing active matrix substrate |
WO2019009185A1 (en) * | 2017-07-05 | 2019-01-10 | シャープ株式会社 | Active matrix substrate and display device |
WO2019187159A1 (en) * | 2018-03-30 | 2019-10-03 | シャープ株式会社 | Display device |
CN110634912A (en) * | 2018-06-25 | 2019-12-31 | 三星显示有限公司 | Display device |
JP2020034754A (en) * | 2018-08-30 | 2020-03-05 | 株式会社ジャパンディスプレイ | Display |
JP2020112770A (en) * | 2019-01-15 | 2020-07-27 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | Display device |
US11018210B2 (en) | 2015-12-04 | 2021-05-25 | Samsung Display Co., Ltd. | Display device |
US11176903B2 (en) * | 2019-03-08 | 2021-11-16 | Japan Display Inc. | Display apparatus |
WO2023206138A1 (en) * | 2022-04-27 | 2023-11-02 | 京东方科技集团股份有限公司 | Display substrate and display apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001075112A (en) * | 1999-08-31 | 2001-03-23 | Optrex Corp | Liquid crystal display panel |
JP2003167271A (en) * | 2001-11-30 | 2003-06-13 | Optrex Corp | Liquid crystal display element |
JP2004198718A (en) * | 2002-12-18 | 2004-07-15 | Fujitsu Ltd | Display device and method for correcting defect thereof |
-
2007
- 2007-03-22 JP JP2007074277A patent/JP5092479B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001075112A (en) * | 1999-08-31 | 2001-03-23 | Optrex Corp | Liquid crystal display panel |
JP2003167271A (en) * | 2001-11-30 | 2003-06-13 | Optrex Corp | Liquid crystal display element |
JP2004198718A (en) * | 2002-12-18 | 2004-07-15 | Fujitsu Ltd | Display device and method for correcting defect thereof |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010197740A (en) * | 2009-02-25 | 2010-09-09 | Kyocera Corp | Liquid crystal display panel and liquid crystal display device including the same |
WO2016039184A1 (en) * | 2014-09-12 | 2016-03-17 | シャープ株式会社 | Display device |
US11018210B2 (en) | 2015-12-04 | 2021-05-25 | Samsung Display Co., Ltd. | Display device |
US11778866B2 (en) | 2015-12-04 | 2023-10-03 | Samsung Display Co., Ltd. | Display device with data lines curved along perimeter of through hole |
WO2019009184A1 (en) * | 2017-07-05 | 2019-01-10 | シャープ株式会社 | Active matrix substrate, display device and method for producing active matrix substrate |
WO2019009185A1 (en) * | 2017-07-05 | 2019-01-10 | シャープ株式会社 | Active matrix substrate and display device |
WO2019187159A1 (en) * | 2018-03-30 | 2019-10-03 | シャープ株式会社 | Display device |
CN110634912A (en) * | 2018-06-25 | 2019-12-31 | 三星显示有限公司 | Display device |
JP7057740B2 (en) | 2018-08-30 | 2022-04-20 | 株式会社ジャパンディスプレイ | Display device |
US11137654B2 (en) | 2018-08-30 | 2021-10-05 | Japan Display Inc. | Display apparatus |
WO2020045038A1 (en) * | 2018-08-30 | 2020-03-05 | 株式会社ジャパンディスプレイ | Display device |
US11415852B2 (en) | 2018-08-30 | 2022-08-16 | Japan Display Inc. | Display apparatus |
JP2020034754A (en) * | 2018-08-30 | 2020-03-05 | 株式会社ジャパンディスプレイ | Display |
JP2020112770A (en) * | 2019-01-15 | 2020-07-27 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | Display device |
JP7281943B2 (en) | 2019-01-15 | 2023-05-26 | 三星ディスプレイ株式會社 | Display device |
US11176903B2 (en) * | 2019-03-08 | 2021-11-16 | Japan Display Inc. | Display apparatus |
US11562708B2 (en) | 2019-03-08 | 2023-01-24 | Japan Display Inc. | Display apparatus |
US11908431B2 (en) | 2019-03-08 | 2024-02-20 | Japan Display Inc. | Display apparatus |
WO2023206138A1 (en) * | 2022-04-27 | 2023-11-02 | 京东方科技集团股份有限公司 | Display substrate and display apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5092479B2 (en) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4201041B2 (en) | Active matrix circuit board and display device | |
JP5092479B2 (en) | Active matrix circuit board and display device | |
JP4281840B2 (en) | Active matrix circuit board and display device | |
US7830591B2 (en) | Active-matrix circuit board and display | |
US20080225216A1 (en) | Active matrix circuit substrate and display device | |
KR102494118B1 (en) | Display device and watch having the same | |
JP6430706B2 (en) | Display device | |
JP6695726B2 (en) | Display device and method of manufacturing display device | |
JP2008224759A (en) | Active matrix circuit board and display device | |
JP5484575B2 (en) | Display device | |
JP2010266741A (en) | Liquid crystal display | |
JP2009069776A (en) | Image display device | |
US8704786B2 (en) | Display apparatus | |
JP2007285743A (en) | Electronic device | |
KR20180024687A (en) | Display panel and display device using the same | |
JP2008233140A (en) | Manufacturing method of electrooptical device, and electrooptical device | |
JP4329854B2 (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus | |
JP2009086402A (en) | Active matrix circuit substrate and display device | |
JP2008233141A (en) | Electro-optical device | |
KR102033099B1 (en) | Liquid crystal display device | |
JP5581591B2 (en) | Electro-optical device, electronic equipment | |
KR101931339B1 (en) | Thin Film Transistor Substrate Having Metal Oxide Semiconductor | |
JP6923110B2 (en) | Active Matrix Circuit Boards, Display Devices and Electronics | |
JP2018025698A (en) | Active matrix circuit board, display device, driving method of display device, and electronic apparatus | |
KR20150002979A (en) | Inverter, liquid crystal display having the same, and method of fabricating liquid crystal display having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091210 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5092479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |